JP3705423B2 - Current-voltage conversion circuit - Google Patents

Current-voltage conversion circuit Download PDF

Info

Publication number
JP3705423B2
JP3705423B2 JP2001016704A JP2001016704A JP3705423B2 JP 3705423 B2 JP3705423 B2 JP 3705423B2 JP 2001016704 A JP2001016704 A JP 2001016704A JP 2001016704 A JP2001016704 A JP 2001016704A JP 3705423 B2 JP3705423 B2 JP 3705423B2
Authority
JP
Japan
Prior art keywords
diode
current
voltage
diodes
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001016704A
Other languages
Japanese (ja)
Other versions
JP2002221540A (en
Inventor
直司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2001016704A priority Critical patent/JP3705423B2/en
Publication of JP2002221540A publication Critical patent/JP2002221540A/en
Application granted granted Critical
Publication of JP3705423B2 publication Critical patent/JP3705423B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は各種の計測器に用いられる電流−電圧変換回路に関し、特にリセット時に発生するオフセット電流を小さくすることができる電流−電圧変換回路を提供しようとするものである。
【０００２】
【従来の技術】
図５は特開平５−１２６８６４号公報で提案された電流−電圧変換回路の構成を示す。図中１は積分回路を示す。積分回路１は演算増幅器１Ａと積分コンデンサ１Ｂとによって構成される。積分コンデンサ１Ｂは演算増幅器１Ａの反転入力端子と、出力端子間に接続され、被測定電流源３から出力される被測定電流ｉｘを予め定めた一定の時間Ｔに渡って積分し、積分電圧Ｖ0を得る（図６参照）。この積分電圧Ｖ0はＶ0＝−（ｉｘ／Ｃ１）Ｔで与えられる。尚、Ｃ１は積分コンデンサ１Ｂの容量値。これにより、被測定電流ｉｘはｉｘ＝−Ｖ0・Ｃ１／Ｔで求めることができる。
【０００３】
測定を再開するには積分コンデンサ１Ｂに積分された電荷を放電し、リセットさせる必要がある。このために、積分コンデンサ１Ｂには並列にリセット回路２が接続される。リセット回路２はこの図５に示す例ではダイオードスイッチＳＷDとリセットスイッチＳＷ１と、抵抗器２Ａ、２Ｂとによって構成した場合を示す。
このリセット回路２の特徴とする点は演算増幅器１Ａの入力側にダイオードスイッチＳＷDを配置した点と、ダイオードスイッチＳＷDの他端側を抵抗器２Ｂを通じて共通電位点に接続した点にある。
【０００４】
ダイオードスイッチＳＷDと抵抗器２Ｂとの存在によって以下の利点が得られる。つまり、リセットスイッチＳＷ１に半導体スイッチを用いた場合、半導体スイッチは完全にオフの状態（抵抗値が無限に大きい状態）を得ることはできない。リセットスイッチＳＷ１がオフの状態であっても、抵抗値は有限である。このために、リセットスイッチＳＷ１に半導体スイッチ素子を用いた場合、仮にダイオードスイッチＳＷDが存在しない場合は、その有限な抵抗値を通じてリーク電流が演算増幅器１Ａの入力側に流れ、積分電圧に誤差を与える。
【０００５】
このために、図５に示す回路ではダイオードスイッチＳＷDを挿入し、積分動作中はダイオードスイッチＳＷDの両端側の電位差をほぼ０Ｖの近辺に維持させることにより、ダイオードスイッチＳＷDをオフの状態に維持させ、これによりリーク電流が演算増幅器１Ａの入力側に流れることを阻止したものである。この点で優れた特質を具備している。
【０００６】
【発明が解決しようとする課題】
図５に示した電流−電圧変換回路は上述したように、優れた特質を具備している半面、以下のような欠点を持っている。
つまり、リセット動作時はダイオードスイッチＳＷDを構成するダイオードＤａ又はＤｂの何れか一方がオンの状態になって積分コンデンサ１Ｂに充電された電荷を放電させる。その放電回路にはダイオードＤａ又はＤｂの順方向電圧降下ＶFが発生する。従って、積分コンデンサ１Ｂの放電はこの電圧降下ＶFで収束し、積分コンデンサ１ＢにはダイオードＤａ又はＤｂの順方向電圧ＶFが残る（図６参照）。これが出力電圧Ｖ0に重畳してＶ0＋ＶF又はＶ0−ＶFとして出力されてしまう欠点がある。因みにオフセット電圧ＶFがダイオードＤａ、Ｄｂの順方向電圧降下であるものとすると、約０．６Ｖ（６００ｍＶ）となる。
【０００７】
従って、図５に示した電流−電圧変換回路を実用するには出力電圧Ｖ0に重畳するオフセット電圧±ＶFを除去するためのオフセット除去回路を別途用意する必要がある。
この発明の目的はリセット動作後に、出力電圧Ｖ0に重畳するオフセット電圧ＶFを小さくすることができる電流−電圧変換回路を提供しようとするものである。
【０００８】
【課題を解決するための手段】
この発明の請求項１では、演算増幅器と、この演算増幅器の入力端子と出力端子との間に接続した積分コンデンサとによって積分回路を構成し、この積分回路により入力電流を積分コンデンサに積分し、演算増幅器の出力端子に発生する積分電圧により入力電流の値を電圧値に変換する電流−電圧変換回路において、
積分コンデンサと演算増幅器の入力端子との接続点側に互いに逆向きに接続された一対のダイオードの各一端が接続されたダイオードスイッチと、
このダイオードスイッチを構成する各ダイオードの他端と共通電位点との間に接続した一対の抵抗器と、
ダイオードスイッチを構成する一対のダイオードと各抵抗器との接続点に一端が接続された一対のリセットスイッチと、
この一対のリセットスイッチの各他端と積分回路の出力端子との間に接続した互いに逆極性のバイアス電源と、
によって構成した電流−電圧変換回路を提案する。
【０００９】
この発明の請求項２では、請求項１記載の電流−電圧変換装置において、バイアス電源はダイオードの順方向電圧降下で発生する電圧を利用した電圧源で構成した電流−電圧変換回路を提案する。
この発明の請求項３では、演算増幅器と、この演算増幅器の入力端子と出力端子との間に接続した積分コンデンサとによって積分回路を構成し、この積分回路により入力電流を積分コンデンサに積分し、演算増幅器の出力端子に発生する積分電圧により入力電流の値を電圧値に変換する電流−電圧変換回路において、
積分コンデンサと演算増幅器の入力端子との接続点側に互いに逆向きに接続された一対のダイオードの各一端が接続されたダイオードスイッチと、
このダイオードスイッチを構成する各ダイオードの他端と共通電位点との間に接続した一対の抵抗器と、
ダイオードスイッチを構成する一対のダイオードと各抵抗器との接続点のそれぞれと積分回路の出力端子との間に接続されてダイオードスイッチを構成する一対のダイオードと共にダイオードブリッジを構成する複数のダイオードと、
このダイオードブリッジをオン、オフ制御し、ダイオードブリッジをオンの状態に制御することにより積分コンデンサに充電された電荷を放電させるリセットスイッチと、
によって構成した電流−電圧変換回路を提案する。
【００１０】
この発明の請求項４では、請求項３記載の電流−電圧変換回路において、ダイオードスイッチを構成する各ダイオードとこのダイオードと共にダイオードブリッジを構成するための各ダイオードとの接続点にダイオードスイッチの洩れ電流を阻止するための逆流阻止用ダイオードを介挿した構成とした電流−電圧変換回路を提案する。
作用
この発明による電流−電圧変換回路によれば、リセット時にはバイアス電源の電圧又はダイオードブリッジに発生する電圧によって積分コンデンサの両端間の電位差はほぼ０Ｖの状態に平衡されるから、リセット時に発生するオフセット電圧の値を小さい電圧に制御することができる利点が得られる。
【００１１】
【発明の実施の形態】
図１にこの発明による電流−電圧変換回路の一実施例を示す。図５と対応する部分には同一符号を付して示す。この発明の特徴とする構成はリセット回路２において、ダイオードスイッチＳＷDを構成するダイオードＤａとＤｂの各一端を積分回路１を構成する演算増幅器１Ａの反転入力端子に接続すると共に、各ダイオードＤａとＤｂの他端を抵抗器Ｒ２とＲ４を通じて共通電位点に接続し、更に、各ダイオードＤａ、Ｄｂと抵抗器Ｒ２、Ｒ４の各接続点にリセットスイッチＳＷ１とＳＷ２の各一端を接続し、これらリセットスイッチＳＷ１、ＳＷ２の各他端と積分回路１の出力端子との間にそれぞれ抵抗器Ｒ１とバイアス電圧源２Ｃ及び抵抗器Ｒ３とバイアス電圧源２Ｄの各直列回路を接続した構成とした点である。
【００１２】
バイアス電圧源２Ｃ、２Ｄは抵抗器Ｒ１−リセットスイッチＳＷ１−Ｄａ−Ｄｂ−リセットスイッチＳＷ２−抵抗器Ｒ３によって構成される閉ループ内では順方向に直列接続されるが、接続点Ｊ１とＪ２間では互いに逆並列接続となり、この間の電位差は０Ｖとなる。
つまり、リセットスイッチＳＷ１とＳＷ２がオフの状態では接続点Ｊ１とＪ２の間は開放されているから、積分回路１は
Ｖ0＝−（ｉｘ／Ｃ１）ｔ
で積分動作を実行する。
【００１３】
時間ｔが予め定めた時間Ｔ（図６参照）となった時点でＶ0を測定し、その後リセット動作を行う。リセット動作はリセットスイッチＳＷ１とＳＷ２をオンの状態に制御すればよい。リセットスイッチＳＷ１、ＳＷ２がオンの状態に制御されることによりバイアス電圧源２Ｃと２Ｄのバイアス電圧ｅ１とｅ２がｅ１＋ｅ２となってダイオードＤａとＤｂの直列回路に印加される。
ダイオードＤａとＤｂの順方向導通電圧がＶＤ１、ＶＤ２の場合、
ｅ１＋ｅ２＞ＶＤ１＋ＶＤ２
になるように、バイアス電圧源２Ｃ、２Ｄのバイアス電圧ｅ１とｅ２を設定すればリセットスイッチＳＷ１とＳＷ２をオンにした時点でダイオードＤａとＤｂはオンの状態となる。ダイオードＤａ及びＤｂがバイアス電圧ｅ１とｅ２によってオンの状態に制御されることにより積分コンデンサ１Ｂに充電された電荷はダイオードＤａ又はＤｂの何れか一方を通じて放電され、積分電圧Ｖ0はリセットされる。
【００１４】
ここで、抵抗器Ｒ１、Ｒ３の抵抗値をｒａ、抵抗器Ｒ２、Ｒ４の抵抗値をｒｂ、ダイオードＤａ、Ｄｂの順方向導通電圧をＶＤ１＝ＶＤ２＝ＶＤ、ｅ１＝ｅ２＝ｅとすると、
Ｖ0＝（ｒａ／２）ｉｘ
となる。
抵抗器Ｒ１とＲ３の抵抗値ｒａが充分小さく、ダイオードＤａ、Ｄｂを流れる電流ｉ１とｉ２に対して入力電流ｉｘが充分小さいとき、
Ｖ0≒０
ｉ１≒ｉ２
となる。
【００１５】
すなわち、リセット時に積分回路１に残る出力電圧Ｖ0はほぼ０Ｖであり、オフセット電圧の発生を除去することができる。
また、リセット動作時にダイオードスイッチＳＷDを構成するダイオードＤａ、Ｄｂを流れる電流ｉ１とｉ２が
ｉ１＝ｉ２＝（ｅ−ＶＤ）／ｒａ−ＶＤ／ｒｂ
で一定電流となる。このためにリセット時の積分回路１の入力インピーダンスは入力電流ｉｘの値に関係なく一定値となる。
【００１６】
図２はリセットスイッチＳＷ１、ＳＷ２とバイアス電圧源２Ｃ、２Ｄを具体的に示した実施例を示す。この実施例ではリセットスイッチＳＷ１とＳＷ２にＦＥＴを用い、更にバイアス電圧源２Ｃ、２ＤをダイオードＤ４、Ｄ６とＤ５、Ｄ７の各直列回路によって構成した場合を示す。ダイオードＤ４とＤ６及びＤ５とＤ７はそれぞれ直列接続され、この直列回路に抵抗器Ｒ１とＲ３を通じて常時電流ｉ３を流し、ダイオードＤ４とＤ６の順方向導通電圧によりバイアス電圧ｅ１を発生させ、ダイオードＤ５とＤ７の順方向導通電圧によりバイアス電圧ｅ２を発生させ、これらのバイアス電圧ｅ１とｅ２をリセットスイッチＳＷ１とＳＷ２を構成するＦＥＴの制御電極は共通接続され、この共通接続した制御電極にリセット信号ＲＥＳＥＴを印加する。
【００１７】
リセット信号ＲＥＳＥＴが印加されることにより、リセットスイッチＳＷ１とＳＷ２がオンの状態に制御される。積分コンデンサ１Ｂに充電されている電荷が接続点Ｊ１側が正電位、接続点Ｊ２側が負電位の状態に充電されているものとすると、この場合にはダイオードＤａを通じて積分コンデンサ１Ｂに放電電流が流れ、積分コンデンサ１Ｂの電荷は放電され、積分回路１はリセットされる。また、接続点Ｊ２側が正電位接続点Ｊ１側が負電位に充電されている場合はダイオードＤｂを通じて放電が行われ、積分回路１がリセットされる。
【００１８】
リセットスイッチＳＷ１とＳＷ２を構成するＦＥＴのオン抵抗をＲonとすると、リセット時の出力電圧Ｖ0は、
Ｖ0＝−（Ｒon／２）ｉｘ
となる。
因みに、ＦＥＴのオン抵抗ＲonがＲon＝５０Ω、入力電流ｉｘがｉｘ＝１００μＡであった場合には、

Figure 0003705423
となり、従来のオフセット電圧０．６Ｖ（６００ｍＶ）と比較して充分小さいオフセット電圧にすることができる。
【００１９】
図３はこの発明の更に他の実施例を示す。この実施例ではダイオードスイッチＳＷDを構成するダイオードＤａとＤｂをダイオードブリッジに組み込み、このダイオードブリッジをオンの状態に制御することにより積分コンデンサ１Ｂに充電された積分電圧Ｖ0を放電させる構成とした場合を示す。
つまり、ダイオードＤａ、Ｄｂ及びＤ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８により、ダイオードブリッジを構成する。このダイオードブリッジはリセットスイッチＳＷ１とＳＷ２がオフの状態では積分コンデンサ１Ｂに正又は負の如何なる電圧に積分されてもダイオードＤａ、Ｄ３とＤ５、Ｄ７は互いに逆向きに接続されており、また、ダイオードＤｂ、Ｄ４とＤ６、Ｄ８も互いに逆向きに接続されているため、放電することなく、積分動作を実行することができる。
【００２０】
また、この積分モードではダイオードＤａとＤ３の接続点Ｅと、ダイオードＤｂとＤ４の接続点Ｆは抵抗器Ｒ２とＲ４で共通電位に接続されているため、ダイオードＤａとＤｂには電位差が与えられることがなく、オフの状態に制御される。よって積分モードで積分回路１にリセット回路２からリーク電流が流れることを阻止することができる。
一方、リセットスイッチＳＷ１、ＳＷ２がオンの状態に制御された場合は、積分コンデンサ１Ｂに充電されている積分電圧Ｖ0の極性に応じてダイオードＤ３、ＤａとＤ６、Ｄ８を通じて放電する場合と、ダイオードＤ５、Ｄ７及びＤｂ、Ｄ４を通じて放電する場合とが発生し、何れの場合も積分コンデンサ１Ｂに積分された積分電圧Ｖ0は放電される。
【００２１】
つまり、接続点Ｊ１側が正電位に積分された場合にリセットスイッチＳＷ１とＳＷ２がオンになると、ダイオードＤａ、Ｄ３から積分コンデンサ１Ｂを通ってダイオードＤ８、Ｄ６に放電電流が流れ、積分コンデンサ１Ｂに積分された電荷を放電させる。
また、接続点Ｊ１側が負電位に積分された場合にリセットスイッチＳＷ１、ＳＷ２がオンの状態に制御された場合はダイオードＤ５、Ｄ７がオンとなり、接続点Ｊ１側から積分コンデンサ１Ｂを通じてダイオードＤｂ、Ｄ４を通じて放電電流が流れ、積分コンデンサ１Ｂの積分電圧Ｖ0を放電させる。
【００２２】
放電中、ダイオードブリッジを構成するダイオードＤａ、Ｄ３とＤ６、Ｄ８及びＤ５、Ｄ７とＤｂ、Ｄ４の各電圧降下は各ダイオードの順方向電圧がＶFとすると、ダイオードブリッジの各辺の電圧降下は２ＶFとなる。積分コンデンサ１Ｂの放電が終了した時点では各ダイオードＤａ，Ｄｂ及びＤ３〜Ｄ８の全てのダイオードはオンの状態となり、ダイオードブリッジは平衡状態に収束する。従って接続点Ｊ１とＪ２の間の電位差は０Ｖとなり、積分コンデンサ１Ｂの電圧は０Ｖに収束する。
【００２３】
ここで、ダイオードＤ３と、Ｄ４の動作について補足説明する。ダイオードＤ３とＤ４が仮に存在しないとすると、接続点Ｊ１側が正または負の電位に積分されるに従って、ダイオードＤｂまたはＤａを通じてリーク電流が流れ、積分電圧Ｖ0に誤差が発生する不都合が生じる。つまり、接続点Ｊ１側が負の電位に積分されている場合に、ダイオードＤ３が存在しない場合にはＥ点が負電圧となりＤａに逆方向の電圧が印可され、Ｄａを通じてリーク電流が流れる。このリーク電流の発生を阻止するためにダイオードＤ３を接続し、Ｅ点の電位を共通電位とする事によりＤａのリーク電流を阻止する構成としている。
【００２４】
また、ダイオードＤ４も同様に接続点Ｊ１側が正電位に積分された場合にダイオードＤ４が存在しない場合はＦ点が正電位となりＤｂに逆方向の電圧が印可されＤｂにリーク電流が流れてしまうため、このリーク電流を阻止するために、ダイオードＤ４を接続したものである。
従って、これらのダイオードＤ３とＤ４をここでは逆流阻止用ダイオードと呼ぶことにする。また、この逆流阻止用ダイオードＤ３とＤ４を接続したことにより、ダイオードブリッジの他の辺もダイオードＤ５とＤ７及びＤ６とＤ８を２個ずつ直列接続し、ダイオードブリッジの接続点Ｊ１とＪ２の間の電位をほぼ０Ｖに平衡させるように構成したものである。
【００２５】
図４は図３に示したダイオードＤ５、Ｄ７とＤ６、Ｄ８を定電圧ダイオードに書き替えた場合を示す。定電圧ダイオードを使用する場合も、ダイオードブリッジとしてはこれら定電圧ダイオードの順方向電圧を利用してブリッジの接続点Ｊ１とＪ２の間の電圧を０Ｖに平衡させている。定電圧ダイオードを利用した理由は、積分回路１に過大電流が入力された場合に、積分の途中で積分電圧Ｖ0が定電圧ダイオードの定電圧導通電圧に達すると定電圧ダイオードが導通し、積分電圧がそれ以上上昇しないように制限される。これにより、演算増幅器１Ａが飽和に達することを阻止することができるように構成したものである。尚、演算増幅器が飽和に達すると、正常状態に復帰するのに時間が掛かるため、演算増幅器を飽和させることは極力避けることが望ましい。その他の作用効果は図３の実施例と同様である。
【００２６】
【発明の効果】
以上説明したように、この発明によれば電流−電圧変換回路を構成するリセット回路２にリーク電流防止用のダイオードスイッチＳＷDを設けた場合でも、このダイオードスイッチＳＷDが存在しても積分コンデンサ１Ｂの電圧をほぼ０Ｖにリセットさせることができる。
この結果、電流−電圧変換回路の後段側にオフセット電圧除去回路を設ける必要がなく、使い勝手の良い電流−電圧変換回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するための接続図。
【図２】この発明の具体的な実施例を説明するための接続図。
【図３】この発明の変形実施例を説明するための接続図。
【図４】この発明の更に他の変形実施例を説明するための接続図。
【図５】従来の技術を説明するための接続図。
【図６】図５の動作を説明するための波形図。
【符号の説明】
１ 積分回路
１Ａ 演算増幅器
１Ｂ 積分コンデンサ
２ リセット回路
ＳＷD ダイオードスイッチ
ＳＷ１、ＳＷ２ リセットスイッチ
２Ｃ、２Ｄ バイアス電圧源
Ｄ３、Ｄ４ 逆流阻止用ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current-voltage conversion circuit used for various measuring instruments, and particularly to provide a current-voltage conversion circuit capable of reducing an offset current generated at reset.
[0002]
[Prior art]
FIG. 5 shows the configuration of a current-voltage conversion circuit proposed in Japanese Patent Laid-Open No. 5-126864. In the figure, 1 indicates an integration circuit. The integrating circuit 1 includes an operational amplifier 1A and an integrating capacitor 1B. The integrating capacitor 1B is connected between the inverting input terminal and the output terminal of the operational amplifier 1A, integrates the measured current ix output from the measured current source 3 over a predetermined time T, and integrates the integrated voltage V. 0 is obtained (see FIG. 6). This integrated voltage V 0 is given by V 0 = − (ix / C1) T. C1 is the capacitance value of the integrating capacitor 1B. As a result, the measured current ix can be obtained by ix = −V 0 · C1 / T.
[0003]
In order to restart the measurement, it is necessary to discharge the charge integrated in the integrating capacitor 1B and reset it. For this purpose, the reset circuit 2 is connected in parallel to the integrating capacitor 1B. Reset circuit 2 shows a diode switch SW D and a reset switch SW1 in the example shown in FIG. 5, the resistors 2A, a case of configuring by the 2B.
Point, wherein the reset circuit 2 is in that connects the point of arranging the diode switch SW D on the input side of the operational amplifier 1A, the other end of the diode switch SW D to the common potential point through a resistor 2B.
[0004]
The following advantages are obtained by the presence of the diode switch SW D and a resistor 2B. That is, when a semiconductor switch is used as the reset switch SW1, the semiconductor switch cannot be completely turned off (a resistance value is infinitely large). Even when the reset switch SW1 is in an OFF state, the resistance value is finite. Therefore, when using the semiconductor switch device to the reset switch SW1, the tentatively diode when the switch SW D is not present, the leakage current through the finite resistance to flow to the input side of the operational amplifier 1A, an error in the integration voltage give.
[0005]
Therefore, by inserting the diode switch SW D is the circuit shown in FIG. 5, by maintaining both ends of the potential difference is diode switch SW D during the integration operation in the vicinity approximately 0V, the diode switch SW D OFF state Thus, the leakage current is prevented from flowing to the input side of the operational amplifier 1A. It has excellent characteristics in this respect.
[0006]
[Problems to be solved by the invention]
As described above, the current-voltage conversion circuit shown in FIG. 5 has excellent characteristics, but has the following drawbacks.
In other words, at the time of the reset operation discharges the one has been charged in the integrating capacitor 1B in the On state charge of the diode Da or Db constitute a diode switch SW D. A forward voltage drop V F of the diode Da or Db is generated in the discharge circuit. Therefore, the discharge of the integration capacitor 1B converges at this voltage drop V F, the forward voltage V F of the diode Da or Db remains in the integrating capacitor 1B (see FIG. 6). There is a drawback that this is superimposed on the output voltage V 0 and output as V 0 + V F or V 0 −V F. Incidentally, if the offset voltage V F is a forward voltage drop of the diodes Da and Db, it becomes about 0.6 V (600 mV).
[0007]
Thus, current shown in FIG. 5 - To practice the voltage conversion circuit is required to prepare an offset removal circuit for removing the offset voltage ± V F that is added to an output voltage V 0 separately.
An object of the present invention is to provide a current-voltage conversion circuit capable of reducing the offset voltage V F superimposed on the output voltage V 0 after the reset operation.
[0008]
[Means for Solving the Problems]
According to a first aspect of the present invention, an integration circuit is constituted by the operational amplifier and an integration capacitor connected between the input terminal and the output terminal of the operational amplifier, and the input current is integrated into the integration capacitor by the integration circuit. In a current-voltage conversion circuit that converts an input current value into a voltage value by an integrated voltage generated at an output terminal of an operational amplifier,
A diode switch in which one end of a pair of diodes connected in opposite directions to each other on the connection point side of the integration capacitor and the input terminal of the operational amplifier is connected;
A pair of resistors connected between the other end of each diode constituting the diode switch and a common potential point;
A pair of reset switches having one end connected to a connection point between a pair of diodes and each resistor constituting the diode switch;
Bias power supplies having opposite polarities connected between the other ends of the pair of reset switches and the output terminal of the integrating circuit,
A current-voltage conversion circuit constituted by the following is proposed.
[0009]
According to a second aspect of the present invention, there is proposed a current-voltage conversion circuit comprising a voltage source utilizing a voltage generated by a forward voltage drop of a diode in the current-voltage conversion device according to the first aspect.
According to a third aspect of the present invention, an integration circuit is constituted by the operational amplifier and the integration capacitor connected between the input terminal and the output terminal of the operational amplifier, the input current is integrated into the integration capacitor by the integration circuit, In a current-voltage conversion circuit that converts an input current value into a voltage value by an integrated voltage generated at an output terminal of an operational amplifier,
A diode switch in which one end of a pair of diodes connected in opposite directions to each other on the connection point side of the integration capacitor and the input terminal of the operational amplifier is connected;
A pair of resistors connected between the other end of each diode constituting the diode switch and a common potential point;
A plurality of diodes constituting a diode bridge together with a pair of diodes constituting a diode switch connected between each connection point of a pair of diodes constituting each diode switch and each resistor and an output terminal of the integrating circuit;
A reset switch that discharges the electric charge charged in the integration capacitor by controlling the diode bridge on and off, and controlling the diode bridge to an on state,
A current-voltage conversion circuit constituted by the following is proposed.
[0010]
According to a fourth aspect of the present invention, in the current-voltage conversion circuit according to the third aspect, a leakage current of the diode switch at a connection point between each diode constituting the diode switch and each diode for constituting a diode bridge together with the diode. A current-voltage conversion circuit having a configuration in which a reverse current blocking diode for blocking the current is inserted is proposed.
Action <br/> current according to the present invention - according to the voltage conversion circuit, since the reset potential difference across the integrating capacitor by the voltage generated in the voltage or the diode bridge of the bias power supply is balanced to approximately 0V state, reset There is an advantage that the value of the offset voltage sometimes generated can be controlled to a small voltage.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of a current-voltage conversion circuit according to the present invention. Parts corresponding to those in FIG. 5 are denoted by the same reference numerals. The configuration that characterizes the present invention is that in the reset circuit 2, one end of each of the diodes Da and Db constituting the diode switch SW D is connected to the inverting input terminal of the operational amplifier 1 A constituting the integrating circuit 1, and each diode Da The other end of Db is connected to a common potential point through resistors R2 and R4, and further, one end of each of reset switches SW1 and SW2 is connected to each connection point of each of diodes Da and Db and resistors R2 and R4. This is a point in which the series circuit of the resistor R1 and the bias voltage source 2C and the resistor R3 and the bias voltage source 2D are connected between the other ends of the switches SW1 and SW2 and the output terminal of the integrating circuit 1, respectively. .
[0012]
The bias voltage sources 2C and 2D are connected in series in the forward direction in a closed loop constituted by the resistor R1-reset switch SW1-Da-Db-reset switch SW2-resistor R3, but are connected to each other between the connection points J1 and J2. Reverse parallel connection is established, and the potential difference therebetween becomes 0V.
That is, since the connection points J1 and J2 are open when the reset switches SW1 and SW2 are OFF, the integration circuit 1 has V 0 = − (ix / C1) t.
Execute integration operation with.
[0013]
When the time t reaches a predetermined time T (see FIG. 6), V 0 is measured, and then a reset operation is performed. The reset operation may be performed by controlling the reset switches SW1 and SW2 to be on. By controlling the reset switches SW1 and SW2 to be on, the bias voltages e1 and e2 of the bias voltage sources 2C and 2D become e1 + e2 and are applied to the series circuit of the diodes Da and Db.
When the forward conduction voltages of the diodes Da and Db are VD1 and VD2,
e1 + e2> VD1 + VD2
If the bias voltages e1 and e2 of the bias voltage sources 2C and 2D are set so that the reset switches SW1 and SW2 are turned on, the diodes Da and Db are turned on. When the diodes Da and Db are controlled to be turned on by the bias voltages e1 and e2, the charge charged in the integration capacitor 1B is discharged through either the diode Da or Db, and the integration voltage V 0 is reset.
[0014]
Here, if the resistance values of the resistors R1 and R3 are ra, the resistance values of the resistors R2 and R4 are rb, and the forward conduction voltages of the diodes Da and Db are VD1 = VD2 = VD and e1 = e2 = e,
V 0 = (ra / 2) ix
It becomes.
When the resistance value ra of the resistors R1 and R3 is sufficiently small and the input current ix is sufficiently small with respect to the currents i1 and i2 flowing through the diodes Da and Db,
V 0 ≒ 0
i1 ≒ i2
It becomes.
[0015]
That is, the output voltage V 0 remaining in the integrating circuit 1 at the time of reset is substantially 0 V, and the generation of the offset voltage can be eliminated.
The diode Da, the current flowing through the Db i1 and i2 is i1 = i2 = (e-VD ) which constitutes the diode switch SW D on reset operation / ra-VD / rb
At a constant current. For this reason, the input impedance of the integrating circuit 1 at the time of reset is a constant value regardless of the value of the input current ix.
[0016]
FIG. 2 shows an embodiment specifically showing the reset switches SW1 and SW2 and the bias voltage sources 2C and 2D. In this embodiment, FETs are used for the reset switches SW1 and SW2, and the bias voltage sources 2C and 2D are configured by series circuits of diodes D4, D6, D5, and D7. The diodes D4 and D6 and D5 and D7 are connected in series, respectively, and a current i3 is constantly passed through the series circuit through the resistors R1 and R3, and the bias voltage e1 is generated by the forward conduction voltage of the diodes D4 and D6. The bias voltage e2 is generated by the forward conduction voltage of D7, and these bias voltages e1 and e2 are commonly connected to the control electrodes of the FETs constituting the reset switches SW1 and SW2, and the reset signal RESET is applied to the commonly connected control electrodes. Apply.
[0017]
By applying the reset signal RESET, the reset switches SW1 and SW2 are controlled to be on. Assuming that the charge charged in the integrating capacitor 1B is charged with the connection point J1 side having a positive potential and the connection point J2 side having a negative potential, in this case, a discharge current flows to the integration capacitor 1B through the diode Da, The electric charge of the integrating capacitor 1B is discharged, and the integrating circuit 1 is reset. Further, when the connection point J2 side is charged to the positive potential connection point J1 side to the negative potential, discharging is performed through the diode Db, and the integration circuit 1 is reset.
[0018]
When the on resistance of the FETs constituting the reset switches SW1 and SW2 is R on , the output voltage V 0 at the time of reset is
V 0 = − (R on / 2) ix
It becomes.
Incidentally, when the on-resistance R on of the FET is R on = 50Ω and the input current ix is ix = 100 μA,
Figure 0003705423
Thus, the offset voltage can be made sufficiently small as compared with the conventional offset voltage of 0.6 V (600 mV).
[0019]
FIG. 3 shows still another embodiment of the present invention. Incorporate diodes Da and Db in this example constituting a diode switch SW D to the diode bridge and configured to discharge the integrated voltage V 0 which is charged to the integrating capacitor 1B by controlling the diode bridge on state Show the case.
That is, the diodes Da, Db and D3, D4, D5, D6, D7, D8 constitute a diode bridge. In the diode bridge, the diodes Da, D3, D5, and D7 are connected in the opposite directions regardless of whether the integration capacitor 1B is integrated with a positive or negative voltage when the reset switches SW1 and SW2 are off. Since Db, D4 and D6, D8 are also connected in opposite directions, the integration operation can be executed without discharging.
[0020]
Further, in this integration mode, the connection point E between the diodes Da and D3 and the connection point F between the diodes Db and D4 are connected to the common potential by the resistors R2 and R4, so that a potential difference is given to the diodes Da and Db. Without being controlled. Therefore, it is possible to prevent leakage current from flowing from the reset circuit 2 to the integration circuit 1 in the integration mode.
On the other hand, when the reset switches SW1 and SW2 are controlled to be in an ON state, the discharge is performed through the diodes D3, Da and D6, D8 according to the polarity of the integration voltage V 0 charged in the integration capacitor 1B, In some cases, discharge occurs through D5, D7 and Db, D4. In any case, the integrated voltage V 0 integrated in the integrating capacitor 1B is discharged.
[0021]
That is, when the reset switch SW1 and SW2 are turned on when the connection point J1 side is integrated to a positive potential, a discharge current flows from the diodes Da and D3 to the diodes D8 and D6 through the integration capacitor 1B, and integration to the integration capacitor 1B. The generated charge is discharged.
Further, when the reset point SW1 and SW2 are controlled to be turned on when the connection point J1 side is integrated to a negative potential, the diodes D5 and D7 are turned on, and the diodes Db and D4 are connected from the connection point J1 side through the integration capacitor 1B. Through which the discharge current flows, and the integration voltage V 0 of the integration capacitor 1B is discharged.
[0022]
During discharge, when the voltage drop of the diode Da, D3 and D6, D8 and D5, D7 and Db, D4 constituting the diode bridge forward voltage of each diode and V F, the voltage drop of each side of the diode bridge 2V F. When the integration capacitor 1B is completely discharged, all the diodes Da, Db and D3-D8 are turned on, and the diode bridge converges to an equilibrium state. Therefore, the potential difference between the connection points J1 and J2 becomes 0V, and the voltage of the integrating capacitor 1B converges to 0V.
[0023]
Here, the operations of the diodes D3 and D4 will be supplementarily described. When the diode D3 and D4 are not present if, according to the connection point J1 side is integrated in the positive or negative potential, a leakage current flows through the diode Db or Da, occur a disadvantage that occurs errors in the integrated voltage V 0. That is, when the connection point J1 side is integrated with a negative potential, if the diode D3 is not present, the point E becomes a negative voltage, a reverse voltage is applied to Da, and a leakage current flows through Da. In order to prevent the generation of this leakage current, a diode D3 is connected, and the leakage current of Da is blocked by setting the potential at point E to a common potential.
[0024]
Similarly, when the diode D4 does not exist when the connection point J1 side is integrated with the positive potential, the diode D4 also has a positive potential at the point F, and a reverse voltage is applied to Db and a leakage current flows through Db. In order to prevent this leakage current, a diode D4 is connected.
Therefore, these diodes D3 and D4 will be referred to as backflow prevention diodes here. Further, by connecting the backflow blocking diodes D3 and D4, the other sides of the diode bridge are also connected in series with two diodes D5 and D7 and two D6 and D8, respectively, between the connection points J1 and J2 of the diode bridge. In this configuration, the potential is balanced to approximately 0V.
[0025]
FIG. 4 shows a case where the diodes D5, D7 and D6, D8 shown in FIG. 3 are replaced with constant voltage diodes. Even when a constant voltage diode is used, the voltage between the connection points J1 and J2 of the bridge is balanced to 0 V using the forward voltage of these constant voltage diodes as a diode bridge. The reason for using the constant voltage diode is that when an excessive current is input to the integration circuit 1, if the integration voltage V 0 reaches the constant voltage conduction voltage of the constant voltage diode during the integration, the constant voltage diode becomes conductive and the integration The voltage is limited so that it does not rise any further. Thus, the operational amplifier 1A can be prevented from reaching saturation. When the operational amplifier reaches saturation, it takes time to return to the normal state, so it is desirable to avoid saturating the operational amplifier as much as possible. Other functions and effects are the same as those of the embodiment of FIG.
[0026]
【The invention's effect】
As described above, according to the present invention, even when the diode switch SW D for preventing leakage current is provided in the reset circuit 2 constituting the current-voltage conversion circuit, even if the diode switch SW D is present, the integrating capacitor The voltage of 1B can be reset to almost 0V.
As a result, it is not necessary to provide an offset voltage removal circuit on the rear stage side of the current-voltage conversion circuit, and an easy-to-use current-voltage conversion circuit can be provided.
[Brief description of the drawings]
FIG. 1 is a connection diagram for explaining an embodiment of the present invention.
FIG. 2 is a connection diagram for explaining a specific embodiment of the present invention.
FIG. 3 is a connection diagram for explaining a modified embodiment of the present invention.
FIG. 4 is a connection diagram for explaining still another modified embodiment of the present invention.
FIG. 5 is a connection diagram for explaining a conventional technique.
6 is a waveform diagram for explaining the operation of FIG. 5;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Integration circuit 1A Operational amplifier 1B Integration capacitor 2 Reset circuit SW D Diode switch SW1, SW2 Reset switch 2C, 2D Bias voltage source D3, D4 Backflow prevention diode

Claims (4)

Ａ、演算増幅器と、この演算増幅器の入力端子と出力端子との間に接続した積分コンデンサとによって積分回路を構成し、この積分回路により入力電流を積分コンデンサに積分し、上記演算増幅器の出力端子に発生する積分電圧により上記入力電流の値を電圧値に変換する電流−電圧変換回路において、
Ｂ、上記積分コンデンサと上記演算増幅器の入力端子との接続点側に互いに逆向きに接続された一対のダイオードの各一端が接続されたダイオードスイッチと、
Ｃ、このダイオードスイッチを構成する各ダイオードの他端と共通電位点との間に接続した一対の抵抗器と、
Ｄ、上記ダイオードスイッチを構成する一対のダイオードと上記各抵抗器との接続点に一端が接続された一対のリセットスイッチと、
Ｅ、この一対のリセットスイッチの各他端と上記積分回路の出力端子との間に接続した互いに逆極性のバイアス電源と、
によって構成した電流−電圧変換回路。A. An operational amplifier and an integration capacitor connected between the input terminal and the output terminal of the operational amplifier constitute an integration circuit. The integration circuit integrates the input current into the integration capacitor, and the output terminal of the operational amplifier. In the current-voltage conversion circuit that converts the value of the input current into a voltage value by the integrated voltage generated in
B, a diode switch in which one end of a pair of diodes connected in opposite directions to each other on the connection point side of the integration capacitor and the input terminal of the operational amplifier is connected;
C, a pair of resistors connected between the other end of each diode constituting the diode switch and a common potential point;
D, a pair of reset switches having one end connected to a connection point between the pair of diodes constituting the diode switch and the resistors,
E, bias power supplies of opposite polarities connected between the other ends of the pair of reset switches and the output terminal of the integrating circuit;
A current-voltage conversion circuit constituted by: 請求項１記載の電流−電圧変換回路において、上記バイアス電源はダイオードの順方向電圧降下で発生する電圧を利用した電圧源で構成したことを特徴とする電流−電圧変換回路。2. The current-voltage conversion circuit according to claim 1, wherein the bias power source is constituted by a voltage source using a voltage generated by a forward voltage drop of a diode. Ａ、演算増幅器と、この演算増幅器の入力端子と出力端子との間に接続した積分コンデンサとによって積分回路を構成し、この積分回路により入力電流を積分コンデンサに積分し、上記演算増幅器の出力端子に発生する積分電圧により上記入力電流の値を電圧値に変換する電流−電圧変換回路において、
Ｂ、上記積分コンデンサと上記演算増幅器の入力端子との接続点側に互いに逆向きに接続された一対のダイオードの各一端が接続されたダイオードスイッチと、
Ｃ、このダイオードスイッチを構成する各ダイオードの他端と共通電位点との間に接続した一対の抵抗器と、
Ｄ、上記ダイオードスイッチを構成する一対のダイオードと上記各抵抗器との接続点のそれぞれと上記積分回路の出力端子との間に接続されて上記ダイオードスイッチを構成する一対のダイオードと共に、ダイオードブリッジを構成する複数のダイオードと、
Ｅ、このダイオードブリッジをオン、オフ制御し、上記ダイオードブリッジをオンの状態に制御することにより上記積分コンデンサに充電された電荷を放電させるリセットスイッチと、
によって構成した電流−電圧変換回路。A. An operational amplifier and an integration capacitor connected between the input terminal and the output terminal of the operational amplifier constitute an integration circuit. The integration circuit integrates the input current into the integration capacitor, and the output terminal of the operational amplifier. In the current-voltage conversion circuit that converts the value of the input current into a voltage value by the integrated voltage generated in
B, a diode switch in which one end of a pair of diodes connected in opposite directions to each other on the connection point side of the integration capacitor and the input terminal of the operational amplifier is connected;
C, a pair of resistors connected between the other end of each diode constituting the diode switch and a common potential point;
D, a diode bridge, together with a pair of diodes constituting the diode switch connected between each connection point of the pair of diodes constituting the diode switch and the resistors and an output terminal of the integrating circuit A plurality of diodes;
E, a reset switch for discharging the electric charge charged in the integration capacitor by controlling the diode bridge on and off, and controlling the diode bridge to an on state;
A current-voltage conversion circuit constituted by: 請求項３記載の電流−電圧変換回路において、上記ダイオードスイッチを構成する各ダイオードと、このダイオードと共に上記ダイオードブリッジを構成するための各ダイオードとの接続点に、ダイオードスイッチの洩れ電流を阻止するための逆流阻止用ダイオードを介挿した構成としたことを特徴とする電流−電圧変換回路。4. The current-voltage conversion circuit according to claim 3, wherein a leakage current of the diode switch is blocked at a connection point between each diode constituting the diode switch and each diode for constituting the diode bridge together with the diode. A current-voltage conversion circuit characterized in that a backflow prevention diode is inserted.
JP2001016704A 2001-01-25 2001-01-25 Current-voltage conversion circuit Expired - Fee Related JP3705423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001016704A JP3705423B2 (en) 2001-01-25 2001-01-25 Current-voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001016704A JP3705423B2 (en) 2001-01-25 2001-01-25 Current-voltage conversion circuit

Publications (2)

Publication Number Publication Date
JP2002221540A JP2002221540A (en) 2002-08-09
JP3705423B2 true JP3705423B2 (en) 2005-10-12

Family

ID=18883021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001016704A Expired - Fee Related JP3705423B2 (en) 2001-01-25 2001-01-25 Current-voltage conversion circuit

Country Status (1)

Country Link
JP (1) JP3705423B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280915B2 (en) 2003-11-14 2009-06-17 アジレント・テクノロジーズ・インク Current-voltage conversion circuit
JP2005172796A (en) 2003-11-19 2005-06-30 Agilent Technol Inc Current-voltage converting circuit
JP6968657B2 (en) * 2017-10-25 2021-11-17 ローム株式会社 Integrator circuit
US10804865B1 (en) * 2019-12-30 2020-10-13 Novatek Microelectronics Corp. Current integrator and related signal processing system

Also Published As

Publication number Publication date
JP2002221540A (en) 2002-08-09

Similar Documents

Publication Publication Date Title
JP3607033B2 (en) Semiconductor device
TWI261967B (en) Rush current limiting circuit for a PFM control charge pump
JP4800371B2 (en) Range switching circuit
JP2005164381A (en) Electric current detection circuit for bidirectional switch
JP2010085384A5 (en)
US20090179687A1 (en) Protected power devices
EP1246362A2 (en) Output circuit of semiconductor circuit with power consumption reduced
TWI658695B (en) Output circuit and method for providing an output current
JP3705423B2 (en) Current-voltage conversion circuit
ITMI992250A1 (en) END-OF-CHARGE BATTERY CONTROL CIRCUIT ESPECIALLY FOR LITHIUM BATTERIES
JP3011727B2 (en) Overcurrent detection circuit
JP3920371B2 (en) Charging device, current detection circuit, and voltage detection circuit
JP4199578B2 (en) Voltage detection circuit
JP3739361B2 (en) Semiconductor integrated circuit device
TW200532212A (en) Current/charge-voltage converter
JPH1039938A (en) Stabilized power circuit
JP4941045B2 (en) Current mirror circuit
JP7297549B2 (en) VOLTAGE-CURRENT CONVERSION CIRCUIT AND CHARGE/DISCHARGE CONTROL DEVICE
JP4287080B2 (en) Switching device
JP4705724B2 (en) Auto zero correction circuit
JP4582686B2 (en) Capacitor charging circuit integrated in a one-chip semiconductor device
JP2000175439A (en) Inrush current preventing circuit
JP2002221541A (en) Current-voltage conversion device
JP3525433B2 (en) Battery over-discharge prevention circuit and battery over-discharge prevention method
JP3666542B2 (en) Voltage / current generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees