JP3704730B2 - クラス分類装置および方法 - Google Patents
クラス分類装置および方法 Download PDFInfo
- Publication number
- JP3704730B2 JP3704730B2 JP27170394A JP27170394A JP3704730B2 JP 3704730 B2 JP3704730 B2 JP 3704730B2 JP 27170394 A JP27170394 A JP 27170394A JP 27170394 A JP27170394 A JP 27170394A JP 3704730 B2 JP3704730 B2 JP 3704730B2
- Authority
- JP
- Japan
- Prior art keywords
- average value
- moving average
- pixel
- comparison
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【産業上の利用分野】
この発明は、例えばSD(Standerd Difinition )TV画像からHD(High Difinition )TV画像を生成する解像度創造や、圧縮符号化における適応復号、時空間間引き補間などにクラス分類適応処理を行って、精度を向上させる手法を用いた場合の汎用技術であるクラス分類装置および方法に関する。
【0002】
【従来の技術】
従来、クラス分類においてADRC(Adaptive Dinamic Range Coding )を用いた場合、例えば図5に示すように水平方向の15画素からなるタップよりクラスが形成されると、1画素毎に移動したとき、そのクラスは、移動したタップ毎にクラスの計算を行っていた。
【0003】
ここで、従来のADRCを使用したクラス形成回路の1例のブロック図を図6に示す。入力端子101から1画素のデータが供給され、供給された画素値は、レジスタ106、122、128、比較器123、129へ供給される。また、入力端子102からクラスコード発生回路105へロード信号LD1が供給され、供給されたロード信号LD1は、ANDゲート124、130、レジスタ125、132へ供給される。入力端子103からクラスコード発生回路105へロード信号LD2が供給され、入力端子104からクラスコード発生回路105へイネーブル信号OEが供給され、供給されたロード信号LD2、およびイネーブル信号OEは、クラス生成回路143へ供給される。このロード信号LD1、LD2、イネーブル信号OEは、15クロックに1回信号レベルが `L' となる。
【0004】
レジスタ106へ供給された画素値は、クロック信号に従ってレジスタ107へ供給される。このように、レジスタ106へ供給された画素値は、レジスタ121まで、クロック信号に従って、画素値は、遅延される。そして、レジスタ122、比較器123、ANDゲート124により最小値MINが検出され、検出された最小値MINは、レジスタ125へ供給される。この比較器123は、A端子に供給されるデータと、B端子に供給されるデータとを比較し、A端子に供給されるデータの方が大きければ `L' を出力する。レジスタ125では、検出された最小値MINが保持され、減算器126へ供給される。減算器126では、レジスタ121から供給された画素値から検出された最小値MINの減算が行われ、減算結果は、レジスタ127を介して、量子化回路134へ供給される。
【0005】
レジスタ128、比較器129、ANDゲート130により最大値MAXが検出され、検出された最大値MAXは減算器131へ供給される。この比較器129は、比較器123と同様にA端子に供給されるデータの方が大きければ `L' を出力する。減算器131では、検出された最大値MAXから検出された最小値MINが減算され、ダイナミックレンジDRが算出され、算出されたダイナミックレンジDRは、レジスタ132へ供給される。レジスタ132では、ダイナミックレンジDRが保持され、ダイナミックレンジDRは、レジスタ133を介して、量子化回路134へ供給される。量子化回路134では、レジスタ127から供給された画素値とレジスタ133から供給されたダイナミックレンジDRとから供給された画素の量子化が行われる。
【0006】
量子化された画素値は、レジスタ135へ供給され、供給された画素値は、クロック毎にレジスタ142まで伝送され、レジスタ135〜142に保持された量子化された画素値は、次のレジスタに伝送されると共に、クラス生成回路143へ供給される。クラス生成回路143では、量子化された8つの画素値が1つのクラスコードへ変換され、変換されたクラスコードは、出力端子144から取り出される。
【0007】
【発明が解決しようとする課題】
上述のような回路では、クラスコードが算出されるまでに30クロック以上のスループットディレイが必要となり、注目画素を1個ずらす毎にリアルタイムでクラスコードの計算を行うとすれば、図7のブロック図で示すように上述の回路を15個並列し、出力されるクラスコードを選択する必要があるため、ハードウェアはかなり重いものになる問題があった。
【0008】
従って、この発明の目的は、基本的なパターン分類を変更することなくクラス分類を行うためのハードウェアを簡略化することができるクラス分類装置および方法を提供することにある。
【0009】
【課題を解決するための手段】
この発明は、入力される画像データを複数のクラスに分類して信号処理するために、前記画像データの複数の画素に基づいて、前記画像データを複数のクラスに分類するクラス分類装置において、入力される画像データの注目する注目画素の周辺に有する複数の画素のうち、所定数の画素の画素値の移動平均値を求める移動平均値算出手段と、注目する注目画素の画素値と移動平均値算出手段からの移動平均値との比較を行って、その比較結果を出力する比較手段と、比較手段からの比較結果を所定数用いることにより、入力される画像データの分類されるクラスを表すクラスコードを生成するクラスコード生成手段と、を有することを特徴とするクラス分類装置である。
【0010】
さらに、この発明は、入力される画像データを複数のクラスに分類して信号処理するために、前記画像データの複数の画素に基づいて、前記画像データを複数のクラスに分類するクラス分類方法において、入力される画像データの注目する注目画素の周辺に有する複数の画素のうち、所定数の画素の画素値の移動平均値を求める移動平均値算出工程と、注目する注目画素の画素値と移動平均値算出工程で求められた移動平均値との比較を行って、その比較結果を出力する比較工程と、比較工程で求められた比較結果を所定数用いることにより、入力される画像データの分類されるクラスを表すクラスコードを生成するクラスコード生成工程と、を有することを特徴とするクラス分類方法である。
【0011】
【作用】
入力された画素値が移動平均による期間遅延されると共に、入力画素が移動平均による期間加算され、移動平均による期間が終了するときに入力された画素値が減算される。この入力された画素値が移動平均の中心となったとき、その画素値の量子化が行われ、量子化が行われた画素値をあるタップ数だけ集めてクラスコードとする。
【0012】
【実施例】
以下、この発明に係るクラス分類装置の一実施例について、図面を参照しながら説明する。図1は、この発明のクラス分類装置の一実施例のブロック図を示す。ここでは、画素をシフトすることで平均化を実現するためにタップ数は、水平方向に16タップとした実施例である。図1において、1で示す入力端子から画素値(Data)が供給され、供給された画素値は、レジスタ5、10へ供給される。さらに、2で示す入力端子からクリア信号CL1がレジスタ5へ供給され、入力端子3からクリア信号CL2がレジスタ26へ供給され、入力端子4からクリア信号CL3がレジスタ8へ供給される。このクリア信号CL1、CL2、CL3がハイレベルとなるとき各レジスタから供給された画素値が出力される。
【0013】
レジスタ5へ供給された画素値は、加算器6において、前クロック時に加減算されレジスタ8に保持されていた画素値と加算される。また、レジスタ10に入力された画素値は、レジスタ10からレジスタ25まで遅延された後、レジスタ26へ供給される。減算器7では、加算器6の加算結果からレジスタ26から供給される画素値が減算され、その減算結果はレジスタ8で保持される。すなわち、ここではレジスタ10〜25により16クロック遅延されている間、レジスタ8に保持されるデータは、供給された16画素が加算されたデータとなる。16画素が加算されたデータは、次のクロック時に加算器6において、17画素目の画素値との加算がなされ、減算器7において、17画素が加算されたデータから16クロック遅延された画素、すなわち加算された16画素の最初に加算された画素値が減算される。このとき、入力端子1から供給される画素値が例えば8ビットから構成されていると、加算器6の加算結果がオーバーフローするため、加算器6、減算器7、レジスタ8の回路間では、伝送されるデータのビット数を12ビットとする。
【0014】
レジスタ8に保持されたデータを比較器9へ供給する場合、12ビットのデータの上位8ビットがレジスタ8から比較器9へ供給される。すなわち、この処理は、加算結果を1/16とすることを意味し、その結果得られる移動平均値がクロック毎に算出されることになる。比較器9では、レジスタ8から供給されるた移動平均値と、レジスタ19から供給される10クロック遅延されたデータ、すなわち16画素の中心をなす画素値とを比較し、レジスタ8からのデータが大きい場合は、比較器9から `1' が出力され、レジスタ8からのデータが小さい場合は、比較器9から `0' が出力される。すなわち、比較器9では、1ビットの量子化が施された結果がレジスタ27へ供給される。比較器9の出力をレジスタ27〜34により順次遅延させ、レジスタ35において、レジスタ27〜34のデータをラッチすることでクロック毎に8ビットのクラスコードが出力端子36から取り出される。
【0015】
ここで、この一実施例を図2のタイミングチャートを用いて説明する。図2Aに示す信号は、ハイレベルのとき、入力端子1から有効な画素値(Valid Data)が入力されたことを示す。図2Bに示す信号は、入力端子2から供給されるクリア信号CL1を示し、図2Cに示す信号は、入力端子3から供給されるクリア信号CL2を示す。クリア信号CL1がローレベルのとき、レジスタ5の出力は、クリアされ、クリア信号CL1がハイレベルとなるとき、レジスタ5から供給された画素値が出力される。同様に、クリア信号CL2、およびCL3がローレベルのとき、レジスタ26、およびレジスタ8は、クリアされ、クリア信号CL2、およびCL3がハイレベルとなるとき、レジスタ26、およびレジスタ8から供給された画素値が出力される。
【0016】
また、クリア信号CL2は、クリア信号CL1よりハイレベルとなるときが、レジスタ10〜25において遅延される期間、すなわち16クロック遅延される期間遅れる。以下、図2D〜図2Lに示す信号は、この16クロック遅延される期間を時間軸方向に拡大したタイミングチャートである。図2Dに示す信号は、クリア信号CL1を表し、図2Eに示す信号は、クリア信号CL2を表す。図2Fに示す信号は、入力端子1から供給される有効な画素値(Valid Data)がクロック毎に画素単位で供給される信号を示す。また、図2F、G、H、J、K中の番号は、供給された画素の順番を示す。図2Gに示す信号は、レジスタ5からクロック毎に画素単位で加算器6へ供給される信号を示す。この図2Gに示す信号は、入力端子1からクロックに従って供給された画素値1は、レジスタ5に保持され、次のクロック時にレジスタ5から加算器6へ供給される。
【0017】
図2Hに示す信号は、レジスタ26からクロック毎に画素単位で減算器7へ供給される信号を示す。この図2Hに示す信号は、入力端子1からクロックに従って供給された画素値1がレジスタ10〜25において遅延された後、すなわち17クロック時にレジスタ26へ供給され、18クロック時にクロックに従ってレジスタ26から減算器7へ供給される。図2Iに示す信号は、入力端子4から供給されるクリア信号CL3を示し、クリア信号CL1の1クロック後にローレベルからハイレベルとなる。すなわち、クロックに従ってレジスタ5から出力された画素値は、加算器6、減算器7において加減算された後、レジスタ8に保持され、次のクロック時にレジスタ8に保持されたデータが加算器6、および比較器9へ供給される。
【0018】
図2Jに示す信号は、レジスタ8に保持されたデータがクロック毎に出力される信号を示す。図中に示されるΣxi は、加算器6、減算器7において加減算され、16画素が加算されたデータを表す。図2Kに示す信号は、レジスタ19からクロック毎に画素単位で比較器9、およびレジスタ20へ供給される信号を示す。このレジスタ19から比較器9へ画素値が供給されることにより、比較器9ではこの画素値が量子化、例えば2値化される。図2Lに示す信号は、比較器9の出力信号、すなわちレジスタ19から比較器9へ供給される画素値が比較器9において、例えば2値化された値を示す。
【0019】
ここで、比較器9の代わりに量子化回路を用いた一実施例のブロック図を図3Aに示す。41で示す入力端子は、図1に示すレジスタ8から供給される移動平均値が供給され、入力端子42は、レジスタ19から供給される注目する画素値が供給される。供給された移動平均値と供給された注目する画素値が減算器43において、差分値が求められ、その差分値は、量子化回路44へ供給される。量子化回路44では、固定された量子化ステップを用いて供給された差分値が量子化される。その量子化結果、すなわち符号化qビット量子化が出力端子45から取り出される。出力端子45から取り出された量子化結果は、図1中のレジスタ27へ供給される。
【0020】
この場合、量子化回路44において、図3Bに示すような非線形量子化が行うようにしても良い。また、図3Bは、横軸に差分を表し、縦軸に量子化コードの値Qを表す。この量子化特性は、データ(差分)が小さいほど差分の変化に対する量子化コードの平均値の割合が小さくされるものである。
【0021】
さらに、度数分布作成回路、および量子化回路を用いた一実施例のブロック図を図4に示す。51で示す入力端子は、図1に示すレジスタ8から供給される移動平均値が供給され、入力端子52は、レジスタ19から供給される注目する画素値が供給される。供給された移動平均値と供給された注目する画素値が減算器53において、差分値が求められ、その差分値は、遅延回路54、および度数分布作成回路55へ供給される。遅延回路54では、供給された差分値が度数分布作成回路55において、処理が行われている時間遅延され、遅延回路54から量子化回路56、および量子化ステップ幅決定回路57へ差分値が供給される。
【0022】
度数分布作成回路55では、所定期間に供給された差分値から度数分布表が作成され、その結果は度数分布作成回路55から量子化ステップ幅決定回路57へ供給される。量子化ステップ幅決定回路57では、供給された度数分布に基づいて量子化ステップ幅Δを選択する差分値に対するしきい値が制御される。さらに、発生するクラスコードの合計ビット数が略一定となるように量子化ステップ幅Δが制御される。量子化ステップ幅決定回路57において、量子化ステップ幅Δが決定されると、量子化ステップ幅Δは量子化回路56へ供給される。量子化回路56では、供給された量子化ステップ幅Δを用いて供給された差分値が符号化付きqビット量子化が行われる。この符号化付きqビット量子化は、出力端子58から取り出され、図1中のレジスタ27へ供給される。
【0023】
上述した実施例では、レジスタ35は、レジスタ27〜34において、保持されたデータを単にラッチしてクラスコードを出力端子36へ出力しているが、レジスタ27〜34のデータをラッチする際にタップの位置と上位から選択するビットを変えることでクロック毎にクラスコードを出力端子36へ出力することも可能である。
【0024】
【発明の効果】
この発明によれば、入力画素とある期間(m)の移動平均による平均値との比較を行い、その比較結果に対して1ビット量子化を行い、1ビット量子化が行われたデータをあるタップ数(n)だけ集めて、入力画素のクラスコードとすることを特徴とする、パターン分類によるクラス分類を採用することで、簡単なハードウェアでクラス分類することが可能となる。
【0025】
さらに、この発明によれば、入力画素とある期間(m)の移動平均による平均値との差分を行い、その差分値に対して固定の量子化ステップ幅で割算することで、符号化付きqビット量子化が行われたデータから、タップの位置と上位から選択するビットを変えることによって、より効果的なクラス分類を行うことが可能となる。
【図面の簡単な説明】
【図1】この発明のクラス分類装置の一実施例を示すブロック図である。
【図2】この発明のクラス分類装置の一例を示すタイミングチャートである。
【図3】この発明に係る非線形量子化の一例を示すブロック図、および略線図である。
【図4】この発明に係る度数分布作成による量子化の一例を示すブロック図である。
【図5】中心となる画素とその画素のクラスの一例を示す略線図である。
【図6】従来のクラス分類装置の一例を示すブロック図である。
【図7】従来のクラス分類装置を並列して用いた一例を示すブロック図である。
【符号の説明】
5、8、10、11、19、20、21、25、26、27、28、29、34、35 レジスタ
6 加算器
7 減算器
9 比較器
Claims (7)
- 入力される画像データを複数のクラスに分類して信号処理するために、前記画像データの複数の画素に基づいて、前記画像データを複数のクラスに分類するクラス分類装置において、
入力される画像データの注目する注目画素の周辺に有する複数の画素のうち、所定数の画素の画素値の移動平均値を求める移動平均値算出手段と、
注目する上記注目画素の画素値と上記移動平均値算出手段からの移動平均値との大小の比較を行って、その比較結果を出力する比較手段と、
上記比較手段からの大小の比較結果を所定数用いることにより、上記入力される画像データの分類されるクラスを表す上記所定数のビットのクラスコードを生成するクラスコード生成手段と、
を有することを特徴とするクラス分類装置。 - 請求項1に記載のクラス分類装置において、
上記比較手段は、
注目する上記注目画素の画素値と、上記移動平均値算出手段からの上記移動平均値との大小関係を比較することによって、1ビットの量子化が施された量子化データを上記比較結果として出力することを特徴とするクラス分類装置。 - 請求項1に記載のクラス分類装置において、
上記比較手段は、
注目する上記注目画素の画素値と、上記移動平均値算出手段からの上記移動平均値との差分値を求め、この差分値を固定の量子化ステップ幅で除算することにより符号化付きqビット量子化データを上記比較結果として出力することを特徴とするクラス分類装置。 - 請求項1に記載のクラス分類装置において、
上記移動平均値算出手段は、
連続する所定数の画素の画素値が加算され平均値が算出される平均値手段を有し、
新に入力される画素値と上記平均値とが加算されると共に、最初に加算された上記画素値が減算され、新たな平均値が算出されることを特徴とするクラス分類装置。 - 入力される画像データを複数のクラスに分類して信号処理するために、前記画像データの複数の画素に基づいて、前記画像データを複数のクラスに分類するクラス分類方法において、
入力される画像データの注目する注目画素の周辺に有する複数の画素のうち、所定数の画素の画素値の移動平均値を求める移動平均値算出工程と、
注目する上記注目画素の画素値と上記移動平均値算出工程で求められた移動平均値との大小の比較を行って、その比較結果を出力する比較工程と、
上記比較工程で求められた大小の比較結果を所定数用いることにより、上記入力される画像データの分類されるクラスを表す上記所定数のビットのクラスコードを生成するクラスコード生成工程と、
を有することを特徴とするクラス分類方法。 - 請求項5に記載のクラス分類方法において、
上記比較工程では、
注目する上記注目画素の画素値と、上記移動平均値算出手段からの上記移動平均値との大小関係を比較することによって、1ビットの量子化が施された量子化データを上記比較結果として出力することを特徴とするクラス分類方法。 - 請求項5に記載のクラス分類方法において、
上記比較工程では、
注目する上記注目画素の画素値と、上記移動平均値算出工程で求められた上記移動平均値との差分値を求め、この差分値を固定の量子化ステップ幅で除算することにより符号化付きqビット量子化データを上記比較結果として出力することを特徴とするクラス分類方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27170394A JP3704730B2 (ja) | 1994-10-11 | 1994-10-11 | クラス分類装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27170394A JP3704730B2 (ja) | 1994-10-11 | 1994-10-11 | クラス分類装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111868A JPH08111868A (ja) | 1996-04-30 |
JP3704730B2 true JP3704730B2 (ja) | 2005-10-12 |
Family
ID=17503674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27170394A Expired - Lifetime JP3704730B2 (ja) | 1994-10-11 | 1994-10-11 | クラス分類装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704730B2 (ja) |
-
1994
- 1994-10-11 JP JP27170394A patent/JP3704730B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08111868A (ja) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2629238B2 (ja) | 復号装置及び復号方法 | |
JP3109854B2 (ja) | 画像符号化方法及び装置 | |
JP5170800B2 (ja) | 画像処理装置、デコード方法、フレーム内復号装置、フレーム内復号方法、及びフレーム内符号化装置 | |
JPH02177766A (ja) | 2値画像の階層的符号化方式 | |
EP0260721B1 (en) | Method and apparatus for coding motion image signal | |
KR20080050491A (ko) | 시간 예측을 위한 분류 필터링 | |
JPH0265371A (ja) | 画像の階層的符号化装置 | |
US5387938A (en) | Adaptive interframe/intraframe block coding method and apparatus | |
US5602591A (en) | System for generating a weighting coefficient using inter-frame difference signals at a center pixel for detecting motion information and at pixels surrounding the center pixel and quantizing the difference signal at the center pixel | |
EP0613290A1 (en) | Method and apparatus for binary image data compression | |
JPS6410988B2 (ja) | ||
JP2007521740A (ja) | 変換ドメイン内のゼロを早期に発見する方法 | |
JP4785678B2 (ja) | 画像符号化装置および画像符号化方法 | |
JP3704730B2 (ja) | クラス分類装置および方法 | |
US5579058A (en) | Motion detection circuit and method using spatial information | |
JP3627291B2 (ja) | ブロック歪み除去装置および方法 | |
JP4143880B2 (ja) | 画像符号化装置および方法、画像復号装置および方法、並びに記録媒体 | |
Akare et al. | Compression of old marathi manuscript images using context-based, adaptive, lossless image coding | |
JP2924279B2 (ja) | 画像信号予測符号化・復号装置 | |
JP3709572B2 (ja) | クラス分類装置および方法 | |
JP2518215B2 (ja) | 高能率符号化装置 | |
JP2518214B2 (ja) | 高能率符号化装置 | |
Amashi et al. | Experimental study on JPEG-LS algorithm | |
KR101826040B1 (ko) | 파일 형식에 기반한 이미지 처리 장치 및 방법 | |
JP2629240B2 (ja) | 復号装置及び復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |