JP3690764B2 - センタタップ型半導体装置 - Google Patents

センタタップ型半導体装置 Download PDF

Info

Publication number
JP3690764B2
JP3690764B2 JP29446596A JP29446596A JP3690764B2 JP 3690764 B2 JP3690764 B2 JP 3690764B2 JP 29446596 A JP29446596 A JP 29446596A JP 29446596 A JP29446596 A JP 29446596A JP 3690764 B2 JP3690764 B2 JP 3690764B2
Authority
JP
Japan
Prior art keywords
diode
semiconductor device
chip
center tap
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29446596A
Other languages
English (en)
Other versions
JPH10125938A (ja
Inventor
三郎 出川
整司 鈴木
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP29446596A priority Critical patent/JP3690764B2/ja
Publication of JPH10125938A publication Critical patent/JPH10125938A/ja
Application granted granted Critical
Publication of JP3690764B2 publication Critical patent/JP3690764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、直流電源を必要とする装置の直流入力側に使用されるセンタタップ型半導体装置に関するものである。
【0002】
【従来の技術】
この種のセンタタップ型半導体装置が使用される回路例を図3に示す。
図において、1は商用交流電源100VのAC入力部であり、2はこの交流電力を直流12Vに変換するためのAC/DCコンバータである。また、D1,D2はダイオードであり、ここでは特性の略等しいショットキーバリアダイオード(以下、SBDと略記する。)を使用している。さらにBは充電可能なバッテリ、3はDC/DCコンバータ、4はDC出力部でありそれぞれ図示のように接続されている。
【0003】
上記のように構成の回路において、通常時にはAC入力部1から所定の交流電力が供給され、AC/DCコンバータ2により直流に変換された後、センタタップ型半導体装置5内のダイオードD1を通過してDC出力部4に出力する。また、該ダイオードD1を通過した直流は、DC/DCコンバータ3により所定の直流に変換後、バッテリBをフロー充電する。
次に、AC入力がない時、すなわち、直流を必要とする装置自体がポータブルタイプのものであれば、バッテリBからセンタタップ型半導体装置5内のダイオードD2を通してDC出力部4へ所定の直流電力を供給する。
【0004】
このようにダイオードD1は、AC入力がなくバッテリBから電力を供給している時に、該バッテリBからAC/DCコンバータ2へ電流が流れないようにするための電力逆流防止の役目を果たすものである。
また、ダイオードD2は、AC入力部1からAC/DCコンバータ2を介して電力を供給している時に、バッテリBへの充電はDC/DCコンバータ3を通して充電し、該AC入力部1からの電力により直接充電しないように用いるものである。
【0005】
ところで、上記したダイオードD1,D2に要求される特性は次の通りである。
▲1▼ダイオードD1について;
バッテリBからDC出力部4に電力を供給している時は、ダイオードD2を通して流れる電流がダイオードD1を通してバッテリBへ逆流しないように、該ダイオードD1の逆電流値は小さい特性のものが要求される。
▲2▼ダイオードD2について;
バッテリBからダイオードD2を通してDC出力部4に電力を供給している時は、有限の蓄積されたエネルギーを効率良く使用するために順電圧値の小さい特性のものが要求される。
【0006】
なお、理想的な特性としては、ダイオードD1,D2共に順電圧が小さく、逆電流も小さいことが要求される。一方、SBDは、PN接合ダイオードに比較して順電圧が小さい特徴を有しているが、上記両方の特性を満足しているバリアメタルは現在のところ見当たらない。
【0007】
【発明が解決しようとする課題】
従来のSBDチップを使用したセンタタップ型半導体装置では順電圧及び逆電流共に小さい特性を満足するバリアメタルがないために、全体として効率の良い回路特性が得られなかった。
【0008】
【発明の目的】
本発明は、上記のような課題を解決するためになされたもので、図3の回路に使用されるダイオードD1,D2のように、それぞれに要求される特性に差がある場合に、該特性に適合したSBDチップを組み合わせて使用し、全体として効率の良い回路特性が得られるセンタタップ型半導体装置を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明のセンタタップ型半導体装置は、ダイオードのカソード側を共通電極としたセンタタップ型半導体装置であって、一方のダイオードは他方のダイオードよりも逆電流値が小さく、他方のダイオードは一方のダイオードよりも順電圧値が小さいことを特徴とするものである。
【0010】
【発明の実施の形態】
まず、先に述べたようにSBDの特性を左右する要素としてはバリアメタルの種類がある。
そこで、SBDチップに使用される代表的なバリアメタルの種類と特性の相対的な関係を示した模式図を図2に示す。
図2に示すグラフは、バリアメタルとしてバナジウム(V)、パラジウム(Pd)のバリアハイト(φBn)と逆電流(Js)の関係を示したものである。また、この図は次の(1)式からφBn及びJsを求め模式的に表示したものである。
φBn=kT/q・ln(AT↑2/Js)・・・・・・・(1)
但し、k;ボルツマン定数
T;絶対温度
q;電子の電荷
A;リチャードソン定数
Js;サチュレーション電流(逆電流)
ここで、バリアメタルとしてバナジウム(V)のバリアハイト0.70(ev)、パラジウム(pd)のバリアハイト0.77(ev)を代入して計算する。
次いで、順電圧VFはバリアメタルのバリアハイト(φBn)と次の(2)式に示す関係を有する。
VF=φBn+kT/q・ln(JF/AT↑2)・・・・(2)
但し、JF;順方向電流密度
ここで、右辺のkT/q・ln(JF/AT↑2)を同一条件とすれば、バリアハイト(φBn)の小さいバナジウム(V)の方がパラジウム(Pd)よりも順電圧(VF)は小さくなる。
以上からダイオードD1は逆電流の小さいバリアメタル、すなわちバリアハイトの大きいメタルとし、ダイオードD2は順電圧の小さいバリアメタル、すなわちバリアハイトの小さいメタルとすることによって、図3に示す回路に最適なSBDが得られる。
また、これらのバリアメタルの特徴を相補って有効利用し、図1に示すようなセンタタップ型半導体装置を製作する。
【0011】
次に、このセンタタップ型半導体装置の構造について図を参照して説明する。
図において、センタタップ型半導体装置10は、SBD1チップ,SBD2チップを少なくとも2個載置したチップ搭載部11を有する。また、該チップ搭載部11に固着された一方のSBD1チップの上面から一方の導出端子12にボンディングヤイヤ13で結線されている。さらに、他方のSBD2チップの上面から他方の導出端子14にボンディングワイヤ15で結線されている。また、前記のチップ搭載部11から延在する共通電極端子16を有している。そして、一方のSBD1チップは、他方のSBD2チップよりも順電圧値が小さくなるバリアメタルから成り、例えばSBD1チップとしてバリアメタルがPdのものを使用し、SBDチップ2としてバリアメタルがVのものを使用する。
【0012】
なお、上記のSBD1チップ及びSBD2チップ、ボンディングワイヤ13,15及びチップ搭載部11は樹脂17により封止されたセンタタップ型半導体装置10となっている。
また、上記の実施例ではダイオードD1,D2がSBD1チップ及びSBD2チップであるものについて説明したが、これらはSBDチップに限定されることなく、要は一方のダイオードが他方のダイオードよりも逆電流値が小さく、他方のダイオードが一方のダイオードよりも順電圧値が小さいものであれば他のものでも良い。
【0013】
【発明の効果】
本発明のセンタタップ型半導体装置は、以上のように一方のダイオードが他方のダイオードよりも逆電流値が小さく、他方のダイオードが一方のダイオードよりも順電圧値が小さいものを選定して使用するようにしたので、全体として効率の良い回路特性が得られる。
【図面の簡単な説明】
【図1】本発明のセンタタップ型半導体装置の概略構造を示す平面図である。
【図2】SBDのバリアメタルの種類と特性を示すグラフである。
【図3】センタタップ型半導体装置を使用した回路例を示す図である。
【符号の説明】
10 センタタップ型半導体装置
11 チップ載置部
12,14 導出端子
13,15 ボンディングワイヤ
16 共通電極端子
D1,D2 SBDチップ

Claims (5)

  1. ダイオードのカソード側を共通電極としたセンタタップ型半導体装置であって、一方のダイオードは他方のダイオードよりも逆電流値が小さく、他方のダイオードは一方のダイオードよりも順電圧値が小さいことを特徴とするセンタタップ型半導体装置。
  2. 前記2つのダイオードがショットキーバリアダイオードであることを特徴とする請求項1に記載のセンタタップ型半導体装置。
  3. 前記一方のダイオードのバリアメタルのバリアハイトが前記他方のダイオードのバリアメタルのバリアハイトよりも大きいことを特徴とする請求項1又は請求項2に記載のセンタタップ型半導体装置。
  4. 前記一方のダイオードのバリアメタルがパラジウム(Pd)であり、前記他方のダイオードのバリアメタルがバナジウム(V)であることを特徴とする請求項2に記載のセンタタップ型半導体装置。
  5. ショットキーバリアダイオードチップを少なくとも2個載置したチップ搭載部と、該チップ搭載部に固着された一方の前記チップの上面から一方の導出端子にボンディングヤイヤで結線し、他方の前記チップ上面から他方の導出端子にボンディングワイヤでそれぞれ結線し、かつ、前記チップ搭載部から延在する共通電極端子とを有し、一方の前記チップは他方の前記チップよりも逆電流値が小さくなるバリアメタルから成り、他方前記チップは一方の前記チップよりも順電圧値が小さくなるバリアメタルから成り、前記チップ、ボンディングワイヤ及び前記チップ搭載部を樹脂封止して成るセンタタップ型半導体装置。
JP29446596A 1996-10-16 1996-10-16 センタタップ型半導体装置 Expired - Fee Related JP3690764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29446596A JP3690764B2 (ja) 1996-10-16 1996-10-16 センタタップ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29446596A JP3690764B2 (ja) 1996-10-16 1996-10-16 センタタップ型半導体装置

Publications (2)

Publication Number Publication Date
JPH10125938A JPH10125938A (ja) 1998-05-15
JP3690764B2 true JP3690764B2 (ja) 2005-08-31

Family

ID=17808135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29446596A Expired - Fee Related JP3690764B2 (ja) 1996-10-16 1996-10-16 センタタップ型半導体装置

Country Status (1)

Country Link
JP (1) JP3690764B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002218742A (ja) * 2001-01-15 2002-08-02 Nippon Inter Electronics Corp ショットキーバリアダイオードの直列接続回路及びそれに使用するショットキーバリアダイオード。

Also Published As

Publication number Publication date
JPH10125938A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US5828564A (en) Rectifier heat dissipation
US7528485B2 (en) Semiconductor device, power converter device using it, and hybrid vehicle using the power converter device
TWI580169B (zh) Rectifier, rectifier configuration and generator for motorized vehicle
US10304761B2 (en) Semiconductor device and alternator using same
TWI466303B (zh) 半導體裝置與整流器裝置
US9391038B2 (en) Semiconductor device and power supply unit utilizing the same
JP4510298B2 (ja) 例えば自動車用の三相交流ジェネレータのための整流器装置
JP2020025027A (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP3690764B2 (ja) センタタップ型半導体装置
US20020140059A1 (en) Semiconductor device
US9948205B2 (en) AC line filter and AC-to-DC rectifier module
US6740902B2 (en) Semiconductor package for series-connected diodes
WO2019043950A1 (ja) 半導体モジュール及び電力変換装置
TW202002294A (zh) 用於整流器的功率元件
JP3974747B2 (ja) パワー回路
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
JP7232743B2 (ja) 半導体装置及びそれを用いた整流素子、オルタネータ
US6362546B1 (en) Rectifier device for a dynamo of a motor vehicle
JP2020088257A (ja) 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置
US6411536B1 (en) Rectifier device, having a cooling body, for a three-phase dynamo of a motor vehicle
WO2022039276A1 (ja) 半導体装置
CN208478322U (zh) 整流功率元件
JP4442372B2 (ja) 半導体装置
JP3667554B2 (ja) 電力用半導体モジュール
JP4320995B2 (ja) 太陽電池出力の昇圧回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees