【０００１】
【発明の属する技術分野】
本発明は、主としてアナログ入力検出回路及び電圧検出レベル判定方法に関する。
【０００２】
【従来の技術】
一般に、電池駆動システム等、電源電圧に変動があり電圧変換回路などに影響を及ぼす事がある場合には、これを避けるため定電圧ＩＣを付加した回路構成にして、電圧検出レベルの判定は、電源電圧の変動に関わらず常に同一条件にして行う。
【０００３】
こうした従来例を図３に示す。図３に示す回路は、入力端子１と、入力部を構成する外部入力と機器内部を直流的に遮断する直流遮断用コンデンサ２と、ＬＰＦ部Ｆを構成する交流波形を平滑するためのローパスフィルタＬＰＦ４と、電圧変換部Ｄ１を構成する入力電圧を増幅する差動増幅回路３と、信号処理部Ｓを構成するアナログ入力電圧をデジタル値へ変換するＡＤコンバータ５と、データを記憶する不揮発性メモリ記憶部１４と、電源電圧変換部Ｄ２を構成する定電圧ＩＣ６と、から構成される。
【０００４】
なお、上記回路は、音声や雑音等の電圧レベルが、ある定めたレベル以上に達した場合に、これを検出する回路であり、このある定めたレベルは、製造段階において記憶部１４に記憶されている。
【０００５】
入力端子１より入力された交流信号は、入力部Ｎを通り電圧変換部Ｄ１の差動増幅回路３へ入力される。入力部Ｎの直流遮断用コンデンサ２は、入力端子１に接続する回路が直流成分を持っている場合に、これを遮断するために用いる。差動増幅回路３の回路の電源電圧Ｖｄは、機器の電源電圧Ｖｄｄを電源電圧変換部Ｄ２の定電圧ＩＣ６により、定電圧化したしたものである。電源電圧Ｖｄｄは、電池駆動等の回路では電圧変動幅が大きいので、差動増幅回路３にＶｄｄを直接印加した場合は、出力レベルが変化してしまう事を避けるため、差動増幅回路３の電源電圧を定電圧化している。ＬＰＦ部ＦのローパスフィルタＬＰＦ４は、増幅された交流信号を平滑するものであり、平滑された信号は、信号処理部ＳのＡＤコンバータ５によりデジタル変換され、ここでレベル判定を行う。
【０００６】
【発明が解決しようとする課題】
ところが、一般に、上述したような定電圧化は、電源電圧のバラツキ最小値から数Ｖ低い値に設定しなければならないため、電圧変換回路のダイナミックレンジを最大限にとれず、また定電圧ＩＣ等の付加回路も必要になる。
【０００７】
本発明は、上記の問題を解決するためになされたものであり、その目的とするところは、定電圧ＩＣを用いずに電源電圧レベルを監視し、電圧変換回路部の変換式を逆算する事により検出レベルを判定するアナログ入力検出回路及び電圧検出レベル判定方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１記載の発明にあっては、交流入力に対するレベル判定を行う回路において、直流遮断用コンデンサと、電源電圧変動に依存する電圧変換回路と、交流を平滑するローパスフィルタと、アナログ信号をディジタル変換する第１のＡＤコンバータと電源電圧を監視する第２のＡＤコンバータとで構成される信号処理部と、から構成され、電源電圧の変動により同一入力値に対して電圧変換回路出力が変動しても正確な検出が行える様に補償することを特徴とするものである。
【０００９】
請求項２記載の発明にあっては、請求項１記載の発明におけるアナログ入力検出回路の電圧検出レベル判定方法であって、前記電圧変換回路の出力は、回路係数と電源電圧の所定の関係式になることに基づき、、製造時には既知の電源電圧を印加し、判定レベルとなる信号を入力した時の電圧変換回路出力である前記第１のＡＤコンバータの値を読み取ることにより回路係数を算出し記憶部に記憶するとともに、運用時には電源電圧を前記第２のＡＤコンバータで読み込み、記憶した回路係数を剰算することにより判定値を算出し、第１のＡＤコンバータの値を比較し判定することを特徴とするものである。
【００１０】
【発明の実施の形態】
以下に、本発明に係わるアナログ入力検出回路及び電圧検出レベル判定方法の一実施の形態について、図１乃至図２を用いて、詳細に説明する。
【００１１】
本実施の形態のアナログ入力検出回路は、図１に示すように、入力端子７と、外部入力と機器内部を直流的に遮断する直流遮断用コンデンサ８と、電圧変換部Ｄ１を構成する入力電圧を増幅する差動増幅回路９と、ＬＰＦ部Ｆを構成する交流波形を平滑するためのローパスフィルタＬＰＦ１０と、信号処理部Ｓを構成するアナログ入力電圧をデジタル値へ変換するＡＤコンバータ１１とＶｄｄ電圧値を信号処理回路内で判別できるレベルに変換するＡＤコンバータ１２と、データを記憶する不揮発性メモリである記憶部１４と、電源電圧変換回路１３と、から構成される。
【００１２】
電圧変換部に電圧変動がある電源を用いた場合でも、正確にレベル検出を行なえる様にするため、上述した従来例を基本にして、電源電圧をモニタする回路としてＡＤコンバータ１２、電源電圧変換回路１３を追加している。なお、上記回路は、音声や雑音等の電圧レベルがある定めたレベル以上に達した場合に、これを検出する回路である。
【００１３】
次に、差動増幅回路について、図２を用いて説明する。
この図において、
Ｖ１：反転入力端子からの入力電圧
Ｖ２：非反転入力端子からの入力電圧
Ｖｃｉｎ：同相入力電圧
Ｖｏｕｔ：出力電圧
とすると、入力電圧Ｖ１,Ｖ２の差の電圧を、閉ループ利得の分だけ乗じた出力が、出力電圧Ｖｏｕｔとなる。一般に、差動増幅回路の入力電圧は、反転入力端子からの入力電圧Ｖ１と非反転入力端子からの入力電圧Ｖ２の差の電圧の他に、同相入力電圧Ｖｃｉｎも共存している。よって、この出力電圧Ｖｏｕｔは以下の式１のようになる。
式１：Ｖｏｕｔ＝｛（Ｒ１Ｒ４−Ｒ２Ｒ３）／Ｒ１（Ｒ２＋Ｒ４）｝Ｖｃｉｎ＋｛Ｒ４（１＋Ｒ３／Ｒ１）／Ｒ２＋Ｒ４｝Ｖ２−（Ｒ３／Ｒ１）Ｖ１
上記式１でＲ１＝Ｒ２、Ｒ３＝Ｒ４の条件を満たすと、同相入力電圧Ｖｃｉｎに依存する項は０となり、出力電圧Ｖｏｕｔは、第２項と第３項だけとなる。
従がって、式１は以下の式２の様になる。
式２：Ｖｏｕｔ＝（Ｒ３／Ｒ１）（Ｖ２−Ｖ１）
ここで、電圧変換部の差動増幅回路９について、上述した式２のＶ１及びＶ２を算出すると
Ｖ１＝｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ
Ｖ２＝Ｖｄｄ
となり、このＶ１，Ｖ２を上述の式２へ代入すると下記式３になる。
従がって、この出力電圧Ｖｏｕｔは、回路係数をＡとしたＶｄｄの一次関数となる。また、Ａ値は、電源電圧Ｖｄｄを既知とした場合、判定値となる信号を入力端子７へ入力した時の出力電圧Ｖｏｕｔ電圧を読み取ることにより、算出できる。製造時には、Ｖｄｄに既知電圧を印加できるので、この時点で、Ａ値を記憶部１４へ書き込んでおく。運用時には、ＡＤコンバータ１２で検出するＶｄｄ値と製造時に記憶部１４に記憶したＡ値を用いれば、上述の式３により判定レベルである出力電圧Ｖｏｕｔが求められる。
【００１４】
製造工程において、判定値レベルを記憶部１４へ記憶するため、回路係数Ａを求める。既知の電源電圧Ｖｄｄを印加し、入力端子７より判定値となる信号を入力した時の信号レベルを信号処理部ＳのＡＤコンバータ１１にて検出し、式３を用いて回路係数Ａを算出し、記憶部１４に記憶する。
【００１５】
運用時には、入力端子７より入力された交流信号は、入力部Ｎを通り差動増幅回路９へ入力される。直流遮断用コンデンサ８は、入力端子７に接続する回路が直流成分を持っている場合には、これを遮断するために用いる。差動増幅回路９へ入力した信号は、判定余裕度をもたせるために電圧増幅する。ＬＰＦ１０は、増幅された交流信号を平滑するものであり、平滑された信号は信号処理部ＳのＡＤコンバータ１１によりデジタル変換される。また、この時電源電圧Ｖｄｄの値を電源電圧変換回路１３でレベル変換して、ＡＤコンバータ１２より検出し、記憶部１４に記憶している回路係数Ａと式３を用いて、判定値とするＶｏｕｔ電圧を算出し、これを信号処理部ＳのＡＤコンバータ１１の検出値と比較して信号の判定処理をする。
【００１６】
次に、以下（１）製造工程での書き込み、（２）判定値の書き込み、（３）運用について、説明する。
（１）製造工程での書き込み
電源電圧の偏位を絶対値レベルで認識する必要があるため、製造工程において既知電圧印可時のＡＤＣＲ値（ＡＤＣＲ_ＲＥＦ）及び電源電圧変動幅の最大、最小値間の傾き（以下Ｋと呼ぶ）を１２で検出して、記憶部１４に記憶する。ここで、ＡＤＣＲ値とはアナログ電圧のＡＤ変換後のディジタル値とのことである。例えば、基準電圧を１４Ｖ、電源電圧変動幅を１０Ｖ(ＡＤＣＲ値１００)〜１４Ｖ(ＡＤＣＲ値１４０)とした時、
式４ 電源電圧傾き係数：Ｋ＝△Ｖｄｄ／△ＡＤＣＲ より、
ＡＤＣＲ_ＲＥＦ：１４０、Ｋ値：０．１となり、これを、記憶部１４へ記憶する。電源電圧値を算出する場合は、ＡＤコンバータ１２の検出値（ＡＤＣＲ_ＲEＡＤ(１２)）と、電源電圧傾き係数Ｋと、以下の式５を用いて、求めることができる。
式５ 電源電圧値：Ｖｄｄ＝１４＋Ｋ×（ＡＤＣＲ_ＲEＡＤ(１２)−ＡＤＣＲ_ＲＥＦ）
（２）判定値の書き込み
判定値とする信号を入力端子７に接続した場合のＡＤＣＲ値(ＡＤＣＲ_ＳＩＧ)をＡＤコンバータ１１で検出し、上述の式３を用いて判定値係数Ａを、記憶部１４に記憶する。
この時電源電圧は、ＡＤＣＲ_ＲＥＦの値（この場合Ｖｄｄ＝１４Ｖ、ＡＤＣＲ_ＲＥＦ＝１４０）を印可する。
仮定として、この場合のＡＤＣＲ値をＡＤＣＲ_ＳＩＧ＝８０とすると、
判定値係数Ａは、上述の式３より
Ａ＝Ｖｏｕｔ／Ｖｄｄ＝ＡＤＣＲ_ＳＩＧ／Ｖｄｄ＝８０／１４＝５．７１（ｂｉｔ／Ｖ）
となる。
（３）運用
運用時において、記憶部１４が記憶しているデータは、下記ａ），ｂ），ｃ）の３項目ある。
ａ）基準電源電圧値：ＡＤＣＲ_ＲＥＦ
ｂ）判定値係数：Ａ
ｃ）電源電圧傾き係数：Ｋ
ここで、上述した仮定している数値では、各々ＡＤＣＲ_ＲＥＦ＝１４０、Ａ＝５.７１、Ｋ＝０.１である。
【００１７】
判定時の手順としては、先ず電源電圧Ｖｄｄの算出をする。ＡＤＣＲ_Ｖｄｄ＝１２０とすると、式５よりＶｄｄ＝１４＋０．１×（１２０−１４０）＝１２Ｖとなる。次に、現在のＶｄｄ値に対する判定値の算出するが、これは、上述した電源電圧Ｖｄｄ値、Ａ値、及び、式３より、
判定値＝Ａ×Ｖｄｄ＝５．７１×１２＝６８となる。
入力端子７より印加されている信号を、ＡＤコンバータ１１で検出した値(ＡＤＣＲ_ＲEＡＤ(１１)と判定値を比較する。即ち、ＡＤＣＲ_ＲEＡＤ(１１)値とＡＤＣＲ判定値６８とを比較し、状態を判断する。
【００１８】
【発明の効果】
請求項１乃至２記載の発明によれば、電源電圧の変動により電圧変換回路に依存性があっても、定電圧化することなく電源電圧を監視することにより最大のダイナミックレンジを用いた判定を行うことができる優れたアナログ入力検出回路及び電圧検出レベル判定方法を提供すると言う効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るアナログ入力検出回路の一実施の形態の構成を示すブロック図である。
【図２】上記アナログ入力検出回路における差動増幅回路の回路図である。
【図３】従来のアナログ入力検出回路の一実施の形態の構成を示すブロック図である。
【符号の説明】
１ 入力端子
２ 直流遮断用コンデンサ
３ 差動増幅回路
４ ローパスフィルタ
５ ＡＤコンバータ
６ 定電圧ＩＣ
７ 入力端子
８ 直流遮断用コンデンサ
９ 差動増幅回路
１０ ローパスフィルタ
１１ ＡＤコンバータ
１２ ＡＤコンバータ
１３ 電源電圧変換回路
Ｎ 入力部
Ｓ 信号処理部
Ｄ１ 電圧変換部
Ｄ２ 電源電圧変換部[0001]
BACKGROUND OF THE INVENTION
The present invention mainly relates to an analog input detection circuit and a voltage detection level determination method.
[0002]
[Prior art]
Generally, when there is a fluctuation in the power supply voltage, such as a battery drive system, which may affect the voltage conversion circuit, etc., in order to avoid this, a circuit configuration with a constant voltage IC is added, and the determination of the voltage detection level is Regardless of fluctuations in power supply voltage, always use the same conditions.
[0003]
Such a conventional example is shown in FIG. The circuit shown in FIG. 3 includes an input terminal 1, an external input that constitutes the input unit, a DC blocking capacitor 2 that cuts off the inside of the device in a DC manner, and a low-pass filter for smoothing the AC waveform that constitutes the LPF unit F. LPF 4, differential amplifier circuit 3 that amplifies the input voltage that constitutes voltage converter D1, AD converter 5 that converts the analog input voltage that constitutes signal processor S to a digital value, and a nonvolatile memory that stores data It is comprised from the memory | storage part 14 and the constant voltage IC6 which comprises the power supply voltage conversion part D2.
[0004]
The above circuit is a circuit that detects when the voltage level of voice, noise, etc. reaches or exceeds a predetermined level, and this predetermined level is stored in the storage unit 14 in the manufacturing stage. ing.
[0005]
The AC signal input from the input terminal 1 passes through the input unit N and is input to the differential amplifier circuit 3 of the voltage conversion unit D1. The DC blocking capacitor 2 of the input section N is used to block a circuit connected to the input terminal 1 when it has a DC component. The power supply voltage Vd of the circuit of the differential amplifier circuit 3 is obtained by making the power supply voltage Vdd of the device constant by the constant voltage IC6 of the power supply voltage conversion unit D2. Since the voltage fluctuation range of the power supply voltage Vdd is large in a battery drive circuit or the like, when the Vdd is directly applied to the differential amplifier circuit 3, the output level of the differential amplifier circuit 3 is prevented from changing. The power supply voltage is constant. The low-pass filter LPF4 of the LPF unit F smooths the amplified AC signal, and the smoothed signal is digitally converted by the AD converter 5 of the signal processing unit S, and level determination is performed here.
[0006]
[Problems to be solved by the invention]
However, in general, the constant voltage as described above must be set to a value that is several V lower than the minimum value of the power supply voltage variation. Therefore, the dynamic range of the voltage conversion circuit cannot be maximized, and the constant voltage IC or the like can be used. Additional circuit is also required.
[0007]
The present invention has been made to solve the above-described problems, and the object of the present invention is to monitor the power supply voltage level without using the constant voltage IC and to reversely calculate the conversion formula of the voltage conversion circuit section. It is an object of the present invention to provide an analog input detection circuit and a voltage detection level determination method for determining a detection level.
[0008]
[Means for Solving the Problems]
According to the first aspect of the present invention, in the circuit for determining the level with respect to the AC input, the DC blocking capacitor, the voltage conversion circuit depending on the power supply voltage fluctuation, the low-pass filter for smoothing the AC, and the analog signal are converted into digital signals. A signal processing unit including a first AD converter for conversion and a second AD converter for monitoring a power supply voltage, and the output of the voltage conversion circuit fluctuates with respect to the same input value due to the fluctuation of the power supply voltage. However, compensation is made so that accurate detection can be performed.
[0009]
According to a second aspect of the invention, there is provided a voltage detection level determination method for an analog input detection circuit according to the first aspect of the invention, wherein the output of the voltage conversion circuit is a predetermined relational expression between a circuit coefficient and a power supply voltage. Based on the above, the circuit coefficient is calculated by reading a value of the first AD converter that is a voltage conversion circuit output when a known power supply voltage is applied at the time of manufacture and a signal at a determination level is input. In the operation, the power supply voltage is read by the second AD converter during operation, the determination value is calculated by adding the stored circuit coefficient, and the value of the first AD converter is compared and determined. It is characterized by.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of an analog input detection circuit and a voltage detection level determination method according to the present invention will be described below in detail with reference to FIGS.
[0011]
As shown in FIG. 1, the analog input detection circuit of the present embodiment includes an input terminal 7, a DC blocking capacitor 8 that DC cuts off an external input and the inside of the device, and an input voltage that constitutes a voltage converter D1. A low-pass filter LPF 10 for smoothing the AC waveform constituting the LPF unit F, an AD converter 11 for converting the analog input voltage constituting the signal processing unit S into a digital value, and the Vdd voltage An AD converter 12 that converts a value to a level that can be discriminated in the signal processing circuit, a storage unit 14 that is a nonvolatile memory that stores data, and a power supply voltage conversion circuit 13 are included.
[0012]
In order to enable accurate level detection even when a power supply with voltage fluctuation is used in the voltage conversion unit, the AD converter 12 is used as a circuit for monitoring the power supply voltage, based on the above-described conventional example, and power supply voltage conversion. A circuit 13 is added. The circuit is a circuit that detects when a voltage level such as voice or noise reaches a predetermined level or higher.
[0013]
Next, the differential amplifier circuit will be described with reference to FIG.
In this figure,
V1: Input voltage from the inverting input terminal V2: Input voltage from the non-inverting input terminal Vcin: In-phase input voltage Vout: Output voltage The output obtained by multiplying the difference between the input voltages V1 and V2 by the amount of the closed loop gain Becomes the output voltage Vout. In general, the input voltage of the differential amplifier circuit includes the common-mode input voltage Vcin in addition to the voltage difference between the input voltage V1 from the inverting input terminal and the input voltage V2 from the non-inverting input terminal. Therefore, the output voltage Vout is expressed by the following formula 1.
Formula 1: Vout = {(R1R4-R2R3) / R1 (R2 + R4)} Vcin + {R4 (1 + R3 / R1) / R2 + R4} V2- (R3 / R1) V1
When the conditions of R1 = R2 and R3 = R4 are satisfied in the above equation 1, the term depending on the common-mode input voltage Vcin is 0, and the output voltage Vout is only the second term and the third term.
Therefore, Equation 1 becomes Equation 2 below.
Formula 2: Vout = (R3 / R1) (V2-V1)
Here, with respect to the differential amplifier circuit 9 of the voltage conversion unit, V1 and V2 of Equation 2 described above are calculated, and V1 = {R6 / (R5 + R6)} Vdd.
V2 = Vdd
When V1 and V2 are substituted into the above equation 2, the following equation 3 is obtained.
Therefore, the output voltage Vout is a linear function of Vdd with the circuit coefficient A. Further, the A value can be calculated by reading the output voltage Vout voltage when a signal serving as a determination value is input to the input terminal 7 when the power supply voltage Vdd is known. Since a known voltage can be applied to Vdd at the time of manufacture, the A value is written in the storage unit 14 at this time. At the time of operation, if the Vdd value detected by the AD converter 12 and the A value stored in the storage unit 14 at the time of manufacture are used, the output voltage Vout which is the determination level is obtained by the above-described equation 3.
[0014]
In the manufacturing process, the circuit coefficient A is obtained to store the determination value level in the storage unit 14. A signal level when a known power supply voltage Vdd is applied and a signal serving as a determination value is input from the input terminal 7 is detected by the AD converter 11 of the signal processing unit S, and a circuit coefficient A is calculated using Equation 3. And stored in the storage unit 14.
[0015]
In operation, the AC signal input from the input terminal 7 passes through the input unit N and is input to the differential amplifier circuit 9. When the circuit connected to the input terminal 7 has a DC component, the DC blocking capacitor 8 is used to block this. The signal input to the differential amplifier circuit 9 is voltage amplified in order to provide a determination margin. The LPF 10 smoothes the amplified AC signal, and the smoothed signal is digitally converted by the AD converter 11 of the signal processing unit S. At this time, the value of the power supply voltage Vdd is level-converted by the power supply voltage conversion circuit 13, detected by the AD converter 12, and used as the determination value by using the circuit coefficient A and Expression 3 stored in the storage unit 14. The Vout voltage is calculated, and this is compared with the detection value of the AD converter 11 of the signal processing unit S to perform signal determination processing.
[0016]
Next, (1) writing in the manufacturing process, (2) writing of the determination value, and (3) operation will be described.
(1) Since it is necessary to recognize the deviation of the write power supply voltage in the manufacturing process at the absolute value level, the ADCR value (ADCR_REF) when the known voltage is applied in the manufacturing process and the maximum and minimum values of the power supply voltage fluctuation range The inclination (hereinafter referred to as K) is detected at 12 and stored in the storage unit 14. Here, the ADCR value is a digital value after AD conversion of the analog voltage. For example, when the reference voltage is 14 V and the power supply voltage fluctuation range is 10 V (ADCR value 100) to 14 V (ADCR value 140),
Equation 4 Power supply voltage slope coefficient: From K = ΔVdd / ΔADCR
ADCR_REF: 140, K value: 0.1, which are stored in the storage unit 14. When calculating the power supply voltage value, it can be obtained by using the detection value (ADCR_READ (12)) of the AD converter 12, the power supply voltage gradient coefficient K, and the following equation (5).
Formula 5 Power supply voltage value: Vdd = 14 + K × (ADCR_READ (12) −ADCR_REF)
(2) The ADCR 11 detects the ADCR value (ADCR_SIG) when the signal used as the determination value write determination value is connected to the input terminal 7, and the determination value coefficient A is stored in the storage unit 14 using Equation 3 above. To remember.
At this time, the value of ADCR_REF (in this case, Vdd = 14V, ADCR_REF = 140) is applied as the power supply voltage.
Assuming that the ADCR value in this case is ADCR_SIG = 80,
The judgment value coefficient A is calculated from the above-described equation 3, A = Vout / Vdd = ADCR_SIG / Vdd = 80/14 = 5.71 (bit / V)
It becomes.
(3) During operation, the data stored in the storage unit 14 includes the following three items a), b), and c).
a) Reference power supply voltage value: ADCR_REF
b) Determination value coefficient: A
c) Power supply voltage slope coefficient: K
Here, in the assumed numerical values described above, ADCR_REF = 140, A = 5.71, and K = 0.1, respectively.
[0017]
As a procedure at the time of determination, first, the power supply voltage Vdd is calculated. Assuming that ADCR_Vdd = 120, Vdd = 14 + 0.1 × (120−140) = 12V from Equation 5. Next, a determination value for the current Vdd value is calculated. This is based on the power supply voltage Vdd value, the A value, and Equation 3 described above.
Determination value = A × Vdd = 5.71 × 12 = 68.
The signal applied from the input terminal 7 is compared with the value detected by the AD converter 11 (ADCR_READ (11) and the determination value. That is, the ADCR_READ (11) value is compared with the ADCR determination value 68 to determine the state. To do.
[0018]
【The invention's effect】
According to the first and second aspects of the present invention, even when the voltage conversion circuit is dependent on the fluctuation of the power supply voltage, the determination using the maximum dynamic range is performed by monitoring the power supply voltage without making the voltage constant. There is an effect of providing an excellent analog input detection circuit and voltage detection level determination method that can be performed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of an analog input detection circuit according to the present invention.
FIG. 2 is a circuit diagram of a differential amplifier circuit in the analog input detection circuit.
FIG. 3 is a block diagram showing a configuration of an embodiment of a conventional analog input detection circuit.
[Explanation of symbols]
1 Input Terminal 2 DC Blocking Capacitor 3 Differential Amplifier 4 Low-Pass Filter 5 AD Converter 6 Constant Voltage IC
7 Input terminal 8 DC blocking capacitor 9 Differential amplifier circuit 10 Low-pass filter 11 AD converter 12 AD converter 13 Power supply voltage conversion circuit N Input section S Signal processing section D1 Voltage conversion section D2 Power supply voltage conversion section
