KR101894902B1 - Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter - Google Patents
Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter Download PDFInfo
- Publication number
- KR101894902B1 KR101894902B1 KR1020160165946A KR20160165946A KR101894902B1 KR 101894902 B1 KR101894902 B1 KR 101894902B1 KR 1020160165946 A KR1020160165946 A KR 1020160165946A KR 20160165946 A KR20160165946 A KR 20160165946A KR 101894902 B1 KR101894902 B1 KR 101894902B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- digital converter
- digital
- auxiliary
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
Abstract
본 발명의 목적은, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는, 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 제공함에 있다.It is an object of the present invention to provide an analog-to-digital converter having a time-interleaved structure including a plurality of analog-to-digital converters, which can alleviate the input fluctuation caused by the auxiliary analog- And an input shaking relieving device for an auxiliary analog-to-digital converter using a low-pass filter.
Description
본 발명은 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치에 관한 것으로, 보다 상세하게는 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는 장치에 관한 것이다.The present invention relates to an input vibration damping device for an auxiliary analog-to-digital converter using a low-pass filter, and more particularly to an analog-to-digital converter having a time-interleaving structure including a plurality of analog- And to an apparatus for mitigating input fluctuations caused by an auxiliary analog-to-digital converter being used.
아날로그-디지털 변환기(Analog-to-Digital Converter, ADC)는 연속적인 변화량 형태로 된 아날로그 신호를 이산적으로 부호화된 디지털 신호로 변환시키는 장치로서, 변환 방법이나 변환하고자 하는 디지털 신호의 형식 등에 따라 다양한 종류가 있다. 기본적으로 아날로그-디지털 변환기는 일정한 간격으로 아날로그 신호를 샘플링하고, 샘플링된 아날로그 수치를 사용 시스템에 적합하게 디지털화하는 동작을 수행할 수 있도록 이루어진다.An analog-to-digital converter (ADC) is a device that converts a continuously changing analog signal into a discrete, encoded digital signal. It can be varied according to the conversion method and the format of the digital signal to be converted There is a kind. Basically, the analog-to-digital converter is configured to sample the analog signal at regular intervals and to perform the operation of digitizing the sampled analog value to the system being used.
실제 다양한 시스템에 사용되는 아날로그-디지털 변환기에 있어서, 변환속도를 높이고자 하는 필요성은 언제나 높다. 단일 개의 아날로그-디지털 변환기에 있어서, 샘플링 속도를 높이기 위해서는 기기 자체의 성능을 높이는 수밖에 없으나, 이는 경제성 등의 측면에서 불리할뿐더러 성능 향상에도 한계가 있다. 이에 복수 개의 아날로그-디지털 변환기들을 적절히 구조화하여 사용함으로써, 다소 낮은 성능을 가진 변환기들로도 높은 변환속도를 낼 수 있도록 하는 구조가 개발되어 널리 사용되어 왔다. 이러한 대표적인 구조가 바로 시간-인터리빙(time interleaving) 구조이다.In an actual analog-to-digital converter used in various systems, there is always a need to increase conversion speed. In a single analog-to-digital converter, in order to increase the sampling rate, the performance of the device itself is inevitably increased. However, this is disadvantageous in terms of economical efficiency and also has limitations in performance improvement. Accordingly, a structure that can achieve a high conversion speed even with a converter having a somewhat low performance has been developed and widely used by appropriately structuring and using a plurality of analog-to-digital converters. This representative structure is a time-interleaving structure.
도 1은 시간-인터리빙 구조의 아날로그-디지털 변환장치를 도시하고 있다. 도 1(A)에 도시된 바와 같이 시간-인터리빙 구조의 아날로그-디지털 변환장치는, 기본적으로 복수 개의 서브 아날로그-디지털 변환기('sub-ADC'로 표시됨)들이 병렬로 연결된 형태로 이루어진다. 각각의 서브 아날로그-디지털 변환기는 비교적 낮은 변환속도를 가지고 있으나, 각각의 서브 아날로그-디지털 변환기의 출력이 서로 인터리빙되도록 함으로써(즉 각각의 출력이 시간차를 두고 나타남으로써 결과적으로 각 출력신호들 사이에 다른 출력신호들이 서로 끼워지는 형태로 배치되게 함으로써), 전체적으로는 결국 높은 변환속도를 가지는 아날로그-디지털 변환장치로서 동작될 수 있게 된다. 참고적으로, 한국공개특허 제2012-0066307호("시간-인터리빙 방식의 펄스신호 복원장치", 2012.06.22) 등 다양한 문헌에 시간-인터리빙 방식 자체 및 그 원리 등에 대한 설명이 널리 공지되어 있다.Figure 1 shows an analog-to-digital conversion device of a time-interleaving structure. As shown in FIG. 1 (A), an analog-to-digital converter of a time-interleaving structure basically consists of a plurality of sub-analog-to-digital converters (represented by 'sub-ADC') connected in parallel. Each sub-analog-to-digital converter has a relatively low conversion speed, but by allowing the outputs of the respective sub-analog-to-digital converters to interleave with each other (i.e., each output appearing at a time difference, Output signals to be interleaved with each other), and as a whole can be operated as an analog-to-digital conversion device having a high conversion speed as a whole. For reference, a description of the time-interleaving method itself and its principle and the like are well known in various publications such as Korean Patent Laid-Open Publication No. 2012-0066307 ("Time-interleaved pulse signal restoration device ", June 22, 2012).
그런데, 이와 같은 시간-인터리빙 구조의 아날로그-디지털 변환장치에 있어서, 각각의 서브 아날로그-디지털 변환기 출력 간에 옵셋이 서로 맞지 않거나(offset mismatch), 샘플링이 서로 맞지 않거나(sampling mismatch), 게인이 서로 맞지 않거나(gain mismatch) 하는 등의 문제들이 있어 왔다. 이를 해결하기 위하여, 시간-인터리빙 구조의 아날로그-디지털 변환장치에는 일반적으로, 도 1(B)에 도시된 바와 같이 보조 아날로그-디지털 변환기('AUX-ADC'로 표시됨) 및 교정엔진('Calibration Engine'으로 표시됨)이 더 구비되도록 하는 해결책이 사용되어 왔다. 즉 상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 삼아, 나머지 서브 아날로그-디지털 변환기들의 출력신호들을 보정한다.In such a time-interleaved analog-to-digital conversion apparatus, if the offsets mismatch, the sampling mismatch, or the gains do not match each other, There have been problems such as gain mismatch. To solve this problem, a time-interleaved analog-to-digital conversion device generally includes an auxiliary analog-to-digital converter (shown as 'AUX-ADC') and a calibration engine &Quot;) is further provided. That is, the calibration engine corrects the output signals of the remaining sub-analog-to-digital converters based on the output signal of the auxiliary analog-to-digital converter.
이상적으로는 상기 아날로그-디지털 변환장치가 최초 동작을 시작하기 전에 한 번 이러한 보정을 수행하면 충분할 것이며, 이러한 취지로 동작 전 한 번만 보정을 수행하는 방식을 포어그라운드(foreground) 방식이라고 한다. 그러나 실제로는 출력, 전압, 온도 등의 변화 등과 같은 다양한 변동 요인으로 인하여, 동작 중에도 계속 보정이 이루어져야 할 필요가 있으며, 이처럼 상기 아날로그-디지털 변환장치가 동작하는 중에 계속 보정하는 방식을 백그라운드(background) 방식이라고 한다.Ideally, it would suffice to perform this correction once before the analog-to-digital conversion device starts its initial operation. For this reason, the method of performing correction only once before operation is referred to as a foreground method. However, in reality, it is necessary to continuously perform correction even during operation due to various variation factors such as changes in output, voltage, temperature, etc. In this way, a method of continuously correcting during the operation of the analog- Method.
그런데 이러한 백그라운드 방식의 보정이 이루어지는 과정에서, 상기 보조 아날로그-디지털 변환기의 동작 자체가 에러 요인이 되어 입력요동(input fluctuation)이 발생하고, 이에 따라 결과적으로 아날로그-디지털 변환장치의 성능이 저하되는 문제가 있었다.However, in the background correction process, the operation itself of the auxiliary analog-to-digital converter becomes an error factor, and input fluctuation occurs. As a result, the performance of the analog-to- .
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시킬 수 있도록 하는, 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an analog-to-digital converter having a time-interleaving structure including a plurality of analog-to-digital converters, To-digital converter using a low-pass filter that can alleviate the input fluctuation caused by the auxiliary analog-to-digital converter used for the auxiliary analog-to-digital converter.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치는, 아날로그 형태로 된 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하며, 서로 병렬로 연결되는 복수 개의 서브 아날로그-디지털 변환기들; 상기 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하며, 상기 서브 아날로그-디지털 변환기들과 병렬로 연결되는 보조 아날로그-디지털 변환기; 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 상기 서브 아날로그-디지털 변환기들의 출력신호 간 어긋남을 보정하는 교정엔진; 을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 구비되되, 상기 보조 아날로그-디지털 변환기와 복수 개의 상기 서브 아날로그-디지털 변환기 중 어느 하나가 동일한 타이밍에 샘플링을 하게 되는 경우, 회로의 하드웨어적 구현에 있어 연결 배선으로 인한 인덕턴스로 인하여, 상기 보조 아날로그-디지털 변환기가 샘플링을 시작하면서 입력에 의도치 않은 요동 및 링잉을 유발하는 것을 방지하도록, 상기 보조 아날로그-디지털 변환기에만 구비되는 입력요동 완화장치로서, 상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항; 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터; 를 포함하여 이루어지는 저역필터를 포함하여 이루어질 수 있다.According to an aspect of the present invention, there is provided an input vibration damping apparatus for an auxiliary analog-to-digital converter using a low-pass filter, comprising: an analog-type input signal sampled to output a digital- A plurality of sub-analog-to-digital converters connected to the plurality of sub- An auxiliary analog-to-digital converter connected in parallel with the sub-analog-to-digital converters for sampling and receiving the input signal to output an output signal in digital form; A calibration engine for correcting a deviation between output signals of the sub analog-to-digital converters based on an output signal of the auxiliary analog-to-digital converter; Digital converter having a time-interleaving structure, wherein when any one of the sub-analog-to-digital converter and the plurality of sub-analog-to-digital converters performs sampling at the same timing, In order to prevent the auxiliary analog-to-digital converter from causing unintentional oscillation and ringing at the start of the sampling due to the inductance due to the connection wiring in the actual implementation, An apparatus comprising: a resistance provided between an input to which the input signal is transmitted and an auxiliary analog-to-digital converter; A capacitor having one end connected between the resistor and the auxiliary analog-to-digital converter and the other end grounded; And a low-pass filter including the low-pass filter.
이 때 상기 저역필터는, 적어도 하나 이상이 구비될 수 있다.At this time, at least one of the low-pass filters may be provided.
또한 이 때 상기 저역필터는, 복수 개가 구비되는 경우 서로 직렬로 연결되는 형태로 구비될 수 있다.In this case, if the plurality of low-pass filters are provided, they may be connected in series.
본 발명에 의하면, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 있어서, 이러한 변환장치의 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시켜 주는 큰 효과가 있다. 보다 구체적으로 설명하자면, 아날로그 형태로 된 입력(input)을 디지털 형태로 변환하는 아날로그-디지털 변환장치에 있어서, 교정을 위해 동작하는 보조 아날로그-디지털 변환기와 변환을 위해 동작하는 서브 아날로그-디지털 변환기 중 어느 하나의 샘플링 타이밍이 겹치는 경우 입력(input)에 의도치 않은 요동(fluctuation) 및 링잉(ringing)이 유발되며, 이 입력요동이 결국 상기 서브 아날로그-디지털 변환기에서 에러로 작용하는 문제가 있었다. 그러나 본 발명에 의하면 상기 보조 아날로그-디지털 변환기의 입력단에 저역필터를 더 구비하여 줌으로써, 샘플링을 위해 입력과 연결될 때 급격히 변동하는 전류 크기를 완화시킬 수 있으며, 결과적으로 상술한 바와 같은 입력요동을 크게 완화하는 큰 효과가 있는 것이다. 나아가 이처럼 보조 아날로그-디지털 변환기에서 발생되는 입력요동에 의하여 발생되는 에러를 완화시킴으로써, 궁극적으로는 상기 아날로그-디지털 변환장치 자체의 성능을 크게 개선하는 효과가 있다.According to the present invention, in an analog-to-digital conversion apparatus having a time-interleaving structure including a plurality of analog-to-digital converters, the input fluctuation caused by the auxiliary analog- There is a big effect that relaxes. More specifically, in an analog-to-digital converter for converting an analog input into a digital form, an auxiliary analog-to-digital converter for calibration and a sub-analog-to-digital converter If any one of the sampling timings is overlapped, unintended fluctuation and ringing are caused in the input, and this input fluctuation eventually causes an error in the sub analog-to-digital converter. However, according to the present invention, by providing a low-pass filter at the input terminal of the auxiliary analog-to-digital converter, it is possible to alleviate the rapidly varying current magnitude when connected to the input for sampling. As a result, There is a great effect to mitigate. In addition, since the errors caused by the input fluctuation generated in the auxiliary analog-to-digital converter are alleviated, ultimately, the performance of the analog-digital conversion device itself is greatly improved.
도 1은 시간-인터리빙 구조의 아날로그-디지털 변환장치의 개략적인 구성도.
도 2는 종래의 보조 아날로그-디지털 변환기로 인한 입력요동 발생을 나타내는 시간 다이어그램.
도 3은 본 발명에 따른 입력요동 완화를 나타내는 시간 다이어그램.1 is a schematic configuration diagram of an analog-to-digital conversion apparatus of a time-interleaving structure;
Fig. 2 is a time diagram showing the occurrence of input fluctuations due to a conventional auxiliary analog-to-digital converter; Fig.
3 is a time diagram illustrating an input vibration mitigation in accordance with the present invention.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, an input vibration damping device for an auxiliary analog-digital converter using the low-pass filter according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치는, 복수 개의 아날로그-디지털 변환기들을 포함하여 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에서 교정을 위해 사용되는 보조 아날로그-디지털 변환기로 인하여 발생되는 입력요동을 완화시키는 장치이다. 즉 본 발명의 입력요동 완화장치는 기본적으로 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 구비되는 것이라는 점이 전제된다. 이러한 관점에서, 먼저 시간-인터리빙 구조로 된 아날로그-디지털 변환장치의 구체적인 구성을 먼저 설명한다. 상기 아날로그-디지털 변환장치는, 도 1, 2 등에 도시된 바와 같이, 기본적으로 복수 개의 서브 아날로그-디지털 변환기들, 보조 아날로그-디지털 변환기, 교정엔진을 포함하여 이루어진다.An input fluctuation easing apparatus for an auxiliary analog-to-digital converter using a low-pass filter according to the present invention includes an auxiliary analog-digital converter used for calibration in an analog-digital converter having a time-interleaving structure including a plurality of analog- It is a device that relaxes the input fluctuation caused by the converter. That is, it is presupposed that the input shaking relieving device of the present invention is basically provided in an analog-to-digital conversion device having a time-interleaving structure. From this point of view, a specific configuration of the analog-to-digital conversion apparatus with a time-interleaving structure will be described first. The analog-to-digital conversion apparatus basically includes a plurality of sub-analog-to-digital converters, an auxiliary analog-to-digital converter, and a calibration engine, as shown in FIGS.
상기 서브 아날로그-디지털 변환기는, 실질적인 아날로그-디지털 변환을 수행하는 부품으로서, 즉 아날로그 형태로 된 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하는 동작을 수행한다. 이 때 복수 개의 서브 아날로그-디지털 변환기는 서로 병렬로 연결되어 각각의 출력신호가 시간에 따라 인터리빙되도록 이루어진다. 이에 따라 상기 서브 아날로그-디지털 변환기 하나하나의 변환속도는 상대적으로 낮다 하더라도, 이들이 연결되어 이루어지는 상기 아날로그-디지털 변환장치 자체의 변환속도를 훨씬 높일 수 있다.The sub analog-to-digital converter performs a substantial analog-to-digital conversion, that is, performs an operation of receiving an input signal in an analog form and outputting an output signal in a digital form. In this case, the plurality of sub-analog-to-digital converters are connected in parallel to each other so that the respective output signals are interleaved with time. Accordingly, even though the conversion speed of each sub-analog-digital converter is relatively low, the conversion speed of the analog-digital conversion device itself connected thereto can be significantly increased.
상기 보조 아날로그-디지털 변환기는, 상기 서브 아날로그-디지털 변환기들과 병렬로 연결되어, 상기 서브 아날로그-디지털 변환기들의 교정을 위한 기준으로서 작용한다. 상기 보조 아날로그-디지털 변환기도 물론 상기 서브 아날로그-디지털 변환기들과 동일한 상기 입력신호를 받아 샘플링하여 디지털 형태로 된 출력신호를 출력하는 동작은 동일하게 수행하되, 디지털 변환 동작 자체가 목적이 아니라 이렇게 해서 나온 출력신호를 기준신호로 삼기 위한 것인바, 다른 상기 서브 아날로그-디지털 변환기들과는 역할이 다르다.The auxiliary analog-to-digital converter is connected in parallel with the sub-analog-to-digital converters and serves as a reference for the calibration of the sub-analog-to-digital converters. The same operation as that of the auxiliary analog-to-digital converter, as well as sampling and receiving the same input signal as the sub-analog-to-digital converters and outputting an output signal in digital form is performed in the same manner. Output signal as a reference signal, and has a different role from other sub-analog-to-digital converters.
상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준으로 상기 서브 아날로그-디지털 변환기들의 출력신호 간 어긋남을 보정한다. 앞서도 설명한 바와 같이, 상기 서브 아날로그-디지털 변환기들의 출력신호들이 이상적으로는 시간적으로 완벽하게 인터리빙되어야 하겠으나, 실제로는 다양한 원인으로 인하여 출력신호들 간에 옵셋, 샘플링 타이밍, 게인 등에 있어 어긋남(mismatch)이 발생한다. 이러한 문제를 해소하기 위하여 상기 교정엔진은, 상기 보조 아날로그-디지털 변환기의 출력신호를 기준신호로 잡아, 나머지 출력신호들을 교정하여 이러한 어긋남을 보정하는 동작을 하는 것이다.The calibration engine corrects a deviation between output signals of the sub analog-to-digital converters based on an output signal of the auxiliary analog-digital converter. As described above, the output signals of the sub-analog-to-digital converters should ideally be perfectly interleaved in terms of time. In practice, however, mismatches occur in the offset, sampling timing, gain, etc. between output signals due to various causes do. In order to solve this problem, the calibration engine performs an operation of capturing an output signal of the auxiliary analog-to-digital converter as a reference signal, correcting the remaining output signals, and correcting such deviation.
이와 같이 이루어지는 시간-인터리빙 구조로 된 아날로그-디지털 변환장치에 있어서, 상기 보조 아날로그-디지털 변환기와 복수 개의 상기 서브 아날로그-디지털 변환기 중 어느 하나가 동일한 타이밍에 샘플링을 하게 되는 경우가 발생한다. 이상적인 경우라면 상관이 없겠으나, 실제로는 회로의 하드웨어적 구현에 있어 연결 배선(bond wire)으로 인한 인덕턴스가 존재하며, 따라서 상기 보조 아날로그-디지털 변환기가 샘플링을 시작하면서 입력에 의도치 않은 요동(fluctuation) 및 링잉(rinling)을 유발하는 문제가 있었다.In such a time-interleaved analog-to-digital converter, there is a case where one of the auxiliary analog-to-digital converter and the plurality of sub-analog-to-digital converters is sampled at the same timing. In practice, there is an inductance due to a bond wire in the hardware implementation of the circuit, so that the auxiliary analog-to-digital converter starts sampling unexpectedly at the input ) And ringing (rinling).
도 2는 바로 이러한 종래의 보조 아날로그-디지털 변환기로 인한 입력요동 발생을 나타내는 시간 다이어그램을 도시한 것이다. 도 2의 예시에서, 상기 보조 아날로그-디지털 변환기는 제1서브 아날로그-디지털 변환기와 동일한 타이밍으로 샘플링하도록 이루어져 있다. 이 때, 도 2의 최하단에 확대 도시된 그래프에 명시적으로 나타나는 바와 같이, 신호 시작 지점에서 매우 심한 입력요동이 발생되는 것을 알 수 있다.Figure 2 shows a time diagram illustrating the generation of input jitter due to this conventional auxiliary analog-to-digital converter. In the example of FIG. 2, the auxiliary analog-to-digital converter is configured to sample at the same timing as the first sub-analog-to-digital converter. At this time, it can be seen that very severe input fluctuation occurs at the signal start point, as is clearly shown in the enlarged graph at the lowermost end of FIG.
상술한 바와 같이 상기 보조 아날로그-디지털 변환기의 동작으로 인해 발생되는 이러한 에러의 근본적인 원인은 하드웨어 구성 중 연결 배선(bond wire)으로 인하여 형성되는 인덕턴스이다. 본 발명에서는 이러한 에러 원인을 완화하기 위하여, 도 3의 상측에 도시된 바와 같이 상기 보조 아날로그-디지털 변환기의 전단에 저역필터(low pass filter)를 구비시킨다. 보다 구체적으로는, 상기 저역필터는, 상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항과, 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터를 포함하여 이루어진다.As described above, the root cause of such errors caused by the operation of the auxiliary analog-to-digital converter is the inductance formed due to the bond wire in the hardware configuration. In the present invention, in order to alleviate the cause of the error, a low-pass filter is provided at the front end of the auxiliary analog-to-digital converter as shown on the upper side of FIG. More specifically, the low-pass filter includes: a resistor provided between the input terminal to which the input signal is transmitted and the auxiliary analog-to-digital converter; and a resistor having one end connected between the resistor and the auxiliary analog- And a capacitor.
도 3은 본 발명에 따른 입력요동 완화를 나타내는 시간 다이어그램을 도시하고 있다. 도 3의 최하단에 확대 도시된 그래프에서, 'Vin with input fluctuation'이라고 표시된 그래프는 도 2의 최하단 그래프로 동일한 그래프로서, 즉 입력요동이 완화되지 않은 종래 상태의 그래프이다. 한편 도 3 상단의 회로도에 도시되어 있는 바와 같이 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터를 구비하는 경우, 도 3의 최하단에 확대 도시된 그래프에서 'Vin with LPF'라고 표시된 그래프와 같은 결과가 나타난다. 즉 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터를 구비하면, 입력요동을 매우 효과적으로 완화시킬 수 있음을 도 3 그래프로부터 직관적으로 확인할 수 있다.FIG. 3 shows a time diagram illustrating the input fluctuation mitigation according to the present invention. 3, the graph labeled 'Vin with input fluctuation' is the same graph with the lowest graph of FIG. 2, that is, the graph of the conventional state in which the input fluctuation is not relaxed. On the other hand, when the low-pass filter is provided at the front end of the auxiliary analog-to-digital converter as shown in the circuit diagram of the upper part of FIG. 3, the result as shown in the graph 'Vin with LPF' . That is, it is intuitively confirmed from the graph of FIG. 3 that the input fluctuation can be mitigated effectively by providing the low-pass filter at the front end of the auxiliary analog-to-digital converter.
본 발명에서와 같이 상기 보조 아날로그-디지털 변환기의 전단에 상기 저역필터가 구비되면, 상기 보조 아날로그-디지털 변환기가 샘플링을 위해 입력단과 연결될 때 급격히 변동하는 전류의 크기를 훨씬 완화시켜 줄 수 있다. 이와 함께 연결 배선으로 인하여 형성되는 인덕턴스와 함께 입력요동의 원인이 훨씬 억제되며, 따라서 도 3의 결과 그래프로 확인되는 바와 같이, 상기 보조 아날로그-디지털 변환기가 동작할 때마다 발생되는 에러의 크기를 훨씬 저감할 수 있는 것이다. 물론 이에 따라 궁극적으로는, 상기 아날로그-디지털 변환장치의 성능을 훨씬 개선시킬 수 있게 된다.If the low-pass filter is provided at the front end of the auxiliary analog-to-digital converter as in the present invention, the magnitude of the rapidly varying current when the auxiliary analog-to-digital converter is connected to the input for sampling is much reduced. Along with the inductance formed by the connection wiring, the cause of the input fluctuation is further suppressed. Therefore, as can be seen from the result graph of FIG. 3, the error generated every time the auxiliary analog-to- It can be reduced. This, of course, can ultimately improve the performance of the analog-to-digital converter.
도 3에서는 상기 보조 아날로그-디지털 변환기의 전단에 2개의 저역필터가 직렬 연결된 형태로 구비되는 예시가 도시되었으나, 물론 이로써 본 발명이 한정되는 것은 아니다. 즉 상기 저역필터는 적어도 하나 이상이 구비될 수 있는 것으로, 즉 단일 개가 구비될 수도 있고, 완화 성능을 향상시키기 위해 도 3의 예시에서와 같이 복수 개가 구비될 수도 있다. 또한 역시 도 3의 예시에서와 같이, 상기 저역필터가 복수 개 구비되는 경우, 이들은 서로 직렬로 연결되는 형태로 구비되도록 할 수 있다.In FIG. 3, two low-pass filters are connected in series at the front end of the auxiliary analog-digital converter. However, the present invention is not limited thereto. That is, at least one of the low-pass filters may be provided, that is, a single low-pass filter may be provided, or a plurality of low-pass filters may be provided as shown in FIG. 3 for improving mitigation performance. Also, as in the example of FIG. 3, when a plurality of the low-pass filters are provided, they may be connected to each other in series.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It goes without saying that various modifications can be made.
Claims (3)
상기 보조 아날로그-디지털 변환기와 복수 개의 상기 서브 아날로그-디지털 변환기 중 어느 하나가 동일한 타이밍에 샘플링을 하게 되는 경우, 회로의 하드웨어적 구현에 있어 연결 배선으로 인한 인덕턴스로 인하여, 상기 보조 아날로그-디지털 변환기가 샘플링을 시작하면서 입력에 의도치 않은 요동 및 링잉을 유발하는 것을 방지하도록, 상기 보조 아날로그-디지털 변환기에만 구비되는 입력요동 완화장치로서,
상기 입력신호가 전달되는 입력단 및 상기 보조 아날로그-디지털 변환기 사이에 구비되는 저항; 일단이 상기 저항 및 상기 보조 아날로그-디지털 변환기 사이에 연결되며 타단이 접지되는 캐패시터; 를 포함하여 이루어지는 저역필터를 포함하여 이루어지는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.
A plurality of sub-analog-to-digital converters connected in parallel to each other and each of the output signals being interleaved according to time; a plurality of sub-analog-to-digital converters for sampling and receiving an analog input signal to output an output signal in a digital form; An auxiliary analog-to-digital converter connected in parallel with the sub-analog-to-digital converters for sampling and receiving the input signal to output an output signal in digital form; A calibration engine for correcting a deviation between output signals of the sub analog-to-digital converters based on an output signal of the auxiliary analog-to-digital converter; And an analog-to-digital converter having a time-interleaving structure,
If the auxiliary analog-to-digital converter and the plurality of sub-analog-to-digital converters are sampled at the same timing, due to the inductance due to the connection wiring in the hardware implementation of the circuit, the auxiliary analog- The input shaking relieving device provided only in the auxiliary analog-digital converter so as to prevent unintentional shaking and ringing from occurring at the start of sampling,
A resistor provided between an input terminal through which the input signal is transmitted and the auxiliary analog-to-digital converter; A capacitor having one end connected between the resistor and the auxiliary analog-to-digital converter and the other end grounded; And a low-pass filter including the low-pass filter. The input shaking damping device of the auxiliary analog-digital converter using the low-pass filter.
적어도 하나 이상이 구비되는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.
The apparatus of claim 1, wherein the low-
Wherein at least one of the input signals is provided to the auxiliary analog-to-digital converter using the low-pass filter.
복수 개가 구비되는 경우 서로 직렬로 연결되는 형태로 구비되는 것을 특징으로 하는 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치.The apparatus of claim 2, wherein the low-
Wherein the plurality of input vibration dampers are connected in series to each other when the plurality of vibration dampers are provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160165946A KR101894902B1 (en) | 2016-12-07 | 2016-12-07 | Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160165946A KR101894902B1 (en) | 2016-12-07 | 2016-12-07 | Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180065307A KR20180065307A (en) | 2018-06-18 |
| KR101894902B1 true KR101894902B1 (en) | 2018-09-04 |
Family
ID=62765604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160165946A KR101894902B1 (en) | 2016-12-07 | 2016-12-07 | Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101894902B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11606101B2 (en) | 2020-12-15 | 2023-03-14 | Samsung Electronics Co., Ltd. | Analog-to-digital converter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102159577B1 (en) * | 2018-06-07 | 2020-09-24 | 휴먼코스메틱 주식회사 | A composition for improving skin wrinkle comprising Vaccinium ashei leaves extract |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001099875A (en) * | 1999-09-30 | 2001-04-13 | Matsushita Electric Works Ltd | Analog input detection circuit and voltage detection level judging method |
| JP2005252326A (en) | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | Pipeline type a/d converter |
| JP2008131298A (en) * | 2006-11-20 | 2008-06-05 | Fyuutorekku:Kk | Analog/digital conversion device, and analog/digital conversion correction method |
| JP2016192612A (en) | 2015-03-31 | 2016-11-10 | ルネサスエレクトロニクス株式会社 | Semiconductor device and calibration method of analog-digital conversion circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844979A (en) | 1995-02-16 | 1998-12-01 | Global Technologies, Inc. | Intelligent switching system for voice and data |
| DE602006004155D1 (en) * | 2006-02-17 | 2009-01-22 | Sicon Semiconductor Ab | Time-interleaved analog-to-digital converter |
| KR101433028B1 (en) * | 2012-05-03 | 2014-08-21 | 서강대학교산학협력단 | Correction circuit of reducing the distortion of signal caused by a cable |
-
2016
- 2016-12-07 KR KR1020160165946A patent/KR101894902B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001099875A (en) * | 1999-09-30 | 2001-04-13 | Matsushita Electric Works Ltd | Analog input detection circuit and voltage detection level judging method |
| JP2005252326A (en) | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | Pipeline type a/d converter |
| JP2008131298A (en) * | 2006-11-20 | 2008-06-05 | Fyuutorekku:Kk | Analog/digital conversion device, and analog/digital conversion correction method |
| JP2016192612A (en) | 2015-03-31 | 2016-11-10 | ルネサスエレクトロニクス株式会社 | Semiconductor device and calibration method of analog-digital conversion circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11606101B2 (en) | 2020-12-15 | 2023-03-14 | Samsung Electronics Co., Ltd. | Analog-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180065307A (en) | 2018-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719452B2 (en) | Pipelined converter systems with enhanced linearity | |
| JP6612898B2 (en) | Analog-to-digital converter system | |
| US7221299B2 (en) | Method and apparatus for an ADC circuit with wider input signal swing | |
| US8643529B2 (en) | SAR assisted pipelined ADC and method for operating the same | |
| US7602324B1 (en) | A/D converter and method for converting analog signals into digital signals | |
| KR101894902B1 (en) | Input fluctuation alleviation device for auxiliary analog-to-digital converter using low pass filter | |
| US20120050081A1 (en) | Power and area efficient interleaved adc | |
| US8542143B1 (en) | Pipelined ADC stage filters | |
| US8830106B2 (en) | Asynchronous analog-to-digital converter having adapative reference control | |
| CN109861690B (en) | Output feedback clock duty ratio adjusting device, method and system | |
| US8754797B2 (en) | Asynchronous analog-to-digital converter having rate control | |
| JP5286420B2 (en) | Analog-digital converter and semiconductor integrated circuit device using the same | |
| KR101660416B1 (en) | Sar-adc apparatus using cds and sampling method thereof | |
| JPWO2011099367A1 (en) | A / D converter and A / D conversion correction method | |
| US20040227650A1 (en) | Method of correction of the error introduced by a multibit DAC incorporated in an ADC | |
| JP3782911B2 (en) | AD converter circuit | |
| JP5535166B2 (en) | Analog-to-digital converter and signal processing system | |
| EP2590330B1 (en) | Analog-to-digital converter | |
| Zhang et al. | A 14-bit 200-MS/s time-interleaved ADC with sample-time error calibration | |
| US8502713B1 (en) | Pipelined analog to digital converter and method for correcting a voltage offset influence thereof | |
| El-Sankary et al. | A digital blind background capacitor mismatch calibration technique for pipelined ADC | |
| Ghanem et al. | A background extraction technique for bandwidth mismatch error in a two-channel time-interleaved ADC | |
| Wang et al. | Blind calibration of nonlinearity mismatch errors in two-channel time-interleaved ADCs | |
| US11569833B2 (en) | Analog to digital converter device and method for controlling calibration circuit | |
| CN113271100B (en) | Analog-to-digital converter device and clock skew correction method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |