JP3683434B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3683434B2
JP3683434B2 JP10993099A JP10993099A JP3683434B2 JP 3683434 B2 JP3683434 B2 JP 3683434B2 JP 10993099 A JP10993099 A JP 10993099A JP 10993099 A JP10993099 A JP 10993099A JP 3683434 B2 JP3683434 B2 JP 3683434B2
Authority
JP
Japan
Prior art keywords
base film
device hole
semiconductor device
resist material
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10993099A
Other languages
Japanese (ja)
Other versions
JP2000306958A (en
Inventor
正司 竹中
史郎 要田
順一郎 日吉
浩 高橋
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10993099A priority Critical patent/JP3683434B2/en
Priority to US09/532,774 priority patent/US6268645B1/en
Priority to TW089105577A priority patent/TW448520B/en
Publication of JP2000306958A publication Critical patent/JP2000306958A/en
Application granted granted Critical
Publication of JP3683434B2 publication Critical patent/JP3683434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＴＡＢ(Tape Automated Bonding)テープに半導体チップを配設した構造を有する半導体装置に関する。
近年の電子機器は高機能化・高性能化が進み、これに伴い半導体素子も小型化が要求され、これに対応しうるＢＧＡ(Ball Grid Array) タイプの半導体装置が広く用いられるようになってきている。また、ＢＧＡタイプの半導体装置のなかでも、ＴＡＢテープに半導体チップを配設した構造を有するＴ−ＢＧＡタイプの半導体装置は、バンプピッチをファイン化できることにより注目されている。
【０００２】
また一方において、半導体装置には高い信頼性が要求されており、使用環境の温度変化等に拘わらず安定した動作を実現できる半導体装置が望まれている。
【０００３】
【従来の技術】
図１乃至図３は、ＴＡＢ技術を用いた従来の半導体装置１を示している。図１は半導体装置１のデバイスホール７の近傍を拡大して示す平面図であり、図２は半導体装置１のデバイスホール７の近傍を拡大して示す断面図（図１におけるＡ１−Ａ１線に沿う断面図）であり、図３は半導体装置１のＴＡＢテープ３の切断前の状態を示す平面図である。尚、説明の便宜上、図１及び図３におていは、封止樹脂４の図示は省略している。
【０００４】
半導体装置１は、大略すると半導体素子２，ＴＡＢテープ３，封止樹脂４等により構成されている。半導体素子２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極５が形成されている。
ＴＡＢテープ３は、ベースフィルム６，配線パターン８，フォトソルダーレジスト１１，及び樹脂止めパターン１２等により構成されている。
【０００５】
ベースフィルム６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２が搭載される中央位置に矩形状の開口部７（以下、デバイスホールという）が形成されている。
また、ベースフィルム６の上面には所定パターンに形成された配線パターン８が形成されている。この配線パターン８の中央側の端部はデバイスホール７内に延出しインナーリード９を形成している。また、配線パターン８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール１４（図３参照）が配設されている。
【０００６】
前記した半導体素子２は、デバイスホール７内に延出しインナーリード９にバンプ１０により接合されている。これにより、半導体素子２はバンプ１０を介してインナーリード９に電気的に接続され、またデバイスホール７内に固定された構成となる。
また、樹脂止めパターン１２はベースフィルム６上に形成されており、その形成位置はデバイスホール７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン１２は、前記した配線パターン８を形成する際に同時に形成されるものであり、よって配線パターン８と同一材質により形成されている。このように、デバイスホール７の各コーナー部においてベースフィルム６に樹脂止めパターン１２を形成することにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
【０００７】
即ち、デバイスホール７の各コーナー部における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ１で示す）は、コーナー部以外における半導体素子２とベースフィルム６との離間距離（図１に矢印Ｌ２で示す）に比べて大きくなっている（Ｌ１＞Ｌ２）。よって、樹脂止めパターン１２を設けない構成では、封止樹脂４を配設する際、コーナー部において半導体素子２とベースフィルム６との離間部分から流出する樹脂の量は、他の部位における樹脂の流出量に比べて多くなり、図２に示すように余剰樹脂４Ａが形成されてしまう。
【０００８】
しかるに、デバイスホール７の各コーナー部に樹脂止めパターン１２を形成し、コーナー部における樹脂の背面側に流れる領域を他の部分と略同等となるよう狭めることにより、封止樹脂４が過剰にデバイスホール７から背面側に流出することを防止することができる。
更に、ベースフィルム６の上面にはフォトソルダーレジスト１１が配設されている。このフォトソルダーレジスト１１は、従来ではデバイスホール７を囲繞するように矩形枠状形状（図３参照）に形成されていた。また、このフォトソルダーレジスト１１は通常ベースフィルム６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン８の上部を覆うことにより、この配線パターン８を保護する機能を奏している。また、フォトソルダーレジスト１１は、樹脂止めパターン１２の一部も覆う構成とされている。
【０００９】
尚、配線パターン８のインナーリード９及び半田ボール１４が配設される端子接続部の形成位置においては、フォトソルダーレジスト１１は配設されておらず、よってインナーリード９及び端子接続部はフォトソルダーレジスト１１から露出した構成となっている。
前記のように、フォトソルダーレジスト１１は、配線パターン８の保護及び絶縁性の確保を図るためベースフィルム６と異なる樹脂を用いており、よってフォトソルダーレジスト１１の熱線膨張率とベースフィルム６の熱線膨張率は異なっている。
【００１０】
封止樹脂４は、図２に示されるように、デバイスホール７を覆うように形成されており、この封止樹脂４により半導体素子２及びインナーリード部８等は保護される構成となっている。
【００１１】
【発明が解決しようとする課題】
ところで、半導体装置１は半導体素子２をＴＡＢテープ３に接合後に封止樹脂４を配設する時、また半導体装置１を実装基板に実装する時等において加熱される。上記した従来構成の半導体装置１において、この加熱処理により急激な温度変化等の熱ストレスが印加されると、フォトソルダーレジスト１１とベースフィルム６の熱線膨張率差に起因してＴＡＢテープ３内には応力が発生する。
【００１２】
前記のようにベースフィルム６に対しフォトソルダーレジスト１１は硬度が高いため、この応力は主にフォトソルダーレジスト１１側に発生する。また、応力の発生は断面積の変化が急激な箇所に集中する特性がある（応力集中）。よって、前記のように矩形枠状形状を有したフォトソルダーレジスト１１では、特にデバイスホール７のコーナー部と対向する位置（図３に矢印Ｂで示す位置）に応力は集中する。
【００１３】
このため従来構成の半導体装置１では、図１に示すように、加熱処理時においてフォトソルダーレジスト１１のデバイスホール７のコーナー部と対向する位置にクラック１５や割れが発生してしまうという問題点があった。
また、このクラック１５が大きく発生した場合には、このクラック１５により配線パターン８が切断されてしまうおそれもあり、半導体装置１の信頼性が低下してしまうという問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、クラックや割れの発生のない信頼性の高い半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に円弧形状の凹部が形成されていることを特徴とするものである。
【００１７】
また、請求項２記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数のスリットが形成されていることを特徴とするものである。
【００１８】
また、請求項３記載の発明は、
半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数の貫通孔が形成されていることを特徴とするものである。
【００２１】
上記した各手段は、次のように作用する。
請求項１乃至３記載の発明によれば、
レジスト材の矩形状のデバイスホールのコーナー部と対向する位置に、レジスト材内に発生する内部残留応力を緩和する応力緩和部を設けたことにより、レジスト材にベースフィルムとレジスト材の熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止することができる。
【００２２】
即ち、レジスト材とベースフィルムとの間に熱膨張差があると、封止樹脂の形成時或いは半導体装置の実装時等の熱印加時において、この熱膨張差に起因してテープ状基板内には応力が発生する。一般にベースフィルムに対しレジスト材は硬度が高いため、この応力は主にレジスト材側に発生する。また、この応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってレジスト材の中でも、特にデバイスホールのコーナー部と対向する位置に応力は集中する。
【００２３】
よって、このレジスト材内で応力集中が発生しやすい位置、即ちデバイスホールのコーナー部と対向する位置に内部残留応力を緩和する応力緩和部を設けることにより、応力集中によりレジスト材にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００２４】
また、前記応力緩和部は、湾曲形状の面取り部，円弧形状凹部，スリットにより構成することができる。この面取り部，円弧形状凹部，及びスリットはレジスト材の配設時に同時にパターニングできるため、容易に形成することができる。また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を、従来構成（平面視した状態で直角となる形状）に比べて緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００２５】
また、応力緩和部をレジスト材のデバイスホールのコーナー部と対向する位置に形し、少なくともレジスト材を貫通して形成された単数或いは複数の貫通孔により構成したことにより、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、このクラックは貫通孔と連通することにより、それ以上の進行が防止される。よって、クラックの発生により配線パターンが切断されることを防止することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図４及び図５は、本発明の第１実施例である半導体装置２０Ａを示している。図４は半導体装置２０ＡのＴＡＢテープ２３が切断される前の状態を示す平面図であり、図５は半導体装置２０Ａのデバイスホール２７の近傍を拡大して示す平面図である。
【００３０】
尚、本実施例に係る半導体装置２０Ａ、及び後に図６乃至図１６を用いて説明する各半導体装置２０Ｂ〜２０Ｌは、先に図２を用いて説明した従来の半導体装置１と同様に封止樹脂４が配設されるが、説明の便宜上、以下の説明で用いる各図において封止樹脂の図示は省略している。
半導体装置２０Ａは、大略すると半導体素子２２，ＴＡＢテープ２３（テープ状基板），封止樹脂（図示せず）等により構成されている。半導体素子２２はその上面に回路が形成されており、また回路形成領域を囲繞するように複数の電極２５が形成されている。
【００３１】
ＴＡＢテープ２３は、ベースフィルム２６，配線パターン２８，フォトソルダーレジスト３１（レジスト材），及び樹脂止めパターン３２等により構成されている。
ベースフィルム２６は、例えばポリイミド等の樹脂よりなる樹脂基板であり、半導体素子２２が搭載される中央位置に矩形状の開口部２７（以下、デバイスホールという）が形成されている。このベースフィルム２６の熱線膨張率は、例えば１５ｐｐｍである。
【００３２】
また、ベースフィルム２６の上面には所定パターンに形成された配線パターン２８が形成されている。この配線パターン２８は銅（Ｃｕ）により形成されており、その中央側の端部はデバイスホール２７内に延出しインナーリード２９を形成している。また、配線パターン２８の他端部には端子接続部が形成されており、この端子接続部には外部接続端子となる半田ボール３４が配設されている。
【００３３】
前記した半導体素子２２は、デバイスホール２７内に延出しインナーリード２９にバンプ３０により接合されている。これにより、半導体素子２２はバンプ３０を介してインナーリード２９に電気的に接続され、またデバイスホール２７内に固定された構成となる。
また、樹脂止めパターン３２はベースフィルム２６上に形成されており、その形成位置はデバイスホール２７の各コーナー部（四隅位置）に選定されている。この樹脂止めパターン３２は、配線パターン２８を形成する際に同時に形成されるものであり、よって配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。前記したように、この樹脂止めパターン３２をデバイスホール２７の各コーナー部に配設することにより、封止樹脂（図示せず）が過剰にデバイスホール２７から背面側に流出することを防止することができる。
【００３４】
更に、ベースフィルム２６の上面にはフォトソルダーレジスト３１が配設されている。このフォトソルダーレジスト３１は、デバイスホール２７を囲繞するように形成されている。また、フォトソルダーレジスト３１は通常ベースフィルム２６よりも硬質な絶縁性樹脂（例えば、エポキシ系樹脂）により形成されており、配線パターン２８の上部を覆うことにより、この配線パターン２８を保護する機能を奏している。また、フォトソルダーレジスト３１は、樹脂止めパターン３２の一部も覆う構成とされている。
【００３５】
このフォトソルダーレジスト３１は、配線パターン２８の保護及び絶縁性の確保を図るためベースフィルム２６と異なる樹脂を用いており、よってフォトソルダーレジスト３１の熱線膨張率とベースフィルム２６の熱線膨張率は異なっている。具体的には、ベースフィルム２６の熱線膨張率が１５ｐｐｍであるのに対し、フォトソルダーレジスト３１の熱線膨張率は例えば１４０ｐｐｍであり、その値は大きく異なっている。
【００３６】
尚、配線パターン２８のインナーリード２９及び半田ボール３４が配設される端子接続部の形成位置においては、フォトソルダーレジスト３１は配設されておらず、よってインナーリード２９及び端子接続部はフォトソルダーレジスト３１から露出した構成となっている。
また、図示しない封止樹脂は、デバイスホール２７を覆うように形成されており、この封止樹脂により半導体素子２２及びインナーリード部８等は保護される構成となっている。
【００３７】
ここで、フォトソルダーレジスト３１の形成状に注目する。本実施例では、フォトソルダーレジスト３１のデバイスホール１７のコーナー部と対向する位置に湾曲形状を有した面取り部３５を形成したことを特徴としている。尚、ここで言う“対向”とは、ベースフィルム２６上において、平面方向に対し対峙した状態をいう。
【００３８】
この面取り部３５は、半径Ｒの円弧形状とされている。また、フォトソルダーレジスト３１は、例えばスクリーン印刷法等の印刷技術を用いて形成されるため、印刷時に面取り部３５に形状に対応したマスクを用いることにより、容易に面取り部３５を形成することができる。
ところで、前記のようにフォトソルダーレジスト３１とベースフィルム２６との間に熱膨張差があると、熱印加時においてＴＡＢテープ２３の内部に応力が発生する。また、ポリイミドよりなるベースフィルム２６に対してエポキシ系樹脂よりなるフォトソルダーレジスト３１の方が硬度が高いため、この応力は主にフォトソルダーレジスト３１側に発生し、また断面積の変化が急激なデバイスホール２７のコーナー部と対向する位置に集中する特性（応力集中）があることも前述した通りである。
【００３９】
本実施例では、この応力が集中しやすいフォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置に面取り部３５を形成している。このように面取り部３５を形成することにより、図１に示される従来のような直角な形状に比べ、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置における断面積の変化を緩やかにすることができ、よって応力集中の発生を有効に防止することが可能となる。即ち、面取り部３５は、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する。
【００４０】
このように、フォトソルダーレジスト３１内に発生する内部残留応力を緩和する応力緩和部として機能する面取り部３５を、応力集中が発生し易い箇所に配設することにより、ベースフィルム２６とフォトソルダーレジスト３１との熱膨張差に起因して発生する応力が上記のコーナー部に集中することを防止でき、よって応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止することができる。これにより、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ａの信頼性を向上させることができる。
【００４１】
また、面取り部３５の半径Ｒを大きくすることにより断面積の変化はより緩やかになり、応力集中を緩和する効果は増大する。一方、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率の差が大きい程、大きな応力集中が発生する。よって、フォトソルダーレジスト３１とベースフィルム２６の熱線膨張率差に基づき面取り部３５の半径Ｒを調整することにより、効果的に応力集中を緩和することができる。
【００４２】
図６は、本発明の第２実施例である半導体装置２０Ｂを示している。尚、図６において図４及び図５を用いて説明した第１実施例に係る半導体装置２０Ａの構成と対応する構成については同一符号を付し、その説明を省略する。また、図７乃至図１６に示す各実施例に係る半導体装置２０Ｃ〜２０Ｌについても同様とする。
【００４３】
本実施例に係る半導体装置２０Ｂは、フォトソルダーレジスト３１のデバイスホール２７のコーナー部と対向する位置（以下、この位置をコーナー部対向位置という）に、応力緩和部として円弧形状凹部３６を形成したことを特徴とするものである。
また、図７は本発明の第３実施例である半導体装置２０Ｃを示しており、フォトソルダーレジスト３１のコーナー部対向位置に１本のスリット３７を形成したことを特徴とするものである。
【００４４】
また、図８は本発明の第４実施例である半導体装置２０Ｄを示しており、フォトソルダーレジスト３１のコーナー部対向位置に複数（本実施例では２本）のスリット３７Ａ，３７Ｂを形成したことを特徴とするものである。
上記のように、フォトソルダーレジスト３１のコーナー部対向位置に応力緩和部として円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂを形成することにより、フォトソルダーレジスト３１のコーナー部対向位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００４５】
よって、前記した第１実施例に係る半導体装置２０Ａと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生することを防止でき、クラックの発生により配線パターン２８が切断されることもなくなり、半導体装置２０Ｂ〜２０Ｄの信頼性を向上させることができる。また、この円弧形状凹部３６及びスリット３７，３７Ａ，３７Ｂは、フォトソルダーレジスト３１の印刷時に同時にパターニングできるため、容易に形成することができる。
【００４６】
図９は、本発明の第５実施例である半導体装置２０Ｅを示している。本実施例に係る半導体装置２０Ｅは、応力緩和部としてフォトソルダーレジスト３１のコーナー部対向位置に円形ホール３８を形成したことを特徴とするものである。本実施例では、この円形ホール３８はフォトソルダーレジスト３１のみを貫通する貫通孔であり、その下部に位置するベースフィルム６及び配線パターン８は貫通しない構成としている。
【００４７】
本実施例の構成によれば、仮に前記した応力集中によりフォトソルダーレジスト３１のコーナー部対向位置にクラック３９が発生したとしても、図９に示されるように、このクラック３９は円形ホール３８と連通することによりそれ以上の進行が防止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことを防止することができる。
【００４８】
また、図１０は、本発明の第６実施例である半導体装置２０Ｆを示している。前記した第５実施例に係る半導体装置２０Ｅでは円形ホール３８を１個のみ形成した構成としたが、本実施例に係る半導体装置２０Ｅは、複数（本実施例では２個）の円形ホール３８Ａ，３８Ｂをフォトソルダーレジスト３１のコーナー部対向位置に形成したことを特徴とするものである。
【００４９】
本実施例の構成によれば、非常に大きな応力集中がフォトソルダーレジスト３１のコーナー部対向位置に発生し、円形ホール３８Ａを超えてクラック３９が進行した場合であっても、クラック３９の進行方向に対し円形ホール３８Ａの後方に位置する円形ホール３８Ｂとクラック３９とが連通することにより、クラック３９のそれ以上の進行は阻止される。よって、クラック３９が長く発生することにより、配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５０】
図１１は本発明の本発明の第７実施例である半導体装置２０Ｇを示しており、また図１２は本発明の本発明の第８実施例である半導体装置２０Ｈを示している。尚、図１１（Ｂ）は図１１（Ａ）のＡ２−Ａ２線に沿う断面を示しており、また図１２（Ｂ）は図１２（Ａ）のＡ３−Ａ３線に沿う断面を示している。
前記した図９及び図１０に示した半導体装置２０Ｅ，２０Ｆでは、円形ホール３８，３８Ａ，３８Ｂがフォトソルダーレジスト３１のみを貫通する貫通孔により構成されていた。これに対し、第７及び第８実施例に係る半導体装置２０Ｇ，２０Ｈでは、フォトソルダーレジスト３１に加え、ベースフィルム２６及び配線パターン２８も貫通する貫通孔４３，４３Ａ，４３Ｂを形成し、クラック３９がこの貫通孔４３，４３Ａ，４３Ｂに連通することによりそれ以上の進行を防止しするよう構成したものである。
【００５１】
このように、貫通孔４３，４３Ａ，４３ＢをＴＡＢテープ２３を上下に貫通する貫通孔４３，４３Ａ，４３Ｂで構成することにより、クラック３９が貫通孔４３，４３Ａ，４３Ｂに達した際、それ以上の進行を確実に防止することができる。よって、図９及び図１０に示した第５及び第６実施例に係る半導体装置２０Ｅ，２０Ｆに比べ、クラック３９の発生により配線パターン２８が切断されてしまうことをより確実に防止することができる。
【００５２】
また、図１３は、本発明の第９実施例である半導体装置２０Ｉを示している。
前記した第１乃至第６実施例に係る半導体装置２０Ａ〜２０Ｆは、フォトソルダーレジスト３１に応力緩和部として機能する面取り部３５、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ、及び円形ホール３８，３８Ａ，３８Ｂを形成した構成とした。
【００５３】
これに対し、本実施例に係る半導体装置２０Ｇでは、樹脂止めパターン４０Ａのコーナー部対向位置に面取り部４１を形成し、この面取り部４１を熱印加時に樹脂止めパターン４０Ａが熱変形するのを抑制する変形抑制部として用いたことを特徴とするものである。この面取り部４１を樹脂止めパターン４０Ａに設けることにより、この樹脂止めパターン４０Ａの変形に起因してフォトソルダーレジスト３１にクラックが発生することを防止することができる。
【００５４】
即ち、熱印加時に樹脂止めパターン４０Ａの熱変量が大きいと、フォトソルダーレジスト３１との熱変形量の相違からＴＡＢテープ２３内に応力が発生する。前記のように樹脂止めパターン４０Ａは、配線パターン２８と同一材質である銅（Ｃｕ）により形成されている。
また、このように金属よりなる樹脂止めパターン４０Ａに対し樹脂よりなるフォトソルダーレジスト３１は強度が弱いため、樹脂止めパターン４０Ａの変形により発生する応力は、主にフォトソルダーレジスト３１に発生する。また、前記のように応力の発生は断面積の変化が急激な箇所に集中する特性があり（応力集中）、よってフォトソルダーレジスト３１の中でもコーナー部対向位置に応力集中が発生する。
【００５５】
従って、本実施例のように樹脂止めパターン４０Ａのフォトソルダーレジスト３１に応力集中が発生しやすい位置の近傍に面取り部４１を形成することにより、樹脂止めパターン４０Ａとフォトソルダーレジスト３１との間に発生する応力を小さくすることができる。これにより、応力集中が発生しやすいコーナー部対向位置においてクラックが発生することを防止することができ、よって配線パターン２８が切断されることもなくなり、半導体装置２０Ｉの信頼性を向上させることができる。
【００５６】
図１４は本発明の第１０実施例である半導体装置２０Ｊを示しており、樹脂止めパターン４０Ｂのコーナー部対向位置に１本のスリット４２を形成したことを特徴とするものである。また、図１５は本発明の第１１実施例である半導体装置２０Ｋを示しており、樹脂止めパターン４０Ｃのコーナー部対向位置に複数（本実施例では２本）のスリット４２Ａ，４２Ｂを形成したことを特徴とするものである。
【００５７】
上記のように、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置に変形抑制部としてスリット４２，４２Ａ，４２Ｂを形成することにより、樹脂止めパターン４０Ｂ，４０Ｃのコーナー部対向位置における変形量を低減することができ、応力集中の発生を有効に防止することができる。
よって、前記した第９実施例に係る半導体装置２０Ｉと同様に、応力集中によりフォトソルダーレジスト３１にクラックが発生及び配線パターン２８の断線を防止でき、半導体装置２０Ｉ〜２０Ｋの信頼性を向上させることができる。また、面取り部４１及びスリット４２，４２Ａ，４２Ｂは、配線パターン２８のパターニング処理（例えば、エッチング処理）時に同時に一括して行なえるため、容易に形成することができる。
【００５８】
図１６は、本発明の１２実施例である半導体装置２０Ｌを示している。同図に示す半導体装置２０Ｌは、フォトソルダーレジスト３１のコーナー部対向位置に第３実施例で設けたと同様のスリット３７Ｃ（図７参照）を形成すると共に、第７実施例で設けたと同様のＴＡＢテープ２３を貫通する貫通孔４３Ｃ（図１１参照）を形成し、更に樹脂止めパターン４０Ｂのコーナー部対向位置に第１０実施例で設けたと同様のスリット４２（図１４参照）を形成したことを特徴とするものである。
【００５９】
本実施例のように、図４乃至図１５を用いて説明した面取り部３５，４１、円弧形状凹部３６、スリット３７，３７Ａ，３７Ｂ，４２，４２Ａ，４２Ｂ、及び円形ホール３８，３８Ａ，３８Ｂは組み合わせて用いることが可能であり、これによりより確実にクラックの発生及び配線パターン２８の断線を防止することができる。
【００６０】
以上、本発明によってなされた発明を実施例に基づき記載したが、本発明は前記した各実施例に限定されるものでなく、その要旨を逸脱しない範囲で様々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
上述の如く本発明によれば、次に述べる各種の効果を実現することができる。
請求項１乃至３の発明によれば、応力集中によりレジスト材にクラックが発生することを防止することができ、これによりクラックの発生により配線パターンが切断されることもなくなり、半導体装置の信頼性を向上させることができる。
【００６２】
また、応力緩和部として面取り部，円弧形状凹部，及びスリットを形成することにより、レジスト材の矩形状のデバイスホールのコーナー部と対向する位置における断面積の変化を緩やかにすることができ、応力集中の発生を有効に防止することができる。
【００６３】
また、仮に応力集中により前記レジスト材のコーナー部にクラックが発生したとしても、貫通孔を設けることにより、このクラックは貫通孔と連通することによりそれ以上の進行が防止されるため、クラックの発生により配線パターンが切断されることを防止することができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図２】従来の一例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す断面図である。
【図３】従来の一例である半導体装置の平面図である。
【図４】本発明の第１実施例である半導体装置の平面図である。
【図５】本発明の第１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図６】本発明の第２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図７】本発明の第３実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図８】本発明の第４実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図９】本発明の第５実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１０】本発明の第６実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１１】本発明の第７実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１２】本発明の第８実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１３】本発明の第９実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１４】本発明の第１０実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１５】本発明の第１１実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【図１６】本発明の第１２実施例である半導体装置に設けられているデバイスホールのコーナー部を拡大して示す平面図である。
【符号の説明】
２０Ａ〜２０Ｌ 半導体装置
２２ 半導体素子
２３ ＴＡＢテープ
２６ ベースフィルム
２７ デバイスホール
２８ 配線パターン
２９ インナーリード
３０ バンプ
３１ フォトソルダーレジスト
３２，４０Ａ，４０Ｂ 樹脂止めパターン
３５，４１ 面取り部
３６ 円弧形状凹部
３７，３７Ａ〜３７Ｃ，４２，４２Ａ，４２Ｂ スリット
３８，３８Ａ，３８Ｂ 円形ホール
３９ クラック
４３，４３Ａ〜４３Ｃ 貫通孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which a semiconductor chip is disposed on a TAB (Tape Automated Bonding) tape.
In recent years, electronic devices have been improved in function and performance, and accordingly, semiconductor elements are also required to be downsized, and BGA (Ball Grid Array) type semiconductor devices that can cope with this have been widely used. ing. Among BGA type semiconductor devices, a T-BGA type semiconductor device having a structure in which a semiconductor chip is disposed on a TAB tape is attracting attention because it can make the bump pitch fine.
[0002]
On the other hand, a semiconductor device is required to have high reliability, and there is a demand for a semiconductor device that can realize a stable operation regardless of a temperature change in a use environment.
[0003]
[Prior art]
1 to 3 show a conventional semiconductor device 1 using TAB technology. 1 is an enlarged plan view showing the vicinity of the device hole 7 of the semiconductor device 1, and FIG. 2 is an enlarged cross-sectional view showing the vicinity of the device hole 7 of the semiconductor device 1 (on line A1-A1 in FIG. 1). FIG. 3 is a plan view showing a state before the TAB tape 3 of the semiconductor device 1 is cut. For convenience of explanation, the sealing resin 4 is not shown in FIGS. 1 and 3.
[0004]
The semiconductor device 1 generally includes a semiconductor element 2, a TAB tape 3, a sealing resin 4, and the like. A circuit is formed on the upper surface of the semiconductor element 2, and a plurality of electrodes 5 are formed so as to surround the circuit formation region.
The TAB tape 3 includes a base film 6, a wiring pattern 8, a photo solder resist 11, a resin stopper pattern 12, and the like.
[0005]
The base film 6 is a resin substrate made of a resin such as polyimide, and has a rectangular opening 7 (hereinafter referred to as a device hole) at a central position where the semiconductor element 2 is mounted.
A wiring pattern 8 formed in a predetermined pattern is formed on the upper surface of the base film 6. An end on the center side of the wiring pattern 8 extends into the device hole 7 to form an inner lead 9. Further, a terminal connection portion is formed at the other end portion of the wiring pattern 8, and a solder ball 14 (see FIG. 3) serving as an external connection terminal is disposed at this terminal connection portion.
[0006]
The semiconductor element 2 described above extends into the device hole 7 and is bonded to the inner lead 9 by the bump 10. As a result, the semiconductor element 2 is electrically connected to the inner lead 9 via the bump 10 and is fixed in the device hole 7.
Further, the resin stopper pattern 12 is formed on the base film 6, and the formation position thereof is selected at each corner portion (four corner positions) of the device hole 7. The resin stopper pattern 12 is formed at the same time as the wiring pattern 8 is formed, and thus is formed of the same material as the wiring pattern 8. Thus, by forming the resin stopper pattern 12 on the base film 6 at each corner portion of the device hole 7, it is possible to prevent the sealing resin 4 from flowing out from the device hole 7 to the back side.
[0007]
That is, the separation distance between the semiconductor element 2 and the base film 6 at each corner portion of the device hole 7 (indicated by an arrow L1 in FIG. 1) is the separation distance between the semiconductor element 2 and the base film 6 other than the corner portion (FIG. 1). (Indicated by an arrow L2) (L1> L2). Therefore, in the configuration in which the resin stopper pattern 12 is not provided, when the sealing resin 4 is disposed, the amount of resin flowing out from the separated portion between the semiconductor element 2 and the base film 6 in the corner portion is the amount of resin in other portions. As a result, the surplus resin 4A is formed as shown in FIG.
[0008]
However, by forming the resin stopper pattern 12 at each corner portion of the device hole 7 and narrowing the region flowing to the back side of the resin at the corner portion so as to be substantially equal to the other portions, the sealing resin 4 becomes excessive in the device. Outflow from the hole 7 to the back side can be prevented.
Further, a photo solder resist 11 is disposed on the upper surface of the base film 6. The photo solder resist 11 is conventionally formed in a rectangular frame shape (see FIG. 3) so as to surround the device hole 7. The photo solder resist 11 is usually formed of an insulating resin (for example, epoxy resin) harder than the base film 6, and functions to protect the wiring pattern 8 by covering the upper part of the wiring pattern 8. I play. Further, the photo solder resist 11 is configured to cover a part of the resin stopper pattern 12.
[0009]
It should be noted that the photo solder resist 11 is not provided at the position where the terminal leads where the inner leads 9 and the solder balls 14 of the wiring pattern 8 are provided, and therefore the inner leads 9 and the terminal connections are provided with the photo solder. The structure is exposed from the resist 11.
As described above, the photo solder resist 11 uses a resin different from that of the base film 6 in order to protect the wiring pattern 8 and ensure insulation. Therefore, the thermal expansion coefficient of the photo solder resist 11 and the heat rays of the base film 6 are used. The expansion rate is different.
[0010]
As shown in FIG. 2, the sealing resin 4 is formed so as to cover the device hole 7, and the semiconductor element 2 and the inner lead portion 8 are protected by the sealing resin 4. .
[0011]
[Problems to be solved by the invention]
By the way, the semiconductor device 1 is heated when the sealing resin 4 is disposed after the semiconductor element 2 is bonded to the TAB tape 3 or when the semiconductor device 1 is mounted on the mounting substrate. In the semiconductor device 1 having the above-described conventional configuration, when a thermal stress such as a rapid temperature change is applied by this heat treatment, the thermal expansion coefficient difference between the photo solder resist 11 and the base film 6 is caused in the TAB tape 3. Stress is generated.
[0012]
Since the photo solder resist 11 has a higher hardness than the base film 6 as described above, this stress is mainly generated on the photo solder resist 11 side. In addition, the generation of stress has a characteristic that the change in the cross-sectional area is concentrated at a place where the change is abrupt (stress concentration). Therefore, in the photo solder resist 11 having the rectangular frame shape as described above, the stress is concentrated particularly at a position facing the corner portion of the device hole 7 (position indicated by an arrow B in FIG. 3).
[0013]
For this reason, in the semiconductor device 1 of the conventional configuration, as shown in FIG. 1, there is a problem that cracks 15 and cracks occur at positions facing the corners of the device holes 7 of the photo solder resist 11 during the heat treatment. there were.
In addition, when the crack 15 is largely generated, the wiring pattern 8 may be cut by the crack 15, and there is a problem that the reliability of the semiconductor device 1 is lowered.
[0014]
The present invention has been made in view of the above points, and an object of the present invention is to provide a highly reliable semiconductor device free from cracks and cracks.
[0015]
[Means for Solving the Problems]
  In order to solve the above-described problems, the present invention is characterized by the following measures.
  The invention described in claim 1
  A semiconductor element;
  An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
  A semiconductor device comprising a sealing resin that covers the device hole including a part of the semiconductor element and the resist material,
An arc-shaped concave portion is formed at a position facing the corner portion of the device hole of the resist material.It is characterized by this.
[0017]
  Also,Claim 2The described invention
  A semiconductor element;
  An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
  A semiconductor device comprising a sealing resin that covers the device hole including a part of the semiconductor element and the resist material,
  One or a plurality of slits are formed at positions facing the corner portions of the device holes of the resist material.
[0018]
  Also,Claim 3The described invention
  A semiconductor element;
  An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
  A semiconductor device comprising a sealing resin that covers the device hole including a part of the semiconductor element and the resist material,
  One or a plurality of through holes are formed at positions facing the corners of the device holes of the resist material.
[0021]
  Each means described above operates as follows.
  Claims 1 to 3According to the described invention,
  By providing a stress relaxation part to relieve internal residual stress generated in the resist material at a position facing the corner of the rectangular device hole of the resist material, the difference in thermal expansion between the base film and the resist material in the resist material It is possible to prevent the stress generated due to the above from concentrating on the corner portion.
[0022]
That is, if there is a difference in thermal expansion between the resist material and the base film, this difference in thermal expansion will occur in the tape-shaped substrate during the application of heat, such as when forming a sealing resin or mounting a semiconductor device. Stress is generated. Since the resist material generally has a higher hardness than the base film, this stress is mainly generated on the resist material side. Further, the generation of this stress has a characteristic that it concentrates at a location where the cross-sectional area changes suddenly (stress concentration). Therefore, the stress is concentrated particularly in the resist material at a position facing the corner portion of the device hole.
[0023]
Therefore, by providing a stress relaxation part that relieves internal residual stress at a position where stress concentration is likely to occur in the resist material, that is, a position facing the corner portion of the device hole, cracks are generated in the resist material due to the stress concentration. This can be prevented. As a result, the wiring pattern is not cut by the occurrence of cracks, and the reliability of the semiconductor device can be improved.
[0024]
The stress relaxation part isA curved chamfered portion, an arc-shaped concave portion, and a slit can be used. Since the chamfered portion, the arc-shaped concave portion, and the slit can be patterned at the same time when the resist material is disposed, it can be easily formed. In addition, by forming a chamfered part, an arc-shaped concave part, and a slit as a stress relaxation part, the change in the cross-sectional area at the position facing the corner part of the rectangular device hole of the resist material is a conventional configuration (in plan view) The shape can be made lower than that of a right-angled shape, and the occurrence of stress concentration can be effectively prevented.
[0025]
  Also, the stress relaxation partPosition facing the corner of the resist material device holeShaped intoBy comprising at least one or a plurality of through holes formed through the resist material, even if cracks occur in the corners of the resist material due to stress concentration, the cracks communicate with the through holes. Further progress is prevented. Therefore, it is possible to prevent the wiring pattern from being cut due to the occurrence of cracks.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
4 and 5 show a semiconductor device 20A according to the first embodiment of the present invention. 4 is a plan view showing a state before the TAB tape 23 of the semiconductor device 20A is cut, and FIG. 5 is an enlarged plan view showing the vicinity of the device hole 27 of the semiconductor device 20A.
[0030]
The semiconductor device 20A according to the present embodiment and each of the semiconductor devices 20B to 20L described later with reference to FIGS. 6 to 16 are sealed in the same manner as the conventional semiconductor device 1 described with reference to FIG. Although resin 4 is provided, for convenience of explanation, illustration of sealing resin is omitted in each drawing used in the following explanation.
The semiconductor device 20A is roughly composed of a semiconductor element 22, a TAB tape 23 (tape-like substrate), a sealing resin (not shown), and the like. The semiconductor element 22 has a circuit formed on its upper surface, and a plurality of electrodes 25 are formed so as to surround the circuit formation region.
[0031]
The TAB tape 23 includes a base film 26, a wiring pattern 28, a photo solder resist 31 (resist material), a resin stopper pattern 32, and the like.
The base film 26 is a resin substrate made of, for example, a resin such as polyimide, and a rectangular opening 27 (hereinafter referred to as a device hole) is formed at a central position where the semiconductor element 22 is mounted. The thermal expansion coefficient of the base film 26 is 15 ppm, for example.
[0032]
A wiring pattern 28 formed in a predetermined pattern is formed on the upper surface of the base film 26. The wiring pattern 28 is formed of copper (Cu), and an end portion on the center side extends into the device hole 27 to form an inner lead 29. Further, a terminal connection portion is formed at the other end portion of the wiring pattern 28, and a solder ball 34 serving as an external connection terminal is disposed at this terminal connection portion.
[0033]
The semiconductor element 22 described above extends into the device hole 27 and is bonded to the inner lead 29 by the bump 30. As a result, the semiconductor element 22 is electrically connected to the inner lead 29 via the bump 30 and is fixed in the device hole 27.
Further, the resin stopper pattern 32 is formed on the base film 26, and the formation position thereof is selected at each corner portion (four corner positions) of the device hole 27. The resin stopper pattern 32 is formed at the same time as the wiring pattern 28 is formed, and is thus formed of copper (Cu), which is the same material as the wiring pattern 28. As described above, by disposing the resin stopper pattern 32 at each corner of the device hole 27, it is possible to prevent the sealing resin (not shown) from flowing out from the device hole 27 to the back side excessively. Can do.
[0034]
Further, a photo solder resist 31 is disposed on the upper surface of the base film 26. The photo solder resist 31 is formed so as to surround the device hole 27. The photo solder resist 31 is usually formed of an insulating resin (for example, epoxy resin) harder than the base film 26, and has a function of protecting the wiring pattern 28 by covering the upper part of the wiring pattern 28. I play. Further, the photo solder resist 31 is configured to cover a part of the resin stopper pattern 32.
[0035]
The photo solder resist 31 uses a resin different from the base film 26 in order to protect the wiring pattern 28 and ensure insulation, and therefore the thermal linear expansion coefficient of the photo solder resist 31 and the thermal linear expansion coefficient of the base film 26 are different. ing. Specifically, the thermal linear expansion coefficient of the base film 26 is 15 ppm, whereas the thermal linear expansion coefficient of the photo solder resist 31 is, for example, 140 ppm, and the values thereof are greatly different.
[0036]
It should be noted that the photo solder resist 31 is not provided at the position where the inner lead 29 and the solder ball 34 of the wiring pattern 28 are provided, so that the inner lead 29 and the terminal connecting part are provided with the photo solder. The structure is exposed from the resist 31.
A sealing resin (not shown) is formed so as to cover the device hole 27, and the semiconductor element 22 and the inner lead portion 8 are protected by the sealing resin.
[0037]
Here, attention is focused on the formation of the photo solder resist 31. This embodiment is characterized in that a chamfered portion 35 having a curved shape is formed at a position facing the corner portion of the device hole 17 of the photo solder resist 31. Here, “opposite” refers to a state of facing the plane direction on the base film 26.
[0038]
The chamfered portion 35 has an arc shape with a radius R. Further, since the photo solder resist 31 is formed by using a printing technique such as a screen printing method, the chamfered portion 35 can be easily formed by using a mask corresponding to the shape of the chamfered portion 35 at the time of printing. it can.
By the way, when there is a difference in thermal expansion between the photo solder resist 31 and the base film 26 as described above, stress is generated inside the TAB tape 23 when heat is applied. In addition, since the photo solder resist 31 made of epoxy resin has higher hardness than the base film 26 made of polyimide, this stress is mainly generated on the photo solder resist 31 side, and the change in the cross-sectional area is abrupt. As described above, there is a characteristic (stress concentration) concentrated at a position facing the corner portion of the device hole 27.
[0039]
In the present embodiment, the chamfered portion 35 is formed at a position facing the corner portion of the device hole 27 of the photo solder resist 31 where the stress tends to concentrate. By forming the chamfered portion 35 in this manner, the change in the cross-sectional area at the position facing the corner portion of the device hole 27 of the photo solder resist 31 is moderated compared to the conventional right-angled shape shown in FIG. Therefore, the occurrence of stress concentration can be effectively prevented. That is, the chamfered portion 35 functions as a stress relieving portion that relieves internal residual stress generated in the photo solder resist 31.
[0040]
Thus, the base film 26 and the photo solder resist are provided by disposing the chamfered portion 35 functioning as a stress relaxation portion for relaxing the internal residual stress generated in the photo solder resist 31 at a location where stress concentration is likely to occur. Thus, it is possible to prevent stress generated due to the difference in thermal expansion from 31 from concentrating on the corner portion, and thus to prevent cracks in the photo solder resist 31 due to stress concentration. Accordingly, the wiring pattern 28 is not cut due to the occurrence of a crack, and the reliability of the semiconductor device 20A can be improved.
[0041]
Further, by increasing the radius R of the chamfered portion 35, the change in the cross-sectional area becomes more gradual, and the effect of relaxing the stress concentration increases. On the other hand, the greater the difference in the coefficient of thermal expansion between the photo solder resist 31 and the base film 26, the greater the stress concentration. Therefore, by adjusting the radius R of the chamfered portion 35 based on the difference in thermal expansion coefficient between the photo solder resist 31 and the base film 26, the stress concentration can be effectively reduced.
[0042]
FIG. 6 shows a semiconductor device 20B according to the second embodiment of the present invention. In FIG. 6, components corresponding to those of the semiconductor device 20A according to the first embodiment described with reference to FIGS. 4 and 5 are denoted by the same reference numerals, and description thereof is omitted. The same applies to the semiconductor devices 20C to 20L according to the embodiments shown in FIGS.
[0043]
In the semiconductor device 20B according to this example, the arc-shaped recess 36 is formed as a stress relaxation portion at a position facing the corner portion of the device hole 27 of the photo solder resist 31 (hereinafter, this position is referred to as a corner portion facing position). It is characterized by this.
FIG. 7 shows a semiconductor device 20C according to a third embodiment of the present invention, which is characterized in that one slit 37 is formed at a position opposite to the corner of the photo solder resist 31.
[0044]
FIG. 8 shows a semiconductor device 20D according to a fourth embodiment of the present invention, in which a plurality of (two in this embodiment) slits 37A and 37B are formed at the corner portion facing positions of the photo solder resist 31. It is characterized by.
As described above, by forming the arc-shaped concave portion 36 and the slits 37, 37A and 37B as stress relaxation portions at the corner portion facing position of the photo solder resist 31, the change of the cross-sectional area at the corner portion facing position of the photo solder resist 31 is changed. Can be relaxed, and the occurrence of stress concentration can be effectively prevented.
[0045]
Therefore, similarly to the semiconductor device 20A according to the first embodiment described above, it is possible to prevent the photo solder resist 31 from being cracked due to stress concentration, and the wiring pattern 28 is not cut by the occurrence of the crack. The reliability of the devices 20B to 20D can be improved. Further, since the arc-shaped recess 36 and the slits 37, 37 </ b> A, 37 </ b> B can be patterned simultaneously with the printing of the photo solder resist 31, they can be easily formed.
[0046]
FIG. 9 shows a semiconductor device 20E according to the fifth embodiment of the present invention. The semiconductor device 20E according to the present embodiment is characterized in that a circular hole 38 is formed at a position opposite to the corner portion of the photo solder resist 31 as a stress relaxation portion. In the present embodiment, the circular hole 38 is a through hole that penetrates only the photo solder resist 31, and the base film 6 and the wiring pattern 8 positioned below the circular hole 38 do not penetrate.
[0047]
According to the configuration of the present embodiment, even if the crack 39 is generated at the position opposite to the corner portion of the photo solder resist 31 due to the stress concentration described above, the crack 39 communicates with the circular hole 38 as shown in FIG. This prevents further progress. Therefore, it is possible to prevent the wiring pattern 28 from being cut due to the generation of the crack 39 for a long time.
[0048]
FIG. 10 shows a semiconductor device 20F according to the sixth embodiment of the present invention. Although the semiconductor device 20E according to the fifth embodiment described above has a configuration in which only one circular hole 38 is formed, the semiconductor device 20E according to the present embodiment includes a plurality (two in this embodiment) of circular holes 38A, 38B is formed at a position opposite to the corner of the photo solder resist 31.
[0049]
According to the configuration of the present embodiment, a very large stress concentration is generated at a position opposite to the corner portion of the photo solder resist 31, and even if the crack 39 proceeds beyond the circular hole 38A, the traveling direction of the crack 39 is increased. On the other hand, since the circular hole 38B located behind the circular hole 38A and the crack 39 communicate with each other, the further progress of the crack 39 is prevented. Therefore, it is possible to more reliably prevent the wiring pattern 28 from being cut by the generation of the crack 39 for a long time.
[0050]
FIG. 11 shows a semiconductor device 20G according to the seventh embodiment of the present invention. FIG. 12 shows a semiconductor device 20H according to the eighth embodiment of the present invention. 11B shows a cross section taken along line A2-A2 in FIG. 11A, and FIG. 12B shows a cross section taken along line A3-A3 in FIG. .
In the semiconductor devices 20E and 20F shown in FIGS. 9 and 10 described above, the circular holes 38, 38A, and 38B are formed by through holes that penetrate only the photo solder resist 31. On the other hand, in the semiconductor devices 20G and 20H according to the seventh and eighth embodiments, the through holes 43, 43A and 43B penetrating the base film 26 and the wiring pattern 28 in addition to the photo solder resist 31 are formed, and the crack 39 However, it is configured to prevent further progress by communicating with the through holes 43, 43A, 43B.
[0051]
In this way, by forming the through holes 43, 43A, 43B with the through holes 43, 43A, 43B penetrating the TAB tape 23 up and down, when the crack 39 reaches the through holes 43, 43A, 43B, more than that. Can be reliably prevented. Therefore, as compared with the semiconductor devices 20E and 20F according to the fifth and sixth embodiments shown in FIGS. 9 and 10, it is possible to more reliably prevent the wiring pattern 28 from being cut due to the generation of the crack 39. .
[0052]
FIG. 13 shows a semiconductor device 20I according to the ninth embodiment of the present invention.
The semiconductor devices 20A to 20F according to the first to sixth embodiments described above have a chamfered portion 35 that functions as a stress relieving portion in the photo solder resist 31, an arc-shaped concave portion 36, slits 37, 37A, 37B, and a circular hole 38, 38A and 38B were formed.
[0053]
On the other hand, in the semiconductor device 20G according to the present embodiment, the chamfered portion 41 is formed at the corner portion facing position of the resin stopper pattern 40A, and the resin stopper pattern 40A is prevented from being thermally deformed when heat is applied to the chamfered portion 41. It is used as a deformation suppressing unit. By providing the chamfered portion 41 on the resin stopper pattern 40A, it is possible to prevent the photo solder resist 31 from being cracked due to the deformation of the resin stopper pattern 40A.
[0054]
In other words, if the thermal variation of the resin stopper pattern 40A is large when heat is applied, stress is generated in the TAB tape 23 due to the difference in thermal deformation from the photo solder resist 31. As described above, the resin stopper pattern 40 </ b> A is formed of copper (Cu), which is the same material as the wiring pattern 28.
Further, since the strength of the photo solder resist 31 made of resin is weak with respect to the resin stopper pattern 40A made of metal as described above, the stress generated by the deformation of the resin stopper pattern 40A is mainly generated in the photo solder resist 31. Further, as described above, the generation of stress has a characteristic that the change in the cross-sectional area is concentrated at a portion where the change of the cross-sectional area is abrupt (stress concentration).
[0055]
Therefore, the chamfered portion 41 is formed in the vicinity of the position where stress concentration is likely to occur in the photo solder resist 31 of the resin stopper pattern 40A as in the present embodiment, so that the gap between the resin stopper pattern 40A and the photo solder resist 31 is formed. The generated stress can be reduced. Thereby, it is possible to prevent the occurrence of cracks at the corner facing position where stress concentration is likely to occur, and thus the wiring pattern 28 is not cut, and the reliability of the semiconductor device 20I can be improved. .
[0056]
FIG. 14 shows a semiconductor device 20J according to a tenth embodiment of the present invention, which is characterized in that one slit 42 is formed at a position opposite to the corner portion of the resin stopper pattern 40B. FIG. 15 shows a semiconductor device 20K according to an eleventh embodiment of the present invention, in which a plurality (two in this embodiment) of slits 42A and 42B are formed at positions facing the corner of the resin stopper pattern 40C. It is characterized by.
[0057]
As described above, by forming the slits 42, 42A, 42B as the deformation suppression portions at the corner portion facing positions of the resin stopper patterns 40B, 40C, the amount of deformation at the corner portion opposing positions of the resin stopper patterns 40B, 40C is reduced. It is possible to effectively prevent the occurrence of stress concentration.
Therefore, similarly to the semiconductor device 20I according to the ninth embodiment described above, it is possible to prevent cracks in the photo solder resist 31 and disconnection of the wiring pattern 28 due to stress concentration, and improve the reliability of the semiconductor devices 20I to 20K. Can do. Further, the chamfered portion 41 and the slits 42, 42A, and 42B can be easily formed because they can be performed at the same time during the patterning process (for example, the etching process) of the wiring pattern 28.
[0058]
FIG. 16 shows a semiconductor device 20L which is a twelfth embodiment of the present invention. The semiconductor device 20L shown in the drawing forms the same slit 37C (see FIG. 7) as that provided in the third embodiment at the corner facing position of the photo solder resist 31, and the same TAB as provided in the seventh embodiment. A through-hole 43C (see FIG. 11) penetrating the tape 23 is formed, and further, a slit 42 (see FIG. 14) similar to that provided in the tenth embodiment is formed at a position opposite to the corner of the resin stopper pattern 40B. It is what.
[0059]
As in this embodiment, the chamfered portions 35, 41, the arc-shaped concave portion 36, the slits 37, 37A, 37B, 42, 42A, 42B, and the circular holes 38, 38A, 38B described with reference to FIGS. It is possible to use them in combination, whereby the generation of cracks and the disconnection of the wiring pattern 28 can be prevented more reliably.
[0060]
As mentioned above, although the invention made | formed by this invention was described based on the Example, this invention is not limited to each above-mentioned Example, It cannot be overemphasized that it can change variously in the range which does not deviate from the summary. Absent.
[0061]
【The invention's effect】
  As described above, according to the present invention, various effects described below can be realized.
  Claims 1 to 3According to the invention, it is possible to prevent the resist material from cracking due to the stress concentration, thereby preventing the wiring pattern from being cut by the occurrence of the crack and improving the reliability of the semiconductor device. it can.
[0062]
  Also,By forming a chamfered part, an arc-shaped concave part, and a slit as the stress relaxation part, the change in the cross-sectional area at the position facing the corner part of the rectangular device hole of the resist material can be moderated, and stress concentration is reduced. Occurrence can be effectively prevented.
[0063]
  Also,Even if a crack occurs in the corner of the resist material due to stress concentration,By providing a through hole,Since this crack is prevented from proceeding further by communicating with the through-hole, it is possible to prevent the wiring pattern from being cut due to the occurrence of the crack.The
[Brief description of the drawings]
FIG. 1 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device as an example of the prior art.
FIG. 2 is an enlarged sectional view showing a corner portion of a device hole provided in a semiconductor device as an example of the prior art.
FIG. 3 is a plan view of a conventional semiconductor device.
FIG. 4 is a plan view of the semiconductor device according to the first embodiment of the present invention.
FIG. 5 is an enlarged plan view showing a corner portion of a device hole provided in the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a second embodiment of the present invention.
FIG. 7 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a third embodiment of the present invention.
FIG. 8 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a fourth embodiment of the present invention.
FIG. 9 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a fifth embodiment of the present invention.
FIG. 10 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a sixth embodiment of the present invention.
FIG. 11 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a seventh embodiment of the present invention.
FIG. 12 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to an eighth embodiment of the present invention.
FIG. 13 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a ninth embodiment of the present invention.
FIG. 14 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a tenth embodiment of the present invention.
FIG. 15 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to an eleventh embodiment of the present invention.
FIG. 16 is an enlarged plan view showing a corner portion of a device hole provided in a semiconductor device according to a twelfth embodiment of the present invention.
[Explanation of symbols]
20A-20L semiconductor device
22 Semiconductor elements
23 TAB tape
26 Base film
27 Device Hall
28 Wiring pattern
29 Inner Lead
30 Bump
31 Photo Solder Resist
32, 40A, 40B Resin stop pattern
35, 41 Chamfer
36 Arc-shaped recess
37, 37A-37C, 42, 42A, 42B Slit
38, 38A, 38B Circular hole
39 crack
43, 43A-43C Through hole

Claims (3)

半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に円弧形状の凹部が形成されていることを特徴とする半導体装置。A semiconductor element;
An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
A semiconductor device comprising a sealing resin that covers the device hole including a part of the semiconductor element and the resist material,
An arc-shaped recess is formed at a position facing the corner of the device hole of the resist material . 半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置であって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数のスリットが形成されていることを特徴とする半導体装置。A semiconductor element;
An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
A semiconductor device comprising a sealing resin that covers the device hole including a part of the semiconductor element and the resist material,
One or a plurality of slits are formed at a position of the resist material facing a corner portion of the device hole . 半導体素子と、
該半導体チップが搭載される位置に矩形状のデバイスホールが形成されたベースフィルムに、前記半導体素子と接続されるインナーリード部と外部接続端子が配設される端子接続部とが形成されてなる配線パターンと、前記ベースフィルム上の前記デバイスホールの４隅のコーナー部に設けられ、前記デバイスホールに一部が突出する樹脂止めパターンと、前記ベースフィルムと異なる熱膨張率を有すると共に前記端子接続部を除き前記ベースフィルム上及び前記樹脂止めパターン上の一部に形成されたレジスト材とが形成されてなるテープ状基板と、
前記半導体素子及び前記レジスト材の一部を含み前記デバイスホールを覆う封止樹脂とを具備する半導体装置にであって、
前記レジスト材の前記デバイスホールのコーナー部と対向する位置に単数または複数の貫通孔が形成されていることを特徴とする半導体装置。A semiconductor element;
An inner lead portion connected to the semiconductor element and a terminal connection portion provided with an external connection terminal are formed on a base film in which a rectangular device hole is formed at a position where the semiconductor chip is mounted. A wiring pattern, a resin stopper pattern provided at four corners of the device hole on the base film, and a part of the device hole projecting from the device hole, and a thermal expansion coefficient different from that of the base film and the terminal connection A tape-like substrate formed with a resist material formed on a part of the base film and part of the resin stopper pattern except for the part;
A semiconductor device comprising a sealing resin that includes a part of the semiconductor element and the resist material and covers the device hole,
One or a plurality of through-holes are formed at positions facing the corner portions of the device holes of the resist material .
JP10993099A 1999-04-16 1999-04-16 Semiconductor device Expired - Fee Related JP3683434B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10993099A JP3683434B2 (en) 1999-04-16 1999-04-16 Semiconductor device
US09/532,774 US6268645B1 (en) 1999-04-16 2000-03-22 Semiconductor device
TW089105577A TW448520B (en) 1999-04-16 2000-03-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10993099A JP3683434B2 (en) 1999-04-16 1999-04-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000306958A JP2000306958A (en) 2000-11-02
JP3683434B2 true JP3683434B2 (en) 2005-08-17

Family

ID=14522724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10993099A Expired - Fee Related JP3683434B2 (en) 1999-04-16 1999-04-16 Semiconductor device

Country Status (3)

Country Link
US (1) US6268645B1 (en)
JP (1) JP3683434B2 (en)
TW (1) TW448520B (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685978B2 (en) * 2001-01-18 2011-05-18 日本特殊陶業株式会社 Wiring board
US7190069B2 (en) * 2001-10-02 2007-03-13 Cardiac Pacemakers, Inc. Method and system of tape automated bonding
JP2003249743A (en) * 2002-02-26 2003-09-05 Seiko Epson Corp Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
TWI229426B (en) * 2002-09-18 2005-03-11 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic part and screen mask for solder resist coating
KR100747393B1 (en) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 Film carrier tape for mounting electronic part, process for producing the same, and screen for solder resist coating
JP2005273790A (en) 2004-03-25 2005-10-06 Miki Pulley Co Ltd Flexible shaft coupling
KR101070897B1 (en) 2004-07-22 2011-10-06 삼성테크윈 주식회사 Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equiped with it
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
JP5463092B2 (en) * 2009-07-07 2014-04-09 アルプス電気株式会社 Electronic circuit unit and manufacturing method thereof
US8434222B2 (en) * 2010-08-27 2013-05-07 International Business Machines Corporation Method to manufacture a circuit apparatus having a rounded differential pair trace
KR102214512B1 (en) * 2014-07-04 2021-02-09 삼성전자 주식회사 Printed circuit board and semiconductor package using the same
TWI823452B (en) 2022-06-30 2023-11-21 頎邦科技股份有限公司 Semiconductor package and circuit board thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564970B2 (en) * 1997-02-17 2004-09-15 セイコーエプソン株式会社 Tape carrier and tape carrier device using the same
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip

Also Published As

Publication number Publication date
US6268645B1 (en) 2001-07-31
JP2000306958A (en) 2000-11-02
TW448520B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
JP3640876B2 (en) Semiconductor device and mounting structure of semiconductor device
US6734557B2 (en) Semiconductor device
US6927489B1 (en) Semiconductor device provided with rewiring layer
JP3683434B2 (en) Semiconductor device
KR100541649B1 (en) Tape circuit substrate and semiconductor chip package using thereof
JPH11354680A (en) Printed wiring board and semiconductor package using the same
JP2000269369A (en) Semiconductor device
JP2006294704A (en) Semiconductor device
JP2001257232A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3442648B2 (en) Ball grid array type semiconductor device
KR100361084B1 (en) Semiconductor package and fabricating method thereof
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JPH11126795A (en) Mounting board and manufacture thereof and mounting method of electronic component
JP3658162B2 (en) Semiconductor device
US11538775B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3173488B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3681571B2 (en) Semiconductor device
US6472759B1 (en) Ball grid array type semiconductor device
JP2956647B2 (en) Semiconductor device carrier and semiconductor device using the same
JP2756791B2 (en) Resin-sealed semiconductor device
JP3458056B2 (en) Semiconductor device and its mounting body
KR100433863B1 (en) Semiconductor device and method of fabrication the same
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JP2007042702A (en) Semiconductor device
JP2666792B2 (en) Electronic component mounting structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees