JP3671426B2 - 信号処理システムとその方法 - Google Patents
信号処理システムとその方法 Download PDFInfo
- Publication number
- JP3671426B2 JP3671426B2 JP18272493A JP18272493A JP3671426B2 JP 3671426 B2 JP3671426 B2 JP 3671426B2 JP 18272493 A JP18272493 A JP 18272493A JP 18272493 A JP18272493 A JP 18272493A JP 3671426 B2 JP3671426 B2 JP 3671426B2
- Authority
- JP
- Japan
- Prior art keywords
- intersymbol interference
- signal
- data
- address
- interference data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は磁気記憶装置の再生信号波形を等化し、記録データの識別を行うのに好適な信号処理システムとその方法に関する。
【０００２】
【従来の技術】
以下、従来の再生等化器について説明する。
ディジタルＶＴＲ等のディジタル磁気記録再生装置においては、ディジタル形式の記録データは一度アナログ形式の記録信号に変換され、磁気ヘッドにより磁気記録媒体上に記憶される。
記録データの再生の際には、磁気記録媒体より磁気ヘッドにより読み出されたアナログ形式の再生信号からディジタル形式の記録データを復元する。
しかし、磁気記録媒体から読み出された再生信号の波形には符号間干渉が生じており、この符号間干渉は記録データの誤り発生の原因となる。
再生信号の波形を整形し、符号間干渉を除去するためには再生等化器が用いられる。
【０００３】
再生等化器としては、コイル（Ｌ）およびコンデンサ（Ｃ）により構成されるアナログフィルター、および、再生信号を単位時間遅延する複数のディレーラインを接続して構成されるトランスバーサルフィルター等の線形等化器（ＬＥ）が通常用いられる。
線形等化器を通過し、波形整形されたアナログ形式の再生信号は閾値識別器に入力され、所定の閾値と大小が比較されて元のディジタル形式の記録データ（再生データ）に戻される。
【０００４】
しかし、再生等化器として線形等化器を使用した場合、線形等化器は再生信号の有効な信号成分と符号間干渉等のノイズ成分とを区別できない。
従って、再生信号を線形等化器の周波数特性によりフィルタリングしてしまい、かえってノイズが強調されてしまうという不具合が生じる。
この不具合を軽減するために、再生等化回路の周波数特性と再生信号のＳ／Ｎ比との適切なトレードオフを図り、最終的に再生するディジタル形式の再生データの誤り率（エラーレート）が最小になるように調整する必要がある。
この不具合を解決する方法としては、以下に述べる方法が従来から知られている。
【０００５】
第１の方法は、再生等化器としてビタビ復号器を使用して、アナログ形式の再生信号の持つＳ／Ｎ比を最大限に利用して識別する方法である。
以下に述べる方法は公知の技術であり、例えば「ディジタルビデオ記録技術」（江藤良純、三田誠一、土居信数著、日刊工業新聞社、１９９０年）ｐ７２〜ｐ８４等に記載されている。
ビタビ復号器は、予め規定された符号間干渉（ＩＳＩ）の値によって区別されるｎ個の状態をｍビットの識別値の組合せによって定義し、１ビット分の復号処理が終わるたびにｎ個の状態を次のｎ個の状態に更新する。
ｎ個の各状態は、それ以前までの識別値の履歴および尤度を有する。
【０００６】
再生信号におけるノイズがガウス分布していると仮定すると、ｎ個の各状態の尤度はノイズが存在しないときの再生信号の値と実際の再生信号の値との差の２乗の総和となる。
可能性のあるすべての前の状態の中で最も尤度が大きくなるものから推移していると判断して、ｎ個の各状態を前の状態から次の状態に更新するとともに、識別値の履歴および尤度も更新する。
【０００７】
このように最も尤もらしい状態推移を繰り返していくと、ある段階で数ビット前までの履歴が一つの履歴に統一され、それまでの識別値が確定する。
この方法ではアナログ形式の再生信号の信号電力を最大限有効に利用して識別するので、通常の閾値識別に比べて非常に低いエラーレートが得られる。
【０００８】
しかし、ビタビ復号を用いるこの方法は、２乗和を計算する必要があるためにその計算を行う回路が必要となり、回路規模が大きくなる。
また、再生データのデータ速度が速い場合、そのデータ速度のクロックで動作させることが困難であるという大きな問題がある。
よって、多状態のビタビ復号器は再生データのデータ速度が速いディジタルＶＴＲなどでは実用化されていない。
【０００９】
ビタビ復号器の最も簡単な適用例として、ＮＲＺＩ方式への適用がある。ＮＲＺＩ方式でディジタル形式の映像信号を記録媒体に記録し、この映像信号を再生し、単位パルスが（１，−１）の値をとるように等化すると状態数は２状態になる。
この方法によれば、２乗和を計算する必要がないので簡単な回路でビタビ復号器を構成することができる。
さらに、パーシャルスポンスクラスIV方式（ＰＲIV）を用いて、記録データを２ビット遅延と（ｍｏｄ２）加算によるプリコーディングしてから記録再生し、単位パルスが（１，０，−１）の値をとるように等化すると、１ビットおきに見ればＮＲＺＩ方式の信号処理になる。
【００１０】
従って、ＮＲＺＩ用の簡単なビタビ復号器を２個並列に用い、データレートの半分の速さで動作させればＰＲIV方式の信号処理への適用が可能となる。
このビタビ復号器のＰＲIV方式への適用は、回路規模および動作速度ともに実用的であるので、最近のディジタルＶＴＲにおいて一般的になりつつある。
【００１１】
以上述べたビタビ復号器では、ノイズに相関がなくてガウス分布すると仮定すると、理論的には閾値識別に比べて３ｄＢのＳ／Ｎ改善効果がある。
しかし、線形等化器を通すことによってノイズは相関を持ち、また、実際にＰＲIVの基準通りに等化することは困難なので、上述のビタビ復号器では理論通りの改善効果を実現できないという問題があった。
【００１２】
第２の方法は、リニアキャンセラー（ＬＣ）、および、ノンリニアキャンセラー（ＮＬＣ）を用いて、ノイズを強調することなく符号間干渉（ＩＳＩ）を抑圧する方法である。
つまり、ある時点の前後のビットの仮識別値の組合せによって規定される符号間干渉（ＩＳＩ）の値を予め設定しておき、これをリニアキャンセラーの出力信号から差し引いてからさらにもう一度識別を行う。
リニアキャンセラー（ＬＣ）は線形歪みに対してのみ有効であるのに対し、ノンリニアキャンセラー（ＮＬＣ）は非線形歪みに対しても有効である。
【００１３】
ノンリニアキャンセラー（ＮＬＣ）を使用した再生等化器の構成方法については種々の方法があるが、等化誤差によって生じる符号間干渉（ＩＳＩ）の長さを十分に考慮でき、なおかつ回路構成が簡単なものとして、テーブルルックアップ型ＮＬＣがある。
テーブルルックアップ型ＮＬＣは、予め符号間干渉（ＩＳＩ）のデータを格納したＲＡＭをルックアップテーブルとし、リニアキャンセラーの出力信号に基づいて閾値識別器によって識別した、ある時点の前後のビットの仮識別値の組合せをアドレスに変換する。
このアドレスを用いて符号間干渉（ＩＳＩ）の値を読み出し、これを再生信号から差し引いた後、この差を第２の閾値識別器で識別を行う。
【００１４】
図１９は、再生等化器７の構成の例を示す図である。
以下、図１９を参照して再生等化器７の動作を説明する。
磁気記録媒体から読み出したアナログ形式の再生信号を線形等化器１１で線形等化し、再生信号Ｘ［ｋ］に基づいて第１の２値識別器１２で仮識別された仮識別値Ａ［ｋ］（Ａ［ｋ］＝１，０）は、それぞれが単位時間の遅延を与える遅延要素が２ｎ段従属接続されたディレーライン１３を介してルックアップテーブル１４のアドレス｛Ａ｝になる。
【００１５】
アドレス｛Ａ｝は２ｎビットであり、このアドレスは符号間干渉（ＩＳＩ）を差し引く前の再生信号Ｘ［ｋ］を識別した結果である（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただし、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］によって決定される。
【００１６】
前後ｎビットずつの仮識別値の組合せによって生じる符号間干渉（ＩＳＩ）を除去するために、ルックアップテーブル１４を構成するＲＡＭは２2nの符号間干渉（ＩＳＩ）データを記憶できる容量を持つ必要がある。
ルックアップテーブル１４から読みだされたアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ｝を、演算回路１６においてｎ段のディレーライン１５の出力Ｘ［ｋ’］から差し引いて符号間干渉（ＩＳＩ）が除去された再生信号Ｙ［ｋ’］を作り、これを第２の２値識別器１７で２値識別した識別値Ａ’［ｋ’］を最終的な識別値とする。
【００１７】
この再生等化器７では、線形等化器１１、２値識別器１２、１７、ディレーライン１３、１５の他にはルックアップテーブル１４用のＲＡＭを持つだけなので回路構成は非常に簡単であり、また、十分に長い前後のビットを考慮して符号間干渉（ＩＳＩ）を除去することが可能なノンリニアキャンセラー（ＮＬＣ）を容易に実現することができる。
【００１８】
しかし再生等化器７は、予め符号間干渉（ＩＳＩ）のデータをルックアップテーブル１４に書き込んでおく必要があり、しかも調整すべき符号間干渉（ＩＳＩ）のデータは前後のビット数ｎに対して２2nの割合で増えていくので、例えば前後５ビットずつを考慮する場合、ｎ＝５であるため１０２４通りの符号間干渉（ＩＳＩ）データを設定する必要がある。
【００１９】
この１０２４通りの符号間干渉（ＩＳＩ）データを一つ一つ調整していくには大きな労力が生じる。
よって、ルックアップテーブル１４に設定する符号間干渉（ＩＳＩ）データは、実用上、前後２ビットずつの１６通り程度の調整を行うのが限界であり、再生等化器７の回路構成上のメリットを十分に活かした再生等化器７を実現することができない。
この問題を解決するためには、符号間干渉（ＩＳＩ）のデータを自動的に設定する方法があればよい。
しかし、これまで符号間干渉（ＩＳＩ）のデータを自動的に設定する方法はなかった。
【００２０】
また、再生等化器に含まれるリニアキャンセラー（ＬＣ）およびノンリニアキャンセラー（ＮＬＣ）のいずれにおいても、適切な符号間干渉（ＩＳＩ）の値を再生信号から差し引くためには仮識別値に含まれるエラーが少ないことが前提条件となる。
しかし、仮識別値にエラーは必然的に含まれているので、実際の条件下においてはノンリニアキャンセラー（ＮＬＣ）による改善効果が期待通りには得られず、また、エラーが伝播するという問題があった。
【００２１】
【発明が解決しようとする課題】
上述したように再生等化器として線形等化器を使用した場合、かえってノイズが強調されてしまうという不具合が生じる。
この不具合を軽減するためには、最終的に再生するディジタル形式の再生データの誤り率（エラーレート）が最小になるように線形等化器を調整する必要がある。
この解決のために再生等化器にビタビ復号器を使用した場合、線形等化器を通すことによってノイズが相関を持つことになる等の理由により、理論通りの改善効果を実現できないという問題があった。
また、ルックアップ型ノンリニアキャンセラー（ＮＬＣ）を用いた場合、ルックアップテーブルに用意すべき符号間干渉（ＩＳＩ）データの調整に要する労力が過大となるという問題があった。
【００２２】
本発明は以上述べたような従来の技術の問題点に鑑みてなされたものであり、テーブルルックアップ型のノンリニアキャンセラー（ＮＬＣ）において、初期設定も含めて外部からの調整を必要とせず、また、十分に長い前後のビットを考慮でき、また、テープ，ヘッドの特性の変化やばらつきを補償することができる信号処理システムとその方法を提供することを目的とする。
また、仮識別値に含まれるエラーを少なくすることができ、また、仮識別値にエラーが含まれていてもエラーの伝播が少ない信号処理システムとその方法を提供することを別の目的とする。
また、符号間干渉が減少するとともにノイズの相関が減少し、信号電力有効利用を図ることができる信号処理システムとその方法を提供することを更に別の目的とする。
また、簡単な回路構成で実現でき、良好なエラーレートが得られる信号処理システムとその方法を提供することを更に別の目的とする。
【００２３】
【課題を解決するための手段】
以上に述べた課題を解決するため本発明の信号処理システムは、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段とを有し、該符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段からの出力データから、前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する符号間干渉データ更新手段とを具備する。
【００２４】
また、入力された連続的な原信号を線形等化する線形等化手段と、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、該ノンリニアキャンセル手段からの出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記アドレス生成手段で生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを用いて更新する符号間干渉データ更新手段とを具備する。
【００２５】
また、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、該ノンリニアキャンセル手段の出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
前記線形等化された信号の変動を監視する監視手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、該監視手段において監視した前記線形等化信号の変動が所定値以上の場合は前記ノンリニアキャンセル手段内の前記アドレス生成手段から出力されるアドレスに基づいて、前記監視手段において監視した前記線形等化信号の変動が所定値以下の場合には前記復号化手段の復号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する符号間干渉データ更新手段とを具備する。
また、前記監視手段は、前記線形等化された信号のエンベロープを監視する
【００２６】
また好適には、前記ノンリニアキャンセル手段は、前記線形等化手段の前記線形等化信号を２値式識別する第１の２値識別手段と、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延手段とを有するアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算手段と、
前記復号手段は該減算手段からの出力データを２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成し、前記第２の２値識別手段からの２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の前記メモリ手段内の符号間干渉データを更新する。
【００２７】
また、前記ノンリニアキャンセル手段は、前記線形等化手段で線形等化された信号を３値識別する３値識別手段と、該識別値をパーシャルレスポンス・クラスIVの規定にしたがって復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV復号手段とで構成されるアドレス生成手段と、
該アドレス生成手段において、アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号手段は、前記減算手段からの出力データを３値識別する第２の３値識別手段と、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV復号手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別手段からの３値識別値との差に基づいて新たな符号間干渉データを生成し、前記パーシャルレスポンス・クラスIV復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段内の前記符号間干渉データを更新する。
【００２８】
また、ノンリニアキャンセル手段は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段と、
該復号されたデータとその状態に基づいて前記メモリ手段のアドレスを生成するアドレス発生手段とで構成されるアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号化手段は該減算結果の推移から最も確からしい第２のディジタル信号およびその第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号手段を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の復号手段から出力される前記復号状態との差に基づいて新たな符号間干渉データを生成し、前記第２の復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の符号間干渉データを更新する。
【００２９】
また好適には、前記タイミング調整手段は、前記線形等化信号を（ｎ＋ｍ）単位時間だけ遅延する遅延回路を有し、
前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、読み出しおよび書き込みが可能なメモリ手段およびプログラム演算手段から構成され、
前記アドレス発生手段は、（２ｎ＋２）ビットのアドレスを生成し、
該読み出しおよび書き込みが可能なメモリ手段が前記ノンリニアキャンセル手段内の基準符号間干渉データを記憶している前記メモリ手段および前記符号間干渉データ更新手段の一時記憶手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび仮の符号間干渉データを初期化し、
前記復号手段としての２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込みが可能なメモリ手段の前記アドレスで規定される記憶部分に記憶する。
【００３０】
また好適には、全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させる。
また、当該記号を動作させた後、前記復号手段としての２値識別回路において、前記復号化２値識別データが生成されるたびに前記遅延線形等化信号と目標値との差を算出し、該復号化２値識別データをアドレスとして、それぞれのアドレスについて該算出された値を前記読み出しおよび書き込み可能なメモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する。
また、前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、奇数アドレスで指定される符号間干渉データと偶数アドレスで指定される符号間干渉データとを記憶する、読み出しおよび書き込み可能で並列動作可能な第１および第２のメモリ手段、および、プログラム演算手段で構成され、
該第１および第２の読み出しおよび書き込み可能なメモリ手段がそれぞれ、前記ノンリニアキャンセル手段内の符号間干渉データを記憶している前記メモリ手段、および、前記符号間干渉データ更新手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記第１および第２の読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび対応する仮の符号間干渉データを初期化し、
前記復号手段としての前記２値識別回路において、前記復号化２値識別で得えたが生成されるたびに、該復号化２値識別データが生成されるたびに、該復号化２値データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込み可能なメモリ手段について、該アドレスが偶数の場合は前記第２の読み出しおよび書き込み可能なメモリ手段について、前記遅延線形等化信号と目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記対応する読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分に記憶する。
また、全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させ、前記ノンリニアキャンセル手段は、前記アドレスについて前記第１および第２の読み出しおよび書き込み可能なメモリ手段から対応する１対の符号間干渉データを読み出し、該読み出した符号間干渉データを平均した符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルする。
また、当該信号処理システムを動作させた後、前記復号手段としての前記２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込みメモリ手段に、前記アドレスが偶数の場合は前記第２の読み出しおよび書き込みメモリ手段に対して、前記遅延線形等化信号と前記目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記アドレスが奇数か偶数かに応じて前記第１または第２の読み出しおよび書き込み可能なメモリ手段に対して、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する。
【００３１】
また、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶しているメモリ手段、および、前記線形等化手段で線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段を有し、該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する手段を有し、前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段の出力データの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号手段とを具備する。
【００３２】
また好適には、少なくとも前記第２の復号手段はビタビ復号手段であり、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新手段をさらに具備し、
該符号間干渉データ更新手段は、前記線形等化信号と前記第２のビタビ復号手段からのディジタル復号化データをアドレスとして、該生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段の符号間干渉データを更新する。
また、前記ノンリニアキャンセル手段および前記第２のビタビ復号手段は、それぞれが、
アドレス発生手段と、
前記符号間干渉データを記憶しているメモリ手段と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整手段と、
該タイミング調整手段から出力される遅延線形等化信号から、前記メモリ手段から読み出された符号間干渉データを減算する減算手段と、
該減算手段の出力値をビタビ復号するビタビ復号手段と
を有する複数の単位回路手段で構成され、
初段の単位回路手段内の前記アドレス手段は前記第１のビタビ復号手段の出力データを用いて前記アドレスを発生し、
ある段の単位回路手段内の前記ビタビ復号手段の出力データが次段の単位回路手段内の前記アドレス発生手段の入力データとして印加され、
ある段の単位回路手段内の前記タイミング調整手段の出力データが次段の単位回路内の前記タイミング調整手段の入力データとして印加され、
最終段の単位回路手段内の前記ビタビ復号手段が前記第２のビタビ復号手段として機能し、
前記前記符号間干渉データ更新手段が前記複数の単位回路手段内のメモリ手段に記憶されている符号間干渉データを更新する。
【００３３】
また好適には、前記線形等化手段の前段に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換手段を設け、
前記線形等化手段は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタを有し、
前記ノンリニアキャンセル手段はディジタル信号回路で構成される。
また、前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号であり、
前記記録媒体はビデオ記録再生装置に用いる磁気記録媒体または光学式記録媒体であり、
前記原信号は前記記録媒体から読み出されたビデオ信号である。
【００３４】
また本発明の信号処理方法は、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、
入力された連続的な原信号を線形等化する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該符号間干渉がキャンセルされたデータから、前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する段階を具備する。
【００３５】
また、基準原信号をディジタル信号に変換した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、 入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別して前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを前記生成された符号間干渉データを用いて更新する段階を具備する。
【００３６】
また、基準原信号をディジタル信号に変換した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、 入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別し該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記該符号間干渉データを用いて前記線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
前記線形等化された信号の変動を監視する段階、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成する段階、および、
前記監視した前記線形等化信号の変動が所定値以上の場合は前記生成されたアドレスに用いて、前記監視した前記線形等化信号の変動が所定値以下の場合は前記符号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する段階を具備する。
【００３７】
また好適には、前記監視は前記線形等化された信号のエンべロープを監視する。
また好適には、前記アドレス生成段階は、前記線形等化信号を２値識別する第１の２値識別段階、および、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに具備し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算段階を有し、
前記復号段階は該減算された値を２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別段階を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する。また好適には、前記キャンセル段階は、前記線形等化された信号を３値識別する第１の３値識別段階、および、該識別値をパーシャルレスポンス・クラスIVの規定に従って復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV・復号段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成アドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算された値を３値識別する第２の３値識別段階、および、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV・復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２のパーシャルレスポンス・クラスIV復号により生成されたディジタル復号化データをアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の前記符号間干渉データを更新する段階を有する。
【００３８】
また好適には、前記アドレスを生成する段階は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号および状態を決定する第１の復号段階、および、該復号されたデータとその状態に基づいて前記アドレスを生成するアドレス生成段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算結果の推移から最も確からしい第２のディジタル信号および第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の復号段階において復号された前記ディジタル復号をアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する。
【００３９】
また好適には、前記符号間干渉データ更新段階は、
初期段階において、前記符号間干渉データおよび仮の符号間干渉データを初期化する段階、
前記復号化データが生成されるたびに、該復号化データを前記メモリ手段のアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分に記憶する段階を有する。
【００４０】
また好適には、全てのアドレスについて前記符号間干渉データが更新された後、当該信号処理方法を実質的に動作させる段階をさらに具備する。
また、当該信号処理方法を動作させた後、前記復号化データが生成されるたびに、前記線形等化信号と目標値の差を算出する段階、
前記復号化２値識別データをアドレスとして、それぞれのアドレスについて、該算出された値を前記メモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分を更新する段階をさらに具備する。
また、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記憶する段階、
入力された連続的な原信号を線形等化する段階、
該線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号段階、
前記第１の復号化データから前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号段階を具備する。
また、少なくとも前記第２の復号段階はビタビ復号を行い、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新段階をさらに具備し、
該符号間干渉データ更新段階は、前記線形等化信号と前記第２のビタビ復号状態により生成されたディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段の符号間干渉を更新する。
【００４１】
また好適には、前記キャンセル段階および前記第２のビタビ復号段階は、
アドレス発生段階と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整段階と、
該タイミング調整された遅延線形等化信号から、前記発生されたアドレスを用いて前記メモリ手段から読み出された符号間干渉データを減算する減算段階と、
該減算手段の出力値をビタビ復号するビタビ復号段階と
を１単位として複数回、連続的に行い、
前記前記符号間干渉データ更新段階は前記複数の段階における符号間干渉データを更新する。
【００４２】
また好適には、前記線形等化段階の前に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換段階を具備し、
前記線形等化段階は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタリングを行う。
また、前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号である。
【００４３】
また、入力された連続的なアナログ信号を線形等化し、
該線形等化した信号を、基準原信号をディジタル信号に再生した場合のそれぞれのビット相互間の符号間干渉によって規定される複数の符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルし、
該キャンセルした線形等化信号を前記入力された原信号に対応するディジタルデータに再生し、
前記線形等化信号を用いて新たな符号間干渉データを生成して前記符号間干渉データを更新する。
また好適には、前記符号間干渉データの更新は、それぞれの符号間干渉データについて、
所定回数に到達するまで、前記線形等化信号と目標値との差を累加算し、
所定回数に到達したとき、前記符号間干渉データに第１の係数を乗じ、前記累積値に第２の係数を乗じて、これらの乗算結果を加算し、該加算値を新たな符号間干渉データとする。
【００４４】
【作用】
線形等化器の出力信号の値と識別値から符号間干渉（ＩＳＩ）を計算し、ＲＡＭの該当するアドレスの符号間干渉（ＩＳＩ）を逐次更新するＩＳＩ計算回路により、初期設定も含めて外部からの調整を一切必要とせず、必要な符号間干渉（ＩＳＩ）データを自動的に得ることができる。
【００４５】
また、ＰＲIV用のビタビ復号器（ＶＤ）とノンリニアキャンセラー（ＮＬＣ）を組み合わせることにより、再生等化器の回路構成を簡単にし、良好なエラーレートを得る。
また、ノンリニアキャンセラー（ＮＬＣ）の仮識別器としてビタビ復号器（ＶＤ）を用い、その識別値をもとにノンリニアキャンセラー（ＮＬＣ）で符号間干渉（ＩＳＩ）を除去した後もう一度ビタビ復号器（ＶＤ）で識別することにより、さらに良好なエラーレートを得る。
【００４６】
【実施例】
以下、本発明の信号処理システムおよびその方法の第１の実施例について説明する。
図１は本発明の第１の実施例として再生等化器１の構成を示す図である。
この再生等化器１は、図１９に示した再生等化器７にＩＳＩ計算回路１８を加えた構成になっている。
このＩＳＩ計算回路１８は、ｎ段の第２のディレーライン１５を通った後の線形等化器１１の出力Ｘ［ｋ’］、および、ノンリニアキャンセラー（ＮＬＣ）の識別値Ａ’［ｋ’］に基づいて符号間干渉（ＩＳＩ）データを計算する。
さらに、この符号間干渉（ＩＳＩ）データをルックアップテーブルを構成する符号間干渉（ＩＳＩ）データを記憶するＲＡＭに書き込む機能を有する。
再生等化器１の各部分は、再生等化器７について同一符号を付した各部分に同じである。
【００４７】
線形等化器１１は、アナログフィルタ等で構成され、入力信号としてのアナログ形式の再生信号の波形整形を行う。
第１の２値識別器１２は、線形等化器１１における線形等化後のアナログ形式の再生信号Ｘ [ｋ] を入力信号とし、この再生信号Ｘ [ｋ] を１または０の２値に仮識別する仮識別器として機能する。
２ｎ段のディレーライン１３は、第１の２値識別器１２から出力される仮識別値Ａ [ｋ] からルックアップテーブル１４用のアドレス｛Ａ｝を生成するために仮識別値Ａ [ｋ] を遅延する。
【００４８】
ルックアップテーブル１４は、ＲＡＭおよびその周辺回路から構成され、符号間干渉（ＩＳＩ）データを記憶する。
ｎ段のディレーライン１５は、線形等化器１１の出力を遅延させ、演算回路１６に対して入力する。
演算回路１６は、ｎ段のディレーライン１５の出力からルックアップテーブル１４の出力を減算する。
第２の２値識別器１７は、演算回路１６の出力を識別し、最終的な識別値を出力する。
ＩＳＩ計算回路１８は、符号間干渉（ＩＳＩ）データを計算してルックアップテーブル１４のＲＡＭに書き込む。
【００４９】
以下、Ｘ［ｋ］と記す信号は線形等化後の再生信号を示す。
Ａ［ｋ］と記す信号は線形等化後の再生アナログ信号について２値識別を行った仮識別値を示す。
ＩＳＩ［ｋ］と記す信号は、ある時点ｋの 前後のビットの組み合わせからなるルックアップテーブル１４から読み出された符号間干渉（ＩＳＩ）データを示す。
Ｙ［ｋ’］と記す信号は符号間干渉を除去した再生信号を示す。
Ａ’［ｋ］と記す信号はノンリニアキャンセル識別値を示す。
Ｘ [ｋ’] は、線形等化後の再生信号Ｘ [ｋ] をディレイライン１５で遅延させた後の再生信号を示す。
また、ｋはディレイライン１５を通る前のある時点、ｋ’はディレイライン１５を通った後のある時点を示し、ｋ’＝ｋ−ｎの関係にある。
【００５０】
図２は、ＩＳＩ計算回路１８の構成を示す図である。
図２において、ＲＡＭ１８０は、仮符号間干渉の値ＬＩＳＩ｛Ａ’｝と仮アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝等を記憶するＲＡＭである。
ＲＯＭ１８１は、ＣＰＵ１８２で実行される符号間干渉（ＩＳＩ）算出等に使用される計算プログラムを記憶している。
ＣＰＵ１８２は、ＲＯＭ１８１に記憶された計算プログラムに基づいて実際に符号間干渉（ＩＳＩ）の計算を行なうＣＰＵである。
【００５１】
以下、再生等化器１の動作、特にＣＰＵ１８２の動作について説明する。
まず、ＩＳＩ計算回路１８における、符号間干渉（ＩＳＩ）データの計算方法を説明する。
最初に、ＲＡＭ１８０のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝および、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０に（クリア）して初期化処理を行う。
つまり、次式で示す処理を行い、全ての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、およびアドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝のＲＡＭ１８０上の記憶領域を初期化（０に）する。
【００５２】
【数１】
ＩＳＩ｛Ａ’｝ ←０
ＬＩＳＩ｛Ａ’｝ ←０
Ｎ｛Ａ’｝ ←０ ・・・（１）
【００５３】
ここで、２値識別器１７で識別した識別値Ａ’［ｋ’−ｎ］を除く２ｎ個の識別値Ａ’［ｊ］｛ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ｝によって決定されるアドレスをアドレス｛Ａ’｝と記し、２値識別器１２で識別した仮識別値Ａ［ｋ’］を除く２ｎ個の仮識別値Ａ［ｉ］｛ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ｝によって決定されるアドレス｛Ａ｝と区別する。
【００５４】
説明上、線形等化器１１の再生信号Ｘ［ｋ］の振幅は、±１に規格化されたものとして取扱い、この再生信号Ｘ［ｋ］について０を閾値にして２値（１，０）に識別する。
このとき、識別値Ａ’［ｋ］＝１に目標値Ｂ’［ｋ］＝１を、識別値Ａ’［ｋ］＝０に目標値Ｂ’［ｋ］＝−１を対応させると、目標値Ｂ’ [ｋ] ＝±１が線形等化器１１の再生信号Ｘ［ｋ］の目標値になるので、（Ｘ［ｋ］−Ｂ’［ｋ］）がある時点ｋの符号間干渉（ＩＳＩ）データになる。
【００５５】
次に、再生信号Ｘ［ｋ’−ｎ］と目標値Ｂ’［ｋ’−ｎ］の差をある時点の符号間干渉（ＩＳＩ）データとして、該当するアドレスの仮符号間干渉データＬＩＳＩ｛Ａ’｝に加え、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。
つまり、次式の処理を行い、この処理結果によりＲＡＭ１８０の記憶内容を変更する。
【００５６】
【数２】
【００５７】
次に、あるアドレス｛Ａ’｝の仮符号間干渉（ＩＳＩ）が予め設定された回数Ｍだけ加えられた場合、仮符号間干渉（ＩＳＩ）を各アドレスの加算回数Ｍで除算して仮符号間干渉（ＩＳＩ）の平均値を計算する。
この除算結果とＲＡＭ１８０の符号間干渉（ＩＳＩ）とを加えてその平均を算出し、この算出結果を新たにＲＡＭ１８０に書き込むとともに、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。
つまり、次式の処理を行い、この処理結果によりＲＡＭ１８０の記憶内容を変更する。
【００５８】
【数３】
ＩＳＩ｛Ａ’｝←（ＩＳＩ｛Ａ’｝＋ＬＩＳＩ｛Ａ’｝／Ｍ）／２
Ｎ｛Ａ’｝←０ ・・・（３）
【００５９】
ここでは仮符号間干渉（ＩＳＩ）の平均値とＲＡＭの符号間干渉（ＩＳＩ）データを同じ比率０．５ :０．５で加えて平均を計算しているが、この比率は（α :１−α）（０＜α＜１）であれば任意のものでよい。
しかし、ＲＡＭ１８０の動作速度が遅い等の理由により、１クロックの周期の間に符号間干渉（ＩＳＩ）データの読み出しと書き込みが不可能な場合がある。
このような場合には、ＶＴＲ装置のヘッド（図示せず）とテープ（図示せず）が接触し、再生等化器１に対する入力信号が存在する期間は仮符号間干渉の値ＬＩＳＩ｛Ａ’｝とアドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝をＲＡＭ１８０に更新するのみとし、ヘッドとテープが接触していない間に符号間干渉データＩＳＩ｛Ａ’｝を更新する処理を行ってＲＡＭ１８０の内容を更新すればよい。
【００６０】
上述したＣＰＵ１８２における符号間干渉（ＩＳＩ）データの算出処理をフローチャートを参照して説明する。
図３は、第１の実施例における符号間干渉（ＩＳＩ）データの算出処理を示すフローチャートである。
【００６１】
図３において、
ステップ０１（Ｓ０１）において、ＣＰＵ１８２は、アドレスＡ’の値を０クリアする。
ステップ０２（Ｓ０２）において、ＲＡＭ１８０のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、および、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０に（クリア）する。つまり、式１に示した処理を行う。
ステップ０３（Ｓ０３）において、ＣＰＵ１８２はアドレスＡ’の値に１を加算する。
ステップ０４（Ｓ０４）において、ＣＰＵ１８２はアドレスＡ’の値を判断する。
アドレスＡ’が所定の値以上である場合には初期化処理を終了してＳ０５の処理に進み、所定の値以下である場合にはＳ０２の処理に進む。
【００６２】
ステップ０５（Ｓ０５）において、ＣＰＵ１８２は新たなノンリニアキャンセラ識別値Ａ’ [ｋ] が得られたか否かを判断する。
得られた場合Ｓ０６の処理に進み、得られなかった場合Ｓ０５の処理に留まる。
ステップ０６（Ｓ０６）において、ＣＰＵ１８２は、再生信号Ｘ［ｋ’−ｎ］と目標値Ｂ’［ｋ’−ｎ］の差をある瞬間の符号間干渉（ＩＳＩ）データとして、該当するアドレスの仮符号間干渉データＬＩＳＩ｛Ａ’｝に加え、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。
つまり、式２に示した処理を行う。
ステップ０７（Ｓ０７）において、ＣＰＵ１８２は、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝が所定の回数Ｍを超えたか否かを判断する。
超えた場合Ｓ０８の処理に進み、超えない場合Ｓ０５の処理に進む。
ステップ０８（Ｓ０８）において、ＣＰＵ１８２は次式の処理を行い、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。
【００６３】
【数４】
【００６４】
ステップ０９（Ｓ０９）において、式４で得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝をＲＡＭ１８０に記憶する。
【００６５】
以上述べたような非常に簡単な計算で、必要な符号間干渉（ＩＳＩ）データを自動的に生成することができる。
なお、最初はすべての符号間干渉（ＩＳＩ）データは０になっているので、初期段階においては線形等化器１１による仮識別値Ａ［ｋ］と同じものが識別値Ａ’［ｋ］に出力される。
したがって、何回か符号間干渉（ＩＳＩ）データの更新を行なうまでは再生等化器１の効果を得ることはできない。
【００６６】
また、線形等化器１１による仮識別値に多くの誤りが含まれているような場合もある。
このような場合には適切な符号間干渉（ＩＳＩ）データをルックアップテーブル１４から読み出して符号間干渉を除去することができない。
従って、再生等化器１を適切に動作させるためには、ある程度以上に良好な調整がなされた線形等化器１１を用いることが必要とされる。
しかしながら、ある程度以上に良好な調整がなされた線形等化器１１を用いることが必要となることは、本発明の再生等化器１に新たに発生した欠点とはいえない。
むしろ、符号間干渉（ＩＳＩ）データを予め演算等により求め、求められた符号間干渉（ＩＳＩ）データを初期設定する必要がないというメリットのほうが大きい。
言うまでもないが、すでに以前の符号間干渉（ＩＳＩ）データがあるときは、符号間干渉データＩＳＩ｛Ａ’｝の初期値にはそれを使えばよい。
ただしこの場合、図３中に示すＳ０１の処理のような符号間干渉データＩＳＩ｛Ａ’｝の初期化は行わない。
【００６７】
ＩＳＩ計算回路１８により以上に述べたような方法で得られた符号間干渉（ＩＳＩ）データは、再生等化器１において、再生等化器７で説明したのと同様な方法で、再生信号の識別に使用される。
つまり、磁気記録媒体から読み出したアナログ形式の再生信号を線形等化器１１で線形等化する。
線形等化器１１から出力された再生信号Ｘ［ｋ］に基づいて、２値識別器１２で仮識別された仮識別値Ａ［ｋ］（Ａ［ｋ］＝１，０）は、それぞれが単位時間の遅延を与える遅延要素が２ｎ段従属接続されたディレーライン１３を介してルックアップテーブル１４のアドレス｛Ａ｝になる。
【００６８】
アドレス｛Ａ｝は２ｎビットであり、このアドレス｛Ａ｝は符号間干渉（ＩＳＩ）データを差し引く前の再生信号Ｘ［ｋ］を識別した結果である、（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただし、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］によって決定される。
【００６９】
ルックアップテーブル１４から読みだされたアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ｝を、演算回路１６においてｎ段のディレーライン１５の出力Ｘ［ｋ’］から差し引いて符号間干渉（ＩＳＩ）が除去された再生信号Ｙ［ｋ’］を作る。
この再生信号Ｙ［ｋ’］を第２の２値識別器１７で２値識別し、この２値識別結果を最終的な識別値Ａ’［ｋ’］とする。
【００７０】
以下、本発明の信号処理システムおよびその方法の第２の実施例について説明する。
第１の実施例において説明したＩＳＩ計算回路１８による符号間干渉（ＩＳＩ）データの生成方法を符号間干渉（ＩＳＩ）データ生成の基本方法とする。
基本方法においては、符号間干渉（ＩＳＩ）データを差し引いた後の演算回路１６の再生信号Ｙ［ｋ’］を２値識別器１７で識別した結果の識別値Ａ’［ｋ’］を用いて、ある時点ｋ’の符号間干渉（ＩＳＩ）データを計算する。
【００７１】
さらに、識別値Ａ’［ｋ’−ｎ］を除いた２ｎ個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ）によって２ｎビットのアドレス｛Ａ’｝を決定し、このアドレス｛Ａ’｝を用いて符号間干渉（ＩＳＩ）データを作成してルックアップテーブル１４に書き込む。
【００７２】
仮識別値Ａ［ｋ’］を除いた２ｎ個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）によって指定される２ｎビットのアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データをＲＡＭ１８０から読み出して線形等化後のアナログ形式の再生信号Ｘ［ｋ’］から差し引いている。
以下に説明する第２の実施例における符号間干渉（ＩＳＩ）データの決定方法は、基本方法の変形例である。
【００７３】
図４は、第２の実施例における符号間干渉（ＩＳＩ）データの決定方法に使用されるＩＳＩ計算回路１８ａの構成を示す図である。
ＩＳＩ計算回路１８ａにおいては、図２に示したＩＳＩ計算回路１８の構成に加え、ＲＡＭ１８４が付加されている。
第２の実施例においては、ＲＡＭ１８０とＲＡＭ１８４を交互に使用して符号間干渉（ＩＳＩ）データを算出する処理が行われる。
つまり、ルックアップテーブル１４として２2n個の符号間干渉（ＩＳＩ）データを格納するＲＡＭを２つ用意して２並列にし、符号間干渉（ＩＳＩ）データ作成の際に該当識別値Ａ’［ｋ’］が１か０かに応じて使い分ける。
ＣＰＵ１８２は、識別値Ａ’［ｋ’−ｎ］を含む（２ｎ＋１）個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ）によって（２ｎ＋１）ビットのアドレス｛Ａ’｝を決定し、符号間干渉（ＩＳＩ）データを生成する。
該作成された符号間干渉データは識別値Ａ’［ｋ’］が１の場合にはＲＡＭ１８０に、識別値Ａ’［ｋ’］が０の場合にはＲＡＭ１８４に書き込まれる。
【００７４】
識別値Ａ’［ｋ’］を読み出す場合、仮識別値Ａ［ｋ’］を除く仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）で仮識別値Ａ［ｋ’］＝１のときのＩＳＩ｛Ａ＋｝をＲＡＭ１８０から、仮識別値Ａ［ｋ’］＝０のときのＩＳＩ｛Ａ−｝をＲＡＭ１８４からこれらのデータを同時に読み出し、この二つを平均してから再生信号Ｘ［ｋ’］から差し引く。
この方法では回路規模は大きくなるが、符号間干渉（ＩＳＩ）データの信頼性が向上する。
【００７５】
以下、第２の実施例におけるＣＰＵ１８２の処理をフローチャートを参照して説明する。
図５は、第２の実施例における符号間干渉（ＩＳＩ）データ決定の処理を示すフローチャートである。
図５において、
ステップ１１（Ｓ１１）において、ＣＰＵ１８２は、ＲＡＭ１８０、１８４のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ＋｝，ＬＩＳＩ｛Ａ−｝、および、アドレス｛Ａ±｝の発生回数Ｎ｛Ａ＋｝，Ｎ｛Ａ−｝を０クリアして初期化する。
ステップ１２（Ｓ１２）において、ＣＰＵ１８２は、新たな識別値Ａ”［ｋ］が得られたか、否かを判断する。
得られた場合Ｓ１３の処理に進み、得られなかった場合Ｓ１２の処理に留まる。
ステップ１３（Ｓ１３）において、ＣＰＵ１８２は、識別値Ａ”［ｋ］が０か否かを判断する。
識別値Ａ” [ｋ] が０である場合Ｓ１４の処理に進み、０でない場合Ｓ１８の処理に進む。
ステップ１４（Ｓ１４）において、ＣＰＵ１８２は次式に示す処理を行う。
【００７６】
【数５】
【００７７】
ステップ１５（Ｓ１５）において、ＣＰＵ１８２はアドレス｛Ａ−｝の発生回数Ｎ｛Ａ−｝が、所定の数値Ｍ以上か否かを判断する。
発生回数Ｎ｛Ａ−｝が所定の数値Ｍ以上である場合にはＳ１６の処理に進み、所定の数値Ｍ未満である場合にはＳ１２の処理に進む。
ステップ１６（Ｓ１６）において、ＣＰＵ１８２は次式に示す演算を行う。
【００７８】
【数６】
【００７９】
ステップ１７（Ｓ１７）において、ＣＰＵ１８２はＳ１６の処理により得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ−｝の値をＲＡＭ１８４に記憶
する。
【００８０】
ステップ１８（Ｓ１８）において、ＣＰＵ１８２は次式に示す演算を行う。
【００８１】
【数７】
【００８２】
ステップ１９（Ｓ１９）において、ＣＰＵ１８２はアドレス｛Ａ＋｝の発生回数Ｎ｛Ａ＋｝が、所定の数値Ｍ以上か否かを判断する。
発生回数Ｎ｛Ａ＋｝が所定の数値Ｍ以上である場合にはＳ１６の処理に進み、所定の数値Ｍ未満である場合にはＳ１２の処理に進む。
ステップ２０（Ｓ２０）において、ＣＰＵ１８２は次式に示す演算を行う。
【００８３】
【数８】
【００８４】
ステップ２１（Ｓ２１）において、ＣＰＵ１８２はＳ１６の処理により得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝をＲＡＭ１８０に記憶する。
【００８５】
図６は、第２の実施例におけるＲＡＭ１８０、１８４から符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す際の処理を示すフローチャートである。
図６において、
ステップ３１（Ｓ３１）において、ＣＰＵ１８２はＲＡＭ１８０、１８４から符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す。
ステップ３２（Ｓ３２）において、ＣＰＵ１８２は符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝の平均値を算出する。
【００８６】
以下、本発明の信号処理システムおよびその方法の第３の実施例について説明する。
図７は、第３の実施例の本発明の再生等化器２の構成を示す図である。
再生等化器２の各部分は、再生等化器１の同一符号を付した部分に同じである。
再生等化器１の構成では符号間干渉（ＩＳＩ）を差し引いた後の演算回路１６の再生信号Ｙ［ｋ’］を識別した識別値Ａ’［ｋ’］を用いて符号間干渉（ＩＳＩ）データを作成している。
これは一般に２値識別器１２の識別値Ａ［ｋ］よりも２値識別器１７での識別値Ａ’［ｋ’］の方が信頼性が高いからである。
しかし、テープに欠陥が多い場合、あるいは再生信号のエンベロープ変動が大きい場合には、突発的にノンリニアキャンセラー（ＮＬＣ）の識別結果Ａ’ [ｋ’] の方が信頼性が低くなることがある。
【００８７】
このような場合、演算回路１６の再生信号Ｙ［ｋ’］を識別した結果から符号間干渉（ＩＳＩ）データを作成すると、演算回路１６の再生信号Ｙ［ｋ’］が不適切な値を示し始めた場合に符号間干渉（ＩＳＩ）データが収束しなくなってしまうおそれがある。
そこで、再生等化器２においては、符号間干渉（ＩＳＩ）データの作成に線形等化器１１の再生信号Ｘ［ｋ］を識別した結果Ａ [ｋ] を用いている。
【００８８】
以上述べた再生等化器２については、ＩＳＩ計算回路１８における計算方法について、基本方法と第２の実施例における符号間干渉（ＩＳＩ）データの決定方法の両方が適用可能である。
同様な考え方から、再生等化器２の構成を再生等化器１と同じとし、再生信号のエンベロープＸ [ｋ] を常に監視し、このエンベロープが不良になった場合には仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止してもよい。
つまり、図８に点線で示すように線形等化器１１からの再生信号Ｘ [ｋ] のエンバロープをモニタ回路３０を設けて監視し、モニタ回路３０がエンベロープの不良を検出した場合、ＩＳＩ計算回路１８に仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止させるように構成してもよい。
【００８９】
また、２値識別器１２の後段のＥＣＣ回路でエラーレートが悪くなってことを検知して、その間は仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止してもよい。
また、仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止する代わりに、再生等化器１と再生等化器２を設け、再生等化器１と再生等化器２を切り替えるように構成してもよい。
または、再生等化器２において破線で示すように、ＩＳＩ計算回路１８に２値識別器１２の識別値Ａ［ｋ］の他に２値識別器１７の識別値Ａ’［ｋ’］の入力し、これらを選択的に使用するように構成してもよい。
また、エラーレートが劣化し続ける場合には、いったんルックアップテーブル１４の符号間干渉（ＩＳＩ）データをすべてクリアする方法をとるのも有効である。
【００９０】
以下、本発明の信号処理システムおよびその方法の第４の実施例について説明する。
以上に述べた各実施例においては、２値識別器１２、１７を用いて再生信号を（１，０）の値に識別する場合に限って説明した。
第４の実施例においては、再生等化器１および再生等化器２の応用例として、再生等化器１および再生等化器２をＰＲIV（パーシャルレスポンス クラスIV）に適用する。
【００９１】
図９は、第３の実施例の本発明の再生等化器３の構成を示す図である。
ここで説明しない再生等化器３の各部分は、再生等化器１および再生等化器２の同一符号を付した各部分に同じである。
再生等化器３は再生等化器１と類似の構成となっている。
再生等化器１をＰＲIV方式に適用するためには、以上に述べたような仮識別値Ｂ［ｋ］の組合せから（２ｎ＋２）ビットのアドレス｛Ａ｝を発生するようなデコーダーを付加する必要がある。
つまり、再生等化器３は２つの３値識別器２１、２２と２種類のＰＲIVデコーダー２３、２４がある点で、再生等化器１と異なっている。
【００９２】
ＰＲIV方式では、記録データを２ビット遅延（ｍｏｄ２）加算によるプリコーディングをしてから記録する。
単位パルスに対する再生信号の応答が（１，０，−１）になるように線形等化器１１を用いて等化した再生信号Ｘ［ｋ］を、±０．５を閾値として１，０，−１からなる仮識別値Ｂ［ｋ］に識別したのち、１と−１を１に、０を０にデコードして仮識別値Ａ［ｋ］とする。
【００９３】
第１の実施例または第２の実施例に符号間干渉（ＩＳＩ）データ計算方法に基づいて、２ｎ＋１個の仮識別値Ｂ［ｋ］をそのまま用いてアドレスを決定すると、これは３値なので３2n+1の組合せがある。
しかしＰＲIV方式の場合、奇数系列と偶数系列は独立したＮＲＺＩであるとみなすことが可能である。よって、２値（１と０）にデコードした後の２2n+1の組合せに加えて、奇数系列と偶数系列それぞれのＮＲＺＩの状態（１または０の２状態ずつ）を考えればよい。
【００９４】
着目しているビットに最も近い奇数個前のビットの非０が（−１）であれば（Ａｏｄｄ＝０）とし、１であれば（Ａｏｄｄ＝１）とする。同様に着目しているビットに最も近い偶数個前のビットの非０が−１であれば、（Ａｅｖｅｎ＝０）とし、１であれば（Ａｅｖｅｎ＝１）とする。
【００９５】
以上に述べた方法により、（２ｎ＋１）個の仮識別値によって発生する組合せは２2n+3通りであり、仮識別値Ｂ［ｋ’］は改めて識別するから無視すると、２ｎ＋２ビットのアドレスになる。
図１１にｎ＝３の場合を例に、仮識別値Ｂ［ｋ］と仮識別値Ａ［ｋ］および（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を表形式で示す。
【００９６】
図９において、第１の３値識別器２１は、線形等化器１１の出力を３値に仮識別する。
第２の３値識別器２２は、演算回路１６の出力を３値に識別する。
ある。
３値識別器２１、２２は±０．５を閾値として（１，０，−１）の値に識別する。
第１のＰＲIVデコーダー２３は、必要な符号間干渉（ＩＳＩ）データを読み出すために仮識別値Ａ［ｋ］からアドレス｛Ａ｝を発生させる。
【００９７】
第１のＰＲIVデコーダー２３は、第１の３値識別器２１の仮識別値Ｂ [ｋ] をＰＲIVデコードする。
第２のＰＲIVデコーダー２４は、第１の３値識別器２２の仮識別値Ｂ’［ｋ’］をＰＲIVデコードし、ＩＳＩ計算回路１８で必要になるアドレス｛Ａ’｝を発生させるとともに、１と０からなる最終的な識別値Ａ’［ｋ］を得る。
再生等化器３のＩＳＩ計算回路１８は、ＰＲIVデコーダ２４による仮識別値をアドレス｛Ａ’｝とし、ディレイライン１５から出力される再生信号Ｘ［ｋ’］、および、最も信頼性の高い３値識別器２２の識別結果Ｂ’ [ｋ] を仮識別値として用いて符号間干渉（ＩＳＩ）データを算出する。
【００９８】
以下、Ｂ［ｋ］と記す信号は仮識別値、Ｂ’［ｋ］と記す信号はノンリニアキャンセル識別値Ａ’［ｋ］は、ＰＲIVデコード後のノンリニアキャンセル識別値を示す。
なお、再生信号Ｘ［ｋ］の目標値としては識別値Ｂ’［ｋ］がそのまま用いられる。
このＰＲIV方式への応用例に関しても、図１０に破線で示すように上記基本方法および第２の実施例および第３の実施例で述べた符号間干渉（ＩＳＩ）データの決定方法の組合せ、つまり３値識別器２１の仮識別値Ｂ [ｋ] とＰＲIVデコーダー２３のノンリニアキャンセル識別値Ａ’［ｋ］に基づいて符号間干渉（ＩＳＩ）データを算出することも可能である。
また、ＰＲIV方式以外に応用する場合も、同様なデコーダーを用いて識別値を必要最小限なビット数のアドレスに変換すればよい。
【００９９】
実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前のアナログ形式の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値を記録データと比較したときのエラーレートを図１２に示す。
【０１００】
図１２においてＮＬＣと示したのものが、再生等化器３をＰＲIV方式に適用した場合の結果である。
連続した再生信号データの数は約２００００個で、符号間干渉（ＩＳＩ）データの初期値はすべて０を入れてＭ＝６４で更新している。
この中でエラーレートの改善効果が最も得られているのは７タップのトランスバーサルフィルターにｎ＝３のノンリニアキャンセラーを適用した場合であり、エラーレートが２．３８×１０-3から２．４６×１０-4になり、約（１／１０）にエラーが減少している。
トランスバーサルフィルターのタップ数が多くなるに従い等化誤差が小さくなるので再生等化器３による改善効果はかえって小さくなるが、ｎ＝３のノンリニアキャンセラーを用いることで約（１／４）にエラーが減少している。
【０１０１】
以下、本発明の信号処理システムおよびその方法の第５の実施例について説明する。
図１３は、本発明の再生等化器４の構成を示す図である。
再生等化器４は、ＮＲＺＩ符号用のビタビ復号器２５、２６を偶数系列用と奇数系列用に２個並列に使用し、これらの仮識別値Ｂ［ｋ−ｍ］および仮識別値Ｂ’［ｋ’−ｍ］をルックアップテーブル１４のアドレス｛Ａ｝の決定に使用するものである。
図１３において、第１のビタビ復号器（ＶＤ）２５は、線形等化器１１の出力信号Ｘ［ｋ] に基づいて仮識別し、１，０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力する。
第２のビタビ復号器（ＶＤ）２６は、符号間干渉（ＩＳＩ）を差し引かれたあとの再生信号Ｙ［ｋ’］に基づいて、１または０の２値の識別値Ｂ’［ｋ’−ｍ］を出力するＰＲIV用ビタビ復号を行う。
以下、β［ｋ］は、ＰＲIV該当系列の状態、ｍはビタビ復号器（ＶＤ）２５で識別結果が確定するまでのビット数を示す。
【０１０２】
アドレス発生器２７は、第１のビタビ復号器２５による仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビット分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β［ｋ−ｍ−ｎ−２] を、（２ｎ＋２）ビットのアドレス｛Ａ｝としてルックアップテーブル１４に与える。
（２ｎ＋ｍ）段のディレーライン２８は、再生信号Ｘ［ｋ] を（ｍ＋ｎ）動作周期分遅延させて遅延出力Ｘ［ｋ’] を出力する。
ここで説明しない再生等化器４の各部分は、再生等化器１の同一符号を付した部分に相当する。また、図１３中に点線で囲った部分を単にＮＬＣ１０と呼ぶ。
【０１０３】
以下、再生等化器４の動作について説明する。
第１のビタビ復号器２５は、線形等化器（図示せず）の出力信号Ｘ［ｋ] を仮識別し、１または０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力する。
【０１０４】
アドレス発生器２７は、第１のビタビ復号器２５から出力される仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビット分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β［ｋ−ｍ−ｎ−２] を、２ｎ＋２ビットのアドレス｛Ａ｝をルックアップテーブル１４に出力する。
【０１０５】
このアドレス｛Ａ｝を受けたルックアップテーブル１４は、対応する符号間干渉（ＩＳＩ）データＩＳＩ [ｋ’] を演算回路１６に出力する。
（２ｎ＋ｍ）段のディレーライン２８は再生信号Ｘ［ｋ］を（ｍ＋ｎ）動作周期分遅延させた遅延信号Ｘ［ｋ’］を演算回路１６に対して入力する。ここで、（ｋ’＝ｋ−ｎ−ｍ）である。
演算回路１６は、遅延信号Ｘ［ｋ’］から前記符号間干渉（ＩＳＩ）データＩＳＩ [ｋ’] を減算して再生信号Ｙ [ｋ’] を算出し、第２のビタビ復号器２６に対して入力する。
第２のビタビ復号器２６は、遅延信号Ｘ［ｋ’］から前記符号間干渉（ＩＳＩ）データを減算した再生信号Ｙ［ｋ’］に基づいて１または０の２値の識別値Ｂ’［ｋ’−ｍ］を出力する。
【０１０６】
ここで用いたビタビ復号器２５、２６とアドレス発生器２７についてさらに説明する。
第１の実施例〜第４の実施例で述べた各ノンリニアキャンセラー（ＮＬＣ）をＰＲIV方式に適用するためにはＰＲIVデコーダーが必要となる。
しかし、ビタビ復号器２５、２６の出力はすでにデコードされており、１に識別されたときの符号は偶数系列または奇数系列のＮＲＺＩの状態としてビタビ復号器２５、２６の内部で復号に用いられている。
従って、ビタビ復号器２５、２６の出力をアドレスの決定に用いることにより回路を簡略化することが可能である。
ビタビ復号器２５、２６はＮＲＺＩ符号用のビタビ復号器を偶数系列用と奇数系列用に２個並列に使用し、ＰＲIV用のビタビ復号器としたものである。
ここで状態βという値が用いられているが、これが各系列の状態を表している。通常のビタビ復号器では仮識別値Ｂ［ｋ−ｍ］だけを出力し、状態βは内部で用いるだけであるが、本発明におけるビタビ復号器２５、２６では、ｋという瞬間の該当するＮＲＺＩ系列の状態βを状態β［ｋ］として出力している。
【０１０７】
一方、ある時点ｋにアドレス｛Ａ｝として必要なのは、仮識別値Ｂ［ｋ−ｍ−ｎ］が確定する直前の各系列の状態である。この直前の各系列の状態は前述したように、仮識別値Ｂ［ｋ］が１であった場合に目標値は＋１かあるいは−１であるかの情報である。したがって、アドレス発生器２７は状態β［ｋ］を（ｍ＋ｎ−１）動作周期分遅延させる（ｍ＋ｎ−１）段のレジスターと、仮識別値Ｂ［ｋ−ｍ］を格納する２ｎ段のレジスターによって構成され、状態β［ｋ−ｍ−ｎ−１］，状態β［ｋ−ｍ−ｎ−２］と仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）を組合せてアドレス｛Ａ｝とする。
【０１０８】
以下、本発明の信号処理システムおよびその装置の第６の実施例について説明する。
図１４は、本発明の再生等化器５の構成を示す図である。
再生等化器５は、再生等化器４に前記ＩＳＩ計算回路１８を加えたものである。
図１４において、ＩＳＩ計算回路１８は（２ｎ＋ｍ）段のディレーライン２８の出力信号Ｘ［ｋ’］と第２のビタビ復号器２６による識別値Ｂ’［ｋ’−ｍ］および状態β［ｋ’］から、内部のディレーによってＸ［ｋ’−ｎ−ｍ] ，状態β［ｋ’−ｍ−ｎ−１］，状態β［ｋ’−ｍ−ｎ−２］，識別値Ｂ’［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍ）を作り、これらを用いて符号間干渉（ＩＳＩ）データを計算して、適時、ルックアップテーブル１４の符号間干渉（ＩＳＩ）データを更新する。
その他の再生等化器５の各部分は、再生等化器４について同一の符号を付した各部分に同じである。
【０１０９】
図１４に示した再生等化器５のような構成とすることにより、符号間干渉（ＩＳＩ）データをルックアップテーブル１４に手動により設定することが不要なビット識別器を実現することができる。
なお、この場合はＩＳＩ計算回路１８の内部でＲＡＭのアドレスを計算する必要があるので、第２のビタビ復号器２６からも状態β［ｋ’］を出力している。以上に述べた各実施例で説明したＩＳＩ計算回路１８のいずれもが適用可能である。
つまり、ＩＳＩ計算回路１８は、例えば図１５中に破線で示すようにビタビ復号器２５の仮識別値Ｂ [ｋ] および状態β［ｋ］から符号間干渉データを算出するように構成してもよい。
【０１１０】
以下、第７の実施例について説明する。
図１６は、本発明の再生等化器６の構成を示す図である。
再生等化器６は、第２のビタビ復号器２６、アドレス発生器２７、（ｎ＋ｍ）段のディレーライン２８、およびルックアップテーブル１４、つまり、ノンリニアキャンセラー（ＮＬＣ）と第１のビタビ復号器２６を組み合わせ単位９とし、それを多段接続したものである。
以下、Ｘ［ｋ(j) ］と記す信号は、（ｎ＋ｍ）段のディレーライン２８をｊ回通った再生信号、Ｂ’［ｋ(N) ］と記す信号は、Ｎ段の組み合わせ単位ユニット（ＮＬＣ＋ＶＤ）９による識別結果を示す。
【０１１１】
この組み合わせ単位ユニット９の構成を図１７に示す。
図１７に示す各部分は、再生等化器５の同一符号を付した各部分に同じである。
再生等化器６においては、線形等化後の再生信号を遅延させたＸ［ｋ−ｊ（ｎ＋ｍ）］とｊ段目の第２のビタビ復号器２６による識別値Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］を次の段に渡している。
つまり、再生等化器６は、図１６に示すように上記組み合わせ単位ユニットを多段結合して前後に第１のビタビ復号器２５とＩＳＩ計算回路１８を配する構成のＰＲIV用のビット識別器である。
再生等化器６では、より信頼性の高い仮識別値によって符号間干渉（ＩＳＩ）データを読み出して再生信号から差し引くことで、再生等化器４および再生等化器５よりさらにエラーレートを向上させることができる。
【０１１２】
また、符号間干渉（ＩＳＩ）データは最終段のビタビ復号器（ＶＤ）の識別値に基づいて作成されるので、再生等化器５よりもデータ自体の信頼性が高くなる。なお、エラーレートの上限は等化後の再生信号のＳ／Ｎによって規定されるので、前記組み合わせ単位ユニットの段数を多くとればいくらでもエラーレートが向上するわけではなく、段数を多くしていくと（Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］＝Ｂ’［ｋ−（ｊ＋１）（ｎ＋ｍ）−ｍ］）となって飽和する。
従って、組み合わせ単位ユニットを２〜３段設けることにより充分な効果を得ることできる。
【０１１３】
図１８は、実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値と記録データを比較した場合のエラーレートを示す図である。
【０１１４】
連続した再生信号データの数は約２００００個であり、この実験用ディジタルＶＴＲの１トラック分に相当する。ノンリニアキャンセラー（ＮＬＣ）はｎ＝３のものを適用し、符号間干渉（ＩＳＩ）データの初期値はすべて０を入れて識別が進むにしたがって自動的に更新している。図１８でＴＤと記したものは閾値検出の結果であり、再生等化器５に相当するビット識別器を適用した結果をＶＤ→ＮＬＣ→ＶＤで示したものである。
この中で最も大きなエラーレートの向上が得られているのは７タップのトランスバーサルフィルターに本発明を適用した場合であり、ＴＤの（１／１００）、単体のビタビ復号器（ＶＤ）およびノンリニアキャンセラー（ＮＬＣ）に比べて、約（１／１０）にエラーが減少している。
【０１１５】
【発明の効果】
以上述べたように本発明によれば、テーブルルックアップ型のノンリニアキャンセラー（ＮＬＣ）において、初期設定も含めて外部からの調整を必要とせず、また、十分に長い前後のビットを考慮して再生信号の等化処理が可能な信号処理システムを提供することができる。
また、テープ，ヘッドの特性の変化やばらつきを補償することができ、また、仮識別値に含まれるエラーを少なくすることがでる。
また、仮識別値にエラーが含まれていてもエラーの伝播が少なく、また、符号間干渉が減少するとともにノイズの相関が減少し、信号電力有効利用を図ることができ、また、簡単な回路構成で実現でき、良好なエラーレートが得られる信号処理システムとその方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の再生等化器の構成を示す図である。
【図２】ＩＳＩ計算回路の構成を示す図である。
【図３】第１の実施例における符号間干渉（ＩＳＩ）データの算出処理を示すフローチャートである。
【図４】第２の実施例における符号間干渉（ＩＳＩ）データの決定方法に使用されるＩＳＩ計算回路の構成を示す図である。
【図５】第２の実施例における符号間干渉（ＩＳＩ）データ決定の処理を示すフローチャートである。
【図６】第２の実施例におけるＲＡＭから符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す際の処理を示すフローチャートである。
【図７】本発明の第２の実施例の再生等化器の構成を示す図である。
【図８】本発明の第２の実施例の再生等化器の変形例を示す図である。
【図９】本発明の第３の実施例の再生等化器の構成を示す図である。
【図１０】本発明の第３の実施例の再生等化器の変形例を示す図である。
【図１１】図９に示した再生等化器において、ｎ＝３の場合を例に、仮識別値Ｂ［ｋ］、仮識別値Ａ［ｋ］および（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示す図である。
【図１２】実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値を記録データと比較したときのエラーレートを示す図である。
【図１３】本発明の第４の実施例の再生等化器の構成を示す図である。
【図１４】本発明の第５の実施例の再生等化器の構成を示す図である。
【図１５】本発明の第５の実施例の再生等化器の変形例を示す図である。
【図１６】本発明の第６の実施例の再生等化器の構成を示す図である。
【図１７】図１６に示した再生等化器の組み合わせ単位ユニットの構成を示す図である。
【図１８】実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値と記録データを比較した場合のエラーレートを示す図である。
【図１９】再生等化器の構成の例を示す図である。
【符号の説明】
１〜６・・・再生等化器
９・・・組み合わせ単位ユニット
１０・・・ＮＬＣ
１１・・・線形等化器
１２・・・第１の２値識別器
１３・・・２ｎ段のディレーライン
１４・・・ルックアップテーブル
１５・・・ｎ段のディレーライン
１６・・・演算回路
１７・・・第２の２値識別器
１８・・・ＩＳＩ計算回路
２１、２２・・・３値識別器
２３、２４・・・ＰＲIVデコーダー
２５、２６・・・ビタビ復号器
２７・・・アドレス発生器
２８・・・（２ｎ＋ｍ）段のディレーライン
３０・・・モニタ回路
【産業上の利用分野】
本発明は磁気記憶装置の再生信号波形を等化し、記録データの識別を行うのに好適な信号処理システムとその方法に関する。
【０００２】
【従来の技術】
以下、従来の再生等化器について説明する。
ディジタルＶＴＲ等のディジタル磁気記録再生装置においては、ディジタル形式の記録データは一度アナログ形式の記録信号に変換され、磁気ヘッドにより磁気記録媒体上に記憶される。
記録データの再生の際には、磁気記録媒体より磁気ヘッドにより読み出されたアナログ形式の再生信号からディジタル形式の記録データを復元する。
しかし、磁気記録媒体から読み出された再生信号の波形には符号間干渉が生じており、この符号間干渉は記録データの誤り発生の原因となる。
再生信号の波形を整形し、符号間干渉を除去するためには再生等化器が用いられる。
【０００３】
再生等化器としては、コイル（Ｌ）およびコンデンサ（Ｃ）により構成されるアナログフィルター、および、再生信号を単位時間遅延する複数のディレーラインを接続して構成されるトランスバーサルフィルター等の線形等化器（ＬＥ）が通常用いられる。
線形等化器を通過し、波形整形されたアナログ形式の再生信号は閾値識別器に入力され、所定の閾値と大小が比較されて元のディジタル形式の記録データ（再生データ）に戻される。
【０００４】
しかし、再生等化器として線形等化器を使用した場合、線形等化器は再生信号の有効な信号成分と符号間干渉等のノイズ成分とを区別できない。
従って、再生信号を線形等化器の周波数特性によりフィルタリングしてしまい、かえってノイズが強調されてしまうという不具合が生じる。
この不具合を軽減するために、再生等化回路の周波数特性と再生信号のＳ／Ｎ比との適切なトレードオフを図り、最終的に再生するディジタル形式の再生データの誤り率（エラーレート）が最小になるように調整する必要がある。
この不具合を解決する方法としては、以下に述べる方法が従来から知られている。
【０００５】
第１の方法は、再生等化器としてビタビ復号器を使用して、アナログ形式の再生信号の持つＳ／Ｎ比を最大限に利用して識別する方法である。
以下に述べる方法は公知の技術であり、例えば「ディジタルビデオ記録技術」（江藤良純、三田誠一、土居信数著、日刊工業新聞社、１９９０年）ｐ７２〜ｐ８４等に記載されている。
ビタビ復号器は、予め規定された符号間干渉（ＩＳＩ）の値によって区別されるｎ個の状態をｍビットの識別値の組合せによって定義し、１ビット分の復号処理が終わるたびにｎ個の状態を次のｎ個の状態に更新する。
ｎ個の各状態は、それ以前までの識別値の履歴および尤度を有する。
【０００６】
再生信号におけるノイズがガウス分布していると仮定すると、ｎ個の各状態の尤度はノイズが存在しないときの再生信号の値と実際の再生信号の値との差の２乗の総和となる。
可能性のあるすべての前の状態の中で最も尤度が大きくなるものから推移していると判断して、ｎ個の各状態を前の状態から次の状態に更新するとともに、識別値の履歴および尤度も更新する。
【０００７】
このように最も尤もらしい状態推移を繰り返していくと、ある段階で数ビット前までの履歴が一つの履歴に統一され、それまでの識別値が確定する。
この方法ではアナログ形式の再生信号の信号電力を最大限有効に利用して識別するので、通常の閾値識別に比べて非常に低いエラーレートが得られる。
【０００８】
しかし、ビタビ復号を用いるこの方法は、２乗和を計算する必要があるためにその計算を行う回路が必要となり、回路規模が大きくなる。
また、再生データのデータ速度が速い場合、そのデータ速度のクロックで動作させることが困難であるという大きな問題がある。
よって、多状態のビタビ復号器は再生データのデータ速度が速いディジタルＶＴＲなどでは実用化されていない。
【０００９】
ビタビ復号器の最も簡単な適用例として、ＮＲＺＩ方式への適用がある。ＮＲＺＩ方式でディジタル形式の映像信号を記録媒体に記録し、この映像信号を再生し、単位パルスが（１，−１）の値をとるように等化すると状態数は２状態になる。
この方法によれば、２乗和を計算する必要がないので簡単な回路でビタビ復号器を構成することができる。
さらに、パーシャルスポンスクラスIV方式（ＰＲIV）を用いて、記録データを２ビット遅延と（ｍｏｄ２）加算によるプリコーディングしてから記録再生し、単位パルスが（１，０，−１）の値をとるように等化すると、１ビットおきに見ればＮＲＺＩ方式の信号処理になる。
【００１０】
従って、ＮＲＺＩ用の簡単なビタビ復号器を２個並列に用い、データレートの半分の速さで動作させればＰＲIV方式の信号処理への適用が可能となる。
このビタビ復号器のＰＲIV方式への適用は、回路規模および動作速度ともに実用的であるので、最近のディジタルＶＴＲにおいて一般的になりつつある。
【００１１】
以上述べたビタビ復号器では、ノイズに相関がなくてガウス分布すると仮定すると、理論的には閾値識別に比べて３ｄＢのＳ／Ｎ改善効果がある。
しかし、線形等化器を通すことによってノイズは相関を持ち、また、実際にＰＲIVの基準通りに等化することは困難なので、上述のビタビ復号器では理論通りの改善効果を実現できないという問題があった。
【００１２】
第２の方法は、リニアキャンセラー（ＬＣ）、および、ノンリニアキャンセラー（ＮＬＣ）を用いて、ノイズを強調することなく符号間干渉（ＩＳＩ）を抑圧する方法である。
つまり、ある時点の前後のビットの仮識別値の組合せによって規定される符号間干渉（ＩＳＩ）の値を予め設定しておき、これをリニアキャンセラーの出力信号から差し引いてからさらにもう一度識別を行う。
リニアキャンセラー（ＬＣ）は線形歪みに対してのみ有効であるのに対し、ノンリニアキャンセラー（ＮＬＣ）は非線形歪みに対しても有効である。
【００１３】
ノンリニアキャンセラー（ＮＬＣ）を使用した再生等化器の構成方法については種々の方法があるが、等化誤差によって生じる符号間干渉（ＩＳＩ）の長さを十分に考慮でき、なおかつ回路構成が簡単なものとして、テーブルルックアップ型ＮＬＣがある。
テーブルルックアップ型ＮＬＣは、予め符号間干渉（ＩＳＩ）のデータを格納したＲＡＭをルックアップテーブルとし、リニアキャンセラーの出力信号に基づいて閾値識別器によって識別した、ある時点の前後のビットの仮識別値の組合せをアドレスに変換する。
このアドレスを用いて符号間干渉（ＩＳＩ）の値を読み出し、これを再生信号から差し引いた後、この差を第２の閾値識別器で識別を行う。
【００１４】
図１９は、再生等化器７の構成の例を示す図である。
以下、図１９を参照して再生等化器７の動作を説明する。
磁気記録媒体から読み出したアナログ形式の再生信号を線形等化器１１で線形等化し、再生信号Ｘ［ｋ］に基づいて第１の２値識別器１２で仮識別された仮識別値Ａ［ｋ］（Ａ［ｋ］＝１，０）は、それぞれが単位時間の遅延を与える遅延要素が２ｎ段従属接続されたディレーライン１３を介してルックアップテーブル１４のアドレス｛Ａ｝になる。
【００１５】
アドレス｛Ａ｝は２ｎビットであり、このアドレスは符号間干渉（ＩＳＩ）を差し引く前の再生信号Ｘ［ｋ］を識別した結果である（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただし、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］によって決定される。
【００１６】
前後ｎビットずつの仮識別値の組合せによって生じる符号間干渉（ＩＳＩ）を除去するために、ルックアップテーブル１４を構成するＲＡＭは２2nの符号間干渉（ＩＳＩ）データを記憶できる容量を持つ必要がある。
ルックアップテーブル１４から読みだされたアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ｝を、演算回路１６においてｎ段のディレーライン１５の出力Ｘ［ｋ’］から差し引いて符号間干渉（ＩＳＩ）が除去された再生信号Ｙ［ｋ’］を作り、これを第２の２値識別器１７で２値識別した識別値Ａ’［ｋ’］を最終的な識別値とする。
【００１７】
この再生等化器７では、線形等化器１１、２値識別器１２、１７、ディレーライン１３、１５の他にはルックアップテーブル１４用のＲＡＭを持つだけなので回路構成は非常に簡単であり、また、十分に長い前後のビットを考慮して符号間干渉（ＩＳＩ）を除去することが可能なノンリニアキャンセラー（ＮＬＣ）を容易に実現することができる。
【００１８】
しかし再生等化器７は、予め符号間干渉（ＩＳＩ）のデータをルックアップテーブル１４に書き込んでおく必要があり、しかも調整すべき符号間干渉（ＩＳＩ）のデータは前後のビット数ｎに対して２2nの割合で増えていくので、例えば前後５ビットずつを考慮する場合、ｎ＝５であるため１０２４通りの符号間干渉（ＩＳＩ）データを設定する必要がある。
【００１９】
この１０２４通りの符号間干渉（ＩＳＩ）データを一つ一つ調整していくには大きな労力が生じる。
よって、ルックアップテーブル１４に設定する符号間干渉（ＩＳＩ）データは、実用上、前後２ビットずつの１６通り程度の調整を行うのが限界であり、再生等化器７の回路構成上のメリットを十分に活かした再生等化器７を実現することができない。
この問題を解決するためには、符号間干渉（ＩＳＩ）のデータを自動的に設定する方法があればよい。
しかし、これまで符号間干渉（ＩＳＩ）のデータを自動的に設定する方法はなかった。
【００２０】
また、再生等化器に含まれるリニアキャンセラー（ＬＣ）およびノンリニアキャンセラー（ＮＬＣ）のいずれにおいても、適切な符号間干渉（ＩＳＩ）の値を再生信号から差し引くためには仮識別値に含まれるエラーが少ないことが前提条件となる。
しかし、仮識別値にエラーは必然的に含まれているので、実際の条件下においてはノンリニアキャンセラー（ＮＬＣ）による改善効果が期待通りには得られず、また、エラーが伝播するという問題があった。
【００２１】
【発明が解決しようとする課題】
上述したように再生等化器として線形等化器を使用した場合、かえってノイズが強調されてしまうという不具合が生じる。
この不具合を軽減するためには、最終的に再生するディジタル形式の再生データの誤り率（エラーレート）が最小になるように線形等化器を調整する必要がある。
この解決のために再生等化器にビタビ復号器を使用した場合、線形等化器を通すことによってノイズが相関を持つことになる等の理由により、理論通りの改善効果を実現できないという問題があった。
また、ルックアップ型ノンリニアキャンセラー（ＮＬＣ）を用いた場合、ルックアップテーブルに用意すべき符号間干渉（ＩＳＩ）データの調整に要する労力が過大となるという問題があった。
【００２２】
本発明は以上述べたような従来の技術の問題点に鑑みてなされたものであり、テーブルルックアップ型のノンリニアキャンセラー（ＮＬＣ）において、初期設定も含めて外部からの調整を必要とせず、また、十分に長い前後のビットを考慮でき、また、テープ，ヘッドの特性の変化やばらつきを補償することができる信号処理システムとその方法を提供することを目的とする。
また、仮識別値に含まれるエラーを少なくすることができ、また、仮識別値にエラーが含まれていてもエラーの伝播が少ない信号処理システムとその方法を提供することを別の目的とする。
また、符号間干渉が減少するとともにノイズの相関が減少し、信号電力有効利用を図ることができる信号処理システムとその方法を提供することを更に別の目的とする。
また、簡単な回路構成で実現でき、良好なエラーレートが得られる信号処理システムとその方法を提供することを更に別の目的とする。
【００２３】
【課題を解決するための手段】
以上に述べた課題を解決するため本発明の信号処理システムは、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段とを有し、該符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段からの出力データから、前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する符号間干渉データ更新手段とを具備する。
【００２４】
また、入力された連続的な原信号を線形等化する線形等化手段と、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、該ノンリニアキャンセル手段からの出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記アドレス生成手段で生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを用いて更新する符号間干渉データ更新手段とを具備する。
【００２５】
また、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、該ノンリニアキャンセル手段の出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
前記線形等化された信号の変動を監視する監視手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、該監視手段において監視した前記線形等化信号の変動が所定値以上の場合は前記ノンリニアキャンセル手段内の前記アドレス生成手段から出力されるアドレスに基づいて、前記監視手段において監視した前記線形等化信号の変動が所定値以下の場合には前記復号化手段の復号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する符号間干渉データ更新手段とを具備する。
また、前記監視手段は、前記線形等化された信号のエンベロープを監視する
【００２６】
また好適には、前記ノンリニアキャンセル手段は、前記線形等化手段の前記線形等化信号を２値式識別する第１の２値識別手段と、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延手段とを有するアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算手段と、
前記復号手段は該減算手段からの出力データを２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成し、前記第２の２値識別手段からの２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の前記メモリ手段内の符号間干渉データを更新する。
【００２７】
また、前記ノンリニアキャンセル手段は、前記線形等化手段で線形等化された信号を３値識別する３値識別手段と、該識別値をパーシャルレスポンス・クラスIVの規定にしたがって復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV復号手段とで構成されるアドレス生成手段と、
該アドレス生成手段において、アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号手段は、前記減算手段からの出力データを３値識別する第２の３値識別手段と、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV復号手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別手段からの３値識別値との差に基づいて新たな符号間干渉データを生成し、前記パーシャルレスポンス・クラスIV復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段内の前記符号間干渉データを更新する。
【００２８】
また、ノンリニアキャンセル手段は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段と、
該復号されたデータとその状態に基づいて前記メモリ手段のアドレスを生成するアドレス発生手段とで構成されるアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号化手段は該減算結果の推移から最も確からしい第２のディジタル信号およびその第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号手段を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の復号手段から出力される前記復号状態との差に基づいて新たな符号間干渉データを生成し、前記第２の復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の符号間干渉データを更新する。
【００２９】
また好適には、前記タイミング調整手段は、前記線形等化信号を（ｎ＋ｍ）単位時間だけ遅延する遅延回路を有し、
前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、読み出しおよび書き込みが可能なメモリ手段およびプログラム演算手段から構成され、
前記アドレス発生手段は、（２ｎ＋２）ビットのアドレスを生成し、
該読み出しおよび書き込みが可能なメモリ手段が前記ノンリニアキャンセル手段内の基準符号間干渉データを記憶している前記メモリ手段および前記符号間干渉データ更新手段の一時記憶手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび仮の符号間干渉データを初期化し、
前記復号手段としての２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込みが可能なメモリ手段の前記アドレスで規定される記憶部分に記憶する。
【００３０】
また好適には、全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させる。
また、当該記号を動作させた後、前記復号手段としての２値識別回路において、前記復号化２値識別データが生成されるたびに前記遅延線形等化信号と目標値との差を算出し、該復号化２値識別データをアドレスとして、それぞれのアドレスについて該算出された値を前記読み出しおよび書き込み可能なメモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する。
また、前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、奇数アドレスで指定される符号間干渉データと偶数アドレスで指定される符号間干渉データとを記憶する、読み出しおよび書き込み可能で並列動作可能な第１および第２のメモリ手段、および、プログラム演算手段で構成され、
該第１および第２の読み出しおよび書き込み可能なメモリ手段がそれぞれ、前記ノンリニアキャンセル手段内の符号間干渉データを記憶している前記メモリ手段、および、前記符号間干渉データ更新手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記第１および第２の読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび対応する仮の符号間干渉データを初期化し、
前記復号手段としての前記２値識別回路において、前記復号化２値識別で得えたが生成されるたびに、該復号化２値識別データが生成されるたびに、該復号化２値データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込み可能なメモリ手段について、該アドレスが偶数の場合は前記第２の読み出しおよび書き込み可能なメモリ手段について、前記遅延線形等化信号と目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記対応する読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分に記憶する。
また、全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させ、前記ノンリニアキャンセル手段は、前記アドレスについて前記第１および第２の読み出しおよび書き込み可能なメモリ手段から対応する１対の符号間干渉データを読み出し、該読み出した符号間干渉データを平均した符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルする。
また、当該信号処理システムを動作させた後、前記復号手段としての前記２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込みメモリ手段に、前記アドレスが偶数の場合は前記第２の読み出しおよび書き込みメモリ手段に対して、前記遅延線形等化信号と前記目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記アドレスが奇数か偶数かに応じて前記第１または第２の読み出しおよび書き込み可能なメモリ手段に対して、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する。
【００３１】
また、入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶しているメモリ手段、および、前記線形等化手段で線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段を有し、該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する手段を有し、前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段の出力データの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号手段とを具備する。
【００３２】
また好適には、少なくとも前記第２の復号手段はビタビ復号手段であり、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新手段をさらに具備し、
該符号間干渉データ更新手段は、前記線形等化信号と前記第２のビタビ復号手段からのディジタル復号化データをアドレスとして、該生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段の符号間干渉データを更新する。
また、前記ノンリニアキャンセル手段および前記第２のビタビ復号手段は、それぞれが、
アドレス発生手段と、
前記符号間干渉データを記憶しているメモリ手段と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整手段と、
該タイミング調整手段から出力される遅延線形等化信号から、前記メモリ手段から読み出された符号間干渉データを減算する減算手段と、
該減算手段の出力値をビタビ復号するビタビ復号手段と
を有する複数の単位回路手段で構成され、
初段の単位回路手段内の前記アドレス手段は前記第１のビタビ復号手段の出力データを用いて前記アドレスを発生し、
ある段の単位回路手段内の前記ビタビ復号手段の出力データが次段の単位回路手段内の前記アドレス発生手段の入力データとして印加され、
ある段の単位回路手段内の前記タイミング調整手段の出力データが次段の単位回路内の前記タイミング調整手段の入力データとして印加され、
最終段の単位回路手段内の前記ビタビ復号手段が前記第２のビタビ復号手段として機能し、
前記前記符号間干渉データ更新手段が前記複数の単位回路手段内のメモリ手段に記憶されている符号間干渉データを更新する。
【００３３】
また好適には、前記線形等化手段の前段に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換手段を設け、
前記線形等化手段は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタを有し、
前記ノンリニアキャンセル手段はディジタル信号回路で構成される。
また、前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号であり、
前記記録媒体はビデオ記録再生装置に用いる磁気記録媒体または光学式記録媒体であり、
前記原信号は前記記録媒体から読み出されたビデオ信号である。
【００３４】
また本発明の信号処理方法は、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、
入力された連続的な原信号を線形等化する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該符号間干渉がキャンセルされたデータから、前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する段階を具備する。
【００３５】
また、基準原信号をディジタル信号に変換した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、 入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別して前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを前記生成された符号間干渉データを用いて更新する段階を具備する。
【００３６】
また、基準原信号をディジタル信号に変換した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、 入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別し該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記該符号間干渉データを用いて前記線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
前記線形等化された信号の変動を監視する段階、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成する段階、および、
前記監視した前記線形等化信号の変動が所定値以上の場合は前記生成されたアドレスに用いて、前記監視した前記線形等化信号の変動が所定値以下の場合は前記符号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する段階を具備する。
【００３７】
また好適には、前記監視は前記線形等化された信号のエンべロープを監視する。
また好適には、前記アドレス生成段階は、前記線形等化信号を２値識別する第１の２値識別段階、および、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに具備し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算段階を有し、
前記復号段階は該減算された値を２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別段階を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する。また好適には、前記キャンセル段階は、前記線形等化された信号を３値識別する第１の３値識別段階、および、該識別値をパーシャルレスポンス・クラスIVの規定に従って復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV・復号段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成アドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算された値を３値識別する第２の３値識別段階、および、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV・復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２のパーシャルレスポンス・クラスIV復号により生成されたディジタル復号化データをアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の前記符号間干渉データを更新する段階を有する。
【００３８】
また好適には、前記アドレスを生成する段階は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号および状態を決定する第１の復号段階、および、該復号されたデータとその状態に基づいて前記アドレスを生成するアドレス生成段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算結果の推移から最も確からしい第２のディジタル信号および第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の復号段階において復号された前記ディジタル復号をアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する。
【００３９】
また好適には、前記符号間干渉データ更新段階は、
初期段階において、前記符号間干渉データおよび仮の符号間干渉データを初期化する段階、
前記復号化データが生成されるたびに、該復号化データを前記メモリ手段のアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分に記憶する段階を有する。
【００４０】
また好適には、全てのアドレスについて前記符号間干渉データが更新された後、当該信号処理方法を実質的に動作させる段階をさらに具備する。
また、当該信号処理方法を動作させた後、前記復号化データが生成されるたびに、前記線形等化信号と目標値の差を算出する段階、
前記復号化２値識別データをアドレスとして、それぞれのアドレスについて、該算出された値を前記メモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分を更新する段階をさらに具備する。
また、基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記憶する段階、
入力された連続的な原信号を線形等化する段階、
該線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号段階、
前記第１の復号化データから前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号段階を具備する。
また、少なくとも前記第２の復号段階はビタビ復号を行い、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新段階をさらに具備し、
該符号間干渉データ更新段階は、前記線形等化信号と前記第２のビタビ復号状態により生成されたディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段の符号間干渉を更新する。
【００４１】
また好適には、前記キャンセル段階および前記第２のビタビ復号段階は、
アドレス発生段階と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整段階と、
該タイミング調整された遅延線形等化信号から、前記発生されたアドレスを用いて前記メモリ手段から読み出された符号間干渉データを減算する減算段階と、
該減算手段の出力値をビタビ復号するビタビ復号段階と
を１単位として複数回、連続的に行い、
前記前記符号間干渉データ更新段階は前記複数の段階における符号間干渉データを更新する。
【００４２】
また好適には、前記線形等化段階の前に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換段階を具備し、
前記線形等化段階は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタリングを行う。
また、前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号である。
【００４３】
また、入力された連続的なアナログ信号を線形等化し、
該線形等化した信号を、基準原信号をディジタル信号に再生した場合のそれぞれのビット相互間の符号間干渉によって規定される複数の符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルし、
該キャンセルした線形等化信号を前記入力された原信号に対応するディジタルデータに再生し、
前記線形等化信号を用いて新たな符号間干渉データを生成して前記符号間干渉データを更新する。
また好適には、前記符号間干渉データの更新は、それぞれの符号間干渉データについて、
所定回数に到達するまで、前記線形等化信号と目標値との差を累加算し、
所定回数に到達したとき、前記符号間干渉データに第１の係数を乗じ、前記累積値に第２の係数を乗じて、これらの乗算結果を加算し、該加算値を新たな符号間干渉データとする。
【００４４】
【作用】
線形等化器の出力信号の値と識別値から符号間干渉（ＩＳＩ）を計算し、ＲＡＭの該当するアドレスの符号間干渉（ＩＳＩ）を逐次更新するＩＳＩ計算回路により、初期設定も含めて外部からの調整を一切必要とせず、必要な符号間干渉（ＩＳＩ）データを自動的に得ることができる。
【００４５】
また、ＰＲIV用のビタビ復号器（ＶＤ）とノンリニアキャンセラー（ＮＬＣ）を組み合わせることにより、再生等化器の回路構成を簡単にし、良好なエラーレートを得る。
また、ノンリニアキャンセラー（ＮＬＣ）の仮識別器としてビタビ復号器（ＶＤ）を用い、その識別値をもとにノンリニアキャンセラー（ＮＬＣ）で符号間干渉（ＩＳＩ）を除去した後もう一度ビタビ復号器（ＶＤ）で識別することにより、さらに良好なエラーレートを得る。
【００４６】
【実施例】
以下、本発明の信号処理システムおよびその方法の第１の実施例について説明する。
図１は本発明の第１の実施例として再生等化器１の構成を示す図である。
この再生等化器１は、図１９に示した再生等化器７にＩＳＩ計算回路１８を加えた構成になっている。
このＩＳＩ計算回路１８は、ｎ段の第２のディレーライン１５を通った後の線形等化器１１の出力Ｘ［ｋ’］、および、ノンリニアキャンセラー（ＮＬＣ）の識別値Ａ’［ｋ’］に基づいて符号間干渉（ＩＳＩ）データを計算する。
さらに、この符号間干渉（ＩＳＩ）データをルックアップテーブルを構成する符号間干渉（ＩＳＩ）データを記憶するＲＡＭに書き込む機能を有する。
再生等化器１の各部分は、再生等化器７について同一符号を付した各部分に同じである。
【００４７】
線形等化器１１は、アナログフィルタ等で構成され、入力信号としてのアナログ形式の再生信号の波形整形を行う。
第１の２値識別器１２は、線形等化器１１における線形等化後のアナログ形式の再生信号Ｘ [ｋ] を入力信号とし、この再生信号Ｘ [ｋ] を１または０の２値に仮識別する仮識別器として機能する。
２ｎ段のディレーライン１３は、第１の２値識別器１２から出力される仮識別値Ａ [ｋ] からルックアップテーブル１４用のアドレス｛Ａ｝を生成するために仮識別値Ａ [ｋ] を遅延する。
【００４８】
ルックアップテーブル１４は、ＲＡＭおよびその周辺回路から構成され、符号間干渉（ＩＳＩ）データを記憶する。
ｎ段のディレーライン１５は、線形等化器１１の出力を遅延させ、演算回路１６に対して入力する。
演算回路１６は、ｎ段のディレーライン１５の出力からルックアップテーブル１４の出力を減算する。
第２の２値識別器１７は、演算回路１６の出力を識別し、最終的な識別値を出力する。
ＩＳＩ計算回路１８は、符号間干渉（ＩＳＩ）データを計算してルックアップテーブル１４のＲＡＭに書き込む。
【００４９】
以下、Ｘ［ｋ］と記す信号は線形等化後の再生信号を示す。
Ａ［ｋ］と記す信号は線形等化後の再生アナログ信号について２値識別を行った仮識別値を示す。
ＩＳＩ［ｋ］と記す信号は、ある時点ｋの 前後のビットの組み合わせからなるルックアップテーブル１４から読み出された符号間干渉（ＩＳＩ）データを示す。
Ｙ［ｋ’］と記す信号は符号間干渉を除去した再生信号を示す。
Ａ’［ｋ］と記す信号はノンリニアキャンセル識別値を示す。
Ｘ [ｋ’] は、線形等化後の再生信号Ｘ [ｋ] をディレイライン１５で遅延させた後の再生信号を示す。
また、ｋはディレイライン１５を通る前のある時点、ｋ’はディレイライン１５を通った後のある時点を示し、ｋ’＝ｋ−ｎの関係にある。
【００５０】
図２は、ＩＳＩ計算回路１８の構成を示す図である。
図２において、ＲＡＭ１８０は、仮符号間干渉の値ＬＩＳＩ｛Ａ’｝と仮アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝等を記憶するＲＡＭである。
ＲＯＭ１８１は、ＣＰＵ１８２で実行される符号間干渉（ＩＳＩ）算出等に使用される計算プログラムを記憶している。
ＣＰＵ１８２は、ＲＯＭ１８１に記憶された計算プログラムに基づいて実際に符号間干渉（ＩＳＩ）の計算を行なうＣＰＵである。
【００５１】
以下、再生等化器１の動作、特にＣＰＵ１８２の動作について説明する。
まず、ＩＳＩ計算回路１８における、符号間干渉（ＩＳＩ）データの計算方法を説明する。
最初に、ＲＡＭ１８０のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝および、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０に（クリア）して初期化処理を行う。
つまり、次式で示す処理を行い、全ての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、およびアドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝のＲＡＭ１８０上の記憶領域を初期化（０に）する。
【００５２】
【数１】
ＩＳＩ｛Ａ’｝ ←０
ＬＩＳＩ｛Ａ’｝ ←０
Ｎ｛Ａ’｝ ←０ ・・・（１）
【００５３】
ここで、２値識別器１７で識別した識別値Ａ’［ｋ’−ｎ］を除く２ｎ個の識別値Ａ’［ｊ］｛ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ｝によって決定されるアドレスをアドレス｛Ａ’｝と記し、２値識別器１２で識別した仮識別値Ａ［ｋ’］を除く２ｎ個の仮識別値Ａ［ｉ］｛ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ｝によって決定されるアドレス｛Ａ｝と区別する。
【００５４】
説明上、線形等化器１１の再生信号Ｘ［ｋ］の振幅は、±１に規格化されたものとして取扱い、この再生信号Ｘ［ｋ］について０を閾値にして２値（１，０）に識別する。
このとき、識別値Ａ’［ｋ］＝１に目標値Ｂ’［ｋ］＝１を、識別値Ａ’［ｋ］＝０に目標値Ｂ’［ｋ］＝−１を対応させると、目標値Ｂ’ [ｋ] ＝±１が線形等化器１１の再生信号Ｘ［ｋ］の目標値になるので、（Ｘ［ｋ］−Ｂ’［ｋ］）がある時点ｋの符号間干渉（ＩＳＩ）データになる。
【００５５】
次に、再生信号Ｘ［ｋ’−ｎ］と目標値Ｂ’［ｋ’−ｎ］の差をある時点の符号間干渉（ＩＳＩ）データとして、該当するアドレスの仮符号間干渉データＬＩＳＩ｛Ａ’｝に加え、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。
つまり、次式の処理を行い、この処理結果によりＲＡＭ１８０の記憶内容を変更する。
【００５６】
【数２】
次に、あるアドレス｛Ａ’｝の仮符号間干渉（ＩＳＩ）が予め設定された回数Ｍだけ加えられた場合、仮符号間干渉（ＩＳＩ）を各アドレスの加算回数Ｍで除算して仮符号間干渉（ＩＳＩ）の平均値を計算する。
この除算結果とＲＡＭ１８０の符号間干渉（ＩＳＩ）とを加えてその平均を算出し、この算出結果を新たにＲＡＭ１８０に書き込むとともに、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。
つまり、次式の処理を行い、この処理結果によりＲＡＭ１８０の記憶内容を変更する。
【００５８】
【数３】
ＩＳＩ｛Ａ’｝←（ＩＳＩ｛Ａ’｝＋ＬＩＳＩ｛Ａ’｝／Ｍ）／２
Ｎ｛Ａ’｝←０ ・・・（３）
【００５９】
ここでは仮符号間干渉（ＩＳＩ）の平均値とＲＡＭの符号間干渉（ＩＳＩ）データを同じ比率０．５ :０．５で加えて平均を計算しているが、この比率は（α :１−α）（０＜α＜１）であれば任意のものでよい。
しかし、ＲＡＭ１８０の動作速度が遅い等の理由により、１クロックの周期の間に符号間干渉（ＩＳＩ）データの読み出しと書き込みが不可能な場合がある。
このような場合には、ＶＴＲ装置のヘッド（図示せず）とテープ（図示せず）が接触し、再生等化器１に対する入力信号が存在する期間は仮符号間干渉の値ＬＩＳＩ｛Ａ’｝とアドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝をＲＡＭ１８０に更新するのみとし、ヘッドとテープが接触していない間に符号間干渉データＩＳＩ｛Ａ’｝を更新する処理を行ってＲＡＭ１８０の内容を更新すればよい。
【００６０】
上述したＣＰＵ１８２における符号間干渉（ＩＳＩ）データの算出処理をフローチャートを参照して説明する。
図３は、第１の実施例における符号間干渉（ＩＳＩ）データの算出処理を示すフローチャートである。
【００６１】
図３において、
ステップ０１（Ｓ０１）において、ＣＰＵ１８２は、アドレスＡ’の値を０クリアする。
ステップ０２（Ｓ０２）において、ＲＡＭ１８０のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ’｝、および、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０に（クリア）する。つまり、式１に示した処理を行う。
ステップ０３（Ｓ０３）において、ＣＰＵ１８２はアドレスＡ’の値に１を加算する。
ステップ０４（Ｓ０４）において、ＣＰＵ１８２はアドレスＡ’の値を判断する。
アドレスＡ’が所定の値以上である場合には初期化処理を終了してＳ０５の処理に進み、所定の値以下である場合にはＳ０２の処理に進む。
【００６２】
ステップ０５（Ｓ０５）において、ＣＰＵ１８２は新たなノンリニアキャンセラ識別値Ａ’ [ｋ] が得られたか否かを判断する。
得られた場合Ｓ０６の処理に進み、得られなかった場合Ｓ０５の処理に留まる。
ステップ０６（Ｓ０６）において、ＣＰＵ１８２は、再生信号Ｘ［ｋ’−ｎ］と目標値Ｂ’［ｋ’−ｎ］の差をある瞬間の符号間干渉（ＩＳＩ）データとして、該当するアドレスの仮符号間干渉データＬＩＳＩ｛Ａ’｝に加え、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。
つまり、式２に示した処理を行う。
ステップ０７（Ｓ０７）において、ＣＰＵ１８２は、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝が所定の回数Ｍを超えたか否かを判断する。
超えた場合Ｓ０８の処理に進み、超えない場合Ｓ０５の処理に進む。
ステップ０８（Ｓ０８）において、ＣＰＵ１８２は次式の処理を行い、アドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。
【００６３】
【数４】
ステップ０９（Ｓ０９）において、式４で得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ’｝をＲＡＭ１８０に記憶する。
【００６５】
以上述べたような非常に簡単な計算で、必要な符号間干渉（ＩＳＩ）データを自動的に生成することができる。
なお、最初はすべての符号間干渉（ＩＳＩ）データは０になっているので、初期段階においては線形等化器１１による仮識別値Ａ［ｋ］と同じものが識別値Ａ’［ｋ］に出力される。
したがって、何回か符号間干渉（ＩＳＩ）データの更新を行なうまでは再生等化器１の効果を得ることはできない。
【００６６】
また、線形等化器１１による仮識別値に多くの誤りが含まれているような場合もある。
このような場合には適切な符号間干渉（ＩＳＩ）データをルックアップテーブル１４から読み出して符号間干渉を除去することができない。
従って、再生等化器１を適切に動作させるためには、ある程度以上に良好な調整がなされた線形等化器１１を用いることが必要とされる。
しかしながら、ある程度以上に良好な調整がなされた線形等化器１１を用いることが必要となることは、本発明の再生等化器１に新たに発生した欠点とはいえない。
むしろ、符号間干渉（ＩＳＩ）データを予め演算等により求め、求められた符号間干渉（ＩＳＩ）データを初期設定する必要がないというメリットのほうが大きい。
言うまでもないが、すでに以前の符号間干渉（ＩＳＩ）データがあるときは、符号間干渉データＩＳＩ｛Ａ’｝の初期値にはそれを使えばよい。
ただしこの場合、図３中に示すＳ０１の処理のような符号間干渉データＩＳＩ｛Ａ’｝の初期化は行わない。
【００６７】
ＩＳＩ計算回路１８により以上に述べたような方法で得られた符号間干渉（ＩＳＩ）データは、再生等化器１において、再生等化器７で説明したのと同様な方法で、再生信号の識別に使用される。
つまり、磁気記録媒体から読み出したアナログ形式の再生信号を線形等化器１１で線形等化する。
線形等化器１１から出力された再生信号Ｘ［ｋ］に基づいて、２値識別器１２で仮識別された仮識別値Ａ［ｋ］（Ａ［ｋ］＝１，０）は、それぞれが単位時間の遅延を与える遅延要素が２ｎ段従属接続されたディレーライン１３を介してルックアップテーブル１４のアドレス｛Ａ｝になる。
【００６８】
アドレス｛Ａ｝は２ｎビットであり、このアドレス｛Ａ｝は符号間干渉（ＩＳＩ）データを差し引く前の再生信号Ｘ［ｋ］を識別した結果である、（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただし、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］によって決定される。
【００６９】
ルックアップテーブル１４から読みだされたアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ｝を、演算回路１６においてｎ段のディレーライン１５の出力Ｘ［ｋ’］から差し引いて符号間干渉（ＩＳＩ）が除去された再生信号Ｙ［ｋ’］を作る。
この再生信号Ｙ［ｋ’］を第２の２値識別器１７で２値識別し、この２値識別結果を最終的な識別値Ａ’［ｋ’］とする。
【００７０】
以下、本発明の信号処理システムおよびその方法の第２の実施例について説明する。
第１の実施例において説明したＩＳＩ計算回路１８による符号間干渉（ＩＳＩ）データの生成方法を符号間干渉（ＩＳＩ）データ生成の基本方法とする。
基本方法においては、符号間干渉（ＩＳＩ）データを差し引いた後の演算回路１６の再生信号Ｙ［ｋ’］を２値識別器１７で識別した結果の識別値Ａ’［ｋ’］を用いて、ある時点ｋ’の符号間干渉（ＩＳＩ）データを計算する。
【００７１】
さらに、識別値Ａ’［ｋ’−ｎ］を除いた２ｎ個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ）によって２ｎビットのアドレス｛Ａ’｝を決定し、このアドレス｛Ａ’｝を用いて符号間干渉（ＩＳＩ）データを作成してルックアップテーブル１４に書き込む。
【００７２】
仮識別値Ａ［ｋ’］を除いた２ｎ個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）によって指定される２ｎビットのアドレス｛Ａ｝の符号間干渉（ＩＳＩ）データをＲＡＭ１８０から読み出して線形等化後のアナログ形式の再生信号Ｘ［ｋ’］から差し引いている。
以下に説明する第２の実施例における符号間干渉（ＩＳＩ）データの決定方法は、基本方法の変形例である。
【００７３】
図４は、第２の実施例における符号間干渉（ＩＳＩ）データの決定方法に使用されるＩＳＩ計算回路１８ａの構成を示す図である。
ＩＳＩ計算回路１８ａにおいては、図２に示したＩＳＩ計算回路１８の構成に加え、ＲＡＭ１８４が付加されている。
第２の実施例においては、ＲＡＭ１８０とＲＡＭ１８４を交互に使用して符号間干渉（ＩＳＩ）データを算出する処理が行われる。
つまり、ルックアップテーブル１４として２2n個の符号間干渉（ＩＳＩ）データを格納するＲＡＭを２つ用意して２並列にし、符号間干渉（ＩＳＩ）データ作成の際に該当識別値Ａ’［ｋ’］が１か０かに応じて使い分ける。
ＣＰＵ１８２は、識別値Ａ’［ｋ’−ｎ］を含む（２ｎ＋１）個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−１，．．．，ｋ’−２ｎ）によって（２ｎ＋１）ビットのアドレス｛Ａ’｝を決定し、符号間干渉（ＩＳＩ）データを生成する。
該作成された符号間干渉データは識別値Ａ’［ｋ’］が１の場合にはＲＡＭ１８０に、識別値Ａ’［ｋ’］が０の場合にはＲＡＭ１８４に書き込まれる。
【００７４】
識別値Ａ’［ｋ’］を読み出す場合、仮識別値Ａ［ｋ’］を除く仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）で仮識別値Ａ［ｋ’］＝１のときのＩＳＩ｛Ａ＋｝をＲＡＭ１８０から、仮識別値Ａ［ｋ’］＝０のときのＩＳＩ｛Ａ−｝をＲＡＭ１８４からこれらのデータを同時に読み出し、この二つを平均してから再生信号Ｘ［ｋ’］から差し引く。
この方法では回路規模は大きくなるが、符号間干渉（ＩＳＩ）データの信頼性が向上する。
【００７５】
以下、第２の実施例におけるＣＰＵ１８２の処理をフローチャートを参照して説明する。
図５は、第２の実施例における符号間干渉（ＩＳＩ）データ決定の処理を示すフローチャートである。
図５において、
ステップ１１（Ｓ１１）において、ＣＰＵ１８２は、ＲＡＭ１８０、１８４のすべての符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝、仮符号間干渉（ＩＳＩ）データＬＩＳＩ｛Ａ＋｝，ＬＩＳＩ｛Ａ−｝、および、アドレス｛Ａ±｝の発生回数Ｎ｛Ａ＋｝，Ｎ｛Ａ−｝を０クリアして初期化する。
ステップ１２（Ｓ１２）において、ＣＰＵ１８２は、新たな識別値Ａ”［ｋ］が得られたか、否かを判断する。
得られた場合Ｓ１３の処理に進み、得られなかった場合Ｓ１２の処理に留まる。
ステップ１３（Ｓ１３）において、ＣＰＵ１８２は、識別値Ａ”［ｋ］が０か否かを判断する。
識別値Ａ” [ｋ] が０である場合Ｓ１４の処理に進み、０でない場合Ｓ１８の処理に進む。
ステップ１４（Ｓ１４）において、ＣＰＵ１８２は次式に示す処理を行う。
【００７６】
【数５】
ステップ１５（Ｓ１５）において、ＣＰＵ１８２はアドレス｛Ａ−｝の発生回数Ｎ｛Ａ−｝が、所定の数値Ｍ以上か否かを判断する。
発生回数Ｎ｛Ａ−｝が所定の数値Ｍ以上である場合にはＳ１６の処理に進み、所定の数値Ｍ未満である場合にはＳ１２の処理に進む。
ステップ１６（Ｓ１６）において、ＣＰＵ１８２は次式に示す演算を行う。
【００７８】
【数６】
ステップ１７（Ｓ１７）において、ＣＰＵ１８２はＳ１６の処理により得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ−｝の値をＲＡＭ１８４に記憶
する。
【００８０】
ステップ１８（Ｓ１８）において、ＣＰＵ１８２は次式に示す演算を行う。
【００８１】
【数７】
ステップ１９（Ｓ１９）において、ＣＰＵ１８２はアドレス｛Ａ＋｝の発生回数Ｎ｛Ａ＋｝が、所定の数値Ｍ以上か否かを判断する。
発生回数Ｎ｛Ａ＋｝が所定の数値Ｍ以上である場合にはＳ１６の処理に進み、所定の数値Ｍ未満である場合にはＳ１２の処理に進む。
ステップ２０（Ｓ２０）において、ＣＰＵ１８２は次式に示す演算を行う。
【００８３】
【数８】
ステップ２１（Ｓ２１）において、ＣＰＵ１８２はＳ１６の処理により得られた新たな符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝をＲＡＭ１８０に記憶する。
【００８５】
図６は、第２の実施例におけるＲＡＭ１８０、１８４から符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す際の処理を示すフローチャートである。
図６において、
ステップ３１（Ｓ３１）において、ＣＰＵ１８２はＲＡＭ１８０、１８４から符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す。
ステップ３２（Ｓ３２）において、ＣＰＵ１８２は符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝の平均値を算出する。
【００８６】
以下、本発明の信号処理システムおよびその方法の第３の実施例について説明する。
図７は、第３の実施例の本発明の再生等化器２の構成を示す図である。
再生等化器２の各部分は、再生等化器１の同一符号を付した部分に同じである。
再生等化器１の構成では符号間干渉（ＩＳＩ）を差し引いた後の演算回路１６の再生信号Ｙ［ｋ’］を識別した識別値Ａ’［ｋ’］を用いて符号間干渉（ＩＳＩ）データを作成している。
これは一般に２値識別器１２の識別値Ａ［ｋ］よりも２値識別器１７での識別値Ａ’［ｋ’］の方が信頼性が高いからである。
しかし、テープに欠陥が多い場合、あるいは再生信号のエンベロープ変動が大きい場合には、突発的にノンリニアキャンセラー（ＮＬＣ）の識別結果Ａ’ [ｋ’] の方が信頼性が低くなることがある。
【００８７】
このような場合、演算回路１６の再生信号Ｙ［ｋ’］を識別した結果から符号間干渉（ＩＳＩ）データを作成すると、演算回路１６の再生信号Ｙ［ｋ’］が不適切な値を示し始めた場合に符号間干渉（ＩＳＩ）データが収束しなくなってしまうおそれがある。
そこで、再生等化器２においては、符号間干渉（ＩＳＩ）データの作成に線形等化器１１の再生信号Ｘ［ｋ］を識別した結果Ａ [ｋ] を用いている。
【００８８】
以上述べた再生等化器２については、ＩＳＩ計算回路１８における計算方法について、基本方法と第２の実施例における符号間干渉（ＩＳＩ）データの決定方法の両方が適用可能である。
同様な考え方から、再生等化器２の構成を再生等化器１と同じとし、再生信号のエンベロープＸ [ｋ] を常に監視し、このエンベロープが不良になった場合には仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止してもよい。
つまり、図８に点線で示すように線形等化器１１からの再生信号Ｘ [ｋ] のエンバロープをモニタ回路３０を設けて監視し、モニタ回路３０がエンベロープの不良を検出した場合、ＩＳＩ計算回路１８に仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止させるように構成してもよい。
【００８９】
また、２値識別器１２の後段のＥＣＣ回路でエラーレートが悪くなってことを検知して、その間は仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止してもよい。
また、仮符号間干渉データＬＩＳＩ｛Ａ’｝の計算を停止する代わりに、再生等化器１と再生等化器２を設け、再生等化器１と再生等化器２を切り替えるように構成してもよい。
または、再生等化器２において破線で示すように、ＩＳＩ計算回路１８に２値識別器１２の識別値Ａ［ｋ］の他に２値識別器１７の識別値Ａ’［ｋ’］の入力し、これらを選択的に使用するように構成してもよい。
また、エラーレートが劣化し続ける場合には、いったんルックアップテーブル１４の符号間干渉（ＩＳＩ）データをすべてクリアする方法をとるのも有効である。
【００９０】
以下、本発明の信号処理システムおよびその方法の第４の実施例について説明する。
以上に述べた各実施例においては、２値識別器１２、１７を用いて再生信号を（１，０）の値に識別する場合に限って説明した。
第４の実施例においては、再生等化器１および再生等化器２の応用例として、再生等化器１および再生等化器２をＰＲIV（パーシャルレスポンス クラスIV）に適用する。
【００９１】
図９は、第３の実施例の本発明の再生等化器３の構成を示す図である。
ここで説明しない再生等化器３の各部分は、再生等化器１および再生等化器２の同一符号を付した各部分に同じである。
再生等化器３は再生等化器１と類似の構成となっている。
再生等化器１をＰＲIV方式に適用するためには、以上に述べたような仮識別値Ｂ［ｋ］の組合せから（２ｎ＋２）ビットのアドレス｛Ａ｝を発生するようなデコーダーを付加する必要がある。
つまり、再生等化器３は２つの３値識別器２１、２２と２種類のＰＲIVデコーダー２３、２４がある点で、再生等化器１と異なっている。
【００９２】
ＰＲIV方式では、記録データを２ビット遅延（ｍｏｄ２）加算によるプリコーディングをしてから記録する。
単位パルスに対する再生信号の応答が（１，０，−１）になるように線形等化器１１を用いて等化した再生信号Ｘ［ｋ］を、±０．５を閾値として１，０，−１からなる仮識別値Ｂ［ｋ］に識別したのち、１と−１を１に、０を０にデコードして仮識別値Ａ［ｋ］とする。
【００９３】
第１の実施例または第２の実施例に符号間干渉（ＩＳＩ）データ計算方法に基づいて、２ｎ＋１個の仮識別値Ｂ［ｋ］をそのまま用いてアドレスを決定すると、これは３値なので３2n+1の組合せがある。
しかしＰＲIV方式の場合、奇数系列と偶数系列は独立したＮＲＺＩであるとみなすことが可能である。よって、２値（１と０）にデコードした後の２2n+1の組合せに加えて、奇数系列と偶数系列それぞれのＮＲＺＩの状態（１または０の２状態ずつ）を考えればよい。
【００９４】
着目しているビットに最も近い奇数個前のビットの非０が（−１）であれば（Ａｏｄｄ＝０）とし、１であれば（Ａｏｄｄ＝１）とする。同様に着目しているビットに最も近い偶数個前のビットの非０が−１であれば、（Ａｅｖｅｎ＝０）とし、１であれば（Ａｅｖｅｎ＝１）とする。
【００９５】
以上に述べた方法により、（２ｎ＋１）個の仮識別値によって発生する組合せは２2n+3通りであり、仮識別値Ｂ［ｋ’］は改めて識別するから無視すると、２ｎ＋２ビットのアドレスになる。
図１１にｎ＝３の場合を例に、仮識別値Ｂ［ｋ］と仮識別値Ａ［ｋ］および（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を表形式で示す。
【００９６】
図９において、第１の３値識別器２１は、線形等化器１１の出力を３値に仮識別する。
第２の３値識別器２２は、演算回路１６の出力を３値に識別する。
ある。
３値識別器２１、２２は±０．５を閾値として（１，０，−１）の値に識別する。
第１のＰＲIVデコーダー２３は、必要な符号間干渉（ＩＳＩ）データを読み出すために仮識別値Ａ［ｋ］からアドレス｛Ａ｝を発生させる。
【００９７】
第１のＰＲIVデコーダー２３は、第１の３値識別器２１の仮識別値Ｂ [ｋ] をＰＲIVデコードする。
第２のＰＲIVデコーダー２４は、第１の３値識別器２２の仮識別値Ｂ’［ｋ’］をＰＲIVデコードし、ＩＳＩ計算回路１８で必要になるアドレス｛Ａ’｝を発生させるとともに、１と０からなる最終的な識別値Ａ’［ｋ］を得る。
再生等化器３のＩＳＩ計算回路１８は、ＰＲIVデコーダ２４による仮識別値をアドレス｛Ａ’｝とし、ディレイライン１５から出力される再生信号Ｘ［ｋ’］、および、最も信頼性の高い３値識別器２２の識別結果Ｂ’ [ｋ] を仮識別値として用いて符号間干渉（ＩＳＩ）データを算出する。
【００９８】
以下、Ｂ［ｋ］と記す信号は仮識別値、Ｂ’［ｋ］と記す信号はノンリニアキャンセル識別値Ａ’［ｋ］は、ＰＲIVデコード後のノンリニアキャンセル識別値を示す。
なお、再生信号Ｘ［ｋ］の目標値としては識別値Ｂ’［ｋ］がそのまま用いられる。
このＰＲIV方式への応用例に関しても、図１０に破線で示すように上記基本方法および第２の実施例および第３の実施例で述べた符号間干渉（ＩＳＩ）データの決定方法の組合せ、つまり３値識別器２１の仮識別値Ｂ [ｋ] とＰＲIVデコーダー２３のノンリニアキャンセル識別値Ａ’［ｋ］に基づいて符号間干渉（ＩＳＩ）データを算出することも可能である。
また、ＰＲIV方式以外に応用する場合も、同様なデコーダーを用いて識別値を必要最小限なビット数のアドレスに変換すればよい。
【００９９】
実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前のアナログ形式の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値を記録データと比較したときのエラーレートを図１２に示す。
【０１００】
図１２においてＮＬＣと示したのものが、再生等化器３をＰＲIV方式に適用した場合の結果である。
連続した再生信号データの数は約２００００個で、符号間干渉（ＩＳＩ）データの初期値はすべて０を入れてＭ＝６４で更新している。
この中でエラーレートの改善効果が最も得られているのは７タップのトランスバーサルフィルターにｎ＝３のノンリニアキャンセラーを適用した場合であり、エラーレートが２．３８×１０-3から２．４６×１０-4になり、約（１／１０）にエラーが減少している。
トランスバーサルフィルターのタップ数が多くなるに従い等化誤差が小さくなるので再生等化器３による改善効果はかえって小さくなるが、ｎ＝３のノンリニアキャンセラーを用いることで約（１／４）にエラーが減少している。
【０１０１】
以下、本発明の信号処理システムおよびその方法の第５の実施例について説明する。
図１３は、本発明の再生等化器４の構成を示す図である。
再生等化器４は、ＮＲＺＩ符号用のビタビ復号器２５、２６を偶数系列用と奇数系列用に２個並列に使用し、これらの仮識別値Ｂ［ｋ−ｍ］および仮識別値Ｂ’［ｋ’−ｍ］をルックアップテーブル１４のアドレス｛Ａ｝の決定に使用するものである。
図１３において、第１のビタビ復号器（ＶＤ）２５は、線形等化器１１の出力信号Ｘ［ｋ] に基づいて仮識別し、１，０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力する。
第２のビタビ復号器（ＶＤ）２６は、符号間干渉（ＩＳＩ）を差し引かれたあとの再生信号Ｙ［ｋ’］に基づいて、１または０の２値の識別値Ｂ’［ｋ’−ｍ］を出力するＰＲIV用ビタビ復号を行う。
以下、β［ｋ］は、ＰＲIV該当系列の状態、ｍはビタビ復号器（ＶＤ）２５で識別結果が確定するまでのビット数を示す。
【０１０２】
アドレス発生器２７は、第１のビタビ復号器２５による仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビット分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β［ｋ−ｍ−ｎ−２] を、（２ｎ＋２）ビットのアドレス｛Ａ｝としてルックアップテーブル１４に与える。
（２ｎ＋ｍ）段のディレーライン２８は、再生信号Ｘ［ｋ] を（ｍ＋ｎ）動作周期分遅延させて遅延出力Ｘ［ｋ’] を出力する。
ここで説明しない再生等化器４の各部分は、再生等化器１の同一符号を付した部分に相当する。また、図１３中に点線で囲った部分を単にＮＬＣ１０と呼ぶ。
【０１０３】
以下、再生等化器４の動作について説明する。
第１のビタビ復号器２５は、線形等化器（図示せず）の出力信号Ｘ［ｋ] を仮識別し、１または０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力する。
【０１０４】
アドレス発生器２７は、第１のビタビ復号器２５から出力される仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビット分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β［ｋ−ｍ−ｎ−２] を、２ｎ＋２ビットのアドレス｛Ａ｝をルックアップテーブル１４に出力する。
【０１０５】
このアドレス｛Ａ｝を受けたルックアップテーブル１４は、対応する符号間干渉（ＩＳＩ）データＩＳＩ [ｋ’] を演算回路１６に出力する。
（２ｎ＋ｍ）段のディレーライン２８は再生信号Ｘ［ｋ］を（ｍ＋ｎ）動作周期分遅延させた遅延信号Ｘ［ｋ’］を演算回路１６に対して入力する。ここで、（ｋ’＝ｋ−ｎ−ｍ）である。
演算回路１６は、遅延信号Ｘ［ｋ’］から前記符号間干渉（ＩＳＩ）データＩＳＩ [ｋ’] を減算して再生信号Ｙ [ｋ’] を算出し、第２のビタビ復号器２６に対して入力する。
第２のビタビ復号器２６は、遅延信号Ｘ［ｋ’］から前記符号間干渉（ＩＳＩ）データを減算した再生信号Ｙ［ｋ’］に基づいて１または０の２値の識別値Ｂ’［ｋ’−ｍ］を出力する。
【０１０６】
ここで用いたビタビ復号器２５、２６とアドレス発生器２７についてさらに説明する。
第１の実施例〜第４の実施例で述べた各ノンリニアキャンセラー（ＮＬＣ）をＰＲIV方式に適用するためにはＰＲIVデコーダーが必要となる。
しかし、ビタビ復号器２５、２６の出力はすでにデコードされており、１に識別されたときの符号は偶数系列または奇数系列のＮＲＺＩの状態としてビタビ復号器２５、２６の内部で復号に用いられている。
従って、ビタビ復号器２５、２６の出力をアドレスの決定に用いることにより回路を簡略化することが可能である。
ビタビ復号器２５、２６はＮＲＺＩ符号用のビタビ復号器を偶数系列用と奇数系列用に２個並列に使用し、ＰＲIV用のビタビ復号器としたものである。
ここで状態βという値が用いられているが、これが各系列の状態を表している。通常のビタビ復号器では仮識別値Ｂ［ｋ−ｍ］だけを出力し、状態βは内部で用いるだけであるが、本発明におけるビタビ復号器２５、２６では、ｋという瞬間の該当するＮＲＺＩ系列の状態βを状態β［ｋ］として出力している。
【０１０７】
一方、ある時点ｋにアドレス｛Ａ｝として必要なのは、仮識別値Ｂ［ｋ−ｍ−ｎ］が確定する直前の各系列の状態である。この直前の各系列の状態は前述したように、仮識別値Ｂ［ｋ］が１であった場合に目標値は＋１かあるいは−１であるかの情報である。したがって、アドレス発生器２７は状態β［ｋ］を（ｍ＋ｎ−１）動作周期分遅延させる（ｍ＋ｎ−１）段のレジスターと、仮識別値Ｂ［ｋ−ｍ］を格納する２ｎ段のレジスターによって構成され、状態β［ｋ−ｍ−ｎ−１］，状態β［ｋ−ｍ−ｎ−２］と仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）を組合せてアドレス｛Ａ｝とする。
【０１０８】
以下、本発明の信号処理システムおよびその装置の第６の実施例について説明する。
図１４は、本発明の再生等化器５の構成を示す図である。
再生等化器５は、再生等化器４に前記ＩＳＩ計算回路１８を加えたものである。
図１４において、ＩＳＩ計算回路１８は（２ｎ＋ｍ）段のディレーライン２８の出力信号Ｘ［ｋ’］と第２のビタビ復号器２６による識別値Ｂ’［ｋ’−ｍ］および状態β［ｋ’］から、内部のディレーによってＸ［ｋ’−ｎ−ｍ] ，状態β［ｋ’−ｍ−ｎ−１］，状態β［ｋ’−ｍ−ｎ−２］，識別値Ｂ’［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍ）を作り、これらを用いて符号間干渉（ＩＳＩ）データを計算して、適時、ルックアップテーブル１４の符号間干渉（ＩＳＩ）データを更新する。
その他の再生等化器５の各部分は、再生等化器４について同一の符号を付した各部分に同じである。
【０１０９】
図１４に示した再生等化器５のような構成とすることにより、符号間干渉（ＩＳＩ）データをルックアップテーブル１４に手動により設定することが不要なビット識別器を実現することができる。
なお、この場合はＩＳＩ計算回路１８の内部でＲＡＭのアドレスを計算する必要があるので、第２のビタビ復号器２６からも状態β［ｋ’］を出力している。以上に述べた各実施例で説明したＩＳＩ計算回路１８のいずれもが適用可能である。
つまり、ＩＳＩ計算回路１８は、例えば図１５中に破線で示すようにビタビ復号器２５の仮識別値Ｂ [ｋ] および状態β［ｋ］から符号間干渉データを算出するように構成してもよい。
【０１１０】
以下、第７の実施例について説明する。
図１６は、本発明の再生等化器６の構成を示す図である。
再生等化器６は、第２のビタビ復号器２６、アドレス発生器２７、（ｎ＋ｍ）段のディレーライン２８、およびルックアップテーブル１４、つまり、ノンリニアキャンセラー（ＮＬＣ）と第１のビタビ復号器２６を組み合わせ単位９とし、それを多段接続したものである。
以下、Ｘ［ｋ(j) ］と記す信号は、（ｎ＋ｍ）段のディレーライン２８をｊ回通った再生信号、Ｂ’［ｋ(N) ］と記す信号は、Ｎ段の組み合わせ単位ユニット（ＮＬＣ＋ＶＤ）９による識別結果を示す。
【０１１１】
この組み合わせ単位ユニット９の構成を図１７に示す。
図１７に示す各部分は、再生等化器５の同一符号を付した各部分に同じである。
再生等化器６においては、線形等化後の再生信号を遅延させたＸ［ｋ−ｊ（ｎ＋ｍ）］とｊ段目の第２のビタビ復号器２６による識別値Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］を次の段に渡している。
つまり、再生等化器６は、図１６に示すように上記組み合わせ単位ユニットを多段結合して前後に第１のビタビ復号器２５とＩＳＩ計算回路１８を配する構成のＰＲIV用のビット識別器である。
再生等化器６では、より信頼性の高い仮識別値によって符号間干渉（ＩＳＩ）データを読み出して再生信号から差し引くことで、再生等化器４および再生等化器５よりさらにエラーレートを向上させることができる。
【０１１２】
また、符号間干渉（ＩＳＩ）データは最終段のビタビ復号器（ＶＤ）の識別値に基づいて作成されるので、再生等化器５よりもデータ自体の信頼性が高くなる。なお、エラーレートの上限は等化後の再生信号のＳ／Ｎによって規定されるので、前記組み合わせ単位ユニットの段数を多くとればいくらでもエラーレートが向上するわけではなく、段数を多くしていくと（Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］＝Ｂ’［ｋ−（ｊ＋１）（ｎ＋ｍ）−ｍ］）となって飽和する。
従って、組み合わせ単位ユニットを２〜３段設けることにより充分な効果を得ることできる。
【０１１３】
図１８は、実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値と記録データを比較した場合のエラーレートを示す図である。
【０１１４】
連続した再生信号データの数は約２００００個であり、この実験用ディジタルＶＴＲの１トラック分に相当する。ノンリニアキャンセラー（ＮＬＣ）はｎ＝３のものを適用し、符号間干渉（ＩＳＩ）データの初期値はすべて０を入れて識別が進むにしたがって自動的に更新している。図１８でＴＤと記したものは閾値検出の結果であり、再生等化器５に相当するビット識別器を適用した結果をＶＤ→ＮＬＣ→ＶＤで示したものである。
この中で最も大きなエラーレートの向上が得られているのは７タップのトランスバーサルフィルターに本発明を適用した場合であり、ＴＤの（１／１００）、単体のビタビ復号器（ＶＤ）およびノンリニアキャンセラー（ＮＬＣ）に比べて、約（１／１０）にエラーが減少している。
【０１１５】
【発明の効果】
以上述べたように本発明によれば、テーブルルックアップ型のノンリニアキャンセラー（ＮＬＣ）において、初期設定も含めて外部からの調整を必要とせず、また、十分に長い前後のビットを考慮して再生信号の等化処理が可能な信号処理システムを提供することができる。
また、テープ，ヘッドの特性の変化やばらつきを補償することができ、また、仮識別値に含まれるエラーを少なくすることがでる。
また、仮識別値にエラーが含まれていてもエラーの伝播が少なく、また、符号間干渉が減少するとともにノイズの相関が減少し、信号電力有効利用を図ることができ、また、簡単な回路構成で実現でき、良好なエラーレートが得られる信号処理システムとその方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の再生等化器の構成を示す図である。
【図２】ＩＳＩ計算回路の構成を示す図である。
【図３】第１の実施例における符号間干渉（ＩＳＩ）データの算出処理を示すフローチャートである。
【図４】第２の実施例における符号間干渉（ＩＳＩ）データの決定方法に使用されるＩＳＩ計算回路の構成を示す図である。
【図５】第２の実施例における符号間干渉（ＩＳＩ）データ決定の処理を示すフローチャートである。
【図６】第２の実施例におけるＲＡＭから符号間干渉（ＩＳＩ）データＩＳＩ｛Ａ＋｝，ＩＳＩ｛Ａ−｝を読み出す際の処理を示すフローチャートである。
【図７】本発明の第２の実施例の再生等化器の構成を示す図である。
【図８】本発明の第２の実施例の再生等化器の変形例を示す図である。
【図９】本発明の第３の実施例の再生等化器の構成を示す図である。
【図１０】本発明の第３の実施例の再生等化器の変形例を示す図である。
【図１１】図９に示した再生等化器において、ｎ＝３の場合を例に、仮識別値Ｂ［ｋ］、仮識別値Ａ［ｋ］および（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示す図である。
【図１２】実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値を記録データと比較したときのエラーレートを示す図である。
【図１３】本発明の第４の実施例の再生等化器の構成を示す図である。
【図１４】本発明の第５の実施例の再生等化器の構成を示す図である。
【図１５】本発明の第５の実施例の再生等化器の変形例を示す図である。
【図１６】本発明の第６の実施例の再生等化器の構成を示す図である。
【図１７】図１６に示した再生等化器の組み合わせ単位ユニットの構成を示す図である。
【図１８】実験用ディジタルＶＴＲに５１１周期のＭ系列を記録し、等化前の再生信号を高速でＡＤ変換して計算機に取り込んで、３〜１５タップのトランスバーサルフィルターでＰＲIVの基準に等化し、識別値と記録データを比較した場合のエラーレートを示す図である。
【図１９】再生等化器の構成の例を示す図である。
【符号の説明】
１〜６・・・再生等化器
９・・・組み合わせ単位ユニット
１０・・・ＮＬＣ
１１・・・線形等化器
１２・・・第１の２値識別器
１３・・・２ｎ段のディレーライン
１４・・・ルックアップテーブル
１５・・・ｎ段のディレーライン
１６・・・演算回路
１７・・・第２の２値識別器
１８・・・ＩＳＩ計算回路
２１、２２・・・３値識別器
２３、２４・・・ＰＲIVデコーダー
２５、２６・・・ビタビ復号器
２７・・・アドレス発生器
２８・・・（２ｎ＋ｍ）段のディレーライン
３０・・・モニタ回路
Claims (35)
- 入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段とを有し、該符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段からの出力データから、前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する符号間干渉データ更新手段と
を具備する信号処理システム。 - 入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、
前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段からの出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、前記アドレス生成手段で生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを用いて更新する符号間干渉データ更新手段と
を具備する信号処理システム。 - 入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶するメモリ手段と、前記線形等化手段で線形等化された信号を２値以上の多値で識別して該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成するアドレス生成手段とを有し、前記符号間干渉データを用いて前記線形等化手段において前記線形等化された信号に含まれる符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段の出力データから前記入力された原信号に対応する時系列ディジタルデータを復号する復号化手段と、
前記線形等化された信号の変動を監視する監視手段と、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成し、該監視手段において監視した前記線形等化信号の変動が所定値以上の場合は前記ノンリニアキャンセル手段内の前記アドレス生成手段から出力されるアドレスに基づいて、前記監視手段において監視した前記線形等化信号の変動が所定値以下の場合には前記復号化手段の復号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する符号間干渉データ更新手段と
を具備する信号処理システム。 - 前記監視手段は、前記線形等化された信号のエンベロープを監視する
請求項３に記載の信号処理システム。 - 前記ノンリニアキャンセル手段は、前記線形等化手段の前記線形等化信号を２値式識別する第１の２値識別手段と、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延手段とを有するアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算手段と、
前記復号手段は該減算手段からの出力データを２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成し、前記第２の２値識別手段からの２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の前記メモリ手段内の符号間干渉データを更新する
請求項１〜４のいずれかに記載の信号処理システム。 - 前記ノンリニアキャンセル手段は、前記線形等化手段で線形等化された信号を３値識別する３値識別手段と、該識別値をパーシャルレスポンス・クラスIVの規定にしたがって復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV復号手段とで構成されるアドレス生成手段と、
該アドレス生成手段において、アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号手段は、前記減算手段からの出力データを３値識別する第２の３値識別手段と、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV復号手段と
を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別手段からの３値識別値との差に基づいて新たな符号間干渉データを生成し、前記パーシャルレスポンス・クラスIV復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段内の前記符号間干渉データを更新する
請求項１〜４のいずれかに記載の信号処理システム。 - ノンリニアキャンセル手段は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段と、
該復号されたデータとその状態に基づいて前記メモリ手段のアドレスを生成するアドレス発生手段とで構成されるアドレス生成手段と、
該アドレス生成手段でアドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整手段と、
該タイミング調整手段でタイミング調整された遅延線形等化信号から、前記アドレス生成手段で発生されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算手段と
を有し、
前記復号化手段は該減算結果の推移から最も確からしい第２のディジタル信号およびその第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号手段を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と前記第２の復号手段から出力される前記復号状態との差に基づいて新たな符号間干渉データを生成し、前記第２の復号手段からのディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内の符号間干渉データを更新する
請求項１〜４のいずれかに記載の信号処理システム。 - 前記タイミング調整手段は、前記線形等化信号を（ｎ＋ｍ）単位時間だけ遅延する遅延回路を有し、
前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、読み出しおよび書き込みが可能なメモリ手段およびプログラム演算手段から構成され、
前記アドレス発生手段は、（２ｎ＋２）ビットのアドレスを生成し、
該読み出しおよび書き込みが可能なメモリ手段が前記ノンリニアキャンセル手段内の基準符号間干渉データを記憶している前記メモリ手段および前記符号間干渉データ更新手段の一時記憶手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび仮の符号間干渉データを初期化し、
前記復号手段としての２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込みが可能なメモリ手段の前記アドレスで規定される記憶部分に記憶する
請求項５〜７のいずれかに記載の信号処理システム。 - 全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させる
請求項８に記載の信号処理システム。 - 当該記号を動作させた後、前記復号手段としての２値識別回路において、前記復号化２値識別データが生成されるたびに前記遅延線形等化信号と目標値との差を算出し、該復号化２値識別データをアドレスとして、それぞれのアドレスについて該算出された値を前記読み出しおよび書き込み可能なメモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する
請求項９に記載の信号処理システム。 - 前記ノンリニアキャンセル手段内のメモリ手段および前記符号間干渉データ更新手段は、奇数アドレスで指定される符号間干渉データと偶数アドレスで指定される符号間干渉データとを記憶する、読み出しおよび書き込み可能で並列動作可能な第１および第２のメモリ手段、および、プログラム演算手段で構成され、
該第１および第２の読み出しおよび書き込み可能なメモリ手段がそれぞれ、前記ノンリニアキャンセル手段内の符号間干渉データを記憶している前記メモリ手段、および、前記符号間干渉データ更新手段として機能し、
前記プログラム演算手段は、当該信号処理システムの初期段階において、前記第１および第２の読み出しおよび書き込み可能なメモリ手段内の符号間干渉データおよび対応する仮の符号間干渉データを初期化し、
前記復号手段としての前記２値識別回路において、該復号化２値識別データが生成されるたびに、該復号化２値データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込み可能なメモリ手段について、該アドレスが奇数の場合は前記第２の読み出しおよび書き込み可能なメモリ手段について、前記遅延線形等化信号と目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記対応する読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分に記憶する
請求項１０に記載の信号処理システム。 - 全てのアドレスについて前記符号間干渉データが更新された後、前記ノンリニアキャンセル手段を有効化して、当該信号処理システムを動作させ、
前記ノンリニアキャンセル手段は、前記アドレスについて前記第１および第２の読み出しおよび書き込み可能なメモリ手段から対応する１対の符号間干渉データを読み出し、該読み出した符号間干渉データを平均した符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルする
請求項１１に記載の信号処理システム。 - 当該信号処理システムを動作させた後、前記復号手段としての前記２値識別回路において前記復号化２値識別データが生成されるたびに、該復号化２値識別データをアドレスとして、それぞれのアドレスについて、該アドレスが奇数の場合は前記第１の読み出しおよび書き込みメモリ手段に、前記アドレスが偶数の場合は前記第２の読み出しおよび書き込みメモリ手段に対して、前記遅延線形等化信号と前記目標値との差を算出して前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新し、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記アドレスが奇数か偶数かに応じて前記第１または第２の読み出しおよび書き込み可能なメモリ手段に対して、前記読み出しおよび書き込み可能なメモリ手段内の前記アドレスで規定される記憶部分を更新する
請求項１２に記載の信号処理システム。 - 入力された連続的な原信号を線形等化する線形等化手段と、
基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとして記憶しているメモリ手段、および、前記線形等化手段で線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号手段を有し、該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する手段を有し、前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルするノンリニアキャンセル手段と、
該ノンリニアキャンセル手段の出力データの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号手段と
を具備する信号処理システム。 - 少なくとも前記第２の復号手段はビタビ復号手段であり、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新手段をさらに具備し、
該符号間干渉データ更新手段は、前記線形等化信号と前記第２のビタビ復号手段からのディジタル復号化データをアドレスとして、該生成された符号間干渉データを用いて前記ノンリニアキャンセル手段内のメモリ手段の符号間干渉データを更新する
請求項１４に記載の信号処理システム。 - 前記ノンリニアキャンセル手段および前記第２のビタビ復号手段は、それぞれが、
アドレス発生手段と、
前記符号間干渉データを記憶しているメモリ手段と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整手段と、
該タイミング調整手段から出力される遅延線形等化信号から、前記メモリ手段から読み出された符号間干渉データを減算する減算手段と、
該減算手段の出力値をビタビ復号するビタビ復号手段と
を有する複数の単位回路手段で構成され、
初段の単位回路手段内の前記アドレス手段は前記第１のビタビ復号手段の出力データを用いて前記アドレスを発生し、
ある段の単位回路手段内の前記ビタビ復号手段の出力データが次段の単位回路手段内の前記アドレス発生手段の入力データとして印加され、
ある段の単位回路手段内の前記タイミング調整手段の出力データが次段の単位回路内の前記タイミング調整手段の入力データとして印加され、
最終段の単位回路手段内の前記ビタビ復号手段が前記第２のビタビ復号手段として機能し、
前記前記符号間干渉データ更新手段が前記複数の単位回路手段内のメモリ手段に記憶されている符号間干渉データを更新する
請求項１５に記載の信号処理システム。 - 前記線形等化手段の前段に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換手段を設け、
前記線形等化手段は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタを有し、
前記ノンリニアキャンセル手段はディジタル信号回路で構成された
請求項１〜３、１４のいずれかに記載の信号処理システム。 - 前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号であり、
前記記録媒体はビデオ記録再生装置に用いる磁気記録媒体または光学式記録媒体であり、
前記原信号は前記記録媒体から読み出されたビデオ信号である
請求項１〜３、１４のいずれかに記載の信号処理システム。 - 基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、
入力された連続的な原信号を線形等化する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該符号間干渉がキャンセルされたデータから、前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記復号化されたディジタルデータをアドレスとして前記メモリ手段内の対応する符号間干渉データを前記生成された符号間干渉データを用いて更新する段階
を具備する信号処理方法。 - 基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、
入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別して前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化された信号に含まれる符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
少なくとも前記線形等化された信号を用いて新たな符号間干渉データを生成する段階、および、
前記生成されたアドレスで指定される前記メモリ手段内の前記符号間干渉データを前記生成された符号間干渉データを用いて更新する段階
を具備する信号処理方法。 - 基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記録する段階、
入力された連続的な原信号を線形等化する段階、
該線形等化された信号を２値以上の多値で識別し該メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記該符号間干渉データを用いて前記線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータから前記入力された原信号に対応する時系列ディジタルデータを復号する段階、
前記線形等化された信号の変動を監視する段階、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成する段階、および、
前記監視した前記線形等化信号の変動が所定値以上の場合は前記生成されたアドレスに用いて、前記監視した前記線形等化信号の変動が所定値以下の場合は前記符号化データをアドレスとして、前記メモリ手段に記憶されている前記符号間干渉データを前記生成した符号間干渉データによって更新する段階
を具備する信号処理方法。 - 前記監視は前記線形等化された信号のエンべロープを監視する
請求項２１に記載の信号処理方法。 - 前記アドレス生成段階は、前記線形等化信号を２値識別する第１の２値識別段階、および、該識別値を所定時間遅延して前記メモリ手段のアドレスを生成する第１の遅延段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに具備し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した前記符号間干渉データを減算する減算段階を有し、
前記復号段階は該減算された値を２値識別して前記入力された原信号に対応する２値識別復号化ディジタルデータを生成する第２の２値識別段階を有し、
前記符号間干渉データ更新手段は、前記タイミング調整された遅延線形等化信号と目標値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の２値識別復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する
請求項１９〜２２のいずれかに記載の記載の信号処理方法。 - 前記キャンセル段階は、前記線形等化された信号を３値識別する第１の３値識別段階、および、該識別値をパーシャルレスポンス・クラスIVの規定に従って復号して前記メモリ手段のアドレスを生成するパーシャルレスポンス・クラスIV・復号段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成アドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算された値を３値識別する第２の３値識別段階、および、該識別データをパーシャルレスポンス・クラスIVの規定に従って復号して前記ディジタル復号化データを生成する第２のパーシャルレスポンス・クラスIV・復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２のパーシャルレスポンス・クラスIV復号により生成されたディジタル復号化データをアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の前記符号間干渉データを更新する段階を有する
請求項１９〜２２のいずれかに記載の信号処理方法。 - 前記アドレスを生成する段階は、前記時系列の線形等化信号の推移から最も確からしい第１のディジタル信号および状態を決定する第１の復号段階、および、該復号されたデータとその状態に基づいて前記アドレスを生成するアドレス生成段階を有し、
該アドレスが生成されるまでの遅延時間に対応する時間だけ前記線形等化信号を遅延するタイミング調整段階をさらに有し、
前記キャンセル段階は、該タイミング調整された遅延線形等化信号から、前記生成されたアドレスを用いて前記メモリ手段から読み出した符号間干渉データを減算する減算段階を有し、
前記復号段階は、前記減算結果の推移から最も確からしい第２のディジタル信号および第２の状態を決定して前記入力された原信号に対応する前記ディジタル復号化データを生成する第２の復号段階を有し、
前記符号間干渉データ更新段階は、前記タイミング調整された遅延線形等化信号と前記第２の３値識別値との差に基づいて新たな符号間干渉データを生成する段階、および、前記第２の復号段階において復号された前記ディジタル復号をアドレスとして前記生成された符号間干渉データを用いて前記メモリ手段内の符号間干渉データを更新する段階を有する
請求項１９〜２２のいずれかに記載の信号処理方法。 - 前記符号間干渉データ更新段階は、
初期段階において、前記符号間干渉データおよび仮の符号間干渉データを初期化する段階、
前記復号化データが生成されるたびに、該復号化データを前記メモリ手段のアドレスとして、それぞれのアドレスについて、前記遅延線形等化信号と目標値との差を算出し、該算出値を前記仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第１の係数で除算した値と、前記仮の符号間干渉データを第２の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分に記憶する段階
を有する請求項の１９〜２２いずれかに記載の信号処理方法。 - 全てのアドレスについて前記符号間干渉データが更新された後、当該信号処理方法を実質的に動作させる段階をさらに具備する
請求項２６に記載の信号処理方法。 - 当該信号処理方法を動作させた後、前記復号化データが生成されるたびに、前記線形等化信号と目標値の差を算出する段階、
前記復号化２値識別データをアドレスとして、それぞれのアドレスについて、該算出された値を前記メモリ手段に記憶されている仮の符号間干渉データに加算して該仮の符号間干渉データを更新する段階、
当該アドレスについて、所定回数だけ前記仮の符号間干渉データを更新した後、前記符号間干渉データを第３の係数で除算した値と、前記仮の符号間干渉データを第４の係数で除算した値との和を新たな符号間干渉データとして、前記メモリ手段内の前記アドレスで規定される記憶部分を更新する段階
をさらに具備する請求項２７に記載の信号処理方法。 - 基準原信号をディジタル信号に再生した場合のそれぞれのビット間相互の符号間干渉を予め複数の符号間干渉データとしてメモリ手段に記憶する段階、
入力された連続的な原信号を線形等化する段階、
該線形等化された信号の推移から最も確からしい第１のディジタル信号およびその状態を決定する第１の復号段階、
前記第１の復号化データから前記メモリ手段に記憶されている符号間干渉データを読み出すアドレスを生成する段階、
前記符号間干渉データを用いて前記線形等化手段において線形等化された信号に含まれている符号間干渉をキャンセルする段階、
該キャンセルされたデータの時間的推移から最も確からしい第２のディジタル信号およびその第２の状態を決定し、該第２のディジタル信号を再生識別信号として出力する第２の復号段階、
を具備する信号処理方法。 - 少なくとも前記第２の復号段階はビタビ復号を行い、
少なくとも前記線形等化信号を用いて新たな符号間干渉データを生成し、前記復号化されたディジタルデータをアドレスとして前記メモリ手段の対応する符号間干渉データを前記生成された符号間干渉データによって更新する符号間干渉データ更新段階をさらに具備し、
該符号間干渉データ更新段階は、前記線形等化信号と前記第２のビタビ復号状態により生成されたディジタル復号化データをアドレスとして、前記生成された符号間干渉データを用いて前記メモリ手段の符号間干渉を更新する
請求項２９に記載の信号処理方法。 - 前記キャンセル段階および前記第２のビタビ復号段階は、
アドレス発生段階と、
前記アドレスが生成されるまでの時間だけ前記線形等化信号を遅延させるタイミング調整段階と、
該タイミング調整された遅延線形等化信号から、前記発生されたアドレスを用いて前記メモリ手段から読み出された符号間干渉データを減算する減算段階と、
該減算手段の出力値をビタビ復号するビタビ復号段階と
を１単位として複数回、連続的に行い、
前記前記符号間干渉データ更新段階は前記複数の段階における符号間干渉データを更新する
請求項３０に記載の信号処理方法。 - 前記線形等化段階の前に前記入力された連続的な原信号をディジタル信号に変換するアナログ・ディジタル変換段階を具備し、
前記線形等化段階は該ディジタル変換された原信号を線形等化するトランスバーサルフィルタリングを行う
請求項１９〜３１のいずれかに記載の信号処理方法。 - 前記入力された原信号は動的に読み出しが行われる記録媒体に記録された映像信号を読み出した信号である
請求項１９〜３２のいずれかに記載の信号処理方法。 - 入力された連続的なアナログ信号を線形等化し、
該線形等化した信号を、基準原信号をディジタル信号に再生した場合のそれぞれのビット相互間の符号間干渉によって規定される複数の符号間干渉データを用いて前記線形等化信号に含まれる符号間干渉をキャンセルし、
該キャンセルした線形等化信号を前記入力された原信号に対応するディジタルデータに再生し、
前記線形等化信号を用いて新たな符号間干渉データを生成して前記符号間干渉データを更新する
信号処理方法。 - 前記符号間干渉データの更新は、それぞれの符号間干渉データについて、
所定回数に到達するまで、前記線形等化信号と目標値との差を累加算し、
所定回数に到達したとき、前記符号間干渉データに第１の係数を乗じ、前記累積値に第２の係数を乗じて、これらの乗算結果を加算し、該加算値を新たな符号間干渉データとする
請求項３４に記載の信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18272493A JP3671426B2 (ja) | 1993-07-23 | 1993-07-23 | 信号処理システムとその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18272493A JP3671426B2 (ja) | 1993-07-23 | 1993-07-23 | 信号処理システムとその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141776A JPH07141776A (ja) | 1995-06-02 |
| JP3671426B2 true JP3671426B2 (ja) | 2005-07-13 |
Family
ID=16123342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18272493A Expired - Fee Related JP3671426B2 (ja) | 1993-07-23 | 1993-07-23 | 信号処理システムとその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671426B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101889389B (zh) * | 2007-10-04 | 2014-04-02 | 网络逻辑微系统公司 | 用于自适应非线性滤波的系统和方法 |
-
1993
- 1993-07-23 JP JP18272493A patent/JP3671426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07141776A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343335A (en) | Signal processing system having intersymbol-interference cancelling means and method of same | |
| US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
| US6104766A (en) | Noise predictive maximum likelihood (NPML) detection methods and apparatus based thereon | |
| EP0981880B1 (en) | Apparatus and method for noise-predictive maximum likelihood detection | |
| TW455840B (en) | Digital reproduced signal processing apparatus | |
| JP4593959B2 (ja) | 適応等化装置及び方法 | |
| US5999349A (en) | Waveform equalization apparatus | |
| WO2005031738A1 (ja) | Itrデータ再生装置、記録再生システムおよび補間フィルタ | |
| JPWO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
| US5805478A (en) | Data detection method and apparatus in data storage device | |
| JP3671426B2 (ja) | 信号処理システムとその方法 | |
| US6002730A (en) | Method for detecting data and device therefor of data storing unit | |
| JP3033238B2 (ja) | 適応的最尤復号装置および復号方法 | |
| KR100930244B1 (ko) | 라이트 스트래티지 파라미터 설정 방법 및 그와 같은기능을 갖는 기록 및 재생 장치 | |
| JP3000938B2 (ja) | データ検出再生方法および装置 | |
| JP3858362B2 (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP3903602B2 (ja) | 再生データ識別装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP3277451B2 (ja) | ビタビ復号装置 | |
| JP3792243B2 (ja) | 波形等化器および記録情報再生装置 | |
| JP3955560B2 (ja) | 再生信号処理装置 | |
| JPH0629785A (ja) | 波形等化器 | |
| JP3792167B2 (ja) | 波形等化器および記録情報再生装置 | |
| JP2002304818A (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |