JP3670883B2 - 伝送径路切換器 - Google Patents
伝送径路切換器 Download PDFInfo
- Publication number
- JP3670883B2 JP3670883B2 JP11491299A JP11491299A JP3670883B2 JP 3670883 B2 JP3670883 B2 JP 3670883B2 JP 11491299 A JP11491299 A JP 11491299A JP 11491299 A JP11491299 A JP 11491299A JP 3670883 B2 JP3670883 B2 JP 3670883B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- resistor
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅素子を含む伝送径路と信号をバイパスする伝送径路との間で伝送径路を切り換える伝送径路切換器において、部品の削減により構成を簡易化した伝送径路切換器に関する。
【０００２】
【従来の技術】
従来の伝送径路切換器について図２を参照して説明する。ＦＥＴ４１は増幅素子である。ＦＥＴ４１のドレインＤは高周波阻止用のチョークコイル４２の一端と接続しており、チョークコイル４２の他端は抵抗４４を介して電源端子Ｓ１と接続されている。また、ＦＥＴ４１のドレインＤは直流阻止用のコンデンサ４３の一端と接続しており、コンデンサ４３の他端はダイオード５４のアノードと接続するとともに高周波阻止用のチョークコイル５５を介して電源端子Ｓ１と接続されている。ダイオード５４は例えばＰＩＮダイオードである。ダイオード５４のカソードは抵抗５６を介して接地されており、また、直流阻止用のコンデンサ５７を介して出力端子Ｓ３とも接続されている。ＦＥＴ４１のソースＳは抵抗４５及びコンデンサ４６を介して接地されている。ＦＥＴ４１のゲートＧは抵抗４７を介して電源端子Ｓ１と接続されており、また、抵抗４８を介して接地されている。抵抗４７と抵抗４８はＦＥＴ４１のゲートＧのバイアス電圧を決定するゲートバイアス抵抗である。また、ＦＥＴ４１のゲートＧは直流阻止用のコンデンサ４９の一端と接続しており、コンデンサ４９の他端はダイオード５０のアノードと接続するとともに高周波阻止用のチョークコイル５１を介して電源端子Ｓ１と接続されている。ダイオード５０は例えばＰＩＮダイオードである。ダイオード５０のカソードは抵抗５２を介して接地されており、また、直流阻止用のコンデンサ５３を介して入力端子Ｓ２とも接続されている。
【０００３】
また、入力端子Ｓ２からの入力信号Ａを出力端子Ｓ３にバイパスする信号バイパス回路６５はＦＥＴ５８と抵抗６１、６３とコンデンサ５９、６０、６４とダイオード６２とで構成されている。ＦＥＴ５８は例えばＮチャンネルのデプレッション形のＦＥＴである。ＦＥＴ５８のドレインＤは直流阻止用のコンデンサ５９を介して入力端子Ｓ２に接続されている。ＦＥＴ５８のソースＳは直流阻止用のコンデンサ６０を介して出力端子Ｓ３と接続されており、また、抵抗６１の一端と接続している。抵抗６１の他端はコンデンサ６４を介して接地されており、また、抵抗６３の一端と電源端子Ｓ１とに接続している。ＦＥＴ５８のゲートＧはダイオード６２を介して接地されており、また、抵抗６３の他端と接続している。
【０００４】
前記構成において、電源端子Ｓ１に電源電圧Ｅ（例えば５ボルト）が供給される時、ダイオード５０にはチョークコイル５１と抵抗５２とによって順方向の電流が流れ、その時、ダイオード５０自身の特性によりそのインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ４９とコンデンサ５３の間がほぼショート状態となるので、この間で信号が導通するようになる。同様にダイオード５４にはチョークコイル５５と抵抗５６とによって順方向の電流が流れ、その時、ダイオード５４自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ４３とコンデンサ５７の間がほぼショート状態となるので、この間で信号が導通するようになる。そして、入力端子Ｓ２から入力される入力信号Ａはコンデンサ５３及びコンデンサ４９により交流成分のみＦＥＴ４１のゲートＧに印加されて、ＦＥＴ４１のドレインＤから入力信号Ａの交流成分を増幅した信号の出力が行われ、この出力はコンデンサ４３とコンデンサ５７により交流成分のみ出力端子Ｓ３から出力信号Ｂとして出力される。
【０００５】
この時、ＦＥＴ５８のソースＳには抵抗６１を介して電源電圧Ｅ（上記５ボルト）が印加される。また、ダイオード６２には抵抗６３を介してバイアス電圧が印加されるので、ＦＥＴ５８のゲートＧにはダイオード６２の順方向電圧である約０．７ボルトの電圧が印加される。この結果、ＦＥＴ５８のソースＳはゲートＧに対して、負のバイアス電圧が印加されることとなる。この負のバイアス電圧は、ＦＥＴ５８のソースＳに印加されている電圧が５ボルトで、ＦＥＴ５８のゲートＧに印加されている電圧が約０．７ボルトであるため、約−４．３ボルトとなる。この負のバイアス電圧（約−４．３ボルト）がＦＥＴ５８のピンチオフ電圧（例えば−３ボルト）よりも低い電圧となるようにしているので、ＦＥＴ５８のドレインＤとソースＳの間は非導通状態となり、信号バイパス回路６５は遮断し、信号の伝送は行われない。上記説明のように電源電圧Ｅが供給される時、入力信号ＡはＦＥＴ４１により増幅して伝送され、信号バイパス回路６５からは伝送されることがない。
【０００６】
電源端子Ｓ１に電源電圧Ｅが供給されない時、ダイオード５０にはチョークコイル５１と抵抗５２とによって順方向の電流が流れず、その時、ダイオード５０自身の特性によりインピーダンスが非常に高くなる（非導通状態）こととなり、コンデンサ４９とコンデンサ５３の間はオープン状態となり、この間で信号が遮断する。また、ＦＥＴ４１のドレインＤには電圧が印加されていないので、ＦＥＴ４１のゲートＧに信号が入力されても信号が増幅されて出力することはない。したがって、入力端子Ｓ２から入力される入力信号ＡはＦＥＴ４１を介して伝送されない。
【０００７】
また、ＦＥＴ５８のソースＳ及びゲートＧには電圧が印加されないので同じ電圧となるが、ＦＥＴ５８は前記したようにデプレッション形のため、ＦＥＴ５８のドレインＤとソースＳの間は導通状態となり、コンデンサ５９を通して交流成分のみ伝送される入力信号ＡはＦＥＴ５８のドレインＤとソースＳとを通過し、コンデンサ６０を通して交流成分のみ出力端子Ｓ３に伝送され、入力信号Ａの交流成分と同じ信号が出力信号Ｂとして出力される。上記説明のように、電源電圧Ｅが供給されていない時、入力信号Ａは信号バイパス回路６５を通過し伝送される。
【０００８】
【発明が解決しようとする課題】
前記従来の伝送径路切換器はＦＥＴ４１のゲートＧとドレインＤとにそれぞれダイオード５０、５４を備えているが、ダイオード５０、５４に順方向の直流電圧を印加するために、ＦＥＴ４１とダイオード５０、５４の間に直流阻止用のコンデンサ４３、４９と、ダイオードと電源端子Ｓ１との間に高周波阻止用のチョークコイル５１、５５とを備えていた。このコンデンサ４３、４９により、ＦＥＴ４１の動作点（ゲート電圧とドレイン電圧）がダイオード５０、５４に印加する直流電圧で変わることはないようになっていた。また、このチョークコイル５１、５５により、伝送されてきた信号が減衰しないようにしていた。このようにしていたため、部品点数が多くなり、複雑な構成となっていた。
【０００９】
そこで本発明は、部品点数を低減することで簡易な構成として、かつ、コストメリットも生じる伝送径路切換器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は前記課題を解決するためのもので、請求項１記載の伝送径路切換器の特徴は、入力端子と、出力端子と、前記入力端子と前記出力端子との間に設けられた増幅素子と、前記入力端子と前記出力端子との間に接続された信号バイパス回路とを備え、前記増幅素子の出力端と電源端子との間に負荷を接続すると共に前記増幅素子の入力端と前記電源端子との間にバイアス用の抵抗を接続し、前記バイパス回路はドレインが前記入力端子に結合され、ソースが前記出力端子に結合されたＦＥＴで構成され、アノードが前記増幅素子の入力端に直接接続され、カソードが前記入力端子に結合されると共に抵抗を介して接地された入力側ダイオードと、アノードが前記増幅素子の出力端に直接接続され、カソードが前記出力端子に結合されると共に抵抗を介して接地された出力側ダイオードとを設け、前記電源端子に電源電圧を印加したときに前記ＦＥＴのゲート電圧をソース電圧よりも低くし、前記電源端子に前記電源電圧を印加しないときにゲート電圧とソース電圧とを同電位にしたことである。
また、請求項２記載の伝送径路切換器の特徴は、アノードが前記ＦＥＴのゲートに接続され、カソードが接地されたダイオードを設け、前記電源端子と前記ＦＥＴのゲートとの間及び前記電源端子と前記ＦＥＴのソースとの間にそれぞれ抵抗を接続したことである。
【００１１】
【発明の実施の形態】
本発明の伝送径路切換器について図１を参照して説明する。ＦＥＴ１は増幅素子である。増幅素子の出力端であるＦＥＴ１のドレインＤは高周波阻止用のチョークコイル２の一端に接続しており、チョークコイル２の他端は抵抗４を介して電源端子Ｓ１と接続されている。また、ＦＥＴ１のドレインＤは出力側ダイオードであるダイオード３のアノードと接続している。ダイオード３は例えばＰＩＮダイオードである。ダイオード３のカソードは抵抗１１を介して接地されており、また、直流阻止用のコンデンサ１２を介して出力端子Ｓ３と接続されている。抵抗４と抵抗１１はＦＥＴ１のドレインＤのドレイン電圧を決定する抵抗である。ＦＥＴ１のソースＳは抵抗５及びコンデンサ６を介して接地されている。増幅素子の入力端であるＦＥＴ１のゲートＧは抵抗７を介して電源端子Ｓ１と接続されており、また、入力側ダイオードであるダイオード８のアノードと接続している。ダイオード８は例えばＰＩＮダイオードである。ダイオード８のカソードは抵抗９を介して接地されており、また、直流阻止用のコンデンサ１０を介して入力端子Ｓ２とも接続されている。抵抗７と抵抗９はＦＥＴ１のゲートＧのバイアス電圧を決定するゲートバイアス抵抗である。
【００１２】
また、入力端子Ｓ２からの入力信号Ａを出力端子Ｓ３にバイパスする信号バイパス回路２０はＦＥＴ１３とコンデンサ１４とコンデンサ１５と抵抗１６とダイオード１７と抵抗１８とコンデンサ１９とで構成されている。ＦＥＴ１３は例えばＮチャンネルのデプレッション形のＦＥＴである。ＦＥＴ１３のドレインＤは直流阻止用のコンデンサ１４を介して入力端子Ｓ２と接続されている。ＦＥＴ１３のソースＳは直流阻止用のコンデンサ１５を介して出力端子Ｓ３と接続されており、また、抵抗１６の一端と接続している。抵抗１６の他端はコンデンサ１９を介して接地されており、また、抵抗１８の一端と電源端子Ｓ１とに接続している。ＦＥＴ１３のゲートＧはダイオード１７を介して接地されており、また、抵抗１８の他端と接続している。
【００１３】
前記構成において、電源端子Ｓ１に電源電圧Ｅ（例えば５ボルト）が供給される時、ダイオード８には抵抗７と抵抗９とによって順方向の電流が流れ、その時、ダイオード８自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ１０とＦＥＴ１のゲートＧの間はほぼショート状態となり、この間で信号が導通するようになる。また、抵抗７は入力されてきた信号が減衰しないような抵抗値（例えば１．２ｋΩ）が選ばれる。また、抵抗７の抵抗値（前記１．２ｋΩ）と抵抗９の抵抗値（例えば８２０Ω）とでダイオード８に十分な順方向電流（前記５ボルトより約２．５ミリアンペア）を流し、且つＦＥＴ１のゲートＧに適宜の電圧（電源端子Ｓ１に印加される電圧の約半分の電圧、前記５ボルトより約２．５ボルト）が印加されて、ＦＥＴ１のゲートＧのゲート電圧は変動しない安定した電圧となるようになっている。
【００１４】
また、ダイオード３には抵抗４と抵抗１１とによって順方向の電流が流れ、その時、ダイオード３自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、ＦＥＴ１のドレインＤとコンデンサ１２の間がほぼショート状態となり、この間で信号が導通するようになる。また、抵抗４の抵抗値（例えば１０Ω）と抵抗１１の抵抗値（例えば２ｋΩ）とでダイオード３に十分な順方向電流（前記５ボルトより約２．５ミリアンペア）を流し、且つＦＥＴ１のドレインＤのドレイン電圧が十分に高い電圧（前記５ボルトより約５ボルト）となり、変動しない安定した電圧が印加されるようになっている。そして、入力端子Ｓ２から入力される入力信号Ａはコンデンサ１０により交流成分のみＦＥＴ１のゲートＧに印加されて、ＦＥＴ１のドレインＤから入力信号Ａの交流成分を増幅した信号の出力が行われ、この出力はコンデンサ１２により交流成分のみ出力端子Ｓ３から出力信号Ｂとして出力される。
【００１５】
この時、ＦＥＴ１３のソースＳには抵抗１６を介して電源電圧Ｅ（上記５ボルト）が印加される。また、ダイオード１７には抵抗１８を介してバイアス電圧が印加されるので、ＦＥＴ１３のゲートＧにはダイオードの順方向電圧である約０．７ボルトの電圧が印加される。この結果、ＦＥＴ１３のソースＳはゲートＧに対して負のバイアス電圧が印加されることとなる。この負のバイアス電圧は、ＦＥＴ１３のソースＳに印加されている電圧が５ボルトで、ＦＥＴ１３のゲートＧに印加されている電圧が約０．７ボルトであるため、約−４．３ボルトとなる。この負のバイアス電圧（約−４．３ボルト）がＦＥＴ１３のピンチオフ電圧（例えば−３ボルト）よりも低い電圧となるようにしているので、ＦＥＴ１３のドレインＤとソースＳの間は非導通状態となり、信号バイパス回路２０は遮断し、信号の伝送は行われない。上記説明のように電源電圧Ｅが供給される時、入力信号ＡはＦＥＴ１により増幅して伝送され、信号バイパス回路２０からは伝送されない。
【００１６】
電源端子Ｓ１に電源電圧Ｅが供給されない時、ダイオード８には抵抗７と抵抗９とによって順方向の電流が流れず、その時、ダイオード８自身の特性によりインピーダンスが非常に高くなる（非導通状態）こととなり、コンデンサ１０とＦＥＴ１のゲートＧの間はオープン状態となり、この間で信号が遮断する。また、ＦＥＴ４１のドレインＤには電圧が印加されていないので、ＦＥＴ１のゲートＧに信号が入力されても信号が増幅されて出力することはない。したがって、入力端子Ｓ２から入力される入力信号ＡはＦＥＴ１を介して伝送されない。
【００１７】
また、ＦＥＴ１３のソースＳ及びゲートＧには電圧が印加されないので同じ電圧となるが、ＦＥＴ１３は前記したようにデプレッション形のため、ＦＥＴ１３のドレインＤとソースＳの間はは導通状態となり、コンデンサ１４を通して交流成分のみ伝送される入力信号ＡはＦＥＴ１３のドレインＤとソースＳとを通過し、コンデンサ１５を通して交流成分のみ出力端子Ｓ３に伝送され、入力信号Ａの交流成分と同じ信号が出力信号Ｂとして出力される。上記説明のように、電源電圧Ｅが供給されていない時、入力信号Ａは信号バイパス回路２０を通過し伝送される。
【００１８】
上記発明の実施の形態の説明において、増幅素子はＦＥＴであることとして説明してきたが、この増幅素子はトランジスタであってもよく、本発明の効果を奏することは言うまでもない。
【００１９】
【発明の効果】
本発明の伝送径路切換器によれば、以下の効果を奏する。
【００２０】
請求項１記載の伝送経路切換器によれば、電源端子に電源電圧を供給して増幅素子を動作させ、入力側ダイオードと出力側ダイオードとを導通させる際に、増幅素子の出力端と入力端に印加する動作電圧、バイアス電圧によって入力側ダイオードと出力側ダイオードとを導通させることができる。従って、入力側ダイオードと出力側ダイオードとを導通させるための部品を必要とせず、簡単な構成とすることができる。
また、請求項１記載の伝送経路切換器によれば、ソース電圧とゲート電圧との関係を変えることで、電源電圧の供給の有無によってバイパス回路のＦＥＴをオフ又はオンさせることができる。
【図面の簡単な説明】
【図１】本発明の伝送径路切換器の実施の形態の回路図である。
【図２】従来の伝送径路切換器の回路図である。
【符号の説明】
１ ＦＥＴ
２ チョークコイル
３ ダイオード
４ 抵抗
５ 抵抗
６ コンデンサ
７ 抵抗
８ ダイオード
９ 抵抗
１０ コンデンサ
１１ 抵抗
１２ コンデンサ
１３ ＦＥＴ
１４ コンデンサ
１５ コンデンサ
１６ 抵抗
１７ ダイオード
１８ 抵抗
１９ コンデンサ
２０ 信号バイパス回路
Ｓ１ 電源端子
Ｓ２ 入力端子
Ｓ３ 出力端子
Ｄ ドレイン
Ｓ ソース
Ｇ ゲート
【発明の属する技術分野】
本発明は、増幅素子を含む伝送径路と信号をバイパスする伝送径路との間で伝送径路を切り換える伝送径路切換器において、部品の削減により構成を簡易化した伝送径路切換器に関する。
【０００２】
【従来の技術】
従来の伝送径路切換器について図２を参照して説明する。ＦＥＴ４１は増幅素子である。ＦＥＴ４１のドレインＤは高周波阻止用のチョークコイル４２の一端と接続しており、チョークコイル４２の他端は抵抗４４を介して電源端子Ｓ１と接続されている。また、ＦＥＴ４１のドレインＤは直流阻止用のコンデンサ４３の一端と接続しており、コンデンサ４３の他端はダイオード５４のアノードと接続するとともに高周波阻止用のチョークコイル５５を介して電源端子Ｓ１と接続されている。ダイオード５４は例えばＰＩＮダイオードである。ダイオード５４のカソードは抵抗５６を介して接地されており、また、直流阻止用のコンデンサ５７を介して出力端子Ｓ３とも接続されている。ＦＥＴ４１のソースＳは抵抗４５及びコンデンサ４６を介して接地されている。ＦＥＴ４１のゲートＧは抵抗４７を介して電源端子Ｓ１と接続されており、また、抵抗４８を介して接地されている。抵抗４７と抵抗４８はＦＥＴ４１のゲートＧのバイアス電圧を決定するゲートバイアス抵抗である。また、ＦＥＴ４１のゲートＧは直流阻止用のコンデンサ４９の一端と接続しており、コンデンサ４９の他端はダイオード５０のアノードと接続するとともに高周波阻止用のチョークコイル５１を介して電源端子Ｓ１と接続されている。ダイオード５０は例えばＰＩＮダイオードである。ダイオード５０のカソードは抵抗５２を介して接地されており、また、直流阻止用のコンデンサ５３を介して入力端子Ｓ２とも接続されている。
【０００３】
また、入力端子Ｓ２からの入力信号Ａを出力端子Ｓ３にバイパスする信号バイパス回路６５はＦＥＴ５８と抵抗６１、６３とコンデンサ５９、６０、６４とダイオード６２とで構成されている。ＦＥＴ５８は例えばＮチャンネルのデプレッション形のＦＥＴである。ＦＥＴ５８のドレインＤは直流阻止用のコンデンサ５９を介して入力端子Ｓ２に接続されている。ＦＥＴ５８のソースＳは直流阻止用のコンデンサ６０を介して出力端子Ｓ３と接続されており、また、抵抗６１の一端と接続している。抵抗６１の他端はコンデンサ６４を介して接地されており、また、抵抗６３の一端と電源端子Ｓ１とに接続している。ＦＥＴ５８のゲートＧはダイオード６２を介して接地されており、また、抵抗６３の他端と接続している。
【０００４】
前記構成において、電源端子Ｓ１に電源電圧Ｅ（例えば５ボルト）が供給される時、ダイオード５０にはチョークコイル５１と抵抗５２とによって順方向の電流が流れ、その時、ダイオード５０自身の特性によりそのインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ４９とコンデンサ５３の間がほぼショート状態となるので、この間で信号が導通するようになる。同様にダイオード５４にはチョークコイル５５と抵抗５６とによって順方向の電流が流れ、その時、ダイオード５４自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ４３とコンデンサ５７の間がほぼショート状態となるので、この間で信号が導通するようになる。そして、入力端子Ｓ２から入力される入力信号Ａはコンデンサ５３及びコンデンサ４９により交流成分のみＦＥＴ４１のゲートＧに印加されて、ＦＥＴ４１のドレインＤから入力信号Ａの交流成分を増幅した信号の出力が行われ、この出力はコンデンサ４３とコンデンサ５７により交流成分のみ出力端子Ｓ３から出力信号Ｂとして出力される。
【０００５】
この時、ＦＥＴ５８のソースＳには抵抗６１を介して電源電圧Ｅ（上記５ボルト）が印加される。また、ダイオード６２には抵抗６３を介してバイアス電圧が印加されるので、ＦＥＴ５８のゲートＧにはダイオード６２の順方向電圧である約０．７ボルトの電圧が印加される。この結果、ＦＥＴ５８のソースＳはゲートＧに対して、負のバイアス電圧が印加されることとなる。この負のバイアス電圧は、ＦＥＴ５８のソースＳに印加されている電圧が５ボルトで、ＦＥＴ５８のゲートＧに印加されている電圧が約０．７ボルトであるため、約−４．３ボルトとなる。この負のバイアス電圧（約−４．３ボルト）がＦＥＴ５８のピンチオフ電圧（例えば−３ボルト）よりも低い電圧となるようにしているので、ＦＥＴ５８のドレインＤとソースＳの間は非導通状態となり、信号バイパス回路６５は遮断し、信号の伝送は行われない。上記説明のように電源電圧Ｅが供給される時、入力信号ＡはＦＥＴ４１により増幅して伝送され、信号バイパス回路６５からは伝送されることがない。
【０００６】
電源端子Ｓ１に電源電圧Ｅが供給されない時、ダイオード５０にはチョークコイル５１と抵抗５２とによって順方向の電流が流れず、その時、ダイオード５０自身の特性によりインピーダンスが非常に高くなる（非導通状態）こととなり、コンデンサ４９とコンデンサ５３の間はオープン状態となり、この間で信号が遮断する。また、ＦＥＴ４１のドレインＤには電圧が印加されていないので、ＦＥＴ４１のゲートＧに信号が入力されても信号が増幅されて出力することはない。したがって、入力端子Ｓ２から入力される入力信号ＡはＦＥＴ４１を介して伝送されない。
【０００７】
また、ＦＥＴ５８のソースＳ及びゲートＧには電圧が印加されないので同じ電圧となるが、ＦＥＴ５８は前記したようにデプレッション形のため、ＦＥＴ５８のドレインＤとソースＳの間は導通状態となり、コンデンサ５９を通して交流成分のみ伝送される入力信号ＡはＦＥＴ５８のドレインＤとソースＳとを通過し、コンデンサ６０を通して交流成分のみ出力端子Ｓ３に伝送され、入力信号Ａの交流成分と同じ信号が出力信号Ｂとして出力される。上記説明のように、電源電圧Ｅが供給されていない時、入力信号Ａは信号バイパス回路６５を通過し伝送される。
【０００８】
【発明が解決しようとする課題】
前記従来の伝送径路切換器はＦＥＴ４１のゲートＧとドレインＤとにそれぞれダイオード５０、５４を備えているが、ダイオード５０、５４に順方向の直流電圧を印加するために、ＦＥＴ４１とダイオード５０、５４の間に直流阻止用のコンデンサ４３、４９と、ダイオードと電源端子Ｓ１との間に高周波阻止用のチョークコイル５１、５５とを備えていた。このコンデンサ４３、４９により、ＦＥＴ４１の動作点（ゲート電圧とドレイン電圧）がダイオード５０、５４に印加する直流電圧で変わることはないようになっていた。また、このチョークコイル５１、５５により、伝送されてきた信号が減衰しないようにしていた。このようにしていたため、部品点数が多くなり、複雑な構成となっていた。
【０００９】
そこで本発明は、部品点数を低減することで簡易な構成として、かつ、コストメリットも生じる伝送径路切換器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は前記課題を解決するためのもので、請求項１記載の伝送径路切換器の特徴は、入力端子と、出力端子と、前記入力端子と前記出力端子との間に設けられた増幅素子と、前記入力端子と前記出力端子との間に接続された信号バイパス回路とを備え、前記増幅素子の出力端と電源端子との間に負荷を接続すると共に前記増幅素子の入力端と前記電源端子との間にバイアス用の抵抗を接続し、前記バイパス回路はドレインが前記入力端子に結合され、ソースが前記出力端子に結合されたＦＥＴで構成され、アノードが前記増幅素子の入力端に直接接続され、カソードが前記入力端子に結合されると共に抵抗を介して接地された入力側ダイオードと、アノードが前記増幅素子の出力端に直接接続され、カソードが前記出力端子に結合されると共に抵抗を介して接地された出力側ダイオードとを設け、前記電源端子に電源電圧を印加したときに前記ＦＥＴのゲート電圧をソース電圧よりも低くし、前記電源端子に前記電源電圧を印加しないときにゲート電圧とソース電圧とを同電位にしたことである。
また、請求項２記載の伝送径路切換器の特徴は、アノードが前記ＦＥＴのゲートに接続され、カソードが接地されたダイオードを設け、前記電源端子と前記ＦＥＴのゲートとの間及び前記電源端子と前記ＦＥＴのソースとの間にそれぞれ抵抗を接続したことである。
【００１１】
【発明の実施の形態】
本発明の伝送径路切換器について図１を参照して説明する。ＦＥＴ１は増幅素子である。増幅素子の出力端であるＦＥＴ１のドレインＤは高周波阻止用のチョークコイル２の一端に接続しており、チョークコイル２の他端は抵抗４を介して電源端子Ｓ１と接続されている。また、ＦＥＴ１のドレインＤは出力側ダイオードであるダイオード３のアノードと接続している。ダイオード３は例えばＰＩＮダイオードである。ダイオード３のカソードは抵抗１１を介して接地されており、また、直流阻止用のコンデンサ１２を介して出力端子Ｓ３と接続されている。抵抗４と抵抗１１はＦＥＴ１のドレインＤのドレイン電圧を決定する抵抗である。ＦＥＴ１のソースＳは抵抗５及びコンデンサ６を介して接地されている。増幅素子の入力端であるＦＥＴ１のゲートＧは抵抗７を介して電源端子Ｓ１と接続されており、また、入力側ダイオードであるダイオード８のアノードと接続している。ダイオード８は例えばＰＩＮダイオードである。ダイオード８のカソードは抵抗９を介して接地されており、また、直流阻止用のコンデンサ１０を介して入力端子Ｓ２とも接続されている。抵抗７と抵抗９はＦＥＴ１のゲートＧのバイアス電圧を決定するゲートバイアス抵抗である。
【００１２】
また、入力端子Ｓ２からの入力信号Ａを出力端子Ｓ３にバイパスする信号バイパス回路２０はＦＥＴ１３とコンデンサ１４とコンデンサ１５と抵抗１６とダイオード１７と抵抗１８とコンデンサ１９とで構成されている。ＦＥＴ１３は例えばＮチャンネルのデプレッション形のＦＥＴである。ＦＥＴ１３のドレインＤは直流阻止用のコンデンサ１４を介して入力端子Ｓ２と接続されている。ＦＥＴ１３のソースＳは直流阻止用のコンデンサ１５を介して出力端子Ｓ３と接続されており、また、抵抗１６の一端と接続している。抵抗１６の他端はコンデンサ１９を介して接地されており、また、抵抗１８の一端と電源端子Ｓ１とに接続している。ＦＥＴ１３のゲートＧはダイオード１７を介して接地されており、また、抵抗１８の他端と接続している。
【００１３】
前記構成において、電源端子Ｓ１に電源電圧Ｅ（例えば５ボルト）が供給される時、ダイオード８には抵抗７と抵抗９とによって順方向の電流が流れ、その時、ダイオード８自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、コンデンサ１０とＦＥＴ１のゲートＧの間はほぼショート状態となり、この間で信号が導通するようになる。また、抵抗７は入力されてきた信号が減衰しないような抵抗値（例えば１．２ｋΩ）が選ばれる。また、抵抗７の抵抗値（前記１．２ｋΩ）と抵抗９の抵抗値（例えば８２０Ω）とでダイオード８に十分な順方向電流（前記５ボルトより約２．５ミリアンペア）を流し、且つＦＥＴ１のゲートＧに適宜の電圧（電源端子Ｓ１に印加される電圧の約半分の電圧、前記５ボルトより約２．５ボルト）が印加されて、ＦＥＴ１のゲートＧのゲート電圧は変動しない安定した電圧となるようになっている。
【００１４】
また、ダイオード３には抵抗４と抵抗１１とによって順方向の電流が流れ、その時、ダイオード３自身の特性によりインピーダンスがほぼ０Ω（導通状態）となり、ＦＥＴ１のドレインＤとコンデンサ１２の間がほぼショート状態となり、この間で信号が導通するようになる。また、抵抗４の抵抗値（例えば１０Ω）と抵抗１１の抵抗値（例えば２ｋΩ）とでダイオード３に十分な順方向電流（前記５ボルトより約２．５ミリアンペア）を流し、且つＦＥＴ１のドレインＤのドレイン電圧が十分に高い電圧（前記５ボルトより約５ボルト）となり、変動しない安定した電圧が印加されるようになっている。そして、入力端子Ｓ２から入力される入力信号Ａはコンデンサ１０により交流成分のみＦＥＴ１のゲートＧに印加されて、ＦＥＴ１のドレインＤから入力信号Ａの交流成分を増幅した信号の出力が行われ、この出力はコンデンサ１２により交流成分のみ出力端子Ｓ３から出力信号Ｂとして出力される。
【００１５】
この時、ＦＥＴ１３のソースＳには抵抗１６を介して電源電圧Ｅ（上記５ボルト）が印加される。また、ダイオード１７には抵抗１８を介してバイアス電圧が印加されるので、ＦＥＴ１３のゲートＧにはダイオードの順方向電圧である約０．７ボルトの電圧が印加される。この結果、ＦＥＴ１３のソースＳはゲートＧに対して負のバイアス電圧が印加されることとなる。この負のバイアス電圧は、ＦＥＴ１３のソースＳに印加されている電圧が５ボルトで、ＦＥＴ１３のゲートＧに印加されている電圧が約０．７ボルトであるため、約−４．３ボルトとなる。この負のバイアス電圧（約−４．３ボルト）がＦＥＴ１３のピンチオフ電圧（例えば−３ボルト）よりも低い電圧となるようにしているので、ＦＥＴ１３のドレインＤとソースＳの間は非導通状態となり、信号バイパス回路２０は遮断し、信号の伝送は行われない。上記説明のように電源電圧Ｅが供給される時、入力信号ＡはＦＥＴ１により増幅して伝送され、信号バイパス回路２０からは伝送されない。
【００１６】
電源端子Ｓ１に電源電圧Ｅが供給されない時、ダイオード８には抵抗７と抵抗９とによって順方向の電流が流れず、その時、ダイオード８自身の特性によりインピーダンスが非常に高くなる（非導通状態）こととなり、コンデンサ１０とＦＥＴ１のゲートＧの間はオープン状態となり、この間で信号が遮断する。また、ＦＥＴ４１のドレインＤには電圧が印加されていないので、ＦＥＴ１のゲートＧに信号が入力されても信号が増幅されて出力することはない。したがって、入力端子Ｓ２から入力される入力信号ＡはＦＥＴ１を介して伝送されない。
【００１７】
また、ＦＥＴ１３のソースＳ及びゲートＧには電圧が印加されないので同じ電圧となるが、ＦＥＴ１３は前記したようにデプレッション形のため、ＦＥＴ１３のドレインＤとソースＳの間はは導通状態となり、コンデンサ１４を通して交流成分のみ伝送される入力信号ＡはＦＥＴ１３のドレインＤとソースＳとを通過し、コンデンサ１５を通して交流成分のみ出力端子Ｓ３に伝送され、入力信号Ａの交流成分と同じ信号が出力信号Ｂとして出力される。上記説明のように、電源電圧Ｅが供給されていない時、入力信号Ａは信号バイパス回路２０を通過し伝送される。
【００１８】
上記発明の実施の形態の説明において、増幅素子はＦＥＴであることとして説明してきたが、この増幅素子はトランジスタであってもよく、本発明の効果を奏することは言うまでもない。
【００１９】
【発明の効果】
本発明の伝送径路切換器によれば、以下の効果を奏する。
【００２０】
請求項１記載の伝送経路切換器によれば、電源端子に電源電圧を供給して増幅素子を動作させ、入力側ダイオードと出力側ダイオードとを導通させる際に、増幅素子の出力端と入力端に印加する動作電圧、バイアス電圧によって入力側ダイオードと出力側ダイオードとを導通させることができる。従って、入力側ダイオードと出力側ダイオードとを導通させるための部品を必要とせず、簡単な構成とすることができる。
また、請求項１記載の伝送経路切換器によれば、ソース電圧とゲート電圧との関係を変えることで、電源電圧の供給の有無によってバイパス回路のＦＥＴをオフ又はオンさせることができる。
【図面の簡単な説明】
【図１】本発明の伝送径路切換器の実施の形態の回路図である。
【図２】従来の伝送径路切換器の回路図である。
【符号の説明】
１ ＦＥＴ
２ チョークコイル
３ ダイオード
４ 抵抗
５ 抵抗
６ コンデンサ
７ 抵抗
８ ダイオード
９ 抵抗
１０ コンデンサ
１１ 抵抗
１２ コンデンサ
１３ ＦＥＴ
１４ コンデンサ
１５ コンデンサ
１６ 抵抗
１７ ダイオード
１８ 抵抗
１９ コンデンサ
２０ 信号バイパス回路
Ｓ１ 電源端子
Ｓ２ 入力端子
Ｓ３ 出力端子
Ｄ ドレイン
Ｓ ソース
Ｇ ゲート
Claims (2)
- 入力端子と、出力端子と、前記入力端子と前記出力端子との間に設けられた増幅素子と、前記入力端子と前記出力端子との間に接続された信号バイパス回路とを備え、前記増幅素子の出力端と電源端子との間に負荷を接続すると共に前記増幅素子の入力端と前記電源端子との間にバイアス用の抵抗を接続し、前記バイパス回路はドレインが前記入力端子に結合され、ソースが前記出力端子に結合されたＦＥＴで構成され、アノードが前記増幅素子の入力端に直接接続され、カソードが前記入力端子に結合されると共に抵抗を介して接地された入力側ダイオードと、アノードが前記増幅素子の出力端に直接接続され、カソードが前記出力端子に結合されると共に抵抗を介して接地された出力側ダイオードとを設け、前記電源端子に電源電圧を印加したときに前記ＦＥＴのゲート電圧をソース電圧よりも低くし、前記電源端子に前記電源電圧を印加しないときにゲート電圧とソース電圧とを同電位にしたことを特徴とする伝送径路切換器。
- アノードが前記ＦＥＴのゲートに接続され、カソードが接地されたダイオードを設け、前記電源端子と前記ＦＥＴのゲートとの間及び前記電源端子と前記ＦＥＴのソースとの間にそれぞれ抵抗を接続したことを特徴とする請求項１記載の伝送径路切換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11491299A JP3670883B2 (ja) | 1999-04-22 | 1999-04-22 | 伝送径路切換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11491299A JP3670883B2 (ja) | 1999-04-22 | 1999-04-22 | 伝送径路切換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307396A JP2000307396A (ja) | 2000-11-02 |
| JP3670883B2 true JP3670883B2 (ja) | 2005-07-13 |
Family
ID=14649750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11491299A Expired - Fee Related JP3670883B2 (ja) | 1999-04-22 | 1999-04-22 | 伝送径路切換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670883B2 (ja) |
-
1999
- 1999-04-22 JP JP11491299A patent/JP3670883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307396A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7263337B2 (en) | Circuit for boosting DC voltage | |
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| US20070013432A1 (en) | Semiconductor device and method of controlling the same | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US4320352A (en) | Input optimized FET bias circuit | |
| EP0430063B1 (en) | Switching apparatus with cascaded switch sections | |
| KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 ｅ 증폭기 회로 | |
| KR960016811B1 (ko) | 오디오 장치가 스위치 온 및 오프될 때 발생하는 잡음을 방지하는 회로 | |
| JP4430246B2 (ja) | 電界効果トランジスタのためのバイアス構成 | |
| US5298817A (en) | High-frequency solid-state relay | |
| JP3670883B2 (ja) | 伝送径路切換器 | |
| JP2002217648A (ja) | バイパス回路内蔵型増幅器 | |
| US20040131210A1 (en) | Amplifying circuit | |
| JP3284015B2 (ja) | 半導体集積回路 | |
| JP3795282B2 (ja) | 伝送経路切替回路 | |
| US4937478A (en) | Circuit configuration for low-distortion signal switching | |
| KR20050026921A (ko) | 프로세스변수 보상을 갖는 능동 바이어스 회로를 위한전류 셧다운회로 | |
| US5661438A (en) | Impedance matching circuit | |
| JP2672731B2 (ja) | 電力増幅回路 | |
| JP3757483B2 (ja) | カスコード接続回路 | |
| US5055711A (en) | Impedance control circuit for an integrated circuit node | |
| JPH0542167B2 (ja) | ||
| US20070080737A1 (en) | Switch | |
| EP1319206A1 (en) | Biasing circuits | |
| JPH0418250Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |