JP3665202B2

JP3665202B2 - Semiconductor device

Info

Publication number: JP3665202B2
Application number: JP9482098A
Authority: JP
Inventors: 貴之岩崎; 俊之大野; 勉八尾; 良孝菅原; 勝則浅野
Original assignee: Kansai Electric Power Co Inc; Hitachi Ltd
Current assignee: Kansai Electric Power Co Inc; Hitachi Ltd
Priority date: 1998-04-07
Filing date: 1998-04-07
Publication date: 2005-06-29
Anticipated expiration: 2018-04-07
Also published as: JPH11297995A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係わり、特に、ターミネーション領域を改良して、半導体装置の長期間の使用に基づく耐圧特性の低下をなくし、半導体装置の使用期間を大幅に拡大させることを可能にした半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体材料として、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）を用いた半導体装置においては、半導体装置の耐圧を向上させるために、ターミネーション領域にフィールドプレートと呼ばれる構造を設けることが知られている。
【０００３】
ここで、図５及び図６は、既知の半導体装置におけるフィールドプレートの一例を示す構成図であって、図５はフィールドプレートを含む半導体装置の上面図、図６は図５の上面図におけるフィールドプレートのＡ−Ａ’線部分の断面図であり、半導体装置がＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップである例を示すものである。
【０００４】
図５及び図６において、５１はｎ型低不純物濃度（ｎ−）の第１半導体領域、５２はｐ型高不純物濃度（ｐ＋）の第２半導体領域、５３はｐ型高不純物濃度（ｐ＋）の第３半導体領域、５４は絶縁膜、５５はエミッタ電極、５６はコレクタ電極、５７は第１半導体領域５１と第２半導体領域５２との接合部分である。
【０００５】
そして、第１半導体領域５１は、その一面の端縁部から若干内側に入った部分に第２半導体領域５２が形成配置され、その他面の端縁部に到る部分まで第３半導体領域５３が接合配置されている。絶縁膜５４は、第２半導体領域５２上から第１半導体領域５１と第２半導体領域５２との接合部分５７を経て第１半導体領域５１上に到る領域に配置される。エミッタ電極５５は、第２半導体領域５２上から絶縁膜５４上に到る領域に形成配置され、コレクタ電極５６は、第３半導体領域５３の他面に形成配置されている。この場合、第１半導体領域５１と第２半導体領域５２との接合部分５７から外側の領域は、ターミネーション領域であって、ここにフィールドプレートが構成されている。
【０００６】
前記構成によるＩＧＢＴチップにおいては、エミッタ電極５５とコレクタ電極５６との間に逆電圧、即ち、エミッタ電極５５に加わる電圧に比べてコレクタ電極５６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートで得られる電界により、フィールドプレートにおける第１半導体領域５１に空乏層が形成され、その結果、第１半導体領域５１と第２半導体領域５２との接合部分５７の電界集中の度合いが緩和され、フィールドプレートを設けていない場合に比べてＩＧＢＴチップの耐圧特性が向上する。
【０００７】
【発明が解決しようとする課題】
ところで、前記既知のフィールドプレートを有するＩＧＢＴチップの中で、半導体材料にシリコンカーバイド（ＳｉＣ）を用いたＩＧＢＴチップにおいては、絶縁膜５４を一般の絶縁材料である酸化シリコン（ＳｉＯ₂）で構成すると、エミッタ電極５５とコレクタ電極５６との間に繰り返し逆電圧が印加されたとき、以下に述べる理由によって、ＩＧＢＴチップの耐圧が経時的に低下することが判明した。
【０００８】
即ち、シリコンカーバイド（ＳｉＣ）で構成されたＩＧＢＴチップ（以下、これをＳｉＣ型ＩＧＢＴチップという）は、同じ耐圧のシリコン（Ｓｉ）で構成されたＩＧＢＴチップ（以下、これをＳｉ型ＩＧＢＴチップという）と比べた場合に、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度よりも約２桁程度高くなっている。このとき、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を、Ｓｉ型ＩＧＢＴチップの絶縁膜５４の膜厚と等しくなるように選んだとすれば、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層よりもフィールドプレート方向（横方向）に延び難いものとなっている。そこで、ＳｉＣ型ＩＧＢＴチップの空乏層の延びの程度を、Ｓｉ型ＩＧＢＴチップの空乏層の延びの程度に等しくするためには、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くすればよいが、絶縁膜５４の膜厚を薄くすると、ＳｉＣ型ＩＧＢＴチップに前記逆電圧が印加されたとき、絶縁膜５４がその逆電圧に耐えられずに劣化し、ＳｉＣ型ＩＧＢＴチップは長時間の使用とともに動作信頼性が損なわれるようになる。
【０００９】
ここで、図７は、フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜５４の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【００１０】
図７において、縦軸は、（％）で表したＳｉＣ型ＩＧＢＴチップの不良発生率であり、横軸は、（μｍ）で表した絶縁膜５４の膜厚である。なお、ここでいう不良発生率とは、ＳｉＣ型ＩＧＢＴチップの耐圧がその初期耐圧に比べて１０％以上低下したものの発生比率である。
【００１１】
図７に示されるように、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くしていった場合、その膜厚が２μｍ以下になると、急激に不良発生率が増大することが判る。その理由は、絶縁膜６４が、度重なる逆電圧の印加によって劣化を生じ、遂に絶縁破壊されるためで、絶縁膜５４の膜厚を薄くする程、絶縁破壊の生じる割合は高くなる。
【００１２】
このように、前記既知のフィールドプレートを有するＩＧＢＴチップにおいては、第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層をフィールドプレート方向（横方向）へ延び易くするために、絶縁膜５４の膜厚を薄くすると、エミッタ電極５５とコレクタ電極５６との間に繰り返し印加される逆電圧によって絶縁膜５４が劣化し、ＩＧＢＴチップの長期信頼性が損なわれるという問題がある。
【００１３】
本発明は、前記問題点を解決するもので、その目的は、逆電圧が繰り返し印加されても、フィールドプレートに設けられた絶縁膜の劣化を防いで、長期信頼性の確保を可能にした半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、本発明による半導体装置は、第１半導体領域と、第１半導体領域の一面に部分的に設けられた第２半導体領域と、第１半導体領域の他面に設けられた第３半導体領域とを備え、ターミネーション領域が、第２半導体領域上と第１半導体領域上との間に配置された絶縁膜と、第２半導体領域上及び絶縁膜上に配置された第１主電極と、第３半導体領域上に配置された第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択された手段を具備する。
【００１５】
前記手段によれば、ターミネーション領域において、フィールドプレートの絶縁膜に、膜厚が２μｍ以上のものであって、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄くしなくても、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができ、また、絶縁膜の膜厚が薄くないことから、半導体装置に繰り返し逆電圧が印加されたとしても、絶縁膜が劣化を生じることはなく、半導体装置の耐圧が長期間の間に低下することはない。
【００１６】
【発明の実施の形態】
本発明の実施の形態において、半導体装置は、第１導電型の第１半導体領域と、前記第１半導体領域の一面の一部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の他面に接合された第２導電型の第３半導体領域とを備え、ターミネーション領域に、前記第２半導体領域の全周縁上から前記第１半導体領域上に達するように形成された絶縁膜と、一部が前記第２半導体領域に低抵抗接触するとともに残部が前記絶縁膜上に配置した第１主電極と、前記第３半導体領域に低抵抗接触するように配置した第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、前記絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択されているものである。
【００１７】
本発明の実施の形態の１つの具体例において、半導体装置は、絶縁膜の材料として、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の少なくとも１種のものが用いられるものである。
【００１９】
これらの本発明の実施の形態において、ターミネーション領域に設けられたフィールドプレートは、第１主電極、絶縁膜、第１半導体領域が重なり合った部分にコンデンサが形成される。このコンデンサの容量は、シリコンカーバイド（ＳｉＣ）で構成した半導体装置（以下、これをＳｉＣ型半導体装置という）において必要な容量と、シリコン（Ｓｉ）で構成した半導体装置（以下、これをＳｉ型半導体装置という）において必要な容量とを比べたとき、ＳｉＣ型半導体装置において必要なコンデンサの容量は、Ｓｉ型半導体装置において必要なコンデンサの容量の約１００倍になる。
【００２０】
このとき、コンデンサの単位面積当たりの容量をＣ、絶縁膜の比誘電率をε、絶縁膜の膜厚をＬとしたとき、容量はＣ＝ε／Ｌで表わされることから、コンデンサの容量Ｃを１００倍にするには、絶縁膜として同じ絶縁材料を用いた場合にその比誘電率εが一定であるから、絶縁膜の膜厚Ｌを１／１００倍に選択する他ない。ところが、絶縁膜の膜厚Ｌを薄くすると、絶縁膜の劣化が生じることから、本発明においては、絶縁膜の膜厚Ｌを薄くせずに、比誘電率εの大きい絶縁材料を用いて絶縁膜を構成し、大きな容量Ｃを得ているものである。
【００２１】
ここで、図３は、絶縁膜として比誘電率εが異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【００２２】
図３において、縦軸は、（Ｖ）で表した半導体装置の耐圧であり、横軸は、絶縁膜の比誘電率εである。
【００２３】
また、図４は、本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率εとの関係を示す特性図である。
【００２４】
図４において、縦軸は、絶縁膜の比誘電率εであり、横軸は、（μｍ）で表した絶縁膜の膜厚であって、塗りつぶされた領域は、本発明の半導体装置の絶縁膜として適した領域である。
【００２５】
半導体装置のフィールドプレートを構成する絶縁膜は、劣化を生じることがなく、半導体装置の長期信頼性を確保できるようにする上から、膜厚が２μｍまたはそれ以上のものが必要となる。このとき、図４の特性図に示された塗りつぶし領域から、絶縁膜の膜厚が２μｍであれば、その比誘電率εが２０またはそれ以上の絶縁材料を用い、絶縁膜の膜厚が３μｍであれば、その比誘電率εが３０またはそれ以上の絶縁材料を用いるようにする。
【００２６】
そして、絶縁膜に比誘電率εが２０以上の絶縁材料を用いたとき、図４の特性図に示された特性曲線から、絶縁膜の比誘電率εが２０を超えると、半導体装置の耐圧が急激に増大するようになる。
【００２７】
このように、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、しかも、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものとしているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００２８】
また、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜について、その膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化することはなく、その結果、半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができる。
【００２９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００３０】
図１は、本発明による半導体装置の一実施例の構成図で、半導体装置におけるターミネーション領域の断面図であって、半導体装置がシリコンカーバイト（ＳｉＣ）からなるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップ（ＳｉＣ型ＩＧＢＴチップ）である例を示すものである。
【００３１】
なお、図１は、図６に示された既知のこの種の半導体装置（ＩＧＢＴチップ）におけるターミネーション領域の断面図に対応するものである。
【００３２】
図１において、１はｎ型低不純物濃度（ｎ−）からなる第１半導体領域、２はｐ型高不純物濃度（ｐ＋）からなる第２半導体領域、３はｐ型高不純物濃度（ｐ＋）からなる第３半導体領域、４は絶縁膜、５はエミッタ電極（第１主電極）、６はコレクタ電極（第２主電極）、７は第１半導体領域１と第２半導体領域２との接合領域である。
【００３３】
そして、第１半導体領域１の一方の主表面には、周縁部から若干内側に入った領域に第２半導体領域２が形成配置され、第１半導体領域１の他方の主表面には、周縁部に到る部分にまで第３半導体領域３が接合配置されている。絶縁膜４は、第１半導体領域１の一方の主表面側の、一部の第２半導体領域２上から第１半導体領域１と第２半導体領域２との接合部分７を経て第１半導体領域１上の周縁部から少し内側に入った部分に到る領域に形成配置される。エミッタ電極５は、第２半導体領域２の露出表面から絶縁膜４上に到る領域に形成配置され、第２半導体領域２の露出表面に低抵抗接触している。コレクタ電極６は、第３半導体領域３の他方の主表面に形成配置され、第３半導体領域３の他方の主表面に低抵抗接触している。この場合、第１半導体領域１と第２半導体領域２との接合部分７から外側の部分は、ターミネーション領域で、ここにフィールドプレートが構成されている。
【００３４】
この場合、絶縁膜４は、構成材料として、比誘電率が３０以上のタンタルオキサイドを用いており、その膜厚が３μｍになるようにしている。
【００３５】
前記構成による本実施例のＳｉＣ型ＩＧＢＴチップは、次のように動作する。
【００３６】
エミッタ電極５とコレクタ電極６との間に逆電圧、即ち、エミッタ電極５に加わる電圧に比べてコレクタ電極６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートにその逆電圧に対応した電界が形成される。このとき、フィールドプレートに設けられた絶縁膜４として、比誘電率が３０以上のタンタルオキサイドを用いていることにより、フィールドプレートにおいては、第１半導体領域１に誘起される電荷量が増大し、第１半導体領域１内のｎ型低不純物濃度が実質的に低下するので、絶縁膜４に接する部分の第１半導体領域１内に形成される空乏層が延び易くなる、即ち、空乏層がフィールドプレート方向（横方向）に延び易くなる。このとき、フィールドプレートに形成される電界の最大強度の箇所は、第１半導体領域１と第２半導体領域２との接合部分７からフィールドプレートにおける第１半導体領域１内に移るので、第１半導体領域１と第２半導体領域２との接合部分７における電界が緩和され、ＳｉＣ型ＩＧＢＴチップは初期耐圧特性が向上する。
【００３７】
このように、本実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとし、その比誘電率を３０以上になるような絶縁材料を用いているので、エミッタ電極５、絶縁膜４、第１半導体領域１からなるコンデンサの容量を大きくすることが可能になり、第１半導体領域１と第２半導体領域２との接合部分７に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００３８】
また、本発明の実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとしているので、ＩＧＢＴチップエミッタ電極５とコレクタ電極６との間に繰り返し逆電圧が印加されたときでも、絶縁膜４が劣化することはなく、その結果、ＩＧＢＴチップの耐圧が長期間に低下することはなく、長期間にわたってＩＧＢＴチップの信頼性を確保することができる。
【００３９】
次いで、図２（ａ）乃至（ｄ）は、図１に図示されたＳｉＣ型ＩＧＢＴチップを製造する際の製造工程の一例を示す要部断面図である。
【００４０】
図２（ａ）乃至（ｄ）において、４’は絶縁層、５’はアルミニウム層であり、その他、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００４１】
図２（ａ）乃至（ｄ）を用いてＳｉＣ型ＩＧＢＴチップを製造する際の製造工程について説明すると、次の通りである。
【００４２】
まず、図２（ａ）に示されるように、ｎ型低不純物濃度（ｎ−）からなる第１半導体領域１の一方の主表面の所要の箇所に、ｐ型不純物を打ち込んでｐ型高不純物濃度（ｐ＋）からなる第２半導体領域２を形成し、第１半導体領域１の一方の主表面の露出部分の上及び第２半導体領域２の露出表面の上の全域に酸化タンタルをＣＶＤ法によって堆積し、絶縁層４’を形成する。
【００４３】
次に、図２（ｂ）に示されるように、ドライエッチングを用いて絶縁層４’の不必要な部分を除去し、絶縁膜４を形成する。
【００４４】
次いで、図２（ｃ）に示されるように、第１半導体領域１の一方の主表面の露出部分の上、第２半導体領域２の露出表面の上及び絶縁膜４の上の全域にアルミニウムを蒸着し、アルミニウム層５’を形成する。
【００４５】
続いて、図２（ｄ）に示されるように、ドライエッチングを用いて不必要な部分を除去し、エミッタ電極５を形成する。
【００４６】
その後、図示されてないが、コレクタ電極６及び保護膜を形成し、ＳｉＣ型ＩＧＢＴチップが完成する。
【００４７】
前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、絶縁膜４として比誘電率が３０以上のタンタルオキサイドを用いた例を挙げて説明したが、本発明による絶縁膜４は前述のものに限られず、膜厚が２μｍ以上であって、比誘電率とμｍで表された膜厚との比が１０以上のものであれば、どのような絶縁材料を用いてもよい。
【００４８】
例えば、絶縁膜４を構成する絶縁材料としては、タンタルオキサイドの代わりに、ＢＳＴ｛（Ｂａ、Ｓｒ）ＴｉＯ₃｝やＰＺＴ｛Ｐｂ（Ｔｉ、Ｚｒ）Ｏ₃｝を用いてもよく、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の２つまたはそれ以上を用いてもよく、絶縁膜４の膜厚も、比誘電率が大きいものであれば、比誘電率の大きさに対応して厚くするようにすることもできる。
【００４９】
また、前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、半導体材料としてシリコンカーバイド（ＳｉＣ）を用いた例を挙げて説明したが、本発明による半導体材料はシリコンカーバイド（ＳｉＣ）を用いたものに限られず、他の同種の半導体材料、例えば、ダイアモンド、ガリウムナイトライド等のワイドギャップ半導体材料を用いてもよい。
【００５０】
さらに、前記実施例においては、半導体装置がＳｉＣ型ＩＧＢＴチップである例を挙げて説明したが、本発明による半導体装置はＳｉＣ型ＩＧＢＴチップであるものに限られず、他の半導体装置、例えば、ＧＴＯチップ、ＳＩサイリスタチップ、ダイオードチップ、サイリスタチップであってもよい。
【００５１】
【発明の効果】
以上のように、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなり、半導体装置の初期耐圧を高くすることができるという効果がある。
【００５２】
また、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜の膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化して半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例の構成を示す断面図である。
【図２】図１に図示された半導体装置を製造する際の製造工程の一例を示す要部断面図である。
【図３】絶縁膜として比誘電率が異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【図４】本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率との関係を示す特性図である。
【図５】既知の半導体装置におけるフィールドプレートの一例を示す上面図である。
【図６】図５に図示の半導体装置のフィールドプレートにおけるＡ−Ａ’線部分の断面図である。
【図７】フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【符号の説明】
１第１半導体領域
２第２半導体領域
３第３半導体領域
４絶縁膜
５エミッタ電極（第１主電極）
６コレクタ電極（第２主電極）
７接合領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, a semiconductor in which a termination region is improved, a decrease in breakdown voltage characteristics due to long-term use of the semiconductor device is eliminated, and a use period of the semiconductor device can be greatly extended. Relates to the device.
[0002]
[Prior art]
Generally, in a semiconductor device using silicon (Si) or silicon carbide (SiC) as a semiconductor material, it is known to provide a structure called a field plate in a termination region in order to improve the breakdown voltage of the semiconductor device. .
[0003]
5 and 6 are configuration diagrams showing an example of a field plate in a known semiconductor device. FIG. 5 is a top view of the semiconductor device including the field plate, and FIG. 6 is a field in the top view of FIG. It is sectional drawing of the AA 'line part of a plate, and shows the example whose semiconductor device is an IGBT (insulated gate bipolar transistor) chip | tip.
[0004]
5 and 6, 51 is a first semiconductor region having an n-type low impurity concentration (n−), 52 is a second semiconductor region having a p-type high impurity concentration (p +), and 53 is a p-type high impurity concentration (p +). The third semiconductor region 54, an insulating film 54, an emitter electrode 55, a collector electrode 56, and a junction 57 between the first semiconductor region 51 and the second semiconductor region 52.
[0005]
In the first semiconductor region 51, the second semiconductor region 52 is formed and arranged in a portion slightly inside from the edge portion of one surface, and the third semiconductor region 53 extends to the portion reaching the edge portion of the other surface. Junction is arranged. The insulating film 54 is disposed in a region extending from the second semiconductor region 52 to the first semiconductor region 51 through the junction portion 57 between the first semiconductor region 51 and the second semiconductor region 52. The emitter electrode 55 is formed and arranged in a region from the second semiconductor region 52 to the insulating film 54, and the collector electrode 56 is formed and arranged on the other surface of the third semiconductor region 53. In this case, a region outside the junction 57 between the first semiconductor region 51 and the second semiconductor region 52 is a termination region, and a field plate is formed here.
[0006]
In the IGBT chip configured as described above, a reverse voltage is applied between the emitter electrode 55 and the collector electrode 56, that is, a voltage that makes the voltage applied to the collector electrode 56 positive compared to the voltage applied to the emitter electrode 55. In some cases, a depletion layer is formed in the first semiconductor region 51 in the field plate due to the electric field obtained in the field plate. As a result, the breakdown voltage characteristics of the IGBT chip are improved as compared with the case where the field plate is not provided.
[0007]
[Problems to be solved by the invention]
By the way, among the IGBT chips having the known field plate, in the IGBT chip using silicon carbide (SiC) as the semiconductor material, the insulating film 54 is composed of silicon oxide (SiO ₂ ) which is a general insulating material. It has been found that when a reverse voltage is repeatedly applied between the emitter electrode 55 and the collector electrode 56, the breakdown voltage of the IGBT chip decreases with time for the following reason.
[0008]
That is, an IGBT chip composed of silicon carbide (SiC) (hereinafter referred to as an SiC type IGBT chip) is an IGBT chip composed of silicon (Si) having the same breakdown voltage (hereinafter referred to as an Si type IGBT chip). As compared with the above, the n-type impurity concentration of the first semiconductor region 51 of the SiC type IGBT chip is about two orders of magnitude higher than the n-type impurity concentration of the first semiconductor region 51 of the Si type IGBT chip. At this time, if the film thickness of the insulation film 54 of the SiC type IGBT chip is selected to be equal to the film thickness of the insulation film 54 of the Si type IGBT chip, the first semiconductor region 51 and the first semiconductor region 51 of the SiC type IGBT chip 2 The depletion layer formed in the junction portion 57 with the semiconductor region 52 is more in the field plate direction than the depletion layer formed in the junction portion 57 between the first semiconductor region 51 and the second semiconductor region 52 of the Si-type IGBT chip. It is difficult to extend in the horizontal direction. Therefore, in order to make the extension of the depletion layer of the SiC type IGBT chip equal to the extension of the depletion layer of the Si type IGBT chip, the insulating film 54 of the SiC type IGBT chip may be thinned. When the thickness of the insulating film 54 is reduced, when the reverse voltage is applied to the SiC type IGBT chip, the insulating film 54 deteriorates without being able to withstand the reverse voltage, and the SiC type IGBT chip can be used for a long time. Operation reliability is impaired.
[0009]
Here, FIG. 7 is a characteristic diagram showing the relationship between the film thickness of the insulating film 54 in the SiC IGBT chip having the field plate and the defect occurrence rate after repeatedly applying a reverse voltage.
[0010]
In FIG. 7, the vertical axis represents the defect occurrence rate of the SiC IGBT chip expressed in (%), and the horizontal axis represents the film thickness of the insulating film 54 expressed in (μm). Here, the defect occurrence rate is an occurrence ratio of the breakdown voltage of the SiC IGBT chip that is reduced by 10% or more compared to the initial breakdown voltage.
[0011]
As shown in FIG. 7, when the thickness of the insulating film 54 of the SiC type IGBT chip is reduced, it can be seen that when the thickness becomes 2 μm or less, the defect occurrence rate rapidly increases. The reason is that the insulating film 64 is deteriorated due to repeated application of reverse voltage, and finally dielectric breakdown occurs. As the film thickness of the insulating film 54 is reduced, the rate of occurrence of dielectric breakdown increases.
[0012]
As described above, in the IGBT chip having the known field plate, the depletion layer formed in the junction portion 57 between the first semiconductor region 51 and the second semiconductor region 52 is easily extended in the field plate direction (lateral direction). Therefore, if the thickness of the insulating film 54 is reduced, the insulating film 54 is deteriorated by a reverse voltage repeatedly applied between the emitter electrode 55 and the collector electrode 56, and the long-term reliability of the IGBT chip is impaired. is there.
[0013]
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and an object of the present invention is to prevent long-term reliability by preventing deterioration of an insulating film provided on a field plate even when a reverse voltage is repeatedly applied. To provide an apparatus.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to the present invention is provided on a first semiconductor region, a second semiconductor region partially provided on one surface of the first semiconductor region, and on the other surface of the first semiconductor region. An insulating film disposed between the second semiconductor region and the first semiconductor region, and a first semiconductor layer disposed on the second semiconductor region and the insulating film. a main electrode, a semiconductor device which have a second main electrode disposed on the third semiconductor region, said insulating film, said termination region through the entire periphery on the second semiconductor region from said second semiconductor region The first main electrode disposed on the insulating film extends to the termination region as a field plate, and the first semiconductor region, the second semiconductor region, And the third half The body region uses at least one of silicon carbide, gallium nitride, and diamond as its semiconductor material, and the insulating film has a thickness of 2 μm or more and is expressed by its relative dielectric constant and μm. Means selected so that the ratio to the film thickness is 10 or more are provided.
[0015]
According to the above means, in the termination region, the insulating film of the field plate has a film thickness of 2 μm or more, and the ratio between the relative dielectric constant and the film thickness expressed in μm is 10 or more. Since the semiconductor device is used, the depletion layer formed at the junction between the first semiconductor region and the second semiconductor region can easily extend in the field plate direction without reducing the thickness of the insulating film. The initial breakdown voltage of the semiconductor device can be increased, and since the thickness of the insulating film is not thin, the insulating film does not deteriorate even if a reverse voltage is repeatedly applied to the semiconductor device. Does not drop over a long period of time.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
In the embodiment of the present invention, a semiconductor device includes a first semiconductor region of a first conductivity type, said second conductivity type second semiconductor region formed on a part of one surface of the first semiconductor region, said first And a third semiconductor region of the second conductivity type joined to the other surface of the one semiconductor region, and formed in the termination region so as to reach the first semiconductor region from the entire periphery of the second semiconductor region. an insulating film, a second main part are arranged to be a low resistance contact with the a first main electrode and the balance disposed on the insulating film with the second low resistance contact with the semiconductor region, the third semiconductor region In the semiconductor device having an electrode , the insulating film extends from the second semiconductor region to the first semiconductor region of the termination region through the entire periphery of the second semiconductor region, and on the insulating film. The first main electrode arranged in Extends to the Tamineshon region as I over field plate, wherein the first semiconductor region, the second semiconductor region, and the third semiconductor region, as a semiconductor material, at least one of silicon carbide, gallium nitride, in a diamond used as seed, the insulating film thickness is not less 2μm or more, and the ratio of the thickness represented by a relative dielectric constant and μm is selected to be 10 or more.
[0017]
In one specific example of the embodiment of the present invention, the semiconductor device uses at least one of tantalum oxide, BST, and PZT as the material of the insulating film.
[0019]
In these embodiments of the present invention, in the field plate provided in the termination region, a capacitor is formed in a portion where the first main electrode, the insulating film, and the first semiconductor region overlap. The capacitance of this capacitor is that required for a semiconductor device made of silicon carbide (SiC) (hereinafter referred to as an SiC type semiconductor device) and a semiconductor device made of silicon (Si) (hereinafter referred to as an Si type semiconductor). When compared with the capacity required in the device), the capacity of the capacitor required in the SiC type semiconductor device is about 100 times the capacity of the capacitor required in the Si type semiconductor device.
[0020]
At this time, when the capacitance per unit area of the capacitor is C, the relative dielectric constant of the insulating film is ε, and the film thickness of the insulating film is L, the capacitance is expressed as C = ε / L. In order to increase 100 times, since the relative dielectric constant ε is constant when the same insulating material is used as the insulating film, the thickness L of the insulating film must be selected to be 1/100 times. However, when the thickness L of the insulating film is reduced, the insulating film is deteriorated. Therefore, in the present invention, the insulating film having a large relative dielectric constant ε is insulated without reducing the thickness L of the insulating film. A film is formed and a large capacity C is obtained.
[0021]
Here, FIG. 3 is a characteristic diagram showing a change in breakdown voltage of the semiconductor device when insulating materials having different relative dielectric constants ε are used as the insulating film.
[0022]
In FIG. 3, the vertical axis represents the breakdown voltage of the semiconductor device represented by (V), and the horizontal axis represents the relative dielectric constant ε of the insulating film.
[0023]
FIG. 4 is a characteristic diagram showing the relationship between the thickness of the insulating film and the relative dielectric constant ε of the insulating film in the semiconductor device of the present invention.
[0024]
In FIG. 4, the vertical axis represents the dielectric constant ε of the insulating film, the horizontal axis represents the film thickness of the insulating film expressed in (μm), and the filled area represents the insulation of the semiconductor device of the present invention. This is a region suitable as a film.
[0025]
The insulating film constituting the field plate of the semiconductor device is required to have a film thickness of 2 μm or more in order to prevent deterioration and ensure long-term reliability of the semiconductor device. At this time, if the film thickness of the insulating film is 2 μm from the filled region shown in the characteristic diagram of FIG. 4, an insulating material having a relative dielectric constant ε of 20 or more is used, and the film thickness of the insulating film is 3 μm. If so, an insulating material having a relative dielectric constant ε of 30 or more is used.
[0026]
Then, when an insulating material having a relative dielectric constant ε of 20 or more is used for the insulating film, if the relative dielectric constant ε of the insulating film exceeds 20 from the characteristic curve shown in the characteristic diagram of FIG. Suddenly increases.
[0027]
As described above, according to these embodiments of the present invention, the insulating film provided on the field plate of the semiconductor device has a film thickness of 2 μm or more, and a film expressed by its relative dielectric constant and μm. Since the ratio to the thickness is 10 or more, the capacitance of the capacitor including the first main electrode, the insulating film, and the first semiconductor region is increased without reducing the thickness of the insulating film. Thus, the depletion layer formed at the junction between the first semiconductor region and the second semiconductor region can easily extend in the field plate direction, and the initial breakdown voltage of the semiconductor device can be increased.
[0028]
Further, according to these embodiments of the present invention, since the film thickness of the insulating film provided on the field plate of the semiconductor device is not reduced, a reverse voltage is repeatedly applied between the main electrodes of the semiconductor device. Even when the insulating film is not deteriorated, as a result, the breakdown voltage of the semiconductor device does not decrease for a long time, and the reliability of the semiconductor device can be ensured for a long time.
[0029]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[0030]
FIG. 1 is a configuration diagram of an embodiment of a semiconductor device according to the present invention, and is a cross-sectional view of a termination region in the semiconductor device. The semiconductor device is an IGBT (insulated gate bipolar transistor) chip made of silicon carbide (SiC). An example of a SiC type IGBT chip) is shown.
[0031]
FIG. 1 corresponds to a sectional view of a termination region in the known semiconductor device (IGBT chip) of this type shown in FIG.
[0032]
In FIG. 1, 1 is a first semiconductor region made of n-type low impurity concentration (n−), 2 is a second semiconductor region made of p-type high impurity concentration (p +), and 3 is made of p-type high impurity concentration (p +). The third semiconductor region 4 is an insulating film, 5 is an emitter electrode (first main electrode), 6 is a collector electrode (second main electrode), and 7 is a junction region between the first semiconductor region 1 and the second semiconductor region 2. It is.
[0033]
Then, the second semiconductor region 2 is formed and arranged in a region slightly inside from the peripheral portion on one main surface of the first semiconductor region 1, and the peripheral portion is formed on the other main surface of the first semiconductor region 1. The third semiconductor region 3 is arranged in a junction up to the part that reaches. The insulating film 4 is formed on the first semiconductor region 1 from a part of the second semiconductor region 2 on one main surface side of the first semiconductor region 1 through the junction 7 between the first semiconductor region 1 and the second semiconductor region 2. 1 is formed and arranged in a region extending from the peripheral portion on 1 to a portion slightly inside. The emitter electrode 5 is formed and arranged in a region extending from the exposed surface of the second semiconductor region 2 to the insulating film 4 and is in low resistance contact with the exposed surface of the second semiconductor region 2. The collector electrode 6 is formed and arranged on the other main surface of the third semiconductor region 3 and is in low resistance contact with the other main surface of the third semiconductor region 3. In this case, a portion outside the junction portion 7 between the first semiconductor region 1 and the second semiconductor region 2 is a termination region, and a field plate is formed here.
[0034]
In this case, the insulating film 4 uses tantalum oxide having a relative dielectric constant of 30 or more as a constituent material, and the film thickness is set to 3 μm.
[0035]
The SiC IGBT chip of the present embodiment having the above-described configuration operates as follows.
[0036]
When a reverse voltage is applied between the emitter electrode 5 and the collector electrode 6, that is, when the voltage applied to the collector electrode 6 becomes positive compared to the voltage applied to the emitter electrode 5, the reverse voltage is applied to the field plate. An electric field corresponding to is formed. At this time, by using tantalum oxide having a relative dielectric constant of 30 or more as the insulating film 4 provided on the field plate, the amount of charge induced in the first semiconductor region 1 increases in the field plate, Since the n-type low impurity concentration in the first semiconductor region 1 is substantially lowered, the depletion layer formed in the first semiconductor region 1 in contact with the insulating film 4 is easily extended, that is, the depletion layer is in the field. It becomes easy to extend in the plate direction (lateral direction). At this time, the location of the maximum strength of the electric field formed on the field plate moves from the junction 7 between the first semiconductor region 1 and the second semiconductor region 2 into the first semiconductor region 1 in the field plate, so that the first semiconductor The electric field at the junction 7 between the region 1 and the second semiconductor region 2 is alleviated, and the SiC type IGBT chip has improved initial breakdown voltage characteristics.
[0037]
Thus, the SiC type IGBT chip of this embodiment uses an insulating material having a film thickness of 3 μm and a relative dielectric constant of 30 or more as the insulating film 4 of the field plate. It is possible to increase the capacitance of the capacitor including the electrode 5, the insulating film 4, and the first semiconductor region 1, and a depletion layer formed at the junction 7 between the first semiconductor region 1 and the second semiconductor region 2 is a field. It becomes easy to extend in the plate direction, and the initial breakdown voltage of the semiconductor device can be increased.
[0038]
In addition, since the SiC type IGBT chip of the embodiment of the present invention has a film thickness of 3 μm as the insulating film 4 of the field plate, a reverse voltage is repeatedly applied between the IGBT chip emitter electrode 5 and the collector electrode 6. Even when this is done, the insulating film 4 is not deteriorated. As a result, the breakdown voltage of the IGBT chip does not decrease over a long period of time, and the reliability of the IGBT chip can be ensured over a long period of time.
[0039]
Next, FIGS. 2A to 2D are cross-sectional views of relevant parts showing an example of a manufacturing process for manufacturing the SiC IGBT chip shown in FIG.
[0040]
In FIGS. 2A to 2D, 4 ′ is an insulating layer, 5 ′ is an aluminum layer, and the same components as those shown in FIG.
[0041]
The manufacturing process for manufacturing the SiC IGBT chip with reference to FIGS. 2A to 2D will be described as follows.
[0042]
First, as shown in FIG. 2A, a p-type high impurity is implanted by implanting a p-type impurity into a required portion of one main surface of the first semiconductor region 1 having an n-type low impurity concentration (n−). A second semiconductor region 2 having a concentration (p +) is formed, and tantalum oxide is formed on the entire exposed portion of one main surface of the first semiconductor region 1 and on the exposed surface of the second semiconductor region 2 by a CVD method. Deposit an insulating layer 4 '.
[0043]
Next, as shown in FIG. 2B, unnecessary portions of the insulating layer 4 ′ are removed by dry etching, and the insulating film 4 is formed.
[0044]
Next, as shown in FIG. 2C, aluminum is applied to the entire exposed region of one main surface of the first semiconductor region 1, the exposed surface of the second semiconductor region 2, and the entire region on the insulating film 4. Evaporation is performed to form an aluminum layer 5 ′.
[0045]
Subsequently, as shown in FIG. 2D, unnecessary portions are removed by dry etching, and the emitter electrode 5 is formed.
[0046]
Thereafter, although not shown, the collector electrode 6 and the protective film are formed, and the SiC type IGBT chip is completed.
[0047]
In the SiC IGBT chip according to the above embodiment, an example in which tantalum oxide having a relative dielectric constant of 30 or more is used as the insulating film 4 is described. However, the insulating film 4 according to the present invention is not limited to the above-described one. Any insulating material may be used as long as the thickness is 2 μm or more and the ratio between the relative dielectric constant and the film thickness expressed in μm is 10 or more.
[0048]
For example, BST {(Ba, Sr) TiO ₃ } or PZT {Pb (Ti, Zr) O ₃ } may be used instead of tantalum oxide as the insulating material constituting the insulating film 4. Two or more of BST and PZT may be used, and if the film thickness of the insulating film 4 has a large relative dielectric constant, the thickness should be increased corresponding to the relative dielectric constant. You can also.
[0049]
Moreover, in the SiC type IGBT chip according to the above embodiment, the example using silicon carbide (SiC) as the semiconductor material has been described, but the semiconductor material according to the present invention is not limited to the one using silicon carbide (SiC). Other similar semiconductor materials, for example, wide gap semiconductor materials such as diamond and gallium nitride may be used.
[0050]
Furthermore, in the said Example, although the semiconductor device was mentioned and demonstrated as an example which is a SiC type IGBT chip, the semiconductor device by this invention is not restricted to what is a SiC type IGBT chip, Other semiconductor devices, for example, GTO It may be a chip, an SI thyristor chip, a diode chip, or a thyristor chip.
[0051]
【The invention's effect】
As described above, according to the present invention, as the insulating film provided on the field plate of the semiconductor device, the film thickness is 2 μm or more, and the ratio between the relative dielectric constant and the film thickness expressed in μm is 10 or more. Therefore, it is possible to increase the capacitance of the capacitor composed of the first main electrode, the insulating film, and the first semiconductor region without reducing the thickness of the insulating film. The depletion layer formed at the junction between the first semiconductor region and the second semiconductor region easily extends in the field plate direction, and there is an effect that the initial breakdown voltage of the semiconductor device can be increased.
[0052]
In addition, according to the present invention, since the film thickness of the insulating film provided on the field plate of the semiconductor device is not reduced, the insulating film deteriorates even when a reverse voltage is repeatedly applied between the main electrodes of the semiconductor device. As a result, the breakdown voltage of the semiconductor device does not decrease over a long period of time, and the reliability of the semiconductor device can be ensured over a long period of time.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of an embodiment of a semiconductor device according to the present invention.
2 is a fragmentary cross-sectional view showing an example of a manufacturing process for manufacturing the semiconductor device shown in FIG. 1; FIG.
FIG. 3 is a characteristic diagram showing a change in breakdown voltage of a semiconductor device when insulating materials having different relative dielectric constants are used as insulating films.
FIG. 4 is a characteristic diagram showing the relationship between the thickness of the insulating film and the relative dielectric constant of the insulating film in the semiconductor device of the present invention.
FIG. 5 is a top view showing an example of a field plate in a known semiconductor device.
6 is a cross-sectional view taken along the line AA ′ of the field plate of the semiconductor device illustrated in FIG. 5;
FIG. 7 is a characteristic diagram showing the relationship between the film thickness of an insulating film and the defect occurrence rate after repeatedly applying a reverse voltage in a SiC IGBT chip having a field plate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 1st semiconductor region 2 2nd semiconductor region 3 3rd semiconductor region 4 Insulating film 5 Emitter electrode (1st main electrode)
6 Collector electrode (second main electrode)
7 Joining area

Claims

A first conductive type first semiconductor region; a second conductive type second semiconductor region formed on a portion of one surface of the first semiconductor region; and a second bonded to the other surface of the first semiconductor region. A conductive type third semiconductor region, an insulation film formed in the termination region so as to reach the first semiconductor region from the entire periphery of the second semiconductor region, and part of the second semiconductor region A first main electrode having a low resistance contact and a remaining portion disposed on the insulating film, and a second main electrode disposed to be in a low resistance contact with the third semiconductor region,
The insulating film extends from the second semiconductor region to the first semiconductor region of the termination region through the entire periphery of the second semiconductor region;
The first main electrode disposed on the insulating film extends as a field plate to the termination region;
The first semiconductor region, the second semiconductor region, and the third semiconductor region use at least one of silicon carbide, gallium nitride, and diamond as the semiconductor material, and the insulating film is a film. A semiconductor device characterized in that the thickness is 2 μm or more, and the ratio between the relative dielectric constant and the film thickness expressed in μm is selected to be 10 or more.

The semiconductor device according to claim 1, wherein the insulating film uses at least one of tantalum oxide, BST, and PZT as an insulating material.