JP3663047B2 - 低雑音ダウンコンバータ - Google Patents
低雑音ダウンコンバータ Download PDFInfo
- Publication number
- JP3663047B2 JP3663047B2 JP07755098A JP7755098A JP3663047B2 JP 3663047 B2 JP3663047 B2 JP 3663047B2 JP 07755098 A JP07755098 A JP 07755098A JP 7755098 A JP7755098 A JP 7755098A JP 3663047 B2 JP3663047 B2 JP 3663047B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- integrated circuit
- frequency
- signal selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【発明の属する技術分野】
この発明は、放送衛星や通信衛星からアンテナに受信された2つの偏波信号を夫々増幅した後に中間周波数信号に周波数変換して出力する低雑音ダウンコンバータに関する。
【0002】
【従来の技術】
従来、低雑音ダウンコンバータとしては、衛星放送または衛星通信から送信されアンテナにより受信された高周波信号(RF信号:12GHz帯)を低雑音増幅して、中間周波数信号(IF信号:1GHz〜2GHz帯)に周波数変換した後、さらに必要なレベルに増幅された中間周波数信号をチューナ回路に出力するものがある。この低雑音ダウンコンバータは、2つの異なる偏波(例えば水平偏波と垂直偏波)のRF信号を同時に受信し、各RF信号をIF信号に周波数変換して、周波数変換された2つの異なるIF信号を2つのスイッチ回路により択一的に夫々選択して、各スイッチ回路により選択されたIF信号を夫々独立した出力端子より出力する。
【0003】
図5は上記2つのIF信号を出力する低雑音ダウンコンバータの回路ブロック図を示している。上記低雑音ダウンコンバータは、アンテナ21からのL側(左旋偏波)とR側(右旋偏波)のRF信号(12.2GHz〜12.7GHz)を、LNA(ロー・ノイズ・アンプリファイアー)部22の低雑音増幅器22A,22Bにより夫々増幅する。そして、上記低雑音増幅器22Aにより増幅されたL側のRF信号をバンドパスフィルタ23Aを介してミキサ回路24Aに入力し、ローカルオシレータ25の局部発振周波数信号に基づいてミキサ回路24AによってIF信号(950〜1450MHz)に周波数変換する。また、上記低雑音増幅器22Bにより増幅されたR側のRF信号をバンドパスフィルタ23Bを介してミキサ回路24Bに入力し、ローカルオシレータ25の局部発振周波数信号に基づいてミキサ回路24BによってIF信号に周波数変換する。次に、図示しないチューナ回路から出力端子31,32に夫々印加されるDC(直流)電圧に基づいて、コンパレータ28により信号選択部26を制御して、信号選択部26のスイッチ回路26A,26B夫々により、L側RF信号が周波数変換されたIF信号とR側RF信号が周波数変換されたIF信号とを択一的に選択する。そして、IF増幅部27の増幅器27Aは、信号選択部26のスイッチ回路26Aで選択されたIF信号を増幅して、直流阻止コンデンサC11を介してIF出力信号OUT1として出力する。一方、IF増幅部27の増幅器27Bは、信号選択部26のスイッチ回路26Bで選択されたIF信号を増幅して、直流阻止コンデンサC12を介してIF出力信号OUT2として出力する。上記LNA部22,ローカルオシレータ25およびIF増幅部27に電源回路29より電源を供給している。
【0004】
【発明が解決しようとする課題】
ところで、上記低雑音ダウンコンバータでは、図6に示すように、第1基板51上に電源回路29とコンパレータ28とを実装し、さらに第1基板51上の点線で囲まれた信号選択部26を実装している。上記信号選択部26は、複数のPINダイオード60で構成されている。上記信号選択部26の2つのRF入力端子に、第2基板52の信号ライン61,62の一端をスルーホール54,55を介して夫々接続すると共に、2つのIF出力端子に出力ライン63,64の一端を接続している。上記電源回路29からの電源供給ライン65を図示しないローカルオシレータに接続すると共に、電源供給ライン65から分岐した電源供給ライン66を信号選択部26に接続している。また、上記コンパレータ28からの2つのSWコントロール信号ライン67,68を信号選択部26に接続している。なお、図6では、図5に示すIF増幅部27を省略している。上記構成の低雑音ダウンコンバータでは、部品点数が多く、部品実装に必要な基板スペースがどうしても大きくなると共に、2枚の基板が必要なため、コストが高くつくという問題がある。
【0005】
また、基板コストを下げるために1つの基板上に実装された低雑音ダウンコンバータでは、図7に示すように、第1基板53上に電源回路29とコンパレータ28とを実装し、さらに第1基板53上の点線で囲まれた信号選択部70を実装し、信号選択部26の2つのRF入力端子に信号ライン71,72の一端を夫々接続すると共に、2つのIF出力端子に出力ライン73,74の一端を接続している。上記電源回路29からの電源供給ライン75を図示しないローカルオシレータに接続すると共に、電源供給ライン65から分岐した電源供給ライン76を信号選択部70に接続している。そして、上記コンパレータ28からの2つのSWコントロール信号ライン77,78を信号選択部70に接続している。上記低雑音ダウンコンバータでは、伝送ライン71,72が交差すると共に、SWコントロール信号ライン77,78が複雑に交差して、特性劣化と信号の結合が生じる。
【0006】
そこで、この発明の目的は、部品点数を低減して基板を小型化でき、低コストで安定した性能の信頼性の高い高周波信号選択回路を用いた低雑音ダウンコンバータを提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1の低雑音ダウンコンバータは、2つの異なる高周波信号を択一的に選択して出力する機能を2つ有する高周波信号選択回路であって、上記2つの異なる高周波信号のうちのいずれか一方を選択するスイッチ回路が2つ集積された信号選択用集積回路と、上記信号選択用集積回路の上記2つのスイッチ回路を制御するスイッチ制御回路が集積されたスイッチ制御用集積回路と、上記信号選択用集積回路と上記スイッチ制御用集積回路とが実装された基板上に設けられ、上記信号選択用集積回路の上記各スイッチ回路の信号入力端子に互いに交差しないように接続された信号ラインと、上記基板上に上記信号ラインと交差しないように設けられた電源供給ラインとを備え、上記信号選択用集積回路は、上記2つの異なる高周波信号が上記信号ラインを介して夫々入力される2つの信号入力端子と、上記信号入力端子に対向する位置に夫々配置された2つの信号出力端子と、上記信号入力端子と上記信号出力端子との間に配置された電源入力端子と、上記信号入力端子間に配置され、上記電源入力端子を介して電源を供給する電源供給端子とを有する高周波信号選択回路を用いた低雑音ダウンコンバータであって、上記信号選択用集積回路の上記2つの信号入力端子に接続された上記信号ラインの間かつ上記基板上に実装され、上記信号選択用集積回路の上記電源供給端子に接続されたローカルオシレータ用電源供給ラインを介して電源が供給されるローカルオシレータと、上記信号ラインに夫々接続されて上記基板上に実装され、上記ローカルオシレータからの局部発振周波数信号に基づいて、上記2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換する2つのミキサ回路とを備え、上記2つのミキサ回路により上記2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換した後、上記高周波信号選択回路の各スイッチ回路が上記中間周波数の高周波信号のうちのいずれか一方を選択して出力することを特徴としている。
【0008】
上記請求項1の低雑音ダウンコンバータによれば、上記スイッチ制御用集積回路に集積されたスイッチ制御回路により上記信号選択用集積回路に集積された2つのスイッチ回路を制御して、各スイッチ回路が2つの異なる高周波信号のうちのいずれか一方を選択して、選択された高周波信号を夫々出力する。上記2つのスイッチ回路を信号選択用集積回路に集積すると共に、上記スイッチ制御回路をスイッチ制御用集積回路に集積することによって、部品点数を低減し、各回路が実装される基板のレイアウトスペースを小型化でき、コストを低減できる。また、部品点数が少なくなることによって、部品の性能ばらつきや実装の管理が容易になり、安定した性能と高い信頼性が得られる。例えば、この発明の高周波信号選択回路を2出力タイプの低雑音ダウンコンバータに用いることによって、低コストで性能の安定した信頼性の高い低雑音ダウンコンバータを実現できる。
【0009】
また、上記信号選択用集積回路の各スイッチ回路の入力端子に接続される信号ラインが互いに交差しないようにすると共に、上記信号ラインと電源供給ラインとが交差しないようにすることによって、信号ラインおよび電源供給ラインのパターン引き回しによるアイソレーション劣化や信号の結合による性能の低下を防止できる。
さらに、上記2つの異なる高周波信号が夫々入力される信号入力端子をIC(集積回路)パッケージの一方の端に夫々配置すると共に、信号入力端子に対向する他方の端に2つの信号出力端子を夫々配置する。また、上記信号入力端子と上記信号出力端子との間に電源入力端子を配置する。このように各端子を配置することによって、上記信号入力端子に接続される信号ライン,信号出力端子に接続される信号ラインおよび電源入力端子に接続される電源供給ラインが互いに交差しないように、各信号ライン,電源供給ラインを基板上に配置可能となる。また、上記信号入力端子と信号出力端子との間にある電源入力端子がICパッケージ内部で電源入力端子を介して電源を供給する電源供給端子を2つの信号入力端子間に配置しているので、信号入力端子に夫々接続される信号ライン間に挟まれた領域に配置される回路が電源を必要とする場合に電源供給端子から電源供給ラインを介して電源を供給でき、信号ラインとその電源供給ラインとが交差しないようにできる。さらに、この信号選択用集積回路は高周波信号を扱うため、ICパッケージ裏面側の基板上に、全面に接地パターンを設けると共に、その接地パターンに一端が接続され、他端がグランドに接続されたスルーホールを設けることによって、この信号選択用集積回路の特性に影響する接地状態を良好にできる。したがって、信号ラインや電源供給ラインの基板上の引き回しにIC裏面側を使用せずに、IC内部を利用することで性能劣化(アイソレーション劣化)を防いで、レイアウトを簡素化できる。
【0010】
また、例えば放送衛星や通信衛星から送信されアンテナに受信された偏波信号である高周波信号を中間周波数の高周波信号に周波数変換し、その後、上記高周波信号選択回路の2つのスイッチ回路夫々が、上記中間周波数の高周波信号のうちのいずれか一方を選択して出力する。この低雑音ダウンコンバータに上記高周波信号選択回路を用いることによって、部品点数を低減して実装基板を小型化でき、低コストで安定した性能の信頼性の高い低雑音ダウンコンバータを実現できる。
【0011】
また、請求項2の低雑音ダウンコンバータは、請求項1の低雑音ダウンコンバータにおいて、上記スイッチ制御用集積回路に上記スイッチ制御回路と共に電源回路を集積したことを特徴としている。
【0012】
上記請求項2の低雑音ダウンコンバータによれば、上記スイッチ制御用集積回路に上記スイッチ制御回路と共に電源回路を集積することによって、部品点数をさらに低減して、基板レイアウトスペースをより小さくできると共に、スイッチ制御回路から上記信号選択用集積回路の各スイッチ回路に接続される制御信号ラインと上記電源回路から電源を供給する電源供給ラインとが交差しないように、各端子を配置でき、実装がさらに容易になる。
【0013】
【発明の実施の形態】
以下、この発明の低雑音ダウンコンバータを図示の実施の形態により詳細に説明する。
【0014】
(第1実施形態)
図1はこの発明の第1実施形態の高周波信号選択回路を用いた2出力タイプの低雑音ダウンコンバータの回路ブロック図を示している。上記低雑音ダウンコンバータは、アンテナ1により受信されたL側(左旋偏波)とR側(右旋偏波)のRF信号を増幅する低雑音増幅器2A,2Bを有するLNA部2と、上記低雑音増幅器2A,2Bにより増幅されたRF信号のうちの特定の周波数帯の信号を夫々通すバンドパスフィルタ3A,3Bと、上記バンドパスフィルタ3A,3Bからの出力信号を後述する局部発振周波数信号に基づいてIF信号に周波数変換するミキサ回路4A,4Bと、上記ミキサ回路4A,4Bに局部発振周波数信号を出力するローカルオシレータ5と、上記ミキサ回路4A,4BからのIF信号を択一的に選択して切り換えるスイッチ回路11A,11Bとを有する信号選択部11と、上記信号選択部11のスイッチ回路11A,11Bにより選択されたIF信号を夫々増幅する増幅器12A,12Bを有するIF増幅部12とを備えている。
【0015】
上記信号選択部11とIF増幅部12は、信号選択用集積回路6に集積されている。また、上記信号選択用集積回路6の2つの出力を直流阻止コンデンサC1,C2を介して夫々出力端子13,14に接続している。上記出力端子13,14に高周波チョークコイルL1,L2の一端を接続し、その高周波チョークコイルL1,L2の他端にダイオードD1,D2のアノードを接続している。上記ダイオードD1,D2のカソードをスイッチ制御用集積回路7の入力端子に夫々接続している。上記スイッチ制御用集積回路7は、入力端子に印加されるDC(直流)電圧に基づいて、制御信号ラインとしてのSWコントロール信号ラインを介してSWコントロール信号を信号選択用集積回路6に出力するスイッチ制御回路としてのコンパレータ7aと、LNA部2,ローカルオシレータ5および信号選択用集積回路6に電源供給ラインを介して電源を供給する電源回路7bとを有している。上記信号選択用集積回路6とスイッチ制御用集積回路7で高周波信号選択回路を構成している。
【0016】
上記構成の低雑音ダウンコンバータにおいて、アンテナ1からのL側(左旋偏波)とR側(右旋偏波)のRF信号(12.2GHz〜12.7GHz)を、LNA(ロー・ノイズ・アンプリファイアー)部2の低雑音増幅器2A,2Bにより夫々増幅する。そして、上記低雑音増幅器2Aにより増幅されたL側のRF信号をバンドパスフィルタ3Aを介してミキサ回路4Aに入力し、ローカルオシレータ5の局部発振周波数信号に基づいてミキサ回路4AによってIF信号(950〜1450MHz)に周波数変換する。また、上記低雑音増幅器2Bにより増幅されたR側のRF信号をバンドパスフィルタ3Bを介してミキサ回路4Bに入力し、ローカルオシレータ5の局部発振周波数信号に基づいてミキサ回路4BによってIF信号に周波数変換する。次に、図示しないチューナ回路から出力端子13,14に夫々印加されるDC(直流)電圧に基づいて、スイッチ制御用集積回路7のコンパレータ7aにより信号選択部6を制御して、信号選択用集積回路6の信号選択部11によりL側RF信号が周波数変換されたIF信号とR側RF信号が周波数変換されたIF信号のうちのいずれか一方を選択する。そして、IF増幅部12の増幅器12Aは、信号選択部11のスイッチ回路11Aで選択されたIF信号を増幅して、直流阻止コンデンサC1を介してIF出力信号OUT1として出力する。一方、IF増幅部12の増幅器12Bは、信号選択部11のスイッチ回路11Bで選択されたIF信号を増幅して、直流阻止コンデンサC2を介してIF出力信号OUT2として出力する。
【0017】
このように、上記低雑音ダウンコンバータでは、スイッチ回路11A,11Bを有する信号選択部11と増幅器12A,12Bを有するIF増幅部12とが集積された信号選択用集積回路6と、スイッチ制御回路としてのコンパレータ7aとスイッチ制御用集積回路7bとが集積されたスイッチ制御用集積回路7とを備えた高周波信号選択回路を用いることによって、部品点数の削減により基板上のレイアウトスペースを略1/3にかつ基板の厚さを半分に小型化することによって、コストダウンできると共に、各部品の性能ばらつきや実装の管理が容易になり、性能の安定した回路構成が実現することができる。
【0018】
(第2実施形態)
また、図2はこの発明の第2実施形態の低雑音ダウンコンバータの回路ブロック図を示している。この低雑音ダウンコンバータは、信号選択用集積回路8とスイッチ制御用集積回路9とを除き第1実施形態の低雑音ダウンコンバータと同一の構成をしており、同一構成部は同一参照番号を付して説明を省略する。
【0019】
また、図3は図2の信号選択用集積回路8のIC(集積回路)パッケージの端子配列図を示している。この信号選択用集積回路8は、ICパッケージの一方の側に所定の間隔をあけて端子P1,P3,P5,P7,P9,P11の順に配列すると共に、ICパッケージの他方の側に端子P1,P3,P5,P7,P9,P11に夫々対向するように端子P2,P4,P6,P8,P10,P12の順に配列している。上記信号選択用集積回路8の端子P1〜P12は、
P1,P2 : 電源供給端子(ローカルオシレータ5用)
P3,P4 : RF入力端子
P5,P6 : 電源入力端子
P7〜P10 : SWコントロール端子
P11,P12 : IF出力端子
である。
【0020】
上記信号選択用集積回路8は、RF入力端子P3,P4とIF出力端子P11,P12とをICパッケージの両端に配置し、RF入力端子P3,P4に接続される信号ラインとIF出力端子P11,P12に接続される信号ラインとが交差しないようにする。また、上記電源入力端子P5,P6は、IF出力端子P11,P12とRF入力端子P3,P4との間に配置すると共に、ローカルオシレータ用の電源供給端子P1,P2をRF入力端子P3,P4に対してIF出力端子P11,P12と反対の側に配置している。
【0021】
上記信号選択用集積回路8の電源入力端子P5,P6に電源を供給すると共に、信号選択用集積回路8を介してローカルオシレータ5(図2に示す)にスイッチ制御用集積回路9(図2に示す)より電源を供給している。そうして、上記低雑音ダウンコンバータの基板上のレイアウトにおいて、RF入力端子P3に接続される信号ラインとRF入力端子P4に接続される信号ラインとの間にローカルオシレータ5を配置することによって、すなわち、図2に示すミキサ回路4A(L側信号系)とミキサ回路4B(R側信号系)との間にローカルオシレータ5を配置することで、電源供給端子P1,P2とローカルオシレータ5とを接続するローカルオシレータ用電源供給ラインとRF入力端子P3,P4に接続される信号ラインとが交差しないようにしている。
【0022】
また、上記信号選択用集積回路8のSWコントロール端子P7〜P10は、電源入力端子P5,P6と同様に、RF入力端子P3とIF出力端子P11との間に配置すると共に、RF入力端子P4とIF出力端子P12との間に配置する。そして、上記スイッチ制御用集積回路9(図2に示す)にSWコントロール信号を出力するスイッチ制御回路としてのコンパレータ9aを内蔵することによって、電源供給ラインと制御信号ラインとしてのSWコントロール信号ラインとが交差しないように配置できる。
【0023】
また、図4は基板上に実装された上記信号選択用集積回路8,スイッチ制御用集積回路9の周辺の斜視図を示している。図4において、信号ライン41,42は、図2に示すミキサ回路4A,4Bから出力されるL側のRF信号,R側のRF信号に対応すると共に、図4の出力ライン43,44は、図2に示すIF出力信号OUT1,IF出力信号OUT2の出力端子13,14に対応している。上記信号選択用集積回路8が高周波を扱うため、ICパッケージの裏面側の基板10上に、全面に接地パターン(図示せず)を設けると共に、その設置パターンに一端が接続され、グランドに他端が接続されたスルーホール(図示せず)を設けて、接地状態をよくしている。
【0024】
上記構成の低雑音ダウンコンバータは、第1実施形態の低雑音ダウンコンバータと同様の作用,効果を有すると共に、基板上に実装される部品や配線される信号ライン等のパターンのレイアウトを簡素化でき、マイクロストリップライン(信号ライン)とバイアスライン(SWコントロール信号)および電源供給ラインの交差を防ぎ、パターン引き回しによって生じるアイソレーション劣化や信号の結合といった問題を容易に解決することができる。
【0025】
また、図3に示す信号選択用集積回路8の端子配列によって、信号ラインや電源供給ラインの基板上の引き回しにIC裏面側を使用せずにIC内部で配線して、基板上の信号ラインおよび電源供給ラインの引き回しによる性能劣化(信号ライン間または信号ライン,電源供給ライン間のアイソレーション劣化等)を防ぎ、レイアウトを簡素化している。
【0026】
また、上記第1,第2実施形態では、上記IF増幅部12を信号選択用集積回路6,8に信号選択部11と共に集積したが、信号選択用集積回路にはIF増幅部はなくともよい。
【0027】
【発明の効果】
以上より明らかなように、請求項1の発明の低雑音ダウンコンバータは、2つの異なる高周波信号を択一的に選択して出力する機能を2つ有する高周波信号選択回路であって、2つの異なる高周波信号のうちのいずれか一方を選択するスイッチ回路が信号選択用集積回路に2つ集積され、上記信号選択用集積回路の2つのスイッチ回路を制御するスイッチ制御回路がスイッチ制御用集積回路に集積されたものであり、上記信号選択用集積回路と上記スイッチ制御用集積回路とが実装された基板上に、信号選択用集積回路の各スイッチ回路の信号入力端子に互いに交差しないように接続される信号ラインを設けると共に、上記基板上に上記信号ラインと交差しないように電源供給ラインに設けられたものであり、上記信号選択用集積回路であって、上記2つの異なる高周波信号が信号ラインを介して夫々入力される2つの信号入力端子と、上記信号入力端子に対向する位置に夫々配置された2つの信号出力端子と、上記信号入力端子と上記信号出力端子との間に配置された電源入力端子と、上記信号入力端子間に配置され、上記電源入力端子を介して電源を供給する電源供給端子とを有する高周波信号選択回路を用いた低雑音ダウンコンバータであって、上記信号選択用集積回路の2つの信号入力端子に接続された信号ラインの間かつ基板上に実装され、上記信号選択用集積回路の電源供給端子に接続されたローカルオシレータ用電源供給ラインを介して電源が供給されるローカルオシレータと、上記信号ラインに夫々接続されて基板上に実装され、上記ローカルオシレータからの局部発振周波数信号に基づいて、上記2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換する2つのミキサ回路とを備え、上記2つのミキサ回路により2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換した後、高周波信号選択回路の各スイッチ回路が中間周波数の高周波信号のうちのいずれか一方を選択して出力するものである。
【0028】
したがって、請求項1の発明の低雑音ダウンコンバータによれば、上記2つのスイッチ回路を信号選択用集積回路に集積すると共に、上記スイッチ制御回路をスイッチ制御用集積回路に集積することによって、部品点数を低減して、各回路が実装される基板のレイアウトスペースを小型化でき、コストを低減することができると共に、各部品の性能ばらつきや実装の管理が容易になり、性能の安定した回路構成が実現することができる。
【0029】
また、上記信号ラインおよび電源供給ラインのパターン引き回しによるアイソレーション劣化や信号の結合による性能の低下を防止することができる。
【0030】
さらに、信号入力端子に接続される信号ライン,信号出力端子に接続される信号ラインおよび電源入力端子に接続される電源ラインが交差しないようにできると共に、信号入力端子に夫々接続される信号ライン間に挟まれた領域に配置される回路が電源を必要とする場合に電源供給端子から電源供給ラインを介して電源を供給でき、信号ラインとその電源供給ラインとが交差しないようにできる。また、ICパッケージ裏面側の基板上に、全面に接地パターンを設けると共に、その接地パターンに一端が接続され、他端がグランドに接続されたスルーホールを設けることが可能になり、それによって、高周波を扱う信号選択用集積回路の特性に影響する接地状態を良好にできる。したがって、信号ラインや電源供給ラインの基板上の引き回しにIC裏面側を使用せずにIC内部を配線に利用するので、性能劣化(アイソレーション劣化)を防いで、レイアウトを簡素化することができる。
【0031】
また、上記2出力タイプの低雑音ダウンコンバータの回路構成を簡素化し、基板の省スペース化 , 小型化および部品点数を容易に削減することができる。また、従来の2出力タイプの低雑音ダウンコンバータでは、2枚の基板を重ね合わせて、信号ラインを交差させていたが、この発明の低雑音ダウンコンバータでは、一枚の基板で構成できる。したがって、部品点数を低減して実装基板を小型化でき、低コストで安定した性能の信頼性の高い低雑音ダウンコンバータを実現することができる。
【0032】
また、請求項2の発明の低雑音ダウンコンバータは、請求項1の低雑音ダウンコンバータにおいて、上記スイッチ制御用集積回路に上記スイッチ制御回路と共に電源回路を集積したものである。
【0033】
したがって、請求項2の発明の低雑音ダウンコンバータによれば、部品点数をさらに低減でき、基板レイアウトスペースをより小さくできると共に、スイッチ制御回路から上記信号選択用集積回路の各スイッチ回路に接続される制御信号ラインと上記電源回路から電源を供給する電源供給ラインとが交差しないように、各端子を配置でき、実装をさらに容易に行うことができる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の低雑音ダウンコンバータの回路ブロック図である。
【図2】 図2はこの発明の第2実施形態の低雑音ダウンコンバータの回路ブロック図である。
【図3】 図3は上記低雑音ダウンコンバータに用いられた信号選択用集積回路の端子配列図である。
【図4】 図4は上記低雑音ダウンコンバータの要部の斜視図である。
【図5】 図5は従来の低雑音ダウンコンバータの回路ブロック図である。
【図6】 図6は上記低雑音ダウンコンバータを2枚の基板を用いて実装したときの要部の斜視図である。
【図7】 図7は上記低雑音ダウンコンバータを1枚の基板を用いて実装したときの要部の斜視図である。
【符号の説明】
1…アンテナ、
2…LNA部、
2A,2B…低雑音増幅器、
3A,3B…バンドパスフィルタ、
4A,4B…ミキサ回路、
5…ローカルオシレータ、
6,8…信号選択用集積回路、
7,9…スイッチ制御用集積回路、
7a,9a…コンパレータ、
7b,9b…電源回路、
11…信号選択部、
11A,11B…スイッチ回路、
12…IF増幅部、
12A,12B…増幅器、
C1,C2…直流阻止コンデンサ、
L1,L2…高周波チョークコイル、
D1,D2…ダイオード。
Claims (2)
- 2つの異なる高周波信号を択一的に選択して出力する機能を2つ有する高周波信号選択回路であって、
上記2つの異なる高周波信号のうちのいずれか一方を選択するスイッチ回路が2つ集積された信号選択用集積回路と、
上記信号選択用集積回路の上記2つのスイッチ回路を制御するスイッチ制御回路が集積されたスイッチ制御用集積回路と、
上記信号選択用集積回路と上記スイッチ制御用集積回路とが実装された基板上に設けられ、上記信号選択用集積回路の上記各スイッチ回路の信号入力端子に互いに交差しないように接続された信号ラインと、
上記基板上に上記信号ラインと交差しないように設けられた電源供給ラインとを備え、
上記信号選択用集積回路は、
上記2つの異なる高周波信号が上記信号ラインを介して夫々入力される2つの信号入力端子と、
上記信号入力端子に対向する位置に夫々配置された2つの信号出力端子と、
上記信号入力端子と上記信号出力端子との間に配置された電源入力端子と、
上記信号入力端子間に配置され、上記電源入力端子を介して電源を供給する電源供給端子とを有する高周波信号選択回路を用いた低雑音ダウンコンバータであって、
上記信号選択用集積回路の上記2つの信号入力端子に接続された上記信号ラインの間かつ上記基板上に実装され、上記信号選択用集積回路の上記電源供給端子に接続されたローカルオシレータ用電源供給ラインを介して電源が供給されるローカルオシレータと、
上記信号ラインに夫々接続されて上記基板上に実装され、上記ローカルオシレータからの局部発振周波数信号に基づいて、上記2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換する2つのミキサ回路とを備え、
上記2つのミキサ回路により上記2つの異なる高周波信号を中間周波数の高周波信号に夫々周波数変換した後、上記高周波信号選択回路の各スイッチ回路が上記中間周波数の高周波信号のうちのいずれか一方を選択して出力することを特徴とする低雑音ダウンコンバータ。 - 請求項1に記載の低雑音ダウンコンバータにおいて、
上記スイッチ制御用集積回路に上記スイッチ制御回路と共に電源回路を集積したことを特徴とする低雑音ダウンコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07755098A JP3663047B2 (ja) | 1998-03-25 | 1998-03-25 | 低雑音ダウンコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07755098A JP3663047B2 (ja) | 1998-03-25 | 1998-03-25 | 低雑音ダウンコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11274960A JPH11274960A (ja) | 1999-10-08 |
JP3663047B2 true JP3663047B2 (ja) | 2005-06-22 |
Family
ID=13637134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07755098A Expired - Fee Related JP3663047B2 (ja) | 1998-03-25 | 1998-03-25 | 低雑音ダウンコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663047B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204278A (ja) | 2002-01-07 | 2003-07-18 | Sharp Corp | 衛星放送受信用コンバータ |
JP2004140594A (ja) * | 2002-10-17 | 2004-05-13 | Sharp Corp | 衛星放送受信装置 |
-
1998
- 1998-03-25 JP JP07755098A patent/JP3663047B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11274960A (ja) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3562985B2 (ja) | 衛星放送受信用コンバータ | |
US5835853A (en) | Two band receiver | |
US6835968B2 (en) | High frequency switch, two-band type high frequency switch, three-band type high frequency switch, and mobile communication equipment | |
KR100352658B1 (ko) | 트랜시버집적회로패키지 | |
US4569084A (en) | Frequency converter, especially CATV converter | |
US20030133049A1 (en) | Tuner arrangement and set top box | |
US7130577B2 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
JP2003110316A (ja) | 局部発振信号分配器およびこれを用いた低雑音コンバータ | |
JP2003124832A (ja) | 衛星放送受信用コンバータ及び衛星放送受信システム | |
JP3663047B2 (ja) | 低雑音ダウンコンバータ | |
JPH07183732A (ja) | コンバータ回路 | |
JP3036717B2 (ja) | コンバータ回路 | |
US20070238436A1 (en) | Radio reception apparatus receiving multiple radio signals different in frequency | |
JP3471219B2 (ja) | 衛星放送受信用dbsチューナ | |
KR100299867B1 (ko) | 튜너용ic | |
US8174337B2 (en) | Radio frequency switch for use in satellite receivers | |
JP2001127652A (ja) | 高周波無線装置 | |
JP3680927B2 (ja) | 衛星放送受信用コンバータ | |
US7209726B2 (en) | Switch in UHF bandpass | |
JPH08186450A (ja) | マイクロ波周波数変換回路 | |
JP3506940B2 (ja) | 複合型pllチューナユニット | |
US6701142B1 (en) | Mixer oscillator stage | |
JPS645399Y2 (ja) | ||
KR890004081Y1 (ko) | 다운콘버터의 믹서회로 | |
JP3741827B2 (ja) | 直線偏波及び円偏波受信可能な受信用コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |