JP3660848B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP3660848B2 JP3660848B2 JP2000077695A JP2000077695A JP3660848B2 JP 3660848 B2 JP3660848 B2 JP 3660848B2 JP 2000077695 A JP2000077695 A JP 2000077695A JP 2000077695 A JP2000077695 A JP 2000077695A JP 3660848 B2 JP3660848 B2 JP 3660848B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- tft
- active matrix
- insulating film
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばコンピュータやテレビジョン受像機などのディスプレイに利用され、アドレス素子として薄膜トランジスタ(以下、「TFT」という)などのスイッチング素子を備えた透過型あるいは反射型等の液晶表示装置、より詳しくは、ゲート配線と、ソース配線と、ゲート配線とソース配線との交差部の近傍に設けられたスイッチング素子とを有し、このスイッチング素子は前記ゲート配線に接続されたゲート電極と、前記ソース配線に接続されたソース電極と、液晶層に電圧を印加するための画素電極に接続されたドレイン電極とを有する液晶表示装置や、そのように多数の配線やスイッチング素子やセンサ部、など繰り返しパターンを備えて複数の膜のパターンを形成した半導体素子や、液晶以外の表示装置(例えばDMD)や、イメージセンサなどの能動素子や受動素子、あるいはそれら能動素子や受動素子を駆動したり制御する為、抵抗やコンデンサーや半導体素子や集積回路回路などの部品を実装した基板などを含む各種表示装置に関する。
【0002】
【従来の技術】
TFT型の液晶表示装置を例に説明する。
図6はアクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
図6に示すように、アクティブマトリクス基板101には、数万から数十万個以上と多くの複数の画素電極102がマトリクス状に形成されており、この画素電極102には、スイッチング素子であるTFT103が接続されて設けられている。
このTFT103のゲート電極には走査信号を供給するためのゲート配線104が接続され、ゲート電極に入力されるゲート信号によってTFT103が駆動制御される。また、TFT103のソース電極には表示信号(データ信号)を供給するためのソース配線105が接続され、TFT103の駆動時に、TFT103を介してデータ(表示)信号が画素電極102に入力される。
各ゲート配線104とソース配線105とは、マトリクス状に配列された画素電極102の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられている。
さらに、TFT103のドレイン電極は画素電極102および付加容量106に接続されており、この付加容量106の対向電極はそれぞれ共通配線107に接続されている。
【0003】
図7は従来の技術に係る液晶表示装置におけるアクティブマトリクス基板のTFT部分の断面図である。
図7に示すように、透明絶縁性基板107上に、図6のゲート配線104に接続されたゲート電極108が形成されているとともに、その上を覆ってゲート絶縁膜109が形成されている。
さらにその上にはゲート電極108と重畳するように半導体層110が形成され、その中央部上にチャネル保護層111が形成されている。
このチャネル保護層111の両端部および半導体層110の一部を覆い、チャネル保護層111上で分断された状態で、ソース電極112aおよびドレイン電極112bとなるn+Si層が形成されている。
一方のn+Si層であるソース電極112a上には図6のソース配線105と同一の膜で金属層113aが形成され、他方のn+Si層であるドレイン電極112b上には、ドレイン電極112bと画素電極114とを接続する金属層113bが形成されてスイッチング素子であるTFT115およびその周辺構造を形成している。
さらに、TFT115、ゲート配線およびソース配線の上部を覆って層間絶縁膜116が形成されている。
【0004】
この層間絶縁膜116の上には、画素電極114となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜116を貫くコンタクトホール116aを介して、TFT111のドレイン電極112bと接続した金属層113bに接続されている。
このように、ゲート配線およびソース配線と画素電極1となる透明導電膜114との間に層間絶縁膜116が形成されているので、ゲート配線とソース配線とに対して画素電極114をオーバーラップさせることができる。
【0005】
このような構造は、例えば特開昭58−172685号公報に開示されており、これによって液晶表示装置の開口率を向上させることができるとともに、ゲート配線およびソース配線に起因する電界をシールドすることにより、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【0006】
上記絶縁膜109あるいは層間絶縁膜116としては、従来、窒化シリコン(SiN)などの無機膜をCVD法(プラズマ励起化学気相成長)を用いて膜厚300〜500nm程度に形成していた。
これ以上の膜厚を形成しないのはデポジションに時間がかかり生産効率が悪くなったり、残留応力で基板がそったりクラック等の不良が増すためである。
あるいは層間絶縁膜116だけは、有機膜を膜厚1〜5μm程度形成する場合もある。
あるいは、開口率が落ちるが層間絶縁間116を形成しない場合などもある。
すなわち、基板101上に、ゲート配線、ソース配線、絵素電極、及びTFTトランジスタを、各金属膜や絶縁薄膜等を基板全面にデポし、基板全面を露光し、基板全面をエッチングし、その工程を繰り返して、パターンを積層していくことによって、図6及び図7に記載のTFT基板を一括して形成していた。
【0007】
【発明が解決しようとする課題】
前述の液晶表示装置の場合、半導体層あるいは導電膜層が0〜2層と比較的少ない領域、例えば絵素領域と、2〜5層程度と比較的多い領域、例えばTFT素子領域が、繰り返しパターンの中で混在し、すなわち、生産タクトおよび不良率の異なる領域を同一基板上に同時に、かつ同一工程を経て形成することになり、基本的に、生産が非効率であった。
また、一括形成しているため、一部のTFT素子が不良であった場合、基板全部が不良扱いとされ、採算性が非常に悪かった。
特に、積層回数の多いTFT素子部は、パターン寸法が他領域に比べ小さく、かつ積層回数が多いので、不良発生の頻度が比較的多かった。
また、図7の場合において、TFT素子115上に、SiNx,SiO2,TaOx(Ta:タンタル)などを用いてCVD法またはスパッタ法により絶縁膜109あるいは層間絶縁膜116を成膜した場合、成膜された絶縁膜109あるいは層間絶縁膜116はその下地膜の膜厚による凹凸を反映する。このような多層のTFTやソース配線とゲート配線のクロス部などの凹凸部では残留応力(大型基板ほど面内でバラツク)の影響などでクラックA、Bが入りやすかったり、残留応力その他の影響でエッチング液がしみこんで短絡や断線の不良が生じやすく、大型基板ほど残留応力や温度やエッチング液あるいは不純物の濃度分布等のバラツキが増す影響で不良率が低下したり、これらの要因の均一化のため、装置や条件をより厳密に制御する必要が増し、処理時間が増したり、特殊な装置改良を要したりする。
【0008】
一方、液晶表示装置などでは、全体の生産効率を向上するため部品の取れ数が多くなり、益々大きい基板寸法を採用する動きがあるが、例えば、量産開始時に思う程のスピードでラインが立ち上がらず、需給バランスのうねりの中、収益が十分確保されなかったり、ユーザーにタイムリーに商品が納入出来ない場合も多々ある。
【0009】
あるいは、同様の要因で信頼性が低下す場合もある。
【0010】
あるいは、基板サイズの大型化で製造装置が大型化して、組立てや搬送に(搬送手段や経路や時間が制限され)苦労する場合や、工場全体が大きくなり、用地確保が困難であったり、工場内のラインのクリーン度を均一に制御することが困難となる。
【0011】
また、装置各々の外形寸法のバラツキも増し、ライン設計が困難となる。
【0012】
従って、これらの部品や機器では、高密度実装や薄型化や小型化や軽量化には限界があった。
【0013】
本発明の目的は、液晶表示装置以外も含む各種電子部品の製造方法および電子部品において、特に製造用の元基板の寸法が大きくなっている、液晶表示装置や半導体装置などの電子部品において、高信頼性で生産効率を向上し、装置の大型化を低減して上記の不具合を低減した電子部品の製造方法および電子部品を提供することを目的とする。
【0014】
【課題を解決するための手段】
大型基板への傾斜によって、一括して全面にTFTを形成することは生産効率の点からも、問題である。
【0015】
そこで、積層回数かつプロセス回数の多くかつ歩留まりの悪いTFT素子部のみを別の基板で別に形成し、そのTFT素子を転写して、TFT基板を形成する手段が提案されている。
【0016】
USP05904545には、そのTFT素子を別の基板で作成し、各素子(チップ)に分離して、あらかじめTFT素子部となる領域をくり貫いた(凹部を形成した)基板に転写(積載)して、TFT基板を完成させる製造方法、構造及び装置が開示されている。
【0017】
すなわち、図1および図2に記載しているように、TFT素子部7となる領域をあらかじめ、基板に凹部を形成し電気接続用の電極8を形成しておき、その凹部に転写してTFT基板を完成させる方法である。
【0018】
その転写の工程が、図3に記載されている。
【0019】
すなわち、予め別基板で形成されたTFT素子ブロックには、TFT素子5,8が形成されており、電極端子10が予め形成されている凹部にそのTFTブロックを転写する方法である。
【0020】
しかし、この方法では、TFT素子ブロックが、基板凹部に転写される時、挿入時のブロックの方向が左右又は前後方向が逆で挿入される可能性がある。
【0021】
方向が異なって挿入された場合、端子間の接続が設計と異なるため、TFT素子が正常に動作しないという結果を招く。
【0022】
すなわち、挿入された場合、必ず設計と同じ方向であるという、いわば完全なセルフアライメント構造になっていない。
【0023】
そこで、今回、完全なセルフアライメントを実現できる構造、手段を本発明として提案する。
【0024】
本発明は、前記のUSPのような台形の素子ブロックではなく、球状のボールシリコンを使用し、その表面にTFT素子を形成し、基板の凹部に挿入した場合、必ず正常な端子接続ができる手段(完全なセルフアライメント手段)を供給するものである。
【0025】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
【0026】
(実施の形態1)
本発明に係る実施の形態について、TFT型の液晶表示装置を例に、以下の図面4、図面5に基づいて詳細に説明する。
【0027】
図4は、本発明に係るボールシリコンのTFT素子ブロックの完成図である。
【0028】
ボールシリコンのような球体表面に,TFT素子パターンを露光形成する方法は、特開平11−121368に開示されている。
すなわち、ここでは、内面が回転楕円形状の反射面を有する反射鏡を備えた光学系が使用される。
その一方の焦点に光源を、他方の焦点に球状基体を配置することにより、球状の基体表面のほとんどを同時に露光することができることが開示されている。
この技術を使用し、ボールシリコン11表面に、薄膜のデポ及び全面露光の工程を繰返すことにより、TFT素子12を形成する。
そのTFT作成工程は、図7の説明で記載した従来のTFT素子に使用した薄膜及び図7の説明で記載した作成工程と同じである。
その工程により、ボールシリコン表面にTFT素子を形成した後、そのボールシリコンの他の半球部分領域に、TFT素子電極の機能を有する、ゲート電極端子13、ソース電極端子14、ドレイン電極端子15を図4のように、同心円状に形成する。
又、そのTFT部12と、各ゲート電極端子13、ソース電極端子14、ドレイン電極端子15とは各対応するゲート引き出し配線21、ソース引き出し配線22、ドレイン引き出し配線23を介して電気的に接続されている。
又、それぞれの各配線は、層間絶縁膜を介して各電気的に絶縁されている。
TFT素子形成後、球表面に絶縁膜16を保護膜として全面に形成し、露光、エッチングをしてTFT素子が形成されている半球領域上に保護絶縁膜16を残し、他の端子側の半球部分領域の絶縁膜を除去する。
その結果、端子電極が表面に現れ、ボールシリコン表面上の端子13,14,15と、基板凹部の端子20,19,18がそれぞれ、電気的にコンタクト可能となる。
又、TFT素子上に、絶縁膜が被覆されているので、TFT素子の特性の劣化が抑えられる。
又、TFT素子上に、絶縁膜が被覆され、絶縁膜の半球側が基板1より突出し、対向基板と向き合う形となるので、対向基板側の透明電極と短絡することはない。
【0029】
尚、保護絶縁膜を残した半球側の外形は、図5に記載されている基板凹部17の内径より大きくする。
かつ、端子側の半球の外形は、基板凹部の内径より小さくしておく。
その結果、ボールシリコンは、必ず端子側のみが基板凹部に挿入されることになる。
上記の工程によって、球状TFTチップが完成する。
次に、図5にそって説明する。
図5に記載されているように、基板1には、ゲート配線3、ソース配線4、絵素電極2が形成されており、かつ、凹部17の内側には、ゲート配線3と電気的に接続されているゲート端子20、ソース配線4と電気的に接続されているソース端子19、絵素電極2と電気的に接続されているドレイン端子18が、各電気的に絶縁された状態で、かつ同心円状に形成されている。
【0030】
凹部17を有する基板1上に、前記パターン化したボールシリコン11を転写するが、上記のボールシリコンは、凹部に挿入された場合、上下が逆とならず、必ず、所定の方向に挿入され、水平方向で回転されて挿入されたとしても、同心円状に電極が形成されているので、必ず各ソース端子どうし、ゲート端子どうし、ドレイン端子どうしがコンタクト接続され、その結果、どのTFT素子も正常な動作を行ない得る。
【0031】
尚、実施例では、ボールシリコン側の端子13,14,15及び基板側の穴に形成された電極20,19,18の両方とも同心円状に形成されているが、一方が同心円状であれば、他方が矩形状であっても、同様のセルフアライメント機能を果たし得る。
【0032】
【発明の効果】
従来の台形チップを使用して、転写することによって、形成するTFT基板の形成方法に比べ、球状のボールシリコンのTFT素子を使用し、半分を絶縁膜で外形を大きくすることによって、凹部に挿入されたボールシリコン素子は、垂直方向に回転が係ったとしても必ず上下方向は正常に挿入され、各ゲート、ソース、ドレイン電極端子が各同心円状に形成されているので、セルフアライメント効果により、正常に端子間の接続がなされ、量産性、及び生産効率が飛躍的に上昇した。
【0033】
又、ボールシリコン側の端子13,14,15及び、基板側の穴に形成された電極20,19,18の一方が同心円状であれば、他方が矩形状であっても、同様の各端子電極間のセルフアライメント機能を果たし得る。
【0034】
又、TFT素子上には、保護絶縁膜が形成されているため、TFT素子の劣化が抑えられ、かつ対向電極との電気的短絡が防止され、信頼性も飛躍的に上昇した。
【図面の簡単な説明】
【図1】台形チップでの実施の形態を示す液晶表示装置におけるアクティブマトリクス側基板の、画素近傍の構成を示す平面図と断面図である。
【図2】台形チップ7近傍の実装構造および実装方法を示す断面図である。
【図3】台形チップを使用した場合の挿入の形態を示す図である。
【図4】本発明のボールシリコンの電極構造の実施の形態示す図である。
【図5】本発明のボールシリコンを、基板凹部に挿入する形態を示す図である。
【図6】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
【図7】従来の一括形成技術で形成した場合の、液晶表示装置におけるアクティブマトリクス基板のTFT部分の断面図である。
【符号の説明】
1 アクティブマトリクス基板
2 画素電極
3 ゲート配線
4 ソース配線
5 ゲート配線とソース配線とのクロス部
6 TFT
7 台形チップ
8 電気接続用の端子
9 台形チップ用の凹部
10 第1基板1の穴の端子
11 ボールシリコン
12 TFT
13 ボールシリコンのゲート端子
14 ボールシリコンのソース端子
15 ボールシリコンのドレイン端子
16 絶縁膜
17 基板凹部
18 基板凹部のドレイン端子
19 基板凹部のソース端子
20 基板凹部のゲート端子
21 ゲート引き出し配線
22 ソース引き出し配線
23 ドレイン引き出し配線
101 アクティブマトリクス基板
102 画素電極
103 TFT
104 ゲート配線
105 ソース配線
106 付加容量
107 共通配線
108 ゲート電極
109 ゲート絶縁膜
110 半導体層
111 チャネル保護層
112a ソース電極
112b ドレイン電極
113a 金属層
113b 金属層
114 画素電極
115 TFT
116 層間絶縁膜
116a コンタクトホール[0001]
BACKGROUND OF THE INVENTION
The present invention is used in a display such as a computer or a television receiver, for example, and is a transmissive or reflective liquid crystal display device provided with a switching element such as a thin film transistor (hereinafter referred to as “TFT”) as an address element. Includes a gate line, a source line, and a switching element provided in the vicinity of the intersection of the gate line and the source line, the switching element including a gate electrode connected to the gate line, and the source line A liquid crystal display device having a source electrode connected to the drain electrode and a drain electrode connected to a pixel electrode for applying a voltage to the liquid crystal layer, and a repetitive pattern such as a large number of wirings, switching elements, and sensor parts. A semiconductor device having a plurality of film patterns and a display device other than liquid crystal (for example, DMD) , Various types of display devices including active elements and passive elements such as image sensors, or substrates mounted with components such as resistors, capacitors, semiconductor elements and integrated circuit circuits for driving and controlling the active elements and passive elements .
[0002]
[Prior art]
A TFT type liquid crystal display device will be described as an example.
FIG. 6 is a circuit diagram showing a general configuration of a transmissive liquid crystal display device including an active matrix substrate.
As shown in FIG. 6, an
A
The
Further, the drain electrode of the
[0003]
FIG. 7 is a cross-sectional view of a TFT portion of an active matrix substrate in a conventional liquid crystal display device.
As shown in FIG. 7, a
Further thereon, a
An n + Si layer that covers both ends of the channel
A
Further, an
[0004]
A transparent conductive film to be the
As described above, since the
[0005]
Such a structure is disclosed in, for example, Japanese Patent Application Laid-Open No. 58-172585, thereby improving the aperture ratio of the liquid crystal display device and shielding the electric field caused by the gate wiring and the source wiring. Therefore, it is possible to suppress the disclination in which the alignment of the liquid crystal molecules is broken.
[0006]
As the
The reason why a film thickness larger than this is not formed is that deposition takes time and production efficiency deteriorates, and the substrate is warped due to residual stress, and defects such as cracks increase.
Alternatively, only the
Alternatively, there may be a case where the aperture ratio is lowered but the
That is, a gate wiring, a source wiring, a pixel electrode, and a TFT transistor are deposited on the entire surface of the
[0007]
[Problems to be solved by the invention]
In the case of the above-described liquid crystal display device, a relatively small area such as 0 to 2 semiconductor layers or conductive film layers, for example, a pixel area, and a relatively large area such as about 2 to 5 layers, such as a TFT element area, are repeatedly patterned. In other words, regions having different production tacts and different defect rates are formed on the same substrate at the same time and through the same process, and production is basically inefficient.
In addition, since some of the TFT elements are defective because they are collectively formed, the entire substrate is treated as defective, and the profitability is very poor.
In particular, the TFT element portion having a large number of laminations has a smaller pattern size than that of other regions and a large number of laminations, so that the frequency of occurrence of defects is relatively high.
In the case of FIG. 7, when the
[0008]
On the other hand, in liquid crystal display devices and the like, the number of parts to be taken increases to improve overall production efficiency, and there is a movement to adopt increasingly larger board dimensions, but for example, the line does not rise at the speed as expected at the start of mass production However, there are many cases where profits are not sufficiently secured or goods cannot be delivered to users in a timely manner due to the balance of supply and demand.
[0009]
Or reliability may fall by the same factor.
[0010]
Or, if the manufacturing equipment becomes larger due to the larger substrate size and it is difficult to assemble and transport (the transportation means, route and time are limited), the whole factory becomes large, and it is difficult to secure the site, It becomes difficult to uniformly control the cleanliness of the inner line.
[0011]
In addition, the variation in the external dimensions of each device increases, making line design difficult.
[0012]
Therefore, these parts and devices have limitations in high-density mounting, thinning, miniaturization, and weight reduction.
[0013]
The object of the present invention is to produce various electronic components including those other than liquid crystal display devices and electronic components, particularly in electronic components such as liquid crystal display devices and semiconductor devices in which the dimensions of the original substrate for production are large. An object of the present invention is to provide an electronic component manufacturing method and an electronic component that improve production efficiency with reliability, reduce the size of the apparatus, and reduce the above-described problems.
[0014]
[Means for Solving the Problems]
From the viewpoint of production efficiency, it is also a problem to form TFTs on the entire surface at once by tilting to a large substrate.
[0015]
In view of this, there has been proposed means for forming only a TFT element portion having a large number of laminations, a large number of processes, and a low yield on another substrate, and transferring the TFT element to form a TFT substrate.
[0016]
In US Pat. No. 5,904,545, the TFT element is formed on a separate substrate, separated into individual elements (chips), and transferred (stacked) onto a substrate that has been cut out in advance (formed with a recess). A manufacturing method, structure and apparatus for completing a TFT substrate are disclosed.
[0017]
That is, as described in FIG. 1 and FIG. 2, a region to be the
[0018]
The transfer process is described in FIG.
[0019]
That is, this is a method in which
[0020]
However, in this method, when the TFT element block is transferred to the concave portion of the substrate, there is a possibility that the direction of the block at the time of insertion is inserted with the left and right or the front-back direction reversed.
[0021]
When inserted in different directions, the connection between terminals is different from the design, resulting in a malfunction of the TFT element.
[0022]
In other words, it is not a complete self-alignment structure that is always in the same direction as the design when inserted.
[0023]
In view of this, a structure and means capable of realizing complete self-alignment are proposed as the present invention.
[0024]
The present invention uses a spherical ball silicon instead of the trapezoidal element block like the USP described above, means that a TFT element is formed on the surface thereof, and means that a normal terminal connection can always be made when it is inserted into the recess of the substrate. (Complete self-alignment means) is supplied.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0026]
(Embodiment 1)
An embodiment according to the present invention will be described in detail with reference to FIGS. 4 and 5 below, taking a TFT type liquid crystal display device as an example.
[0027]
FIG. 4 is a completed view of a ball silicon TFT element block according to the present invention.
[0028]
A method of exposing and forming a TFT element pattern on the surface of a sphere such as ball silicon is disclosed in JP-A-11-121368.
That is, here, an optical system including a reflecting mirror having a reflecting surface whose inner surface is a spheroidal shape is used.
By disposing a light source at one focal point and a spherical substrate at the other focal point, it is disclosed that most of the spherical substrate surface can be exposed simultaneously.
Using this technique, the TFT element 12 is formed on the surface of the ball silicon 11 by repeating the thin film deposition and the entire exposure process.
The TFT creation process is the same as the thin film used in the conventional TFT element described in the explanation of FIG. 7 and the creation process described in the explanation of FIG.
After the TFT element is formed on the surface of the ball silicon by the process, the gate electrode terminal 13, the source electrode terminal 14, and the drain electrode terminal 15 having the function of the TFT element electrode are shown in the other hemispherical partial region of the ball silicon. As shown in FIG.
Further, the TFT portion 12 and each gate electrode terminal 13, source electrode terminal 14, and drain electrode terminal 15 are electrically connected through corresponding gate lead-out wiring 21, source lead-
Each wiring is electrically insulated via an interlayer insulating film.
After forming the TFT element, an insulating film 16 is formed on the entire surface of the sphere as a protective film, exposed and etched to leave the protective insulating film 16 on the hemispherical region where the TFT element is formed, and the other hemisphere on the other terminal side The insulating film in the partial region is removed.
As a result, the terminal electrode appears on the surface, and the terminals 13, 14, 15 on the ball silicon surface and the
In addition, since the insulating film is coated on the TFT element, deterioration of the characteristics of the TFT element can be suppressed.
Further, since the insulating film is coated on the TFT element and the hemispherical side of the insulating film protrudes from the
[0029]
Note that the outer shape on the hemisphere side where the protective insulating film is left is larger than the inner diameter of the substrate recess 17 shown in FIG.
In addition, the outer shape of the terminal-side hemisphere is made smaller than the inner diameter of the substrate recess.
As a result, only the terminal side of the ball silicon is always inserted into the substrate recess.
A spherical TFT chip is completed by the above process.
Next, a description will be given with reference to FIG.
As shown in FIG. 5, a
[0030]
The patterned ball silicon 11 is transferred onto the
[0031]
In the embodiment, the terminals 13, 14, 15 on the ball silicon side and the
[0032]
【The invention's effect】
By using a conventional trapezoidal chip for transfer, compared to the TFT substrate forming method, a spherical ball silicon TFT element is used, and half of the outer shape is enlarged with an insulating film, which is inserted into the recess. Even if the ball silicon element is rotated in the vertical direction, the vertical direction is always inserted normally, and the gate, source and drain electrode terminals are formed in concentric circles. The terminals were connected normally, and the mass productivity and production efficiency increased dramatically.
[0033]
In addition, if one of the ball silicon side terminals 13, 14, 15 and the
[0034]
In addition, since a protective insulating film is formed on the TFT element, the deterioration of the TFT element is suppressed, an electrical short circuit with the counter electrode is prevented, and the reliability is dramatically increased.
[Brief description of the drawings]
FIGS. 1A and 1B are a plan view and a cross-sectional view showing a configuration in the vicinity of a pixel of an active matrix side substrate in a liquid crystal display device showing an embodiment with a trapezoidal chip. FIGS.
FIG. 2 is a cross-sectional view showing a mounting structure and a mounting method in the vicinity of a
FIG. 3 is a diagram showing a form of insertion when a trapezoidal chip is used.
FIG. 4 is a diagram showing an embodiment of a ball silicon electrode structure according to the present invention.
FIG. 5 is a view showing a form in which the ball silicon of the present invention is inserted into a substrate recess.
FIG. 6 is a circuit diagram illustrating a general configuration of a transmissive liquid crystal display device including an active matrix substrate.
FIG. 7 is a cross-sectional view of a TFT portion of an active matrix substrate in a liquid crystal display device when formed by a conventional batch formation technique.
[Explanation of symbols]
DESCRIPTION OF
7 Trapezoidal chip 8 Terminal for electrical connection 9 Recess 10 for trapezoidal chip Terminal of hole in
13 Ball silicon source terminal 14 Ball silicon source terminal 15 Ball silicon drain terminal 16 Insulating film 17
104
116
Claims (8)
該球状半導体は該基板に対して、少なくとも一部は埋め込まれた構造であり、
該球状半導体の表面の少なくとも一部は絶縁膜で被覆されており、
該球状半導体の埋め込まれた部分の穴の内径より、該絶縁膜を被覆した部分の外径のほうが大きいことを特徴とするアクティブマトリクス基板。 In an active matrix substrate with a spherical semiconductor mounted on the substrate ,
Against spherical semiconductors said substrate, Ri structural der least partially embedded,
At least a part of the surface of the spherical semiconductor is covered with an insulating film,
An active matrix substrate characterized in that an outer diameter of a portion coated with the insulating film is larger than an inner diameter of a hole in a portion where the spherical semiconductor is embedded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000077695A JP3660848B2 (en) | 2000-03-21 | 2000-03-21 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000077695A JP3660848B2 (en) | 2000-03-21 | 2000-03-21 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001265254A JP2001265254A (en) | 2001-09-28 |
JP3660848B2 true JP3660848B2 (en) | 2005-06-15 |
Family
ID=18595223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000077695A Expired - Lifetime JP3660848B2 (en) | 2000-03-21 | 2000-03-21 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3660848B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4082031B2 (en) * | 2002-01-17 | 2008-04-30 | ソニー株式会社 | Element arrangement method and display device |
JP6231641B2 (en) * | 2015-10-09 | 2017-11-15 | ディフテック レーザーズ インコーポレイテッド | Electronic device and method of manufacturing the same |
-
2000
- 2000-03-21 JP JP2000077695A patent/JP3660848B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001265254A (en) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4180575B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
KR100753785B1 (en) | Semiconductor device and manufacturing method thereof | |
TWI388912B (en) | Method of manufacturing array substrate | |
US7859604B2 (en) | Pad area and method of fabricating the same | |
WO2010061662A1 (en) | Display device | |
US8558237B2 (en) | Display panel and method for manufacturing the same | |
WO2017071233A1 (en) | Method of manufacturing array substrate and array substrate | |
JP2008139892A (en) | Thin film transistor substrate and fabricating method thereof | |
WO2021088037A1 (en) | Array substrate and manufacturing method thereof, display panel, and display device | |
CN212625587U (en) | Display substrate and display device | |
JPH1124094A (en) | Liquid crystal display device | |
JPH05243333A (en) | Thin film field-effect transistor substrate | |
JP3660848B2 (en) | Display device | |
JP3660856B2 (en) | Display device | |
JP3799915B2 (en) | Electro-optical device manufacturing method, semiconductor substrate, and electro-optical device | |
WO2022052681A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
US6441876B1 (en) | Liquid crystal display device and method of producing the same | |
JP2010281905A (en) | Electro-optical device | |
JP3564367B2 (en) | Spherical semiconductor | |
CN105870133A (en) | Array substrate and manufacturing method thereof, display panel and display device | |
JP2000340567A (en) | Substrate flattening method, manufacture of electro- optical device, and manufacture of semiconductor device | |
JP2003248235A (en) | Method for manufacturing liquid crystal display device | |
JP2007232818A (en) | Image display device | |
JP2001217245A (en) | Electronic component and its manufacturing method | |
JPS61203484A (en) | Drive circuit substrate for display unit and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |