JP3651666B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3651666B2
JP3651666B2 JP2001095023A JP2001095023A JP3651666B2 JP 3651666 B2 JP3651666 B2 JP 3651666B2 JP 2001095023 A JP2001095023 A JP 2001095023A JP 2001095023 A JP2001095023 A JP 2001095023A JP 3651666 B2 JP3651666 B2 JP 3651666B2
Authority
JP
Japan
Prior art keywords
sic
metal layer
thin film
sic region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001095023A
Other languages
Japanese (ja)
Other versions
JP2002299642A (en
Inventor
彰博 八幡
譲司 西尾
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001095023A priority Critical patent/JP3651666B2/en
Publication of JP2002299642A publication Critical patent/JP2002299642A/en
Application granted granted Critical
Publication of JP3651666B2 publication Critical patent/JP3651666B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に係わり、特に立方晶系3C型SiCからなるショットキー素子及びその製造方法に関する。
【0002】
【従来の技術】
SiC結晶は、絶縁破壊電界がSi、GaAsの約10倍、電子の飽和ドリフト速度が約2倍、熱伝導率がSiの約3倍、p、n伝導型制御が可能、安定した熱酸化膜形成が可能という優れた特長があり、Siに代わる将来のパワー素子用材料として期待されている。
【0003】
しかしながら、4H、6Hなどの六方晶系基板結晶を作製するためには、高温成長法の改良レーリー法を用いる必要があり、現時点では最大直径2インチの基板が市販されるに留まっている。その上、基板中にはマイクロパイプと呼ばれる大きな構造欠陥が多数あり、ウェーハ内で使用できる部分が限定される。そのため、4H、6H−SiC結晶を用いたパワー素子を量産化し、それを安定して供給することは困難であった。
【0004】
一方、立方晶系の3C−SiCの場合は、Si上にエピタキシャル成長できるので、基板の大型化が可能であり、量産化には向いている。ところが3C−SiCには以下の問題点がある。
【0005】
縦型SiCパワー素子を作製するためには、SiCのそれぞれの面にカソード及びアノード電極を形成する必要がある。したがって、Si基板を除去することが必要であり、素子の機械的強度を増すため、厚いSiCエピタキシャル層を成長しなければならない。成長層を厚くしても成長する時間を増加させないために成長速度を増加する必要がある。成長速度を増加することはSiC結晶を平衡状態からかなり乖離した状態で成長することを意味する。
【0006】
その結果、半導体上に化合物半導体をエピタキシャル成長させる時に観察される反位相境界(APB)、あるいは双晶を多数生成させることになり、本来得られるべきショトキー特性が得られず、オーミック特性となることが本発明者らにより見出された。さらに、APBと双晶が含まれない3C−SiC結晶であっても、その上にショットキー金属を通常の前処理後に形成しても良好なショットキー特性が得られず、オーミック特性となることも本発明者らにより見出された。
【0007】
【発明が解決しようとする課題】
上述した通り、4H、6H−SiC結晶には、大口径で良質の基板を作製できないという問題点があり、3C−SiC結晶には、良好なショットキー素子が得られないという問題点があった。
【0008】
本発明はかかる事情に鑑みてなされたものであり、良好なショットキー特性を有する3C−SiC結晶を備えた半導体素子及びその製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
(構成)
上記課題を解決するために、本発明の第1は、表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えたことを特徴とする半導体素子を提供する。
【0010】
かかる本発明の第1において、前記薄膜がSiO2からなることが好ましい。また、かかる薄膜の厚みが1nm以上5nm以下であることが好ましい。1nm未満の場合には本発明の効果を達成しにくくなり、また5nmを越える場合には電流が流れにくくなるからである。
【0011】
また、本発明の第2は、表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域に不純物をイオン注入することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【0012】
また、本発明の第3は、表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域を溶液にてエッチングすることにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【0013】
また、本発明の第4は、表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域上に気相成長法により前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【0014】
また、本発明の第5は、表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域を大気中に5日以上放置することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【0015】
かかる本発明の第2乃至第5において、前記薄膜としてSiO2からなる薄膜を形成することが好ましい。
【0016】
(作用)
本発明は、量産に向く3C−SiC結晶を用いた良好なショットキー素子の構造を提案する。APBと双晶が存在する場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由は、3C−SiC結晶特有の金属的準位が存在するためであることを本発明者らは見出した。たとえそれらが存在しなくても、通常の前処理を行ってショットキー素子を作製した場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由も3C−SiC結晶特有の金属的準位が表面準位として存在するためである。
【0017】
そこで、3C−SiC領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜を介在させたところ、良好なショットキー特性を持つ素子を作製することができた。
【0018】
かかる絶縁薄膜は、通常絶縁性を示す材料が膜の構成材料として用いられるものであるが、膜自体の厚みが非常に薄いため前記金属層からの電流注入を可能とするものである。かかる絶縁薄膜として各種の材料を試したところ、以下のものが適当であることが分かった。種々の方法で作製するSiO2膜、3C−SiCに不純物、例えばAr等をイオン注入することで生成される層、3C−SiCを溶液、例えば炭酸カリウム溶液等にてエッチングすることによって生成される層、3C−SiC上に気相成長によって生成させる層、例えばSiN等である。気相成長によって生成させる場合には、例えばモノシランとアンモニア等を原料ガスとして用いることが可能である。また、3C−SiC表面を大気中に5日以上放置することによって当該3C−SiC表面に生成する層も有効であることを本発明者らは確認した。
【0019】
以上のように、3C−SiC領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜が介在することにより、良好なショットキー特性を持つ素子を作製することができた。
【0020】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
【0021】
(第1の実施形態)
まず、直径6インチのSi基板(1)の(100)面上にシラン(SiH4)とプロパン(C38)を原料ガスとして電子濃度3x1019cm-3のSiC層(2)を300μmエピタキシャル成長した。成長速度は50μm/hであった。その時に結晶が島状に成長せず、ステップフローで成長するように条件を調整した。具体的には基板上での横方向拡散が大きくなるよう、温度を1050℃と高くし、気相中でのガス反応を抑えるため減圧エピタキシャル成長を用いた。その結果、高電子濃度SiC層(2)にはAPBと双晶は存在しなかった。ウェーハを一度取り出し、高電子濃度SiC層(2)の表面を研磨し鏡面とした。
【0022】
その後、電子濃度1x1015cm-3のSiC層(3)を15μmエピタキシャル成長した。その時の成長速度は2μm/hであった。この際にも結晶が島状に成長せず、ステップフローで成長するように条件を調整した。この場合も高電子濃度SiC層(2)の成長条件とほぼ同じであるが、ガス供給量を1/3とした。その結果、低電子濃度SiC層(3)にもAPBと双晶は存在しなかった。ここまでの状況を図1に示す。
【0023】
その後、Si基板(1)を除去した後、ウェーハを1050℃で6分ドライ酸化したところ3nmのシリコン酸化膜(3a)が形成された。ドライ酸化の雰囲気は100%酸素である。高電子濃度層(SiC層(2))側の酸化膜のみ除去し、低電子濃度層(SiC層(3))に酸化膜(3a)を介してショットキー電極(4)を形成するとともに、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した(図2)。逆方向耐圧が850Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI−V特性を示す。
【0024】
(比較例)
Si基板を除去するまでは第1の実施形態と同様に行った。ここまでの状況を図3に示す。(101)はSi基板、(102)は高電子濃度SiC層、(103)は低電子濃度SiC層である。その後、通常の前処理プロセスを行った後、低電子濃度層(103)にショットキー電極(104)、高電子濃度層(102)にオーミック電極(105)を形成し、ショットキー素子を作製した(図4)。素子特性を測定したところショットキー特性ではなくオーミック特性であった。図5のb(破線)にI−V特性を示す。
【0025】
(第2の実施形態)
Si基板を除去するまでは第1の実施形態と同様に行った。その後、低電子濃度層に10keVの加速電圧、ドーズ量5x1012cm-2でAlをインプラし、表面極薄層を絶縁層とした(図2を援用すると3aに相当。)。この絶縁層の組成はAlを多量に含むアモルファスSiCであり、膜厚は3nmであった。その上にショットキー電極(4)、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した。逆方向耐圧が800Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI−V特性を示す。
【0026】
(第3の実施形態)
Si基板を除去するまでは第1の実施形態と同様に行った。その後、表面が安定する溶液、例えば炭酸カリウム溶液によって低電子濃度3C−SiC(図2を援用すると3に相当。)をエッチングした。低電子濃度層(3)の表面には表面極薄層として絶縁層が形成された(図2を援用すると3aに相当。)。この絶縁層の組成はSiO2であり、膜厚は1nmであった。さらに低電子濃度層(3)にショットキー電極(4)、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した。逆方向耐圧が820Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI−V特性を示す。
【0027】
(第4の実施形態)
Si基板を除去するまでは第1の実施形態と同様に行った。その後、気相成長によって低電子濃度層(図2を援用すると3に相当。)表面に薄い絶縁層(図2を援用すると3aに相当。)を形成した。原料ガスとしてはモノシランとアンモニアを用い、成膜条件は減圧とした。この絶縁層の組成はSiNであり、膜厚は2nmであった。さらに低電子濃度層(3)にショットキー電極(4)、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した。逆方向耐圧が860Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI−V特性を示す。
【0028】
(第5の実施形態)
Si基板を除去するまでは第1の実施形態と同様に行った。その後、試料を大気中に10日間放置することにより、低電子濃度層(図2を援用すると3に相当。)表面に薄い絶縁層(図2を援用すると3aに相当。)を形成した。この絶縁層の組成はNを含むSiO2であり、膜厚は1nmであった。ここで、大気の雰囲気は湿度50%であった。さらに低電子濃度層(3)にショットキー電極(4)、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した。逆方向耐圧が840Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI−V特性を示す。
【0029】
なお、本発明は上記実施形態に限定されるものではない。例えば、意図しないで3C−SiC上に薄い絶縁層が形成された場合も本発明に含まれる。
【0030】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【0031】
【発明の効果】
以上のように本発明によれば、良好なショットキー特性を有する3C−SiC結晶を備えた半導体素子及びその製造方法を提供することが可能である。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る3C−SiCショットキー素子の製造方法を示す工程断面図。
【図2】 図1に続く工程断面図。
【図3】 従来の3C−SiCショットキー素子の製造方法を示す工程断面図。
【図4】 図3に続く工程断面図。
【図5】 本発明(a)及び従来例(b)のショットキー素子の電流−電圧特性を示す特性図。
【符号の説明】
1…Si基板
2…高電子濃度3C−SiC層
3…低電子濃度3C−SiC層
3a…シリコン酸化膜
4…ショットキー電極
5…オーミック電極
101…Si基板
102…高電子濃度3C−SiC層
103…低電子濃度3C−SiC層
104…ショットキー電極
105…オーミック電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a Schottky device made of cubic 3C SiC and a manufacturing method thereof.
[0002]
[Prior art]
SiC crystal has about 10 times the breakdown electric field of Si and GaAs, about 2 times the saturation drift velocity of electrons, about 3 times the thermal conductivity of Si, and can control p and n conductivity, stable thermal oxide film It has an excellent feature that it can be formed, and is expected as a future power element material to replace Si.
[0003]
However, in order to produce hexagonal substrate crystals such as 4H and 6H, it is necessary to use an improved Rayleigh method of the high-temperature growth method, and at the present time, substrates having a maximum diameter of 2 inches are only commercially available. In addition, there are many large structural defects called micropipes in the substrate, which limits the portion that can be used in the wafer. For this reason, it has been difficult to mass-produce power elements using 4H, 6H-SiC crystals and to supply them stably.
[0004]
On the other hand, cubic 3C-SiC can be epitaxially grown on Si, so that the substrate can be enlarged and is suitable for mass production. However, 3C-SiC has the following problems.
[0005]
In order to produce a vertical SiC power element, it is necessary to form a cathode and an anode electrode on each surface of SiC. Therefore, it is necessary to remove the Si substrate, and a thick SiC epitaxial layer must be grown to increase the mechanical strength of the device. It is necessary to increase the growth rate so as not to increase the growth time even if the growth layer is thickened. Increasing the growth rate means that the SiC crystal is grown in a state far from the equilibrium state.
[0006]
As a result, a large number of anti-phase boundaries (APB) or twins observed when a compound semiconductor is epitaxially grown on a semiconductor are formed, and the Schottky characteristics that should be originally obtained cannot be obtained, resulting in ohmic characteristics. Found by the inventors. Furthermore, even if it is a 3C-SiC crystal that does not contain APB and twins, even if a Schottky metal is formed on it after normal pretreatment, good Schottky characteristics cannot be obtained, resulting in ohmic characteristics. Was also found by the inventors.
[0007]
[Problems to be solved by the invention]
As described above, the 4H and 6H-SiC crystals have a problem that a large-diameter and high-quality substrate cannot be produced, and the 3C-SiC crystals have a problem that a good Schottky element cannot be obtained. .
[0008]
This invention is made | formed in view of this situation, and it aims at providing the semiconductor element provided with the 3C-SiC crystal | crystallization which has a favorable Schottky characteristic, and its manufacturing method.
[0009]
[Means for Solving the Problems]
(Constitution)
In order to solve the above problems, a first aspect of the present invention includes a substrate on which a SiC region having a 3C-type crystal structure is formed on a surface, a metal layer that forms a Schottky junction with the SiC region, the SiC region, Provided is a semiconductor device comprising an insulating thin film having Si as a constituent element, which is interposed between a metal layer and allows current injection from the metal layer.
[0010]
In the first aspect of the present invention, the thin film is preferably made of SiO 2 . Moreover, it is preferable that the thickness of this thin film is 1 nm or more and 5 nm or less. This is because if it is less than 1 nm, it is difficult to achieve the effect of the present invention, and if it exceeds 5 nm, it becomes difficult for current to flow.
[0011]
According to a second aspect of the present invention, there is provided a substrate having a 3C-type crystal structure SiC region formed on the surface, a metal layer forming a Schottky junction with the SiC region, and the SiC region and the metal layer. A method of manufacturing a semiconductor device having an insulating thin film containing Si as an interposing element and allowing current injection from the metal layer, wherein impurities are ion-implanted into a SiC region having a 3C crystal structure Thus, a method of manufacturing a semiconductor device is provided, wherein the insulating thin film is formed on the region.
[0012]
According to a third aspect of the present invention, there is provided a substrate having a 3C-type crystal structure SiC region formed on a surface, a metal layer forming a Schottky junction with the SiC region, and the SiC region and the metal layer. A method of manufacturing a semiconductor device having an insulating thin film containing Si as a constituent element, which intervenes and allows current injection from the metal layer, and etches a SiC region having a 3C-type crystal structure with a solution Thus, a method of manufacturing a semiconductor device is provided, wherein the insulating thin film is formed on the region.
[0013]
According to a fourth aspect of the present invention, there is provided a substrate having a 3C type crystal structure SiC region formed on a surface thereof, a metal layer forming a Schottky junction with the SiC region, and the SiC region and the metal layer. A method of manufacturing a semiconductor device including an insulating thin film containing Si as a constituent element, which allows current injection from the metal layer, and is a vapor phase growth method on a SiC region having a 3C crystal structure A method of manufacturing a semiconductor device is provided, wherein the insulating thin film is formed by the method described above.
[0014]
A fifth aspect of the present invention is a substrate having a 3C-type crystal structure SiC region formed on the surface, a metal layer forming a Schottky junction with the SiC region, and the SiC region and the metal layer. A method of manufacturing a semiconductor device including an insulating thin film having Si as a constituent element, which allows current injection from the metal layer, and includes a SiC region having a 3C-type crystal structure in the atmosphere for 5 days. There is provided a method for manufacturing a semiconductor device, characterized in that the insulating thin film is formed on the region by leaving it as described above.
[0015]
In the second to fifth aspects of the present invention, it is preferable to form a thin film made of SiO 2 as the thin film.
[0016]
(Function)
The present invention proposes a good Schottky element structure using 3C-SiC crystals suitable for mass production. When APB and twins exist, the reason why the Schottky characteristic that should be originally obtained cannot be obtained and the ohmic characteristic is obtained is that a metallic level peculiar to 3C-SiC crystal exists. I found it. Even if they do not exist, when a Schottky element is manufactured by performing a normal pretreatment, the reason why the Schottky characteristic that should be originally obtained cannot be obtained and the ohmic characteristic is obtained is also a metal quasi characteristic peculiar to 3C-SiC crystals. This is because the position exists as a surface level.
[0017]
Therefore, when an insulating thin film containing Si as a constituent element that enables current injection from the metal layer is interposed between the 3C-SiC region and the metal layer forming the Schottky junction, a good Schottky is obtained. An element with characteristics could be fabricated.
[0018]
In such an insulating thin film, a material having insulating properties is usually used as a constituent material of the film. However, since the thickness of the film itself is very thin, current can be injected from the metal layer. When various materials were tested as the insulating thin film, the following were found to be appropriate. SiO 2 film produced by various methods, 3C-SiC layer formed by ion implantation of impurities such as Ar, etc. 3C-SiC is produced by etching with a solution such as potassium carbonate solution A layer formed by vapor deposition on 3C-SiC, such as SiN. When producing | generating by vapor phase growth, it is possible to use monosilane, ammonia, etc. as source gas, for example. In addition, the present inventors have confirmed that a layer formed on the 3C-SiC surface by leaving the 3C-SiC surface in the atmosphere for 5 days or more is also effective.
[0019]
As described above, an insulating thin film containing Si as a constituent element that enables current injection from the metal layer is interposed between the 3C-SiC region and the metal layer that forms the Schottky junction. A device with excellent Schottky characteristics could be fabricated.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
(First embodiment)
First, on a (100) surface of a 6-inch diameter Si substrate (1), an SiC layer (2) with an electron concentration of 3 × 10 19 cm −3 using silane (SiH 4 ) and propane (C 3 H 8 ) as a source gas is 300 μm. Epitaxially grown. The growth rate was 50 μm / h. At that time, the conditions were adjusted so that the crystal did not grow in an island shape but grew in a step flow. Specifically, the temperature was raised to 1050 ° C. so as to increase lateral diffusion on the substrate, and low-pressure epitaxial growth was used to suppress the gas reaction in the gas phase. As a result, APB and twins were not present in the high electron concentration SiC layer (2). The wafer was taken out once, and the surface of the high electron concentration SiC layer (2) was polished to give a mirror surface.
[0022]
Thereafter, a SiC layer (3) having an electron concentration of 1 × 10 15 cm −3 was epitaxially grown by 15 μm. The growth rate at that time was 2 μm / h. At this time, the conditions were adjusted so that the crystal did not grow in an island shape but grew in a step flow. In this case as well, the growth conditions of the high electron concentration SiC layer (2) are almost the same, but the gas supply amount is 1/3. As a result, APB and twins were not present in the low electron concentration SiC layer (3). The situation so far is shown in FIG.
[0023]
Then, after removing the Si substrate (1), the wafer was dry oxidized at 1050 ° C. for 6 minutes to form a 3 nm silicon oxide film (3a). The dry oxidation atmosphere is 100% oxygen. Only the oxide film on the high electron concentration layer (SiC layer (2)) side is removed, and the Schottky electrode (4) is formed on the low electron concentration layer (SiC layer (3)) via the oxide film (3a). An ohmic electrode (5) was formed on the high electron concentration layer (2) to produce a Schottky element (FIG. 2). Good Schottky characteristics with a reverse breakdown voltage of 850 V were obtained. An IV characteristic is shown in FIG.
[0024]
(Comparative example)
The same process as in the first embodiment was performed until the Si substrate was removed. The situation so far is shown in FIG. (101) is a Si substrate, (102) is a high electron concentration SiC layer, and (103) is a low electron concentration SiC layer. Thereafter, after performing a normal pretreatment process, a Schottky electrode (104) was formed on the low electron concentration layer (103), and an ohmic electrode (105) was formed on the high electron concentration layer (102), thereby producing a Schottky element. (FIG. 4). The device characteristics were measured and found to be ohmic characteristics rather than Schottky characteristics. FIG. 5b (broken line) shows the IV characteristic.
[0025]
(Second Embodiment)
The same process as in the first embodiment was performed until the Si substrate was removed. Thereafter, Al was implanted into the low electron concentration layer at an acceleration voltage of 10 keV and a dose amount of 5 × 10 12 cm −2 , and the ultrathin surface layer was used as an insulating layer (corresponding to 3a with reference to FIG. 2). The composition of this insulating layer was amorphous SiC containing a large amount of Al, and the film thickness was 3 nm. A Schottky electrode (4) was formed thereon, and an ohmic electrode (5) was formed on the high electron concentration layer (2) to produce a Schottky element. Good Schottky characteristics with a reverse breakdown voltage of 800V were obtained. An IV characteristic is shown in FIG.
[0026]
(Third embodiment)
The same process as in the first embodiment was performed until the Si substrate was removed. Thereafter, a low electron concentration 3C-SiC (corresponding to 3 when FIG. 2 is used) was etched with a solution having a stable surface, for example, a potassium carbonate solution. An insulating layer was formed on the surface of the low electron concentration layer (3) as an ultrathin surface layer (corresponding to 3a with the aid of FIG. 2). The composition of this insulating layer was SiO 2 and the film thickness was 1 nm. Further, a Schottky electrode (4) was formed on the low electron concentration layer (3), and an ohmic electrode (5) was formed on the high electron concentration layer (2) to produce a Schottky element. Good Schottky characteristics with a reverse breakdown voltage of 820 V were obtained. An IV characteristic is shown in FIG.
[0027]
(Fourth embodiment)
The same process as in the first embodiment was performed until the Si substrate was removed. Thereafter, a thin insulating layer (corresponding to 3a with the aid of FIG. 2) was formed on the surface of the low electron concentration layer (corresponding to 3 with the aid of FIG. 2) by vapor phase growth. Monosilane and ammonia were used as source gases, and the film forming conditions were reduced. The composition of this insulating layer was SiN, and the film thickness was 2 nm. Further, a Schottky electrode (4) was formed on the low electron concentration layer (3), and an ohmic electrode (5) was formed on the high electron concentration layer (2) to produce a Schottky element. Good Schottky characteristics with a reverse breakdown voltage of 860V were obtained. An IV characteristic is shown in FIG.
[0028]
(Fifth embodiment)
The same process as in the first embodiment was performed until the Si substrate was removed. Thereafter, the sample was left in the atmosphere for 10 days to form a thin insulating layer (corresponding to 3a with the aid of FIG. 2) on the surface of the low electron concentration layer (corresponding to 3 with the aid of FIG. 2). The composition of this insulating layer was SiO 2 containing N, and the film thickness was 1 nm. Here, the atmosphere of air was humidity 50%. Further, a Schottky electrode (4) was formed on the low electron concentration layer (3), and an ohmic electrode (5) was formed on the high electron concentration layer (2) to produce a Schottky element. Good Schottky characteristics with a reverse breakdown voltage of 840V were obtained. An IV characteristic is shown in FIG.
[0029]
The present invention is not limited to the above embodiment. For example, the present invention includes a case where a thin insulating layer is formed on 3C-SiC unintentionally.
[0030]
In addition, various modifications can be made without departing from the spirit of the present invention.
[0031]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor element including a 3C—SiC crystal having good Schottky characteristics and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a 3C—SiC Schottky element according to a first embodiment of the present invention.
FIG. 2 is a process cross-sectional view subsequent to FIG. 1;
FIG. 3 is a process cross-sectional view showing a conventional method for manufacturing a 3C-SiC Schottky element.
4 is a process cross-sectional view subsequent to FIG. 3. FIG.
FIG. 5 is a characteristic diagram showing current-voltage characteristics of the Schottky element of the present invention (a) and the conventional example (b).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Si substrate 2 ... High electron concentration 3C-SiC layer 3 ... Low electron concentration 3C-SiC layer 3a ... Silicon oxide film 4 ... Schottky electrode 5 ... Ohmic electrode 101 ... Si substrate 102 ... High electron concentration 3C-SiC layer 103 ... Low electron concentration 3C-SiC layer 104 ... Schottky electrode 105 ... Ohmic electrode

Claims (8)

表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えたことを特徴とする半導体素子。A substrate having a SiC region having a 3C-type crystal structure formed on the surface, a metal layer forming a Schottky junction with the SiC region, and an electric current from the metal layer interposed between the SiC region and the metal layer. A semiconductor device comprising an insulating thin film containing Si as a constituent element, which enables implantation. 前記薄膜がSiO2からなることを特徴とする請求項1記載の半導体素子。 2. The semiconductor device according to claim 1, wherein the thin film is made of SiO2. 前記薄膜の厚みが1nm以上5nm以下であることを特徴とする請求項2記載の半導体素子。The semiconductor element according to claim 2, wherein the thin film has a thickness of 1 nm to 5 nm. 表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域に不純物をイオン注入することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。A substrate having a SiC region having a 3C-type crystal structure formed on the surface, a metal layer forming a Schottky junction with the SiC region, and an electric current from the metal layer interposed between the SiC region and the metal layer. A method of manufacturing a semiconductor device including an insulating thin film containing Si as a constituent element, which enables implantation, wherein ions are implanted into a SiC region having a 3C-type crystal structure to thereby form the insulating thin film on the region. A method for manufacturing a semiconductor device, characterized in that: 表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域を溶液にてエッチングすることにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。A substrate having a SiC region having a 3C-type crystal structure formed on the surface, a metal layer forming a Schottky junction with the SiC region, and an electric current from the metal layer interposed between the SiC region and the metal layer. A method of manufacturing a semiconductor device comprising an insulating thin film containing Si as a constituent element that enables implantation, and etching the SiC region having a 3C-type crystal structure with a solution to form the insulating thin film on the region A method for manufacturing a semiconductor device, characterized in that: 表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域上に気相成長法により前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。A substrate having a SiC region having a 3C-type crystal structure formed on the surface, a metal layer forming a Schottky junction with the SiC region, and an electric current from the metal layer interposed between the SiC region and the metal layer. A method of manufacturing a semiconductor device including an insulating thin film containing Si as a constituent element that enables implantation, and forming the insulating thin film on a SiC region having a 3C-type crystal structure by vapor deposition A method for manufacturing a semiconductor device. 表面に3C型結晶構造のSiC領域が形成された基板と、前記SiC領域とショットキー接合を形成する金属層と、前記SiC領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Siを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、3C型結晶構造のSiC領域を大気中に5日以上放置することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。A substrate having a SiC region having a 3C-type crystal structure formed on the surface, a metal layer forming a Schottky junction with the SiC region, and an electric current from the metal layer interposed between the SiC region and the metal layer. A method of manufacturing a semiconductor device including an insulating thin film containing Si as a constituent element that enables implantation, wherein a SiC region having a 3C-type crystal structure is left in the atmosphere for 5 days or more to be formed on the region. A method of manufacturing a semiconductor device, characterized by producing the insulating thin film. 前記薄膜としてSiO2からなる薄膜を形成することを特徴とする請求項4乃至7のいずれかに記載の半導体素子の製造方法。The method according to any one of claims 4 to 7, characterized in that to form a thin film made of SiO 2 as the thin film.
JP2001095023A 2001-03-29 2001-03-29 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3651666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095023A JP3651666B2 (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095023A JP3651666B2 (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002299642A JP2002299642A (en) 2002-10-11
JP3651666B2 true JP3651666B2 (en) 2005-05-25

Family

ID=18949135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095023A Expired - Fee Related JP3651666B2 (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3651666B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844178B2 (en) * 2006-03-07 2011-12-28 住友電気工業株式会社 Manufacturing method of semiconductor device
JP5294238B2 (en) * 2007-08-28 2013-09-18 独立行政法人物質・材料研究機構 Electronic element
JP5158763B2 (en) * 2007-09-27 2013-03-06 独立行政法人産業技術総合研究所 High power diamond semiconductor device
JP5353037B2 (en) * 2008-03-21 2013-11-27 株式会社Sumco Silicon carbide wafer
DE102015101966B4 (en) 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Method for producing a semiconductor component with Schottky contact and semiconductor component
JP6584966B2 (en) * 2016-01-12 2019-10-02 株式会社東芝 Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator

Also Published As

Publication number Publication date
JP2002299642A (en) 2002-10-11

Similar Documents

Publication Publication Date Title
JP3307647B2 (en) Manufacturing method of high and low anti-silicon carbide
US6136727A (en) Method for forming thermal oxide film of silicon carbide semiconductor device
JP4249184B2 (en) Nitride semiconductor growth substrate
JP2009088223A (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device using the same
JP4666200B2 (en) Method for manufacturing SiC semiconductor device
JP2000319099A (en) SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION OF SiC WAFER
JP2005311347A (en) Process for producing schottky junction semiconductor device
JPH04223330A (en) Method of growing compound semiconductor single crystal on a single crystal silicon substrate
JP4879507B2 (en) Bipolar semiconductor device forward voltage recovery method, stacking fault reduction method, and bipolar semiconductor device
JP2009149481A (en) Method for manufacturing semiconductor substrate
JP3733792B2 (en) Method for manufacturing silicon carbide semiconductor element
JP2003243653A (en) Method for manufacturing silicon carbide semiconductor device
JP4874527B2 (en) Silicon carbide semiconductor substrate and method for manufacturing the same
JP3651666B2 (en) Semiconductor device and manufacturing method thereof
JP2000133819A (en) Silicon carbide schottky barrier diode and manufacture thereof
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP3915252B2 (en) Method for manufacturing silicon carbide semiconductor substrate
US20120199848A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
JP2007246350A (en) METHOD FOR PRODUCING SiC SUBSTRATE, SiC SUBSTRATE, AND SEMICONDUCTOR DEVICE
JP2011003825A (en) Silicon carbide semiconductor device and method of manufacturing the same
KR20230132455A (en) Method for manufacturing epitaxial wafers
JP4742399B2 (en) Method for producing group 3-5 compound semiconductor
JP2011023502A (en) Silicon carbide semiconductor device, method of manufacturing the same, and method of manufacturing silicon carbide epitaxial substrate
JP5540296B2 (en) Diamond electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050215

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050216

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130304

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees