JP3651460B2 - Ｄｃ−ｄｃ変換器 - Google Patents

Description

【発明の属する技術分野】
この発明は、ＤＣ−ＤＣ変換器に関し、特に電源投入時の特性を容易に変更することができるＤＣ−ＤＣ変換器に関するものである。
【０００１】
【従来の技術】
出願人は特許第３０６３９６１号において、電源投入時の突入電流を制御できるＤＣ−ＤＣ変換器の発明を提案した。
【０００２】
【特許文献１】
特許第３０６３９６１号
【０００３】
図４は特許文献１に記載されている先願発明（以下単に先願発明という）のＤＣ−ＤＣ変換器の構成図であり、いわゆるプッシュプル形式になっている。スイッチング素子Ｑ１，Ｑ２は周期的にオンオフされ、そのためトランス６の１次側巻き線Ｎ１１およびＮ１２にはパルス状の電流が流れる。この電流によりトランス６の２次側巻き線Ｎ２１，Ｎ２２に電力が誘起される。この電力はダイオードＤ１，Ｄ２およびコンデンサＣで整流、平滑される。スイッチング素子Ｑ１，Ｑ２は制御回路５によってそのオンオフが制御される。
【０００４】
このようなＤＣ−ＤＣ変換器は、電源を投入したときにコンデンサＣが急激に充電されるので、大きな突入電流が流れて他の機器に悪影響を及ぼす。そのため、徐々に出力電圧を増加させる、いわゆるソフトスタートの機能が必要になる。制御回路５によってこのソフトスタートの機能を持たせている。
【０００５】
ＣＮＴは４ビットのカウンタであり、クロック信号ＣＬＫが入力される。比較器ＣＭＰ１はカウンタＣＮＴのカウント値が０になるとフリップフロップＦＦ１をセットする。そのため、スイッチング素子Ｑ１はオンになる。同様に、比較器ＣＭＰ２はカウンタＣＮＴのカウント値が８になるとフリップフロップＦＦ２をセットし、そのため、スイッチング素子Ｑ２はオンになる。
【０００６】
比較器ＣＭＰ３にはドライブパターン設定値０〜７が入力される。比較器ＣＭＰ３はこのドライブパターン設定値とカウンタＣＮＴのカウント値の下位３ビットを比較し、一致するとフリップフロップＦＦ１およびＦＦ２をクリアする。そのため、スイッチング素子Ｑ１，Ｑ２はオフになる。
【０００７】
電源投入時に、比較器ＣＭＰ３にはドライブパターン設定値として０〜７の値がこの順番に設定される。カウンタＣＮＴのカウント値が０になるとスイッチング素子Ｑ１がオンになり、下位３ビットがドライブパターン設定値になるとオフになる。次に、カウント値が８になるとスイッチング素子Ｑ２がオンになり、下位３ビットがドライブパターン設定値になるとオフになる。
【０００８】
カウンタＣＮＴがオーバーフローする毎にドライブパターン設定値を増加させていくと、スイッチング素子Ｑ１，Ｑ２がオンする時間のデューティ比が徐々に増加し、コンデンサＣの両端電圧も徐々に大きくなる。
【０００９】
図５は電源を投入したときの、出力電圧の変化を表したものである。ドライブパターン設定値を０から７まで順番に増加させていくと、電圧は階段状に増加する。そのため、大きな突入電流が流れることはなくなる。
【００１０】
【発明が解決しようとする課題】
しかしながら、このようなＤＣ−ＤＣ変換器の突入電流制御回路には次のような課題があった。
【００１１】
カウンタＣＮＴのカウント値とドライブパターン設定値を比較してスイッチング素子Ｑ１，Ｑ２のオン時間を制御する構成であるために、図５に示すように電圧変化が階段状になってしまうという課題があった。カウンタＣＮＴのビット数を増加させて、クロックＣＬＫの周波数を上げるとステップ幅を小さくすることができるが、構成が複雑になり、かつＥＭＩ対策が難しくなる。
【００１２】
また、電源投入時の電圧変化のパターン（突入特性）を変えるためにはハードウエアの変更が必要になるので、簡単に変えることができないという課題があった。さらに、カウンタや比較器などの部品が必要になるために、コストアップになってしまうという課題もあった。
【００１３】
従って本発明が解決しようとする課題は、構成が簡単で任意の突入特性が得られ、かつ簡単に特性を変えることができるＤＣ−ＤＣ変換器を提供することにある。
【００１４】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
電源投入時に、出力電圧が徐々に増加するようにインダクタンスに流す電流を制御するスイッチング素子のオンオフを操作して、電源投入時の突入電流を制御するようにしたＤＣ−ＤＣ変換器において、
前記スイッチング素子を内蔵したＤＣ−ＤＣ電源部と、マイクロコンピュータを内蔵し、前記スイッチング素子を制御するパルス信号を出力する制御装置部とを有し、
前記マイクロコンピュータはファームウェアにより前記パルス信号を生成し、このファームウェアにより、電源が投入されたときに前記ＤＣ−ＤＣ電源部の出力電圧が徐々に増加するように、前記パルス信号のデューティ比または周波数を制御するようにしたものである。電源投入時の特性を容易に変更できる。
【００１５】
請求項２記載の発明は、請求項１記載の発明において、前記ＤＣ−ＤＣ変換器は入力電圧を昇圧して出力する昇圧型のＤＣ−ＤＣ変換器であることを特徴としたものである。よく用いられるＤＣ−ＤＣ変換器に用いて好適である。
【００１６】
請求項３記載の発明は、請求項１または請求項２記載の発明において、制御装置部２は電源が投入されたときに一定期間リセット信号を出力し、このリセット信号が出力されている間、パルス信号をスイッチング素子１３に出力しないようにしたものである。電源投入直後にスイッチング素子１３がオフであることを保証できる。
【００１７】
請求項４記載の発明は、請求項３記載の発明において、制御装置部２は論理積回路２２を有し、この論理積回路によって前記リセット信号と前記パルス信号の論理積を演算してスイッチング素子１３に出力するようにしたものである。電源投入直後にスイッチング素子１３がオフであることを保証できる。
【００１８】
請求項５記載の発明は、請求項１ないし請求項４のいずれかに記載の発明において、前記マイクロコンピュータのファームウエアは、電源が投入されたときに前記ＤＣ−ＤＣ変換器の出力電圧が非直線的に増加するように、前記パルス信号のデューティ比または周波数を制御するようにしたものである。突入電流の特性に合わせた特性を実現できる。
【００１９】
請求項６記載の発明は、請求項５記載の発明において、前記マイクロコンピュータのファームウエアは、電源が投入されたときに所定期間は前記ＤＣ−ＤＣ変換器の出力電圧を緩やかに増加させ、所定期間後は急峻に増加させるようにしたものである。突入電流が大きいときに用いて好適である。
【００２０】
請求項７記載の発明は、請求項１ないし請求項６のいずれかに記載の発明において、複数のＤＣ−ＤＣ電源部１を有し、単一の制御装置部２から前記パルス信号を複数のＤＣ−ＤＣ電源部１に出力するようにしたものである。構成が簡単になる。
【００２１】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るＤＣ−ＤＣ変換器の一実施例を示す。図１において、１はＤＣ−ＤＣ電源部であり、インダクタ１１，ダイオード１２，ＦＥＴ１３およびコンデンサ１４で構成されている。
【００２２】
インダクタ１１の一端とダイオード１２のアノード、およびＦＥＴ１３のドレインは共通接続されている。インダクタ１１の他端は電源４に接続され、ダイオード１２のカソードは負荷３に接続される。コンデンサ１４の一端はダイオード１２のカソードに接続される。コンデンサ１４、負荷、電源の他端およびＦＥＴ１３のソースは共通電位点に接続される。この構成は昇圧型のＤＣ−ＤＣ変換器の構成である。
【００２３】
２は制御装置部であり、制御装置２１およびＡＮＤ回路２２で構成されている。制御装置２１はＦＥＴ１３を制御するパルス信号およびリセット信号をＡＮＤ回路２２に出力する。このＡＮＤ回路２２の出力はＦＥＴ１３のゲートに入力される。
【００２４】
リセット信号が出力されている（低レベルになる）とＡＮＤ回路２２の出力は低レベルになり、ＦＥＴ１３はオフ状態を維持する。リセット信号が解除されるとパルス信号がＦＥＴ１３のゲートに印可され、ＦＥＴ１３はこのパルス信号によってオンオフ動作を行う。
【００２５】
ＦＥＴ１３がオンになるとエネルギーがインダクタンス１１に蓄えられ、オフになると蓄えられたエネルギーはダイオード１２を介して負荷３に供給される。ＦＥＴ１３を所定の周期でオンオフすることにより、負荷３に印可する電圧を変えることができる。
【００２６】
制御装置２１はマイクロコンピュータを内蔵し、このマイクロコンピュータはファームウエアで動作する。ファームウエアは予めＲＯＭなどの不揮発性メモリに記憶されており、電源投入直後に実行されるプログラムである。このファームウエアによってパルス信号が生成される。ファームウエアを書き換えることによって任意の周波数およびデューティ比のパルスを生成することができる。
【００２７】
制御装置２１は電源が投入されてから一定期間低レベルのリセット信号を出力する。このリセット信号とＦＥＴ１３をオンオフするパルス信号はＡＮＤ回路２２で論理積が取られる。従って、リセット信号が出力されている間はＡＮＤ回路２２の出力は低レベルになり、ＦＥＴ１３はオフになる。すなわち、電源投入から所定の期間はＦＥＴ１３がオフであることが保証される。
【００２８】
図２に電源が投入されてから出力電圧が安定するまでの、出力電圧の値の推移の一例を示す。横軸は時間、縦軸は出力電圧であり、時刻０で電源が投入される。電源投入から時刻ｔ１まではリセット信号が出力されているので、出力電圧は低い値を保持する。
【００２９】
時刻ｔ１から出力電圧は上昇を始め、時刻ｔ２で一定値になる。ファームウエアによって、この間はパルス信号のデューティ比あるいは周波数を少しずつ大きくしていく。
【００３０】
図４の従来例ではカウンタＣＮＴのビット数によってステップ幅が制限されるので、出力電圧は階段状に変化した。しかし、本実施例ではファームウエアによってパルス信号を生成しておりそのデューティ比は細かく制御できるので、出力電圧を滑らかに変化させることができる。また、ファームウエアを変更するだけで、出力電圧が到達点に至る時刻ｔ２を任意に変えることができる。
【００３１】
ファームウエアによってパルス信号を生成しているので、デューティ比あるいは周波数を非直線的に変化させることによって、出力電圧を非直線的に推移させることが簡単にできる。図３にこのような例を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００３２】
図３の直線ａは図２と同じく時刻ｔ１とｔ２との間で出力電圧が直線的に変化するようにパルス信号を生成した例である。同ｂは時刻ｔ１近辺での出力電圧の変化が少なくなるようにパルス信号の生成を制御した例であり、起動時の突入電流が大きい場合に使用する。
【００３３】
同ｃは時刻ｔ１近辺での出力電圧の変化を大きくし、その後緩やかに到達点に至るようにした例である。突入電流が比較的小さく、かつ出力電圧を早く立ち上げなければならない場合に好適である。この他、ファームウエアを変えるだけで、任意のパターンを生成することができる。また、出力電圧が上昇を始める時刻ｔ１、あるいは出力電圧が変化する時間ｔｓｔａｒｔ（＝ｔ２−ｔ１）も、ファームウエアを変えるだけで任意の値にすることができる。
【００３４】
なお、ＤＣ−ＤＣ電源部２が複数ある場合でも、１つの制御装置部１からこれら複数のＤＣ−ＤＣ電源部２内のＦＥＴ２３にパルス信号を印加することができる。このようにすると、１つの制御装置部１で複数のＤＣ−ＤＣ電源部の突入電流の制御ができるので、構成を簡単にすることができる。
【００３５】
また、図１の実施例では入力と出力が絶縁されていないＤＣ−ＤＣ変換器について説明したが、図４のように入力と出力が絶縁されたＤＣ−ＤＣ変換器、あるいはプッシュプル方式のＤＣ−ＤＣ変換器にも応用することができる。
【００３６】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項１記載の発明によれば、電源投入時に、出力電圧が徐々に増加するようにインダクタンスに流す電流を制御するスイッチング素子のオンオフを操作して、電源投入時の突入電流を制御するようにしたＤＣ−ＤＣ変換器において、
前記スイッチング素子を内蔵したＤＣ−ＤＣ電源部と、マイクロコンピュータを内蔵し、前記スイッチング素子を制御するパルス信号を出力する制御装置部とを有し、
前記マイクロコンピュータはファームウェアにより前記パルス信号を生成し、このファームウェアにより、電源が投入されたときに前記ＤＣ−ＤＣ電源部の出力電圧が徐々に増加するように、前記パルス信号のデューティ比または周波数を制御するようにした。
【００３７】
マイクロコンピュータによって電源投入時の突入電流の制御特性を得るようにしたので、任意の制御特性を作ることができるという効果がある。また、出力電圧のステップ幅を細かくすることができるので、滑らかな特性が得られるという効果もある。さらに、マイクロコンピュータのファームウエアを変更するだけで制御特性を変えることができ、かつファームウエアでパルス信号を作成しているので、ハードウエアの構成が簡単になるという効果もある。
【００３８】
請求項２記載の発明によれば、請求項１記載の発明において、前記ＤＣ−ＤＣ変換器は入力電圧を昇圧して出力する昇圧型のＤＣ−ＤＣ変換器であることを特徴とした。よく用いられるＤＣ−ＤＣ変換器に用いることにより、より大きな効果が得られる。
【００３９】
請求項３記載の発明によれば、請求項１または請求項２記載の発明において、制御装置部は電源が投入されたときに一定期間リセット信号を出力し、このリセット信号が出力されている間、パルス信号をスイッチング素子に出力しないようにした。電源投入時にスイッチング素子がオンになると過大電流が流れる危険性があるが、オフであることを保証できるので、信頼性を高くすることができるという効果がある。
【００４０】
請求項４記載の発明によれば、請求項３記載の発明において、制御装置部は論理積回路を有し、この論理積回路によって前記リセット信号と前記パルス信号の論理積を演算してスイッチング素子に出力するようにした。電源投入時にスイッチング素子がオフであることを保証でき、かつ構成が簡単なるという効果がある。
【００４１】
請求項５記載の発明によれば、請求項１ないし請求項４のいずれかに記載の発明において、前記マイクロコンピュータのファームウエアは、電源が投入されたときに前記ＤＣ−ＤＣ変換器の出力電圧が非直線的に増加するように、前記パルス信号のデューティ比または周波数を制御するようにした。突入電流の特性に合わせた特性を実現できるという効果がある。
【００４２】
請求項６記載の発明によれば、請求項５記載の発明において、前記マイクロコンピュータのファームウエアは、電源が投入されたときに最初は前記ＤＣ−ＤＣ変換器の出力電圧を緩やかに増加させ、その後比較的急峻に増加させるようにした。突入電流が大きいときに、ソフトスタートの時間を短縮することができるという効果がある。
【００４３】
請求項７記載の発明によれば、請求項１ないし請求項６のいずれかに記載の発明において、複数のＤＣ−ＤＣ電源部を有し、単一の制御部から前記パルス信号を複数のＤＣ−ＤＣ電源部に出力するようにした。１つの制御装置部で複数のＤＣ−ＤＣ電源部を制御できるので、構成が簡単になるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】出力電圧の変化を示す特性図である。
【図３】出力電圧の変化を示す特性図である。
【図４】従来のＤＣ−ＤＣ変換器の構成図である。
【図５】従来のＤＣ−ＤＣ変換器の出力電圧の特性図である。
【符号の説明】
１ ＤＣ−ＤＣ電源部
１１ インダクタ
１２ ダイオード
１３ ＦＥＴ
１４ コンデンサ
２ 制御装置部
２１ 制御装置
２２ ＡＮＤ回路
３ 負荷

Claims (7)

1. 電源投入時に、出力電圧が徐々に増加するようにインダクタンスに流す電流を制御するスイッチング素子のオンオフを操作して、電源投入時の突入電流を制御するようにしたＤＣ−ＤＣ変換器において、
   前記スイッチング素子を内蔵したＤＣ−ＤＣ電源部と、マイクロコンピュータを内蔵し、前記スイッチング素子を制御するパルス信号を出力する制御装置部とを有し、
   前記マイクロコンピュータはファームウェアにより前記パルス信号を生成し、このファームウェアにより、電源が投入されたときに前記ＤＣ−ＤＣ電源部の出力電圧が徐々に増加するように、前記パルス信号のデューティ比または周波数を制御するようにしたことを特徴とするＤＣ−ＤＣ変換器。
2. 前記ＤＣ−ＤＣ変換器は入力電圧を昇圧して出力する昇圧型のＤＣ−ＤＣ変換器であることを特徴とする請求項１記載のＤＣ−ＤＣ変換器。
3. 前記制御装置部は電源が投入されたときに一定期間リセット信号を出力し、このリセット信号が出力されている間、前記パルス信号を前記スイッチング素子に出力しないようにしたことを特徴とする請求項１または請求項２記載のＤＣ−ＤＣ変換器。
4. 前記制御装置部は論理積回路を有し、この論理積回路によって前記リセット信号と前記パルス信号の論理積を演算して前記スイッチング素子に出力するようにしたことを特徴とする請求項３記載のＤＣ−ＤＣ変換器。
5. 前記マイクロコンピュータのファームウエアは、電源が投入されたときに前記ＤＣ−ＤＣ変換器の出力電圧が非直線的に増加するように、前記パルス信号のデューティ比または周波数を制御するようにしたことを特徴とする請求項１ないし請求項４のいずれかに記載のＤＣ−ＤＣ変換器。
6. 前記マイクロコンピュータのファームウエアは、電源が投入されたときに所定期間は前記ＤＣ−ＤＣ変換器の出力電圧を緩やかに増加させ、所定期間後は急峻に増加させるようにしたことを特徴とする請求項５記載のＤＣ−ＤＣ変換器。
7. 複数の前記ＤＣ−ＤＣ電源部を有し、単一の前記制御装置部から前記パルス信号を前記複数のＤＣ−ＤＣ電源部に出力するようにしたことを特徴とする請求項１ないし請求項６のいずれかに記載のＤＣ−ＤＣ変換器。

Images