JP3636081B2 - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP3636081B2
JP3636081B2 JP2001061626A JP2001061626A JP3636081B2 JP 3636081 B2 JP3636081 B2 JP 3636081B2 JP 2001061626 A JP2001061626 A JP 2001061626A JP 2001061626 A JP2001061626 A JP 2001061626A JP 3636081 B2 JP3636081 B2 JP 3636081B2
Authority
JP
Japan
Prior art keywords
hole
conductor
ceramic green
ceramic
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001061626A
Other languages
Japanese (ja)
Other versions
JP2002260955A (en
Inventor
教真 朝倉
隆則 近藤
晴雄 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001061626A priority Critical patent/JP3636081B2/en
Publication of JP2002260955A publication Critical patent/JP2002260955A/en
Application granted granted Critical
Publication of JP3636081B2 publication Critical patent/JP3636081B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、積層セラミックコンデンサのような積層セラミック電子部品の製造方法に関するもので、特に、ビアホール導体を備える積層セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
図３ないし図５には、この発明にとって興味ある積層セラミック電子部品としての積層セラミックコンデンサ１が示されている。ここで、図３および図４は、積層セラミックコンデンサ１の内部構造を示す平面図であり、図３と図４とは互いに異なる位置での断面を示している。また、図５は、図３および図４に示した線Ｖ−Ｖに沿う断面図である。
【０００３】
積層セラミックコンデンサ１は、積層される複数のセラミック層２が積層されてなる積層体３を備えている。セラミック層２は、たとえば誘電体セラミックから構成される。
【０００４】
積層体３の内部には、特定のセラミック層２を介して互いに対向する複数対の第１および第２の内部電極４および５が設けられている。さらに、積層体３の内部には、第２の内部電極５に対して電気的に絶縁されかつ第１の内部電極４に電気的に接続された状態で、特定のセラミック層２を貫通する複数の第１の貫通導体６が設けられ、他方、第１の内部電極４に対して電気的に絶縁されかつ第２の内部電極５に電気的に接続された状態で、特定のセラミック層２を貫通する複数の第２の貫通導体７が設けられている。
【０００５】
上述の電気的絶縁のため、第１の内部電極４と第２の貫通導体７との間には、ギャップ８が形成され、第２の内部電極５と第１の貫通導体６との間には、ギャップ９が形成されている。
【０００６】
また、積層体３の、内部電極４および５と平行に延びる一方主面上には、複数の第１の貫通導体６にそれぞれ電気的に接続された状態で、個々の第１の貫通導体６にそれぞれ対応する複数の第１の外部端子電極１０が設けられるとともに、複数の第２の貫通導体７にそれぞれ電気的に接続された状態で、個々の第２の貫通導体７にそれぞれ対応する複数の第２の外部端子電極１１が設けられる。
【０００７】
なお、第１および第２の外部端子電極１０および１１のいずれか一方は、積層体３の他方主面上に設けられることもあり、また、第１および第２の外部端子電極１０および１１の少なくとも一方が一方主面および他方主面の双方に設けられることもある。
【０００８】
このような積層セラミックコンデンサ１によれば、各々複数の第１および第２の内部電極４および５の各間に形成された静電容量が、第１および第２の貫通導体６および７によって並列接続され、このように並列接続された静電容量が、第１の外部端子電極１０と第２の外部端子電極１１との間に取り出される。
【０００９】
また、第１の貫通導体６と第２の貫通導体７とは、内部電極４および５をそれぞれ流れる電流によって誘起される磁界を互いに相殺するように配置されている。すなわち、第１および第２の貫通導体６および７は、互いに隣り合うように配置され、内部電極４および５の各々を流れる電流に関して、その方向を多様化するとともに、電流長を短くし、それによって、等価直列インダクタンス（ＥＳＬ）の低減を図っている。
【００１０】
このような積層セラミックコンデンサ１を製造するため、図６に図解的に示すような工程が実施される。図６には、前述した積層体３に備える複数のセラミック層２のうちの代表的な３つのセラミック層２の各々となるべき第１、第２および第３のセラミックグリーンシート１２、１３および１４が断面図で示されている。これら第１、第２および第３のセラミックグリーンシート１２、１３および１４は、この順序で積層方向に配列されるものである。
【００１１】
第１、第２および第３のセラミックグリーンシート１２、１３および１４には、それぞれ、前述した貫通導体６または７を与えるビアホール導体１５、１６および１７を設けるための第１、第２および第３の貫通孔１８、１９および２０が形成される。
【００１２】
次に、たとえばスクリーン印刷法を適用して、貫通孔１８〜２０に導電性ペーストが充填される。これら貫通孔１８〜２０に導電性ペーストを確実に充填できるようにするため、導電性ペーストの粘度が調整され、また、セラミックグリーンシート１２〜１４が比較的厚く、そのため、貫通孔１８〜２０が比較的深い場合には、真空吸引が適用されることもある。また、貫通孔１８〜２０に充填される導電性ペーストとしては、ビアホール導体１５〜１７による電気的接続の信頼性を高めるため、一般に、そこに含まれる導電性金属の含有率の比較的高いものが用いられる。
【００１３】
次に、第１、第２および第３のセラミックグリーンシート１２、１３および１４の各々の一方主面上には、それぞれ、たとえばスクリーン印刷法を適用して導電性ペーストを付与することによって、第１、第２および第３の導体膜２１、２２および２３が形成される。これら導体膜２１〜２３の各々は、前述した第１または第２の内部電極４または５を与えるものである。導体膜２１〜２３を形成するための導電性ペーストとしては、得られた積層体３における構造欠陥を防止するため、一般に、そこに含まれる導電性金属の含有率の比較的低いものが用いられ、また、導体膜２１〜２３の厚みは、たとえば１μｍ程度と薄くされる。
【００１４】
次に、セラミックグリーンシート１２〜１４を含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。この生の積層体は、積層方向にプレスされた後、必要に応じて、適当な寸法にカットされ、次いで、焼成され、さらに、外部端子電極１０および１１が形成されることによって、所望の積層セラミックコンデンサ１が得られる。
【００１５】
【発明が解決しようとする課題】
図３ないし図５を参照して前述したように、第１の内部電極４は、第２の貫通導体７に対してギャップ８を介して電気的に絶縁され、かつ第２の内部電極５は第１の貫通導体６に対してギャップ９を介して電気的に絶縁されなければならないので、図６に示す導体膜２１〜２３は、ビアホール導体１５〜１７のうちの絶縁を必要とするものに対して接触しないようにするギャップ２４を設けるため、開口２５を備える状態で形成されなければならない。
【００１６】
しかしながら、上述した開口２５の存在は、得られた積層セラミックコンデンサ１において、内部電極４および５の各々の面積を狭くし、取得される静電容量の減少につながるので、開口２５の大きさはできるだけ小さい方が好ましい。
【００１７】
他方、貫通孔１８〜２０に導電性ペーストをたとえばスクリーン印刷法によって充填し、それによってビアホール導体１５〜１７を形成しようとする場合、図６に図解的に示すように、ビアホール導体１５〜１７の各々には、セラミックグリーンシート１２〜１４の一方主面上に延びる張出部２６が必然的に形成されてしまう。しかしながら、この張出部２６の存在は、これとの間でギャップ２４を設けるために導体膜２１〜２３の各々に形成されるべき開口２５をより大きくしなければならないといった結果を招くことになる。
【００１８】
また、積層セラミックコンデンサ１において、さらなる低ＥＳＬ化のためには、貫通導体６および７の間隔を短くし、その数を増やすことが効果的である。
【００１９】
しかしながら、上述したような低ＥＳＬ化のための対策を施したとき、開口２５の数が増え、所得静電容量の低下を招いてしまう。開口２５の数が増えても、取得静電容量の低下をそれほど招かないようにするためには、開口２５の面積を狭くしなければならないが、前述したように、開口２５の面積は、張出部２６との間で所定以上のギャップ２４を形成しておかなければならないため、開口２５の面積を単純に狭くすることはできない。
【００２０】
そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品の製造方法を提供しようとすることである。
【００２１】
【課題を解決するための手段】
この発明は、積層方向に順次配列された第１、第２および第３のセラミック層を含む複数のセラミック層が積層されてなる積層体を備え、第１、第２および第３のセラミック層の各々の一方主面上には、それぞれ、第１、第２および第３の導体膜が形成され、第１の導体膜と第３の導体膜とは、第１および第２のセラミック層に設けられた第１のビアホール導体によって互いに接続され、第２の導体膜は、第１のビアホール導体に対して電気的に絶縁されるように、第１のビアホール導体との間にギャップを形成していて、第２の導体膜は、第１および第２のセラミック層に設けられた第２のビアホール導体に接続され、第１および第３の導体膜は、第２のビアホール導体に対して電気的に絶縁されるように、第２のビアホール導体との間にギャップを形成している、積層セラミック電子部品を製造する方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２２】
すなわち、この発明に係る積層セラミック電子部品の製造方法においては、まず、第１、第２および第３のセラミック層の各々となる第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートが用意される。
【００２３】
次に、第１および第２のセラミックグリーンシートに、それぞれ、ビアホール導体を設けるために第１および第２の貫通孔が形成される。
【００２４】
そして、第１のセラミックグリーンシートについては、第１の導体膜に接続されない第２のビアホール導体のための第１の貫通孔には導電性ペーストが充填されず、第１の導体膜に接続される第１のビアホール導体のための第１の貫通孔に導電性ペーストが充填され、他方、第２のセラミックグリーンシートについては、第２の導体膜に接続されない第１のビアホール導体のための第２の貫通孔には導電性ペーストが充填されず、第２の導体膜に接続される第２のビアホール導体のための第２の貫通孔に導電性ペーストが充填される。
【００２５】
また、第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、第１、第２および第３の導体膜が形成される。
【００２６】
次いで、第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が作製される。
【００２７】
この生の積層体は積層方向にプレスされる。これによって、複数のセラミックグリーンシート間の密着性が高められるとともに、第１の貫通孔に充填された導電性ペーストの一部が第２の貫通孔内に流入し、第１の導体膜と第３の導体膜とを互いに接続する第１のビアホール導体が形成される。また、第２の貫通孔に充填された導電性ペーストの一部が第１の貫通孔内に流入する。
【００２８】
この発明において、第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施されてもよい。
【００２９】
この発明において、第２のセラミックグリーンシートの厚みは、好ましくは、１３μｍ以下とされ、より好ましくは、１１μｍ以下とされる。
【００３０】
また、前述したように、第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施される場合には、第１および第２のセラミックグリーンシートの各厚みは、好ましくは、６μｍ以下とされる。
【００３１】
この発明に係る積層セラミック電子部品の製造方法は、特に、次のような構造を有する積層セラミックコンデンサに対して有利に適用される。すなわち、積層体の内部に、特定のセラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、第２の内部電極に対して電気的に絶縁されかつ第１の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第１の貫通導体、および、第１の内部電極に対して電気的に絶縁されかつ第２の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサであり、上述の第１の内部電極は、第１または第３の導体膜によって与えられ、第２の内部電極は、第２の導体膜によって与えられ、第１および第２の貫通導体は、第１および第２のビアホール導体によって与えられる。
【００３２】
【発明の実施の形態】
以下に、この発明の一実施形態による積層セラミック電子部品の製造方法を説明するにあたり、図３ないし図５を参照して前述した積層セラミックコンデンサ１の製造方法について説明する。したがって、製造しようとする積層セラミックコンデンサ１の構造の説明については、前述した説明を援用する。
【００３３】
図１は、前述した図６に対応する図であって、図３ないし図５に示した積層セラミックコンデンサ１における積層体３に備える複数のセラミック層２のうちの代表的な３つのセラミック層２の各々となるべき第１、第２および第３のセラミックグリーンシート３１、３２および３３が断面図で示されている。これら第１、第２および第３のセラミックグリーンシート３１、３２および３３は、この順序で積層方向に配列されるものである。
【００３４】
第１、第２および第３のセラミックグリーンシート３１、３２および３３には、それぞれ、図３ないし図５に示した貫通導体６および７を与えるビアホール導体を設けるための第１、第２および第３の貫通孔３４、３５および３６が形成される。
【００３５】
次に、たとえばスクリーン印刷法を適用して、貫通孔３４〜３６のうちの特定のものに導電性ペースト３７が充填される。すなわち、積層方向に見たとき、貫通孔３４〜３６において、導電性ペースト３７が充填されるものと充填されないものとが交互に配列されている。より具体的に、１点鎖線３８に沿って配列される第１、第２および第３の貫通孔３４、３５および３６を見たとき、第２の貫通孔３５には導電性ペースト３７が充填されず、第１および第３の貫通孔３４および３６には導電性ペースト３７が充填されている。
【００３６】
上述したように、導電性ペースト３７がたとえばスクリーン印刷法によって付与されるとき、セラミックグリーンシート３１〜３３の各々の一方主面上には、張出部３９が必ず形成される。
【００３７】
なお、貫通孔３４〜３６に充填される導電性ペースト３７は、貫通孔３４〜３６の各々に確実に充填されるようにするため、その粘度が調整され、また、真空吸引を適用することによって、貫通孔３４〜３６に導電性ペースト３７が確実に充填されるようにしてもよい。また、貫通孔３４〜３６に充填される導電性ペースト３７としては、後で形成されるビアホール導体による電気的接続の信頼性を高めるため、一般に、そこに含まれる導電性金属の含有率の比較的高いものが用いられる。
【００３８】
次に、第１、第２および第３のセラミックグリーンシート３１、３２および３３の各々の一方主面上には、それぞれ、たとえばスクリーン印刷法を適用して導電性ペーストを付与することによって、第１、第２および第３の導体膜４０、４１および４２が形成される。
【００３９】
これら導体膜４０〜４２の各々は、図３ないし図５に示した第１または第２の内部電極４または５を与えるものである。そのため、導体膜４０〜４２の各々と貫通孔３４〜３６の各々との関係を見たとき、導体膜４０〜４２の各々は、貫通孔３４〜３６の各々を覆う部分と、貫通孔３４〜３６の各々を覆わず、開口４３を形成している部分とを備えている。具体的に、導体膜４０〜４２の各々の１点鎖線３８が通る部分を見ると、第１および第３の導体膜４０および４２については、それぞれ、第１および第３の貫通孔３４および３６を覆いかつ導電性ペースト３７と接触するように設けられ、第２の導体膜４１については、第２の貫通孔３５を覆わないように開口４３を位置させている。
【００４０】
開口４３を規定する端縁は、貫通孔３４〜３６の各々の端縁から所定のギャップ４４を介して位置している。このギャップ４４は、図３ないし図５に示した積層セラミックコンデンサ１におけるギャップ８または９となるものである。
【００４１】
貫通孔３４〜３６のうち、上述の開口４３が位置するものについては、そこに導電性ペースト３７が充填されておらず、したがって、張出部３９が形成されていないので、開口４３の大きさは、張出部３９がない分、図６に示した開口２５に比べて小さくすることができる。そのため、開口２５の形成によって、導体膜４０〜４２の面積が低減される度合いを低くすることができ、導体膜４０〜４２によって与えられる図３ないし図５に示した内部電極４および５によって形成される静電容量の低減の度合いも低くすることができる。
【００４２】
なお、図示した開口４３は、閉じられた端縁形状を有しているが、開口が設けられる位置と貫通孔の位置との関係によって、たとえば切欠き状の開口のように、開いた端縁形状を有していてもよい。
【００４３】
導体膜４０〜４２を形成するための導電性ペーストとしては、図３ないし図５に示す得られた積層体３における構造欠陥を防止するため、一般に、そこに含まれる導電性金属の含有率の比較的低いものが用いられ、また、導体膜４０〜４２の厚みは、たとえば１μｍ程度と薄くされる。
【００４４】
次に、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。
【００４５】
次いで、この生の積層体は、積層方向にプレスされる。これによって、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシート間の密着性が高められる。また、これに加えて、貫通孔３４〜３６の各々に充填された導電性ペースト３７の一部が、これに整列するが導電性ペースト３７が充填されていない貫通孔３４〜３６の各々に流入され、それによって、図３ないし図５に示した貫通導体６または７となるべきビアホール導体が形成される。より具体的に、１点鎖線３８に沿う貫通孔３４〜３６について説明すると、第１の貫通孔３４に充填された導電性ペースト３７の一部、第３のセラミックグリーンシート３３上の第３の導体膜４２を構成する導電性ペーストの一部および第３の貫通孔３６に充填された導電性ペースト３７の一部は、第２の貫通孔３５内に流入され、それによって、第１の貫通孔３４内に充填された導電性ペースト３７が第３の導体膜４２と接触するようになり、ビアホール導体が、第１の導体膜４０と第３の導体膜４２とを互いに接続するように形成される。
【００４６】
その後、この生の積層体は、必要に応じて、適当な寸法にカットされ、次いで、焼成され、さらに、図３ないし図５に示すように、外部端子電極１０および１１が形成されることによって、所望の積層セラミックコンデンサ１が完成される。
【００４７】
上述したように、たとえば、第１の貫通孔３４に充填された導電性ペースト３７の一部を第２の貫通孔３５内に流入させ、第１の導体膜４０と第３の導体膜４２とを互いに接続するビアホール導体を形成するためには、第２のセラミックグリーンシート３２の厚みは、薄い方が好ましい。
【００４８】
なお、この実施形態では、同様の態様で、第２の導体膜４１と第３のセラミックグリーンシートの下に位置する図示しないセラミックグリーンシート上の導体膜とを互いに接続するビアホール導体が形成され、また、第１の貫通孔３４内には、第１のセラミックグリーンシート３１の上にあるセラミックグリーンシートに設けられた貫通孔に充填された導電性ペーストの一部を流入させ、また、第３の貫通孔３６に充填された導電性ペースト３７の一部を、第３のセラミックグリーンシート３３の下にあるセラミックグリーンシートに設けられた貫通孔内に流入させることが行なわれるので、第１ないし第３のセラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートについて、各厚みは薄い方が好ましい。
【００４９】
上述したようなセラミックグリーンシートの各厚みに関して、好ましくは、１３μｍ以下とされ、より好ましくは、１１μｍ以下とされる。
【００５０】
上述したセラミックグリーンシートの各厚みに関する好ましい範囲を決定するため、以下のような実験を実施した。
【００５１】
表１に示すような種々の厚みを有するセラミックグリーンシートを用意した。表１には、各セラミックグリーンシートが焼成された後に与える厚みも記載されている。
【００５２】
これらセラミックグリーンシートに、直径１００μｍの貫通孔を設け、図１に示すような状態が得られるように、積層方向に関して１つ置きの貫通孔に、ニッケルを８５重量％含有する導電性ペーストを充填するとともに、ニッケルを４０重量％含有する導電性ペーストを用いて、厚み０．９μｍの導体膜を形成した。
【００５３】
次いで、これらセラミックグリーンシートを２０枚積層し、積層方向にプレスし、適当な寸法にカットし、焼成することによって、焼結後の積層体を得た。
【００５４】
得られた焼結後の積層体について、ビアホール導体の導通性を評価した。より具体的には、４つの試料となる積層体の各々について２５箇所のビアホール導体、すなわち、合計１００個のビアホール導体について、導通性を評価し、導通不良が生じているビアホール導体の個数を調査した。その結果が表１に示されている。
【００５５】
【表１】

Figure 0003636081
【００５６】
表１からわかるように、ビアホール導体の導通性に関して、用いられたセラミックグリーンシートの各厚みが１３μｍ以下とされたとき、導通不良を大幅に少なくすることができ、さらに１１μｍ以下とされたときには、導通不良を全く生じないようにすることができた。
【００５７】
図２は、この発明の他の実施形態を説明するための、図１に相当する図である。図２において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５８】
図２に示した実施形態は、セラミックグリーンシート３１〜３３の各々の一方主面上に導電性ペーストを付与することによって導体膜４０〜４２の各々を形成する工程と同時に、貫通孔３４〜３６の各々に導電性ペーストを３７を充填する工程が実施されることを特徴としている。
【００５９】
したがって、この実施形態によれば、専ら貫通孔３４〜３６に導電性ペースト３７を充填するための工程を省略することができる。
【００６０】
図２に示した実施形態の場合であっても、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートの各厚みは、薄い方が好ましく、さらに言うならば、図１に示した実施形態の場合よりも薄い方が好ましい。そのため、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートの各厚みは、好ましくは、６μｍ以下とされる。
【００６１】
このセラミックグリーンシートの厚みの好ましい範囲を決定するため、導体膜を形成する工程において、貫通孔に導電性ペーストを同時に充填するようにしたことを除いて、前述した図１に示した実施態様に従って実施した実験と同様の実験を実施した。なお、この実験では、導体膜を形成しながら貫通孔に充填される導電性ペーストとして、ニッケルを４０重量％含有するものを用いた。
【００６２】
焼結後の積層体について、ビアホール導体の導通性を、表１の場合と同様の方法によって評価した結果が、表２に示されている。
【００６３】
【表２】
Figure 0003636081
【００６４】
表２に示すように、用いられるセラミックグリーンシートの厚みが６μｍ以下とされたとき、ビアホール導体において導通不良を全く生じないようにすることができた。
【００６５】
以上、この発明を、図示した実施形態、特に図３ないし図５に示した積層セラミックコンデンサ１の製造方法に関連して説明したが、図示の積層セラミックコンデンサ１以外の積層セラミックコンデンサの製造方法、あるいは他の積層セラミック電子部品の製造方法に対しても、この発明を等しく適用することができる。
【００６６】
【発明の効果】
以上のように、この発明によれば、この順序で積層される第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意し、第１および第２のセラミックグリーンシートに、それぞれ、ビアホール導体を設けるための第１および第２の貫通孔を形成し、第１のセラミックグリーンシートについては、第１の導体膜に接続されない第２のビアホール導体のための第１の貫通孔には導電性ペーストを充填せず、第１の導体膜に接続される第１のビアホール導体のための第１の貫通孔に導電性ペーストを充填し、他方、第２のセラミックグリーンシートについては、第２の導体膜に接続されない第１のビアホール導体のための第２の貫通孔には導電性ペーストを充填せず、第２の導体膜に接続される第２のビアホール導体のための第２の貫通孔に導電性ペーストを充填し、第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、第１、第２および第３の導体膜を形成し、これら第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって、生の積層体を作製し、この生の積層体を積層方向にプレスすることによって、複数のセラミックグリーンシート間の密着性を高めるとともに、第１の貫通孔に充填された導電性ペーストの一部を第２の貫通孔内に流入させ、第１の導体膜と第３の導体膜とを互いに接続する第１のビアホール導体を形成するようにし、また、第２の貫通孔に充填された導電性ペーストの一部を第１の貫通孔内に流入させている。
【００６７】
したがって、第１のセラミックグリーンシートの一方主面上において、第１の導体膜に接続されない第２のビアホール導体に張出部を生じさせることなく、第１の貫通孔内に導電性ペーストを付与することができ、また、第２のセラミックグリーンシートの一方主面上において、第２の導体膜に接続されない第１のビアホール導体に張出部を生じさせることなく、第２の貫通孔内に導電性ペーストを付与することができる。そのため、第１および第２の導体膜には、それぞれ、上述の第２および第１のビアホール導体に対して電気的に絶縁されるように、第２および第１のビアホール導体との間にギャップを形成するための開口が形成されることになるが、この開口の大きさを、張出部が存在しない分、小さくすることができる。その結果、第１および第２の導体膜の有効面積が、これに対して電気的に絶縁されるべき第２および第１のビアホール導体の貫通によって減少する度合いを低くすることができる。
【００６８】
この発明において、第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施されると、専ら第１の貫通孔に導電性ペーストを充填するための工程を省略することができ、工程数の削減を図ることができる。
【００６９】
この発明において、第２のセラミックグリーンシートの厚みを、１３μｍ以下としたり、さらには１１μｍ以下としたりして、より薄くすれば、プレスすることによって、第２の貫通孔内への導電性ペーストの流入による、第２の貫通孔への導電性ペーストの充填をより確実に行なうことができる。
【００７０】
また、前述したように、第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施される場合には、第１および第２のセラミックグリーンシートの各厚みを、６μｍ以下とすることにより、第１の導体膜を形成したとき、第１の貫通孔に導電性ペーストを確実に充填することができるとともに、プレスすることによって、第１の貫通孔に充填された導電性ペーストの一部を第２の貫通孔内に流入させ、第２の貫通孔を導電性ペーストで充填した状態を確実に得ることができる。
【００７１】
また、この発明が、積層体の内部に、特定のセラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、第２の内部電極に対して電気的に絶縁されかつ第１の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第１の貫通導体、および、第１の内部電極に対して電気的に絶縁されかつ第２の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサの製造方法に適用され、第１の内部導体が、前述した第１または第３の導体膜によって与えられ、第２の内部電極が、前述した第２の導体膜によって与えられ、第１および第２の貫通導体が、第１および第２のビアホール導体によって与えられるとき、前述した第１および第２の導体膜の有効面積の減少の度合いを低くすることができるという効果を、取得静電容量の低下の度合いを低くすることができるという効果に結び付けることができる。
【００７２】
したがって、積層セラミックコンデンサの低ＥＳＬ化のために、貫通導体の間隔を短くしたり、その数を増やしたりしても、取得静電容量の低下をそれほど招かないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態を説明するためのもので、図３ないし図５に示した積層セラミックコンデンサ１に備える積層体３を得るために用意される代表的な３つのセラミックグリーンシート３１〜３３を示す断面図である。
【図２】この発明の他の実施形態を説明するための図１に相当する図である。
【図３】この発明にとって興味ある積層セラミックコンデンサ１の内部構造を、第１の内部電極４が通る断面をもって示す平面図である。
【図４】図３に示した積層セラミックコンデンサ１の内部構造を、第２の内部電極５が通る断面をもって示す平面図である。
【図５】図３および図４に示した線Ｖ−Ｖに沿う積層セラミックコンデンサ１の図解的断面図である。
【図６】図３ないし図５に示した積層セラミックコンデンサ１に備える積層体３を製造するための従来の方法を説明するための図１に相当する図である。
【符号の説明】
１ 積層セラミックコンデンサ
２ セラミック層
３ 積層体
４ 第１の内部電極
５ 第２の内部電極
６ 第１の貫通導体
７ 第２の貫通導体
８，９ ギャップ
１０ 第１の外部端子電極
１１ 第２の外部端子電極
３１ 第１のセラミックグリーンシート
３２ 第２のセラミックグリーンシート
３３ 第３のセラミックグリーンシート
３４ 第１の貫通孔
３５ 第２の貫通孔
３６ 第３の貫通孔
３７ 導電性ペースト
３９ 張出部
４０ 第１の導体膜
４１ 第２の導体膜
４２ 第３の導体膜
４３ 開口
４４ ギャップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor, and more particularly to a method for manufacturing a multilayer ceramic electronic component including a via-hole conductor.
[0002]
[Prior art]
3 to 5 show a multilayer ceramic capacitor 1 as a multilayer ceramic electronic component of interest to the present invention. Here, FIG. 3 and FIG. 4 are plan views showing the internal structure of the multilayer ceramic capacitor 1, and FIG. 3 and FIG. 4 show cross sections at different positions. FIG. 5 is a cross-sectional view taken along line VV shown in FIGS. 3 and 4.
[0003]
The multilayer ceramic capacitor 1 includes a multilayer body 3 formed by laminating a plurality of multilayered ceramic layers 2. The ceramic layer 2 is made of, for example, a dielectric ceramic.
[0004]
A plurality of pairs of first and second internal electrodes 4 and 5 are provided inside the multilayer body 3 so as to face each other with a specific ceramic layer 2 interposed therebetween. Further, a plurality of layers that penetrate the specific ceramic layer 2 while being electrically insulated from the second internal electrode 5 and electrically connected to the first internal electrode 4 are disposed inside the multilayer body 3. The first through conductor 6 is provided, while the specific ceramic layer 2 is electrically insulated from the first internal electrode 4 and electrically connected to the second internal electrode 5. A plurality of second through conductors 7 penetrating therethrough are provided.
[0005]
Due to the above-described electrical insulation, a gap 8 is formed between the first internal electrode 4 and the second through conductor 7, and between the second internal electrode 5 and the first through conductor 6 is formed. Is formed with a gap 9.
[0006]
In addition, the individual first through conductors 6 are electrically connected to the plurality of first through conductors 6 on one main surface of the multilayer body 3 extending in parallel with the internal electrodes 4 and 5. A plurality of first external terminal electrodes 10 corresponding to each of the plurality of second through conductors 7 are provided, and a plurality of first external terminal electrodes 10 corresponding to each of the second through conductors 7 are electrically connected to the plurality of second through conductors 7, respectively. The second external terminal electrode 11 is provided.
[0007]
Note that either one of the first and second external terminal electrodes 10 and 11 may be provided on the other main surface of the laminate 3, and the first and second external terminal electrodes 10 and 11 may be provided. At least one may be provided on both the one main surface and the other main surface.
[0008]
According to such a multilayer ceramic capacitor 1, the capacitance formed between each of the plurality of first and second internal electrodes 4 and 5 is paralleled by the first and second through conductors 6 and 7. The capacitances that are connected and thus connected in parallel are taken out between the first external terminal electrode 10 and the second external terminal electrode 11.
[0009]
Further, the first through conductor 6 and the second through conductor 7 are arranged so as to cancel out magnetic fields induced by currents flowing through the internal electrodes 4 and 5, respectively. That is, the first and second through conductors 6 and 7 are arranged so as to be adjacent to each other, and the directions of the currents flowing through the internal electrodes 4 and 5 are diversified and the current length is shortened. Thus, the equivalent series inductance (ESL) is reduced.
[0010]
In order to manufacture such a multilayer ceramic capacitor 1, a process schematically shown in FIG. 6 is performed. In FIG. 6, the first, second and third ceramic green sheets 12, 13 and 14 to be the respective representative three ceramic layers 2 of the plurality of ceramic layers 2 included in the laminate 3 described above. Is shown in cross section. These first, second and third ceramic green sheets 12, 13 and 14 are arranged in this order in the stacking direction.
[0011]
The first, second, and third ceramic green sheets 12, 13, and 14 are provided with the first, second, and third via hole conductors 15, 16, and 17 that provide the through conductors 6 or 7, respectively. Through-holes 18, 19 and 20 are formed.
[0012]
Next, for example, a screen printing method is applied to fill the through holes 18 to 20 with the conductive paste. In order to ensure that the through holes 18 to 20 can be filled with the conductive paste, the viscosity of the conductive paste is adjusted, and the ceramic green sheets 12 to 14 are relatively thick, so that the through holes 18 to 20 are formed. If it is relatively deep, vacuum suction may be applied. Moreover, as a conductive paste with which the through holes 18 to 20 are filled, in order to increase the reliability of the electrical connection by the via-hole conductors 15 to 17, generally, the conductive paste contained therein has a relatively high content rate. Is used.
[0013]
Next, on one main surface of each of the first, second and third ceramic green sheets 12, 13 and 14, for example, by applying a conductive paste by applying a screen printing method, for example, First, second and third conductor films 21, 22 and 23 are formed. Each of the conductor films 21 to 23 provides the first or second internal electrode 4 or 5 described above. As the conductive paste for forming the conductor films 21 to 23, a paste having a relatively low content of the conductive metal contained therein is generally used in order to prevent structural defects in the obtained laminate 3. Moreover, the thickness of the conductor films 21 to 23 is reduced to, for example, about 1 μm.
[0014]
Next, a plurality of ceramic green sheets including the ceramic green sheets 12 to 14 are laminated, thereby obtaining a raw laminate. This raw laminated body is pressed in the laminating direction, then cut to an appropriate size as necessary, and then fired, and further, external terminal electrodes 10 and 11 are formed, thereby forming a desired laminated layer. A ceramic capacitor 1 is obtained.
[0015]
[Problems to be solved by the invention]
As described above with reference to FIGS. 3 to 5, the first internal electrode 4 is electrically insulated from the second through conductor 7 through the gap 8, and the second internal electrode 5 is Since the first through conductor 6 must be electrically insulated via the gap 9, the conductor films 21 to 23 shown in FIG. 6 need to be insulated from the via-hole conductors 15 to 17. In order to provide a gap 24 that prevents contact, it must be formed with an opening 25.
[0016]
However, the presence of the opening 25 described above reduces the area of each of the internal electrodes 4 and 5 in the obtained multilayer ceramic capacitor 1 and leads to a reduction in the acquired capacitance. The smaller one is preferable.
[0017]
On the other hand, when filling the through holes 18 to 20 with a conductive paste, for example, by screen printing, thereby forming the via-hole conductors 15 to 17, as schematically shown in FIG. In each case, an overhang portion 26 extending on one main surface of the ceramic green sheets 12 to 14 is inevitably formed. However, the presence of the overhanging portion 26 results in that the opening 25 to be formed in each of the conductor films 21 to 23 must be made larger in order to provide the gap 24 therebetween. .
[0018]
Further, in the multilayer ceramic capacitor 1, in order to further reduce the ESL, it is effective to shorten the interval between the through conductors 6 and 7 and increase the number thereof.
[0019]
However, when the above-described measures for lowering ESL are taken, the number of openings 25 increases, leading to a decrease in income capacitance. Even if the number of openings 25 increases, the area of the openings 25 must be narrowed so that the acquired capacitance does not decrease so much. Since the gap 24 of a predetermined size or more must be formed between the protruding portion 26, the area of the opening 25 cannot be simply reduced.
[0020]
Therefore, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can solve the above-described problems.
[0021]
[Means for Solving the Problems]
  The present invention includes a laminated body formed by laminating a plurality of ceramic layers including first, second, and third ceramic layers that are sequentially arranged in the laminating direction, and the first, second, and third ceramic layers are provided. First, second, and third conductor films are formed on each one main surface, and the first conductor film and the third conductor film are provided on the first and second ceramic layers, respectively. WasFirstConnected to each other by via-hole conductors, the second conductor film isFirstTo be electrically isolated from the via-hole conductor,FirstA gap is formed between the via-hole conductorThe second conductor film is connected to the second via-hole conductor provided in the first and second ceramic layers, and the first and third conductor films are electrically connected to the second via-hole conductor. A gap is formed between the second via-hole conductor so as to be insulated byThe present invention is directed to a method of manufacturing a multilayer ceramic electronic component, and is characterized by having the following configuration in order to solve the technical problem described above.
[0022]
That is, in the method of manufacturing a multilayer ceramic electronic component according to the present invention, first, a plurality of ceramics including the first, second, and third ceramic green sheets that are the first, second, and third ceramic layers, respectively. A green sheet is prepared.
[0023]
Next, first and second through holes are formed in the first and second ceramic green sheets to provide via-hole conductors, respectively.
[0024]
  AndFor the first ceramic green sheet, the first through hole for the second via-hole conductor not connected to the first conductor film is not filled with the conductive paste, and the first ceramic green sheet is connected to the first conductor film. The first through-hole for one via-hole conductor is filled with conductive paste, while the second ceramic green sheet has a second for the first via-hole conductor not connected to the second conductor film. The through hole is not filled with the conductive paste, and the second through hole for the second via hole conductor connected to the second conductor film is filled with the conductive paste.
[0025]
Also, the first, second and third conductor films are formed by applying a conductive paste on one main surface of each of the first, second and third ceramic green sheets.
[0026]
Next, a plurality of ceramic green sheets including the first, second and third ceramic green sheets are laminated, thereby producing a raw laminate.
[0027]
  This raw laminate is pressed in the lamination direction. As a result, the adhesion between the plurality of ceramic green sheets is improved, and a part of the conductive paste filled in the first through hole flows into the second through hole, and the first conductor film and the first conductive film 3 conductor films are connected to each otherFirstA via-hole conductor is formed.In addition, a part of the conductive paste filled in the second through hole flows into the first through hole.
[0028]
In this invention, the step of filling the first through hole with the conductive paste simultaneously with the step of forming the first conductor film by applying the conductive paste on one main surface of the first ceramic green sheet May be implemented.
[0029]
In the present invention, the thickness of the second ceramic green sheet is preferably 13 μm or less, and more preferably 11 μm or less.
[0030]
In addition, as described above, when the step of filling the first through hole with the conductive paste is performed simultaneously with the step of forming the first conductor film, the first and second ceramic green sheets Each thickness is preferably 6 μm or less.
[0031]
  The method for manufacturing a multilayer ceramic electronic component according to the present invention is advantageously applied particularly to a multilayer ceramic capacitor having the following structure. That is, a plurality of pairs of first and second internal electrodes facing each other through a specific ceramic layer are provided inside the multilayer body, and are electrically insulated from the second internal electrodes and the first A plurality of first through conductors penetrating a specific ceramic layer and electrically insulated from the first internal electrode and electrically connected to the second internal electrode. A multilayer ceramic capacitor provided with a plurality of second through conductors penetrating a specific ceramic layer in an electrically connected state, wherein the first internal electrode is a first or third conductor Provided by the membrane, the second internal electrode is provided by the second conductor membrane, and the first and second through conductors areFirst and secondGiven by via hole conductor.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, in describing a method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention, a method of manufacturing the multilayer ceramic capacitor 1 described above with reference to FIGS. 3 to 5 will be described. Therefore, the description described above is used for the description of the structure of the multilayer ceramic capacitor 1 to be manufactured.
[0033]
FIG. 1 is a diagram corresponding to FIG. 6 described above, and representative three ceramic layers 2 among a plurality of ceramic layers 2 provided in the multilayer body 3 in the multilayer ceramic capacitor 1 shown in FIGS. 3 to 5. The first, second and third ceramic green sheets 31, 32 and 33 to be respectively shown in FIG. The first, second and third ceramic green sheets 31, 32 and 33 are arranged in this order in the stacking direction.
[0034]
First, second, and third ceramic green sheets 31, 32, and 33 are provided with via-hole conductors that provide through conductors 6 and 7 shown in FIGS. 3 to 5, respectively. Three through holes 34, 35 and 36 are formed.
[0035]
Next, for example, a screen printing method is applied to fill a specific one of the through holes 34 to 36 with the conductive paste 37. That is, when viewed in the laminating direction, in the through holes 34 to 36, those filled with the conductive paste 37 and those not filled are alternately arranged. More specifically, when the first, second, and third through holes 34, 35, and 36 arranged along the one-dot chain line 38 are viewed, the second through hole 35 is filled with the conductive paste 37. Instead, the first and third through holes 34 and 36 are filled with the conductive paste 37.
[0036]
As described above, when the conductive paste 37 is applied by, for example, the screen printing method, the overhanging portion 39 is necessarily formed on one main surface of each of the ceramic green sheets 31 to 33.
[0037]
In addition, the conductive paste 37 filled in the through holes 34 to 36 is adjusted in viscosity to ensure that each of the through holes 34 to 36 is filled, and by applying vacuum suction. The conductive paste 37 may be reliably filled in the through holes 34 to 36. Further, as the conductive paste 37 filled in the through holes 34 to 36, in order to increase the reliability of electrical connection by a via hole conductor formed later, in general, the content ratio of the conductive metal contained therein is compared. The most expensive one is used.
[0038]
Next, on one main surface of each of the first, second and third ceramic green sheets 31, 32 and 33, for example, by applying a conductive paste by applying a screen printing method, respectively, First, second and third conductor films 40, 41 and 42 are formed.
[0039]
Each of the conductor films 40 to 42 provides the first or second internal electrode 4 or 5 shown in FIGS. 3 to 5. Therefore, when the relationship between each of the conductor films 40 to 42 and each of the through holes 34 to 36 is viewed, each of the conductor films 40 to 42 includes a portion that covers each of the through holes 34 to 36, and the through holes 34 to 36. 36, each of which includes a portion that does not cover each other and that forms an opening 43. Specifically, when a portion through which the one-dot chain line 38 of each of the conductor films 40 to 42 passes is seen, the first and third through holes 34 and 36 are respectively provided for the first and third conductor films 40 and 42. The second conductor film 41 is provided with an opening 43 so as not to cover the second through-hole 35.
[0040]
The edge that defines the opening 43 is located via a predetermined gap 44 from each edge of the through holes 34 to 36. The gap 44 is the gap 8 or 9 in the multilayer ceramic capacitor 1 shown in FIGS.
[0041]
Of the through holes 34 to 36, the above-described opening 43 is not filled with the conductive paste 37, and thus the overhang portion 39 is not formed. Can be made smaller than the opening 25 shown in FIG. Therefore, the degree to which the area of the conductor films 40 to 42 is reduced can be reduced by forming the opening 25, and formed by the internal electrodes 4 and 5 shown in FIGS. 3 to 5 provided by the conductor films 40 to 42. It is also possible to reduce the degree of capacitance reduction.
[0042]
The opening 43 shown in the figure has a closed edge shape, but depending on the relationship between the position where the opening is provided and the position of the through hole, for example, an open edge such as a notch-shaped opening. You may have a shape.
[0043]
As the conductive paste for forming the conductor films 40 to 42, in order to prevent structural defects in the obtained laminate 3 shown in FIGS. 3 to 5, in general, the content of the conductive metal contained therein is A relatively low film is used, and the thickness of the conductor films 40 to 42 is reduced to, for example, about 1 μm.
[0044]
Next, a plurality of ceramic green sheets including the ceramic green sheets 31 to 33 are laminated, thereby obtaining a raw laminate.
[0045]
The raw laminate is then pressed in the lamination direction. Thereby, the adhesiveness between the several ceramic green sheets containing the ceramic green sheets 31-33 is improved. In addition, a part of the conductive paste 37 filled in each of the through holes 34 to 36 flows into each of the through holes 34 to 36 that are aligned with the through holes 34 to 36 but are not filled with the conductive paste 37. Thereby, a via-hole conductor to be the through conductor 6 or 7 shown in FIGS. 3 to 5 is formed. More specifically, the through holes 34 to 36 along the one-dot chain line 38 will be described. A part of the conductive paste 37 filled in the first through hole 34, the third ceramic green sheet 33 on the third side. A part of the conductive paste constituting the conductor film 42 and a part of the conductive paste 37 filled in the third through hole 36 are flown into the second through hole 35, whereby the first through hole is formed. The conductive paste 37 filled in the holes 34 comes into contact with the third conductor film 42, and the via-hole conductor is formed so as to connect the first conductor film 40 and the third conductor film 42 to each other. Is done.
[0046]
Thereafter, this raw laminate is cut into appropriate dimensions as necessary, and then fired, and further, external terminal electrodes 10 and 11 are formed as shown in FIGS. Thus, the desired multilayer ceramic capacitor 1 is completed.
[0047]
As described above, for example, a part of the conductive paste 37 filled in the first through-hole 34 is caused to flow into the second through-hole 35, and the first conductor film 40 and the third conductor film 42 are In order to form via-hole conductors that connect each other, the second ceramic green sheet 32 is preferably thinner.
[0048]
In this embodiment, in the same manner, a via-hole conductor that connects the second conductor film 41 and a conductor film on a ceramic green sheet (not shown) located below the third ceramic green sheet is formed, In addition, a part of the conductive paste filled in the through hole provided in the ceramic green sheet on the first ceramic green sheet 31 is caused to flow into the first through hole 34, Since a part of the conductive paste 37 filled in the through holes 36 is caused to flow into the through holes provided in the ceramic green sheet below the third ceramic green sheet 33, the first to th The plurality of ceramic green sheets including the third ceramic green sheets 31 to 33 are preferably thinner.
[0049]
The thickness of the ceramic green sheet as described above is preferably 13 μm or less, and more preferably 11 μm or less.
[0050]
In order to determine the preferable range regarding each thickness of the ceramic green sheet mentioned above, the following experiment was implemented.
[0051]
Ceramic green sheets having various thicknesses as shown in Table 1 were prepared. Table 1 also describes the thickness given after each ceramic green sheet is fired.
[0052]
These ceramic green sheets are provided with through holes with a diameter of 100 μm, and every other through hole in the stacking direction is filled with a conductive paste containing 85% by weight of nickel so that the state shown in FIG. 1 is obtained. In addition, a conductive film having a thickness of 0.9 μm was formed using a conductive paste containing 40% by weight of nickel.
[0053]
Next, 20 ceramic green sheets were laminated, pressed in the laminating direction, cut into appropriate dimensions, and fired to obtain a sintered laminated body.
[0054]
About the obtained laminated body after sintering, the electrical conductivity of the via-hole conductor was evaluated. More specifically, continuity is evaluated for 25 via-hole conductors, that is, a total of 100 via-hole conductors, for each of the laminates as four samples, and the number of via-hole conductors in which poor continuity occurs is investigated. did. The results are shown in Table 1.
[0055]
[Table 1]
Figure 0003636081
[0056]
As can be seen from Table 1, regarding the conductivity of the via-hole conductor, when each thickness of the used ceramic green sheet is 13 μm or less, the conduction failure can be greatly reduced, and when the thickness is further 11 μm or less, It was possible to prevent any poor conduction.
[0057]
FIG. 2 is a view corresponding to FIG. 1 for explaining another embodiment of the present invention. In FIG. 2, elements corresponding to the elements shown in FIG.
[0058]
In the embodiment shown in FIG. 2, the through holes 34 to 36 are formed simultaneously with the step of forming each of the conductor films 40 to 42 by applying a conductive paste on one main surface of each of the ceramic green sheets 31 to 33. The step of filling each with a conductive paste 37 is performed.
[0059]
Therefore, according to this embodiment, the process for filling the conductive paste 37 exclusively in the through holes 34 to 36 can be omitted.
[0060]
Even in the case of the embodiment shown in FIG. 2, it is preferable that each of the plurality of ceramic green sheets including the ceramic green sheets 31 to 33 is thin, and more specifically, in the embodiment shown in FIG. 1. The thinner one is preferable. Therefore, each thickness of the plurality of ceramic green sheets including the ceramic green sheets 31 to 33 is preferably 6 μm or less.
[0061]
In order to determine the preferable range of the thickness of the ceramic green sheet, according to the embodiment shown in FIG. 1 described above, except that in the step of forming the conductor film, the through holes are filled with the conductive paste at the same time. Experiments similar to those performed were performed. In this experiment, a conductive paste containing 40% by weight of nickel was used as the conductive paste filled in the through-hole while forming the conductor film.
[0062]
Table 2 shows the results of evaluating the conductivity of the via-hole conductor by the same method as in Table 1 for the laminated body after sintering.
[0063]
[Table 2]
Figure 0003636081
[0064]
As shown in Table 2, when the thickness of the ceramic green sheet used was 6 μm or less, it was possible to prevent any poor conduction in the via-hole conductor.
[0065]
Although the present invention has been described in relation to the illustrated embodiment, particularly the method for manufacturing the multilayer ceramic capacitor 1 shown in FIGS. 3 to 5, the method for manufacturing the multilayer ceramic capacitor other than the multilayer ceramic capacitor 1 illustrated in FIG. Alternatively, the present invention can be equally applied to methods for manufacturing other multilayer ceramic electronic components.
[0066]
【The invention's effect】
  As described above, according to the present invention, a plurality of ceramic green sheets including the first, second, and third ceramic green sheets laminated in this order are prepared, and the first and second ceramic green sheets are prepared. , Forming first and second through holes for providing via-hole conductors,For the first ceramic green sheet, the first through hole for the second via-hole conductor not connected to the first conductor film is not filled with the conductive paste, and the first ceramic green sheet is connected to the first conductor film. The first through hole for one via-hole conductor is filled with a conductive paste, while the second ceramic green sheet has a second for the first via-hole conductor not connected to the second conductor film. The through hole is not filled with the conductive paste, and the second through hole for the second via-hole conductor connected to the second conductor film is filled with the conductive paste.First, second and third conductive films are formed on one main surface of each of the first, second and third ceramic green sheets by applying a conductive paste, respectively. A plurality of ceramic green sheets including the first, second and third ceramic green sheets are laminated to produce a raw laminate, and the raw laminate is pressed in the laminating direction to obtain a plurality of ceramic green sheets. While improving adhesion between sheets, a part of the conductive paste filled in the first through-hole is caused to flow into the second through-hole, and the first conductor film and the third conductor film are connected to each other. DoFirstSo as to form via-hole conductorsIn addition, a part of the conductive paste filled in the second through hole is caused to flow into the first through hole.
[0067]
  Therefore,On one main surface of the first ceramic green sheet, a conductive paste is applied in the first through-hole without causing an overhang portion in the second via-hole conductor that is not connected to the first conductor film. Can alsoOn one main surface of the second ceramic green sheetThe first via hole conductor not connected to the second conductor filmThe conductive paste can be applied in the second through hole without causing the overhanging portion. for that reason,First andIn the second conductor film,Respectively,AboveSecond and firstTo be electrically isolated from the via-hole conductor,Second and firstAn opening for forming a gap is formed between the via-hole conductor and the size of the opening can be reduced by the absence of the overhanging portion. as a result,First andThe effective area of the second conductor film should be electrically insulated from thisSecond and firstThe degree of decrease due to penetration of the via-hole conductor can be reduced.
[0068]
In this invention, the step of filling the first through hole with the conductive paste simultaneously with the step of forming the first conductor film by applying the conductive paste on one main surface of the first ceramic green sheet When implemented, the step for filling the first through hole with the conductive paste can be omitted, and the number of steps can be reduced.
[0069]
In this invention, if the thickness of the second ceramic green sheet is 13 μm or less, or even 11 μm or less, and the thickness is made thinner, pressing the conductive paste into the second through hole It is possible to more reliably fill the second through hole with the conductive paste by the inflow.
[0070]
In addition, as described above, when the step of filling the first through hole with the conductive paste is performed simultaneously with the step of forming the first conductor film, the first and second ceramic green sheets By setting each thickness to 6 μm or less, when the first conductor film is formed, the first through hole can be reliably filled with the conductive paste, and the first through hole can be formed by pressing. A part of the conductive paste filled in is poured into the second through hole, and a state in which the second through hole is filled with the conductive paste can be reliably obtained.
[0071]
  Further, according to the present invention, a plurality of pairs of first and second internal electrodes facing each other through a specific ceramic layer are provided inside the laminated body, and electrically insulated from the second internal electrodes. And a plurality of first through conductors that pass through the specific ceramic layer and electrically insulated from the first internal electrode and second connected to the first internal electrode. Applied to a method of manufacturing a multilayer ceramic capacitor in which a plurality of second through conductors penetrating a specific ceramic layer are respectively provided in a state of being electrically connected to the internal electrodes of the first internal conductor. Provided by the first or third conductor film, the second internal electrode is provided by the second conductor film described above, and the first and second through conductors areFirst and secondWhen given by the via-hole conductor,First andThe effect that the degree of reduction in the effective area of the second conductor film can be reduced can be linked to the effect that the degree of reduction in the acquired capacitance can be reduced.
[0072]
Therefore, even if the interval between the through conductors is shortened or the number thereof is increased in order to reduce the ESL of the multilayer ceramic capacitor, it is possible to prevent a decrease in the acquired capacitance.
[Brief description of the drawings]
FIG. 1 is for explaining an embodiment of the present invention, and representative three ceramic green sheets prepared for obtaining a multilayer body 3 provided in the multilayer ceramic capacitor 1 shown in FIGS. It is sectional drawing which shows 31-33.
FIG. 2 is a view corresponding to FIG. 1 for explaining another embodiment of the present invention.
FIG. 3 is a plan view showing the internal structure of the multilayer ceramic capacitor 1 of interest to the present invention with a cross section through which the first internal electrode 4 passes.
4 is a plan view showing the internal structure of the multilayer ceramic capacitor 1 shown in FIG. 3 with a cross section through which a second internal electrode 5 passes.
5 is a schematic cross-sectional view of the multilayer ceramic capacitor 1 taken along line VV shown in FIGS. 3 and 4. FIG.
6 is a view corresponding to FIG. 1 for explaining a conventional method for manufacturing a multilayer body 3 provided in the multilayer ceramic capacitor 1 shown in FIGS. 3 to 5; FIG.
[Explanation of symbols]
1 Multilayer ceramic capacitor
2 Ceramic layer
3 Laminate
4 First internal electrode
5 Second internal electrode
6 First through conductor
7 Second through conductor
8,9 gap
10 First external terminal electrode
11 Second external terminal electrode
31 First ceramic green sheet
32 Second ceramic green sheet
33 Third ceramic green sheet
34 First through hole
35 Second through hole
36 third through hole
37 Conductive paste
39 Overhang
40 First conductor film
41 Second conductor film
42 Third conductor film
43 opening
44 gap

Claims (6)

積層方向に順次配列された第１、第２および第３のセラミック層を含む複数のセラミック層が積層されてなる積層体を備え、前記第１、第２および第３のセラミック層の各々の一方主面上には、それぞれ、第１、第２および第３の導体膜が形成され、前記第１の導体膜と前記第３の導体膜とは、前記第１および第２のセラミック層に設けられた第１のビアホール導体によって互いに接続され、前記第２の導体膜は、前記第１のビアホール導体に対して電気的に絶縁されるように、前記第１のビアホール導体との間にギャップを形成していて、前記第２の導体膜は、前記第１および第２のセラミック層に設けられた第２のビアホール導体に接続され、前記第１および第３の導体膜は、前記第２のビアホール導体に対して電気的に絶縁されるように、前記第２のビアホール導体との間にギャップを形成している、積層セラミック電子部品を製造する方法であって、
前記第１、第２および第３のセラミック層の各々となる第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、
前記第１のセラミックグリーンシートに、前記第１および第２のビアホール導体を設けるための第１の貫通孔を形成し、かつ、前記第２のセラミックグリーンシートに、前記第１および第２のビアホール導体を設けるための第２の貫通孔を形成する工程と、
前記第１のセラミックグリーンシートについては、前記第１の導体膜に接続されない前記第２のビアホール導体のための前記第１の貫通孔には導電性ペーストを充填せず、前記第１の導体膜に接続される前記第１のビアホール導体のための前記第１の貫通孔に導電性ペーストを充填し、かつ、前記第２のセラミックグリーンシートについては、前記第２の導体膜に接続されない前記第１のビアホール導体のための前記第２の貫通孔には導電性ペーストを充填せず、前記第２の導体膜に接続される前記第２のビアホール導体のための前記第２の貫通孔に導電性ペーストを充填する工程と、
前記第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、前記第１、第２および第３の導体膜を形成する工程と、
前記第１、第２および第３のセラミックグリーンシートを含む複数の前記セラミックグリーンシートを積層し、それによって、生の積層体を作製する工程と、
前記生の積層体を積層方向にプレスし、それによって、複数の前記セラミックグリーンシート間の密着性を高めるとともに、前記第１の貫通孔に充填された前記導電性ペーストの一部を前記第２の貫通孔内に流入させ、前記第１の導体膜と前記第３の導体膜とを互いに接続する前記第１のビアホール導体を形成し、かつ、前記第２の貫通孔に充填された前記導電性ペーストの一部を前記第１の貫通孔内に流入させる工程と
を備える、積層セラミック電子部品の製造方法。A laminated body formed by laminating a plurality of ceramic layers including first, second, and third ceramic layers sequentially arranged in a laminating direction, and one of each of the first, second, and third ceramic layers; First, second and third conductor films are formed on the main surface, respectively, and the first conductor film and the third conductor film are provided on the first and second ceramic layers, respectively. are connected to each other by a first via hole conductors which are, the second conductive film, to be electrically insulated from the first via hole conductors, the gap between the first via hole conductor The second conductor film is connected to a second via-hole conductor provided in the first and second ceramic layers, and the first and third conductor films are connected to the second conductor film. To be electrically isolated from the via-hole conductor To form a gap between the second via hole conductors, a method for producing a multilayer ceramic electronic component,
Preparing a plurality of ceramic green sheets including first, second, and third ceramic green sheets to be each of the first, second, and third ceramic layers;
The first ceramic green sheet, before SL to form a first through hole for providing the first and second via-hole conductors, and, in the second ceramic green sheet, the first and second Forming a second through hole for providing a via-hole conductor ;
For the first ceramic green sheet, the first conductive film is not filled in the first through hole for the second via-hole conductor that is not connected to the first conductive film. The first through hole for the first via-hole conductor connected to the first via hole is filled with a conductive paste, and the second ceramic green sheet is not connected to the second conductor film. The second through-hole for one via-hole conductor is not filled with conductive paste, and the second through-hole for the second via-hole conductor connected to the second conductive film is electrically conductive. Filling the adhesive paste;
Forming the first, second and third conductor films by applying a conductive paste on one main surface of each of the first, second and third ceramic green sheets; and ,
Laminating a plurality of the ceramic green sheets including the first, second and third ceramic green sheets, thereby producing a raw laminate;
The raw laminate is pressed in the laminating direction, thereby improving adhesion between the plurality of ceramic green sheets, and a part of the conductive paste filled in the first through-hole is added to the second Forming the first via-hole conductor that connects the first conductor film and the third conductor film to each other , and filling the second through-hole with the conductive material. And a step of causing a part of the conductive paste to flow into the first through-hole . 前記第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、前記第１の貫通孔に導電性ペーストを充填する工程が実施される、請求項１に記載の積層セラミック電子部品の製造方法。  Simultaneously with the step of forming the first conductor film by applying the conductive paste on one main surface of the first ceramic green sheet, the step of filling the first through hole with the conductive paste is performed. The method for producing a multilayer ceramic electronic component according to claim 1. 前記第２のセラミックグリーンシートの厚みは、１３μｍ以下とされる、請求項１または２に記載の積層セラミック電子部品の製造方法。  The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the thickness of the second ceramic green sheet is 13 μm or less. 前記第２のセラミックグリーンシートの厚みは、１１μｍ以下とされる、請求項１または２に記載の積層セラミック電子部品の製造方法。  The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the second ceramic green sheet has a thickness of 11 μm or less. 前記第１および第２のセラミックグリーンシートの各厚みは、６μｍ以下とされる、請求項２に記載の積層セラミック電子部品の製造方法。  The method for manufacturing a multilayer ceramic electronic component according to claim 2, wherein each thickness of the first and second ceramic green sheets is 6 μm or less. 前記積層セラミック電子部品は、前記積層体の内部に、特定の前記セラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、前記第２の内部電極に対して電気的に絶縁されかつ前記第１の内部電極に電気的に接続された状態で、特定の前記セラミック層を貫通する複数の第１の貫通導体、および、前記第１の内部電極に対して電気的に絶縁されかつ前記第２の内部電極に電気的に接続された状態で、特定の前記セラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサであり、前記第１の内部電極は、前記第１または第３の導体膜によって与えられ、前記第２の内部電極は、前記第２の導体膜によって与えられ、前記第１および第２の貫通導体は、前記第１および第２のビアホール導体によって与えられる、請求項１ないし５のいずれかに記載の積層セラミック電子部品の製造方法。The multilayer ceramic electronic component is provided with a plurality of pairs of first and second internal electrodes facing each other through the specific ceramic layer in the multilayer body, and with respect to the second internal electrode A plurality of first through conductors penetrating through the specific ceramic layer in a state of being electrically insulated and electrically connected to the first internal electrode, and electric with respect to the first internal electrode A multilayer ceramic capacitor provided with a plurality of second through conductors penetrating the specific ceramic layer in a state of being electrically insulated and electrically connected to the second internal electrode, The internal electrode is provided by the first or third conductive film, the second internal electrode is provided by the second conductive film, and the first and second through conductors are provided by the first conductive film . And It is given by the second via hole conductor, the method of production of a multilayer ceramic electronic component according to any of claims 1 to 5.
JP2001061626A 2001-03-06 2001-03-06 Manufacturing method of multilayer ceramic electronic component Expired - Lifetime JP3636081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001061626A JP3636081B2 (en) 2001-03-06 2001-03-06 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001061626A JP3636081B2 (en) 2001-03-06 2001-03-06 Manufacturing method of multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2002260955A JP2002260955A (en) 2002-09-13
JP3636081B2 true JP3636081B2 (en) 2005-04-06

Family

ID=18920890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061626A Expired - Lifetime JP3636081B2 (en) 2001-03-06 2001-03-06 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP3636081B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706387B2 (en) * 2005-08-17 2011-06-22 Ｔｄｋ株式会社 Electronic component and manufacturing method thereof
KR100813195B1 (en) 2006-04-20 2008-03-13 주식회사 이노칩테크놀로지 Electrostatic Electricity Protection Device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201651A (en) * 1993-12-28 1995-08-04 Sumitomo Metal Ind Ltd Multilayer capacitor
JPH08274467A (en) * 1995-03-30 1996-10-18 Mitsubishi Electric Corp Via-hole forming method for multilayer ceramic board
JPH11204372A (en) * 1997-11-14 1999-07-30 Murata Mfg Co Ltd Monolithic capacitor

Also Published As

Publication number Publication date
JP2002260955A (en) 2002-09-13

Similar Documents

Publication Publication Date Title
US6715197B2 (en) Laminated ceramic electronic component and method for manufacturing same
JP2020057754A (en) Multilayer ceramic electronic component
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
KR101029689B1 (en) Multilayer ceramic electronic component and method for manufacturing same
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2020057753A (en) Multilayer ceramic electronic component
CN112614697B (en) Multilayer ceramic capacitor
JPH10145042A (en) Manufacture of ceramic multilayer circuit and the circuit thereof
CN102971809B (en) Multilayer ceramic electronic component and manufacture method thereof
CN217061779U (en) Multilayer ceramic capacitor
JP3636081B2 (en) Manufacturing method of multilayer ceramic electronic component
KR20160096911A (en) Multi-Layer Ceramic Electronic Component and Method of Fabricating the Same
JP2001102243A (en) Coaxial capacitor
JP4356300B2 (en) Laminated LC composite parts
JP3554784B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN104616889B (en) The multilayer ceramic electronic component and printed circuit board (PCB) being embedded in plate
JP2020098874A (en) Wiring board and manufacturing method thereof
JP2000091152A (en) Stacked electronic part, and its manufacture
JP2002353068A (en) Stacked capacitor and manufacturing method therefor
JP3596743B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2555638B2 (en) Method for manufacturing multilayer ceramic substrate
JP3706503B2 (en) Multilayer electronic components
JP2003209016A (en) Stacked inductor
JP2002305123A (en) Method of manufacturing monolithic ceramic electronic component, and method of manufacturing laminated inductor
JP4412837B2 (en) Multilayer electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R150 Certificate of patent or registration of utility model

Ref document number: 3636081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

EXPY Cancellation because of completion of term