JP3635953B2

JP3635953B2 - High voltage power integrated circuit

Info

Publication number: JP3635953B2
Application number: JP35549298A
Authority: JP
Inventors: 仁志澄田
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1998-12-15
Filing date: 1998-12-15
Publication date: 2005-04-06
Anticipated expiration: 2018-12-15
Also published as: JP2000183709A

Description

【０００１】
【発明の属する技術分野】
この発明は、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路などを内蔵した高耐圧パワー集積回路に関する。
【０００２】
【従来の技術】
近年、デバイス製造過程における接合分離や誘電体分離などの分離技術の進歩により、ダイオード，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ），ＭＯＳＦＥＴなどの高耐圧デバイスとその駆動・制御・保護回路を１個のシリコン基板上に集積した高耐圧パワー集積回路の開発，製品化が活発になってきている。
【０００３】
特に、貼り合わせ基板（ＳＯＩ基板）とトレンチ技術とを組み合わせた誘電体分離技術の進歩は、複数個の高耐圧デバイスの集積化を可能とし、パワー集積回路の適用分野を大幅に広げた。例えば、ＭＯＳＦＥＴを適用したトーテムポール回路や、このトーテムポール回路を何段も組み合わせた集積回路が１チップ上に形成されている。
【０００４】
図７は、この種の高耐圧パワー集積回路の従来例を示す回路構成図であり、この集積回路は、電動機を駆動するインバータ用，ディスプレー駆動用など、広範囲に適用されている。
【０００５】
図７において、１は高耐圧ｎチャネル型ＭＯＳデバイスとしてのｎチャネル型ＭＯＳＦＥＴ１ａ（以下、単にＭＯＳＦＥＴ１ａと称する）と、ｎチャネル型ＭＯＳＦＥＴ１ｂ（以下、単にＭＯＳＦＥＴ１ｂと称する）とからなるトーテムポール回路、２はトーテムポール回路１の上アーム側デバイスとしてのＭＯＳＦＥＴ１ａを駆動する上アーム側駆動回路、３はトーテムポール回路１の下アーム側デバイスとしてのＭＯＳＦＥＴ１ｂを駆動する下アーム側駆動回路、４は高耐圧ｐチャネル型ＭＯＳデバイスとしてのｐチャネル型ＭＯＳＦＥＴ（以下、単にＭＯＳＦＥＴ４と称する）、５はレベルシフタ回路を示している。
【０００６】
図７に示した上アーム側駆動回路２および下アーム側駆動回路３は、周知の技術により形成され、それぞれに入力される駆動信号に基づきＭＯＳＦＥＴ１ａまたはＭＯＳＦＥＴ１ｂのいずれかをオンさせる機能を有しており、また、レベルシフタ回路５は抵抗５ａ，５ｂと、定電圧ダイオード５ｃと、ｎチャネル型ＭＯＳＦＥＴ５ｄ（以下、単にＭＯＳＦＥＴ５ｄと称する）とから形成されている。
【０００７】
さらに、図７に示す端子Ｖ_Hとアースとの間に高圧（数百ボルト）の直流電源が接続され、端子Ｄ_Oにはトーテムポール回路１の出力が接続され、また、端子ＩＮ_Hとアースとの間にＭＯＳＦＥＴ１ａをオンさせる上アーム駆動信号が入力され、端子ＩＮ_Lとアースとの間にＭＯＳＦＥＴ１ｂをオンさせる下アーム駆動信号が入力される。
【０００８】
前記上アーム駆動信号と下アーム駆動信号とは共に、例えば０ｖ−５ｖの論理レベル信号であり、従って、ＭＯＳＦＥＴ１ａをオンさせるために、該上アーム駆動信号を上アーム側駆動回路２への駆動信号に電圧レベルを変換するべく、上述の構成のレベルシフタ回路５とＭＯＳＦＥＴ４とを備えている。
【０００９】
【発明が解決しようとする課題】
先ず、図７に示した従来の高耐圧パワー集積回路の動作を、図８に示した波形図を参照しつつ、以下に説明する。
【００１０】
時刻ｔ₁で、端子ＩＮ_Hに上アーム駆動信号としてのオン指令が与えられると（図８（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図８（ハ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図８（ニ）参照）。次に時刻ｔ₂で、端子ＩＮ_Hのオン指令が解除されると（図８（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図８（ニ）参照）。
【００１１】
また、時刻ｔ₃で、端子ＩＮ_Lに下アーム駆動信号としてのオン指令が与えられると（図８（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図８（ホ）参照）。次に時刻ｔ₅で、端子ＩＮ_Lのオン指令が解除されると（図８（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図８（ホ）参照）。
【００１２】
上述の時刻ｔ₃から時刻ｔ₅までの過程において、時刻ｔ₃直前では、ＭＯＳＦＥＴ１ａ，ＭＯＳＦＥＴ１ｂ共にオフ状態にあり（図８（ニ，ホ）参照）、時刻ｔ₃直後ではＭＯＳＦＥＴ１ａがオフ状態、且つ、ＭＯＳＦＥＴ１ｂがオン状態に変化する（図８（ホ）参照）。この変化に伴って、端子Ｖ_H→抵抗５ａ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路に、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が時刻ｔ₃直後に流れ、この充電電流によって高抵抗値に設定される抵抗５ａの両端に電圧が発生し、この電圧によりＭＯＳＦＥＴ４が駆動し、その結果、時刻ｔ₃直後にＭＯＳＦＥＴ１ａがオン状態になる恐れがあり、このときにはＭＯＳＦＥＴ１ａ，ＭＯＳＦＥＴ１ｂ共にオン状態となって（図８（ニ，ホ）参照）、図７に示した高耐圧パワー集積回路が破損することがあった。
この発明の目的は、上記問題点を解決する高耐圧パワー集積回路を提供することにある。
【００１３】
【課題を解決するための手段】
この第１の発明は、レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路を付加したことを特徴とする。
【００１４】
第２の発明は前記第１の発明において、前記オフ制御回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする。
【００１５】
第３の発明は、レベルシフタ回路と、２個の高耐圧ｎチャネル型ＭＯＳデバイスにより形成されるトーテムポール回路と、前記レベルシフタ回路からの出力信号に基づいて前記トーテムポール回路の上アーム側デバイスを駆動するための高耐圧ｐチャネル型ＭＯＳデバイスと、前記レベルシフタ回路は前記上アーム側デバイスを駆動する信号が入力されてない時は、高圧電源が抵抗のみを介して前記高耐圧ｐチャネル型ＭＯＳデバイスのゲートに与えられ、前記トーテムポール回路の出力端を基準として動作し、前記高耐圧ｐチャネル型ＭＯＳデバイスから選択的に発される高電圧電源出力に応じて前記上アーム側デバイスを駆動する上アーム側デバイス駆動回路とを、少なくとも備えた高耐圧パワー集積回路において、前記高耐圧パワー集積回路に、ワンショット回路と、ワンショット回路の出力に基づいて前記トーテムポール回路の下アーム側デバイスの、少なくとも駆動し始めの時に動作する、前記高耐圧ｐチャネル型ＭＯＳデバイスをオフさせるオフ制御回路とを付加したことを特徴とする。
【００１６】
第４の発明は前記第３の発明において、前記ワンショット回路は、前記トーテムポール回路の下アーム側デバイスを駆動するための駆動信号に基づいて動作することを特徴とする。
【００１７】
この発明によれば、前記トーテムポール回路の下アーム側デバイスをオンさせるときに、後述の如く、前記オフ制御回路を動作させて、該トーテムポール回路の上アーム側デバイスの誤オンを阻止している。
【００１８】
【発明の実施の形態】
以下に記載するこの発明の実施の形態例およびこの発明の実施例において、図７に示した従来例回路と同一機能を有するものには同一符号を付している。
【００１９】
図１は、この発明の第１の実施の形態例を示す高耐圧パワー集積回路の回路構成図であり、従来例回路と同一機能のトーテムポール回路１，上アーム側駆動回路２，下アーム側駆動回路３，ＭＯＳＦＥＴ４，レベルシフタ回路５の他に、オフ制御回路６を備えている。
【００２０】
図２は、この発明の第１の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図であり、オフ制御回路６は抵抗６ａ，６ｂと、定電圧ダイオード６ｃと、ｎチャネル型ＭＯＳＦＥＴ６ｄ（以下、単にＭＯＳＦＥＴ６ｄと称する）と、Ｐチャネル型ＭＯＳＦＥＴ６ｅ（以下、単にＭＯＳＦＥＴ６ｅと称する）とから形成されている。
図２に示したこの発明の高耐圧パワー集積回路の動作を、図３に示した波形図を参照しつつ、以下に説明する。
【００２１】
時刻ｔ₁で、端子ＩＮ_Hに上アーム駆動信号としてのオン指令が与えられると（図３（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図３（ホ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図３（ヘ）参照）。次に時刻ｔ₂で、端子ＩＮ_Hのオン指令が解除されると（図３（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図３（ヘ）参照）。
【００２２】
また、時刻ｔ₃で、端子ＩＮ_Lに下アーム駆動信号としてのオン指令が与えられると（図３（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図３（ト）参照）。次に時刻ｔ₄で、端子ＩＮ_Lのオン指令が解除されると（図３（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図３（ト）参照）。
【００２３】
上述の時刻ｔ₃から時刻ｔ₄までの過程において、端子ＩＮ_Lに下アーム駆動信号としてのオン指令が与えられると（図３（ロ）参照）、ＭＯＳＦＥＴ６ｄがオンし（図３（ハ）参照）、オフ制御回路６の出力であるＭＯＳＦＥＴ６ｅのゲートに定電圧ダイオード６ｃのツェナー電圧分の電圧が印加され（図３（ニ）参照）、その結果、ＭＯＳＦＥＴ６ｅがオンし、レベルシフタ回路５の高抵抗値に設定された抵抗５ａの両端を低抵抗値で短絡した状態になる。
【００２４】
すなわち、時刻ｔ₃直後に端子Ｖ_H→ＭＯＳＦＥＴ６ｅ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路で、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が流れることによるＭＯＳＦＥＴ４のゲートの電圧は僅かであり（図３（ホ）参照）、その結果、ＭＯＳＦＥＴ１ａの誤オンを阻止できる（図３（ヘ）参照）。
【００２５】
図４は、この発明の第２の実施の形態例を示す高耐圧パワー集積回路の回路構成図であり、従来例回路と同一機能のトーテムポール回路１，上アーム側駆動回路２，下アーム側駆動回路３，ＭＯＳＦＥＴ４，レベルシフタ回路５の他に、オフ制御回路６と、ワンショット回路７とを備えている。
【００２６】
図５は、この発明の第２の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図であり、図７に示した従来例回路に図２に示した実施例回路と同様構成のオフ制御回路６と、アンド素子７ａ，反転素子７ｂ，コンデンサ７ｃから形成されるワンショット回路７とを付加している。
なお、コンデンサ７ｃはＭＯＳデバイスの酸化膜を利用して素子と同一基板上に形成してもよい。
【００２７】
図５に示したこの発明の高耐圧パワー集積回路の動作を、図６に示した波形図を参照しつつ、以下に説明する。
時刻ｔ₁で、端子ＩＮ_Hに上アーム駆動信号としてのオン指令が与えられると（図６（イ）参照）、ＭＯＳＦＥＴ５ｄがオンし、レベルシフタ回路５の出力であるＭＯＳＦＥＴ４のゲートに定電圧ダイオード５ｃのツェナー電圧分の電圧が印加され（図６（ホ）参照）、その結果、ＭＯＳＦＥＴ４がオンし、上アーム側駆動回路２を介してＭＯＳＦＥＴ１ａがオフ状態からオン状態になる（図６（ヘ）参照）。次に時刻ｔ₂で、端子ＩＮ_Hのオン指令が解除されると（図６（イ）参照）、ＭＯＳＦＥＴ１ａがオン状態からオフ状態になる（図６（ヘ）参照）。
【００２８】
また、時刻ｔ₃で、端子ＩＮ_Lに下アーム駆動信号としてのオン指令が与えられると（図６（ロ）参照）、下アーム側駆動回路３を介してＭＯＳＦＥＴ１ｂがオフ状態からオン状態になる（図６（ト）参照）。次に時刻ｔ₅で、端子ＩＮ_Lのオン指令が解除されると（図６（ロ）参照）、ＭＯＳＦＥＴ１ｂがオン状態からオフ状態になる（図６（ト）参照）。
【００２９】
上述の時刻ｔ₃から時刻ｔ₅までの過程において、時刻ｔ₃で端子ＩＮ_Lに下アーム駆動信号としてのオン指令が与えられると（図６（ロ）参照）、ワンショット回路７では、時刻ｔ₃直前までにコンデンサ７ｃに充電された電圧と、端子ＩＮ_Lの論理Ｈレベルの電圧とによりアンド素子７ａの出力は、コンデンサ７ｃの電圧の放電に伴う僅かな期間（＝ｔ₄−ｔ₃、１０マイクロ秒以下）、論理Ｈレベルとなり、この論理ＨレベルによりＭＯＳＦＥＴ６ｄがオンし（図６（ハ）参照）、オフ制御回路６の出力であるＭＯＳＦＥＴ６ｅのゲートに定電圧ダイオード６ｃのツェナー電圧分の電圧が印加され（図６（ニ）参照）、その結果、ＭＯＳＦＥＴ６ｅがオンし、レベルシフタ回路５の高抵抗値に設定された抵抗５ａの両端を低抵抗値で短絡した状態になる。
【００３０】
すなわち、時刻ｔ₃直後に端子Ｖ_H→ＭＯＳＦＥＴ６ｅ→ＭＯＳＦＥＴ４→上アーム側駆動回路２→ＭＯＳＦＥＴ１ｂ→アースの経路で、ＭＯＳＦＥＴ４のゲート・ドレイン間容量を充電する電流が流れることによるＭＯＳＦＥＴ４のゲートの電圧は僅かであり（図６（ホ）参照）、その結果、ＭＯＳＦＥＴ１ａの誤オンを阻止できる（図６（ヘ）参照）。
【００３１】
【発明の効果】
この発明の高耐圧パワー集積回路を構成するトーテムポール回路の下アーム側デバイスをオンさせるときに、オフ制御回路、またはワンショット回路とオフ制御回路とを動作させて、該トーテムポール回路の上アーム側デバイスの誤オンを阻止でき、その結果、動作信頼性の高い高耐圧パワー集積回路を提供することができる。
【００３２】
すなわち、オフ制御回路をレベルシフタ回路とは独立して組み込むことにより、トーテムポール回路の下アーム側デバイスがオンする時に発生するアーム短絡を防止することができる。このとき、レベルシフタ回路は下アーム側デバイスが駆動信号によって動作するようにしておけば、通常動作である上アーム側デバイス駆動時に動作することはない。
【００３３】
さらに、オフ制御回路の前段にワンショット回路を付加することにより、下アーム側デバイスがオンした瞬間だけ、レベルシフタ回路を動作させることができる。このとき、ワンショット回路は下アーム側デバイスが駆動信号によって動作するようにしておけば、通常動作である上アーム側デバイス駆動時にレベルシフタ回路が動作することはない。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態例を示す高耐圧パワー集積回路の回路構成図
【図２】第１の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図
【図３】図２の動作を説明する波形図
【図４】この発明の第２の実施の形態例を示す高耐圧パワー集積回路の回路構成図
【図５】第２の実施の形態例に対する実施例を示す高耐圧パワー集積回路の回路構成図
【図６】図５の動作を説明する波形図
【図７】従来例を示す高耐圧パワー集積回路の回路構成図
【図８】図７の動作を説明する波形図
【符号の説明】
１…トーテムポール回路、１ａ，ｂ…ＭＯＳＦＥＴ、２…上アーム側駆動回路、３…下アーム側駆動回路、４…ＭＯＳＦＥＴ、５…レベルシフタ回路、５ａ，ｂ…抵抗、５ｃ…定電圧ダイオード、５ｄ…ＭＯＳＦＥＴ、６…オフ制御回路、６ａ，ｂ…抵抗、６ｃ…定電圧ダイオード、６ｄ，ｅ…ＭＯＳＦＥＴ、７…ワンショット回路、７ａ…アンド素子、７ｂ…反転素子、７ｃ…コンデンサ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high voltage power integrated circuit incorporating a totem pole circuit formed by two high voltage n-channel MOS devices.
[0002]
[Prior art]
In recent years, due to advances in isolation technology such as junction isolation and dielectric isolation in the device manufacturing process, high voltage devices such as diodes, insulated gate bipolar transistors (IGBTs), MOSFETs, etc. and their drive / control / protection circuits are integrated into a single silicon. Development and commercialization of high voltage power integrated circuits integrated on a substrate are becoming active.
[0003]
In particular, the progress of dielectric isolation technology combining a bonded substrate (SOI substrate) and trench technology has enabled the integration of a plurality of high voltage devices, and has greatly expanded the field of application of power integrated circuits. For example, a totem pole circuit to which a MOSFET is applied and an integrated circuit in which this totem pole circuit is combined in multiple stages are formed on one chip.
[0004]
FIG. 7 is a circuit diagram showing a conventional example of this type of high voltage power integrated circuit, and this integrated circuit is widely used for inverters for driving electric motors, for display driving, and the like.
[0005]
In FIG. 7, 1 is a totem pole circuit composed of an n-channel MOSFET 1a (hereinafter simply referred to as MOSFET 1a) and an n-channel MOSFET 1b (hereinafter simply referred to as MOSFET 1b) as a high breakdown voltage n-channel MOS device. An upper arm side drive circuit for driving a MOSFET 1a as an upper arm side device of the totem pole circuit 1, 3 is a lower arm side drive circuit for driving a MOSFET 1b as a lower arm side device of the totem pole circuit 1, and 4 is a high breakdown voltage p-channel A p-channel type MOSFET (hereinafter simply referred to as a MOSFET 4) 5 as a type MOS device and 5 represents a level shifter circuit.
[0006]
The upper arm side drive circuit 2 and the lower arm side drive circuit 3 shown in FIG. 7 are formed by a well-known technique, and have a function of turning on either the MOSFET 1a or the MOSFET 1b based on the drive signal input to each. The level shifter circuit 5 is formed of resistors 5a and 5b, a constant voltage diode 5c, and an n-channel MOSFET 5d (hereinafter simply referred to as MOSFET 5d).
[0007]
Further, a high-voltage (several hundred volts) DC power source is connected between the terminal V _H and the ground shown in FIG. 7, the output of the totem pole circuit 1 is connected to the terminal D _O , and the terminal IN _H and the ground are connected. The upper arm drive signal for turning on the MOSFET 1a is input between the two terminals, and the lower arm drive signal for turning on the MOSFET 1b is input between the terminal IN _L and the ground.
[0008]
Both the upper arm drive signal and the lower arm drive signal are, for example, 0v-5v logic level signals. Therefore, in order to turn on the MOSFET 1a, the upper arm drive signal is used as a drive signal to the upper arm side drive circuit 2. In order to convert the voltage level, the level shifter circuit 5 and the MOSFET 4 configured as described above are provided.
[0009]
[Problems to be solved by the invention]
First, the operation of the conventional high voltage power integrated circuit shown in FIG. 7 will be described below with reference to the waveform diagram shown in FIG.
[0010]
When an ON command as an upper arm drive signal is given to the terminal IN _H at time t ₁ (see FIG. 8A), the MOSFET 5d is turned on, and the constant voltage diode 5c is connected to the gate of the MOSFET 4 which is the output of the level shifter circuit 5. As a result, the MOSFET 4 is turned on, and the MOSFET 1a is turned from the off state to the on state via the upper arm side drive circuit 2 (see FIG. 8 (d)). reference). Next, when the ON command for the terminal IN _H is canceled at time t ₂ (see FIG. 8 (A)), the MOSFET 1a changes from the ON state to the OFF state (see FIG. 8 (D)).
[0011]
At time t ₃ , when an ON command as a lower arm drive signal is given to the terminal IN _L (see FIG. 8B), the MOSFET 1b is changed from the OFF state to the ON state via the lower arm side drive circuit 3. (See FIG. 8 (e)). Next, when the ON command for the terminal IN _L is released at time t ₅ (see FIG. 8B), the MOSFET 1b is changed from the on state to the off state (see FIG. 8E).
[0012]
In the process from the time t ₃ to the time t ₅ , both the MOSFET 1a and the MOSFET 1b are in the off state immediately before the time t ₃ (see FIG. 8 (d)), and immediately after the time t ₃ , the MOSFET 1a is in the off state. The MOSFET 1b is turned on (see FIG. 8E). Along with this change, the path of the terminal V _H → resistor 5a → MOSFET 4 → upper-arm driving circuit 2 → MOSFET1b → ground, current charging the gate-drain capacitance of the MOSFET 4 flows immediately after time t _3, the charge voltage across the resistor 5a is set to a high resistance value is generated by the current, MOSFET 4 is driven by this voltage, as a result, there is a possibility that the time t ₃ MOSFET1a immediately turns on, at this time MOSFET1a, MOSFET1b Both were turned on (see FIG. 8 (D, E)), and the high voltage power integrated circuit shown in FIG. 7 might be damaged.
An object of the present invention is to provide a high voltage power integrated circuit that solves the above problems.
[0013]
[Means for Solving the Problems]
The first invention includes a level shifter circuit, a totem pole circuit formed by two high-breakdown-voltage n-channel MOS devices, and an upper arm side device of the totem pole circuit based on an output signal from the level shifter circuit. A high breakdown voltage p-channel MOS device for driving and the high voltage breakdown voltage p-channel MOS device via a resistor only when a signal for driving the upper arm side device is not input to the level shifter circuit. And operates with the output terminal of the totem pole circuit as a reference, and drives the upper arm side device in accordance with a high voltage power supply output selectively emitted from the high breakdown voltage p-channel MOS device. and an arm-side device driving circuit, the high voltage power integrated circuit including at least, the high-voltage power The integrated circuit, the lower arm device of the totem-pole circuit, operates at least driven at the beginning, characterized in that the addition of the OFF control circuit for turning off the high voltage p-channel MOS device.
[0014]
According to a second aspect, in the first aspect, the off control circuit operates based on a drive signal for driving a lower arm side device of the totem pole circuit .
[0015]
According to a third aspect of the present invention, a level shifter circuit, a totem pole circuit formed by two high breakdown voltage n-channel MOS devices, and an upper arm side device of the totem pole circuit are driven based on an output signal from the level shifter circuit. When the signal for driving the upper arm side device is not input to the high withstand voltage p-channel MOS device and the level shifter circuit, the high-voltage power supply is connected to the high withstand voltage p-channel MOS device only through the resistor. An upper arm that is supplied to a gate and operates with reference to an output terminal of the totem pole circuit, and drives the upper arm side device in response to a high voltage power supply output selectively emitted from the high breakdown voltage p-channel MOS device and side device driving circuit, the high voltage power integrated circuit including at least, the high-voltage power current The circuit, the one-shot circuit, the lower arm device of the totem pole circuit based on the output of the one-shot circuit, operates at least driven at the beginning, the high voltage p-channel MOS device off and cause off control circuit And is added.
[0016]
According to a fourth aspect of the present invention based on the third aspect, the one-shot circuit operates based on a drive signal for driving a lower arm side device of the totem pole circuit .
[0017]
According to the present invention, when the lower arm side device of the totem pole circuit is turned on, the off control circuit is operated as described later to prevent erroneous turn-on of the upper arm side device of the totem pole circuit. Yes.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
In the embodiment of the present invention and the embodiment of the present invention described below, the same reference numerals are given to those having the same functions as those of the conventional circuit shown in FIG.
[0019]
FIG. 1 is a circuit configuration diagram of a high voltage power integrated circuit showing a first embodiment of the present invention. A totem pole circuit 1, an upper arm side driving circuit 2, and a lower arm side having the same function as the conventional circuit. In addition to the drive circuit 3, MOSFET 4 and level shifter circuit 5, an off control circuit 6 is provided.
[0020]
FIG. 2 is a circuit configuration diagram of a high voltage power integrated circuit showing an example of the first embodiment of the present invention. The off control circuit 6 includes resistors 6a and 6b, a constant voltage diode 6c, an n-channel A type MOSFET 6d (hereinafter simply referred to as MOSFET 6d) and a P-channel type MOSFET 6e (hereinafter simply referred to as MOSFET 6e).
The operation of the high voltage power integrated circuit of the present invention shown in FIG. 2 will be described below with reference to the waveform diagram shown in FIG.
[0021]
When an ON command as an upper arm drive signal is given to the terminal IN _H at time t ₁ (see FIG. 3A), the MOSFET 5d is turned on, and the constant voltage diode 5c is connected to the gate of the MOSFET 4 which is the output of the level shifter circuit 5. As a result, the MOSFET 4 is turned on, and the MOSFET 1a is turned from the OFF state to the ON state via the upper arm side drive circuit 2 (see FIG. 3 (f)). reference). Next, when the ON command for the terminal IN _H is canceled at time t ₂ (see FIG. 3 (A)), the MOSFET 1a changes from the ON state to the OFF state (see FIG. 3 (F)).
[0022]
At time t ₃ , when an ON command as a lower arm drive signal is given to the terminal IN _L (see FIG. 3B), the MOSFET 1b is changed from the OFF state to the ON state via the lower arm side drive circuit 3. (See FIG. 3G). Next, when the ON command for the terminal IN _L is canceled at time t ₄ (see FIG. 3B), the MOSFET 1b is changed from the ON state to the OFF state (see FIG. 3G).
[0023]
In the process from time t ₃ to time t _4, when an ON command as a lower arm drive signal is given to the terminal IN _L (see FIG. 3B), the MOSFET 6d is turned on (see FIG. 3C). ), A voltage corresponding to the Zener voltage of the constant voltage diode 6c is applied to the gate of the MOSFET 6e which is the output of the off control circuit 6 (see FIG. 3D). As a result, the MOSFET 6e is turned on, and the high resistance of the level shifter circuit 5 Both ends of the resistor 5a set to a value are short-circuited with a low resistance value.
[0024]
That is, immediately after time t ₃ , the voltage at the gate of MOSFET 4 due to the current charging the capacitance between the gate and drain of MOSFET 4 flows along the path of terminal V _H → MOSFET 6e → MOSFET 4 → upper arm drive circuit 2 → MOSFET 1b → ground. As a result, the MOSFET 1a can be prevented from being erroneously turned on (see FIG. 3F).
[0025]
FIG. 4 is a circuit configuration diagram of a high voltage power integrated circuit showing a second embodiment of the present invention. The totem pole circuit 1, the upper arm side driving circuit 2, and the lower arm side having the same function as the conventional circuit are shown. In addition to the drive circuit 3, the MOSFET 4, and the level shifter circuit 5, an off control circuit 6 and a one-shot circuit 7 are provided.
[0026]
FIG. 5 is a circuit configuration diagram of a high voltage power integrated circuit showing an example of the second embodiment of the present invention. The conventional circuit shown in FIG. 7 is similar to the example circuit shown in FIG. An off control circuit 6 having a configuration and a one-shot circuit 7 formed of an AND element 7a, an inverting element 7b, and a capacitor 7c are added.
The capacitor 7c may be formed on the same substrate as the element using an oxide film of a MOS device.
[0027]
The operation of the high voltage power integrated circuit of the present invention shown in FIG. 5 will be described below with reference to the waveform diagram shown in FIG.
When an ON command as an upper arm drive signal is given to the terminal IN _H at time t ₁ (see FIG. 6A), the MOSFET 5d is turned on, and the constant voltage diode 5c is connected to the gate of the MOSFET 4 which is the output of the level shifter circuit 5. As a result, the MOSFET 4 is turned on, and the MOSFET 1a is turned from the off state to the on state via the upper arm side drive circuit 2 (see FIG. 6 (f)). reference). Next, when the ON command for the terminal IN _H is canceled at time t ₂ (see FIG. 6 (A)), the MOSFET 1a changes from the ON state to the OFF state (see FIG. 6 (F)).
[0028]
At time t ₃ , when an ON command as a lower arm drive signal is given to the terminal IN _L (see FIG. 6B), the MOSFET 1 b is turned from the OFF state to the ON state via the lower arm side drive circuit 3. (See FIG. 6G). Next, when the ON command for the terminal IN _L is released at time t ₅ (see FIG. 6B), the MOSFET 1b changes from the ON state to the OFF state (see FIG. 6G).
[0029]
In the process from time t ₃ to time t _5, when an ON command as a lower arm drive signal is given to the terminal IN _L at time t ₃ (see FIG. 6B), the one-shot circuit 7 Due to the voltage charged in the capacitor 7c just before t ₃ and the logic H level voltage at the terminal IN _L , the output of the AND element 7a is kept for a short period (= t ₄ −t ₃₎ accompanying the discharge of the voltage of the capacitor 7c. 10 microseconds or less), the logic H level is reached, the MOSFET 6d is turned on by this logic H level (see FIG. 6C), and the gate of the MOSFET 6e, which is the output of the off control circuit 6, is connected to the Zener voltage of the constant voltage diode 6c. As a result, the MOSFET 6e is turned on, and both ends of the resistor 5a set to the high resistance value of the level shifter circuit 5 are short-circuited with a low resistance value. It becomes a state.
[0030]
That is, immediately after time t ₃ , the voltage at the gate of MOSFET 4 due to the current charging the capacitance between the gate and drain of MOSFET 4 flows along the path of terminal V _H → MOSFET 6e → MOSFET 4 → upper arm drive circuit 2 → MOSFET 1b → ground. As a result, the MOSFET 1a can be prevented from being erroneously turned on (see FIG. 6F).
[0031]
【The invention's effect】
When the lower arm side device of the totem pole circuit constituting the high voltage power integrated circuit of the present invention is turned on, the off control circuit or the one-shot circuit and the off control circuit are operated to operate the upper arm of the totem pole circuit. can prevent erroneous oN side device, as a result, it is possible to provide a high operating reliability high-voltage power integrated circuits.
[0032]
That is, by incorporating the off control circuit independently of the level shifter circuit, it is possible to prevent an arm short circuit that occurs when the lower arm side device of the totem pole circuit is turned on. At this time, if the lower arm side device is operated by the drive signal, the level shifter circuit does not operate at the time of driving the upper arm side device which is a normal operation.
[0033]
Furthermore, by adding a one-shot circuit in front of the off control circuit, the level shifter circuit can be operated only at the moment when the lower arm device is turned on. At this time, in the one-shot circuit, if the lower arm side device is operated by the drive signal, the level shifter circuit does not operate when the upper arm side device is driven in the normal operation.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a high voltage power integrated circuit showing a first embodiment of the present invention. FIG. 2 is a circuit configuration diagram of a high voltage power integrated circuit showing an embodiment relative to the first embodiment. 3 is a waveform diagram for explaining the operation of FIG. 2. FIG. 4 is a circuit configuration diagram of a high voltage power integrated circuit showing a second embodiment of the present invention. FIG. 5 is a circuit diagram of the second embodiment. FIG. 6 is a waveform diagram for explaining the operation of FIG. 5. FIG. 7 is a circuit diagram of a conventional high voltage power integrated circuit. Waveform diagram explaining operation 【Explanation of symbols】
DESCRIPTION OF SYMBOLS 1 ... Totem pole circuit, 1a, b ... MOSFET, 2 ... Upper arm side drive circuit, 3 ... Lower arm side drive circuit, 4 ... MOSFET, 5 ... Level shifter circuit, 5a, b ... Resistance, 5c ... Constant voltage diode, 5d DESCRIPTION OF SYMBOLS ... MOSFET, 6 ... OFF control circuit, 6a, b ... Resistance, 6c ... Constant voltage diode, 6d, e ... MOSFET, 7 ... One shot circuit, 7a ... AND element, 7b ... Inversion element, 7c ... Capacitor.

Claims

A level shifter circuit, a totem pole circuit formed by two high breakdown voltage n-channel MOS devices, and a high breakdown voltage p for driving the upper arm side device of the totem pole circuit based on an output signal from the level shifter circuit When a signal for driving the upper arm side device is not input to the channel type MOS device and the level shifter circuit, a high voltage power supply is applied to the gate of the high voltage p channel type MOS device only through a resistor, An upper arm side device driving circuit that operates on the basis of the output terminal of the totem pole circuit and drives the upper arm side device in response to a high voltage power source output selectively emitted from the high breakdown voltage p-channel MOS device ; , in the high voltage power integrated circuit comprising at least, to the high voltage power integrated circuit, said The lower arm device Temuporu circuit operates at least driven at the beginning, the high-voltage power integrated circuit, characterized in that the addition of the OFF control circuit for turning off the high voltage p-channel MOS device.

2. The high voltage power integrated circuit according to claim 1, wherein the off-control circuit operates based on a drive signal for driving a lower arm side device of the totem pole circuit. .

A level shifter circuit, a totem pole circuit formed by two high breakdown voltage n-channel MOS devices, and a high breakdown voltage p for driving the upper arm side device of the totem pole circuit based on an output signal from the level shifter circuit When a signal for driving the upper arm side device is not input to the channel type MOS device and the level shifter circuit, a high voltage power supply is applied to the gate of the high voltage p channel type MOS device only through a resistor, An upper arm side device driving circuit that operates on the basis of the output terminal of the totem pole circuit and drives the upper arm side device in response to a high voltage power source output selectively emitted from the high breakdown voltage p-channel MOS device ; In at least the high withstand voltage power integrated circuit, the high withstand voltage power integrated circuit has one And-shot circuit, the lower arm device of the totem pole circuit based on the output of the one-shot circuit operates when the beginning at least driven, was added and OFF control circuit for turning off the high voltage p-channel MOS device A high voltage power integrated circuit characterized by the above.

4. The high breakdown voltage power integrated circuit according to claim 3, wherein the one-shot circuit operates based on a drive signal for driving a lower arm side device of the totem pole circuit. .

A totem pole circuit formed by two high voltage n-channel MOS devices having one end connected to a high voltage power source and the other end grounded, and formed between the high voltage power source and the ground to input a low voltage signal A level shift circuit that outputs the upper arm side device drive circuit that operates on the basis of the output end of the totem pole circuit, drives the upper arm side device, the high-voltage power source and the source are connected, and the level shift circuit Output terminal and gate are connected, and the upper arm side device drive circuit and drain are connected with high breakdown voltage p A high-voltage power integrated circuit having at least a constant voltage diode and a resistor between the output terminal of the level shift circuit and the high-voltage power supply, and at least the lower arm side device of the totem pole circuit. A high-voltage power integrated circuit, characterized in that an off-control circuit for turning off the high-voltage p-channel MOS device, which operates at the start of driving, is added.