JP3630243B2 - Printed board design check processing device - Google Patents

Printed board design check processing device Download PDF

Info

Publication number
JP3630243B2
JP3630243B2 JP14135194A JP14135194A JP3630243B2 JP 3630243 B2 JP3630243 B2 JP 3630243B2 JP 14135194 A JP14135194 A JP 14135194A JP 14135194 A JP14135194 A JP 14135194A JP 3630243 B2 JP3630243 B2 JP 3630243B2
Authority
JP
Japan
Prior art keywords
design
information
gap value
net
check processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14135194A
Other languages
Japanese (ja)
Other versions
JPH086977A (en
Inventor
中村  清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14135194A priority Critical patent/JP3630243B2/en
Publication of JPH086977A publication Critical patent/JPH086977A/en
Application granted granted Critical
Publication of JP3630243B2 publication Critical patent/JP3630243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は,プリント板設計CADシステムにおいて,設計対象の回路ネットが所定の設計基準値に適するか否かのクリアランスチェックを行うプリント板設計チェック処理装置に関するものである。
【0002】
【従来の技術】
従来のプリント板設計CADシステムにおけるクリアランスチェック処理では,予め回路ネットごとに設定された設計基準値を用いて,回路パターン設計後に一括してクリアランスチェック処理を行っていた。
【0003】
図7は,従来の回路ネットのクリアランスチェック処理方式を説明する図である。
例えば,図7(a)に示すようなプリント板の設計装置において,回路ネットA,B,D,E,F,Gの配線パターンが既に入力され,次に回路ネットC(配線パターンCまたはC)を入力するものとする。
【0004】
図7(b)は,各回路ネットの電圧値とギャップ値(回路ネット間の許容距離)を定めたネット情報を示す図である。回路ネットA,B,C,D,E,F,Gの電圧値をそれぞれ5V,5V,10V,10V,15V,15V,15Vとし,回路ネットA,Bの基準ギャップ値を0.2mm,回路ネットC,Dの基準ギャップ値を0.3mm,回路ネットE,F,Gの基準ギャップ値を0.4mmとする。これらの情報は,設計を開始する前に予め設定される。
【0005】
従来方式では,設計者が回路ネットCの配線パターンCを入力すると,回路ネットCの配線パターンCと既入力回路ネットA,B,D,E,F,Gの配線パターン間とのギャップ値を計算し,そのギャップ値と予め設定された基準ギャップ値とを比較して,回路ネットCと他の回路ネットとのギャップ値が所定の基準ギャップ値のいずれかより小さい場合には,クリアランスエラー(設計基準エラー)と判定して設計者に通知する。
【0006】
例えば,回路ネットCの配線パターンCと回路ネットAの配線パターンとの実際のギャップ値が0.2mmであるとき,回路ネットA,Cの基準ギャップ値は,それぞれ0.2mm,0.3mmであるので,この場合の適正なギャップ値は,回路ネットCの基準ギャップ値である0.3mmより大きくなければならない。そこで,設計者にクリアランスエラーを通知する。
【0007】
【発明が解決しようとする課題】
例えば,前述のプリント板において,回路ネットの配線パターン間の電位差を基準にしたギャップ値を用いて設計することを考える。図7(c)に示すように,電位差を基準にしたギャップ値を,回路ネット間の電位差が5Vであれば0.3mm,10Vであれば0.4mmと定めるとする。この電位差による基準ギャップ値によれば,回路ネットC(10V)−回路ネットA(5V)間および回路ネットC(10V)−回路ネットE(15V)間のギャップ値は,電位差が5Vであるため,0.3mm以上あれば十分である。
【0008】
ここで,例えば図7(a)に示すように,回路ネットCの配線パターンCを,回路ネットAの配線パターンからのギャップ値が0.4mmで,回路ネットEの配線パターンからのギャップ値が0.35mmとなる位置に入力した場合には,回路ネットCは設計基準をクリアしていることになる。
【0009】
しかし,従来方式によると,回路ネットEの基準ギャップ値は0.4mmであるので,回路ネットE−回路ネットC間のギャップ値(0.35mm)は,ネット情報に設定された基準ギャップ値より小さくなり,実際には0.3mmの基準をクリアしているのにもかかわらずクリアランスエラーとなってしまい,正しいチェックができないという問題があった。
【0010】
また,従来方式では,回路ネットに対して1つの基準ギャップ値しか設定できないため,同一回路ネットであって,要素(回路ネットを構成する配線パターン,ランド等)によって異なる場合のギャップ値のクリアランスチェックを行うことができなかった。
【0011】
さらに,従来方式では,設計中にオンラインで対話的に回路ネット間の電位差による基準ギャップ値を考慮したチェックを行うことができなかった。
また,プリント板の設計においてプリント板中の所定の部分について基準ギャップ値を変更する必要が生じるような場合があるが,基準ギャップ値を変更するときには,ネット情報中の各回路ネットの基準ギャップ値を入力し直さなければならず,設計処理中の基準ギャップ値の切り換えができなかった。
【0012】
また,従来方式では,ギャップ値しか設定できないため,そのギャップ値が設定された理由などの任意情報を設計者が知ることができず,また管理することができなかった。
【0013】
本発明は上記問題点の解決を図り,設計基準情報の設定に柔軟性を持たせ,プリント板設計におけるクリアランスチェックを適切に行うことができるようにすることを目的とする。
【0014】
【課題を解決するための手段】
図1は本発明の原理構成図である。図中,1は処理装置,2はディスプレイ,3は入力装置,4はクリアランスチェック処理部,5は設計情報切り換え処理部,6は設計情報表示処理部,7は設計情報記憶部,8は設計情報を表す。
【0015】
処理装置1は,CPUおよびメモリなどからなるプリント板設計のための情報処理装置である。入力装置3は,回路ネットの要素,設計情報8等を入力する手段であり,キーボードまたはマウス等からなる。
【0016】
クリアランスチェック処理部4は,設計情報記憶部7に記憶された設計情報に従って,対象回路ネットが各回路ネットグループ間の電位差に応じた基準ギャップ値の基準を少なくとも満たすかどうかを検査し,プリント板の設計に関するクリアランスチェック処理を行う手段である。また,クリアランスチェック処理部4は,クリアランスチェック処理を対話形式により行い,さらに,設計情報切り換え処理部5を備える。
【0017】
設計情報切り換え処理部5は,予め設計情報記憶部7に記憶された設計情報8のうち複数の設計基準情報等を切り換えて選択する手段である。
設計情報表示処理部6は,オペレータからの要求等により,設計情報記憶部7に記憶された回路ネットグループ情報,設計基準情報,ネット情報,任意情報等の設計情報8を選択してディスプレイ2に表示する手段である。
【0018】
設計情報記憶部7は,設計情報8を記憶する外部記憶装置などの記憶手段である。設計情報8には,複数の回路ネットを少なくとも電圧値に関する属性により分類した回路ネットグループ情報と回路ネットグループに対して少なくとも各回路グループ間の電位差に応じた基準ギャップ値の情報を含む設計基準情報,回路ネットに関するネット情報,および設計基準情報に付けられる任意情報などがある。
【0019】
【作用】
本発明では,複数の回路ネットをその回路ネットの属性によりグループ化したネットグループ情報と,ネットグループ情報に対して設定された設計基準情報とを管理する。設計基準情報には要素ごとの基準ギャップ値を設定することも可能にする。これにより,設計処理中に,対話形式により,設計情報の要素に応じた基準ギャップ値を用いてクリアランスチェックを行うことが可能になる。
【0020】
さらに設計処理中に,予め記憶した複数の設計基準情報を切り換えてクリアランスチェックを行うことを可能にする。
また,設計処理中に,ある要素のネット名等のネット情報およびその回路ネットが属するグループ名等のネットグループ情報,設計の基準値等の設計基準情報,コメント等の任意情報をディスプレイに表示する。
【0021】
【実施例】
以下,本発明の実施例を,図2(a)に示すようなプリント板において,回路ネットA,B,D,E,F,Gの配線パターンが既に入力され,回路ネットCを入力するものとし,例えば設計基準情報として,前述したような回路ネット間の電位差を考慮したギャップ値を用いて設計する場合について説明する。
【0022】
ここで,図2(b)のネット情報に示すように,回路ネットA,B,C,D,E,F,Gの電圧値がそれぞれ5V,5V,10V,10V,15V,15V,15Vであったとする。
【0023】
図2(c)は,本実施例におけるネットグループ情報を示す。ここでは,回路ネットを分類しグループ化する属性(条件)として電圧値に着目する。すなわち,図2(b)に示す電圧値に基づいて回路ネットを,電圧値が5VのG1グループ(回路ネットA,B),電圧値が10VのG2グループ(回路ネットC,D),電圧値が15VのG3グループ(回路ネットE,F,G)という3つのグループに分け,そのネットグループ情報を設計情報記憶部7に格納する。
【0024】
さらに,図2(c)のネットグループ情報をもとに,図2(d)に示すように,各ネットグループ間の電位差から求められる基準ギャップ値を配線パターン,ランド等の各要素ごとに定義して,設計基準情報として設計情報記憶部7に記憶する。図2(d)において,要素1は回路ネットの配線パターン−配線パターン間の基準,要素2は回路ネットの配線パターン−ランド間の基準,要素3は回路ネットのランド−ランド間の基準を表す。ここに示す例では,回路ネット間の電位差により基準ギャップ値を設定し,回路ネット間の電位差が5Vであれば基準ギャップ値は0.3mm,10Vであれば基準ギャップ値は0.4mmとし,各要素について共通の値を設定しているが,要素ごとに異なる値を設定することも可能である。
【0025】
例えば,配線パターン−配線パターン間の基準を定める要素1において,G1−G2間(電位差5V),G2−G3間(電位差5V),G1−G3間(電位差10V)の基準ギャップ値は,それぞれ0.3mm,0.3mm,0.4mmと電位差に従って定義されている。配線パターン−ランド間の基準を定める要素2およびランド−ランド間の基準を定める要素3も,この例では同様である。
【0026】
さらに,図2(d)に示すように,設計基準情報には,例えば「電位差5V」のようにコメント等の任意情報を付すこともできる。
図2(a)のプリント板において,回路ネットCを,回路ネットA−C間のギャップ値が0.4mm,回路ネットE−C間のギャップ値が0.35mmである位置に入力する場合についての処理動作を説明する。
【0027】
最初に,設計情報記憶部7に記憶している設計情報8のうち所定のネットグループ情報,設計基準情報,ネット情報,任意情報を取り込む。設計者による設計入力中に回路ネットCの配線パターンが入力されると,クリアランスチェック処理部4により,今回入力された回路ネットCと回路ネットA,B,D,E,F,G間のギャップ値を各要素間毎に計算していく。ここで,回路ネットCの要素と回路ネットAの要素とのギャップ値は0.4mm,回路ネットCの要素と回路ネットEの要素とのギャップ値は0.35mmである。
【0028】
次に,取り込んだネットグループ情報から回路ネットCの属するグループを検索して(G2グループ),同様に回路ネットAの属するグループを検索する(G1グループ)。設計基準情報からG1−G2間の基準ギャップ値である0.3mmを得て,計算で求めたギャップ値と比較して基準ギャップ値をクリアしているかどうかを判定する。この場合,実際のギャップ値0.4mmはG1−G2間の基準ギャップ値である0.3mmより大きいので,エラーとはならない。同様に,回路ネットCの属するG2グループと回路ネットEの属するG3グループとのG2−G3間の基準ギャップ値0.3mmを得て,これと実際のギャップ値0.35mmとを比較し,クリアランスチェックを行う。これにより,回路ネットE−C間もエラーにならないことがわかる。
【0029】
図3は,本発明の実施例におけるクリアランスチェック処理部の処理フローチャートを示す図である。
図3のステップS1において,設計情報記憶部7に記憶しているネットグループ情報,設計基準情報,ネット情報,任意情報を取り込む。
【0030】
ステップS2において,取り込んだ設計基準情報の切り換えを行うかどうかを判定し,切り換える場合には,ステップS3の処理を行い,切り換えない場合には,ステップS4へ進む。
【0031】
ステップS3では,新しい設計基準情報の指定を入力し,その設計基準情報への切り換えを行って,ステップS1へ戻る。
設計基準情報を切り換えない場合には,ステップS4において,配線パターンなどの要素を入力する。
【0032】
次に,ステップS5において,入力要素と既入力要素のネット情報を検索し,入力要素と既入力要素間のギャップ値を計算する。
ステップS6において,ステップS5で求めたネット情報によりネットグループ情報から該当するグループを検索し,さらに,ステップS5の処理で求めたギャップ値と,取り込んだ設計基準情報の該当する基準ギャップ値とを比較する。実際のギャップ値が基準ギャップ値より小さい(規格に合格)場合には,ステップS4の処理に戻り,実際のギャップ値が基準ギャップ値より大きい(規格に違反)場合には,ステップS7の処理を行う。
【0033】
ステップS7では,クリアランスエラーのメッセージを出力する。
以下,全ての要素の入力が終了するまで,ステップS4〜ステップS7の処理を繰り返す。
【0034】
本実施例では,設計情報切り換え処理部5により,設計入力中でも設計情報記憶部7から任意の設計基準情報を取り込み直すことができるので,基準ギャップ値の切り換えを随時行うことができる。
【0035】
図4は,実施例における設計情報切り換え処理部5による処理を説明する図である。図4に示すように,設計情報記憶部7には2つの設計基準情報「規格A(ファイル名:KIKAKU−A)」および「規格B(ファイル名:KIKAKU−B)」が記憶されている。最初,「規格A(KIKAKU−A)」が取り込まれている状態(▲1▼)で,設計基準情報の切り換えが指示されると,ディスプレイ2にファイル名の入力枠を表示する。その入力枠においてギャップ値・ファイル名の欄に「規格B」のファイル名「KIKAKU−B」が入力指示されると,設計情報切り換え処理部5は,「規格B」を取り込む(▲2▼)。これにより,以降のクリアランスチェック処理は「規格B」に基づいて行われる。
【0036】
さらに,設計情報表示処理部6により,設計情報記憶部7に記憶されたネットグループ情報,設計基準情報,ネット情報,任意情報を随時ディスプレイ2に表示することができる。
【0037】
図5は,実施例における設計情報表示処理部の処理フローチャートを示す図である。
図5のステップS11において,表示対象の情報の種類を判定し,表示対象が指定する要素の情報であれば,ステップS12の処理を行い,表示対象がそれ以外の情報(取り込み情報)であれば,ステップS14の処理を行う。
【0038】
ステップS12において,表示する要素を指定し,ステップS13において,設計情報記憶部7からネット情報,ネットグループ情報を取り込んで,その全部または一部をディスプレイ2に表示する。
【0039】
ステップS14では,設計情報記憶部7から取り込まれたネットグループ情報,設計基準情報,任意情報の全部または一部をディスプレイ2に表示する。
図6は,実施例における設計基準情報の表示を示す図である。図6において,ディスプレイ2の入力枠におけるギャップ値・ファイル名の欄に,例えば「KIKAKU−A」のように設計基準情報のファイル名が入力指示されると,設計情報表示処理部6は,設計情報記憶部7の該当する設計基準情報を取り込んでディスプレイ2に表示する。表示中,LINE0001,POWER001,…はネットグループ名である。(NET001)はネット名である。また,ここではギャップ値の要素として,LTLはランド−ランド間のギャップ値,LTPはランド−配線パターン間のギャップ値,PTPは配線パターン−配線パターン間のギャップ値が示されている。任意情報として電位差の範囲を示すコメントが表示されている。
【0040】
以上のように本実施例では,複数の回路ネットを1つのグループとして認識して処理する。そして,この回路ネットグループに対して,基準ギャップ値などの設計基準情報の設定を可能にする。こうして実現されたグループ毎の設計基準情報に対し,さらに要素毎の設計基準情報(ギャップ値データ)を設定可能にする。さらにまた,グループ毎の設計基準情報に対し,設計者が任意情報を付加できるようにする。
【0041】
これらを用いて,プリント板設計の入力時にオンラインによる対話型処理によりグループ間の設計基準情報を要素毎にチェックできるようにする。また,設計の途中で規格(設計基準情報群)の切り換えを可能とする。要求に応じて,設計中にグループ情報,設計基準情報,任意情報をディスプレイに表示する。
【0042】
【発明の効果】
以上説明したように,本発明によれば,回路ネット間の電位差等の条件を考慮したギャップ値などの設計基準情報のチェックをオンラインの対話型処理で行うことができ,以下の効果がある。
【0043】
(1)設計後のクリアランスチェックが不要となり,設計時間の削減が可能となる。
(2)適切なクリアランスチェックにより設計後の修正がなくなり,設計時間の削減が可能となる。
【0044】
(3)ネットグループ情報,設計基準情報およびこれに対する任意情報を管理し,設計中に参照できるので,情報の管理作業時間の削減が可能となる。特に,任意情報等を別に管理している場合に比べて検索時間の削減が可能となる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】実施例における設計情報の例および処理動作を説明する図である。
【図3】実施例におけるクリアランスチェック処理部の処理フローチャートである。
【図4】実施例における設計情報切り換え処理部の処理動作を説明する図である。
【図5】実施例における設計情報表示処理部の処理フローチャートである。
【図6】実施例における設計基準情報表示の例を示す図である。
【図7】従来技術の処理動作を説明する図である。
【符号の説明】
1 処理装置
2 ディスプレイ
3 入力装置
4 クリアランスチェック処理部
5 設計情報切り換え処理部
6 設計情報表示処理部
7 設計情報記憶部
8 設計情報
[0001]
[Industrial application fields]
The present invention relates to a printed circuit board design check processing apparatus for performing a clearance check on whether or not a circuit net to be designed is suitable for a predetermined design reference value in a printed circuit board design CAD system.
[0002]
[Prior art]
In the clearance check process in the conventional printed circuit board design CAD system, the clearance check process is performed collectively after the circuit pattern design using the design reference value set for each circuit net in advance.
[0003]
FIG. 7 is a diagram for explaining a conventional circuit net clearance check processing method.
For example, in a printed circuit board design apparatus as shown in FIG. 7A, the wiring patterns of the circuit nets A, B, D, E, F, and G are already input, and then the circuit net C (wiring pattern C 1 or C 2 ) shall be entered.
[0004]
FIG. 7B is a diagram showing net information that defines the voltage value and gap value (allowable distance between circuit nets) of each circuit net. The voltage values of the circuit nets A, B, C, D, E, F, and G are 5V, 5V, 10V, 10V, 15V, 15V, and 15V, respectively, and the reference gap value of the circuit nets A and B is 0.2 mm. The reference gap value of nets C and D is 0.3 mm, and the reference gap value of circuit nets E, F, and G is 0.4 mm. These pieces of information are set in advance before starting the design.
[0005]
Gaps in the conventional method, when the designer inputs the wiring pattern C 1 of the circuit net C, the circuit net C wiring pattern C 1 and already input circuit nets A, B, D, E, F, and between G wiring pattern When the gap value between the circuit net C and another circuit net is smaller than any of the predetermined reference gap values, the clearance value is calculated and compared with a preset reference gap value. Judge as an error (design standard error) and notify the designer.
[0006]
For example, when the actual gap value between the wiring pattern of the wiring pattern C 1 and the circuit nets A circuit net C is 0.2 mm, the circuit network A, the reference value of the gap C, respectively 0.2 mm, 0.3 mm Therefore, the proper gap value in this case must be larger than 0.3 mm which is the reference gap value of the circuit net C. Therefore, the designer is notified of the clearance error.
[0007]
[Problems to be solved by the invention]
For example, consider designing the above-described printed board using a gap value based on a potential difference between circuit net wiring patterns. As shown in FIG. 7C, the gap value based on the potential difference is determined to be 0.3 mm if the potential difference between the circuit nets is 5V, and 0.4 mm if the potential difference is 10V. According to the reference gap value based on the potential difference, the gap value between the circuit net C (10V) and the circuit net A (5V) and between the circuit net C (10V) and the circuit net E (15V) has a potential difference of 5V. , 0.3 mm or more is sufficient.
[0008]
Here, for example, as shown in FIG. 7 (a), the wiring pattern C 2 circuits net C, and 0.4mm gap value from the wiring pattern of the circuit nets A, gap value from the wiring pattern of the circuit nets E Is input at a position where 0.35 mm, the circuit net C has cleared the design criteria.
[0009]
However, according to the conventional method, since the reference gap value of the circuit net E is 0.4 mm, the gap value between the circuit net E and the circuit net C (0.35 mm) is smaller than the reference gap value set in the net information. There was a problem that although it became smaller and a clearance error actually occurred even though the standard of 0.3 mm was cleared, a correct check could not be performed.
[0010]
Also, with the conventional method, only one reference gap value can be set for a circuit net, so the gap value clearance check when the same circuit net differs depending on the elements (wiring patterns, lands, etc. constituting the circuit net). Could not do.
[0011]
Furthermore, in the conventional method, it was not possible to perform a check in consideration of the reference gap value due to the potential difference between the circuit nets interactively online during the design.
In addition, in the design of the printed board, it may be necessary to change the reference gap value for a predetermined part in the printed board. When changing the reference gap value, the reference gap value of each circuit net in the net information is changed. The reference gap value could not be switched during the design process.
[0012]
Further, in the conventional method, since only the gap value can be set, the designer cannot know and manage arbitrary information such as the reason why the gap value is set.
[0013]
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-described problems, to provide flexibility in setting design standard information, and to appropriately perform a clearance check in printed board design.
[0014]
[Means for Solving the Problems]
FIG. 1 is a principle configuration diagram of the present invention. In the figure, 1 is a processing device, 2 is a display, 3 is an input device, 4 is a clearance check processing unit, 5 is a design information switching processing unit, 6 is a design information display processing unit, 7 is a design information storage unit, and 8 is a design. Represents information.
[0015]
The processing device 1 is an information processing device for designing a printed board including a CPU and a memory. The input device 3 is a means for inputting circuit network elements, design information 8 and the like, and comprises a keyboard or a mouse.
[0016]
The clearance check processing unit 4 checks whether or not the target circuit net satisfies at least the standard of the reference gap value according to the potential difference between each circuit net group according to the design information stored in the design information storage unit 7. It is a means for performing a clearance check process related to the design. Further, clearance checking processing unit 4 performs the interactive clearance checking process further comprises the design information switching processing unit 5.
[0017]
The design information switching processing unit 5 is means for switching and selecting a plurality of design reference information from the design information 8 stored in advance in the design information storage unit 7.
The design information display processing unit 6 selects the design information 8 such as circuit net group information, design reference information, net information, and arbitrary information stored in the design information storage unit 7 and displays it on the display 2 in response to a request from the operator. It is a means for displaying.
[0018]
The design information storage unit 7 is a storage unit such as an external storage device that stores the design information 8. The design information 8 includes design standard information including circuit net group information obtained by classifying a plurality of circuit nets according to at least an attribute relating to a voltage value and information on a reference gap value corresponding to at least a potential difference between each circuit group with respect to the circuit net group. , Network information about circuit nets, and arbitrary information attached to design standard information.
[0019]
[Action]
In the present invention, net group information obtained by grouping a plurality of circuit nets according to the attributes of the circuit nets and design standard information set for the net group information are managed. It is also possible to set a reference gap value for each element in the design reference information. As a result, during the design process, it becomes possible to perform a clearance check using a reference gap value corresponding to an element of design information in an interactive manner.
[0020]
Further, during the design process, a clearance check can be performed by switching a plurality of pre-stored design reference information.
Also, during the design process, net information such as the net name of a certain element, net group information such as the group name to which the circuit net belongs, design standard information such as design standard values, and arbitrary information such as comments are displayed on the display. .
[0021]
【Example】
In the following, the embodiment of the present invention is such that the circuit nets A, B, D, E, F, and G are already input and the circuit net C is input in the printed board as shown in FIG. For example, a case will be described in which the design is performed using the gap value considering the potential difference between the circuit nets as described above as the design reference information.
[0022]
Here, as shown in the net information of FIG. 2B, the voltage values of the circuit nets A, B, C, D, E, F, and G are 5V, 5V, 10V, 10V, 15V, 15V, and 15V, respectively. Suppose there was.
[0023]
FIG. 2C shows net group information in the present embodiment. Here, attention is paid to the voltage value as an attribute (condition) for classifying and grouping circuit nets. That is, based on the voltage value shown in FIG. 2B, the circuit net is divided into a G1 group (circuit nets A and B) having a voltage value of 5V, a G2 group (circuit nets C and D) having a voltage value of 10V, and a voltage value. Is divided into three groups of G3 groups (circuit nets E, F, and G) of 15 V, and the net group information is stored in the design information storage unit 7.
[0024]
Further, based on the net group information of FIG. 2C, as shown in FIG. 2D, a reference gap value obtained from a potential difference between each net group is defined for each element such as a wiring pattern, a land, and the like. And it memorize | stores in the design information storage part 7 as design reference | standard information. In FIG. 2D, element 1 represents the reference between the circuit net wiring pattern and the wiring pattern, element 2 represents the circuit net wiring pattern to the land standard, and element 3 represents the circuit net land to land standard. . In the example shown here, the reference gap value is set by the potential difference between the circuit nets. If the potential difference between the circuit nets is 5 V, the reference gap value is 0.3 mm, and if it is 10 V, the reference gap value is 0.4 mm. A common value is set for each element, but a different value can be set for each element.
[0025]
For example, in the element 1 that determines the reference between the wiring pattern and the wiring pattern, the reference gap values between G1 and G2 (potential difference 5V), between G2 and G3 (potential difference 5V), and between G1 and G3 (potential difference 10V) are each 0. .3 mm, 0.3 mm, and 0.4 mm, which are defined according to the potential difference. The element 2 that determines the reference between the wiring pattern and the land and the element 3 that determines the reference between the land and land are the same in this example.
[0026]
Further, as shown in FIG. 2D, the design standard information can be given arbitrary information such as a comment such as “potential difference 5V”.
In the printed board shown in FIG. 2A, the circuit net C is input at a position where the gap value between the circuit nets A and C is 0.4 mm and the gap value between the circuit nets E and C is 0.35 mm. The processing operation of will be described.
[0027]
First, predetermined net group information, design reference information, net information, and arbitrary information are fetched from the design information 8 stored in the design information storage unit 7. When the wiring pattern of the circuit net C is input during the design input by the designer, the clearance between the circuit net C input this time and the circuit nets A, B, D, E, F, G is inputted by the clearance check processing unit 4. The value is calculated for each element. Here, the gap value between the element of the circuit net C and the element of the circuit net A is 0.4 mm, and the gap value between the element of the circuit net C and the element of the circuit net E is 0.35 mm.
[0028]
Next, the group to which the circuit net C belongs is searched from the acquired net group information (G2 group), and the group to which the circuit net A belongs is similarly searched (G1 group). A reference gap value of 0.3 mm, which is a reference gap value between G1 and G2, is obtained from the design reference information, and compared with the gap value obtained by calculation, it is determined whether or not the reference gap value is cleared. In this case, since the actual gap value of 0.4 mm is larger than 0.3 mm, which is the reference gap value between G1 and G2, no error occurs. Similarly, a reference gap value 0.3 mm between G2 and G3 between the G2 group to which the circuit net C belongs and the G3 group to which the circuit net E belongs is obtained, and this is compared with the actual gap value 0.35 mm to obtain the clearance. Check. Thus, it can be seen that no error occurs between the circuit nets E-C.
[0029]
FIG. 3 is a diagram showing a processing flowchart of the clearance check processing unit in the embodiment of the present invention.
In step S1 of FIG. 3, the net group information, design criteria information, net information, and arbitrary information stored in the design information storage unit 7 are fetched.
[0030]
In step S2, it is determined whether or not the fetched design standard information is to be switched. If so, the process of step S3 is performed. If not, the process proceeds to step S4.
[0031]
In step S3, designation of new design standard information is input, switching to the design standard information is performed, and the process returns to step S1.
If the design reference information is not switched, elements such as a wiring pattern are input in step S4.
[0032]
Next, in step S5, the net information of the input element and the already input element is searched, and the gap value between the input element and the already input element is calculated.
In step S6, the corresponding group is searched from the net group information based on the net information obtained in step S5, and the gap value obtained in the process in step S5 is compared with the corresponding reference gap value of the fetched design standard information. To do. When the actual gap value is smaller than the reference gap value (passes the standard), the process returns to step S4. When the actual gap value is larger than the reference gap value (violates the standard), the process of step S7 is performed. Do.
[0033]
In step S7, a clearance error message is output.
Thereafter, the processes in steps S4 to S7 are repeated until the input of all elements is completed.
[0034]
In the present embodiment, since the design information switching processing unit 5 can re-import any design standard information from the design information storage unit 7 even during design input, the standard gap value can be switched at any time.
[0035]
FIG. 4 is a diagram for explaining processing by the design information switching processing unit 5 in the embodiment. As shown in FIG. 4, the design information storage unit 7 stores two design standard information “standard A (file name: KIKKU-A)” and “standard B (file name: KIKKU-B)”. Initially, when “Standard A (KIKAKU-A)” is incorporated ((1)) and switching of design standard information is instructed, an input frame for a file name is displayed on the display 2. When the input of the file name “KIKAKU-B” of “Standard B” in the gap value / file name column in the input frame, the design information switching processing unit 5 takes in “Standard B” ((2)). . Thus, the subsequent clearance check process is performed based on “Standard B”.
[0036]
Furthermore, the design information display processing unit 6 can display the net group information, design criteria information, net information, and arbitrary information stored in the design information storage unit 7 on the display 2 as needed.
[0037]
FIG. 5 is a diagram illustrating a process flowchart of the design information display processing unit in the embodiment.
In step S11 of FIG. 5, the type of information to be displayed is determined. If the information to be specified is the element to be displayed, the process of step S12 is performed. If the display target is other information (capture information). , Step S14 is performed.
[0038]
In step S12, an element to be displayed is specified. In step S13, the net information and net group information are taken from the design information storage unit 7, and all or part of the net information is displayed on the display 2.
[0039]
In step S14, all or part of the net group information, design criteria information, and arbitrary information fetched from the design information storage unit 7 is displayed on the display 2.
FIG. 6 is a diagram illustrating a display of design standard information in the embodiment. In FIG. 6, when a file name of design criteria information such as “KIKAKU-A” is input in the gap value / file name column in the input frame of the display 2, the design information display processing unit 6 The corresponding design standard information in the information storage unit 7 is taken in and displayed on the display 2. While being displayed, LINE0001, POWER001,... Are net group names. (NET001) is a net name. Here, as elements of the gap value, LTL indicates a gap value between land and land, LTP indicates a gap value between land and wiring pattern, and PTP indicates a gap value between wiring pattern and wiring pattern. A comment indicating the range of the potential difference is displayed as arbitrary information.
[0040]
As described above, in this embodiment, a plurality of circuit nets are recognized as one group and processed. Design criteria information such as a reference gap value can be set for this circuit net group. Design criteria information (gap value data) for each element can be set for the design criteria information for each group realized in this way. Furthermore, the designer can add arbitrary information to the design standard information for each group.
[0041]
Using these, design criteria information between groups can be checked for each element by online interactive processing when inputting printed circuit board design. It is also possible to switch standards (design standard information group) during design. Upon request, group information, design criteria information, and arbitrary information are displayed on the display during design.
[0042]
【The invention's effect】
As described above, according to the present invention, design criteria information such as a gap value considering conditions such as a potential difference between circuit nets can be checked by online interactive processing, which has the following effects.
[0043]
(1) Clearance check after design is unnecessary, and design time can be reduced.
(2) The proper clearance check eliminates post-design corrections, and the design time can be reduced.
[0044]
(3) Since the net group information, the design standard information, and arbitrary information for the net group information can be managed and referred to during the design, the information management work time can be reduced. In particular, the search time can be reduced as compared to the case where arbitrary information is managed separately.
[Brief description of the drawings]
FIG. 1 is a principle configuration diagram of the present invention.
FIG. 2 is a diagram illustrating an example of design information and processing operations in an embodiment.
FIG. 3 is a processing flowchart of a clearance check processing unit in the embodiment.
FIG. 4 is a diagram illustrating a processing operation of a design information switching processing unit in the embodiment.
FIG. 5 is a processing flowchart of a design information display processing unit in the embodiment.
FIG. 6 is a diagram illustrating an example of design criteria information display in the embodiment.
FIG. 7 is a diagram for explaining the processing operation of the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Processing apparatus 2 Display 3 Input apparatus 4 Clearance check process part 5 Design information switching process part 6 Design information display process part 7 Design information storage part 8 Design information

Claims (5)

情報処理装置を用いたプリント板設計CADシステムにおいて,
複数の回路ネットを少なくとも電圧値に関する属性により分類した回路ネットグループ情報と,該回路ネットグループに対して設定した設計基準情報であって,少なくとも各回路グループ間の電位差に応じた基準ギャップ値の情報を含む設計基準情報とを記憶する設計情報記憶手段と,
該設計基準情報に従って,対象回路ネットが各回路ネットグループ間の電位差に応じた基準ギャップ値の基準を少なくとも満たすかどうかを検査するクリアランスチェック処理手段とを備える
ことを特徴とするプリント板設計チェック処理装置。
In a printed circuit board design CAD system using an information processing device,
Circuit net group information obtained by classifying a plurality of circuit nets according to at least a voltage value attribute, and design reference information set for the circuit net group, and information on a reference gap value corresponding to at least a potential difference between each circuit group Design information storage means for storing design standard information including
A printed circuit board design check process comprising: clearance check processing means for inspecting whether or not the target circuit net satisfies at least a reference gap value reference according to a potential difference between each circuit net group according to the design reference information apparatus.
請求項1記載のプリント板設計チェック処理装置において,
前記設計情報記憶手段は,複数の設計基準情報を保持し,
前記クリアランスチェック処理手段は,前記設計情報記憶手段に記憶している複数の設計基準情報のうち使用する設計基準情報を切り換える設計情報切り換え処理手段を備える
ことを特徴とするプリント板設計チェック処理装置。
In the printed circuit board design check processing device according to claim 1,
The design information storage means holds a plurality of design standard information,
The printed circuit board design check processing device, wherein the clearance check processing means comprises design information switching processing means for switching design reference information to be used among a plurality of design reference information stored in the design information storage means.
請求項1または請求項2記載のプリント板設計チェック処理装置において,
前記クリアランスチェック処理手段によるクリアランスチェックがオンラインによる対話型処理により実行されるように構成された
ことを特徴とするプリント板設計チェック処理装置。
In the printed circuit board design check processing device according to claim 1 or 2,
A printed circuit board design check processing apparatus characterized in that the clearance check by the clearance check processing means is executed by online interactive processing.
請求項1,請求項2または請求項3記載のプリント板設計チェック処理装置において,
前記設計情報記憶手段に記憶されている設計情報を表示する設計情報表示処理手段を備え,
前記設計情報表示処理手段は,さらに前記設計情報記憶手段に設計基準情報とともに記憶されている任意情報を表示する
ことを特徴とするプリント板設計チェック処理装置。
In the printed circuit board design check processing device according to claim 1, claim 2, or claim 3,
Design information display processing means for displaying design information stored in the design information storage means,
The printed circuit board design check processing device, wherein the design information display processing means further displays arbitrary information stored together with design reference information in the design information storage means.
請求項1,請求項2,請求項3または請求項4記載のプリント板設計チェック処理装置において,
前記設計基準情報は,配線パターンと配線パターン間の基準ギャップ値,配線パターンとランド間の基準ギャップ値,およびランドとランド間の基準ギャップ値の一つまたは複数である
ことを特徴とするプリント板設計チェック処理装置。
In the printed circuit board design check processing device according to claim 1, claim 2, claim 3 or claim 4,
The printed circuit board is characterized in that the design reference information is one or more of a reference gap value between wiring patterns, a reference gap value between wiring patterns and lands, and a reference gap value between lands and lands. Design check processing device.
JP14135194A 1994-06-23 1994-06-23 Printed board design check processing device Expired - Fee Related JP3630243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14135194A JP3630243B2 (en) 1994-06-23 1994-06-23 Printed board design check processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14135194A JP3630243B2 (en) 1994-06-23 1994-06-23 Printed board design check processing device

Publications (2)

Publication Number Publication Date
JPH086977A JPH086977A (en) 1996-01-12
JP3630243B2 true JP3630243B2 (en) 2005-03-16

Family

ID=15289957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14135194A Expired - Fee Related JP3630243B2 (en) 1994-06-23 1994-06-23 Printed board design check processing device

Country Status (1)

Country Link
JP (1) JP3630243B2 (en)

Also Published As

Publication number Publication date
JPH086977A (en) 1996-01-12

Similar Documents

Publication Publication Date Title
JP2609280B2 (en) Simulation method
JP2002108960A (en) Arrangement/wiring processing system
US9600792B2 (en) Method and apparatus for generating an engineering workflow
JP3630243B2 (en) Printed board design check processing device
JP3332888B2 (en) Mounting process management system
JPH11330784A (en) Printed board mounting system
JP3268811B2 (en) Mounting process management system
JP2785751B2 (en) Part number alignment method
JP2621506B2 (en) Trim data generation method
JPS63115273A (en) Cad system
JPH06309391A (en) Drawing information checking method at the time of drawing
JP3095307B2 (en) Automatic electric component placement apparatus and automatic electric component placement method
JP3176745B2 (en) Finite element model generator
JPH06332150A (en) Automatic processing system for mask data
JP2998411B2 (en) Data management device
JPH04205382A (en) Method for checking clearance of mutual conductor patterns
JP2831717B2 (en) Data path display device
JPS58219665A (en) Designing method of electronic circuit board
JP2874289B2 (en) Substrate CAD system
JP2000181948A (en) Hierarchical drawing design device
JP2020173129A (en) Electronic component visual inspection system
JPH06176093A (en) Circuit design support system
JPH0778195A (en) Data updating system in circuit design cad
JPH02245977A (en) Computer supporting device for printed board mounting designing
JP2002072438A (en) Apparatus for checking drawing of exposure pattern and method of checking drawing of exposure pattern

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees