JP3624588B2 - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置 Download PDF

Info

Publication number
JP3624588B2
JP3624588B2 JP30672596A JP30672596A JP3624588B2 JP 3624588 B2 JP3624588 B2 JP 3624588B2 JP 30672596 A JP30672596 A JP 30672596A JP 30672596 A JP30672596 A JP 30672596A JP 3624588 B2 JP3624588 B2 JP 3624588B2
Authority
JP
Japan
Prior art keywords
signal
divided
light shielding
precharge
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30672596A
Other languages
English (en)
Other versions
JPH10148811A (ja
Inventor
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30672596A priority Critical patent/JP3624588B2/ja
Publication of JPH10148811A publication Critical patent/JPH10148811A/ja
Application granted granted Critical
Publication of JP3624588B2 publication Critical patent/JP3624588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアクティブマトリクス表示装置に関し、特に点順序駆動されるアクティブマトリクス表示装置のユニフォミティの改良に関する。
【0002】
【従来の技術】
図5にそって従来のアクティブマトリクス表示装置の構成を簡潔に説明する。図示するように、アクティブマトリクス表示装置は行状のゲート線Xと列状の信号線Yとを備え、両者の交差部には行列状の画素が配置されている。個々の画素は、例えば液晶セルLCとこれを駆動する薄膜トランジスタTrと信号電荷を保持するコンデンサCからなる。
ゲート線XはVスキャナ(垂直走査回路)11によって駆動され、Vスキャナ11は各ゲート線Xを順次走査して、一水平期間毎に一行分の液晶画素を選択する。
信号線Yは水平走査回路によって駆動され、水平走査回路は各信号線Yに対して順次ビデオライン13から映像信号VSIG をサンプリングして、一水平期間内に選択された一行分の画素に対してそれぞれ映像信号VSIG を書き込む。
【0003】
水平走査回路はこの信号線Yの端部に設けられた水平スイッチHSWと、これらを順次開閉制御するHスキャナ12からなっている。各信号線Yはこの水平スイッチHSWによってビデオライン13に接続され、このビデオライン13にはシグナルドライバから映像信号VSIG が供給される。Hスキャナ2は各水平スイッチHSWを順次開閉制御するためのサンプリングパルス信号φH1、φH2、φH3……を出力している。
【0004】
ところで、アクティブマトリクス表示装置の微細化が進み、画素数が顕著に増大すると、これに応じて映像信号のサンプリングレートが高速化されることになる。このアクティブマトリクス表示装置の微細化、サンプリングレートの高速化が相俟ってサンプリングパルス信号の幅にばらつきが発生するようになる。
【0005】
サンプリングパルス信号が対応する水平スイッチHSWに印加されると、ビデオラインから供給される映像信号VSIG が導通した水平スイッチHSWを介して各信号線Yにサンプリングされる。ところで、個々の信号線Yには所定の容量成分があるため、サンプリングパルス信号に応じて信号線Yの充放電が発生し、これによってビデオライン13の電位に揺らぎが発生する。この揺らぎは先に述べたサンプリングパルス信号の幅のばらつきのため充放電量が一定しないことによっても一層大きくなり、いわゆるユニフォミティーが悪くなって表示された画像に縦縞が発生するなど画像品位を損なうなどの問題があった。
【0006】
通常のNTSC(National Television System Committee)規格に従った映像信号の場合には、サンプリングレートが比較的低く、ビデオラインの電位の揺らぎが治まってから次のサンプリングパルス信号が立ちさがるタイミングとなるために、電位の揺らぎによる影響は比較的少ない。しかし、HDTV(High Definition TV)駆動や倍速NTSC駆動となるとサンプリングレートが極端に上昇し、ビデオラインの電位の揺らぎを有効に抑圧するのは困難である。
【0007】
水平スイッチHSWに供給されるサンプリングパルス信号は、薄膜トランジスタ(TFT)で構成されるシフトレジスタからなるHスキャナ12で作成される。薄膜トランジスタ(TFT)は単結晶シリコンで作成した通常のトランジスタに比べてモビリティが低く、また、各物理定数のばらつきも大きいため、この回路で作成されるサンプリングパルス信号の幅を精密に制御することは困難である。さらに、サンプリングパルス信号の幅のばらつきに加えて、水平スイッチHSWのオン抵抗にもある程度のばらつきがあるため、信号の充放電特性が変動する原因が一層大きくなる。
【0008】
このような問題を解決するため、発明者らは各信号線Yに対する映像信号の順次サンプリングに先行して所定のプリチャージ信号を各信号線Yに順次供給するプリチャージ手段(点順次プリチャージ手段)を備えたアクティブマトリクス表示装置(特開平7−295520)および一行分の画素に対して映像信号を書き込む直前に各信号線Yに一斉に所定のプリチャージ信号を供給するプリチャージ手段(一括プリチャージ手段)を備えたアクティブマトリクス表示装置(特開平7−295521)を提唱している。
【0009】
プリチャージ手段が供給するプリチャージ信号は白レベルと黒レベルとの間でレベルが変化する映像信号に対して、白レベルと黒レベルとの中間の灰色レベルを有する。このように表示動作に影響を与えないタイミングで信号線Yを映像信号に近い電位にまで予めプリチャージしておくと、実映像信号が各信号線Yにサンプリングされた時の充放電量を、映像信号レベルとプリチャージの差に止めて少なくすることができるので、ビデオライン13の電位揺れを抑制することができ、縦筋の固定パターンを除去でき画質が改善される。
【0010】
ところで、特開平7−295520の点順次プリチャージの方法はゲート線や電源ラインの電位揺れを少なくでき動作マージンが広がり、プリチャージ手段の駆動能力も小さなもので良く消費電力が節約できるメリットがあり、特開平7−295521の一括プリチャージの方法は比較的簡単な回路構成で短時間にプリチャージを行うことができるというメリットがある。
【0011】
しかし、プリチャージは水平ブランキング期間内に終了しなくてはならないが、信号線Yの分布容量があるために水平ブランキング期間に十分速く立ち上がるとは限らない。殊に高解像度のグラフィックス表示規格であるXGA(Extended Graphics Array )、S−XGA(Super Extended Graphics Array )あるいはHDTVなどでは、
1)垂直画素の数が増えるので、配線のクロス容量が増える。
2)水平ブランキング期間が3〜4μsec程度と非常に短い。
ので、従来の方法でこれに対応することには困難があり、プリチャージレベルが本来書き込みたいレベルにまで達しないままプリチャージを終了しなくてはならないようなことがあった。
【0012】
これに対応する一つの方法として、図5に示したアクティブマトリクス表示装置では分割プリチャージを行っている。
この方法は、画素トランジスタのゲート線X、CSライン等の行状のラインをマトリックスの中央付近で切り離し、またVスキャナ11の入力クロックを左Vスキャナ分(VCKL )と右Vスキャナ分(VCKR )とでそれぞれ別に設け、またプリチャージ信号(PSIGL、PSIGR)、プリチャージパルス(PCGL 、PCGR )も左右別々にし、その上、VCKL とVCKR 、PSIGLとPSIGR、PCGL とPCGR を1水平期間の約半分ほど位相をずらすようにした。
【0013】
このようにすると、プリチャージ信号から見た信号線Yの分布容量が半分になり、アクティブマトリクス表示装置の画面左半分が映像信号を書き込んでいるときには画面右半分がプリチャージ信号(PSIGR)を書き込み、画面右半分が映像信号を書き込んでいるときには画面左半分がプリチャージ信号(PSIGL)を書き込むので、1水平期間の半分近くの時間をプリチャージ信号の書き込みに当てることができ、プリチャージレベルを十分本来書き込みたいレベルにまで引き上げることができる。
【0014】
ところで、このようにアクティブマトリクス表示装置の画素トランジスタのゲート線X、CSラインのほか、画素間の遮光膜として用いているTi等からなる行状の配線も分割しなければ、浮遊容量とこの遮光膜を介して一方側のプリチャージ信号の書き込みによる影響が他方側の映像書き込み時に伝搬されて揺らぎの原因になるおそれがあるので、遮光膜も中央部で分割されなければならない。しかし分割部分の遮光の問題があるため、従来は遮光の機能を有しているAlの信号線Yと重複している部分でしか分割することができなかった。
【0015】
図3に従来の遮光膜1の分割部分と信号線2の構成を模式的に示した。
ところで、このような分割方法では、一方側のプリチャージ信号の書き込みの際に一方側に当たる遮光膜配線の電位も揺れ、この揺れが分割部に当たっている信号線2の電位の揺れとなって表れ、分割部の信号線2の電位の揺れが他の信号線2の電位の揺れよりも大きくなって、ユニフォミティーが悪くなり表示される画像の品質が低下するという問題があった。
【0016】
【発明が解決しようとする課題】
上述のごとく、高解像度で水平ブランキング期間が短い表示方式に対して、分割してプリチャージを行う分割プリチャージ法を用いたアクティブマトリクス表示装置において、一方側のプリチャージ信号の書き込みの影響で他方側の信号線の電位が揺らぎ、分割部分で各画素子相互間で輝度に差が見られる問題があった。
【0017】
本発明はこの点を解決して、電位の揺らぎを均一にして分割部分での輝度差を解消し、表示のユニフォミティに優れたアクティブマトリクス表示装置を簡単な方法で実現することを課題とする。
【0018】
【課題を解決するための手段】
上記目的を達成するため、本発明は、行状の複数のゲート線と、列状の複数の信号線と、前記ゲート線と前記信号線との各交差部に配置された行列状の複数の画素子と、前記画素子相互間に列状に設けられ前記画素子間の光の漏れを遮る導電性の遮光膜と、前記各ゲート線を順次走査し一水平期間毎に一行分の前記画素子を選択する垂直走査回路と、一水平期間内に前記各信号線を順次サンプリングして前記垂直走査回路で選択された一行分の画素子に点順次で映像信号の書き込みを行う水平走査回路と、前記各信号線に対する映像信号の順次サンプリングに先行して所定のプリチャージ信号を前記各信号線に供給するプリチャージ手段とを具備し、前記各ゲート線を中央部で左右に分割すると共に、前記垂直走査回路を左右の分割されたゲート線に対してそれぞれに設け、前記各信号線をゲート線の分割部で左右の群に分割し、前記プリチャージ手段は所定のプリチャージ信号を前記分割された信号線の左右の群のそれぞれに対しては異なったタイミングで群内の各信号線に対しては一斉に供給するアクティブマトリクス表示装置において、前記遮光膜を前記信号線上以外の前記ゲート線の分割部付近で左右に分割すると共に、該遮光膜の分割部に、分割された前記左右の遮光膜に跨がって前記遮光膜の分割部を覆い、かつ前記左右の遮光膜に近接して接しないように設けられた島状の導電遮光板を具備することを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明にかかるアクティブマトリクス表示装置を添付図面を参照にして詳細に説明する。
図1は、本発明のアクティブマトリクス表示装置の一実施の形態での遮光膜の分割部分を模式的に示した図である。
図1で1は遮光膜、2は信号線Yの布線、3は遮光用の島部分、4は画素子部分を示す。
【0020】
本発明と図3に示した従来の場合との違いを図2及び図4の等価回路を用いて説明する。
図2及び図4において、C1は信号線Yと遮光膜間の分布容量、C2は繋ぎ部分の相互間の分布容量、C3は信号線Yが電源、接地間に有している分布容量である。
【0021】
まず、図4の等価回路に沿って、従来の場合の各信号線の電位の変化を計算する。前提として、C1>C2>C3として話を進める。
図4の等価回路では、分割部分の左側では信号線Yの全部にプリチャージ信号が印加され、このプリチャージ信号の影響が信号線Yと遮光膜間の分布容量C1によって遮光膜1に伝達されて、分割部分から左側の遮光膜上にΔV1なる電位変化をもたらしている。
【0022】
図4で点bよりも右に位置する部分の全容量Cb は、点bよりも右側のブランチ(信号線Y)の数をNとすると、
Cb =C1・C3/(C1+C3)・N
であり、
また、点aよりも右に位置する部分の全容量Ca は、
Ca =C2・Cb /(C2+Cb )+C3
ここで、Cb >>C2、C2>C3を考慮すると
Ca =C2・Cb /Cb =C2
になる。
したがって、分割部分の左側の遮光膜上にΔV1なる電位変化があると、これが2つのC2で分割され、繋ぎ部分の点aでの電位変化ΔVa は、
ΔVa =ΔV1/2
となる。
【0023】
一方、分割部分から右側の遮光膜上の電位変化ΔV2は、点cから右の全容量がC2/2になることから
ΔV2=C2/(C2+2Cb )・ΔV1
=C2/2Cb ・ΔV1となる。したがって繋ぎ部分以外の信号線の電位変化ΔVY は
ΔVY =C1/(C1+C3)・ΔV2
=C1/(C1+C3)・C2/2Cb ・ΔV1である。ΔVa とΔVY を比較すると明らかに
ΔVa >ΔVY で、繋ぎ部分の信号線の電位変化量が他の部分の信号線の電位変化量よりも大きい。
【0024】
これに対して本発明に該当する図2の等価回路においては、信号線はすべて点bの右側に収まっている。したがってすべての信号線の電位変化ΔVY は
Figure 0003624588
となり、すべて等しくなる。
したがって、一方側のプリチャージ信号の書き込みによる電位のゆれは、他方側の信号線に一様に乗ってくるため、ユニフォミティの問題が解消できる。
【0025】
【発明の効果】
以上説明したように本発明の請求項1の発明は、行状の複数のゲート線と、列状の複数の信号線と、ゲート線と信号線との各交差部に配置された行列状の複数の画素子と、画素子相互間に列状に設けられ画素子間の光の漏れを遮る導電性の遮光膜と、各ゲート線を順次走査し一水平期間毎に一行分の画素子を選択する垂直走査回路と、一水平期間内に各信号線を順次サンプリングして垂直走査回路で選択された一行分の画素子に点順次で映像信号の書き込みを行う水平走査回路と、各信号線に対する映像信号の順次サンプリングに先行して所定のプリチャージ信号を各信号線に供給するプリチャージ手段とを具備し、各ゲート線を中央部で左右に分割すると共に、垂直走査回路を左右の分割されたゲート線に対してそれぞれに設け、各信号線をゲート線の分割部で左右の群に分割し、プリチャージ手段は所定のプリチャージ信号を分割された信号線の左右の群のそれぞれに対しては異なったタイミングで群内の各信号線に対しては一斉に供給するアクティブマトリクス表示装置において、遮光膜を信号線上以外のゲート線の分割部付近で左右に分割すると共に、遮光膜の分割部に島状の導電遮光板を具備することを特徴とする。
これにより、一方側のプリチャージに応じて他方側の信号線に発生する電位の揺れを全信号線に対してすべて同じにすることができ、簡単な方法で分割部分での輝度の差を解消することができ、表示のユニフォミティに優れたアクティブマトリクス表示装置を実現することができる。
【0026】
本発明の請求項2の発明は、請求項1で述べた島状の導電遮光板は、分割された左右の遮光膜に跨がって遮光膜の分割部を覆い、かつ左右の遮光膜に近接して接しないように設けられることを特徴とする。
これにより、これにより遮光の機能を維持できると共に、一方側のプリチャージに応じて他方側の信号線に発生する電位の揺れを全信号線に対してすべて同じにすることができ、簡単な方法で分割部分での輝度の差を解消して、表示のユニフォミティに優れたアクティブマトリクス表示装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の分割プリチャージ型アクティブマトリクス表示装置の一実施の形態での分割部を示す構成図。
【図2】図1に示した実施の形態の等価回路。
【図3】従来の分割プリチャージ型のアクティブマトリクス表示装置の分割部を示す構成図。
【図4】図3の従来例のの等価回路。
【図5】従来のアクティブマトリクス表示装置を示す回路図。
【符号の説明】
1……遮光膜、2……信号線、3……島部分、4……画素子部分、11−1……左Vスキャナ、11−2……右Vスキャナ、12……水平走査回路、13……ビデオライン、14……分割プリチャージ手段、C……コンデンサ、C1、C2、C3……分布容量、CS1……左CSライン、CS2……右CSライン、HSW1 〜HSW14……水平スイッチ、LC……液晶画素子、PSW1 〜PSW14……プリチャージスイッチ、Tr……トランジスタ、Vcom ……CSラインの印加電圧、X……ゲート線、Y……信号線。

Claims (2)

  1. 行状の複数のゲート線と、列状の複数の信号線と、前記ゲート線と前記信号線との各交差部に配置された行列状の複数の画素子と、前記画素子相互間に列状に設けられ前記画素子間の光の漏れを遮る導電性の遮光膜と、前記各ゲート線を順次走査し一水平期間毎に一行分の前記画素子を選択する垂直走査回路と、一水平期間内に前記各信号線を順次サンプリングして前記垂直走査回路で選択された一行分の画素子に点順次で映像信号の書き込みを行う水平走査回路と、前記各信号線に対する映像信号の順次サンプリングに先行して所定のプリチャージ信号を前記各信号線に供給するプリチャージ手段とを具備し、前記各ゲート線を中央部で左右に分割すると共に、前記垂直走査回路を左右の分割されたゲート線に対してそれぞれに設け、前記各信号線をゲート線の分割部で左右の群に分割し、前記プリチャージ手段は所定のプリチャージ信号を前記分割された信号線の左右の群のそれぞれに対しては異なったタイミングで群内の各信号線に対しては一斉に供給するアクティブマトリクス表示装置において、
    前記遮光膜を前記信号線上以外の前記ゲート線の分割部付近で左右に分割すると共に、該遮光膜の分割部に島状の導電遮光板を具備することを特徴とするアクティブマトリクス表示装置。
  2. 前記島状の導電遮光板は、分割された前記左右の遮光膜に跨がって前記遮光膜の分割部を覆い、かつ前記左右の遮光膜に近接して接しないように設けられることを特徴とする請求項1記載のアクティブマトリクス表示装置。
JP30672596A 1996-11-18 1996-11-18 アクティブマトリクス表示装置 Expired - Fee Related JP3624588B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30672596A JP3624588B2 (ja) 1996-11-18 1996-11-18 アクティブマトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30672596A JP3624588B2 (ja) 1996-11-18 1996-11-18 アクティブマトリクス表示装置

Publications (2)

Publication Number Publication Date
JPH10148811A JPH10148811A (ja) 1998-06-02
JP3624588B2 true JP3624588B2 (ja) 2005-03-02

Family

ID=17960557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30672596A Expired - Fee Related JP3624588B2 (ja) 1996-11-18 1996-11-18 アクティブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JP3624588B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039517B2 (ja) * 1998-06-19 2000-05-08 日本電気株式会社 アクティブマトリクス液晶表示装置
JP4385730B2 (ja) 2003-11-13 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
JPH10148811A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
KR100428698B1 (ko) 액티브매트릭스표시장치
EP0678848B1 (en) Active matrix display device with precharging circuit and its driving method
US7126574B2 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
JP3297986B2 (ja) アクティブマトリクス表示装置及びその駆動方法
EP0678849A1 (en) Active matrix display device with precharging circuit and its driving method
US5598177A (en) Driving apparatus and method for an active matrix type liquid crystal display apparatus
JPH11102172A (ja) ドットマトリクス表示装置
US7215308B2 (en) Display drive method, display element, and display
US7355575B1 (en) Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements
KR101127169B1 (ko) 화상표시장치, 화상표시패널, 패널구동장치 및화상표시패널의 구동방법
JP3666147B2 (ja) アクティブマトリクス表示装置
EP1381015B1 (en) Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus
JP4007239B2 (ja) 表示装置
JP3633151B2 (ja) アクティブマトリクス表示装置およびその駆動方法
KR100559224B1 (ko) 액정 표시 장치의 비순차 스캐닝 구동 방법
JP3624588B2 (ja) アクティブマトリクス表示装置
KR100751197B1 (ko) 액정표시장치의 게이트 구동회로
JP3341530B2 (ja) アクティブマトリクス表示装置
US20020186195A1 (en) Electro-optic display device using a multi-row addressing scheme
KR100598734B1 (ko) 액정표시장치의 구동방법
JP3666161B2 (ja) アクティブマトリクス表示装置
JPH0950263A (ja) アクティブマトリクス表示装置及びその駆動方法
US8363195B2 (en) Display apparatus
US20030112211A1 (en) Active matrix liquid crystal display devices
KR100202235B1 (ko) 분할구동 액정표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees