JP3621582B2 - Sputter target - Google Patents

Sputter target Download PDF

Info

Publication number
JP3621582B2
JP3621582B2 JP17645398A JP17645398A JP3621582B2 JP 3621582 B2 JP3621582 B2 JP 3621582B2 JP 17645398 A JP17645398 A JP 17645398A JP 17645398 A JP17645398 A JP 17645398A JP 3621582 B2 JP3621582 B2 JP 3621582B2
Authority
JP
Japan
Prior art keywords
film
ppm
less
content
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17645398A
Other languages
Japanese (ja)
Other versions
JPH10317074A (en
Inventor
隆 石上
光雄 河合
稔 小畑
道雄 佐藤
尚 山野辺
利広 牧
茂 安藤
典章 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17645398A priority Critical patent/JP3621582B2/en
Publication of JPH10317074A publication Critical patent/JPH10317074A/en
Application granted granted Critical
Publication of JP3621582B2 publication Critical patent/JP3621582B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば半導体素子の電極、コンタクト部等を形成する際に用いられるスパッタターゲットに関する。
【０００２】
【従来の技術】
ＬＳＩのような半導体素子の配線層や電極の形成材料としては、例えばＡｌの他に、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ等の高融点金属のシリサイド化合物が使用されている。半導体素子の高集積化はさらに進む傾向にあり、これにより配線構造がさらに微細化し、種々の問題が発生することが懸念されている。
【０００３】
例えば、Ａｌ配線では配線が微細化して電流密度が増加することにより、Ａｌ原子が電子の運動方向に運ばれる、エレクトロマイグレーションの発生や動作発熱の増加を招く。これらによって、Ａｌ配線では断線が発生しやすくなるという問題が生じる。また、配線の微細化による配線抵抗の増加は、信号の遅延問題を引き起こす。そこで、配線材料や電極材料として、高融点であると同時に低抵抗であること等から、特にＴｉシリサイドが注目されている。
【０００４】
Ｔｉシリサイドを例えば電極として用いる場合、まずポリシリコン膜上にＴｉの薄膜をスパッタ法等によって形成する。次に、Ｔｉ薄膜に熱処理を施すことによって、Ｔｉをシリサイド化する。このようないわゆるポリサイド構造が用いられている。また、同時に自己整合的にコンタクト部をＴｉシリサイドとし、コンタクト抵抗を下げる試みがなされている。さらに、コンタクト部にはＡｌ配線中へのＳｉの析出を防止するために、拡散バリヤ層としてＴｉＮ膜等が介在される。このため、Ａｌ／ＴｉＮ／ＴｉＳｉ2等の積層構造が用いられている。
【０００５】
上述したように、ＴｉＳｉ2膜の形成には、スパッタ法が利用されている。このため、Ｔｉ材によるターゲットの作製が必須となる。この場合のＴｉターゲットは、高純度であることが重要である。例えば、Ｔｉターゲットに不純物として酸素が含有されている場合には、形成された薄膜の電気抵抗が大きくなり、信号の遅延や配線の断線等の事故を招く。また、Ｆｅ、Ｎｉ、Ｃｒのような重金属は、積層膜の界面に集ってディープレベルを形成し、接合リークの要因となる。Ｎａ、Ｋのようなアルカリ金属は、Ｓｉ中を容易に移動して素子特性を劣化させる。
【０００６】
ところで、上記Ｔｉターゲットを構成するＴｉ材の製造方法としては、一般にＴｉＣｌ4のようなＴｉ化合物をＮａ、Ｍｇのような活性金属で熱還元する方法で、クロール（Kroll）法、ハンター（Hunter）法と呼ばれている方法や、例えばＫＣｌやＮａＣｌ等の塩を用いた溶融塩電解法等が採用されている。近年の金属の精製技術の進歩や製造工程の管理により、重金属等の不純物の混入は極力抑えられるようになってきた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記したような重金属量等を極力低減したＴｉターゲットを使用して、電極やコンタクト部に用いられるＴｉＳｉ2膜等を形成した場合においても、配線が微細化されることによって、接合リークを十分に防止することができないというような問題が起きている。これは、半導体素子の信頼性の低下要因となる。このような問題は半導体素子の集積度が進むにつれて、さらに大きな問題となることが予想される。
【０００８】
本発明はこのような課題に対処するためになされたものであって、高集積化された半導体素子の電極、コンタクト部を形成する際に、接合リーク等の発生を十分に防止すると共に、配線の低抵抗化を実現したスパッタターゲットを提供することを目的としている。
【０００９】
【００１０】
【課題を解決するための手段】
本発明のスパッタターゲットは、Ａｌ含有量が 10ppm 以下、Ｆｅ、ＮｉおよびＣｒの各元素の含有量が 10ppm 以下、ＮａおよびＫの各元素の含有量が 0.1ppm 以下、ＵおよびＴｈの各元素の含有量が 0.001ppm 以下、酸素含有量が 300ppm 以下の高純度Ｔｉ材からなるスパッタターゲットであって、前記ターゲットを配置した成膜装置内を1×10-5Torrまで排気した後にＡｒガスを5×10-3Torrまで導入し、ＤＣマグネトロンスパッタリングによって多結晶Ｓｉ基板上に、成膜速度2μm/時間で膜厚0.2μmで成膜したＴｉ膜の比抵抗（比抵抗は膜抵抗に膜厚を乗じたものであり、膜抵抗は4探針により測定）が105μΩ・cm以下であるＴｉ膜が得られることを特徴としている。
【００１１】
【００１２】
【００１３】
【００１４】
本発明で用いられるＡｌ量を極度に低下させた高純度Ｔｉ材は、ヨウ化物分解法を用いることによってＡｌを効果的に低減することが可能であること、および溶融塩電解法で得られた粗Ｔｉ粒等に含まれるＡｌは表層部に特に集中して存在し、これを表面処理技術を用いて除去することにより、Ａｌを効果的に低減することが可能であることを見出だしたことによって達成されたものである。さらに、上記した方法によれば他の不純物元素量、すなわち酸素含有量、Ｆｅ、Ｎｉ、Ｃｒの各含有量、Ｎａ、Ｋの各含有量、Ｕ、Ｔｈの各含有量も低減することができる。
【００１５】
本発明においては、例えば粗Ｔｉ材をヨウ化物分解法によって精製するか、あるいは溶融塩電解法で得られた粗Ｔｉ材等に表面処理を施して、粗Ｔｉ材表面に存在する汚染層を除去した後、高真空下で電子ビーム溶解を行ってＴｉ材を得ているため、Ａｌの含有量を10ppm以下とすると共に、酸素含有量、Ｆｅ、Ｎｉ、Ｃｒの各元素の含有量、Ｎａ、Ｋの各元素の含有量、Ｕ、Ｔｈの各元素の含有量も減少させたＴｉ材を得ることができる。このように、Ａｌ含有量や他の不純物元素の含有量を低減した高純度Ｔｉ材からなるターゲットを用いて、半導体素子の電極やコンタクト部等を形成することによって、その比抵抗を低下させることができると共に、接合リークや機能低下を防止することが可能となる。よって、信頼性に優れた半導体素子や半導体パッケージが得られる。
【００１６】
【発明の実施の形態】
以下、本発明を実施するための形態について詳細に説明する。
【００１７】
本発明で用いられる高純度チタン（Ｔｉ）材は、Ａｌの含有量が10ppm以下であることを基本とするものであるが、他の不純物についても同様に低減されたものである。例えば、酸素含有量はスパッタリングにより得られるＴｉ膜の比抵抗を低くする、具体的には 105 μΩ・ cm 以下とするために 300ppm 以下とされており、さらに250ppm以下とすることが好ましい。Ｆｅ、ＮｉおよびＣｒの各元素の含有量は10ppm以下、ＮａおよびＫの各元素の含有量は0.1ppm以下とされている。ＵおよびＴｈの含有量はいずれも0.001ppm以下とされている。
【００１８】
ここで、Ａｌの含有量を上記範囲に規定したのは、半導体素子の電極、コンタクト部をＴｉの化合物で形成する際に用いるターゲット中のＡｌ含有量が10ppmを超えると、リークによる素子不良の頻度が急激に増加するためである。このことは、本発明者らによって初めて明らかにされたものである。Ａｌ含有量のより好ましい範囲は5ppm以下であり、さらに好ましくは1ppm以下である。
【００１９】
このような高純度Ｔｉ材は、例えば以下に示す第１の製造方法や第２の製造方法を適用することにより再現性よく得ることができる。第１の製造方法は、粗Ｔｉ材をヨウ化物分解法により精製する工程と、この精製されたＴｉ材を高真空下で電子ビーム溶解する工程とを有する。また、第２の製造方法は、溶融塩電解法で得られた粗Ｔｉ材に対して表面処理を施し、前記粗Ｔｉ材表面に存在する汚染層を除去する工程と、前記表面処理が施された粗Ｔｉ材を高真空下で電子ビーム溶解する工程とを有する。
【００２０】
まず、第１の製造方法について詳細に述べる。第１の製造方法においては、まず粗Ｔｉ材をヨウ化物分解法によって精製する。図１は、ヨウ化物分解法によるＴｉ材の精製装置の一例を示す図である。原料の粗Ｔｉ材とヨウ素とを収容する反応容器１は恒温槽２内に設置されており、この反応容器１内には接続子３ａ、３ｂを介して電源４に接続されたフィラメント５が配置されている。
【００２１】
ヨウ化物分解法は化学輸送法の一種であり、下記の(1)式および(2)式の反応を利用してＴｉの精製が行われる。
【００２２】
Ｔｉ＋2Ｉ2 → ＴｉＩ4 …(1)
(100℃〜250℃あるいは450℃〜600℃）
ＴｉＩ4 → Ｔｉ＋2Ｉ2 …(2)
（1100℃〜1500℃）
すなわち、反応容器１内に原料の粗Ｔｉ材とヨウ素とを投入し、フィラメント５を通電加熱によって1100℃〜1500℃の範囲の温度に加熱した状態で、反応容器１内を100℃〜250℃あるいは450℃〜600℃の温度に保持する。これにより、まず原料の粗Ｔｉ材とヨウ素とが上記(1)式にしたがって反応し、ＴｉＩ4が生成される。このＴｉＩ4は揮発性物質であるために、フィラメント５に到達したところで、上記(2)式にしたがって再びＴｉとヨウ素とに分解し、Ｔｉのみがフィラメント５に析出する。原料中の不純物のうち、Ｔｉよりも反応性の低い元素は大部分が原料中に残存する。また、ヨウ化物を形成しやすい不純物でも、上記した反応容器内温度において、その蒸気圧が低い元素はフィラメント中に混入しないし、仮に十分な蒸気圧を有するヨウ化物でも、反応容器内の圧力や解離温度を調節することにより、フィラメントへの混入を防止することができる。
【００２３】
以上のように、ヨウ化物分解法は、反応容器温度、容器内圧力、フィラメント温度等のパラメータを調節することにより、特定不純物の濃度を効果的に低減できるという利点を有している。そして、Ａｌについては、上記(1)式の反応容器内の温度範囲において、ヨウ素との反応性がＴｉより十分に低いため、効率的にＴｉ中より除去することができる。このように、Ｔｉヨウ化物の生成、解離反応のプロセスによってＴｉの精製が行われ、Ａｌ量を大幅に低減したＴｉ材が得られる。なお、この場合、原料にはなるべくＡｌ成分が少ないものを選ぶこと、および反応容器にもＡｌ含有量の少ない材料を選ぶことが重要である。
【００２４】
上記ヨウ化物分解法で原料として使用する粗Ｔｉ材としては、クロール法、ハンター法、溶融塩電解法等の各種製造方法によって得られたＴｉ材を適用することが可能であるが、溶融塩電解法によって得たＴｉ材を用いることが好ましい。これはヨウ化物分解法により精製したＴｉの純度は原料の純度をある程度反映するため、より純度の高いＴｉ材が得られる溶融塩電解法を利用することにより、さらに高純度化が達成されるためである。
【００２５】
本発明の第１の製造方法においては、上記ヨウ化物分解法によって粗Ｔｉ材の精製を行った後、例えば5×10-5mbar以下というような高真空下で電子ビーム溶解（以下、ＥＢ溶解と記す）することにより、最終的にＡｌやＮａ、Ｋが除去され、高純度Ｔｉ材が得られる。ＥＢ溶解は、蒸気圧の差を利用して不純物を分離する方法であり、特に蒸気圧の高いＡｌ、Ｎａ、Ｋ等の精製効果が高い。
【００２６】
ＥＢ溶解炉においては、炉内を5×10-5mbar以下、好ましくは2×10-5mbar以下の真空度に保持し、かつフレオンバッフルで拡散ポンプオイルの炉内への混入を防止しつつ、Ｔｉ材のＥＢ溶解を行うことが好ましい。また、ＥＢ溶解時における操作条件は格別限定されるものではないが、Ｎａ、Ｋの精製効果や酸素の汚染吸収を考慮して、溶解速度を選定することが求められる。例えば1.75kg／時間〜2.3kg／時間程度が好ましい条件である。なお、ＥＢ溶解時の電極はそれぞれの金属材が析出したフィラメントを直接使用する。
【００２７】
このようにヨウ化物分解法で精製されたＴｉ材は、ＥＢ溶解によりさらに精製される。また、溶解は高真空下で行われるため、酸素や窒素による汚染も少なく、高純度のＴｉ材が得られる。
【００２８】
次に、本発明の第２の高純度Ｔｉ材の製造方法について述べる。この第２の製造方法においては、まず溶融塩電解法によって粗Ｔｉ粒を作製する。原料のＴｉ材料としては、例えばスポンジＴｉを用いる。また、電解浴としてはＫＣｌ−ＮａＣｌ等が好ましい。電解温度は730℃〜755℃、電圧は6.0V〜8.0V程度が好適である。ここで、溶融塩電解法によって得られる粗Ｔｉ粒は、表面近傍にＡｌを含む金属元素や酸素等の不純物が集中して存在するため、この表面汚染層を選択的に除去する。
【００２９】
この表面汚染層の除去方法としては、
(a) 酸やアルカリ等による表面処理法、
(b) 表面層だけヨウ素、フッ素、塩素、臭素等のハロゲンと反応させて揮発分離する方法、
等が例示される。
【００３０】
上記(a)の方法は、表面層の再汚染（特に酸素）を防止する上で、アルゴンガス雰囲気のような不活性雰囲気中で処理した後、純水で洗浄、乾燥することにより行うことが好ましい。使用する処理液としては、フッ酸、硝酸、塩酸、あるいはこれらの混酸等の酸液や、水酸化ナトリウム溶液のようなアルカリ溶液が用いられる。また、溶融塩電解法によれば、重金属類の除去を比較的容易に行うことが可能であるため、表面近傍に存在するＡｌのみを選択的に除去するようにしてもよい。この場合には、塩酸や水酸化ナトリウム溶液が効果的である。
【００３１】
また、上記(b)の方法は、例えば図１に示したヨウ化物分解法による精製装置内に溶融塩電解法によって得られた粗Ｔｉ材を収容し、ハロゲンをガス状態で導入した後、反応容器内の温度を上げて一定時間保持することにより、粗Ｔｉ材の表面とハロゲンとを反応させ、この生成物を吸引除去することによって実施される。反応容器温度が充分に高い場合、ほとんどの金属不純物のハロゲン化物は蒸気圧が高いことから、容易に反応容器外に運び出される。このような操作を繰り返し行うことによって、粗Ｔｉ材表面の汚染層は徐々に取り除かれる。
【００３２】
これらの方法によって除去する表面汚染層は表面から5μm以上とすることが好ましく、さらに好ましくは10μm以上である。また、比較的粒径の大きいＴｉ粒を選択して用いることにより、比表面積が小さくなることから、Ａｌを含む不純物量を相対的に減少させることができる。これにより、表面汚染層の除去がより効果的に行える。また、表面汚染層の除去処理後に篩分けを実施し、比較的粒径の大きいＴｉ粒を選択的に使用しても、同様な効果が得られる。
【００３３】
このようにして表面汚染層の除去処理後に、前記した第１の製造方法と同様に、高真空下でＥＢ溶解し、最終的に内部のＡｌやＮａ、Ｋ等の除去を行い、高純度Ｔｉ材を得る。ここで、通常ＥＢ溶解を行う際には、得られたＴｉ粒をプレス成形によって圧縮して固形化し、これを電極としてＥＢ溶解することが考えられる。しかし、その場合は工具、成形時の変形による再汚染の発生が考えられるため、本発明においてはこの再汚染を防止するために、Ｔｉ粒をそのまま真空中でバイブレーター式グラニュー投入した後、ＥＢ溶解を実施することが好ましい。
【００３４】
また、上記した溶融塩電解により得たＴｉ材の表面汚染層の除去処理は、上記第１の製造方法において溶融塩電解によるＴｉ材を原料Ｔｉ材として用いる際にも有効な処理である。つまり、表面汚染層の除去処理を施した溶融塩電解によるＴｉ材をヨウ化物分解法によって精製する。次に、この精製されたＴｉ材をＥＢ溶解する。これにより、ヨウ化物分解法による精製効率をよりいっそう高めることが可能となる。なお、ヨウ化物分解法の前処理としては、同一装置内で実施することが可能であることから、上記(b)の方法を採用することが好ましい。
【００３５】
このようにして、第１の方法または第２の方法のいずれかを採用して得られるＴｉ材は、Ａｌ含有量が10ppm以下を満足すると共に、他の不純物についても同様に低減され、高純度を満足するものとなる。他の不純物は、例えば酸素含有量が300ppm 以下、さらに250ppm以下（さらに好ましくは200ppm以下）、Ｆｅ、Ｎｉ、Ｃｒの各元素の含有量がそれぞれ10ppm以下（さらに好ましくは5ppm以下）、Ｎａ、Ｋの各元素の含有量がそれぞれ0.1ppm以下（さらに好ましくは0.05ppm以下）となる。
【００３６】
本発明における配線膜は、以下のようにして得られる。まず、上記した製造方法により得た高純度Ｔｉ材を、それらの再汚染を防止しつつ、任意の形状に冷間鍛造する。上記鍛造工程はガス吸収性の高いＴｉ材の性質を考慮し、吸収ガスによる再汚染を防止する上で、冷間（室温近傍）で行うことが好ましい。このように、冷間での加工が可能となるのは、高純度を満足させることによって、加工性が向上するためである。この後、機械加工によって所定のターゲット形状に加工する。このようなスパッタターゲットを用いて薄膜を成膜することにより配線膜が得られる。
【００３７】
【実施例】
次に、本発明のスパッタターゲットの具体的な実施例およびその評価結果について説明する。まず第１の高純度Ｔｉ材の製造方法を適用した各例について述べる。
【００３８】
実施例１
原料となる粗Ｔｉ材として、クロール法により製造したスポンジＴｉを用意した。次いで、このスポンジＴｉを図１に示したヨウ化物分解法を適用した精製装置の反応容器１内に投入し、ヨウ素を0.2g/ｌの割合で収容した。そして、フィラメント５の温度を1400℃に、また反応容器１の温度を600℃に設定し、上記スポンジＴｉをヨウ化物分解法によって精製した。精製開始時のフィラメント５の径は2mmであり、これが約30mmとなるまでＴｉを析出させた。
【００３９】
次に、上記Ｔｉを析出させたフィラメントをＥＢ溶解用原料として用い、炉内を1×10-5mbarの高真空にし、フレオンバッフルで拡散ポンプオイルの混入を防ぎ、20kV、フィラメント電流1.5A〜2.0A、ＥＢ出力30kW〜40kW、溶解速度4kg／時間の条件でＥＢ溶解を行って、直径135mmのＴｉインゴットを得た。
【００４０】
また、上記Ｔｉインゴットを冷間（室温付近）で鍛造し、機械研削によって所定形状に加工してスパッタターゲットを作製した。このようにして得たＴｉターゲットの各不純物量を測定した。その結果を表１に示す。
【００４１】
実施例２
上記実施例１における粗Ｔｉ材を、溶融塩電解法によって得た針状Ｔｉに代える以外は、上記実施例１と同一条件でヨウ化物分解およびＥＢ溶解を行い、Ｔｉインゴットを作製し、さらにＴｉターゲットを作製した。このようにして得たＴｉターゲットの分析結果を表１に併せて示す。
【００４２】
実施例３
まず、上記実施例２で粗Ｔｉ材として用いた溶融塩電解法による針状Ｔｉを、フッ酸、硝酸、塩酸および水を2:1:1:196の比率で混合した混酸に10分間浸漬し、表面汚染層の除去処理を行った。この後、流水で充分に洗浄して原料Ｔｉ材とした。なお、酸処理による表面汚染層の除去量は表面から約15μmとした。
【００４３】
次に、上記酸処理を施したＴｉ材を用いて、実施例１と同一条件でヨウ化物分解およびＥＢ溶解を行ってＴｉインゴットを作製し、さらにＴｉターゲットを作製した。このようにして得たＴｉターゲットの分析結果を表１に併せて示す。
【００４４】
実施例４
まず、図１に示したヨウ化物分解法を適用した精製装置の反応容器１内に、上記実施例２で粗Ｔｉ材として用いた溶融塩電解法による針状Ｔｉを投入し、真空排気した後にヨウ素をガス状態で導入し、600℃で10分間保持して針状Ｔｉ表面とヨウ素とを反応させた。この後、真空排気を行って反応生成物を除去した。以上の操作を3回繰り返し行って表面汚染層を除去した。なお、ヨウ素による表面汚染層の除去量は表面から約15μmとした。また、使用した精製装置は、図示を省略したヨウ化物トラップ機構を介して反応容器１に接続された排気系を有するものである。
【００４５】
次に、上記表面汚染層の除去処理に引き続いてフィラメント５に通電し、実施例１と同一条件でヨウ化物分解を行い、さらにＥＢ溶解を行ってＴｉインゴットを作製した。この後、Ｔｉターゲットを作製した。このようにして得たＴｉターゲットの分析結果を表１に併せて示す。なお、表１に示す比較例１、２は、それぞれ上記実施例１、２で用いた粗Ｔｉ材の分析結果である。
【００４６】
【表１】

Figure 0003621582
表１の結果から明らかなように、上記各実施例によるＴｉ材は、半導体素子の電極、コンタクト部、バリヤ層等の特性に悪影響を及ぼすＡｌの含有量が少なく、また他の不純物も低減された高純度を満足するものであることが分る。
【００４７】
次に、上記した実施例および比較例に基づくＴｉターゲットをそれぞれ用いて、金属シリサイド膜からなる配線網を半導体基板上に形成することによって、半導体素子を作製してその特性を評価した。具体的な製造方法と評価方法、およびその結果について、以下に述べる。
【００４８】
まず、各金属ターゲット中のＡｌの影響を評価した結果について説明する。図２に示すように、n-Ｓｉ基板１１に設けられた多結晶Ｓｉ層１２上に、上記した各実施例と同様にして作製した、Ａｌ含有量が異なる3種類のＴｉターゲットをそれぞれ用いて、膜厚60nmのＴｉ膜をスパッタ法によって各々成膜した。次いで、所望の回路パターンに応じて不要部分をエッチング処理によって除去した後、残存する部分に 2段アニール処理を施すことによってシリサイド化し、多結晶Ｓｉ層１２上にＴｉシリサイド膜（ＴｉＳｉ2膜）１３を形成すると同時に、ソース領域１４およびドレイン領域１５をシリサイド化し、それぞれダイオードを作製した。なお、図中１６はＳｉＯ2膜である。
【００４９】
用いたＴｉターゲット中のＡｌ濃度は、54ppm、3ppm、1ppm以下である。また、他の不純物量は同等とした。このようにして得た各ダイオードに逆バイアス電圧を印加しリーク電流を測定した。その結果を図３に示す。
【００５０】
図３から明らかなように、ターゲット中のＡｌ濃度が増加することによって、リーク電流も増加することが分る。なお、同様の測定を各ターゲットを用いて作製した10個のダイオードについて行ったところ、それぞれ同じ傾向を示した。すなわち、上記実施例で得られた低Ａｌ含有量のＴｉ材を用いてスパッタターゲットを作製し、そのＴｉターゲットを用いて目的とする薄膜を形成することによって、高集積化された半導体素子の電極やコンタクト部等を高信頼性のもとで形成することが可能となる。
【００５１】
次に、Ｔｉターゲットの酸素含有量と、それを用いて形成したＴｉＳｉ2膜の比抵抗との関係について説明する。まず、上記実施例と同様にして作製した酸素含有量が異なる6種類のＴｉターゲット（各酸素含有量：80ppm、120ppm、200ppm、300ppm、550ppm、700ppm）をそれぞれ用い、成膜装置内を1×10-5Torrに排気した後にＡｒガスを5×10-3Torrまで導入し、ＤＣマグネトロンスパッタリングによって多結晶Ｓｉ基板上に、成膜速度2.0μm／時間で膜厚0.2μmのＴｉ膜をそれぞれ成膜した。
【００５２】
これらＴｉ膜の比抵抗を測定した後に、それぞれに700℃で30秒間ランプアニールを施し、ＴｉとＳｉとを反応させてＴｉＳｉ2膜をそれぞれ形成した。これらＴｉＳｉ2膜についても同様に比抵抗を測定した。なお、比抵抗は膜抵抗に膜厚を乗じたものであり、膜抵抗を直流4探針法（ナプソン(株)製、RESISTEST-8A）によって測定し求めた。Ｔｉターゲット中の酸素量とＴｉ膜の比抵抗との関係を表２に示す。また、Ｔｉ膜の比抵抗とＴｉＳｉ2膜の比抵抗との関係を図４に示す。
【００５３】
【表２】
Figure 0003621582
表２および図４の結果から明らかなように、Ｔｉターゲット中の酸素量を減らすことによって、Ｔｉ膜の比抵抗を105μΩ・cm未満と低くすることができる。また、Ｔｉ膜の比抵抗を低くすることにより、ＴｉＳｉ2膜の比抵抗を低くすることができる。特に、酸素含有量が300ppm以下のＴｉターゲットを使用することによって、比抵抗15μΩ・cm以下という低抵抗のＴｉＳｉ2膜が得られる。そして、ＴｉＳｉ2膜を低抵抗化することは、半導体素子における信号の遅延を防止することを意味し、より信頼性の高い半導体素子を得ることが可能となる。
【００５４】
次に、第２の高純度Ｔｉ材の製造方法を適用した各例について説明する。
実施例５
まず、ＫＣｌ−ＮａＣｌ電解浴（ＫＣｌ：16重量％、ＮａＣｌ：84重量％）中にスポンジＴｉからなる電極を投入し、電解温度755℃、電流200A、電圧80Vで溶融塩電解し、粒状の針状粗Ｔｉ材を作製した。次に、上記針状粗Ｔｉ材に対して塩酸水溶液（50％）による表面層の除去処理を施した。この酸処理は、アルゴン雰囲気中において上記塩酸水溶液中に時間を変化させて浸漬し、その後純水により洗浄し、乾燥させることによって行った。このようにして、酸処理による表面層の除去量が異なる数種のＴｉ材を作製した。
【００５５】
ここで、上記酸処理前の針状粗Ｔｉ材のＡｌ含有量を、表面からの深さとの関係として求めた。その結果を図５に示す。同図から明らかなように、表面から10μm 程度の表層部を除去することによって、著しく不純物量が減少する。
【００５６】
次に、上記酸処理時間を変化させた粗Ｔｉ粒をそれぞれＥＢ溶解用原料として用い、グラニュラー投入機に挿入し、真空中で汚染を防止しながらＥＢ溶解炉に投入した。炉内を1×10-5mbarの高真空にし、フレオンバッフルで拡散ポンプオイルの混入を防ぎ、20kV、フィラメント電流1.3A〜1.5A、ＥＢ出力26kW〜30kW、溶解速度4kg/時間の条件でＥＢ溶解を行って、直径135mmのインゴットをそれぞれ作製した。
【００５７】
このようにして得た各Ｔｉ材の不純物量を測定した。Ａｌ含有量と酸処理による除去量との関係を表３に示す。なお、他の不純物量はいずれもＦｅ、Ｎｉ、Ｃｒの各元素の含有量が1ppm以下、Ｎａ、Ｋの各元素の含有量が0.01ppm以下、酸素含有量が200ppm以下であった。
【００５８】
【表３】
Figure 0003621582
表３の結果から明らかなように、この実施例によれば、溶融塩電解法による粗Ｔｉ材の表面層を除去し、その後ＥＢ溶解することで、半導体素子の電極、コンタクト部等の特性に悪影響を及ぼすＡｌの含有量が少なく、また他の不純物も低減された高純度を満足するＴｉ材が得られることが分る。
【００５９】
次に、本発明の配線膜を使用した半導体パッケージの実施例を説明する。図６は、半導体パッケージの一例の概略構成を示す図である。同図においては、２１は絶縁基板２２上にはんだ層２３によって搭載された半導体チップである。この半導体チップ２１は、Ａｕリード線２４によってリードフレーム２５と電気的に接続されている。また、半導体チップ２１は、Ａｕリード線２４やリードフレーム２５と共に、封止樹脂２６によってモールディングされている。
【００６０】
上記半導体チップ２１は、配線網の一部の形成材料として本発明の配線膜を使用している。この半導体チップ２１の詳細をその製造方法と共に図７を参照して以下に説明する。
【００６１】
まず、p-Ｓｉ基板３１に対して熱酸化を施し、p-Ｓｉ基板３１の表面に熱酸化膜を形成する。次いで、ソース、ゲート、ドレインの各領域を除いて、選択的に酸化処理を行い、フィールド酸化膜３２を形成する。次に、ソース、ドレインの各領域上の熱酸化膜を、レジスト膜の形成とエッチング処理（以下、ＰＥＰ処理と称する）とによって除去する。このＰＥＰ処理によって、ゲート酸化膜３３が形成される。
【００６２】
次に、ソース、ドレインの各領域を除いてレジスト膜を形成した後、p-Ｓｉ基板３１内に不純物元素を注入し、ソース領域３４およびドレイン領域３５を形成する。また、ゲート酸化膜３３上に、ＭｏやＷ等のシリサイド膜３６を形成する。次いで、p-Ｓｉ基板３１の全面に、リンシリケートガラス等からなる絶縁層３７を形成した後、ＰＥＰ処理によってソース領域３４およびドレイン領域３５上のリンシリケートガラス層３７を除去する。次に、リンシリケートガラス層３７を除去した、ソース領域３４およびドレイン領域３５上に、ＴｉＮ膜、ＺｒＮ膜、ＨｆＮ膜等からバリヤ層３８をそれぞれ形成する。
【００６３】
この後、Ａｌ蒸着膜３９を全面に形成し、ＰＥＰ処理を施すことによって、所望形状の配線層を形成する。また、全面にＳｉ3Ｎ4等からなる絶縁保護膜４０を形成した後、その一部にＰＥＰ処理によりＡｕリード線（２４）のボンディング用の開口部を形成して、半導体チップ（２１）が完成する。
【００６４】
本発明の配線膜で電極やコンタクト部を形成することによって、配線密度が微細化された場合においても健全な電極やコンタクト部を得ることができる。これは電極やコンタクト部内の不純物濃度、すなわちＡｌ濃度をはじめとして酸素濃度、アルカリ濃度、重金属濃度を極めて低くすることができるためである。これにより、信頼性の高い半導体パッケージを得ることが可能となる。
【００６５】
なお、上記実施例ではＤＩＰを例として説明したが、ＱＦＰやＰＧＡ等においても同様な効果が得られる。
【００６６】
【発明の効果】
以上説明したように、本発明によればＡｌ量を極めて減少させたＴｉ材を簡易な方法で、再現性よく得ることが可能となる。このようなＴｉ材をスパッタ法におけるターゲット材として使用することにより、高集積化された半導体素子の電極、コンタクト部等に好適な金属膜や金属化合物膜からなる配線膜を再現性よく得ることが可能となる。よって、半導体素子や半導体パッケージの信頼性向上に大きく寄与する。
【図面の簡単な説明】
【図１】本発明で高純度金属材の製造に使用するヨウ化物分解法を適用した精製装置の一例を示す図である。
【図２】本発明の実施例で作製したダイオードの構成を説明するための図である。
【図３】本発明の実施例で作製したＴｉターゲット中のＡｌ量とそれを用いて形成したＴｉＳｉ2膜を有するダイオードのリーク電流との関係を示すグラフである。
【図４】本発明の一実施例で成膜したＴｉ膜の比抵抗とそれを用いて形成したＴｉＳｉ2膜の比抵抗との関係を示すグラフである。
【図５】本発明の一実施例における溶融塩電解法によるＴｉ材の表面からの距離とＡｌ量との関係を示すグラフである。
【図６】本発明の一実施例による半導体パッケージの概略構成を示す断面図である。
【図７】図６に示した半導体パッケージに用いた半導体チップの概略構成を示す断面図である。
【符号の説明】
１１……n-Ｓｉ基板
１２……多結晶Ｓｉ層
１３……金属シリサイド膜
１４……ソース領域
１５……ドレイン領域
１６……ＳｉＯ2 膜
２１……半導体チップ
２２……絶縁基板
２４……Ａｕリード線
２５……リードフレーム
２６……封止樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention provides a sputtering target used for forming, for example, electrodes and contact portions of semiconductor elements.ToRelated.
[0002]
[Prior art]
As a material for forming a wiring layer or an electrode of a semiconductor element such as LSI, a silicide compound of a refractory metal such as Mo, W, Ta, Ti, Zr, or Hf is used in addition to Al. High integration of semiconductor elements tends to be further advanced, and there is a concern that the wiring structure is further miniaturized and various problems occur.
[0003]
For example, in Al wiring, since the wiring is miniaturized and the current density is increased, Al atoms are transported in the direction of movement of electrons, causing electromigration and increased heat generation. As a result, there arises a problem that disconnection is likely to occur in the Al wiring. Further, an increase in wiring resistance due to the miniaturization of wiring causes a signal delay problem. Therefore, Ti silicide is particularly attracting attention as a wiring material and an electrode material because of its high melting point and low resistance.
[0004]
When Ti silicide is used as an electrode, for example, a Ti thin film is first formed on a polysilicon film by sputtering or the like. Next, the Ti thin film is subjected to a heat treatment to silicide Ti. Such a so-called polycide structure is used. At the same time, attempts have been made to lower the contact resistance by making the contact portion Ti silicide in a self-aligning manner. Further, a TiN film or the like is interposed as a diffusion barrier layer in the contact portion in order to prevent Si from being deposited in the Al wiring. For this reason, Al / TiN / TiSi2A laminated structure such as is used.
[0005]
As mentioned above, TiSi2A sputtering method is used to form the film. For this reason, it is essential to produce a target using a Ti material. In this case, it is important that the Ti target has high purity. For example, in the case where oxygen is contained as an impurity in the Ti target, the electric resistance of the formed thin film increases, resulting in an accident such as signal delay or wiring disconnection. Further, heavy metals such as Fe, Ni, and Cr gather at the interface of the laminated film to form a deep level, which causes junction leakage. Alkali metals such as Na and K easily move in Si and degrade device characteristics.
[0006]
By the way, as a manufacturing method of the Ti material constituting the Ti target, TiCl is generally used.FourA method of thermally reducing a Ti compound such as Na or Mg using a method called a Kroll method or a Hunter method, or using a salt such as KCl or NaCl. A molten salt electrolysis method or the like is employed. Due to recent advances in metal refining technology and management of manufacturing processes, contamination of heavy metals and other impurities has been minimized.
[0007]
[Problems to be solved by the invention]
However, TiSi used for electrodes and contact parts using Ti targets that reduce the amount of heavy metals as much as possible.2Even when a film or the like is formed, there is a problem that junction leakage cannot be sufficiently prevented due to miniaturization of wiring. This becomes a factor of lowering the reliability of the semiconductor element. Such a problem is expected to become a larger problem as the degree of integration of semiconductor elements advances.
[0008]
The present invention has been made to cope with such a problem, and sufficiently prevents the occurrence of junction leakage and the like when forming electrodes and contact portions of highly integrated semiconductor elements, and wiring. The purpose is to provide a sputtering target that achieves low resistanceHaveThe
[0009]
[0010]
[Means for Solving the Problems]
The sputter target of the present invention isAl content is 10ppm Hereinafter, the content of each element of Fe, Ni and Cr is 10ppm Hereinafter, the content of each element of Na and K is 0.1ppm Hereinafter, the content of each element of U and Th 0.001ppm Hereinafter, the oxygen content is 300ppm belowA sputtering target made of a high-purity Ti material, and the inside of the film forming apparatus in which the target is arranged is 1 × 10-FiveAfter exhausting to Torr, Ar gas is 5 × 10-3Introduced up to Torr, the resistivity of Ti film deposited on a polycrystalline Si substrate by DC magnetron sputtering at a film deposition rate of 2 μm / hour to a film thickness of 0.2 μm (specific resistance is the film resistance multiplied by the film thickness. Yes, Ti resistance is 105μΩ · cm or less (measured with 4 probes)Is obtainedIt is characterized by that.
[0011]
[0012]
[0013]
[0014]
The high-purity Ti material in which the amount of Al used in the present invention is extremely reduced was able to effectively reduce Al by using the iodide decomposition method, and was obtained by the molten salt electrolysis method It has been found that Al contained in coarse Ti grains etc. is concentrated particularly on the surface layer part, and that Al can be effectively reduced by removing this using surface treatment technology. Has been achieved.Furthermore, according to the above-described method, the amount of other impurity elements, that is, the oxygen content, the contents of Fe, Ni, and Cr, the contents of Na and K, and the contents of U and Th can also be reduced. .
[0015]
In the present invention, for example, a crude Ti material is purified by an iodide decomposition method, or a surface treatment is applied to a crude Ti material obtained by a molten salt electrolysis method to remove a contaminated layer present on the surface of the crude Ti material. After that, since the Ti material is obtained by performing electron beam melting under high vacuum, the Al content is 10 ppm or less.In addition, the oxygen content, the content of each element of Fe, Ni, Cr, the content of each element of Na, K, the content of each element of U, ThA reduced Ti material can be obtained. Thus, the Al contentAnd other impurity element contentBy using a target made of high purity Ti material with reduced resistance, it is possible to reduce the specific resistance as well as prevent junction leakage and functional degradation by forming electrodes and contact parts of semiconductor elements. It becomes. Therefore, a semiconductor element and a semiconductor package with excellent reliability can be obtained.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments for carrying out the present invention will be described in detail.
[0017]
The high-purity titanium (Ti) material used in the present invention is based on the fact that the Al content is 10 ppm or less, but other impurities are similarly reduced. For example, the oxygen content isTo lower the specific resistance of the Ti film obtained by sputtering, specifically 105 μΩ ・ cm To be 300ppm It is said that250ppm or lessIt is preferable thatThe content of each element of Fe, Ni and Cr is 10 ppm or less, and the content of each element of Na and K is 0.1 ppm or lessIt is said that.U and Th contents are both 0.001 ppm or lessHas been.
[0018]
Here, the content of Al is defined in the above range because when the Al content in the target used when forming the electrode and contact part of the semiconductor element with the compound of Ti exceeds 10 ppm, the element failure due to leakage is caused. This is because the frequency increases rapidly. This has been clarified for the first time by the present inventors. A more preferable range of the Al content is 5 ppm or less, and further preferably 1 ppm or less.
[0019]
Such a high-purity Ti material can be obtained with good reproducibility, for example, by applying the following first manufacturing method and second manufacturing method. The first manufacturing method includes a step of refining the crude Ti material by an iodide decomposition method, and a step of melting the purified Ti material by electron beam under high vacuum. The second manufacturing method includes a step of subjecting the rough Ti material obtained by the molten salt electrolysis method to a surface treatment, removing a contaminated layer existing on the surface of the rough Ti material, and the surface treatment. And a step of melting the rough Ti material with an electron beam under high vacuum.
[0020]
First, the first manufacturing method will be described in detail. In the first production method, first, a crude Ti material is purified by an iodide decomposition method. FIG. 1 is a diagram showing an example of a Ti material refining apparatus using an iodide decomposition method. A reaction vessel 1 containing raw material raw Ti material and iodine is installed in a thermostatic chamber 2, and a filament 5 connected to a power source 4 via connectors 3 a and 3 b is arranged in the reaction vessel 1. Has been.
[0021]
The iodide decomposition method is a kind of chemical transport method, and Ti is purified by utilizing the reactions of the following formulas (1) and (2).
[0022]
Ti + 2I2  → TiIFour    … (1)
(100 ℃ ～ 250 ℃ or 450 ℃ ～ 600 ℃)
TiIFour  → Ti + 2I2    … (2)
(1100 ℃ ~ 1500 ℃)
That is, raw raw Ti material and iodine are charged into the reaction vessel 1, and the inside of the reaction vessel 1 is heated to 100 ° C to 250 ° C while the filament 5 is heated to a temperature in the range of 1100 ° C to 1500 ° C by electric heating. Or hold | maintain at the temperature of 450 to 600 degreeC. As a result, first, the raw crude Ti material and iodine react according to the above formula (1), and TiIFourIs generated. This TiIFourSince it is a volatile substance, when it reaches the filament 5, it is decomposed again into Ti and iodine according to the above equation (2), and only Ti precipitates on the filament 5. Of the impurities in the raw material, most of the elements that are less reactive than Ti remain in the raw material. In addition, even with impurities that easily form iodide, an element having a low vapor pressure at the above-mentioned reaction vessel temperature does not enter the filament, and even with an iodide having a sufficient vapor pressure, the pressure in the reaction vessel By adjusting the dissociation temperature, mixing into the filament can be prevented.
[0023]
As described above, the iodide decomposition method has an advantage that the concentration of the specific impurity can be effectively reduced by adjusting parameters such as the reaction vessel temperature, the vessel internal pressure, and the filament temperature. And about Al, since the reactivity with iodine is sufficiently lower than Ti in the temperature range in the reaction vessel of the above formula (1), it can be efficiently removed from Ti. In this way, Ti is purified by the process of Ti iodide generation and dissociation reaction, and a Ti material with a significantly reduced amount of Al is obtained. In this case, it is important to select a raw material having as little Al component as possible and to select a material having a low Al content for the reaction vessel.
[0024]
As the crude Ti material used as a raw material in the iodide decomposition method, it is possible to apply a Ti material obtained by various production methods such as a crawl method, a hunter method, and a molten salt electrolysis method. It is preferable to use a Ti material obtained by the method. This is because the purity of Ti refined by the iodide decomposition method reflects the purity of the raw material to some extent, so that even higher purity can be achieved by using the molten salt electrolysis method that provides a Ti material with higher purity. It is.
[0025]
In the first production method of the present invention, after purification of the crude Ti material by the iodide decomposition method, for example, 5 × 10 5-FiveBy performing electron beam melting (hereinafter referred to as EB melting) under a high vacuum of mbar or less, Al, Na, and K are finally removed, and a high-purity Ti material is obtained. EB dissolution is a method for separating impurities by utilizing a difference in vapor pressure, and has a particularly high purification effect for Al, Na, K, etc. having a high vapor pressure.
[0026]
In the EB melting furnace, the inside of the furnace is 5 × 10-Fivembar or less, preferably 2 × 10-FiveIt is preferable to carry out EB melting of the Ti material while maintaining the degree of vacuum below mbar and preventing the diffusion pump oil from being mixed into the furnace with a freon baffle. Further, the operating conditions during EB dissolution are not particularly limited, but it is required to select a dissolution rate in consideration of the purification effect of Na and K and the absorption and contamination of oxygen. For example, about 1.75 kg / hour to 2.3 kg / hour is a preferable condition. In addition, the electrode at the time of EB melt | dissolution uses the filament which each metal material deposited directly.
[0027]
Thus, the Ti material purified by the iodide decomposition method is further purified by EB dissolution. Moreover, since melting is performed under high vacuum, there is little contamination with oxygen or nitrogen, and a high-purity Ti material can be obtained.
[0028]
Next, the second method for producing a high purity Ti material of the present invention will be described. In the second manufacturing method, first, coarse Ti grains are prepared by a molten salt electrolysis method. For example, sponge Ti is used as the raw Ti material. As the electrolytic bath, KCl—NaCl or the like is preferable. The electrolysis temperature is preferably 730 ° C. to 755 ° C., and the voltage is preferably 6.0 V to 8.0 V. Here, since the coarse Ti particles obtained by the molten salt electrolysis method have impurities such as metal elements including Al and oxygen concentrated in the vicinity of the surface, the surface contamination layer is selectively removed.
[0029]
As a method of removing this surface contamination layer,
(a) surface treatment with acid or alkali,
(b) A method in which only the surface layer is volatilized and separated by reacting with a halogen such as iodine, fluorine, chlorine or bromine,
Etc. are exemplified.
[0030]
The method (a) can be performed by treating the surface layer in an inert atmosphere such as an argon gas atmosphere, washing with pure water and drying to prevent re-contamination (especially oxygen) of the surface layer. preferable. As the treatment liquid to be used, an acid solution such as hydrofluoric acid, nitric acid, hydrochloric acid, or a mixed acid thereof, or an alkaline solution such as a sodium hydroxide solution is used. Moreover, according to the molten salt electrolysis method, it is possible to remove heavy metals relatively easily, so only Al present in the vicinity of the surface may be selectively removed. In this case, hydrochloric acid or sodium hydroxide solution is effective.
[0031]
In the method (b), for example, the crude Ti material obtained by the molten salt electrolysis method is accommodated in the purification apparatus by the iodide decomposition method shown in FIG. By raising the temperature in the container and holding it for a certain period of time, the surface of the crude Ti material reacts with the halogen, and this product is removed by suction. When the reaction vessel temperature is sufficiently high, most halides of metal impurities have a high vapor pressure and are easily carried out of the reaction vessel. By repeating such an operation, the contaminated layer on the surface of the rough Ti material is gradually removed.
[0032]
The surface contamination layer to be removed by these methods is preferably 5 μm or more from the surface, more preferably 10 μm or more. Further, by selecting and using Ti particles having a relatively large particle size, the specific surface area becomes small, so that the amount of impurities including Al can be relatively reduced. As a result, the surface contamination layer can be removed more effectively. Further, the same effect can be obtained by performing sieving after the removal treatment of the surface contamination layer and selectively using Ti particles having a relatively large particle size.
[0033]
After removing the surface contamination layer in this manner, as in the first manufacturing method described above, EB is dissolved under high vacuum, and finally, Al, Na, K and the like inside are removed to obtain high purity Ti. Get the material. Here, when performing EB melting | dissolving normally, it is possible to compress and solidify the obtained Ti particle | grains by press molding, and melt | dissolve EB by using this as an electrode. However, in this case, recontamination due to deformation during tooling and molding can be considered. Therefore, in the present invention, in order to prevent this recontamination, Ti particles are directly put into a vibrator granule in a vacuum, and then EB melting is performed. It is preferable to implement.
[0034]
In addition, the removal treatment of the surface contamination layer of the Ti material obtained by the molten salt electrolysis described above is an effective treatment even when the Ti material obtained by the molten salt electrolysis is used as the raw material Ti material in the first manufacturing method. That is, the Ti material by molten salt electrolysis that has been subjected to the removal treatment of the surface contamination layer is purified by the iodide decomposition method. Next, the purified Ti material is EB-dissolved. Thereby, it becomes possible to further improve the purification efficiency by the iodide decomposition method. As the pretreatment for the iodide decomposition method, it is possible to carry out in the same apparatus, and therefore it is preferable to adopt the method (b).
[0035]
In this way, the Ti material obtained by adopting either the first method or the second method has an Al content of 10 ppm or less, and other impurities are similarly reduced, resulting in high purity. Will be satisfied. Other impurities, for example oxygen content300ppm Below, further250 ppm or less (more preferably 200 ppm or less), the content of each element of Fe, Ni, Cr is 10 ppm or less (more preferably 5 ppm or less), and the content of each element of Na, K is 0.1 ppm or less (more preferably) Is 0.05 ppm or less).
[0036]
The present inventionInThe wiring film is obtained as follows.Be. First, the high-purity Ti material obtained by the above-described manufacturing method is cold-forged into an arbitrary shape while preventing re-contamination thereof. The forging step is preferably performed in the cold (near room temperature) in consideration of the property of the Ti material having a high gas absorbency, in order to prevent recontamination by the absorbed gas. The reason why cold processing is possible is that workability is improved by satisfying high purity. Thereafter, it is processed into a predetermined target shape by machining. By forming a thin film using such a sputter targetDistributionA wire membrane is obtained.
[0037]
【Example】
Next, the sputter target of the present inventionofSpecific examples and evaluation results thereof will be described. First, each example to which the first high-purity Ti material manufacturing method is applied will be described.
[0038]
Example 1
Sponge Ti manufactured by a crawl method was prepared as a raw Ti material. Next, this sponge Ti was put into the reaction vessel 1 of the purification apparatus to which the iodide decomposition method shown in FIG. 1 was applied, and iodine was accommodated at a rate of 0.2 g / l. And the temperature of the filament 5 was set to 1400 degreeC, the temperature of the reaction container 1 was set to 600 degreeC, and the said sponge Ti was refine | purified by the iodide decomposition method. The diameter of the filament 5 at the start of refining was 2 mm, and Ti was deposited until it became about 30 mm.
[0039]
Next, the filament on which Ti is deposited is used as a raw material for EB melting, and the inside of the furnace is 1 × 10 6.-FiveA high vacuum of mbar is used to prevent mixing of diffusion pump oil with a freon baffle, and EB melting is carried out under the conditions of 20 kV, filament current 1.5 A to 2.0 A, EB output 30 kW to 40 kW, and dissolution rate 4 kg / hour. A Ti ingot was obtained.
[0040]
Further, the Ti ingot was forged in the cold (around room temperature) and processed into a predetermined shape by mechanical grinding to produce a sputter target. Each impurity amount of the Ti target thus obtained was measured. The results are shown in Table 1.
[0041]
Example 2
Except for replacing the crude Ti material in Example 1 above with acicular Ti obtained by the molten salt electrolysis method, iodide decomposition and EB dissolution were performed under the same conditions as in Example 1 above to produce a Ti ingot. A target was produced. The analysis results of the Ti target thus obtained are also shown in Table 1.
[0042]
Example 3
First, the needle-like Ti by the molten salt electrolysis method used as the crude Ti material in Example 2 was immersed in a mixed acid in which hydrofluoric acid, nitric acid, hydrochloric acid and water were mixed at a ratio of 2: 1: 1: 196 for 10 minutes. The surface contamination layer was removed. Thereafter, it was sufficiently washed with running water to obtain a raw material Ti material. The removal amount of the surface contamination layer by acid treatment was about 15 μm from the surface.
[0043]
Next, using the above-mentioned acid-treated Ti material, iodide decomposition and EB dissolution were performed under the same conditions as in Example 1 to produce a Ti ingot, and further a Ti target was produced. The analysis results of the Ti target thus obtained are also shown in Table 1.
[0044]
Example 4
First, acicular Ti by molten salt electrolysis method used as a crude Ti material in Example 2 was put into the reaction vessel 1 of the purification apparatus to which the iodide decomposition method shown in FIG. Iodine was introduced in a gas state and held at 600 ° C. for 10 minutes to react the needle-like Ti surface with iodine. Thereafter, the reaction product was removed by evacuation. The above operation was repeated three times to remove the surface contamination layer. The removal amount of the surface contamination layer with iodine was about 15 μm from the surface. Moreover, the used refiner | purifier has an exhaust system connected to the reaction container 1 through the iodide trap mechanism which abbreviate | omitted illustration.
[0045]
Next, the filament 5 was energized following the surface contamination layer removal treatment, iodide decomposition was performed under the same conditions as in Example 1, and EB dissolution was further performed to produce a Ti ingot. Thereafter, a Ti target was produced. The analysis results of the Ti target thus obtained are also shown in Table 1. In addition, Comparative Examples 1 and 2 shown in Table 1 are analysis results of the crude Ti material used in Examples 1 and 2, respectively.
[0046]
[Table 1]
Figure 0003621582
As is apparent from the results in Table 1, the Ti material according to each of the above examples has a small Al content that adversely affects the characteristics of the electrodes, contact portions, barrier layers, etc. of the semiconductor element, and other impurities are also reduced. It can be seen that the high purity is satisfied.
[0047]
Next, by using the Ti target based on each of the above-described examples and comparative examples, a wiring network made of a metal silicide film was formed on the semiconductor substrate, thereby producing a semiconductor element and evaluating its characteristics. Specific manufacturing methods and evaluation methods, and the results are described below.
[0048]
First, the results of evaluating the influence of Al in each metal target will be described. As shown in FIG. 2, on the polycrystalline Si layer 12 provided on the n-Si substrate 11, three types of Ti targets having different Al contents prepared in the same manner as the above-described examples were used. Each Ti film having a film thickness of 60 nm was formed by sputtering. Next, after unnecessary portions are removed by etching according to a desired circuit pattern, the remaining portions are silicided by performing a two-step annealing treatment, and a Ti silicide film (TiSi) is formed on the polycrystalline Si layer 12.2At the same time as forming (film) 13, the source region 14 and the drain region 15 were silicided, and diodes were respectively produced. In the figure, 16 indicates SiO.2It is a membrane.
[0049]
The Al concentration in the used Ti target is 54 ppm, 3 ppm, or 1 ppm or less. In addition, other impurity amounts were set equal. A reverse bias voltage was applied to each of the diodes thus obtained, and leakage current was measured. The result is shown in FIG.
[0050]
As is apparent from FIG. 3, it can be seen that the leakage current increases as the Al concentration in the target increases. When the same measurement was performed on 10 diodes manufactured using each target, the same tendency was shown. That is, a sputtering target is produced using the Ti material having a low Al content obtained in the above embodiment, and a target thin film is formed using the Ti target, whereby an electrode of a highly integrated semiconductor element is formed. And contact portions can be formed with high reliability.
[0051]
Next, the oxygen content of the Ti target and TiSi formed using it2The relationship with the specific resistance of the film will be described. First, six types of Ti targets (each oxygen content: 80 ppm, 120 ppm, 200 ppm, 300 ppm, 550 ppm, 700 ppm) produced in the same manner as in the above examples and having different oxygen contents were used, respectively, and the inside of the film forming apparatus was 1 × Ten-FiveAfter exhausting to Torr, Ar gas is 5 × 10-3Then, a Ti film having a film thickness of 0.2 μm was formed on the polycrystalline Si substrate by DC magnetron sputtering at a film formation rate of 2.0 μm / hour.
[0052]
After measuring the specific resistance of these Ti films, each was annealed at 700 ° C. for 30 seconds to react Ti and Si to react with TiSi.2Each film was formed. These TiSi2The specific resistance was also measured for the film. The specific resistance is obtained by multiplying the film resistance by the film thickness, and the film resistance was measured by a direct current four-point probe method (RESISTEST-8A, manufactured by Napson Co., Ltd.). Table 2 shows the relationship between the amount of oxygen in the Ti target and the specific resistance of the Ti film. Also, the resistivity of Ti film and TiSi2The relationship with the specific resistance of the film is shown in FIG.
[0053]
[Table 2]
Figure 0003621582
As is apparent from the results of Table 2 and FIG. 4, the specific resistance of the Ti film can be lowered to less than 105 μΩ · cm by reducing the amount of oxygen in the Ti target. Also, by reducing the specific resistance of the Ti film, TiSi2The specific resistance of the film can be lowered. In particular, the oxygen content300By using a Ti target of ppm or less, TiSi with a low resistivity of 15 μΩ · cm or less2A membrane is obtained. And TiSi2Reducing the resistance of the film means preventing signal delay in the semiconductor element, and a more reliable semiconductor element can be obtained.
[0054]
Next, each example to which the method for producing the second high purity Ti material is applied will be described.
Example 5
First, an electrode made of sponge Ti is put into a KCl-NaCl electrolytic bath (KCl: 16% by weight, NaCl: 84% by weight), molten salt electrolysis is performed at an electrolysis temperature of 755 ° C., a current of 200 A, and a voltage of 80 V, and a granular needle A rough Ti material was produced. Next, the surface layer was removed by an aqueous hydrochloric acid solution (50%) on the acicular coarse Ti material. This acid treatment was performed by immersing in the hydrochloric acid aqueous solution in an argon atmosphere while changing the time, and then washing with pure water and drying. In this way, several kinds of Ti materials having different removal amounts of the surface layer by the acid treatment were produced.
[0055]
Here, the Al content of the acicular coarse Ti material before the acid treatment was determined as a relationship with the depth from the surface. The result is shown in FIG. As is clear from the figure, the amount of impurities is significantly reduced by removing the surface layer of about 10 μm from the surface.
[0056]
Next, the coarse Ti particles having different acid treatment times were used as raw materials for EB melting, inserted into a granular charging machine, and charged into an EB melting furnace while preventing contamination in a vacuum. 1 × 10 inside the furnace-FiveHigh vacuum of mbar, prevention of mixing of diffusion pump oil with Freon baffle, EB melting under conditions of 20kV, filament current 1.3A to 1.5A, EB output 26kW to 30kW, dissolution rate 4kg / hour, diameter 135mm Each ingot was produced.
[0057]
The amount of impurities in each Ti material thus obtained was measured. Table 3 shows the relationship between the Al content and the amount removed by acid treatment. In addition, as for the amount of other impurities, the content of each element of Fe, Ni, Cr was 1 ppm or less, the content of each element of Na, K was 0.01 ppm or less, and the oxygen content was 200 ppm or less.
[0058]
[Table 3]
Figure 0003621582
As is apparent from the results in Table 3, according to this example, the surface layer of the crude Ti material by the molten salt electrolysis method is removed, and then EB dissolution is performed, so that the characteristics of the electrodes, contact portions, etc. of the semiconductor element It can be seen that a Ti material satisfying a high purity in which the content of Al having a bad influence is small and other impurities are reduced can be obtained.
[0059]
Next, an example of a semiconductor package using the wiring film of the present invention will be described. FIG. 6 is a diagram illustrating a schematic configuration of an example of a semiconductor package. In the figure, 21 is a semiconductor chip mounted on an insulating substrate 22 by a solder layer 23. The semiconductor chip 21 is electrically connected to the lead frame 25 by Au lead wires 24. The semiconductor chip 21 is molded with a sealing resin 26 together with the Au lead wire 24 and the lead frame 25.
[0060]
The semiconductor chip 21 uses the wiring film of the present invention as a part of the wiring network. Details of the semiconductor chip 21 will be described below with reference to FIG.
[0061]
First, the p-Si substrate 31 is thermally oxidized to form a thermal oxide film on the surface of the p-Si substrate 31. Next, except for the source, gate, and drain regions, selective oxidation is performed to form a field oxide film 32. Next, the thermal oxide film on the source and drain regions is removed by forming a resist film and performing an etching process (hereinafter referred to as a PEP process). A gate oxide film 33 is formed by this PEP process.
[0062]
Next, after forming a resist film except for the source and drain regions, an impurity element is implanted into the p-Si substrate 31 to form a source region 34 and a drain region 35. Further, a silicide film 36 such as Mo or W is formed on the gate oxide film 33. Next, an insulating layer 37 made of phosphorus silicate glass or the like is formed on the entire surface of the p-Si substrate 31, and then the phosphorus silicate glass layer 37 on the source region 34 and the drain region 35 is removed by PEP treatment. Next, a barrier layer 38 is formed from a TiN film, a ZrN film, an HfN film, or the like on the source region 34 and the drain region 35 from which the phosphorus silicate glass layer 37 has been removed.
[0063]
Thereafter, an Al vapor deposition film 39 is formed on the entire surface, and a PEP process is performed to form a wiring layer having a desired shape. In addition, Si on the entire surfaceThreeNFourAfter forming the insulating protective film 40 made of, etc., an opening for bonding of the Au lead wire (24) is formed in a part of the insulating protective film 40 by PEP processing, and the semiconductor chip (21) is completed.
[0064]
By forming the electrode and the contact portion with the wiring film of the present invention, a sound electrode and contact portion can be obtained even when the wiring density is miniaturized. This is because the impurity concentration in the electrode and the contact portion, that is, the Al concentration, oxygen concentration, alkali concentration, and heavy metal concentration can be made extremely low. This makes it possible to obtain a highly reliable semiconductor package.
[0065]
In the above embodiment, DIP is described as an example, but the same effect can be obtained in QFP, PGA, and the like.
[0066]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a Ti material having an extremely reduced amount of Al with a simple method with good reproducibility. By using such a Ti material as a target material in the sputtering method, it is possible to obtain a wiring film made of a metal film or a metal compound film suitable for electrodes, contact parts, etc. of highly integrated semiconductor elements with good reproducibility. It becomes possible. Therefore, it greatly contributes to improving the reliability of semiconductor elements and semiconductor packages.
[Brief description of the drawings]
FIG. 1 is a view showing an example of a purification apparatus to which an iodide decomposition method used for production of a high purity metal material in the present invention is applied.
FIG. 2 is a diagram for explaining a configuration of a diode manufactured in an example of the present invention.
FIG. 3 shows the amount of Al in a Ti target produced in an example of the present invention and TiSi formed using it.2It is a graph which shows the relationship with the leakage current of the diode which has a film | membrane.
FIG. 4 shows specific resistance of a Ti film formed in an embodiment of the present invention and TiSi formed using the specific resistance.2It is a graph which shows the relationship with the specific resistance of a film | membrane.
FIG. 5 is a graph showing the relationship between the distance from the surface of the Ti material by the molten salt electrolysis method and the Al amount in one example of the present invention.
FIG. 6 is a cross-sectional view showing a schematic configuration of a semiconductor package according to an embodiment of the present invention.
7 is a cross-sectional view showing a schematic configuration of a semiconductor chip used in the semiconductor package shown in FIG. 6;
[Explanation of symbols]
11 …… n-Si substrate
12. Polycrystalline Si layer
13 …… Metal silicide film
14 …… Source area
15 …… Drain region
16 …… SiO2film
21 …… Semiconductor chip
22 …… Insulating substrate
24 …… Au lead wire
25 …… Lead frame
26 …… Sealing resin

Claims (6)

Ａｌ含有量が 10ppm 以下、Ｆｅ、ＮｉおよびＣｒの各元素の含有量が 10ppm 以下、ＮａおよびＫの各元素の含有量が 0.1ppm 以下、ＵおよびＴｈの各元素の含有量が 0.001ppm 以下、酸素含有量が 300ppm 以下の高純度Ｔｉ材からなるスパッタターゲットであって、
前記ターゲットを配置した成膜装置内を1×10-5Torrまで排気した後にＡｒガスを5×10-3Torrまで導入し、ＤＣマグネトロンスパッタリングによって多結晶Ｓｉ基板上に、成膜速度2μm/時間で膜厚0.2μmで成膜したＴｉ膜の比抵抗（比抵抗は膜抵抗に膜厚を乗じたものであり、膜抵抗は4探針により測定）が105μΩ・cm以下であるＴｉ膜が得られるスパッタターゲット。 Al content is 10 ppm or less, Fe, Ni and Cr element content is 10 ppm or less, Na and K element content is 0.1 ppm or less, U and Th element content is 0.001 ppm or less, A sputtering target made of a high-purity Ti material having an oxygen content of 300 ppm or less ,
After evacuating the film forming apparatus in which the target is arranged to 1 × 10 −5 Torr, Ar gas is introduced to 5 × 10 −3 Torr, and the film forming rate is 2 μm / hour on the polycrystalline Si substrate by DC magnetron sputtering. in specific resistance of Ti film formed in a thickness of 0.2 [mu] m (specific resistance are those obtained by multiplying the film thickness in film resistance, the film resistance measured by a four-probe) Ti film obtained is less than 105μΩ · cm sputter target to be. 請求項１記載のスパッタターゲットにおいて、
酸素含有量が250ppm以下のＴｉからなることを特徴とするスパッタターゲット。The sputter target according to claim 1, wherein
A sputter target comprising an Ti having an oxygen content of 250 ppm or less. 請求項１記載のスパッタターゲットにおいて、
Ａｌ含有量が5ppm以下のＴｉからなることを特徴とするスパッタターゲット。The sputter target according to claim 1, wherein
A sputter target comprising an Al content of 5 ppm or less. 請求項１記載のスパッタターゲットにおいて、
Ａｌ含有量が3ppm以下のＴｉからなることを特徴とするスパッタターゲット。The sputter target according to claim 1, wherein
A sputter target comprising an Al content of 3 ppm or less. 請求項１記載のスパッタターゲットにおいて、
Ａｌ含有量が1ppm以下のＴｉからなることを特徴とするスパッタターゲット。The sputter target according to claim 1, wherein
A sputter target comprising Al having an Al content of 1 ppm or less. 請求項１記載のスパッタターゲットにおいて、
ＮａおよびＫの各元素の含有量が0.05ppm以下のＴｉからなることを特徴とするスパッタターゲット。The sputter target according to claim 1, wherein
A sputtering target characterized in that the content of each element of Na and K is Ti of 0.05 ppm or less.
JP17645398A 1990-02-15 1998-06-23 Sputter target Expired - Lifetime JP3621582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17645398A JP3621582B2 (en) 1990-02-15 1998-06-23 Sputter target

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3690890 1990-02-15
JP2-36908 1990-02-15
JP17645398A JP3621582B2 (en) 1990-02-15 1998-06-23 Sputter target

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3018949A Division JP2921799B2 (en) 1990-02-15 1991-02-12 Method for manufacturing high-purity sputter target for semiconductor element formation

Publications (2)

Publication Number Publication Date
JPH10317074A JPH10317074A (en) 1998-12-02
JP3621582B2 true JP3621582B2 (en) 2005-02-16

Family

ID=26376004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17645398A Expired - Lifetime JP3621582B2 (en) 1990-02-15 1998-06-23 Sputter target

Country Status (1)

Country Link
JP (1) JP3621582B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122069A1 (en) 2012-02-14 2013-08-22 Jx日鉱日石金属株式会社 High-purity titanium ingots, manufacturing method therefor, and titanium sputtering target

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122069A1 (en) 2012-02-14 2013-08-22 Jx日鉱日石金属株式会社 High-purity titanium ingots, manufacturing method therefor, and titanium sputtering target
KR20160064232A (en) 2012-02-14 2016-06-07 제이엑스금속주식회사 High-purity titanium ingots, manufacturing method therefor, and titanium sputtering target
US10161032B2 (en) 2012-02-14 2018-12-25 Jx Nippon Mining & Metals Corporation High-purity titanium ingots, manufacturing method therefor, and titanium sputtering target

Also Published As

Publication number Publication date
JPH10317074A (en) 1998-12-02

Similar Documents

Publication Publication Date Title
KR940008936B1 (en) Highly purified metal material and sputtering target using the same
KR910009316B1 (en) Silicon contain metal layer selective forming method
JP3727115B2 (en) Manufacturing method of sputtering target
JP2921799B2 (en) Method for manufacturing high-purity sputter target for semiconductor element formation
JP3031474B2 (en) Method for manufacturing high-purity tantalum material, tantalum target, thin film, and semiconductor device
US4708904A (en) Semiconductor device and a method of manufacturing the same
JP3974945B2 (en) Titanium sputtering target
JP4198811B2 (en) Manufacturing method of high purity titanium
JP3228660B2 (en) Method for producing high-purity metal material for semiconductor element formation
JPH04360536A (en) Eliminating method of germanium of aluminum germanium alloy film
JP3621582B2 (en) Sputter target
JP3103527B2 (en) Semiconductor device forming wiring film and semiconductor package
JP2000273623A (en) Ti-Al ALLOY SPUTTERING TARGET
JPH0860350A (en) Production of high-purity metallic material, production of sputtering target and formation of wiring net
JPH10317073A (en) Wiring coating for forming semiconductor device and semiconductor package
JP3280054B2 (en) Method for manufacturing tungsten target for semiconductor
JP3609682B2 (en) Manufacturing method of semiconductor device
JP2000212678A (en) High purity tantalum for thin film formation and its production
JPH0813141A (en) Sputtering target and its production
JPH108245A (en) High purity titanium material and high purity titanium target
JPS6226575B2 (en)
JP2698752B2 (en) High purity titanium material for forming a thin film, target and thin film formed using the same
EP0496637A2 (en) High purity conductive films and their use in semiconductors
JP3411212B2 (en) Method for producing high-purity Ir material for forming thin film
JP3207393B2 (en) High-purity tantalum material, tantalum target using the same, thin film and semiconductor device formed using the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041118

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7