JP3618842B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device Download PDF

Info

Publication number
JP3618842B2
JP3618842B2 JP20071195A JP20071195A JP3618842B2 JP 3618842 B2 JP3618842 B2 JP 3618842B2 JP 20071195 A JP20071195 A JP 20071195A JP 20071195 A JP20071195 A JP 20071195A JP 3618842 B2 JP3618842 B2 JP 3618842B2
Authority
JP
Japan
Prior art keywords
photogate
photoelectric conversion
pixel
mos transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20071195A
Other languages
Japanese (ja)
Other versions
JPH0951085A (en
Inventor
秀和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20071195A priority Critical patent/JP3618842B2/en
Publication of JPH0951085A publication Critical patent/JPH0951085A/en
Application granted granted Critical
Publication of JP3618842B2 publication Critical patent/JP3618842B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses

Description

【0001】
【発明の属する技術分野】
本発明は、光電変換装置に関し、特に光電変換領域上にフォトゲート電極が形成されている光電変換装置に関するものである。
【0002】
【従来の技術】
従来、光電変換素子として、光電変換を可能とする金属ー酸化物ー半導体のMOS構造を有し、光キャリアの移動方式でFET型とCCD型とがある。また、この半導体の材料成分によって、材料のバンドギャップや不純物準位に対応して光波長感度が異なり、Siは可視領域に光感度を有している。上記光電変換素子は、光電変換効率の向上や高密度化に伴い、ライン・エリアのイメージセンサや複写機、ファクシミリ、太陽電池など種々な方面に採用されてきている。また上記MOS構造FET型の光電変換素子を用いた光電変換装置は、製造プロセスが短縮できて、光電荷の転送を高速にできることから広く活用されることが期待されている。
【0003】
このMOS構造FET型のゲート電極に光電荷を蓄積するフォトゲートを用いた光電変換の固体撮像装置の1つに、CMOSプロセスコンパチブルのセンサ(以下、CMOSセンサと略す)がある。このタイプのセンサはIEEE TRANSACTIONS ON ELECTRON DEVICE VOL41,PP452〜453 1994などの文献で発表されている。
【0004】
図7(A)は上記CMOSセンサの画素部の回路構成図、断面図を及び図7(B)にその平面図を示す。
【0005】
図7(A)において、1はSi基板、2はSi基板上に形成したP型ウェル、3は素子分離領域である厚いSiO膜、4はゲート絶縁膜であるSiO膜、5はフォトゲート電極であるポリSi電極、6はフォトゲート下に蓄積された光電荷を7のフローティングディフュージョン部(以下、FD部と称する)へ転送するための転送ゲート、8はFD部7の光電荷をソースフォロワ形式で伝送するソースフォロワアンプMOSトランジスタ、9は光電荷を蓄積した画素を選択する選択スイッチMOSトランジスタ、10は縦横に配列された画素の光電荷を選択的に垂直方向に関して読み出す垂直出力線、11はソースフォロワアンプMOSトランジスタ8の負荷の機能を有する負荷MOSトランジスタである。
【0006】
図7(B)においては、光電変換に大きく寄与するフォトゲート5を大面積として制御パルスφPG端子が接続され、制御パルスφTX端子が接続された転送ゲート電極6と、制御パルスφR端子が接続されたリセット用MOSトランジスタのゲート電極と、電源VDDが接続されたn部と、ソースフォロワMOSトランジスタ8のゲート電極が接続されたFD部7とが形成されている。
【0007】
以下、上記光電変換装置の動作について説明する。制御パルスφPGに正パルスを供給して、フォトゲート5に正の電圧を印加することにより、フォトゲート5下に空乏層が、図7(A)のP型ウェル2中ポリSi電極5下の点線に囲まれた部分に形成され、光電変換部12が発生する。フォトゲート5以外の領域は遮光されている。
【0008】
ここで、フォトゲート5を透過して空乏層中に入射した光により、P型ウェル2内に電子正孔対が発生し、制御パルスφPGの正パルスの電界により、正孔はP型ウェル方向へ、電子はフォトゲート5下へ移動する。光量に応じた電子量の光電荷はフォトゲート5下に蓄積され、転送期間に入ると、制御パルスφPGを下げて制御パルスφTXをハイとすることにより、転送ゲート6をハイとして転送MOSトランジスタを介してFD部7へ完全転送される。図7(A)のFD部7の下部の点線で示す部分に電子を蓄積し、このFD部7の電位変化をソースフォロワアンプMOSトランジスタ8によりソースフォロワ動作で選択制御パルスφSをハイとしまたゲート電圧VGをハイとして、負荷MOSトランジスタ11を導通すると共に、選択スイッチMOSトランジスタ9を導通し、垂直出力線10を経て、外部へ出力OUTさせる。こうして光電変換部を有するフォトゲート5下の光電荷の読み出し動作を行う。
【0009】
上記ソースフォロワのアンプMOSトランジスタ8は画素毎に設けられているので、過重な光電荷による非破壊、及び転送ロスのない高感度の出力OUTが行える。また、アンプMOSトランジスタ8をソースフォロワで動作させるので、制御パルスφTXをローとしているときにFD部7を読み出して暗出力とし、制御パルスφTXをハイとして光電荷をFD部7に転送して読み出して明出力とする。この各制御パルスの読み出しタイミングによって、暗出力と明出力とを夫々サンプリング出力してキャンセルすることにより、kTCノイズ、低域1/fノイズ、FPNの抑制が可能となっている。更に画素部のMOS構造と走査回路などの周辺回路のMOS構造とを同一のCMOSプロセスで形成できるため、歩留り、コストに関しても他のCCDセンサ等よりも有利となっている。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来例では光電変換素子上が完全にフォトゲート電極であるポリSi電極で履れてしまっているため、ポリSi電極の光吸収によって感度、特に青色感度が低下してしまう欠点があった。図8に、ポリSiの透過特性の一例を示す。図によれば、可視光、特に青色(500nm近傍)以下の波長の光吸収が多いことがわかる。
【0011】
本出願に係る発明の目的はポリSi電極で形成されたフォトゲートを持つ固体撮像装置の高感度化である。
【0012】
【課題を解決するための手段】
上記目的を達成するため本発明は、光電変換領域上の一部にのみフォトゲートを設けることを特徴とする光電変換部の半導体層の濃度がある程度薄ければ(1×1016cm−3以下)フォトゲート下の横方向にも数μmの空乏層が広がるため、十分光電変換キャリアの収集能力がある。特にエリアセンサにおいてマイクロレンズでフォトゲート以外の光電変換領域に光を集光すれば青色感度低下を起こさず、理想的な分光感度特性が得られる。
【0013】
具体的には、空乏層を形成するフォトゲート電極とその空乏層を光電変換領域とする画素を有する光電変換装置において、上記フォトゲート電極を上記画素の領域の一部にのみ形成したことを特徴とする。また、空乏層を形成するフォトゲート電極と、上記空乏層で発生した電荷を浮遊拡散層に転送する転送ゲートと、上記浮遊拡散層の電位変化をソースフォロワ動作で読み出すためのMOSアンプとを備えた光電変換装置において、上記フォトゲート電極を上記空乏層を含む画素領域の領域の一部にのみ形成したことを特徴とする。また、上記各画素上にマイクロレンズを形成し、そのマイクロレンズの集光領域には上記フォトゲート電極を形成しないことを特徴とする。さらに、上記フォトゲート電極を形成しない画素領域のウェル濃度を1×1014cm−3以上の2×1015cm−3以下で、その画素領域の開口部を4×4μm以下とすることで感度向上とクロストークの影響とを良好にできる。
【0014】
また、Si基板上に形成したP型ウェルと該P型ウェル上の一部に形成したゲート絶縁膜と該ゲート絶縁膜上に形成したフォトゲート電極と該フォトゲート下に蓄積された光電荷をフローティングディフュージョン部へ転送するための転送ゲートと上記フローティングディフュージョン部の光電荷をソースフォロワ形式で伝送するソースフォロワアンプMOSトランジスタとを備えた光電変換装置において、上記フォトゲート電極形状を前記ゲート絶縁膜上でリング状又はアンテナ形状又は櫛形形状としたことを特徴とする。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、各実施例とともに図面を参照しつつ、詳細に説明する。
【0016】
(第1実施例)
図1,図2は本発明による実施例の概念断面図と平面図である。図1において、1はSi基板、2はP型ウェル、3は素子分離領域である厚いSiO膜、4はMOSのゲート絶縁膜であるSiO膜、5はフォトゲート電極であるポリSi電極、6はフォトゲート下に蓄積された光電荷を7のフローティングディフュージョン部(以下、FD部と称する)へ転送するための転送ゲート、8はソースフォロワアンプMOSトランジスタ、9は選択スイッチMOSトランジスタ、10は縦横に配列された画素の光電荷を選択的に垂直方向に関して読み出す垂直出力線、11はソースフォロワアンプMOSトランジスタ8の負荷の機能を有する負荷MOSトランジスタ、12はフォトゲート5の電位により形成される空乏層で光電変換領域となる。
【0017】
図2において、光電変換に大きく寄与するフォトゲート5をリング形状の大面積として制御パルスφPG端子が接続され、制御パルスφTX端子が接続された転送ゲート電極6と、制御パルスφR端子が接続されたリセット用MOSトランジスタのゲート電極と、電源VDDが接続されたn部と、ソースフォロワMOSトランジスタ8のゲート電極が接続されたFD部7とが形成されている。
【0018】
ここで、本光電変換装置の動作を説明する。フォトゲート5のリング形状内へは直接、またフォトゲート5を透過して空乏層中に入射した光により、P型ウェル2内に電子正孔対が図1の点線で示す空乏層に発生し、制御パルスφPGの正パルスの電界により、正孔はP型ウェル方向へ、電子はフォトゲート5下へ移動する。対象画像による光量に応じた電子量の光電荷はフォトゲート5下に蓄積され、転送期間に入ると、制御パルスφPGを下げて制御パルスφTXをハイとすることにより、転送ゲート6をハイとして転送MOSトランジスタを介してFD部7へ完全転送される。図1のFD部7の下部の点線で示す部分に電子を蓄積し、このFD部7の電位変化をソースフォロワアンプMOSトランジスタ8によりソースフォロワ動作で選択制御パルスφSをハイとしまたゲート電圧VGをハイとして、負荷MOSトランジスタ11を導通すると共に、選択スイッチMOSトランジスタ9を導通し、垂直出力線10を経て、外部へ出力OUTさせる。こうして光電変換部を有するフォトゲート5及びリング内下の光電荷の読み出し動作を行う。
【0019】
本実施例で特徴的なことは、フォトゲート5がリング状に形成されていることである。従って光電変換領域の中央部にはポリSi電極5がないため、ポリSi電極による光吸収が起こらず直接空乏層に光子hνが入力し、光感度の向上が達成できる。又、かかる光感度向上により従来例よりもポリSi膜厚を厚くすることができるため、高速駆動が行える。ソースフォロワMOSトランジスタ8のフォトゲート電極もポリSiに限定されることなく、ポリサイド、シリサイド、サリサイド等の材料も使用可能となる。また、フォトゲート5をリング状にすることにより、ポリSiの抵抗もそれほど大きくならないため、高速駆動も可能である。さらに製造工程も従来と同じでよい。
【0020】
本実施例により高感度なCMOSセンサが実現できるようになった。なお、CMOSセンサに限定されることなく、フォトゲートを用いるCMD等のセンサにも応用できることは明らかである。
【0021】
又、本実施例において、フォトゲート電極を形成しない画素領域の例えばウェル濃度を2×1015cm−3とし、開口面積を4×4μmとすることにより、空乏層を開口部全領域に形成させ光電変換特性を向上させている。これは、可視光(波長:400〜800μm)の感度を得るためには、空乏層が2μm程度必要となるため、ウェル濃度はp型ウェルを形成する濃度例えば1×1014cm−3以上で、2×1015cm−3以下にすることが望ましい。また、空乏層以外の中性領域での光吸収はクロストークの原因となるため、この領域は無くしたほうが好ましく、従って、光感度の向上とクロストークの削減とのバランスから、開口面積を0を含まない4×4μm以下と小さくする。
【0022】
(第2実施例)
図3に本発明による第2実施例の画素部の平面図を示す。13は素子分離領域である厚いSiO膜内に形成されたMOS構造による空乏層である。本実施例で特徴的なことは、フォトゲート5をリング状でなく、アンテナ状に形成したことである。本実施例の形態は長方形画素を有するラインセンサに特に有効となる。ラインセンサとする場合、図3では上下に画素部をライン状に配列し、その画素部の光電荷を制御パルスφPG,φTXのタイミングによってソースフォロワMOSトランジスタ8のゲートに接続されたFD部7へ転送して、読み出すことができる。従って、ラインセンサの画素数を高密度で配列でき、ライン上の解像度を向上できる。ただし、図3にはリセット用MOSトランジスタと制御パルスφR端子は図示していない。
【0023】
本実施例において、更にポリゲート面積を減らすことができるので、更に高感度なCMOSセンサが実現できる。
【0024】
(第3実施例)
図4に本発明による第3実施例の画素部の平面図を示す。13は素子分離領域である厚いSiO膜内に形成されたMOS構造による空乏層であり、ポリSi層電極5が櫛型で空乏層13の外側を囲み、内側は直接光子hνが入力できるように形成されている。本実施例で特徴的なことは、フォトゲート5を画素用空乏層13の両側に形成したことである。第2実施例のように、画素の中央にフォトゲート5を設けると、画素の端部で発生したキャリアが隣接の画素へ漏れ込むといった、いわゆるクロストークが大きくなる。従ってクロストークが厳しい場合には本実施例の様に画素の両側にフォトゲート5を設け、クロストークを低減させる方法が有効となる。
【0025】
本実施例において、クロストークの少いCMOSセンサが実現できる。特に、ラインセンサとして構成し、各画素毎に正確な画像信号を得る必要がある場合には、例えばデジタル的に画像信号を処理して画素毎に再現しようとする場合には、クロストークの影響を後段で除去することが困難であるので、本構造が好都合である。ただし、ラインセンサとした構造の場合に隣接画素との連続性を保つ必要がある場合には、ある程度のクロストークが有効な場合があるので、状況によって図3の構成を取るほうがよい。
【0026】
(第4実施例)
図5に本発明の第4実施例の画素の平面図を示す。本実施例で特徴的なことは、フォトゲート5をメッシュ状に形成したことである。画素サイズが大きい場合、フォトゲート5の電界がおよばない領域が発生してしまうため、メッシュ状にフォトゲート5を形成することにより、空乏層を光電変換全領域に発生させる。
【0027】
本実施例により大画素面積のCMOSセンサが実現できる。
(第5実施例)
図6に本発明による第1、第3実施例に示したリング状、櫛形状のフォトゲート5を具備する光電変換装置の画素部の断面図を示す。同図において、13は空乏層部分以外のFD部やリセット用MOSトランジスタ部分などを遮光する遮光膜、14は各画素から所定の波長成分のみを読み出すためのカラーフィルタ層、15は平坦化層、16は対象画像からの反射光を集光するマイクロレンズである。
【0028】
本実施例ではオンチップマイクロレンズを用いてフォトゲートのない光電変換領域に光を集光させたことを特徴とする。本実施例において、入射光のフォトゲートでの吸収が全くなくなるため感度が最も向上する。マイクロレンズの形状を細分化した形状に形成できるならば、第2、第4実施例のフォトゲート5のない部分に集光することもできる。また、フォトゲート5部分のあるなしに拘わらず、マイクロレンズ16で空乏層全体に集光しても、マイクロレンズ16がない場合よりも光感度は向上して、高いレベルの画像信号を得ることができる。
【0029】
しかし、フォトゲート5を光電変換領域の一部に形成し、集中的にフォトゲート5が形成されない光電変換領域に光を集光させることにより、高感度のCMOSセンサが実現できる。
【0030】
【発明の効果】
以上説明したように、本発明によれば、特に青色領域の吸収が多いポリSi電極を画素領域で平面上小さくしたので、青色感度が良好なCMOSプロセスコンパチブルセンサが実現できるため、S/Nの良いセンサを低コストで作成できる。
【図面の簡単な説明】
【図1】本発明による第1実施例の画素構成図である。
【図2】本発明による第1実施例の画素平面図である。
【図3】本発明による第2実施例の画素平面図である。
【図4】本発明による第3実施例の画素平面図である。
【図5】本発明による第4実施例の画素平面図である。
【図6】本発明による第5実施例の画素平面図である。
【図7】従来の光電変換装置の概念断面図及び平面図である。
【図8】ポリSiの波長に対する光透過率の関係を示すグラフである。
【符号の説明】
1 n型Si基板
2 P型ウェル
3 素子分離用酸化膜
4 ゲート酸化膜
5 ポリSiフォトゲート
6 転送ゲート
7 フローティングディフュージョン部
8 増幅用MOSトランジスタ
9 選択スイッチ用MOS
10 垂直出力線
11 ソースフォロワの負荷MOS
12 空乏層
13 光電変換領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion device, and more particularly to a photoelectric conversion device in which a photogate electrode is formed on a photoelectric conversion region.
[0002]
[Prior art]
Conventionally, as a photoelectric conversion element, there is a metal-oxide-semiconductor MOS structure that enables photoelectric conversion, and there are an FET type and a CCD type depending on the optical carrier movement method. Further, depending on the material component of the semiconductor, the light wavelength sensitivity differs corresponding to the band gap and impurity level of the material, and Si has light sensitivity in the visible region. The photoelectric conversion elements have been employed in various fields such as line area image sensors, copiers, facsimiles, solar cells, etc., as photoelectric conversion efficiency is improved and density is increased. Photoelectric conversion devices using the MOS structure FET type photoelectric conversion elements are expected to be widely used because the manufacturing process can be shortened and the transfer of photocharges can be performed at high speed.
[0003]
One of the photoelectric conversion solid-state imaging devices using a photogate that accumulates photocharges in the MOS structure FET type gate electrode is a CMOS process compatible sensor (hereinafter abbreviated as a CMOS sensor). This type of sensor has been published in documents such as IEEE TRANSACTIONS ON ELECTRON DEVICE VOL41, PP452-453 1994.
[0004]
FIG. 7A shows a circuit configuration diagram, a cross-sectional view of the pixel portion of the CMOS sensor, and FIG. 7B shows a plan view thereof.
[0005]
In FIG. 7A, 1 is a Si substrate, 2 is a P-type well formed on the Si substrate, 3 is a thick SiO 2 film which is an element isolation region, 4 is a SiO 2 film which is a gate insulating film, and 5 is a photo A poly-Si electrode, which is a gate electrode, 6 is a transfer gate for transferring photocharge accumulated under the photogate to a floating diffusion portion (hereinafter referred to as FD portion) 7, and 8 is a photocharge of the FD portion 7. A source follower amplifier MOS transistor for transmitting in a source follower format, 9 is a selection switch MOS transistor for selecting a pixel in which photoelectric charges are accumulated, and 10 is a vertical output line for selectively reading out the photoelectric charges of pixels arranged vertically and horizontally in the vertical direction. , 11 are load MOS transistors having a load function of the source follower amplifier MOS transistor 8.
[0006]
In FIG. 7B, the control pulse φPG terminal is connected with a large area of the photogate 5 that greatly contributes to photoelectric conversion, the transfer gate electrode 6 connected to the control pulse φTX terminal, and the control pulse φR terminal are connected. A gate electrode of the reset MOS transistor, an n + portion connected to the power supply VDD, and an FD portion 7 connected to the gate electrode of the source follower MOS transistor 8 are formed.
[0007]
Hereinafter, the operation of the photoelectric conversion device will be described. By supplying a positive pulse to the control pulse φPG and applying a positive voltage to the photogate 5, a depletion layer is formed under the photogate 5 below the poly-Si electrode 5 in the P-type well 2 in FIG. A photoelectric conversion unit 12 is generated in a portion surrounded by a dotted line. The area other than the photogate 5 is shielded from light.
[0008]
Here, an electron-hole pair is generated in the P-type well 2 by the light transmitted through the photogate 5 and incident on the depletion layer. The positive pulse electric field of the control pulse φPG causes the holes to move toward the P-type well. The electrons move below the photogate 5. The photoelectric charge of the amount of electrons corresponding to the amount of light is accumulated under the photogate 5, and when the transfer period starts, the control pulse φPG is lowered and the control pulse φTX is set high, thereby setting the transfer gate 6 high and setting the transfer MOS transistor Through the FD unit 7. Electrons are accumulated in a portion indicated by a dotted line below the FD portion 7 in FIG. 7A, and the potential change of the FD portion 7 is made high by the source follower operation by the source follower amplifier MOS transistor 8 and the gate is changed to the gate. The voltage VG is set high, the load MOS transistor 11 is turned on, the selection switch MOS transistor 9 is turned on, and the output OUT is made to the outside through the vertical output line 10. In this way, the photoelectric charge reading operation under the photogate 5 having the photoelectric conversion portion is performed.
[0009]
Since the source follower amplifier MOS transistor 8 is provided for each pixel, non-destructive due to excessive photocharge and high-sensitivity output OUT without transfer loss can be performed. In addition, since the amplifier MOS transistor 8 is operated by the source follower, the FD unit 7 is read to make a dark output when the control pulse φTX is low, and the photocharge is transferred to the FD unit 7 to read by making the control pulse φTX high. To light output. According to the read timing of each control pulse, the dark output and the bright output are sampled and canceled to cancel kTC noise, low frequency 1 / f noise, and FPN. Furthermore, since the MOS structure of the pixel portion and the MOS structure of the peripheral circuit such as the scanning circuit can be formed by the same CMOS process, the yield and cost are more advantageous than other CCD sensors.
[0010]
[Problems to be solved by the invention]
However, in the above conventional example, since the photoelectric conversion element is completely covered with a poly-Si electrode that is a photogate electrode, the light absorption of the poly-Si electrode has a drawback that sensitivity, in particular, blue sensitivity is lowered. It was. FIG. 8 shows an example of the transmission characteristics of poly-Si. According to the figure, it can be seen that there is much absorption of visible light, particularly light having a wavelength of blue (near 500 nm) or less.
[0011]
The object of the present invention is to increase the sensitivity of a solid-state imaging device having a photogate formed of a poly-Si electrode.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a photogate is provided only in a part on the photoelectric conversion region. If the concentration of the semiconductor layer of the photoelectric conversion portion is low to some extent (1 × 10 16 cm −3 or less) ) Since a depletion layer of several μm spreads in the lateral direction under the photogate, it has a sufficient ability to collect photoelectric conversion carriers. In particular, if light is condensed on a photoelectric conversion region other than a photogate by a microlens in an area sensor, an ideal spectral sensitivity characteristic can be obtained without causing a decrease in blue sensitivity.
[0013]
Specifically, in a photoelectric conversion device having a photogate electrode for forming a depletion layer and a pixel having the depletion layer as a photoelectric conversion region, the photogate electrode is formed only in a part of the pixel region. And A photogate electrode for forming a depletion layer; a transfer gate for transferring charges generated in the depletion layer to the floating diffusion layer; and a MOS amplifier for reading a potential change of the floating diffusion layer by a source follower operation. In the above photoelectric conversion device, the photogate electrode is formed only in a part of the pixel region including the depletion layer. Further, a microlens is formed on each of the pixels, and the photogate electrode is not formed in a condensing region of the microlens. Furthermore, the well concentration of the pixel region where the photogate electrode is not formed is 1 × 10 14 cm −3 or more and 2 × 10 15 cm −3 or less, and the opening of the pixel region is 4 × 4 μm 2 or less. The sensitivity can be improved and the influence of crosstalk can be improved.
[0014]
Further, a P-type well formed on the Si substrate, a gate insulating film formed on a part of the P-type well, a photogate electrode formed on the gate insulating film, and a photocharge accumulated under the photogate A photoelectric conversion device comprising a transfer gate for transferring to a floating diffusion portion and a source follower amplifier MOS transistor for transmitting photocharges of the floating diffusion portion in a source follower format, wherein the photogate electrode shape is formed on the gate insulating film It is characterized by having a ring shape, an antenna shape or a comb shape.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings together with each example.
[0016]
(First embodiment)
1 and 2 are a conceptual sectional view and a plan view of an embodiment according to the present invention. In Figure 1, 1 is a Si substrate, 2 denotes a P-type well, the thick SiO 2 film is an element isolation region 3, SiO 2 film which is the gate insulating film of the MOS 4, 5 is a photo gate electrode poly Si electrode , 6 is a transfer gate for transferring photocharge accumulated under the photogate to 7 floating diffusion parts (hereinafter referred to as FD part), 8 is a source follower amplifier MOS transistor, 9 is a selection switch MOS transistor, 10 Is a vertical output line for selectively reading out photocharges of pixels arranged vertically and horizontally in the vertical direction, 11 is a load MOS transistor having a load function of the source follower amplifier MOS transistor 8, and 12 is formed by the potential of the photogate 5. The depletion layer becomes a photoelectric conversion region.
[0017]
In FIG. 2, the control gate φPG terminal is connected with the photogate 5 that greatly contributes to photoelectric conversion as a ring-shaped large area, the transfer gate electrode 6 to which the control pulse φTX terminal is connected, and the control pulse φR terminal is connected. A gate electrode of the reset MOS transistor, an n + portion to which the power supply VDD is connected, and an FD portion 7 to which the gate electrode of the source follower MOS transistor 8 is connected are formed.
[0018]
Here, the operation of the photoelectric conversion device will be described. Electron-hole pairs are generated in the depletion layer shown by the dotted line in FIG. 1 in the P-type well 2 directly into the ring shape of the photogate 5 or by light incident through the photogate 5 and entering the depletion layer. Due to the positive pulse electric field of the control pulse φPG, holes move toward the P-type well and electrons move below the photogate 5. Photoelectric charges of the amount of electrons corresponding to the amount of light from the target image are accumulated under the photogate 5, and when the transfer period starts, the control pulse φPG is lowered and the control pulse φTX is set high to transfer the transfer gate 6 high. It is completely transferred to the FD section 7 through the MOS transistor. Electrons are accumulated in the portion indicated by the dotted line below the FD portion 7 in FIG. 1, and the change in potential of the FD portion 7 is made high by the source follower operation by the source follower amplifier MOS transistor 8 and the gate voltage VG is set to high. As high, the load MOS transistor 11 is turned on, the selection switch MOS transistor 9 is turned on, and the output is output OUT to the outside through the vertical output line 10. In this way, the readout operation of the photogate 5 having the photoelectric conversion portion and the photocharge in the ring is performed.
[0019]
What is characteristic in this embodiment is that the photogate 5 is formed in a ring shape. Therefore, since there is no poly-Si electrode 5 in the central portion of the photoelectric conversion region, light absorption by the poly-Si electrode does not occur, and photons hν are directly input to the depletion layer, thereby improving the photosensitivity. Further, since the optical sensitivity can be increased, the poly-Si film can be made thicker than the conventional example, so that high-speed driving can be performed. The photogate electrode of the source follower MOS transistor 8 is not limited to poly-Si, and materials such as polycide, silicide, and salicide can be used. Further, since the resistance of poly-Si does not increase so much by making the photogate 5 into a ring shape, high-speed driving is possible. Further, the manufacturing process may be the same as the conventional one.
[0020]
According to this embodiment, a highly sensitive CMOS sensor can be realized. It is obvious that the present invention is not limited to a CMOS sensor, but can be applied to a sensor such as a CMD using a photogate.
[0021]
Further, in this embodiment, a depletion layer is formed in the entire region of the opening by setting, for example, a well concentration of 2 × 10 15 cm −3 and an opening area of 4 × 4 μm 2 in the pixel region where the photogate electrode is not formed. The photoelectric conversion characteristics are improved. This is because a depletion layer of about 2 μm is required to obtain the sensitivity of visible light (wavelength: 400 to 800 μm), so the well concentration is a concentration that forms a p-type well, for example, 1 × 10 14 cm −3 or more. It is desirable to be 2 × 10 15 cm −3 or less. In addition, since light absorption in a neutral region other than the depletion layer causes crosstalk, it is preferable to eliminate this region. Therefore, from the balance between improvement in photosensitivity and reduction in crosstalk, the opening area is reduced to 0. 4 × 4 μm 2 not included.
[0022]
(Second embodiment)
FIG. 3 is a plan view of the pixel portion of the second embodiment according to the present invention. Reference numeral 13 denotes a depletion layer having a MOS structure formed in a thick SiO 2 film which is an element isolation region. What is characteristic in this embodiment is that the photogate 5 is formed not in a ring shape but in an antenna shape. This embodiment is particularly effective for a line sensor having rectangular pixels. In the case of a line sensor, in FIG. 3, the pixel portions are arranged in a line in the vertical direction, and the photocharges of the pixel portions are transferred to the FD portion 7 connected to the gate of the source follower MOS transistor 8 at the timing of the control pulses φPG and φTX. Can be transferred and read. Therefore, the number of pixels of the line sensor can be arranged with high density, and the resolution on the line can be improved. However, FIG. 3 does not show the reset MOS transistor and the control pulse φR terminal.
[0023]
In this embodiment, since the poly gate area can be further reduced, a more sensitive CMOS sensor can be realized.
[0024]
(Third embodiment)
FIG. 4 is a plan view of the pixel portion of the third embodiment according to the present invention. Reference numeral 13 denotes a depletion layer having a MOS structure formed in a thick SiO 2 film which is an element isolation region. The poly Si layer electrode 5 is comb-shaped and surrounds the outside of the depletion layer 13 so that photons hν can be directly input to the inside. Is formed. What is characteristic in this embodiment is that the photogates 5 are formed on both sides of the pixel depletion layer 13. When the photogate 5 is provided at the center of the pixel as in the second embodiment, so-called crosstalk is increased in which carriers generated at the end of the pixel leak into the adjacent pixel. Therefore, when the crosstalk is severe, a method of reducing the crosstalk by providing photogates 5 on both sides of the pixel as in this embodiment is effective.
[0025]
In this embodiment, a CMOS sensor with little crosstalk can be realized. In particular, if it is configured as a line sensor and it is necessary to obtain an accurate image signal for each pixel, for example, if the image signal is digitally processed and reproduced for each pixel, the influence of crosstalk This structure is advantageous because it is difficult to remove at a later stage. However, when it is necessary to maintain continuity with adjacent pixels in the case of the structure as a line sensor, a certain amount of crosstalk may be effective. Therefore, the configuration of FIG. 3 is better depending on the situation.
[0026]
(Fourth embodiment)
FIG. 5 is a plan view of a pixel according to the fourth embodiment of the present invention. What is characteristic in the present embodiment is that the photogate 5 is formed in a mesh shape. When the pixel size is large, a region where the electric field of the photogate 5 does not reach is generated. Therefore, the depletion layer is generated in the entire photoelectric conversion region by forming the photogate 5 in a mesh shape.
[0027]
This embodiment can realize a CMOS sensor having a large pixel area.
(5th Example)
FIG. 6 is a cross-sectional view of a pixel portion of a photoelectric conversion device including the ring-shaped and comb-shaped photogate 5 shown in the first and third embodiments of the present invention. In the figure, 13 is a light shielding film that shields the FD portion and reset MOS transistor portion other than the depletion layer portion, 14 is a color filter layer for reading out only a predetermined wavelength component from each pixel, 15 is a flattening layer, Reference numeral 16 denotes a microlens that collects reflected light from the target image.
[0028]
This embodiment is characterized in that light is condensed on a photoelectric conversion region without a photogate using an on-chip microlens. In this embodiment, since the incident light is completely absorbed by the photogate, the sensitivity is most improved. If the microlens can be formed in a subdivided shape, it can be focused on a portion without the photogate 5 of the second and fourth embodiments. In addition, regardless of the presence or absence of the photogate 5 portion, even if the microlens 16 collects light on the entire depletion layer, the photosensitivity is improved as compared with the case without the microlens 16 and a high level image signal is obtained. Can do.
[0029]
However, a high-sensitivity CMOS sensor can be realized by forming the photogate 5 in a part of the photoelectric conversion region and concentrating light on the photoelectric conversion region where the photogate 5 is not formed intensively.
[0030]
【The invention's effect】
As described above, according to the present invention, since the poly Si electrode that absorbs a large amount of blue region is reduced in size in the pixel region, a CMOS process compatible sensor with good blue sensitivity can be realized. A good sensor can be created at low cost.
[Brief description of the drawings]
FIG. 1 is a pixel configuration diagram of a first embodiment according to the present invention.
FIG. 2 is a plan view of a pixel according to a first embodiment of the present invention.
FIG. 3 is a plan view of a pixel according to a second embodiment of the present invention.
FIG. 4 is a plan view of a pixel according to a third embodiment of the present invention.
FIG. 5 is a plan view of a pixel according to a fourth embodiment of the present invention.
FIG. 6 is a plan view of a pixel according to a fifth embodiment of the present invention.
7A and 7B are a conceptual cross-sectional view and a plan view of a conventional photoelectric conversion device.
FIG. 8 is a graph showing the relationship of light transmittance with respect to the wavelength of poly-Si.
[Explanation of symbols]
1 n-type Si substrate 2 P-type well 3 element isolation oxide film 4 gate oxide film 5 poly-Si photogate 6 transfer gate 7 floating diffusion portion 8 amplification MOS transistor 9 selection switch MOS
10 Vertical output line 11 Load MOS of source follower
12 Depletion layer 13 Photoelectric conversion region

Claims (1)

Si基板上に形成したP型ウェルと該P型ウェル上の一部に形成したゲート絶縁膜と該ゲート絶縁膜上に形成したフォトゲート電極と該フォトゲート下に蓄積された光電荷をフローティングディフュージョン部へ転送するための転送ゲートと前記フローティングディフュージョン部の光電荷をソースフォロワ形式で伝送するソースフォロワアンプMOSトランジスタと、素子分離領域とを備えた画素を複数配置した光電変換装置において、
前記フォトゲート電極形状を前記ゲート絶縁膜上でアンテナ形状とすると共に、前記素子分離領域にかからないように形成したことを特徴とする光電変換装置。
P-type well formed on a Si substrate, a gate insulating film formed on a part of the P-type well, a photogate electrode formed on the gate insulating film, and a photo-charge accumulated under the photogate for floating diffusion In a photoelectric conversion device in which a plurality of pixels each including a transfer gate for transferring to a portion, a source follower amplifier MOS transistor that transmits photocharges of the floating diffusion portion in a source follower format, and an element isolation region are arranged,
The photoelectric conversion device is characterized in that the shape of the photogate electrode is an antenna shape on the gate insulating film and does not cover the element isolation region.
JP20071195A 1995-08-07 1995-08-07 Photoelectric conversion device Expired - Fee Related JP3618842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20071195A JP3618842B2 (en) 1995-08-07 1995-08-07 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20071195A JP3618842B2 (en) 1995-08-07 1995-08-07 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH0951085A JPH0951085A (en) 1997-02-18
JP3618842B2 true JP3618842B2 (en) 2005-02-09

Family

ID=16428955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20071195A Expired - Fee Related JP3618842B2 (en) 1995-08-07 1995-08-07 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP3618842B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527094B2 (en) * 1998-04-03 2004-05-17 Necエレクトロニクス株式会社 Active XY address type solid-state imaging device
DE19933162B4 (en) * 1999-07-20 2004-11-11 Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts Image cell, image sensor and manufacturing process therefor
US6417504B1 (en) * 2000-09-29 2002-07-09 Innovative Technology Licensing, Llc Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors
US6445052B1 (en) * 2001-01-05 2002-09-03 United Microelectronics Corp. Power lateral diffused MOS transistor
KR20030044333A (en) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 Cmos image sensor
KR20110093212A (en) * 2010-02-12 2011-08-18 삼성전자주식회사 Pixel of an image sensor and operating method for the pixel

Also Published As

Publication number Publication date
JPH0951085A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JP3645585B2 (en) Charge coupled device type solid-state imaging device having overflow drain structure
US6552320B1 (en) Image sensor structure
US7833814B2 (en) Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor
JP3584196B2 (en) Light receiving element and photoelectric conversion device having the same
EP2267777A2 (en) Solid-state image sensing device
US20060267053A1 (en) Snapshot CMOS image sensor with high shutter rejection ratio
JP3719947B2 (en) Solid-state imaging device and manufacturing method thereof
JP2002237614A (en) Photoelectric conversion device and its drive method, and information processor
US7259361B2 (en) Producing method for solid-state image pickup device including formation of a carrier accumulating region
JP2003234496A (en) Solid-state image pickup device and its manufacturing method
JPH1041493A (en) Solid-state image pickup device
JP3618842B2 (en) Photoelectric conversion device
US9876041B2 (en) Solid-state imaging device and method of manufacturing the same
JPH0964329A (en) Solid-state image pickup element
JPH0965210A (en) Photoelectric converter
JPH1074926A (en) Solid-state image pickup element
JPH03240379A (en) Solid-state image pickup element
Fossum et al. Active pixel sensor with intra-pixel charge transfer
KR100769563B1 (en) Image sensor for reducing current leakage
US5909041A (en) Photogate sensor with improved responsivity
Oda et al. A CCD image sensor with 768× 490 pixels
JP2002198505A (en) Solid-state image pickup device
US20080203451A1 (en) CMOS image sensor and method for fabricating the same
Ohki et al. A 1/4-inch 250 k pixel IT-CCD image sensor
JPH11111960A (en) Solid state image-pickup element

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees