JP3609019B2

JP3609019B2 - Projection type display and liquid crystal display device

Info

Publication number: JP3609019B2
Application number: JP2000342380A
Authority: JP
Inventors: 秀夫佐藤; 稔星野; 祐二森; 真一小村; 慶治長江; 徹也永田; 昭有本; 昭夫早坂; 一郎勝山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-10-08
Filing date: 2000-11-06
Publication date: 2005-01-12
Anticipated expiration: 2020-01-12
Also published as: JP2001209025A

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧の振幅値で光の強さを制御する液晶ディスプレイに係り、特に投射型ディスプレイに好適な液晶ライトバルブ及びそれを用いた投射型ディスプレイに関する。
【０００２】
【従来の技術】
スイッチング素子と液晶を積層して光を制御するアクティブ・マトリクス方式による液晶ディスプレイにおいて、スイッチング素子として単結晶シリコン基板に形成したＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた液晶ディスプレイは、ＵＳＰ３，８６２，３６０及び、電子通信学会技術報告（１９８０）のＩＥ８０−８１に記載されている。
【０００３】
ＭＯＳトランジスタに光が照射されると、ＭＯＳトランジスタのソースとドレインを形成するＰＮ接合部に光電流が発生する。この光電流は表示部の液晶画素に書き込まれた映像信号を変化させ、表示すべき所定の画像を表示することができなくなってしまう。従って、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイでは、表示画面に影響がないよう光電流を低減する必要がある。上記従来のディスプレイは、いずれもスイッチング素子で制御した画像を直接みる方式であり、通常、室内で使用される。このため、ディスプレイパネル表面の照度が数万ルクスの光の影響を防止するだけで十分であった。
【０００４】
この光電流を低減するため、上記電子通信学会技術報告では、ＭＯＳトランジスタのソース領域を光の入射領域からできるだけ遠ざける配置にする、ＭＯＳトランジスタを形成するシリコン基板面を配線層２層で覆う、ストッパ拡散層を設け、発生したキャリアを再結合させるなどの方法が取られていた。
【０００５】
また、上記ディスプレイの表示サイズは、シリコンウェハーの制約などから約２インチと小さいため、このようなディスプレイの画素数は、この表示サイズと認識できる解像度の点から４万程度であった。
【０００６】
【発明が解決しようとする課題】
上述したように、単結晶シリコン基板に形成したＭＯＳトランジスタを用いた液晶ディスプレイは、直視型に限られていた。
【０００７】
一方、投射型ディスプレイでは、スイッチング素子と液晶を積層したパネルを液晶ライトバルブと称し、このライトバルブで制御した画像をスクリーンに拡大投影する。このため、ライトバルブに照射する光は、スクリーンに拡大する分だけ強くなり、その明るさは数百万ルクスにもなる。さらに、ライトバルブで制御する画素は拡大され画像が粗くなるため、ライトバルブの画素数は３０万以上が要求される。
【０００８】
このように、投射型ディスプレイでは、シリコンなどの半導体基板に形成したトランジスタを用いる液晶ライトバルブを用いた場合、液晶ライトバルブの耐光性を高めることと、画素数の増加によって各画素により高速で映像信号を書き込むことが要求される。
【０００９】
本発明はこのような現状を鑑みてなされたものであり、その目的は、シリコンなどの半導体基板を用い、強力な照射光の影響を受けず耐光性に優れた液晶ライトバルブを提供すること、高速で映像信号を書き込むことが可能な液晶ライトバルブを提供すること、さらにこのような液晶ライトバルブを用いて高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明では投射型液晶ディスプレイを以下のように構成した。
【００１１】
一方の表面にマトリクス状に形成された複数個のスイッチング素子領域を有する半導体基板と、半導体基板の一方の表面上に絶縁層を介して形成され、第１のスリットで複数個に分割された第１の金属層と、第１の金属層上に絶縁層を介して形成され、第２のスリットで複数個に分割された第２の金属層と、一方の表面に対向電極を有し、対向電極側が第２の金属層に間隙を有して対向する対向基板と、対向電極と第２の金属層との間の間隙に充填された液晶とからなり、対向基板側から第１のスリット及び第２のスリットを通して入射した光が半導体基板に達する場所に基準電位に接続した半導体領域を設けた液晶ライトバルブと、液晶ライトバルブに対向基板側から照射される光を供給する光源と、液晶ライトバルブからの反射光を拡大投射する光学系とを備えた構成とする。
【００１２】
また、半導体基板の一方の表面にスイッチング素子領域の各々に対応して容量素子領域を設け、スイッチング素子領域の基板電位領域および容量素子領域に基板電位を供給する基板給電線を金属層のいずれかで形成した。
【００１３】
さらに、スイッチング素子領域の映像信号入力端子部に映像信号を供給する映像信号線を金属層のいずれかで形成し、基板給電線と映像信号線を互いに平行に配置した。
【００１４】
金属層は照射される光を反射するので、半導体基板の一方の表面に入射する光を弱め、スイッチング素子領域に流れる光電流を大幅に低減できる。
【００１５】
基準電位に接続した半導体領域に光が照射されて発生した光電流は、基準電位側の配線部に流れて消費され、スイッチング素子領域には影響を及ぼさない。
【００１６】
基板給電線と映像信号線を金属層で形成し、両配線を互いに平行に配置することにより、これらの配線のインピーダンスが低減され、各画素への映像信号の書き込みを高速にできる。
【００１７】
液晶ライトバルブのスイッチング素子が照射光の影響を受けず、映像信号書き込み速度の高速化により画素数を増やすことができるので、高精細で明るい，高品質の画像を表示する投射型ディスプレイを提供することができる。
【００１８】
【発明の実施の形態】
図１は投射型ディスプレイに用いる液晶ライトバルブの回路構成を示したものである。このライトバルブは、画素回路１，サンプル回路２，水平走査回路３，垂直走査回路４，ＡＮＤゲート５によって構成される。画素回路１は、複数の第１の信号線（走査信号線）１１、これと交差する複数の第２の信号線（映像信号線）１２，第２の信号線の隣に設けた第３の信号線（基板給電線）１３及び第１の信号線と第２，第３の信号線の交差部に設けたＭＯＳトランジスタ１ａ，保持容量１ｂ及び液晶容量１ｃからなっている。１組のＭＯＳトランジスタ１ａ，保持容量１ｂ，液晶容量１ｃは１つの画素を形成し、全体として水平方向にＭ個，垂直方向にＮ個，画素をマトリクス状に配列している。この画素配列数のＭ×Ｎは１例として６４０×４８０である。このＭＯＳトランジスタ１ａのゲート電極には第１の信号線１１を介して走査信号Ｖｇ１〜ＶｇＮが、ドレイン電極には第２の信号線１２を介して輝度信号Ｖｄ１〜ＶｄＭが、またソース電極には保持容量１ｂの一方の電極及び液晶容量１ｃの一方の電極（反射電極）が接続される。さらに、保持容量１ｂの他方の電極は第３の信号線１３を介して基板電圧を給電する電圧ＶＳＳに接続されている。液晶容量１ｃは、画素回路１を形成した基板とこれと対向して設けられる対向基板との間に液晶を充填して形成される液晶素子の等価容量である。
【００１９】
水平走査回路３は、クロック信号ＣＬＫとスタート信号ＳＴＡを入力してＭ相の多相信号ＰＨ１〜ＰＨＭを出力する。サンプル回路２はＭＯＳスイッチで構成し、ＭＯＳスイッチのゲート電極は出力信号ＰＨ１からＰＨＭと、ＭＯＳスイッチのドレイン電極は極性の異なる映像信号ＶＩ１又はＶＩ２と接続して、ＭＯＳスイッチのソース電極に輝度信号Ｖｄ１からＶｄＭを出力する。
【００２０】
垂直走査回路４は、クロック信号ＣＫＶとスタート信号ＦＳＴを入力してＮ相の多相信号ＰＶ１〜ＰＶＮを出力している。ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力し、走査信号Ｖｇ１〜ＶｇＮを出力する。
【００２１】
水平走査回路３とサンプル回路２は遮光層６で、また垂直走査回路４とＡＮＤゲート５は遮光層７でそれぞれ覆われ、遮光層６，７を前記対向電極の電圧ＣＯＭに接続している。
【００２２】
以上のように構成した液晶ライトバルブの動作を、図２に示すタイミングチャートを用いて説明する。垂直走査回路４のスタート信号ＦＳＴは表示する映像のフレーム先頭を示しており、クロック信号ＣＫＶは走査線の切り替えタイミングを示している。垂直走査回路７は、前記クロック信号ＣＫＶの立ち上がりのタイミングでスタート信号ＦＳＴを取り込み、多相信号ＰＶ１〜ＰＶＮを出力する。
【００２３】
ＡＮＤゲート５は、多相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、画素回路の走査信号Ｖｇ１〜ＶｇＮを出力する。ここで、１ライン毎に走査する順次走査の時はＣＮＴを“Ｈ”にすることで、走査信号Ｖｇ１〜ＶｇＮを多相信号ＰＶ１〜ＰＶＮと等しく、マトリクス状に配置した画素回路１を垂直方向に順次選択している。一方、２ライン毎に走査する２ライン同時走査の場合は、クロック信号ＣＫＶに２個連続パルスのダブルクロックを使用する。制御信号ＣＮＴはこのダブルクロック期間だけ“Ｌ”にして多相信号を遮断するようにしている。これは多相信号がダブルクロック期間に一瞬だけ組み合わせが異なり、このとき保持容量に書き込まれた電圧が変動するので制御信号ＣＮＴでこの変動を防止している。
【００２４】
映像信号ＶＩ１，ＶＩ２は、対向電極の電圧ＣＯＭを基準に変化する信号であり、その極性は互いに逆相でさらに、フレーム毎に反転している。
【００２５】
水平走査回路３のスタート信号ＳＴＡは走査線の先頭を示している。水平走査回路３は、垂直走査回路４と同様にクロック信号ＣＬＫの立ち上がりのタイミングでスタート信号ＳＴＡを取り込み、多相信号ＰＨ１〜ＰＨＭを出力する。
【００２６】
サンプル回路２は、映像信号ＶＩ１，ＶＩ２を多相信号ＰＨ１〜ＰＨＭのタイミングで順にサンプリングし、輝度信号Ｖｄ１〜ＶｄＭを出力する。
【００２７】
輝度信号Ｖｄ１〜ＶｄＭは、マトリクス状に配置された画素回路１に列毎に入力される。このとき、走査信号Ｖｇ１〜ＶｇＮで選択された画素回路１のＭＯＳトランジスタだけがオン状態なので選択された行の画素回路の保持容量１ｂに輝度信号Ｖｄ１〜ＶｄＭが書き込まれ、ホールドされる。保持容量１ｂにホールドした電圧は液晶に印加されるので、液晶ライトバルブは映像信号ＶＩ１，ＶＩ２に応じた映像を表示できる。
【００２８】
ここで、保持容量１ｂの充電電流は、映像信号ＶＩ１からサンプル回路のＭＯＳスイッチ，第２の信号線１２，画素回路のＭＯＳトランジスタ１ａ，保持容量１ｂ，第３の信号線１３を通って基板給電端子ＶＳＳに流れる。この時の充電時間を速くするには、上記充電経路に於ける直列抵抗，インダクタンス，配線の寄生容量を小さくすることが効果的である。
【００２９】
保持容量１ｂへの充電速度について詳細に説明する。保持容量１ｂにホールドした電圧は、走査信号と輝度信号によるクロストークノイズ、ＭＯＳトランジスタのオフ電流、液晶の抵抗によるリーク電流などによって変化する。このため、ホールド時間が長くなると表示した画像にフリッカが生じる。通常、このフリッカを防止するため、スタート信号ＦＳＴの周期は１／６０秒に設定される。このとき、サンプル回路２のサンプリング時間Ｔｓは、水平方向の画素数をＭ，垂直方向の画素数をＮとすると概略次式で示される。
【００３０】
【数１】
Ｔｓ＝１／（Ｍ×Ｎ×６０） …（数１）
この式から、サンプリング時間は、従来の画素数の４万画素では約４００ｎｓであるのに対し、投射型ディスプレイに要求される３０万画素では約５０ｎｓと短くなることが分かる。ＭＯＳトランジスタを用いた従来の液晶ディスプレイでは、第３の信号線１３を特別には設けておらず、シリコン基板または拡散層を電流経路として用いる構造になっていた。しかし、この部分のシート抵抗は拡散抵抗でも数百Ωとなり、投射型ディスプレイ用液晶ライトバルブの画素回路のピッチを約６０μｍとすると、基板給電線の抵抗は数１００ｋΩ以上となる。このため、従来の基板給電線では高速の書き込みが不可能であった。一方、本発明では後述するように、この基板給電線（第３の信号線）に金属配線層を用いて、基板給電線の抵抗を数１００Ωに低減している。
【００３１】
つぎに、液晶ライトバルブを構成する走査回路と、その動作について説明する。図３は、液晶ライトバルブの水平，垂直走査回路の構成を示すものである。この回路は、Ｄタイプのフリップ・フロップＦＦ，インバータＩＮＶ，レベル変換回路ＬＳから構成されている。これらの回路は、水平走査回路がＭ段，垂直走査回路がＮ段あり、ＦＦを直列に接続することでシフトレジスタを構成している。レベル変換回路ＬＳは、ソースをＶＤＤに接続した２個のＰＭＯＳトランジスタ（ＭＰ１，ＭＰ２）とソースをＶＳＳに接続した２個のＮＭＯＳトランジスタ（ＭＮ１，ＭＮ２）で構成し、フリップ・フロップＦＦの出力はＭＰ１のゲートに接続するとともに、インバータＩＮＶで逆相にしてＭＰ２のゲートに接続している。ＭＮ１とＭＮ２のゲートは互いに接続するとともに、ＭＮ１とＭＰ１のドレインにも接続する。さらに、ＭＮ２とＭＰ２のドレインを互いに接続し、この点を走査回路の出力ＰＨ（ＰＶ）としている。この構成によって、ＦＦの出力が“Ｈ”（ＶＤＤ）のとき、ＭＰ１とＭＮ２がオフ，ＭＰ２がオンとなり、出力ＰＨ（ＰＶ）はＶＤＤとなる。一方、ＦＦの出力が“Ｌ”（ＧＮＤ）のとき、ＭＰ１とＭＮ２はオン，ＭＰ２はオフとなり、出力ＰＨ（ＰＶ）はＶＳＳとなる。この様にしてレベル変換回路ＬＳは０−ＶＤＤの信号をＶＳＳ−ＶＤＤの信号に変換している。ここで、レベル変換回路ＬＳはＶＤＤ（＋５Ｖ）−ＶＳＳ（−１５Ｖ）の電源で動作する高耐圧ＣＭＯＳトランジスタで構成され、ＦＦとＩＮＶはＶＤＤ（＋５Ｖ）−０の電源で動作する低耐圧ＣＭＯＳトランジスタで構成されている。
【００３２】
次に、本発明の液晶ライトバルブのデバイス構造を詳細に説明する。
【００３３】
図４は本発明の第１の実施例の断面図である。液晶ライトバルブは単結晶シリコン板の一方の表面に、エンハンスメント形のＮＭＯＳトランジスタで構成されたＭＯＳトランジスタ１ａ，ＭＯＳ容量で構成された保持容量１ｂ及び反射電極などから構成される画素回路１を形成した第１の基板１００と、ガラスなどの透明な材料からなる対向基板３０１の一方の表面にＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）などの透明導電材料からなる対向電極３０２を形成した第２の基板３００との間に液晶２００を充填したものである。図１に示すサンプル回路２，水平走査回路３，垂直走査回路４及びＡＮＤゲート５も画素回路１と同じく第１の基板表面に形成される。
【００３４】
第１の基板１００は、一方の表面側にＭＯＳトランジスタ１ａを構成するソース領域，ドレイン領域及び保持容量１ｂの一方の電極となる領域を形成した単結晶シリコン板１１１と、単結晶シリコン板１１１上に選択的に形成されたポリシリコン層１２０と、ポリシリコン層１２０上に形成された第１の絶縁層１３０と、第１の絶縁層１３０上に形成され第１の絶縁層１３０を貫通して単結晶シリコン板１１１表面及びポリシリコン層１２０にコンタクトする第１の金属層１４０と、第１の金属層上に形成された第２の絶縁層１５０と、第２の絶縁層上に形成された第２の金属層１６０から構成されている。第１の金属層１４０及び第２の金属層１６０は例えばアルミニウムによって形成されている。
【００３５】
単結晶シリコン板１１１は、一対の表面を有し、一方の表面に隣接するｎ型半導体層１１１と、他方の表面とｎ型半導体層１１１とに隣接するｐ型半導体層
１１２と、他方の表面からｐ型半導体層１１２内に延びるように形成された複数対のｎ^＋領域１１３と、ｎ^＋領域１１３から離れた箇所において他方の表面からｐ型半導体層１１２内に延びるように形成された複数個のｎ領域１１４とから構成されている。複数対のｎ^＋領域１１３はそれぞれＭＯＳトランジスタ１ａのソース領域・ドレイン領域となるもので、図５に示すように各単位画素となる箇所（一点鎖線で示す）に一対ずつ設けられている。また、複数個のｎ領域１１４は保持容量１ｂの一方の電極となるもので、各単位画素となる箇所に一個ずつ設けられている。
【００３６】
ポリシリコン層１２０は単結晶シリコン板１１１の一方の表面上に酸化シリコン層１１５を介して選択的に形成されている。具体的には、一対のｎ^＋領域１１３間に露出するｐ型半導体層１１２上、ｎ領域１１４及びその近傍のｐ型半導体層１１２上に形成され、ＭＯＳトランジスタ１ａのゲート電極や第１の信号線（走査信号線）の一部を構成する部分１２３と、保持容量１ｂの他方の電極となる部分１２４とを有している。保持容量１ｂは、ｎ領域１１４とポリシリコン層１２４及びこれらの間に介在された酸化シリコン層１１５によって構成されている。
【００３７】
第１の絶縁層１３０上に形成された第１の金属層１４０は、スリット１４４によって複数個に分割され、ＭＯＳトランジスタ１ａと保持容量１ｂとを接続する配線１４１，第２の信号線１４２，第３の信号線１４３を構成している。配線１４１は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ^＋領域１１３の一方及びポリシリコン層１２４に、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通して一対のｎ^＋領域１１３の他方に、それぞれコンタクトしている。また、第２の信号線１４２は第１の絶縁層１３０に設けたコンタクトホール１３１を貫通してｐ型半導体層１１２にもコンタクトしている。
【００３８】
第２の金属層１６０は反射電極となるもので、各単位画素と略同形状を有し、各画素毎にスリット１６２によって分離された複数個の画素電極１６１を構成している。図には記載していないが、画素電極１６１は第２の絶縁層１５０に設けたスルーホール１５１を介して配線１４１とコンタクトしている（図７参照）。従って、ＭＯＳトランジスタのｎ^＋領域１１３の一方（ソース領域）は、コンタクトホール１３１及びスルーホール１５１により配線１４１を介して画素電極１６１に接続され（図７参照）、画素電極１６１に与える電圧をＭＯＳトランジスタ１ａによってスイッチングする。
【００３９】
ここで、配線１４１と画素電極１６１は、対向基板３００の側から液晶ライトバルブに照射される光に対するＭＯＳトランジスタ１ａの遮光と、画素電極の表面の凹凸を低減するため、共にパターン同士の間隔を最小にしてその面積が極力大きくなるようレイアウトしている。すなわち、第１の金属層１４０及び画素電極１６１間のスリットの面積をできるだけ小さくし、これらスリットから入射する光量を少なくして遮光効果を向上している。
【００４０】
また、第１の金属層１４０に設けたスリット１４４の幅を小さくすることにより、その上に塗布などによって形成される第１の絶縁層表面の凹凸、更にその上に形成される第２の金属層表面の凹凸を共に小さくする、と共に反射電極となる画素電極１６１の表面の凹凸を低減する。これにより、液晶ライトバルブに光源から照射された光は画素電極１６１で乱反射されず、有効に利用されてスクリーンに投射されるため、明るい画像を形成することができる。
【００４１】
図中には一画素の領域が示されている。本実施例では、２μｍの高耐圧プロセスを用い、各画素の大きさを水平方向，垂直方向ともにそれぞれ６４μｍとしている。
【００４２】
図５及び図６は、第１の基板１００に形成された各種パターンの平面構造を示す。図５は、シリコン基板１１０の表面に形成したＭＯＳトランジスタの拡散層１１３，保持容量の拡散層１１４などの拡散層、及びその上に形成したポリシリコン層１２０の平面パターンを示す。また、図６は図５のパターンの上に第１の絶縁層１３０及び第２の絶縁層１５０を介して形成された第１の金属層１４０及び第２の金属層１６０の平面パターン、各金属層を電気的に接続するために第１の絶縁層１３０及び第２の絶縁層１５０に形成されたコンタクトホール（ＣＯＮＴ）１３１，スルーホール（ＴＣ）１５１のレイアウトパターンを示す。コンタクトホール１３１は拡散層又はポリシリコン層と第１の金属層を、またスルーホール１５１は第１の金属層と第２の金属層をそれぞれ接続する。前述の図４は、図５に示すＩＶ−ＩＶ線に沿った断面を示す。第１の金属層で形成される配線１４１，第２の信号線１４２，第３の信号線１４３はスリット１４４によって、また、第２の金属層で形成される複数の画素電極（反射電極）１６１は同層に形成されたスリット１６２によって互いに分離されている。
【００４３】
第１の信号線は、ＭＯＳトランジスタのポリシリコン層１２３を、第１の金属層で形成される第１の信号線の金属層部１４５で互いに接続して形成される。両者の接続は、第１の絶縁膜に形成されたコンタクトホール１３１を通じてなされる。
【００４４】
本発明の液晶ライトバルブは、対向基板３００側から照射される強力な光を画素電極１６１で反射する反射型であり、この反射光の強さを液晶２００の状態で制御している。例えば、液晶２００にポリマー分散型液晶を使用すると、画素電極１６１の電圧によって、液晶２００は散乱状態から透明状態に変化する。このため、各画素の反射率は、液晶２００が透明状態のときに高く、散乱状態のときに低くなる。本ライトバルブは、この液晶の状態を画素電極１６１の電圧で制御することで映像を表示している。
【００４５】
次に、照射光に対する遮光について説明する。半導体のｐｎ接合部に光が照射されると、光電流が発生する。この光電流が問題となるのは、ＭＯＳトランジスタの拡散層１１３のソース電極部である。このソース電極部に光電流が流れると、保持容量１ｂに書き込んだ電圧が変化し、所定の表示画像が得られなくなる。このため、ＭＯＳトランジスタ１ａの拡散層１１３への光を第１の金属層１４０と第２の金属層１６０で遮光している。特に、図４及び図６に示すように、画素電極１６１の電極間スリット１６２を通過する光は、第３の信号線１４３の配線幅を電極間スペースより十分広くとり、これを電極間スペースの直下に配置することで遮光している。図７は図５，図６におけるＶＩＩ−ＶＩＩ断面構造で、ＭＯＳトランジスタ１ａのソース電極部を垂直方向に見たものである。画素電極１６１の電極間スリット１６２を通過する光は、画素電極１６１と対応した配線１４１をスリット１６２の下まではみ出させるように配置することで遮光している。
【００４６】
図８は図５，図６におけるＶＩＩＩ−ＶＩＩＩ断面構造であり、第１の金属層１４０のスリット部を示す。この領域には上述の第１の金属層１４０及び第２の金属層１６０によっても遮光されず、第１の金属層に形成されたスリット１４４と第２の金属層に形成されたスリット１６２を通過してシリコン基板１１０の表面に直接光が照射される部分が含まれている。この直接光は、配線１４１，第２の信号線１４２，第３の信号線１４３の各パターン間のスリットを通り、その下のｎ^＋層１１６に照射される。保持容量の拡散層１１４と第３の信号線１４３との接続は、オーミックコンタクトを確保するためｎ^＋層１１６を介して行われる。照射光はｎ^＋層１１６とｐ型のウェル層１１２のｐｎ接合部で光電流に変換される。上述のように、このｐ型のウェル層１１２とｎ^＋層１１６は共に第３の信号線（基板給電線）１４３に接続され、最下位電圧（ＶＳＳ）に給電されているので、ｐｎ接合部で発生した光電流は、ｐ型ウェル層を通じて第３の信号線を流れ消費される。この結果、光電流は、ＭＯＳトランジスタの拡散層１１３、特にソース領域には流れないので、保持容量１ｂに書き込んだ電圧を安定にホールドでき、投射ディスプレイのように強力な光が照射されても、画質の劣化がない。
【００４７】
また、第１の絶縁層１３０と第２の絶縁層１５０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層であるアルミニウム層の表面や裏面、又は第２の金属層であるアルミニウム層の裏面に黒色材料からなる層を設け、各配線層と同一形状にパターン化することでも光電流を低減できる。この黒色材料には、酸化クロム，タンタルオキサイド等が使用できる。次に、保持容量１ｂへの充電速度について説明する。上述のように、第２の信号線１４２はＭＯＳトランジスタの拡散層１１３のドレイン領域に、また第３の信号線１４３は保持容量の拡散層１１４及びｐ型ウェル層１１２にそれぞれコンタクトホール１３１を介して接続されている。このような素子構造により、保持容量１ｂに充電するときの電流経路は第２の信号線１４２→ＭＯＳトランジスタ１ａ→保持容量１ｂ→第３の信号線１４３となる。第２の信号線１４２と第３の信号線１４３は、互いに平行になるように配置されている。従って、第２の信号線と第３の信号線を流れる電流は互いに逆向きになるため、両配線が外部に形成する磁界は互いに打ち消しあい、配線のインダクタンスが小さくなる。また、第２の信号線と第３の信号線に金属配線層を用いたことで配線抵抗が低減される。
【００４８】
以上のような構成により、充電時における配線部のインピーダンスが小さくなり、保持容量への映像信号の書き込みを高速にできる。次に、図９，図１０を用いて本発明の液晶ライトバルブの他の実施例を説明する。図４〜図８に示した実施例と異なるのは、金属層を３層構造にして、配線１４１と反射電極となる画素電極の間に別の遮光層を設けている点である。ただし、図５に示す画素回路の拡散層とポリシリコン層のパターンは前の実施例と同じである。
【００４９】
図９は本実施例の液晶ライトバルブの断面図である。本実施例では、第２の信号線１４２，第３の信号線１４３，配線１４１を形成した第１の金属層１４０の上に第１の絶縁層１５０を介して遮光層１６３及び中間電極１６４を形成した第２の金属層を設け、さらにその上に第２の絶縁層１７０を介して画素電極（反射電極）１８１を設けている。遮光層１６３と中間電極１６４はスリット１６２で、また画素電極同士はスリット１８２で互いに隔てられている。ＭＯＳトランジスタの拡散層１１３のソース領域はスルーホール１３１によって配線１４１と、配線１４１はスルーホール１５１によって中間電極１６４と、そして中間電極１６４はスルーホール１７１によって画素電極１８１とそれぞれ接続される。画素電極に与えられる電圧は、ＭＯＳトランジスタ１ａによってスイッチングされる。
【００５０】
図１０は第１の金属層１４０，第２の金属層１６０及び第３の金属層１８０における各パターンの平面構造を示す。図９は図１０におけるＩＸ−ＩＸ断面図である。
【００５１】
図９，図１０から分かるように、最上層の第３の金属層１８０で形成された画素電極１８１の電極間スリット１８２から入射する光は第２の金属層１６０で形成された遮光層１６３で完全に遮断される。すなわち、対向基板３００側から見た場合、第３の金属層１８０に形成されたスリット１８２及び第２の金属層１６０に形成されたスリット１６２は互いにオーバーラップすることなくずれて配置されているので、第２の基板３００側から入射した光は第３の金属層または第２の金属層のいずれかで反射されてシリコン基板１１０には到達しない。
【００５２】
以上のように、本実施例では第２の基板側から入射する光を第１の基板の上層に設けた第２の金属層及び第３の金属層で遮断した。入射光がシリコン基板に達するのを防止するには、第１の金属層，第２の金属層及び第３の金属層のそれぞれに形成されるスリット部が互いにオーバーラップすることがないようずらせて配置すればよい。
【００５３】
また、図９，図１０の構成において、第１の絶縁層１３０，第２の絶縁層１５０，第３の絶縁層１７０のうち少なくとも１層に光吸収性の絶縁層を用いることでも光電流を低減できる。この光吸収性の絶縁層には、着色したポリイミドなどが使用できる。さらに、第１の金属層１４０，第２の金属層１６０，第３の金属層１８０の少なくとも１層の裏面又は表面に黒色材料の層を設け、各金属層と同一の形状にパターン化することでも光電流を低減できる。この黒色の材料には、酸化クロム，タンタルオキサイド等が使用できる。
【００５４】
次に、本発明の液晶ライトバルブの実装について説明する。図１１と図１２はセラミック基板上に実装した液晶ライトバルブの平面構造と断面構造の一例を示している。
【００５５】
前述の単結晶シリコン基板の表面に画素回路，水平走査回路，垂直走査回路などを形成した第１の基板１００は、回路部を上にして導電性ペーストでセラミック基板５００に接着される。第１の基板１００と、これと対向して設けた第２の基板３００との間には液晶２００を挾持する。液晶２００はその周辺部に設けたシール材５１０によってシールされ、外界の湿度などから保護される。
【００５６】
第１の基板の周辺部に設けた信号端子は、ワイヤボンデングでセラミック基板上に形成した配線パターンと接続される。また、第２の基板３００の表面に設けた対向電極３０２とセラミック基板上の配線パターンとの接続には導電性ペースト５３０を用いている。第１の基板上のワイヤボンデング位置は、図１１に示すように同基板の上辺部と左辺部とし、第２の基板表面の対向電極とのコンタクト位置は右辺部としている。ワイヤボンデング位置を２辺以下にすることで各基板とワイヤボンデング部の距離を小さくできる。
【００５７】
フレキシブルプリント基板５５０は半田５４０によってセラミック基板５００の配線パターンと接続され、液晶ライトバルブの制御信号を供給する。
【００５８】
図１３は本発明の液晶ライトバルブを適用した投射型ディスプレイの構成を示す。本投射型ディスプレイは、光源７００，第１のレンズ７１０，ミラー７２０，第２のレンズ７３０，液晶ライトバルブ７４０，投射レンズ７５０，スクリーン７６０で構成される。光源７００からの光は第１のレンズ７１０でミラー７２０の位置に集光される。この光は第１のレンズ７３０で平行光とされ、液晶ライトバルブ７４０に照射される。液晶ライトバルブでは照射された光の反射状態を各液晶画素に印加する電圧によって制御し、液晶ライトバルブからの反射光を第１のレンズ７３０と投射レンズ７５０を介して、スクリーン７６０に拡大投影して画像を形成する。
【００５９】
また、光源からの光束を光の３原色の３つの光束に分解し、それぞれの光束に対して液晶ライトバルブを設け、３つの液晶ライトバルブからの反射光を再び合成、拡大投射することによりカラー表示の投射型ディスプレイを得ることができる。光の３原色への分解、３つの液晶ライトバルブからの反射光の合成は、例えばダイクロイックミラーを用いて同時に行うことができる。
【００６０】
以上、単結晶シリコン基板を用いた液晶ライトバルブ、及びこれを用いた投射型ディスプレイについて説明したが、本発明は単結晶シリコン基板のかわりに絶縁基板上に半導体層を形成した基板や化合物半導体基板を用いても可能であることは言うまでもない。
【００６１】
本発明によれば、ＭＯＳトランジスタなど能動素子を形成したシリコンなどの半導体基板を用いた液晶ライトバルブ及びそれを用いた投射型ディスプレイにおいて、画素回路部の半導体表面を金属配線層による信号線や画素電極など複数の遮光層で遮光し、さらに金属配線層による信号線や画素電極などで遮光できない光は基準電位に接続した半導体基板の拡散層に照射されるように配置したので、画素回路部の能動素子に流れる光電流を大幅に低減できる。さらに、各画素に映像信号を供給する信号線と基板給電線に金属配線を用い、これらを互いに平行に配置したので、信号線のインピーダンスを低減でき画素への信号の書き込みを高速にできる。
【００６２】
【発明の効果】
光輝度で、高精細な投射型ディスプレイ，液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】液晶ライトバルブの回路構成を示す図である。
【図２】液晶ライトバルブの動作を示すタイミングチャートである。
【図３】液晶ライトバルブを構成する走査回路の詳細回路を示す図である。
【図４】本発明の液晶ライトバルブの一実施例における断面図（図５，図６のＩＶ−ＩＶ断面図）である。
【図５】本発明の液晶ライトバルブの一実施例における画素回路の拡散層及びポリシリコン層のレイアウト図である。
【図６】本発明の液晶ライトバルブの一実施例における画素回路の第１の金属層，第２の金属層のレイアウト図である。
【図７】図５，図６のＶＩＩ−ＶＩＩ断面図である。
【図８】図５，図６のＶＩＩＩ−ＶＩＩＩ断面図である。
【図９】本発明の液晶ライトバルブの他の実施例における断面図（図１０のＩＸ−ＩＸ断面図）である。
【図１０】本発明の液晶ライトバルブの他の実施例における画素回路の第１の金属層，第２の金属層及び第３の金属層のレイアウト図である。
【図１１】セラミック基板上に実装した液晶ライトバルブの平面構造を示す図である。
【図１２】セラミック基板上に実装した液晶ライトバルブの断面構造を示す図である。
【図１３】液晶ライトバルブを適用した投射型ディスプレイの構成を示す図である。
【符号の説明】
１…画素回路、１ａ…ＭＯＳトランジスタ、１ｂ…保持容量、１ｃ…液晶容量、２…サンプル回路、３…水平走査回路、４…垂直走査回路、５…ＡＮＤゲート、６，７…遮光層、１００…第１の基板、１１０…シリコン基板、１２０…ポリシリコン層、１３０…第１の絶縁層、１４０…第１の金属層、１５０…第２の絶縁層、１６０…第２の金属層、１７０…第３の絶縁層、１８０…第３の金属層、２００…液晶、３００…第２の基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display that controls the intensity of light by an amplitude value of a voltage, and more particularly to a liquid crystal light valve suitable for a projection display and a projection display using the same.
[0002]
[Prior art]
In an active matrix liquid crystal display in which switching elements and liquid crystals are stacked to control light, a liquid crystal display using MOS (Metal Oxide Semiconductor) transistors formed on a single crystal silicon substrate as a switching element is disclosed in USP 3,862,360. And IE80-81 of the IEICE Technical Report (1980).
[0003]
When the MOS transistor is irradiated with light, a photocurrent is generated at the PN junction that forms the source and drain of the MOS transistor. This photocurrent changes the video signal written in the liquid crystal pixels of the display unit, and a predetermined image to be displayed cannot be displayed. Therefore, in a liquid crystal display using a MOS transistor formed on a single crystal silicon substrate, it is necessary to reduce the photocurrent so as not to affect the display screen. All of the above conventional displays are a method of directly viewing an image controlled by a switching element, and are usually used indoors. For this reason, it was sufficient to prevent the influence of light having an illuminance on the display panel surface of tens of thousands of lux.
[0004]
In order to reduce this photocurrent, in the above-mentioned technical report of the Institute of Electronics and Communication Engineers, the source region of the MOS transistor is arranged as far as possible from the light incident region, and the silicon substrate surface on which the MOS transistor is formed is covered with two wiring layers. A method such as providing a diffusion layer and recombining the generated carriers has been used.
[0005]
Further, since the display size of the display is as small as about 2 inches due to the limitation of the silicon wafer, the number of pixels of such a display is about 40,000 from the point of resolution that can be recognized as the display size.
[0006]
[Problems to be solved by the invention]
As described above, the liquid crystal display using the MOS transistor formed on the single crystal silicon substrate is limited to the direct view type.
[0007]
On the other hand, in a projection display, a panel in which a switching element and liquid crystal are laminated is called a liquid crystal light valve, and an image controlled by the light valve is enlarged and projected onto a screen. For this reason, the light irradiating the light valve becomes stronger as it expands on the screen, and the brightness is several million lux. Furthermore, since the pixels controlled by the light valve are enlarged and the image becomes rough, the number of pixels of the light valve is required to be 300,000 or more.
[0008]
As described above, in the projection display, when a liquid crystal light valve using a transistor formed on a semiconductor substrate such as silicon is used, the light resistance of the liquid crystal light valve is increased and the number of pixels is increased so that each pixel can be imaged at high speed. It is required to write a signal.
[0009]
The present invention has been made in view of such a current situation, and an object thereof is to provide a liquid crystal light valve excellent in light resistance without being affected by strong irradiation light using a semiconductor substrate such as silicon. It is an object of the present invention to provide a liquid crystal light valve capable of writing a video signal at high speed, and to provide a projection display that displays a high-definition, bright and high-quality image using such a liquid crystal light valve.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a projection type liquid crystal display is configured as follows in the present invention.
[0011]
A semiconductor substrate having a plurality of switching element regions formed in a matrix on one surface and an insulating layer formed on one surface of the semiconductor substrate and divided into a plurality by a first slit 1 metal layer, a second metal layer formed on the first metal layer via an insulating layer and divided into a plurality of parts by a second slit, and a counter electrode on one surface, The electrode side is composed of a counter substrate facing the second metal layer with a gap, and a liquid crystal filled in the gap between the counter electrode and the second metal layer. A liquid crystal light valve provided with a semiconductor region connected to a reference potential at a position where light incident through the second slit reaches the semiconductor substrate, a light source for supplying light irradiated from the counter substrate side to the liquid crystal light valve, and a liquid crystal light Enlarge the reflected light from the bulb A structure in which an optical system for morphism.
[0012]
In addition, a capacitor element region corresponding to each of the switching element regions is provided on one surface of the semiconductor substrate, and a substrate feed line for supplying a substrate potential to the substrate potential region and the capacitor element region of the switching element region is one of the metal layers. Formed with.
[0013]
Further, a video signal line for supplying a video signal to the video signal input terminal portion in the switching element region is formed of any of the metal layers, and the substrate feed line and the video signal line are arranged in parallel to each other.
[0014]
Since the metal layer reflects the irradiated light, the light incident on one surface of the semiconductor substrate can be weakened and the photocurrent flowing in the switching element region can be greatly reduced.
[0015]
The photocurrent generated by irradiating light to the semiconductor region connected to the reference potential flows to the wiring portion on the reference potential side and is consumed, and does not affect the switching element region.
[0016]
By forming the substrate feed line and the video signal line with a metal layer and arranging both the wirings in parallel with each other, the impedance of these wirings can be reduced, and the video signal can be written to each pixel at high speed.
[0017]
Since the liquid crystal light valve switching element is not affected by irradiation light and the number of pixels can be increased by increasing the video signal writing speed, a projection display that displays a high-definition, bright and high-quality image is provided. be able to.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a circuit configuration of a liquid crystal light valve used in a projection display. This light valve includes a pixel circuit 1, a sample circuit 2, a horizontal scanning circuit 3, a vertical scanning circuit 4, and an AND gate 5. The pixel circuit 1 includes a plurality of first signal lines (scanning signal lines) 11, a plurality of second signal lines (video signal lines) 12 intersecting with the first signal lines (scanning signal lines) 11, and a third signal line provided next to the second signal lines. It comprises a signal line (substrate feed line) 13 and a MOS transistor 1a, a holding capacitor 1b, and a liquid crystal capacitor 1c provided at the intersection of the first signal line and the second and third signal lines. The set of MOS transistor 1a, holding capacitor 1b, and liquid crystal capacitor 1c form one pixel, and as a whole, M pixels in the horizontal direction and N pixels in the vertical direction are arranged in a matrix. The M × N of the number of pixel arrays is 640 × 480 as an example. Scan signals Vg1 to VgN are supplied to the gate electrode of the MOS transistor 1a through the first signal line 11, the luminance signals Vd1 to VdM are supplied to the drain electrode through the second signal line 12, and the source electrode is supplied to the source electrode. One electrode of the storage capacitor 1b and one electrode (reflection electrode) of the liquid crystal capacitor 1c are connected. Further, the other electrode of the storage capacitor 1 b is connected to the voltage VSS that supplies the substrate voltage via the third signal line 13. The liquid crystal capacitance 1c is an equivalent capacitance of a liquid crystal element formed by filling a liquid crystal between a substrate on which the pixel circuit 1 is formed and a counter substrate provided opposite to the substrate.
[0019]
The horizontal scanning circuit 3 receives the clock signal CLK and the start signal STA and outputs M-phase multiphase signals PH1 to PHM. The sample circuit 2 is composed of a MOS switch, the gate electrode of the MOS switch is connected to the output signals PH1 to PHM, the drain electrode of the MOS switch is connected to the video signal VI1 or VI2 having different polarities, and the luminance signal is applied to the source electrode of the MOS switch. VdM is output from Vd1.
[0020]
The vertical scanning circuit 4 receives the clock signal CKV and the start signal FST and outputs N-phase multiphase signals PV1 to PVN. The AND gate 5 receives the multiphase signals PV1 to PVN and the control signal CNT, and outputs the scanning signals Vg1 to VgN.
[0021]
The horizontal scanning circuit 3 and the sample circuit 2 are covered with a light shielding layer 6, and the vertical scanning circuit 4 and the AND gate 5 are covered with a light shielding layer 7, respectively, and the light shielding layers 6 and 7 are connected to the voltage COM of the counter electrode.
[0022]
The operation of the liquid crystal light valve configured as described above will be described with reference to the timing chart shown in FIG. The start signal FST of the vertical scanning circuit 4 indicates the beginning of the frame of the video to be displayed, and the clock signal CKV indicates the scanning line switching timing. The vertical scanning circuit 7 takes in the start signal FST at the rising timing of the clock signal CKV and outputs multiphase signals PV1 to PVN.
[0023]
The AND gate 5 inputs the multiphase signals PV1 to PVN and the control signal CNT, and outputs the scanning signals Vg1 to VgN of the pixel circuit. Here, at the time of sequential scanning for scanning line by line, by setting CNT to “H”, the scanning signals Vg1 to VgN are equal to the multiphase signals PV1 to PVN, and the pixel circuits 1 arranged in a matrix are arranged in the vertical direction. Are selected sequentially. On the other hand, in the case of two-line simultaneous scanning for scanning every two lines, a double clock of two continuous pulses is used for the clock signal CKV. The control signal CNT is set to “L” only during this double clock period so as to block the multiphase signal. This is because the combination of the multiphase signals is different only for a moment during the double clock period, and the voltage written in the storage capacitor fluctuates at this time, so this fluctuation is prevented by the control signal CNT.
[0024]
The video signals VI1 and VI2 are signals that change with reference to the voltage COM of the counter electrode, and their polarities are opposite to each other and are inverted every frame.
[0025]
The start signal STA of the horizontal scanning circuit 3 indicates the head of the scanning line. Similarly to the vertical scanning circuit 4, the horizontal scanning circuit 3 takes in the start signal STA at the rising timing of the clock signal CLK and outputs multiphase signals PH1 to PHM.
[0026]
The sample circuit 2 sequentially samples the video signals VI1 and VI2 at the timings of the multiphase signals PH1 to PHM, and outputs the luminance signals Vd1 to VdM.
[0027]
The luminance signals Vd1 to VdM are input to the pixel circuits 1 arranged in a matrix for each column. At this time, since only the MOS transistors of the pixel circuit 1 selected by the scanning signals Vg1 to VgN are in the ON state, the luminance signals Vd1 to VdM are written and held in the holding capacitors 1b of the pixel circuits in the selected row. Since the voltage held in the holding capacitor 1b is applied to the liquid crystal, the liquid crystal light valve can display an image corresponding to the video signals VI1 and VI2.
[0028]
Here, the charging current of the holding capacitor 1b is fed from the video signal VI1 through the MOS switch of the sample circuit, the second signal line 12, the MOS transistor 1a of the pixel circuit, the holding capacitor 1b, and the third signal line 13 to feed the substrate. It flows to the terminal VSS. In order to increase the charging time at this time, it is effective to reduce the series resistance, inductance, and parasitic capacitance of the wiring in the charging path.
[0029]
The charging speed for the storage capacitor 1b will be described in detail. The voltage held in the holding capacitor 1b changes due to crosstalk noise due to the scanning signal and the luminance signal, the off current of the MOS transistor, the leakage current due to the resistance of the liquid crystal, and the like. For this reason, when the hold time becomes long, flicker occurs in the displayed image. Usually, in order to prevent this flicker, the cycle of the start signal FST is set to 1/60 seconds. At this time, the sampling time Ts of the sample circuit 2 is approximately expressed by the following equation where M is the number of pixels in the horizontal direction and N is the number of pixels in the vertical direction.
[0030]
[Expression 1]
Ts = 1 / (M × N × 60) (Equation 1)
From this equation, it can be seen that the sampling time is about 400 ns for the conventional 40,000 pixels, whereas it is about 50 ns for the 300,000 pixels required for the projection display. In the conventional liquid crystal display using the MOS transistor, the third signal line 13 is not specially provided, and the silicon substrate or the diffusion layer is used as a current path. However, the sheet resistance of this portion is several hundred Ω even in the diffusion resistance, and when the pitch of the pixel circuit of the liquid crystal light valve for projection display is about 60 μm, the resistance of the substrate feed line is several hundred kΩ or more. For this reason, it has been impossible to perform high-speed writing with the conventional substrate feeder. On the other hand, in the present invention, as will be described later, the resistance of the substrate feed line is reduced to several hundreds Ω by using a metal wiring layer for the substrate feed line (third signal line).
[0031]
Next, a scanning circuit constituting the liquid crystal light valve and its operation will be described. FIG. 3 shows the configuration of the horizontal and vertical scanning circuits of the liquid crystal light valve. This circuit includes a D-type flip-flop FF, an inverter INV, and a level conversion circuit LS. These circuits have M stages of horizontal scanning circuits and N stages of vertical scanning circuits, and constitute a shift register by connecting FFs in series. The level conversion circuit LS is composed of two PMOS transistors (MP1, MP2) whose sources are connected to VDD and two NMOS transistors (MN1, MN2) whose sources are connected to VSS, and the output of the flip-flop FF is In addition to being connected to the gate of MP1, it is connected to the gate of MP2 in the reverse phase by the inverter INV. The gates of MN1 and MN2 are connected to each other and are also connected to the drains of MN1 and MP1. Further, the drains of MN2 and MP2 are connected to each other, and this point is used as the output PH (PV) of the scanning circuit. With this configuration, when the output of the FF is “H” (VDD), MP1 and MN2 are turned off, MP2 is turned on, and the output PH (PV) is VDD. On the other hand, when the output of the FF is “L” (GND), MP1 and MN2 are on, MP2 is off, and the output PH (PV) is VSS. In this way, the level conversion circuit LS converts the 0-VDD signal into the VSS-VDD signal. Here, the level conversion circuit LS is composed of a high breakdown voltage CMOS transistor that operates with a power supply of VDD (+5 V) -VSS (-15 V), and FF and INV are low breakdown voltage CMOS transistors that operate with a power supply of VDD (+5 V) -0. It consists of
[0032]
Next, the device structure of the liquid crystal light valve of the present invention will be described in detail.
[0033]
FIG. 4 is a sectional view of the first embodiment of the present invention. In the liquid crystal light valve, a pixel circuit 1 composed of a MOS transistor 1a composed of an enhancement type NMOS transistor, a holding capacitor 1b composed of a MOS capacitor, and a reflective electrode is formed on one surface of a single crystal silicon plate. A first substrate 100 and a second substrate 300 in which a counter electrode 302 made of a transparent conductive material such as ITO (Indium-tin-oxide) is formed on one surface of a counter substrate 301 made of a transparent material such as glass; The liquid crystal 200 is filled in between. The sample circuit 2, the horizontal scanning circuit 3, the vertical scanning circuit 4, and the AND gate 5 shown in FIG. 1 are also formed on the surface of the first substrate, like the pixel circuit 1.
[0034]
The first substrate 100 includes a single crystal silicon plate 111 in which a source region, a drain region, and a region serving as one electrode of the storage capacitor 1b constituting the MOS transistor 1a are formed on one surface side, and the single crystal silicon plate 111 A polysilicon layer 120 selectively formed on the first insulating layer 130, a first insulating layer 130 formed on the polysilicon layer 120, and a first insulating layer 130 formed on the first insulating layer 130 and penetrating through the first insulating layer 130. A first metal layer 140 in contact with the surface of the single crystal silicon plate 111 and the polysilicon layer 120, a second insulating layer 150 formed on the first metal layer, and formed on the second insulating layer It is composed of the second metal layer 160. The first metal layer 140 and the second metal layer 160 are made of, for example, aluminum.
[0035]
Single crystal silicon plate 111 has a pair of surfaces, n-type semiconductor layer 111 adjacent to one surface, p-type semiconductor layer 112 adjacent to the other surface and n-type semiconductor layer 111, and the other surface. A plurality of pairs of n ⁺ regions 113 formed so as to extend from the other surface to the p type semiconductor layer 112 at a position away from the n ⁺ regions 113. N regions 114. A plurality of pairs of n ⁺ regions 113 serve as the source region and drain region of the MOS transistor 1a, respectively, and are provided in pairs at locations (indicated by alternate long and short dash lines) serving as unit pixels as shown in FIG. The plurality of n regions 114 serve as one electrode of the storage capacitor 1b, and one n region 114 is provided at a location that serves as each unit pixel.
[0036]
The polysilicon layer 120 is selectively formed on one surface of the single crystal silicon plate 111 via the silicon oxide layer 115. Specifically, the gate electrode of the MOS transistor 1a and the first signal are formed on the p-type semiconductor layer 112 exposed between the pair of n ⁺ regions 113, the n region 114, and the p-type semiconductor layer 112 in the vicinity thereof. A portion 123 constituting a part of the line (scanning signal line) and a portion 124 serving as the other electrode of the storage capacitor 1b are provided. The storage capacitor 1b includes an n region 114, a polysilicon layer 124, and a silicon oxide layer 115 interposed therebetween.
[0037]
The first metal layer 140 formed on the first insulating layer 130 is divided into a plurality of parts by slits 144, a wiring 141, a second signal line 142, a second signal line 142 connecting the MOS transistor 1 a and the storage capacitor 1 b. 3 signal lines 143 are configured. The wiring 141 passes through the contact hole 131 provided in the first insulating layer 130 and is provided in one of the pair of n ⁺ regions 113 and the polysilicon layer 124, and the second signal line 142 is provided in the first insulating layer 130. Each contact with the other of the pair of n ⁺ regions 113 passes through the contact hole 131. The second signal line 142 also contacts the p-type semiconductor layer 112 through the contact hole 131 provided in the first insulating layer 130.
[0038]
The second metal layer 160 serves as a reflective electrode, has substantially the same shape as each unit pixel, and constitutes a plurality of pixel electrodes 161 separated by slits 162 for each pixel. Although not shown in the drawing, the pixel electrode 161 is in contact with the wiring 141 through a through hole 151 provided in the second insulating layer 150 (see FIG. 7). Accordingly, one (source region) of the n ⁺ region 113 of the MOS transistor is connected to the pixel electrode 161 via the wiring 141 through the contact hole 131 and the through hole 151 (see FIG. 7), and the voltage applied to the pixel electrode 161 is applied to the MOS transistor. Switching is performed by the transistor 1a.
[0039]
Here, the wiring 141 and the pixel electrode 161 are both spaced from each other in order to block the light from the MOS transistor 1a against the light irradiated to the liquid crystal light valve from the counter substrate 300 side and to reduce the unevenness of the surface of the pixel electrode. The layout is minimized and the area is maximized. That is, the area of the slit between the first metal layer 140 and the pixel electrode 161 is made as small as possible, and the amount of light incident from these slits is reduced to improve the light shielding effect.
[0040]
Further, by reducing the width of the slit 144 provided in the first metal layer 140, the unevenness of the surface of the first insulating layer formed thereon by coating or the like, and further the second metal formed thereon Both the unevenness on the surface of the layer is reduced, and the unevenness on the surface of the pixel electrode 161 serving as a reflective electrode is reduced. Thereby, the light emitted from the light source to the liquid crystal light valve is not diffusely reflected by the pixel electrode 161 but is effectively used and projected onto the screen, so that a bright image can be formed.
[0041]
In the figure, an area of one pixel is shown. In this embodiment, a high breakdown voltage process of 2 μm is used, and the size of each pixel is set to 64 μm in both the horizontal direction and the vertical direction.
[0042]
5 and 6 show planar structures of various patterns formed on the first substrate 100. FIG. FIG. 5 shows a planar pattern of a diffusion layer such as a MOS transistor diffusion layer 113 and a storage capacitor diffusion layer 114 formed on the surface of the silicon substrate 110, and a polysilicon layer 120 formed thereon. FIG. 6 is a plan view of the first metal layer 140 and the second metal layer 160 formed on the pattern of FIG. 5 via the first insulating layer 130 and the second insulating layer 150, and each metal. A layout pattern of contact holes (CONT) 131 and through holes (TC) 151 formed in the first insulating layer 130 and the second insulating layer 150 in order to electrically connect the layers is shown. The contact hole 131 connects the diffusion layer or polysilicon layer and the first metal layer, and the through hole 151 connects the first metal layer and the second metal layer. FIG. 4 described above shows a cross section taken along line IV-IV shown in FIG. The wiring 141, the second signal line 142, and the third signal line 143 formed of the first metal layer are formed by the slit 144 and a plurality of pixel electrodes (reflection electrodes) 161 formed of the second metal layer. Are separated from each other by slits 162 formed in the same layer.
[0043]
The first signal line is formed by connecting the polysilicon layer 123 of the MOS transistor to each other at the metal layer portion 145 of the first signal line formed of the first metal layer. Both are connected through a contact hole 131 formed in the first insulating film.
[0044]
The liquid crystal light valve of the present invention is a reflection type in which strong light irradiated from the counter substrate 300 side is reflected by the pixel electrode 161, and the intensity of this reflected light is controlled in the state of the liquid crystal 200. For example, when a polymer dispersed liquid crystal is used for the liquid crystal 200, the liquid crystal 200 changes from a scattering state to a transparent state by the voltage of the pixel electrode 161. For this reason, the reflectance of each pixel is high when the liquid crystal 200 is in a transparent state and low when it is in a scattering state. This light valve displays an image by controlling the state of the liquid crystal with the voltage of the pixel electrode 161.
[0045]
Next, light shielding with respect to irradiation light will be described. When a semiconductor pn junction is irradiated with light, a photocurrent is generated. This photocurrent becomes a problem in the source electrode portion of the diffusion layer 113 of the MOS transistor. When a photocurrent flows through the source electrode portion, the voltage written in the storage capacitor 1b changes, and a predetermined display image cannot be obtained. Therefore, the light to the diffusion layer 113 of the MOS transistor 1a is shielded by the first metal layer 140 and the second metal layer 160. In particular, as shown in FIGS. 4 and 6, the light passing through the interelectrode slit 162 of the pixel electrode 161 takes the wiring width of the third signal line 143 sufficiently wider than the interelectrode space, Light is shielded by placing it directly below. FIG. 7 is a cross-sectional structure taken along the line VII-VII in FIGS. 5 and 6 and shows the source electrode portion of the MOS transistor 1a in the vertical direction. Light passing through the interelectrode slit 162 of the pixel electrode 161 is shielded by arranging the wiring 141 corresponding to the pixel electrode 161 so as to protrude below the slit 162.
[0046]
FIG. 8 is a cross-sectional structure taken along the line VIII-VIII in FIGS. 5 and 6 and shows a slit portion of the first metal layer 140. This region is not shielded by the first metal layer 140 and the second metal layer 160, and passes through the slit 144 formed in the first metal layer and the slit 162 formed in the second metal layer. Thus, a portion where the surface of the silicon substrate 110 is directly irradiated with light is included. This direct light passes through the slits between the patterns of the wiring 141, the second signal line 142, and the third signal line 143, and irradiates the n ⁺ layer 116 below the slit. The storage capacitor diffusion layer 114 and the third signal line 143 are connected through the n ⁺ layer 116 in order to secure an ohmic contact. Irradiation light is converted into photocurrent at the pn junction between the n ⁺ layer 116 and the p-type well layer 112. As described above, both the p-type well layer 112 and the n ⁺ layer 116 are connected to the third signal line (substrate feed line) 143 and are fed to the lowest voltage (VSS). The photocurrent generated in is passed through the third signal line through the p-type well layer and consumed. As a result, since the photocurrent does not flow into the diffusion layer 113 of the MOS transistor, particularly the source region, the voltage written in the storage capacitor 1b can be stably held, and even if powerful light is irradiated like a projection display, There is no degradation of image quality.
[0047]
The photocurrent can also be reduced by using a light-absorbing insulating layer for at least one of the first insulating layer 130 and the second insulating layer 150. For this light-absorbing insulating layer, colored polyimide or the like can be used. Furthermore, it is also possible to provide a layer made of a black material on the front and back surfaces of the aluminum layer that is the first metal layer or the back surface of the aluminum layer that is the second metal layer, and pattern the same shape as each wiring layer. Current can be reduced. As this black material, chromium oxide, tantalum oxide, or the like can be used. Next, the charging speed for the storage capacitor 1b will be described. As described above, the second signal line 142 is connected to the drain region of the diffusion layer 113 of the MOS transistor, and the third signal line 143 is connected to the diffusion layer 114 and the p-type well layer 112 of the storage capacitor via the contact holes 131, respectively. Connected. With such an element structure, the current path for charging the holding capacitor 1b is as follows: second signal line 142 → MOS transistor 1a → holding capacitor 1b → third signal line 143. The second signal line 142 and the third signal line 143 are arranged so as to be parallel to each other. Accordingly, the currents flowing through the second signal line and the third signal line are opposite to each other, so that the magnetic fields formed by the two lines cancel each other, and the inductance of the wiring is reduced. Further, the wiring resistance is reduced by using metal wiring layers for the second signal line and the third signal line.
[0048]
With the configuration as described above, the impedance of the wiring portion at the time of charging is reduced, and the video signal can be written to the storage capacitor at high speed. Next, another embodiment of the liquid crystal light valve of the present invention will be described with reference to FIGS. 4 to 8 is different from the embodiment shown in FIGS. 4 to 8 in that the metal layer has a three-layer structure and another light shielding layer is provided between the wiring 141 and the pixel electrode to be a reflective electrode. However, the pattern of the diffusion layer and the polysilicon layer of the pixel circuit shown in FIG. 5 is the same as the previous embodiment.
[0049]
FIG. 9 is a cross-sectional view of the liquid crystal light valve of this embodiment. In this embodiment, the light shielding layer 163 and the intermediate electrode 164 are formed on the first metal layer 140 on which the second signal line 142, the third signal line 143, and the wiring 141 are formed via the first insulating layer 150. The formed second metal layer is provided, and a pixel electrode (reflective electrode) 181 is provided thereon via a second insulating layer 170. The light shielding layer 163 and the intermediate electrode 164 are separated from each other by a slit 162, and the pixel electrodes are separated from each other by a slit 182. The source region of the diffusion layer 113 of the MOS transistor is connected to the wiring 141 through the through hole 131, the wiring 141 is connected to the intermediate electrode 164 through the through hole 151, and the intermediate electrode 164 is connected to the pixel electrode 181 through the through hole 171. The voltage applied to the pixel electrode is switched by the MOS transistor 1a.
[0050]
FIG. 10 shows a planar structure of each pattern in the first metal layer 140, the second metal layer 160, and the third metal layer 180. 9 is a cross-sectional view taken along line IX-IX in FIG.
[0051]
As can be seen from FIGS. 9 and 10, light incident from the interelectrode slit 182 of the pixel electrode 181 formed of the uppermost third metal layer 180 is transmitted through the light shielding layer 163 formed of the second metal layer 160. Completely blocked. That is, when viewed from the counter substrate 300 side, the slit 182 formed in the third metal layer 180 and the slit 162 formed in the second metal layer 160 are arranged so as not to overlap each other. The light incident from the second substrate 300 side is reflected by either the third metal layer or the second metal layer and does not reach the silicon substrate 110.
[0052]
As described above, in this embodiment, light incident from the second substrate side is blocked by the second metal layer and the third metal layer provided on the upper layer of the first substrate. In order to prevent incident light from reaching the silicon substrate, the slit portions formed in each of the first metal layer, the second metal layer, and the third metal layer are shifted so as not to overlap each other. What is necessary is just to arrange.
[0053]
9 and 10, the photocurrent can also be obtained by using a light-absorbing insulating layer for at least one of the first insulating layer 130, the second insulating layer 150, and the third insulating layer 170. Can be reduced. For this light-absorbing insulating layer, colored polyimide or the like can be used. Further, a black material layer is provided on the back surface or front surface of at least one of the first metal layer 140, the second metal layer 160, and the third metal layer 180, and is patterned into the same shape as each metal layer. But the photocurrent can be reduced. As this black material, chromium oxide, tantalum oxide, or the like can be used.
[0054]
Next, mounting of the liquid crystal light valve of the present invention will be described. 11 and 12 show an example of a planar structure and a cross-sectional structure of a liquid crystal light valve mounted on a ceramic substrate.
[0055]
The first substrate 100 in which a pixel circuit, a horizontal scanning circuit, a vertical scanning circuit, and the like are formed on the surface of the single crystal silicon substrate is bonded to the ceramic substrate 500 with a conductive paste with a circuit portion facing upward. The liquid crystal 200 is held between the first substrate 100 and the second substrate 300 provided to face the first substrate 100. The liquid crystal 200 is sealed by a sealing material 510 provided on the periphery thereof, and is protected from the humidity of the outside.
[0056]
Signal terminals provided on the periphery of the first substrate are connected to a wiring pattern formed on the ceramic substrate by wire bonding. Further, a conductive paste 530 is used for connection between the counter electrode 302 provided on the surface of the second substrate 300 and the wiring pattern on the ceramic substrate. As shown in FIG. 11, the wire bonding position on the first substrate is the upper side and the left side of the substrate, and the contact position with the counter electrode on the second substrate surface is the right side. By setting the wire bonding position to two sides or less, the distance between each substrate and the wire bonding portion can be reduced.
[0057]
The flexible printed circuit board 550 is connected to the wiring pattern of the ceramic substrate 500 by solder 540 and supplies a control signal for the liquid crystal light valve.
[0058]
FIG. 13 shows the configuration of a projection display to which the liquid crystal light valve of the present invention is applied. The projection display includes a light source 700, a first lens 710, a mirror 720, a second lens 730, a liquid crystal light valve 740, a projection lens 750, and a screen 760. Light from the light source 700 is condensed at the position of the mirror 720 by the first lens 710. This light is converted into parallel light by the first lens 730 and applied to the liquid crystal light valve 740. In the liquid crystal light valve, the reflection state of the irradiated light is controlled by the voltage applied to each liquid crystal pixel, and the reflected light from the liquid crystal light valve is enlarged and projected onto the screen 760 via the first lens 730 and the projection lens 750. To form an image.
[0059]
In addition, the luminous flux from the light source is decomposed into three luminous fluxes of the three primary colors of light, a liquid crystal light valve is provided for each luminous flux, and the reflected light from the three liquid crystal light valves is again synthesized and enlarged and projected. A projection display for display can be obtained. The decomposition of light into the three primary colors and the synthesis of the reflected light from the three liquid crystal light valves can be performed simultaneously using, for example, a dichroic mirror.
[0060]
The liquid crystal light valve using the single crystal silicon substrate and the projection display using the same have been described above. However, the present invention is not limited to the single crystal silicon substrate, but a substrate or a compound semiconductor substrate in which a semiconductor layer is formed on an insulating substrate. Needless to say, this is also possible.
[0061]
According to the present invention, in a liquid crystal light valve using a semiconductor substrate made of silicon or the like on which an active element such as a MOS transistor is formed and a projection display using the same, the semiconductor surface of the pixel circuit portion is connected to a signal line or pixel by a metal wiring layer. Since light is shielded by a plurality of light shielding layers such as electrodes, and light that cannot be shielded by signal lines or pixel electrodes by a metal wiring layer is radiated to a diffusion layer of a semiconductor substrate connected to a reference potential, The photocurrent flowing through the active element can be greatly reduced. Further, since the metal wiring is used for the signal line for supplying the video signal to each pixel and the substrate feed line and these are arranged in parallel to each other, the impedance of the signal line can be reduced, and the signal can be written to the pixel at high speed.
[0062]
【The invention's effect】
A high-definition projection display and a liquid crystal display device can be realized with light brightness.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a liquid crystal light valve.
FIG. 2 is a timing chart showing the operation of the liquid crystal light valve.
FIG. 3 is a diagram showing a detailed circuit of a scanning circuit constituting a liquid crystal light valve.
FIG. 4 is a cross-sectional view (IV-IV cross-sectional view of FIGS. 5 and 6) in one embodiment of the liquid crystal light valve of the present invention.
FIG. 5 is a layout diagram of a diffusion layer and a polysilicon layer of a pixel circuit in an embodiment of the liquid crystal light valve of the present invention.
FIG. 6 is a layout diagram of a first metal layer and a second metal layer of a pixel circuit in one embodiment of the liquid crystal light valve of the present invention.
7 is a cross-sectional view taken along the line VII-VII in FIGS. 5 and 6. FIG.
8 is a cross-sectional view taken along the line VIII-VIII in FIGS. 5 and 6. FIG.
FIG. 9 is a cross-sectional view (IX-IX cross-sectional view of FIG. 10) in another embodiment of the liquid crystal light valve of the present invention.
FIG. 10 is a layout diagram of a first metal layer, a second metal layer, and a third metal layer of a pixel circuit in another embodiment of the liquid crystal light valve of the present invention.
FIG. 11 is a diagram showing a planar structure of a liquid crystal light valve mounted on a ceramic substrate.
FIG. 12 is a diagram showing a cross-sectional structure of a liquid crystal light valve mounted on a ceramic substrate.
FIG. 13 is a diagram showing a configuration of a projection display to which a liquid crystal light valve is applied.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Pixel circuit, 1a ... MOS transistor, 1b ... Holding capacitor, 1c ... Liquid crystal capacitor, 2 ... Sample circuit, 3 ... Horizontal scanning circuit, 4 ... Vertical scanning circuit, 5 ... AND gate, 6, 7 ... Light shielding layer, 100 ... 1st substrate, 110 ... Silicon substrate, 120 ... Polysilicon layer, 130 ... 1st insulating layer, 140 ... 1st metal layer, 150 ... 2nd insulating layer, 160 ... 2nd metal layer, 170 ... third insulating layer, 180 ... third metal layer, 200 ... liquid crystal, 300 ... second substrate.

Claims

A semiconductor substrate having a plurality of switching element regions formed in a matrix on one surface;
A first metal layer formed on one surface of the semiconductor substrate via an insulating layer and divided into a plurality of portions by a first slit;
A second metal layer formed on the first metal layer through an insulating layer and divided into a plurality of portions by a second slit;
A counter substrate having a counter electrode on one surface and facing the counter electrode side with a gap in the second metal layer;
And a said counter electrode and a liquid crystal filled in the gap between the second metal layer,
N to where light incident through the first slit and the second slit from the counter substrate side reaches the semiconductor substrate ⁺ A layer is formed,
On the semiconductor substrate and the n ⁺ A p-type well layer is formed below the layer,
N ⁺ And the p-type well layer is a liquid crystal light valve for a projection display connected to a substrate feed line for supplying a substrate potential .

The liquid crystal light valve for a projection display according to claim 1,
Capacitor element regions corresponding to each of the switching element regions are provided on one surface of the semiconductor substrate, and a substrate feed line for supplying a substrate potential to the capacitor element region and the capacitor element region are provided on the metal layer. Liquid crystal light valve for projection type displays made of any of the above.

The liquid crystal light valve for a projection display according to claim 2,
A video signal line for supplying a video signal to a video signal input terminal portion of the switching element region is formed of any one of the metal layers, and the projection power display for the projection display in which the substrate feed line and the video signal line are arranged in parallel to each other. Liquid crystal light valve.

In the liquid crystal light valve for a projection display according to any one of claims 1 to 3,
A liquid crystal light valve for a projection display, wherein a black layer is provided on at least one surface of the first metal layer or the second metal layer.

In the liquid crystal light valve for a projection display according to any one of claims 1 to 4,
A liquid crystal light valve for a projection display, wherein a region of a signal circuit for supplying a signal to the plurality of switching element regions is provided on one surface of the semiconductor substrate.

The liquid crystal light valve for a projection display according to claim 5,
The liquid crystal light valve for a projection display, wherein the signal circuit is a circuit for supplying a video signal to each of the switching element regions and a circuit for supplying a control signal for the switching element .

The liquid crystal light valve for a projection display according to claim 1 ,
A liquid crystal light valve for a projection display, wherein at least one of the insulating layers is a light-absorbing insulating layer.

The liquid crystal light valve for a projection display according to claim 7,
The light absorbing insulating layer is a liquid crystal light valve for a projection display, which is colored polyimide .

The liquid crystal light valve for a projection display according to claim 4,
The black layer is a liquid crystal light valve for a projection display having chromium oxide or tantalum oxide.

A semiconductor substrate having a plurality of switching element regions formed in a matrix on one surface;
A first metal layer formed on one surface of the semiconductor substrate via an insulating layer and divided into a plurality by a first slit;
A second metal layer formed on the first metal layer through an insulating layer and divided into a plurality of portions by a second slit;
A counter substrate having a counter electrode on one surface and facing the counter electrode side with a gap in the second metal layer;
A liquid crystal filled in a gap between the counter electrode and the second metal layer ;
N ⁺ where light incident from the counter substrate side through the first slit and the second slit reaches the semiconductor substrate A layer is formed,
On the semiconductor substrate and the n ⁺ A p-type well layer is formed below the layer,
N ⁺ A liquid crystal light valve connected to a substrate feed line for supplying a substrate potential;
A light source for supplying light to the liquid crystal light valve;
A projection display having an optical system for enlarging and projecting light from the liquid crystal light valve.

The projection display according to claim 10, wherein
Capacitor element regions corresponding to each of the switching element regions are provided on one surface of the semiconductor substrate, and a substrate potential line of the switching element region and a substrate feed line for supplying a substrate potential to the capacitor element region are provided on the metal layer. Projection type display formed by either

The projection display according to claim 11, wherein
A projection display in which a video signal line for supplying a video signal to a video signal input terminal portion in the switching element region is formed of any one of the metal layers, and the substrate feed line and the video signal line are arranged in parallel to each other .

The projection display according to any one of claims 10 to 12,
A projection display in which a black layer is provided on at least one surface of the first metal layer or the second metal layer .

The projection display according to any one of claims 10 to 13,
A projection display in which a region of a signal circuit for supplying a signal to each of the switching element regions is provided on one surface of the semiconductor substrate of the liquid crystal light valve .

The projection display according to claim 14,
The projection display, wherein the signal circuit is a circuit for supplying a video signal to each of the switching element regions and a circuit for supplying a control signal for the switching element .

The projection display according to claim 10, wherein
A projection display, wherein at least one of the insulating layers is a light-absorbing insulating layer.

The projection display according to claim 16, wherein
The light-absorbing insulating layer is a projection display that is colored polyimide .

The projection display according to claim 13,
The black color layer is a projection display having chromium oxide or tantalum oxide.