JP3608075B2 - 直列補償装置 - Google Patents
直列補償装置 Download PDFInfo
- Publication number
- JP3608075B2 JP3608075B2 JP30517299A JP30517299A JP3608075B2 JP 3608075 B2 JP3608075 B2 JP 3608075B2 JP 30517299 A JP30517299 A JP 30517299A JP 30517299 A JP30517299 A JP 30517299A JP 3608075 B2 JP3608075 B2 JP 3608075B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- current
- impedance
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直列補償装置に係り、特に、三相交流送電線のインピーダンスを各相ごとに制御するに好適な直列補償装置に関する。
【０００２】
【従来の技術】
三相交流送電線で構成された交流系統においては、三相交流送電線の定態安定度と過渡安定度の向上に効果があるとして、三相交流送電線の各相に直列に直列コンデンサを挿入する直列補償システムが採用されている。このシステムは、長距離送電線の多い北欧や北米・南米を中心に多く採用されている。
【０００３】
直列補償システムを交流送電線に適用した場合、補償効果を大きくするために補償量を大きくすると、送電線や発電機などのＬ（インダクタンス）と直列補償装置のＣ（容量）による電気的な共振周波数が商用周波数に近づき、発電機の軸ねじれ（ＳＳＲ）が問題となる。この対策として、直列コンデンサの容量をサイリスタで変えるサイリスタ制御直列コンデンサ（ＴＣＳＣ）がアメリカの電力研究所（ＥＰＲＩ）を中心に開発され、フィールドでの実証試験が行なわれている。この実証試験などによる海外での運転実績が積み重ねられれば、重負荷で電圧安定性が問題となっている日本の電力系統にも電圧安定性や定態・過渡安定性の改善にサイリスタ制御直列コンデンサが使われる可能性が大きい。
【０００４】
【発明が解決しようとする課題】
直列補償システムを用いて交流送電線のインピーダンスを制御するに際して、従来、サイリスタ制御直列コンデンサの制御方式として、三相一括した制御方式が検討されている。この制御方式は、三相一括した電圧や電流の平均値または実効値を用いて制御するものである。しかし、この制御方式を単に採用しても、送電線に非撚架や負荷のバラツキより各相間にインピーダンスの不平衡が生じた場合、各相のインピーダンスを指令値通りに制御することができないとともに、各相のインピーダンスの不平衡やバラツキを抑制することもできない。すなわち、直列コンデンサは送電線に直列に挿入されているため、サイリスタ制御直列コンデンサに対する制御を適切に行なわないと、不平衡を抑制するための各相の制御が逆に系統に外乱を与え、不平衡を助長する可能性がある。そこで、各相ごとにインピーダンスを検出し、検出したインピーダンスにしたがって各相のインピーダンスを制御する方法が検討されている。しかしこの方法を単に採用しても、各相のインピーダンスを算出する際に、高調波の影響を受けると正確なインピーダンスを算出することができない。
【０００５】
本発明の目的は、高調波の影響を抑制して各相のインピーダンスを算出し、算出した各相のインピーダンスにしたがって三相交流送電線の各相のインピーダンスを制御することができる直列補償装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、三相交流送電線の各相に直列に挿入された直列コンデンサと、前記各相の直列コンデンサにそれぞれ並列接続された交流リアクトルと、前記各相の交流リアクトルにそれぞれ直列接続されて各相の点弧パルス信号に応答して前記各相の交流リアクトルを流れる電流の位相を制御するスイッチング素子と、前記各相の交流送電線の電流を検出する電流検出手段と、前記各相の直列コンデンサ両端の電圧を検出する両端電圧検出手段と、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに前記両端電圧検出手段の検出電圧から各相の電圧の基本周波数成分を抽出するフィルタリング手段と、このフィルタリング手段により抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するインピーダンス算出手段と、各相のインピーダンス指令値と前記インピーダンス算出手段の算出値との偏差に応じて前記各相のスイッチング素子に対する点弧位相角をそれぞれ算出し各算出結果に従った制御角の指令値を生成する指令値生成手段と、この指令値生成手段の生成による各相の指令値に従って各相の点弧パルス信号を生成し各相の点弧パルス信号を前記各相のスイッチング素子に出力する点弧パルス信号生成手段とを備えてなる直列補償装置を構成したものである。
【０００７】
前記直列補償装置を構成するに際しては、前記インピーダンス算出手段の代わりに、前記フィルタリング手段により抽出された各相の電流と各相の電圧をそれぞれディジタル量に変換するアナログ・デジタル変換手段と、このアナログ・デジタル変換手段により変換されたデジタル量の電流から各相の電流の実効値を算出するとともに前記アナログ・デジタル変換手段により変換されたデジタル量の電圧から各相の電圧の実効値を算出する実効値算出手段と、この実効値算出手段の算出値にしたがって各相のインピーダンスを算出するインピーダンス算出手段を設けることもできる。
【０００８】
また、前記直列補償装置を構成するに際しては、前記両端電圧検出手段の代わりに、各相の直列コンデンサの一端の電圧を検出する第１の電圧検出手段と、前記各相の直列コンデンサの他端の電圧を検出する第２の電圧検出手段と、第１の電圧検出手段の検出電圧と第２の電圧検出手段の検出電圧との差から前記各相の直列コンデンサ両端の電圧を演算する電圧演算手段を設け、前記フィルタリング手段として、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに、前記電圧演算手段の演算値から各相の電圧の基本周波数成分を抽出する機能を有するものを用いることができる。
【０００９】
前記各直列補償装置を構成するに際しては、以下の要素を付加することができる。
【００１０】
前記インピーダンス算出手段は、インピーダンス算出値を上限値または下限値に制限するリミッタを備えてなる。
【００１１】
前記した手段によれば、各相のインピーダンスを抽出するに際して、各相の電流の基本波成分を抽出するとともに各相の電圧の基本周波数成分を抽出し、抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するようにしているため、高調波の影響を抑制したインピーダンスを算出することができ、各相のインピーダンスを正確に算出することができる。さらに算出された各相のインピーダンスと各相のインピーダンス指令値との偏差に応じて各相のスイッチング素子に対する点弧位相角を算出し、各算出結果にしたがって制御角の指令値を生成し、この指令値にしたがった点弧パルス信号を各相のスイッチング素子に与えて各相のインピーダンスを制御するようにしたため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡が生じても、各相のインピーダンスを安定した状態にすることができるとともに各相の不平衡やバラツキを抑制することができる。
【００１２】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本発明の一実施形態を示す直列補償装置の全体構成図である。図１において、交流系統１０、１２とを結ぶ三相（Ｕ相、Ｖ相、Ｗ相）の交流送電線１４、１６、１８には、各送電線１４、１６、１８のインピーダンス（リアクトル２０ｕ、２０ｖ、２０ｗ、２２ｕ、２２ｖ、２２ｗで表わされるインピーダンス）を補償する（打ち消す）ために、直列コンデンサＣｕ、Ｃｖ、Ｃｗがそれぞれ直列に挿入されている。各直列コンデンサＣｕ、Ｃｖ、Ｃｗには、交流リアクトルＬｕ、Ｌｖ、ＬｗがサイリスタＴｈｕ、Ｔｈｘ、Ｔｈｖ、Ｔｈｙ、Ｔｈｗ、Ｔｈｚを介して並列に接続されている。Ｕ相のサイリスタＴｈｕ、Ｔｈｘ、Ｖ相のサイリスタＴｈｖ、Ｔｈｙ、Ｗ相のサイリスタＴｈｗ、Ｔｈｚは互いに逆並列接続されて交流リアクトルＬｕ、Ｌｖ、Ｌｗと直列コンデンサＣｕ、Ｃｖ、Ｃｗにそれぞれ接続されている。そして各サイリスタＴｈｕ〜Ｔｈｚは制御装置２４からの点弧パルス信号に応答して各リアクトルＬｕ、Ｌｖ、Ｌｗを流れる電流の位相を制御するスイッチング素子として構成されているとともに、直列コンデンサＣｕ、Ｃｖ、Ｃｗ、交流リアクトルＬｕ、Ｌｖ、Ｌｗとともにサイリスタ制御直列コンデンサとして構成されている。
【００１３】
また交流送電線１４、１６、１８には、各相の電流を検出する電流検出手段としての交流電流検出器２６ｕ、２６ｖ、２６ｗが設けられているとともに、各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗの一端の電圧をそれぞれ検出する第１の電圧検出手段としての交流電圧検出器２８ｕ、２８ｖ、２８ｗが交流送電線１４、１６、１８に接続され、各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗの他端の電圧を検出する第２の検出手段としての交流電圧検出器２８ｕ’、２８ｖ’、２８ｗ’が交流送電線１４、１６、１８に接続されている。そして各交流電流検出器２６ｕ〜２６ｗ、交流電圧検出器２８ｕ〜２８ｗ’の出力はそれぞれ制御装置２４に入力されている。
【００１４】
制御装置２４は、図２に示すように、インピーダンス検出回路３０ｕ、３０ｖ、３０ｗ、インピーダンス制御回路３２ｕ、３２ｖ、３２ｗ、切替回路３４、同期信号検出回路３６、同期信号作成回路（ＰＬＬ）３８、パルス移相回路（ＡＰＳ）４０を備えて構成されている。 各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、交流電圧検出器２８ｕ〜２８ｗ、２８ｕ’〜２８ｗ’とともに各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗ両端の電圧を検出する両端電圧検出手段としての機能を備えているとともに、交流電流検出器２８ｕ〜２８ｗの各検出電圧と交流電圧検出器２８ｕ’〜２８ｗ’の各検出電圧のとの差から各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗ両端の電圧を演算する電圧演算手段としての機能を備えて構成されている。さらに各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、交流電流検出器２６ｕ〜２６ｗの検出電流と交流電流検出器２８ｕ〜２８ｗ、２８ｕ’〜２８ｗ’の検出電圧に基づいて各相のインピーダンスを算出するインピーダンス算出手段としての機能を備えて構成されている。
【００１５】
具体的には、各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、図３に示すように、サンプリング回路４２、減算回路４４、フィルタリング回路４６、アナログ・ディジタル変換回路４８、除算回路５０を備えて構成されている。なお、図３においては、Ｕ相のインピーダンス検出回路３０ｕの構成についてのみ示してあり、Ｖ相、Ｗ相のインピーダンス検出回路３０ｖ、３０ｗについては、Ｕ相のインピーダンス検出回路３０ｕと同一構成であるので省略してある。
【００１６】
サンプリング回路４２は、交流電流検出器２８ｕ、２８ｕ’の検出によるＵ相の瞬時の電圧Ｖｕ、Ｖ’ｕと交流電流検出器２６ｕの検出によるＵ相の瞬時の電流ＩｕをΔｔの間隔で順次サンプリングするサンプリング手段として構成されている。このサンプリング回路４２においてアナログ量の交流電圧と交流電流をサンプリングするに際しては、図４に示すように、８００Ｈｚのサンプリング周波数で半サイクルの間に８個のサンプリングデータを抽出するようになっており、サンプリング回路４２によりサンプリングされたデータはそれぞれ減算回路４４とフィルタリング回路４６に入力されている。減算回路４４は、サンプリング回路４２によりサンプリングされた電圧Ｖｕと電圧Ｖｕ’との差を演算し、この演算値をＵ相の直列コンデンサＣｕ両端の電圧として求める電圧演算手段として構成されており、減算回路４４の演算値がフィルタリング回路４６に入力されている。フィルタリング回路４６は、減算回路４４の演算値からＵ相の電圧の基本周波数成分を抽出するとともにサンプリング回路４２にの出力によるＵ相の電流の基本波成分を抽出するフィルタリング手段として構成され、さらに、入力データ及び演算データを記憶するメモリとしての機能を備えて構成されている。そしてこのフィルタリング回路４６において入力データをフィルタリングするに際しては、図４に示すように、半サイクルの間に、８個サンプリングされたデータを順次取り込み、Δｔ後の次のサンプリング時点では、８個データのうち最も古いデータを消去し、消去したデータの代わりに新しいデータを取り込み、常に最も新しい８個のデータでフィルタリングするように構成されている。そしてフィルタリングされたデータは高調波成分が除去されたデータとしてアナログ・ディジタル変換回路４８に入力される。アナログ・ディジタル変換回路４８は、フィルタリングされた電圧のデータと電流のデータをそれぞれディジタル量に変換するアナログ・ディジタル変換手段として構成されており、ディジタル量に変換されたデータはそれぞれ除算回路５０に入力される。
【００１７】
除算回路５０は、ディジタル変換されたデータに基づいてディジタル変換された電圧データ及び電流データの実効値を求める実効値算出手段としての機能を備えているとともに、電圧の実効値と電流の実効値にしたがってＵ相のインピーダンスを算出するインピーダンス算出手段としての機能を備えて構成されている。さらに除算回路５０は、インピーダンス算出値を上限値または下限値に制限するリミッタとしての機能を備えて構成されている。
【００１８】
除算回路５０において、入力データから実効値を求めるに際しては、ディジタル変換された電圧または電流のデータＸ（ｉ）（ｉ＝１、…、８）から電圧または電流の実効値を次式にしたがって求めることができる。
【００１９】
実効値Ｘ＝〔√ΣＸ（ｉ）×Ｘ（ｉ）〕／８
ここで、ｉ＝１〜８
一般に、半サイクルでｎ個サンプリングしたデータの場合は、フィルタリングもｎ個のデータを用いるため、ｎ個のデータから実効値を求めるときには、次式にしたがって実効値を求めることが出来る。
【００２０】
実効値Ｘ＝〔√ΣＸ（ｉ）×Ｘ（ｉ）〕／ｎ
ここで、ｉ＝１〜ｎ
上述した実効値演算により、サンプリングごとの瞬時瞬時の電圧、電流からＵ相の直列コンデンサＣｕ両端の電圧実効値Ｖ（ｔ）とＵ相を流れる電流実効値Ｉ（ｔ）が求められたあとは、除算回路５０において、電圧実効値Ｖ（ｔ）と電流実効値Ｉ（ｔ）から瞬時瞬時のインピーダンスＺ（ｔ）が次式にしたがって求められる。
【００２１】
Ｚ（ｔ）＝Ｖ（ｔ）／Ｉ（ｔ）
ここで、交流電圧検出器２８ｕ、２８ｕ’の各検出電圧の差から直列コンデンサＣｕ両端の電圧を演算する減算回路４４をフィルタリング回路４６の前段に設けているのは、各交流電圧検出器２８ｕ、２８ｕ’の検出電圧のデータをそれぞれ記憶する代わりに、各検出電圧の差の電圧のみを記憶することで、フィルタリングの演算処理量を少なくし、フィルタリング回路４６のメモリ容量を少なくするためである。また、フィルタリング回路４６の後段にアナログ・ディジタル変換回路４８を設けているのは、交流電圧検出器２８ｕ、２８ｕ’、交流電流検出器２６ｕの検出電流にノイズが重畳した場合でも、このノイズをフィルタリング回路４６で除去し、アナログ・ディジタル変換回路４８においてアナログ量をディジタル量に変換するときの誤変換を極力少なくするためである。
【００２２】
さらに、除算回路５０に、予め決められた上限値と下限値のリミッタが設けられているが、これは、交流電流検出器２６ｕの検出電流が零となったとき、インピーダンスＺ（ｔ）＝無限大となるのを有限な上限値に抑え、後述するインピーダンス制御回路３２ｕにおいて安定な動作が得られるようにするためである。この場合、上限値は、例えば、正常時のインピーダンス値の３〜１０倍の値に設定され、下限値は正常時のインピーダンス値の−３〜−１０倍の値に設定されている。ここで、下限値に負の値が付されているのは、インピーダンスの容量性と誘導性を識別するためである。すなわち、図５に示すように、交流送電線のインピーダンスが容量性の場合は、直列コンデンサＣｕを流れる電流ｉに対して直列コンデンサＣｕ両端の電圧Ｖｃは９０度位相が遅れ、逆に、誘導性の場合は、直列コンデンサＣｕを流れる電流に対して直列コンデンサＣｕ両端の電圧ＶＩは９０度位相が進む。したがって、電流ｉが負から正に変わる時点ｔｓ１やｔｓ２の電圧の極性によって容量性か誘導性かを識別することとしている。図５では、電圧の極性が正の場合は誘導性であり、負の場合は容量性であることを示しており、インピーダンス検出回路３０ｕ〜３０ｗにおいては誘導性と容量性の検出も行なうようになっている。
【００２３】
一方、図２に示すインピーダンス制御回路３２ｕ、３２ｖ、３２ｗは、インピーダンス指令値Ｚｐと、各インピーダンス検出回路３０ｕ、３０ｖ、３０ｗの算出による各相のインピーダンス算出値との偏差に応じて各相のサイリスタＴｈｕ〜Ｔｈｚに対する点弧位相角（β）を算出し、この算出結果にしたがって制御角の指令値（αｕ、αｘ、αｖ、αｙ、αｗ、αｚ）を生成する指令値生成手段として構成されている。インピーダンス制御回路３２ｕ、３２ｖ、３２ｗは、点弧位相角βを制御角（制御遅れ角）αに変換するための処理を行なうように構成されている。具体的には、点弧位相角βのゼロ度は制御角αの１８０度に相当し、各サイリスタを実際に点弧するに際しては、制御角α＝ゼロ度を同期基準点として点弧タイミングを設定する必要があるので、点弧位相角βを制御角αに変換することとしている。この場合、点弧位相角βと制御角αとの間には１８０度の差があるため、制御角α＝２π−βの演算を行なって制御角αを算出し、算出した制御角αを指令値として出力するようになっている。そして各インピーダンス制御回路３２ｕ、３２ｖ、３２ｗの出力による指令値はそれぞれ切替回路３４を介してパルス移相回路４０に入力されている。切替回路３４は、パルス移相回路４０の出力パルスにしたがって各インピーダンス制御回路３２ｕ〜３２ｗから出力される指令値を順次切り替えてパルス移相回路４０に出力するようになっている。このパルス移相回路４０には、同期信号検出回路３６により検出された同期パルス信号Ｓｎを基に生成された基準パルス信号Ｓｓが入力されている。
【００２４】
同期信号検出回路３６は、交流電流検出器２６ｕ〜２６ｗによって検出された交流電流検出器Ｉｕ、Ｉｖ、Ｉｗを取り込み、各電流の零点である同期点（ゼロクロス点）を検出して同期パルス信号Ｓｎを生成する同期パルス信号生成手段として構成されており、同期パルス信号Ｓｎが同期信号作成回路３８に入力されている。
【００２５】
同期信号作成回路（ＰＬＬ）４０は、図６に示すように、位相差検出回路（ＤＥＴ）５２、演算増幅回路（ＣＡＬ）５４、電圧制御発振回路（ＯＳＣ）５６、分周回路（ＤＥＣ）５８を備えて構成されている。
【００２６】
位相差検出回路５２は、図７に示すように、同期信号検出回路３６の検出による同期パルス信号Ｓｎと分周回路５８の出力による基準パルス信号Ｓｓとの位相差Δθを検出し、検出した位相差Δθの信号を演算増幅回路５４に出力するようになっている。演算増幅回路５４は、位相差Δθを制御演算して増幅し、位相差Δθに応じた制御電圧Ｅｃを出力するようになっている。すなわち、位相差検出回路５２、演算増幅回路５４は制御電圧生成手段として構成されている。そして演算増幅回路５４の出力による制御電圧Ｅｃは制御電圧発振回路５６に入力されている。制御電圧発振回路５６は、制御電圧Ｅｃの平均値に比例して発振周波数が変化し、この発振周波数に応じたパルス信号を出力する電圧制御発振手段として構成されており、このパルス信号は分周回路５８に入力されている。分周回路５８は、デコーダとして機能し、電圧制御発振回路５６の出力によるパルス信号を商用周波数の６倍の周波数のパルス信号に分周し、この分周されたパルス信号を基準パルス信号Ｓｓとして出力する基準パルス信号生成手段として構成されている。すなわち、６個のサイリスタＴｈｕ〜Ｔｈｚに対する基準パルス信号を生成するために、高周波で発振している周波数を商用周波数の６倍の周波数まで分周して基準パルス信号Ｓｓを生成するようになっている。
【００２７】
上記構成による同期信号作成回路３８は、ＰＬＬ（フェーズロックドループ）回路として構成されており、同期パルス信号Ｓｎと基準パルス信号Ｓｓとの偏差（位相差）Δθが演算増幅回路５４において一次進み遅れ制御された場合、演算増幅回路５４からは、図７に示すような制御電圧Ｅｃが出力され、制御電圧発振回路５６からは、制御電圧Ｅｃの平均電圧に応じた発振周波数を有するパルス信号が出力され、そのパルス信号が分周回路５８で商用周波数の６倍の周波数に分周されることで、各サイリスタに対する基準パルス信号が生成される。
【００２８】
ここで、系統の周波数が上がり、電流Ｉｕの零点が電圧よりも進んだと仮定すると、同期パルス信号Ｓｎの位相が進むので、位相差検出回路５２の出力による位相差Δθが大きくなり、演算増幅回路５４の出力による制御電圧Ｅｃも大きくなる。このため、制御電圧発振回路５６の発振周波数が高くなり、分周回路５８の出力による基準パルス信号Ｓｓの位相も進む。このようにして、系統の周波数に追従した制御が行なわれる。
【００２９】
一方、系統の周波数が下がった場合には、同期パルス信号Ｓｎの位相が遅れるので、位相差検出回路５２の出力による位相差Δθが小さくなり、演算増幅回路５４の出力による制御電圧Ｅｃも小さくなる。このため、制御電圧発振回路５６の発振周波数が低くなり、分周回路５８の出力による基準パルス信号Ｓｓの位相も遅れる。このようにして、系統の周波数に追従した制御が行なわれる。すなわち、同期信号作成回路３８は、系統の電流の零点とある位相差をもって、分周回路５８の出力による基準パルス信号Ｓｓが常に追従するように動作することになる。そして同期信号作成回路３８の生成による基準パルス信号Ｓｓがパルス移相回路４０に入力されている。
【００３０】
パルス移相回路（ＡＰＳ）４０は、切替回路３４から入力された指令値にしたがって、同期信号作成回路３８から入力された基準パルス信号Ｓｓをシフトして点弧パルス信号を生成し、この点弧パルス信号を各サイリスタＴｈｕ〜Ｔｈｚに出力する点弧パルス信号生成手段として構成されている。
【００３１】
具体的には、図８に示すように、各相のサイリスタＴｈｕ〜Ｔｈｚの点弧パルス信号はＵ⇒Ｚ⇒Ｖ⇒Ｘ⇒Ｗ⇒Ｙの順に、すなわち、サイリスタＴｈｕ、Ｔｈｚ、Ｔｈｖ、Ｔｈｘ、Ｔｈｗ、Ｔｈｙの順に、π／６ずつ遅れている。例えば、Ｕ相の場合、Ｓｓｕ点が同期信号作成回路３８で生成された基準パルス信号Ｓｓの発生タイミング、すなわち、Ｕ相の直列コンデンサＣｕ両端の電圧の位相が０度（指令値α＝０度）の点に当たり、インピーダンス制御回路３２ｕの生成による指令値がαｕのとき、基準パルス信号Ｓｓｕに応答して、指令値αｕだけシフトしたパルスＰｕがサイリスタＴｈｕに対する点弧パルス信号としてパルス移相回路４０から出力される。そして、この点弧パルス信号Ｐｕが出力されると、切替回路３４で出力信号の切り替えが行なわれ、インピーダンス制御回路３２ｗからは指令値αｚが出力される。これにより、パルス移相回路４０では、π／６遅れた次の基準パルス信号Ｓｓｚに切り替わり、基準パルス信号Ｓｓｚを指令値αｚだけシフトさせたパルス信号が点弧パルス信号ＰｚとしてサイリスタＴｈｚに出力される。この点弧パルス信号Ｐｚが出力されると、パルス移相回路４０では、次のパルスとして、基準パルス信号Ｐｚからπ／６遅れた基準パルス信号Ｓｓｖに切り替わり、基準パルス信号Ｓｓｖを指令値αｖだけシフトさせたパルス信号が点弧パルス信号ＰｖとしてサイリスタＴｈｖに出力される。以下、同様にして、基準パルス信号Ｓｓｘ、Ｓｓｗ、Ｓｓｙを指令値αｘ、αｗ、αｙだけシフトさせた点弧パルス信号Ｐｘ、Ｐｗ、Ｐｙがπ／６ずつ遅れたタイミングで各サイリスタＴｈｘ、Ｔｈｗ、Ｔｈｙに順次出力される。
【００３２】
上記構成において、直列補償装置を用いて各交流送電線１４、１６、１８のインピーダンスを補償するに際しては、定常運転時には容量性のインピーダンス領域で運転するための点弧位相角を求め、系統の事故時には、直列コンデンサＣｕ〜Ｃｗに発生する過電圧を抑制するために、各サイリスタをフル導通（全導通）させて容量性のインピーダンス領域で運転するための点弧位相角を求める処理が行なわれる。この場合、図９に示すように、制御装置２４に入力されるインピーダンス指令値Ｚｐが容量性インピーダンスＺｃを示すかあるいは誘導性インピーダンスＺｌを示すかによって点弧位相角βが決定される。
【００３３】
図９は、横軸に各サイリスタの点弧位相角に対するインピーダンス特性を表わした図であり、正領域は容量性インピーダンス、負領域は誘導性インピーダンスを示す。そして直列コンデンサ両端の電圧の位相として、１８０度から０度にとった角度を点弧位相角βで表わすと、β＝０度のときは、リアクトルＬｕ〜Ｌｗには電流が流れないので、直列補償装置によるインピーダンスは、直列コンデンサＣｕ〜Ｃｗのインピーダンスと同じＺｃ０＝１／ωＣ（ω＝２πｆ、ｆ；商用周波数）である。ここで、サイリスタの点弧位相角βの値を大きくしていくと、リアクトルＬｕ〜Ｌｗに流れる電流が大きくなり、βｌｉｍの点弧位相角まで容量性でインピーダンスが大きくなる。βｌｉｍは直列コンデンサと交流リアクトルが商用周波数で共振する点弧位相角を示し、この値を超えた点弧位相角ではリアクトルＬｕ〜Ｌｗに流れる電流が直列コンデンサＣｕ〜Ｃｗに流れる電流よりも大きくなり、直列補償装置のインピーダンスは誘導性のインピーダンスとなる。さらに、点弧位相角βを大きくしていくと、誘導性のインピーダンスは小さくなり、β＝９０度で各サイリスタはフル導通となる。このときのインピーダンスは交流リアクトルと直列コンデンサの並列インピーダンス、すなわち、誘導性のインピーダンスＺｌ０となる。この点弧位相角βに対するインピーダンスは、送電線の基本波電圧と基本波電流との比から次式で求めることができる。
【００３４】
インピーダンスＸｔｃｓｃ＝πωＬ／（πω２ＬＣ−２β＋ｓｉｎ２β）
このように、点弧位相角βを調整することによって、容量性領域から誘導性領域の範囲で各送電線のインピーダンスを調整することができる。
【００３５】
このように、本実施形態においては、各相のインピーダンスを算出するに先立って、各相の電圧、電流から各相の電流の基本波成分を抽出するとともに各相の電流の基本波成分を抽出しているため、これらの値からインピーダンスを算出する場合でも、高調波の影響を抑制し、各相のインピーダンスを正確に求めることができる。さらに算出された各相のインピーダンスとインピーダンス指令値との偏差に基づいて各相のサイリスタに対する点弧パルス信号を求め、この点弧パルス信号にしたがって各相のサイリスタを制御しているため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡がある場合でも、各相のインピーダンスを安定した状態で制御することができるとともに、各相の不平衡やバラツキを抑制することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、各相のインピーダンスを抽出するに際して、各相の電流の基本波成分を抽出するとともに各相の電圧の基本周波数成分を抽出し、抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するようにしているため、高調波の影響を抑制したインピーダンスを算出することができ、各相のインピーダンスを正確に算出することができる。さらに算出された各相のインピーダンスと各相のインピーダンス指令値との偏差に応じて各相のスイッチング素子に対する点弧位相角を算出し、各算出結果にしたがって制御角の指令値を生成し、この指令値にしたがった点弧パルス信号を各相のスイッチング素子に与えて各相のインピーダンスを制御するようにしたため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡が生じても、各相のインピーダンスを安定した状態にすることができるとともに各相の不平衡やバラツキを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す直列補償装置の全体構成図である。
【図２】制御装置のブロック構成図である。
【図３】インピーダンス検出回路のブロック構成図である。
【図４】サンプリング回路の動作を説明するための波形図である。
【図５】誘導性インピーダンスと容量性インピーダンスとの関係を説明するための図である。
【図６】同期信号作成回路のブロック構成図である。
【図７】同期信号作成回路の動作を説明するための波形図である。
【図８】パルス移相回路の動作を説明するための波形図である。
【図９】点弧位相角とインピーダンスとの関係を示す特性図である。
【符号の説明】
Ｃｕ、Ｃｖ、Ｃｗ 直列コンデンサ
Ｌｕ、Ｌｖ、Ｌｗ 交流リアクトル
Ｔｈｕ、Ｔｈｘ、Ｔｈｖ、Ｔｈｙ、Ｔｈｗ、Ｔｈｚ サイリスタ
１０、１２ 交流系統
１４、１６、１８ 交流送電線
２０ｕ、２０ｖ、２０ｗ、２２ｕ、２２ｖ、２２ｗ 交流リアクトル
２４ 制御装置
２６ｕ、２６ｖ、２６ｗ 交流電流検出器
２８ｕ、２８ｖ、２８ｗ、２８ｕ’、２８ｖ’２８ｗ’ 交流電圧検出器
３０ｕ、３０ｖ、３０ｗ インピーダンス検出回路
３２ｕ、３２ｖ、３２ｗ インピーダンス制御回路
３４ 切替回路
３６ 同期信号検出回路
３８ 同期信号作成回路
４０ パルス移相回路
４２ サンプリング回路
４４ 減算回路
４６ フィルタリング回路
４８ アナログ・ディジタル変換回路
５０ 除算回路
５２ 位相差検出回路
５４ 演算増幅回路
５６ 電圧制御発振回路
５８ 分周回路
【発明の属する技術分野】
本発明は、直列補償装置に係り、特に、三相交流送電線のインピーダンスを各相ごとに制御するに好適な直列補償装置に関する。
【０００２】
【従来の技術】
三相交流送電線で構成された交流系統においては、三相交流送電線の定態安定度と過渡安定度の向上に効果があるとして、三相交流送電線の各相に直列に直列コンデンサを挿入する直列補償システムが採用されている。このシステムは、長距離送電線の多い北欧や北米・南米を中心に多く採用されている。
【０００３】
直列補償システムを交流送電線に適用した場合、補償効果を大きくするために補償量を大きくすると、送電線や発電機などのＬ（インダクタンス）と直列補償装置のＣ（容量）による電気的な共振周波数が商用周波数に近づき、発電機の軸ねじれ（ＳＳＲ）が問題となる。この対策として、直列コンデンサの容量をサイリスタで変えるサイリスタ制御直列コンデンサ（ＴＣＳＣ）がアメリカの電力研究所（ＥＰＲＩ）を中心に開発され、フィールドでの実証試験が行なわれている。この実証試験などによる海外での運転実績が積み重ねられれば、重負荷で電圧安定性が問題となっている日本の電力系統にも電圧安定性や定態・過渡安定性の改善にサイリスタ制御直列コンデンサが使われる可能性が大きい。
【０００４】
【発明が解決しようとする課題】
直列補償システムを用いて交流送電線のインピーダンスを制御するに際して、従来、サイリスタ制御直列コンデンサの制御方式として、三相一括した制御方式が検討されている。この制御方式は、三相一括した電圧や電流の平均値または実効値を用いて制御するものである。しかし、この制御方式を単に採用しても、送電線に非撚架や負荷のバラツキより各相間にインピーダンスの不平衡が生じた場合、各相のインピーダンスを指令値通りに制御することができないとともに、各相のインピーダンスの不平衡やバラツキを抑制することもできない。すなわち、直列コンデンサは送電線に直列に挿入されているため、サイリスタ制御直列コンデンサに対する制御を適切に行なわないと、不平衡を抑制するための各相の制御が逆に系統に外乱を与え、不平衡を助長する可能性がある。そこで、各相ごとにインピーダンスを検出し、検出したインピーダンスにしたがって各相のインピーダンスを制御する方法が検討されている。しかしこの方法を単に採用しても、各相のインピーダンスを算出する際に、高調波の影響を受けると正確なインピーダンスを算出することができない。
【０００５】
本発明の目的は、高調波の影響を抑制して各相のインピーダンスを算出し、算出した各相のインピーダンスにしたがって三相交流送電線の各相のインピーダンスを制御することができる直列補償装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、三相交流送電線の各相に直列に挿入された直列コンデンサと、前記各相の直列コンデンサにそれぞれ並列接続された交流リアクトルと、前記各相の交流リアクトルにそれぞれ直列接続されて各相の点弧パルス信号に応答して前記各相の交流リアクトルを流れる電流の位相を制御するスイッチング素子と、前記各相の交流送電線の電流を検出する電流検出手段と、前記各相の直列コンデンサ両端の電圧を検出する両端電圧検出手段と、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに前記両端電圧検出手段の検出電圧から各相の電圧の基本周波数成分を抽出するフィルタリング手段と、このフィルタリング手段により抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するインピーダンス算出手段と、各相のインピーダンス指令値と前記インピーダンス算出手段の算出値との偏差に応じて前記各相のスイッチング素子に対する点弧位相角をそれぞれ算出し各算出結果に従った制御角の指令値を生成する指令値生成手段と、この指令値生成手段の生成による各相の指令値に従って各相の点弧パルス信号を生成し各相の点弧パルス信号を前記各相のスイッチング素子に出力する点弧パルス信号生成手段とを備えてなる直列補償装置を構成したものである。
【０００７】
前記直列補償装置を構成するに際しては、前記インピーダンス算出手段の代わりに、前記フィルタリング手段により抽出された各相の電流と各相の電圧をそれぞれディジタル量に変換するアナログ・デジタル変換手段と、このアナログ・デジタル変換手段により変換されたデジタル量の電流から各相の電流の実効値を算出するとともに前記アナログ・デジタル変換手段により変換されたデジタル量の電圧から各相の電圧の実効値を算出する実効値算出手段と、この実効値算出手段の算出値にしたがって各相のインピーダンスを算出するインピーダンス算出手段を設けることもできる。
【０００８】
また、前記直列補償装置を構成するに際しては、前記両端電圧検出手段の代わりに、各相の直列コンデンサの一端の電圧を検出する第１の電圧検出手段と、前記各相の直列コンデンサの他端の電圧を検出する第２の電圧検出手段と、第１の電圧検出手段の検出電圧と第２の電圧検出手段の検出電圧との差から前記各相の直列コンデンサ両端の電圧を演算する電圧演算手段を設け、前記フィルタリング手段として、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに、前記電圧演算手段の演算値から各相の電圧の基本周波数成分を抽出する機能を有するものを用いることができる。
【０００９】
前記各直列補償装置を構成するに際しては、以下の要素を付加することができる。
【００１０】
前記インピーダンス算出手段は、インピーダンス算出値を上限値または下限値に制限するリミッタを備えてなる。
【００１１】
前記した手段によれば、各相のインピーダンスを抽出するに際して、各相の電流の基本波成分を抽出するとともに各相の電圧の基本周波数成分を抽出し、抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するようにしているため、高調波の影響を抑制したインピーダンスを算出することができ、各相のインピーダンスを正確に算出することができる。さらに算出された各相のインピーダンスと各相のインピーダンス指令値との偏差に応じて各相のスイッチング素子に対する点弧位相角を算出し、各算出結果にしたがって制御角の指令値を生成し、この指令値にしたがった点弧パルス信号を各相のスイッチング素子に与えて各相のインピーダンスを制御するようにしたため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡が生じても、各相のインピーダンスを安定した状態にすることができるとともに各相の不平衡やバラツキを抑制することができる。
【００１２】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本発明の一実施形態を示す直列補償装置の全体構成図である。図１において、交流系統１０、１２とを結ぶ三相（Ｕ相、Ｖ相、Ｗ相）の交流送電線１４、１６、１８には、各送電線１４、１６、１８のインピーダンス（リアクトル２０ｕ、２０ｖ、２０ｗ、２２ｕ、２２ｖ、２２ｗで表わされるインピーダンス）を補償する（打ち消す）ために、直列コンデンサＣｕ、Ｃｖ、Ｃｗがそれぞれ直列に挿入されている。各直列コンデンサＣｕ、Ｃｖ、Ｃｗには、交流リアクトルＬｕ、Ｌｖ、ＬｗがサイリスタＴｈｕ、Ｔｈｘ、Ｔｈｖ、Ｔｈｙ、Ｔｈｗ、Ｔｈｚを介して並列に接続されている。Ｕ相のサイリスタＴｈｕ、Ｔｈｘ、Ｖ相のサイリスタＴｈｖ、Ｔｈｙ、Ｗ相のサイリスタＴｈｗ、Ｔｈｚは互いに逆並列接続されて交流リアクトルＬｕ、Ｌｖ、Ｌｗと直列コンデンサＣｕ、Ｃｖ、Ｃｗにそれぞれ接続されている。そして各サイリスタＴｈｕ〜Ｔｈｚは制御装置２４からの点弧パルス信号に応答して各リアクトルＬｕ、Ｌｖ、Ｌｗを流れる電流の位相を制御するスイッチング素子として構成されているとともに、直列コンデンサＣｕ、Ｃｖ、Ｃｗ、交流リアクトルＬｕ、Ｌｖ、Ｌｗとともにサイリスタ制御直列コンデンサとして構成されている。
【００１３】
また交流送電線１４、１６、１８には、各相の電流を検出する電流検出手段としての交流電流検出器２６ｕ、２６ｖ、２６ｗが設けられているとともに、各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗの一端の電圧をそれぞれ検出する第１の電圧検出手段としての交流電圧検出器２８ｕ、２８ｖ、２８ｗが交流送電線１４、１６、１８に接続され、各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗの他端の電圧を検出する第２の検出手段としての交流電圧検出器２８ｕ’、２８ｖ’、２８ｗ’が交流送電線１４、１６、１８に接続されている。そして各交流電流検出器２６ｕ〜２６ｗ、交流電圧検出器２８ｕ〜２８ｗ’の出力はそれぞれ制御装置２４に入力されている。
【００１４】
制御装置２４は、図２に示すように、インピーダンス検出回路３０ｕ、３０ｖ、３０ｗ、インピーダンス制御回路３２ｕ、３２ｖ、３２ｗ、切替回路３４、同期信号検出回路３６、同期信号作成回路（ＰＬＬ）３８、パルス移相回路（ＡＰＳ）４０を備えて構成されている。 各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、交流電圧検出器２８ｕ〜２８ｗ、２８ｕ’〜２８ｗ’とともに各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗ両端の電圧を検出する両端電圧検出手段としての機能を備えているとともに、交流電流検出器２８ｕ〜２８ｗの各検出電圧と交流電圧検出器２８ｕ’〜２８ｗ’の各検出電圧のとの差から各相の直列コンデンサＣｕ、Ｃｖ、Ｃｗ両端の電圧を演算する電圧演算手段としての機能を備えて構成されている。さらに各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、交流電流検出器２６ｕ〜２６ｗの検出電流と交流電流検出器２８ｕ〜２８ｗ、２８ｕ’〜２８ｗ’の検出電圧に基づいて各相のインピーダンスを算出するインピーダンス算出手段としての機能を備えて構成されている。
【００１５】
具体的には、各相のインピーダンス検出回路３０ｕ、３０ｖ、３０ｗは、図３に示すように、サンプリング回路４２、減算回路４４、フィルタリング回路４６、アナログ・ディジタル変換回路４８、除算回路５０を備えて構成されている。なお、図３においては、Ｕ相のインピーダンス検出回路３０ｕの構成についてのみ示してあり、Ｖ相、Ｗ相のインピーダンス検出回路３０ｖ、３０ｗについては、Ｕ相のインピーダンス検出回路３０ｕと同一構成であるので省略してある。
【００１６】
サンプリング回路４２は、交流電流検出器２８ｕ、２８ｕ’の検出によるＵ相の瞬時の電圧Ｖｕ、Ｖ’ｕと交流電流検出器２６ｕの検出によるＵ相の瞬時の電流ＩｕをΔｔの間隔で順次サンプリングするサンプリング手段として構成されている。このサンプリング回路４２においてアナログ量の交流電圧と交流電流をサンプリングするに際しては、図４に示すように、８００Ｈｚのサンプリング周波数で半サイクルの間に８個のサンプリングデータを抽出するようになっており、サンプリング回路４２によりサンプリングされたデータはそれぞれ減算回路４４とフィルタリング回路４６に入力されている。減算回路４４は、サンプリング回路４２によりサンプリングされた電圧Ｖｕと電圧Ｖｕ’との差を演算し、この演算値をＵ相の直列コンデンサＣｕ両端の電圧として求める電圧演算手段として構成されており、減算回路４４の演算値がフィルタリング回路４６に入力されている。フィルタリング回路４６は、減算回路４４の演算値からＵ相の電圧の基本周波数成分を抽出するとともにサンプリング回路４２にの出力によるＵ相の電流の基本波成分を抽出するフィルタリング手段として構成され、さらに、入力データ及び演算データを記憶するメモリとしての機能を備えて構成されている。そしてこのフィルタリング回路４６において入力データをフィルタリングするに際しては、図４に示すように、半サイクルの間に、８個サンプリングされたデータを順次取り込み、Δｔ後の次のサンプリング時点では、８個データのうち最も古いデータを消去し、消去したデータの代わりに新しいデータを取り込み、常に最も新しい８個のデータでフィルタリングするように構成されている。そしてフィルタリングされたデータは高調波成分が除去されたデータとしてアナログ・ディジタル変換回路４８に入力される。アナログ・ディジタル変換回路４８は、フィルタリングされた電圧のデータと電流のデータをそれぞれディジタル量に変換するアナログ・ディジタル変換手段として構成されており、ディジタル量に変換されたデータはそれぞれ除算回路５０に入力される。
【００１７】
除算回路５０は、ディジタル変換されたデータに基づいてディジタル変換された電圧データ及び電流データの実効値を求める実効値算出手段としての機能を備えているとともに、電圧の実効値と電流の実効値にしたがってＵ相のインピーダンスを算出するインピーダンス算出手段としての機能を備えて構成されている。さらに除算回路５０は、インピーダンス算出値を上限値または下限値に制限するリミッタとしての機能を備えて構成されている。
【００１８】
除算回路５０において、入力データから実効値を求めるに際しては、ディジタル変換された電圧または電流のデータＸ（ｉ）（ｉ＝１、…、８）から電圧または電流の実効値を次式にしたがって求めることができる。
【００１９】
実効値Ｘ＝〔√ΣＸ（ｉ）×Ｘ（ｉ）〕／８
ここで、ｉ＝１〜８
一般に、半サイクルでｎ個サンプリングしたデータの場合は、フィルタリングもｎ個のデータを用いるため、ｎ個のデータから実効値を求めるときには、次式にしたがって実効値を求めることが出来る。
【００２０】
実効値Ｘ＝〔√ΣＸ（ｉ）×Ｘ（ｉ）〕／ｎ
ここで、ｉ＝１〜ｎ
上述した実効値演算により、サンプリングごとの瞬時瞬時の電圧、電流からＵ相の直列コンデンサＣｕ両端の電圧実効値Ｖ（ｔ）とＵ相を流れる電流実効値Ｉ（ｔ）が求められたあとは、除算回路５０において、電圧実効値Ｖ（ｔ）と電流実効値Ｉ（ｔ）から瞬時瞬時のインピーダンスＺ（ｔ）が次式にしたがって求められる。
【００２１】
Ｚ（ｔ）＝Ｖ（ｔ）／Ｉ（ｔ）
ここで、交流電圧検出器２８ｕ、２８ｕ’の各検出電圧の差から直列コンデンサＣｕ両端の電圧を演算する減算回路４４をフィルタリング回路４６の前段に設けているのは、各交流電圧検出器２８ｕ、２８ｕ’の検出電圧のデータをそれぞれ記憶する代わりに、各検出電圧の差の電圧のみを記憶することで、フィルタリングの演算処理量を少なくし、フィルタリング回路４６のメモリ容量を少なくするためである。また、フィルタリング回路４６の後段にアナログ・ディジタル変換回路４８を設けているのは、交流電圧検出器２８ｕ、２８ｕ’、交流電流検出器２６ｕの検出電流にノイズが重畳した場合でも、このノイズをフィルタリング回路４６で除去し、アナログ・ディジタル変換回路４８においてアナログ量をディジタル量に変換するときの誤変換を極力少なくするためである。
【００２２】
さらに、除算回路５０に、予め決められた上限値と下限値のリミッタが設けられているが、これは、交流電流検出器２６ｕの検出電流が零となったとき、インピーダンスＺ（ｔ）＝無限大となるのを有限な上限値に抑え、後述するインピーダンス制御回路３２ｕにおいて安定な動作が得られるようにするためである。この場合、上限値は、例えば、正常時のインピーダンス値の３〜１０倍の値に設定され、下限値は正常時のインピーダンス値の−３〜−１０倍の値に設定されている。ここで、下限値に負の値が付されているのは、インピーダンスの容量性と誘導性を識別するためである。すなわち、図５に示すように、交流送電線のインピーダンスが容量性の場合は、直列コンデンサＣｕを流れる電流ｉに対して直列コンデンサＣｕ両端の電圧Ｖｃは９０度位相が遅れ、逆に、誘導性の場合は、直列コンデンサＣｕを流れる電流に対して直列コンデンサＣｕ両端の電圧ＶＩは９０度位相が進む。したがって、電流ｉが負から正に変わる時点ｔｓ１やｔｓ２の電圧の極性によって容量性か誘導性かを識別することとしている。図５では、電圧の極性が正の場合は誘導性であり、負の場合は容量性であることを示しており、インピーダンス検出回路３０ｕ〜３０ｗにおいては誘導性と容量性の検出も行なうようになっている。
【００２３】
一方、図２に示すインピーダンス制御回路３２ｕ、３２ｖ、３２ｗは、インピーダンス指令値Ｚｐと、各インピーダンス検出回路３０ｕ、３０ｖ、３０ｗの算出による各相のインピーダンス算出値との偏差に応じて各相のサイリスタＴｈｕ〜Ｔｈｚに対する点弧位相角（β）を算出し、この算出結果にしたがって制御角の指令値（αｕ、αｘ、αｖ、αｙ、αｗ、αｚ）を生成する指令値生成手段として構成されている。インピーダンス制御回路３２ｕ、３２ｖ、３２ｗは、点弧位相角βを制御角（制御遅れ角）αに変換するための処理を行なうように構成されている。具体的には、点弧位相角βのゼロ度は制御角αの１８０度に相当し、各サイリスタを実際に点弧するに際しては、制御角α＝ゼロ度を同期基準点として点弧タイミングを設定する必要があるので、点弧位相角βを制御角αに変換することとしている。この場合、点弧位相角βと制御角αとの間には１８０度の差があるため、制御角α＝２π−βの演算を行なって制御角αを算出し、算出した制御角αを指令値として出力するようになっている。そして各インピーダンス制御回路３２ｕ、３２ｖ、３２ｗの出力による指令値はそれぞれ切替回路３４を介してパルス移相回路４０に入力されている。切替回路３４は、パルス移相回路４０の出力パルスにしたがって各インピーダンス制御回路３２ｕ〜３２ｗから出力される指令値を順次切り替えてパルス移相回路４０に出力するようになっている。このパルス移相回路４０には、同期信号検出回路３６により検出された同期パルス信号Ｓｎを基に生成された基準パルス信号Ｓｓが入力されている。
【００２４】
同期信号検出回路３６は、交流電流検出器２６ｕ〜２６ｗによって検出された交流電流検出器Ｉｕ、Ｉｖ、Ｉｗを取り込み、各電流の零点である同期点（ゼロクロス点）を検出して同期パルス信号Ｓｎを生成する同期パルス信号生成手段として構成されており、同期パルス信号Ｓｎが同期信号作成回路３８に入力されている。
【００２５】
同期信号作成回路（ＰＬＬ）４０は、図６に示すように、位相差検出回路（ＤＥＴ）５２、演算増幅回路（ＣＡＬ）５４、電圧制御発振回路（ＯＳＣ）５６、分周回路（ＤＥＣ）５８を備えて構成されている。
【００２６】
位相差検出回路５２は、図７に示すように、同期信号検出回路３６の検出による同期パルス信号Ｓｎと分周回路５８の出力による基準パルス信号Ｓｓとの位相差Δθを検出し、検出した位相差Δθの信号を演算増幅回路５４に出力するようになっている。演算増幅回路５４は、位相差Δθを制御演算して増幅し、位相差Δθに応じた制御電圧Ｅｃを出力するようになっている。すなわち、位相差検出回路５２、演算増幅回路５４は制御電圧生成手段として構成されている。そして演算増幅回路５４の出力による制御電圧Ｅｃは制御電圧発振回路５６に入力されている。制御電圧発振回路５６は、制御電圧Ｅｃの平均値に比例して発振周波数が変化し、この発振周波数に応じたパルス信号を出力する電圧制御発振手段として構成されており、このパルス信号は分周回路５８に入力されている。分周回路５８は、デコーダとして機能し、電圧制御発振回路５６の出力によるパルス信号を商用周波数の６倍の周波数のパルス信号に分周し、この分周されたパルス信号を基準パルス信号Ｓｓとして出力する基準パルス信号生成手段として構成されている。すなわち、６個のサイリスタＴｈｕ〜Ｔｈｚに対する基準パルス信号を生成するために、高周波で発振している周波数を商用周波数の６倍の周波数まで分周して基準パルス信号Ｓｓを生成するようになっている。
【００２７】
上記構成による同期信号作成回路３８は、ＰＬＬ（フェーズロックドループ）回路として構成されており、同期パルス信号Ｓｎと基準パルス信号Ｓｓとの偏差（位相差）Δθが演算増幅回路５４において一次進み遅れ制御された場合、演算増幅回路５４からは、図７に示すような制御電圧Ｅｃが出力され、制御電圧発振回路５６からは、制御電圧Ｅｃの平均電圧に応じた発振周波数を有するパルス信号が出力され、そのパルス信号が分周回路５８で商用周波数の６倍の周波数に分周されることで、各サイリスタに対する基準パルス信号が生成される。
【００２８】
ここで、系統の周波数が上がり、電流Ｉｕの零点が電圧よりも進んだと仮定すると、同期パルス信号Ｓｎの位相が進むので、位相差検出回路５２の出力による位相差Δθが大きくなり、演算増幅回路５４の出力による制御電圧Ｅｃも大きくなる。このため、制御電圧発振回路５６の発振周波数が高くなり、分周回路５８の出力による基準パルス信号Ｓｓの位相も進む。このようにして、系統の周波数に追従した制御が行なわれる。
【００２９】
一方、系統の周波数が下がった場合には、同期パルス信号Ｓｎの位相が遅れるので、位相差検出回路５２の出力による位相差Δθが小さくなり、演算増幅回路５４の出力による制御電圧Ｅｃも小さくなる。このため、制御電圧発振回路５６の発振周波数が低くなり、分周回路５８の出力による基準パルス信号Ｓｓの位相も遅れる。このようにして、系統の周波数に追従した制御が行なわれる。すなわち、同期信号作成回路３８は、系統の電流の零点とある位相差をもって、分周回路５８の出力による基準パルス信号Ｓｓが常に追従するように動作することになる。そして同期信号作成回路３８の生成による基準パルス信号Ｓｓがパルス移相回路４０に入力されている。
【００３０】
パルス移相回路（ＡＰＳ）４０は、切替回路３４から入力された指令値にしたがって、同期信号作成回路３８から入力された基準パルス信号Ｓｓをシフトして点弧パルス信号を生成し、この点弧パルス信号を各サイリスタＴｈｕ〜Ｔｈｚに出力する点弧パルス信号生成手段として構成されている。
【００３１】
具体的には、図８に示すように、各相のサイリスタＴｈｕ〜Ｔｈｚの点弧パルス信号はＵ⇒Ｚ⇒Ｖ⇒Ｘ⇒Ｗ⇒Ｙの順に、すなわち、サイリスタＴｈｕ、Ｔｈｚ、Ｔｈｖ、Ｔｈｘ、Ｔｈｗ、Ｔｈｙの順に、π／６ずつ遅れている。例えば、Ｕ相の場合、Ｓｓｕ点が同期信号作成回路３８で生成された基準パルス信号Ｓｓの発生タイミング、すなわち、Ｕ相の直列コンデンサＣｕ両端の電圧の位相が０度（指令値α＝０度）の点に当たり、インピーダンス制御回路３２ｕの生成による指令値がαｕのとき、基準パルス信号Ｓｓｕに応答して、指令値αｕだけシフトしたパルスＰｕがサイリスタＴｈｕに対する点弧パルス信号としてパルス移相回路４０から出力される。そして、この点弧パルス信号Ｐｕが出力されると、切替回路３４で出力信号の切り替えが行なわれ、インピーダンス制御回路３２ｗからは指令値αｚが出力される。これにより、パルス移相回路４０では、π／６遅れた次の基準パルス信号Ｓｓｚに切り替わり、基準パルス信号Ｓｓｚを指令値αｚだけシフトさせたパルス信号が点弧パルス信号ＰｚとしてサイリスタＴｈｚに出力される。この点弧パルス信号Ｐｚが出力されると、パルス移相回路４０では、次のパルスとして、基準パルス信号Ｐｚからπ／６遅れた基準パルス信号Ｓｓｖに切り替わり、基準パルス信号Ｓｓｖを指令値αｖだけシフトさせたパルス信号が点弧パルス信号ＰｖとしてサイリスタＴｈｖに出力される。以下、同様にして、基準パルス信号Ｓｓｘ、Ｓｓｗ、Ｓｓｙを指令値αｘ、αｗ、αｙだけシフトさせた点弧パルス信号Ｐｘ、Ｐｗ、Ｐｙがπ／６ずつ遅れたタイミングで各サイリスタＴｈｘ、Ｔｈｗ、Ｔｈｙに順次出力される。
【００３２】
上記構成において、直列補償装置を用いて各交流送電線１４、１６、１８のインピーダンスを補償するに際しては、定常運転時には容量性のインピーダンス領域で運転するための点弧位相角を求め、系統の事故時には、直列コンデンサＣｕ〜Ｃｗに発生する過電圧を抑制するために、各サイリスタをフル導通（全導通）させて容量性のインピーダンス領域で運転するための点弧位相角を求める処理が行なわれる。この場合、図９に示すように、制御装置２４に入力されるインピーダンス指令値Ｚｐが容量性インピーダンスＺｃを示すかあるいは誘導性インピーダンスＺｌを示すかによって点弧位相角βが決定される。
【００３３】
図９は、横軸に各サイリスタの点弧位相角に対するインピーダンス特性を表わした図であり、正領域は容量性インピーダンス、負領域は誘導性インピーダンスを示す。そして直列コンデンサ両端の電圧の位相として、１８０度から０度にとった角度を点弧位相角βで表わすと、β＝０度のときは、リアクトルＬｕ〜Ｌｗには電流が流れないので、直列補償装置によるインピーダンスは、直列コンデンサＣｕ〜Ｃｗのインピーダンスと同じＺｃ０＝１／ωＣ（ω＝２πｆ、ｆ；商用周波数）である。ここで、サイリスタの点弧位相角βの値を大きくしていくと、リアクトルＬｕ〜Ｌｗに流れる電流が大きくなり、βｌｉｍの点弧位相角まで容量性でインピーダンスが大きくなる。βｌｉｍは直列コンデンサと交流リアクトルが商用周波数で共振する点弧位相角を示し、この値を超えた点弧位相角ではリアクトルＬｕ〜Ｌｗに流れる電流が直列コンデンサＣｕ〜Ｃｗに流れる電流よりも大きくなり、直列補償装置のインピーダンスは誘導性のインピーダンスとなる。さらに、点弧位相角βを大きくしていくと、誘導性のインピーダンスは小さくなり、β＝９０度で各サイリスタはフル導通となる。このときのインピーダンスは交流リアクトルと直列コンデンサの並列インピーダンス、すなわち、誘導性のインピーダンスＺｌ０となる。この点弧位相角βに対するインピーダンスは、送電線の基本波電圧と基本波電流との比から次式で求めることができる。
【００３４】
インピーダンスＸｔｃｓｃ＝πωＬ／（πω２ＬＣ−２β＋ｓｉｎ２β）
このように、点弧位相角βを調整することによって、容量性領域から誘導性領域の範囲で各送電線のインピーダンスを調整することができる。
【００３５】
このように、本実施形態においては、各相のインピーダンスを算出するに先立って、各相の電圧、電流から各相の電流の基本波成分を抽出するとともに各相の電流の基本波成分を抽出しているため、これらの値からインピーダンスを算出する場合でも、高調波の影響を抑制し、各相のインピーダンスを正確に求めることができる。さらに算出された各相のインピーダンスとインピーダンス指令値との偏差に基づいて各相のサイリスタに対する点弧パルス信号を求め、この点弧パルス信号にしたがって各相のサイリスタを制御しているため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡がある場合でも、各相のインピーダンスを安定した状態で制御することができるとともに、各相の不平衡やバラツキを抑制することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、各相のインピーダンスを抽出するに際して、各相の電流の基本波成分を抽出するとともに各相の電圧の基本周波数成分を抽出し、抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するようにしているため、高調波の影響を抑制したインピーダンスを算出することができ、各相のインピーダンスを正確に算出することができる。さらに算出された各相のインピーダンスと各相のインピーダンス指令値との偏差に応じて各相のスイッチング素子に対する点弧位相角を算出し、各算出結果にしたがって制御角の指令値を生成し、この指令値にしたがった点弧パルス信号を各相のスイッチング素子に与えて各相のインピーダンスを制御するようにしたため、送電線の非撚架や負荷のバラツキにより各相間のインピーダンスに不平衡が生じても、各相のインピーダンスを安定した状態にすることができるとともに各相の不平衡やバラツキを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す直列補償装置の全体構成図である。
【図２】制御装置のブロック構成図である。
【図３】インピーダンス検出回路のブロック構成図である。
【図４】サンプリング回路の動作を説明するための波形図である。
【図５】誘導性インピーダンスと容量性インピーダンスとの関係を説明するための図である。
【図６】同期信号作成回路のブロック構成図である。
【図７】同期信号作成回路の動作を説明するための波形図である。
【図８】パルス移相回路の動作を説明するための波形図である。
【図９】点弧位相角とインピーダンスとの関係を示す特性図である。
【符号の説明】
Ｃｕ、Ｃｖ、Ｃｗ 直列コンデンサ
Ｌｕ、Ｌｖ、Ｌｗ 交流リアクトル
Ｔｈｕ、Ｔｈｘ、Ｔｈｖ、Ｔｈｙ、Ｔｈｗ、Ｔｈｚ サイリスタ
１０、１２ 交流系統
１４、１６、１８ 交流送電線
２０ｕ、２０ｖ、２０ｗ、２２ｕ、２２ｖ、２２ｗ 交流リアクトル
２４ 制御装置
２６ｕ、２６ｖ、２６ｗ 交流電流検出器
２８ｕ、２８ｖ、２８ｗ、２８ｕ’、２８ｖ’２８ｗ’ 交流電圧検出器
３０ｕ、３０ｖ、３０ｗ インピーダンス検出回路
３２ｕ、３２ｖ、３２ｗ インピーダンス制御回路
３４ 切替回路
３６ 同期信号検出回路
３８ 同期信号作成回路
４０ パルス移相回路
４２ サンプリング回路
４４ 減算回路
４６ フィルタリング回路
４８ アナログ・ディジタル変換回路
５０ 除算回路
５２ 位相差検出回路
５４ 演算増幅回路
５６ 電圧制御発振回路
５８ 分周回路
Claims (4)
- 三相交流送電線の各相に直列に挿入された直列コンデンサと、前記各相の直列コンデンサにそれぞれ並列接続された交流リアクトルと、前記各相の交流リアクトルにそれぞれ直列接続されて各相の点弧パルス信号に応答して前記各相の交流リアクトルを流れる電流の位相を制御するスイッチング素子と、前記各相の交流送電線の電流を検出する電流検出手段と、前記各相の直列コンデンサ両端の電圧を検出する両端電圧検出手段と、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに前記両端電圧検出手段の検出電圧から各相の電圧の基本周波数成分を抽出するフィルタリング手段と、このフィルタリング手段により抽出された各相の電流と各相の電圧に基づいて各相のインピーダンスを算出するインピーダンス算出手段と、各相のインピーダンス指令値と前記インピーダンス算出手段の算出値との偏差に応じて前記各相のスイッチング素子に対する点弧位相角をそれぞれ算出し各算出結果に従った制御角の指令値を生成する指令値生成手段と、この指令値生成手段の生成による各相の指令値に従って各相の点弧パルス信号を生成し各相の点弧パルス信号を前記各相のスイッチング素子に出力する点弧パルス信号生成手段とを備えてなる直列補償装置。
- 三相交流送電線の各相に直列に挿入された直列コンデンサと、前記各相の直列コンデンサにそれぞれ並列接続された交流リアクトルと、前記各相の交流リアクトルにそれぞれ直列接続されて各相の点弧パルス信号に応答して前記各相の交流リアクトルを流れる電流の位相を制御するスイッチング素子と、前記各相の交流送電線の電流を検出する電流検出手段と、前記各相の直列コンデンサ両端の電圧を検出する両端電圧検出手段と、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに前記両端電圧検出手段の検出電圧から各相の電圧の基本周波数成分を抽出するフィルタリング手段と、このフィルタリング手段により抽出された各相の電流と各相の電圧をそれぞれディジタル量に変換するアナログ・ディジタル変換手段と、このアナログ・ディジタル変換手段により変換されたディジタル量の電流から各相の電流の実効値を算出するとともに前記アナログ・ディジタル変換手段により変換されたディジタル量の電圧から各相の電圧の実効値を算出する実効値算出手段と、この実効値算出手段の算出値に従って各相のインピーダンスを算出するインピーダンス算出手段と、各相のインピーダンス指令値と前記インピーダンス算出手段の算出値との偏差に応じて前記各相のスイッチング素子に対する点弧位相角をそれぞれ算出し各算出結果に従った制御角の指令値を生成する指令値生成手段と、この指令値生成手段の生成による各相の指令値に従って各相の点弧パルス信号を生成し各相の点弧パルス信号を前記各相のスイッチング素子に出力する点弧パルス信号生成手段とを備えてなる直列補償装置。
- 三相交流送電線の各相に直列に挿入された直列コンデンサと、前記各相の直列コンデンサにそれぞれ並列接続された交流リアクトルと、前記各相の交流リアクトルにそれぞれ直列接続されて各相の点弧パルス信号に応答して前記各相の交流リアクトルを流れる電流の位相を制御するスイッチング素子と、前記各相の交流送電線の電流を検出する電流検出手段と、前記各相の直列コンデンサの一端の電圧を検出する第１の電圧検出手段と、前記各相の直列コンデンサの他端の電圧を検出する第２の電圧検出手段と、前記第１の電圧検出手段の検出電圧と前記第２の電圧検出手段の検出電圧との差から前記各相の直列コンデンサ両端の電圧を演算する電圧演算手段と、前記電流検出手段の検出電流から各相の電流の基本周波数成分を抽出するとともに前記電圧演算手段の演算値から各相の電圧の基本周波数成分を抽出するフィルタリング手段と、このフィルタリング手段により抽出された各相の電流と各相の電圧をそれぞれディジタル量に変換するアナログ・ディジタル変換手段と、このアナログ・ディジタル変換手段により変換されたディジタル量の電流から各相の電流の実効値を算出するとともに前記アナログ・ディジタル変換手段により変換されたディジタル量の電圧から各相の電圧の実効値を算出する実効値算出手段と、この実効値算出手段の算出値に従って各相のインピーダンスを算出するインピーダンス算出手段と、各相のインピーダンス指令値と前記インピーダンス算出手段の算出値との偏差に応じて前記各相のスイッチング素子に対する点弧位相角をそれぞれ算出し各算出結果に従った制御角の指令値を生成する指令値生成手段と、この指令値生成手段の生成による各相の指令値に従って各相の点弧パルス信号を生成し各相の点弧パルス信号を前記各相のスイッチング素子に出力する点弧パルス信号生成手段とを備えてなる直列補償装置。
- 前記インピーダンス算出手段は、インピーダンス算出値を上限値または下限値に制限するリミッタを備えてなることを特徴とする請求項１、２または３記載の直列補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30517299A JP3608075B2 (ja) | 1999-10-27 | 1999-10-27 | 直列補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30517299A JP3608075B2 (ja) | 1999-10-27 | 1999-10-27 | 直列補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001128364A JP2001128364A (ja) | 2001-05-11 |
| JP3608075B2 true JP3608075B2 (ja) | 2005-01-05 |
Family
ID=17941938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30517299A Expired - Fee Related JP3608075B2 (ja) | 1999-10-27 | 1999-10-27 | 直列補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608075B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882881A (zh) * | 2015-05-27 | 2015-09-02 | 中国能源建设集团浙江省电力设计院有限公司 | 一种特高压串补系统 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013167523A (ja) * | 2012-02-15 | 2013-08-29 | Omron Corp | 検出装置および方法、並びに、検出システム |
| CN104037784A (zh) * | 2014-06-10 | 2014-09-10 | 贾继莹 | 耦合式可控串补装置 |
-
1999
- 1999-10-27 JP JP30517299A patent/JP3608075B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882881A (zh) * | 2015-05-27 | 2015-09-02 | 中国能源建设集团浙江省电力设计院有限公司 | 一种特高压串补系统 |
| CN104882881B (zh) * | 2015-05-27 | 2017-05-10 | 中国能源建设集团浙江省电力设计院有限公司 | 一种特高压串补系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001128364A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shanxu et al. | Parallel operation control technique of voltage source inverters in UPS | |
| US4967334A (en) | Inverter input/output filter system | |
| Byun et al. | Parallel operation of three-phase UPS inverters by wireless load sharing control | |
| JP6030263B1 (ja) | 系統連系用電力変換装置、及びその出力電流制御方法 | |
| US7778053B2 (en) | Power system having a voltage regulator with a notch filter | |
| US5804949A (en) | Thyristor-controlled series capacitor triggering system | |
| JP5567365B2 (ja) | インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム | |
| JP3608075B2 (ja) | 直列補償装置 | |
| JP2000217258A (ja) | 自励式交直変換器制御装置および遮断器回路制御装置 | |
| Kumar et al. | Design of synchronous reference frame based harmonic detection and space vector pulse-width modulation based switching of shunt active filter | |
| CN114629112A (zh) | 基于二阶广义积分器的锁频环及其控制方法 | |
| Abin et al. | Advance PLL based PV-UPQC under adverse grid conditions | |
| Yu et al. | An improved dual second-order generalized integrator PLL under non-ideal grid conditions | |
| JP3533515B2 (ja) | 直列補償装置とスイッチング素子制御装置 | |
| Chen et al. | A novel DSP-based adaptive line synchronization system for three-phase utility interface power converters | |
| Attuati et al. | Sliding mode current control of DSTATCOM applied to voltage regulation of induction generator based systems | |
| JP2000276243A (ja) | 半導体スイッチの制御装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPH08140268A (ja) | 無効電力補償装置の制御装置 | |
| US20220334151A1 (en) | Open-phase detection circuit and power conversion apparatus | |
| JP2001016780A (ja) | サイリスタ制御直列コンデンサ | |
| Galloway | Harmonic instability in phase controlled rectifiers | |
| Mohanasundaram et al. | Voltage quality enrichment using transformerless dynamic voltage compensator based on asymmetrical multilevel inverter | |
| CN114301098B (zh) | 一种具备谐波环流抑制的辅助逆变器并联控制方法及系统 | |
| JP6640317B1 (ja) | 自励式無効電力補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040928 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |