JP3606088B2 - Initialization control circuit - Google Patents
Initialization control circuit Download PDFInfo
- Publication number
- JP3606088B2 JP3606088B2 JP01632499A JP1632499A JP3606088B2 JP 3606088 B2 JP3606088 B2 JP 3606088B2 JP 01632499 A JP01632499 A JP 01632499A JP 1632499 A JP1632499 A JP 1632499A JP 3606088 B2 JP3606088 B2 JP 3606088B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motor
- power supply
- reset
- rechargeable battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は充電池及び充電回路を有するモータ制御回路において、充電池が放電したときにリセット信号を生成するための初期化制御回路に関するものであり、さらに詳しくは、モータ制御中の電池電圧の一時的な低下により不正なリセット信号が生成されないようにする技術に関するものである。
【0002】
【従来の技術】
図9は従来の初期化制御回路の回路図である。図中、9はフィルタ、2はリセット制御IC、3はシステム部である。フィルタ9とリセット制御IC2は、本体であるシステム部3の外付け部品として付加されるものであり、電源が投入されると、フィルタ9を介して電源電圧をモニタしているリセット制御IC2によりシステム部の初期化信号(リセット信号)が生成され、システム部3がリセット制御される。
【0003】
【発明が解決しようとする課題】
従来の技術においては、リセット制御IC2及びフィルタ9がシステム部3以外に必要であるため、基板面積の増加、部品点数の増加による商品のコストアップが生じていた。そこで、リセット制御IC2及びフィルタ9をシステム部3に内蔵することが考えられるが、フィルタ9のノイズ除去能力は時定数CRにより決まるため、大きなノイズを除去するには、大きな抵抗と容量が必要となる。機能を1チップ化する上では、抵抗及び容量の占める面積が非常に大きいため、低価格化を実現するには、フィルタ用抵抗及び容量の低減が望まれる。ところが、充電池及び充電回路を内蔵し、モータをON/OFFさせる制御回路を備えるシステムでは、充電池の電源電圧レベルをモニタすることによりシステム部をリセットする構成を持つものがあり、モータ動作のON/OFF時に発生する電源ノイズによってリセット制御部が異常なリセット信号をシステムに対して出力することがある。このような場合に、電源信号のノイズ除去を行うために大きなフィルタが必要となり、コストの増大を招いていた。
【0004】
本発明は上記の課題を解決するものであり、その目的とするところは、基板面積の増加や部品点数の増加を伴わない低コストの初期化制御回路を提供することにある。
【0005】
【課題を解決するための手段】
本発明は上記の課題を解決するために、充電池及び充電回路を有するモータ制御回路において、図1に示すように、充電池の電源電圧にモータ制御に起因するノイズが混入するタイミングであるモータの起動時またはモータの回転制御のためのON/OFF切替時にウィンドウ信号を生成する回路を備え、このウィンドウ信号を第1の入力とし、充電池の電源電圧を第2の入力とし、リセット信号を生成するためにモニタされる電源信号を出力する論理回路1を備えたことを特徴とするものである。これにより、モータの起動時またはモータの回転制御のためのON/OFF切替時に、ICに内蔵してあるリセット制御部2に対して接続されている電源信号からノイズが入力されても、不規則なリセット信号がシステムに出力されることはなくなるため、システムの誤動作を防止することが出来る。
【0006】
【発明の実施の形態】
(実施例1)
以下、本発明に関する実施例について説明する。図1は実施例1の初期化制御回路である。図中、1は論理ゲート、2はIC内部に内蔵されるリセット制御部、3はシステム部の本体である。システム部3から出力されるウィンドウ信号は、充電池の電源電圧にモータ制御に起因するノイズが混入するタイミングであるモータの起動時またはモータの回転制御のためのON/OFF切替時に生成され、外部から入力される電源信号と共に論理ゲート1に入力されて、電源に混入するノイズを除去する動作を行う。このように、システム部3より出力されるウィンドウ信号により、電源にノイズが生じた場合においてもそれを除去し、リセット制御部2が不規則なシステムリセット信号をシステム部3に対して出力しない構成になっている。したがって、大きなフィルタを設けなくてもノイズを除去することができ、基板面積の増加や部品点数の増加を伴わない低コストの初期化制御回路を実現できる。
【0007】
(実施例2)
図2は実施例2の初期化制御回路である。システム部3は、モータ起動スイッチからの信号と、システムクロック(CLK)及び電源を入力に持ち、モータ起動スイッチからの信号を受けて動作するカウンタ4、カウンタ4のカウント値をデコードするデコーダA,B、モータ回転制御信号及びウィンドウ信号生成用のトグル型フリップフロップ5,6から構成されている。
【0008】
図3は実施例2の動作を示すタイミングチャートであり、モータ起動のため、モータ起動スイッチより立ち下がり信号が入力されてからt1の時間でデコーダBの出力が1クロック分HIGHとなり、t2でウィンドウ信号がHIGHとなる。また、t3でデコーダAの出力が1クロック分HIGHとなり、t4でモータ回転制御信号がLOWとなって、モータが回転を開始する。それに合わせて、電源にはノイズが生じる。t5で再度デコーダBの出力が1クロック分HIGHを出力し、t6でウィンドウ信号はLOWとなる。モータ動作時にt2〜t6の時間でウィンドウ信号を生成し、電源ノイズがリセット制御部2に入力されるのを防止することにより、システム部3の誤動作を防止することができる。
【0009】
(実施例3)
図4は実施例3の初期化制御回路である。本実施例は、実施例2にモータ起動スイッチの立ち下がり入力を受けて出力が反転するトグル型フリップフロップ7を追加した構成であり、カウンタ4はトグル型フリップフロップ7の出力がLOWになった場合にカウントを開始する。また、デコーダa及びbの論理を変更して、モータ起動時のみではなく、モータの回転制御(PWM制御)のためのモータON/OFF切替時にもウィンドウ信号を生成できるものとした。
【0010】
図5は実施例3の動作を示すタイミングチャートである。デコーダaの出力が立ち下がるタイミングでモータのON/OFFを切り替えるモータ回転制御信号を反転させている。このモータ回転制御信号がLOWレベルのときにモータがON、HIGHレベルのときにモータがOFFとなる。電源にノイズが混入しやすいモータ動作の開始時、つまり、モータ回転制御信号が立ち下がるタイミングの前後でデコーダbから出力されるパルスによりトグル型フリップフロップ6からウィンドウ信号を出力し、ORゲート1に電源信号と共に入力する。これにより、リセット制御部2へ入力される電源信号に含まれるノイズを除去することができる。
【0011】
図6は実施例3における不良動作モードである。消費電流削減のためにシステムクロック(CLK)のON/OFF機能を持つシステムにおいては、クロックを止める条件信号であるモータ起動スイッチのON/OFFにより、クロックも停止する。ウィンドウ信号がHIGHの段階でモータをOFFした場合、それに伴い、システムクロックも停止してしまうため、ORゲート1の出力はHIGHを保持する。この条件下においては、電源信号が低下し、通常のリセットを実行しようとしても、ORゲート1の出力がHIGHであるためにリセット制御部2にLOWが入力されなくなるため、システムに通常のリセットを実行することができなくなる。この点を改良した実施例を次に示す。
【0012】
(実施例4)
図7は実施例4の初期化制御回路である。モータ起動スイッチから入力される信号をもとにクロックON/OFF制御信号を生成することができ、且つ、ウィンドウ信号を生成するトグル型フリップフロップ6のリセット信号としてクロックON/OFF制御信号を利用している。
【0013】
図8は実施例4の動作を示すタイミングチャートである。モータ起動スイッチよりモータ停止信号が入力されると、トグル型フリップフロップ8の出力がLOWとなり、それに伴い、HIGHであったウィンドウ信号にもリセットがかかり、ウィンドウ信号はLOWとなる。このことにより、ウィンドウ信号がHIGHの状態でモータがOFFしてもウィンドウ信号はLOWとなるので、それ以降に電源レベルが低下し、正常なリセットを実行する必要が生じた場合には、LOWレベルをリセット制御部2に供給することができるようになった。
【0014】
【発明の効果】
本発明によれば、充電池及び充電回路を保有し、電源レベルをモニタすることによりシステム部をリセットする構成を持つものに対し、外部入力の電源信号と、充電池の電源電圧にモータ制御に起因するノイズが混入するタイミングであるモータの起動時またはモータの回転制御のためのON/OFF切替時に生成されるウィンドウ信号をゲート処理することにより、モータ動作のON/OFF時に発生する電源ノイズによってリセット制御部が異常なリセット信号をシステムに対して出力することを防止するものであるから、従来存在していたリセット制御IC及び電源信号のノイズ除去を行うフィルタが不必要となり、回路規模の低減から低価格化を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施例1の回路図である。
【図2】本発明の実施例2の回路図である。
【図3】本発明の実施例2の動作を示すタイミングチャートである。
【図4】本発明の実施例3の回路図である。
【図5】本発明の実施例3の動作を示すタイミングチャートである。
【図6】本発明の実施例3の不良動作モードを示すタイミングチャートである。
【図7】本発明の実施例4の回路図である。
【図8】本発明の実施例4の動作を示すタイミングチャートである。
【図9】従来例のブロック図である。
【符号の説明】
1 論理ゲート
2 リセット制御部
3 システム部
4 カウンタ
A デコーダ
B デコーダ
5 トグル型フリップフロップ
6 トグル型フリップフロップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an initialization control circuit for generating a reset signal when a rechargeable battery is discharged in a motor control circuit having a rechargeable battery and a charging circuit. More specifically, the present invention relates to a temporary battery voltage during motor control. The present invention relates to a technique for preventing an illegal reset signal from being generated due to a general degradation.
[0002]
[Prior art]
FIG. 9 is a circuit diagram of a conventional initialization control circuit. In the figure, 9 is a filter, 2 is a reset control IC, and 3 is a system unit. The
[0003]
[Problems to be solved by the invention]
In the conventional technique, since the
[0004]
The present invention solves the above-described problems, and an object of the present invention is to provide a low-cost initialization control circuit that does not increase the board area and the number of parts.
[0005]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a motor control circuit having a rechargeable battery and a charging circuit, as shown in FIG. 1, at a timing at which noise caused by motor control is mixed in the power supply voltage of the rechargeable battery. Circuit for generating a window signal at the time of start-up or ON / OFF switching for motor rotation control , the window signal as a first input, the rechargeable battery power supply voltage as a second input, and a reset signal as outputs the power supply signal being monitored to produce Ru der which is characterized in that it comprises a logic circuit 1. As a result, even when noise is input from the power supply signal connected to the
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Example 1
Examples of the present invention will be described below. FIG. 1 shows an initialization control circuit according to the first embodiment. In the figure, 1 is a logic gate, 2 is a reset control unit built in the IC, and 3 is a main body of the system unit. The window signal output from the
[0007]
(Example 2)
FIG. 2 shows an initialization control circuit according to the second embodiment. The
[0008]
FIG. 3 is a timing chart showing the operation of the second embodiment. For the motor start, the output of the decoder B becomes HIGH for one clock at the time t1 after the falling signal is input from the motor start switch, and the window at the time t2. The signal becomes HIGH. At t3, the output of the decoder A becomes HIGH for one clock, and at t4, the motor rotation control signal becomes LOW, and the motor starts to rotate. Accordingly, noise is generated in the power supply. At t5, the output of the decoder B again outputs HIGH for one clock, and at t6, the window signal becomes LOW. By generating a window signal at time t2 to t6 during motor operation and preventing power supply noise from being input to the
[0009]
Example 3
FIG. 4 shows an initialization control circuit according to the third embodiment. In this embodiment, a toggle flip-
[0010]
FIG. 5 is a timing chart showing the operation of the third embodiment. The motor rotation control signal for switching the motor ON / OFF at the timing when the output of the decoder a falls is inverted. When this motor rotation control signal is LOW level, the motor is ON, and when it is HIGH level, the motor is OFF. A window signal is output from the toggle flip-
[0011]
FIG. 6 shows a defective operation mode in the third embodiment. In a system having a system clock (CLK) ON / OFF function for reducing current consumption, the clock is also stopped by ON / OFF of a motor start switch which is a condition signal for stopping the clock. When the motor is turned off when the window signal is HIGH, the system clock is also stopped accordingly, so that the output of the OR gate 1 holds HIGH. In this condition, the power signal is reduced, even when trying to run normal reset, for LOW to the
[0012]
Example 4
FIG. 7 shows an initialization control circuit according to the fourth embodiment. A clock ON / OFF control signal can be generated based on a signal input from the motor start switch, and the clock ON / OFF control signal is used as a reset signal of the toggle flip-
[0013]
FIG. 8 is a timing chart showing the operation of the fourth embodiment. When a motor stop signal is input from the motor start switch, the output of the toggle flip-
[0014]
【The invention's effect】
According to the present invention, a motor having a configuration in which a rechargeable battery and a charging circuit are held and a system unit is reset by monitoring a power supply level is controlled by an externally input power signal and a power supply voltage of the rechargeable battery. By gate processing the window signal generated at the time of motor start-up or ON / OFF switching for motor rotation control, which is the timing at which the resulting noise is mixed, by the power supply noise generated at the time of motor operation ON / OFF Since the reset controller prevents the abnormal reset signal from being output to the system, the conventional reset control IC and the filter for removing noise from the power supply signal are unnecessary, and the circuit scale is reduced. The price can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of Embodiment 1 of the present invention.
FIG. 2 is a circuit diagram of
FIG. 3 is a timing chart showing the operation of the second embodiment of the present invention.
FIG. 4 is a circuit diagram of
FIG. 5 is a timing chart showing the operation of the third embodiment of the present invention.
FIG. 6 is a timing chart showing a defective operation mode according to the third embodiment of the present invention.
FIG. 7 is a circuit diagram of
FIG. 8 is a timing chart showing the operation of
FIG. 9 is a block diagram of a conventional example.
[Explanation of symbols]
1
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01632499A JP3606088B2 (en) | 1999-01-25 | 1999-01-25 | Initialization control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01632499A JP3606088B2 (en) | 1999-01-25 | 1999-01-25 | Initialization control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000217390A JP2000217390A (en) | 2000-08-04 |
JP3606088B2 true JP3606088B2 (en) | 2005-01-05 |
Family
ID=11913299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01632499A Expired - Fee Related JP3606088B2 (en) | 1999-01-25 | 1999-01-25 | Initialization control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3606088B2 (en) |
-
1999
- 1999-01-25 JP JP01632499A patent/JP3606088B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000217390A (en) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004519183A (en) | Drive circuit for brushless DC motor | |
US9800185B2 (en) | Motor driving circuit, cooling device and electronic apparatus including the same | |
JPH0832026A (en) | Microcomputer | |
JPH06214679A (en) | On-start reset circuit | |
US9348403B2 (en) | Semiconductor device and automobile control system | |
JP4701898B2 (en) | External signal detection circuit and real-time clock | |
JPS6242418B2 (en) | ||
JP3606088B2 (en) | Initialization control circuit | |
JP2010224759A (en) | Electronic controller and abnormality monitoring method | |
JPH10222234A (en) | Reference voltage generation circuit | |
JPH01258459A (en) | Integrated circuit using battery as power source | |
JPH02239719A (en) | Timer circuit | |
JPH0898419A (en) | Power supply circuit | |
JP4412141B2 (en) | Power supply start / stop control circuit | |
JPH0443436A (en) | Device with microprocessor | |
JPH08140393A (en) | Protective circuit for motor drive control circuit | |
JPH10271693A (en) | Battery consumption indication controller of remote controller | |
JPH08147064A (en) | Intermittent operating circuit | |
JPH07239795A (en) | Runaway preventing circuit for microprocessor | |
JP2000214946A (en) | Clock control circuit | |
JPH0779562A (en) | Dc/dc converter | |
JPH0143650Y2 (en) | ||
JP2008262360A (en) | Microcomputer | |
JP4016225B2 (en) | Mono-multi circuit | |
JP2000105616A (en) | Electronic equipment protecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |