JP3605883B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP3605883B2
JP3605883B2 JP14138395A JP14138395A JP3605883B2 JP 3605883 B2 JP3605883 B2 JP 3605883B2 JP 14138395 A JP14138395 A JP 14138395A JP 14138395 A JP14138395 A JP 14138395A JP 3605883 B2 JP3605883 B2 JP 3605883B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
shield layer
layer
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14138395A
Other languages
English (en)
Other versions
JPH08316687A (ja
Inventor
宗広 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP14138395A priority Critical patent/JP3605883B2/ja
Publication of JPH08316687A publication Critical patent/JPH08316687A/ja
Application granted granted Critical
Publication of JP3605883B2 publication Critical patent/JP3605883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、電気機器等に使用されるプリント配線板に関し、特に、信号層が形成されたプリント配線板の上下にシ−ルド層を形成した多層構造の多層プリント配線板の製造方法に関する。
【0002】
【従来の技術】
信号層を挟んで上下にシールド層を有する両面シ−ルド付き多層プリント配線板の従来の構造を図2に示す。
図2の多層プリント配線板は、絶縁性基板2a上に信号層1としての配線パタ−ンを形成してなるプリント配線板10と、プリント配線板10の下部に形成された導電ペ−ストからなる第1シ−ルド層3′と、プリント配線板10の上部に絶縁性基板2bを介して形成された導電ペーストからなる第2シ−ルド層4′と、さらにそれぞれの外側に形成された絶縁フィルム5および6によって構成されている。
さらに、信号層1のうち接地パターンとなる部分の一部とその上下の絶縁性基板2aおよび2bに、それぞれ貫通孔8b、8aおよび8cを形成し、第2シ−ルド層4′(または第1シ−ルド層3′)の導電ペ−スト膜形成時に、同時にこの貫通孔8b、8aおよび8cに導電ペ−ストを充填し、第2シ−ルド層4′と、接地パタ−ンの信号層4および第1シ−ルド層3′間とを電気的に接続するようになっている。
【0003】
【発明が解決しようとする課題】
上記従来の構造による両面シ−ルド付き多層プリント配線板は、上下シールド層3′および4′を両面とも導電ペーストによって形成しているため、2回の導電ペ−スト着膜と、熱硬化処理が必要となり、生産の工程が増加する。熱硬化処理を1度に行うには、プリント配線板10の両面に(信号層1側は絶縁性基板2bを介して)同時に導電ペーストを塗布する必要があり、困難が予想される。
また導電ペーストは、塗布が不均一になった場合あるいは塗布面の表面粗度などの影響を受けた場合にピンホールが発生する可能性があり、特に図2の構造においては、導電ペ−ストを2層設けているため信頼性に問題があった。
【0004】
本発明は上記実情に鑑みてなされたもので、導電ペースト塗布の回数および使用量を軽減し、かつ工程を簡略化し、高信頼性を有する構造の両面シールド付きの多層プリント配線板を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため本発明方法は、信号層としての配線パタ−ンが形成されたプリント配線板と、前記プリント配線板の下部に形成された第1シ−ルド層と、前記プリント配線板の上部に形成された第2シ−ルド層とからなる多層プリント配線板の製造方法において、
絶縁性基板上に金属箔を積層して前記第1シールド層を形成し、
前記第1シールド層上に、半硬化状態の絶縁性基板上に金属箔による配線パターンを形成して成る前記プリント配線板を積層し、
前記プリント配線板上に半硬化状態の絶縁性基板を積層した後、前記第1シールド層、プリント配線板及び絶縁性基板を熱プレスで一体化し、
前記プリント配線板上に積層された前記絶縁性基板上に導電ペーストを塗布して前記第2シールド層を形成する一方、
前記導電ペーストからなる第2シールド層の形成時に、前記プリント配線板及びその上に積層される絶縁性基板に前記一体化前に設けられ第1シールド層と信号層とを接続するための第1の貫通孔、及び、第2シールド層と信号層とを接続するための第2の貫通孔に前記導電ペーストを充填することにより前記信号層のうち接地パターンとなる部分および金属箔よりなる第1シールド層とを電気的に接続することを特徴としている。
【0007】
【作用】
本発明方法で製造された多層プリント配線板によれば、第1シ−ルド層を所定のパタ−ンを有する金属箔により形成するため、導電ペ−ストにより両シ−ルド層を形成する場合と比較して、導電ペ−ストの使用量を軽減でき、かつ熱硬化処理工程が1回でよく工程を簡略化することができ、また、導電ペ−ストの塗布の不均一性や塗布面の表面粗度の影響などによるシ−ルド層の信頼性低下を軽減することができる。
【0008】
また、第2シ−ルド層を導電ペ−ストにより形成すると同時に、プリント配線板に形成された貫通孔に導電ペ−ストを充填することにより、上下のシ−ルド層および信号層の接地パターンとの間を容易に電気的に接続することができる。
【0009】
【実施例】
以下、本発明の多層プリント配線板について、図1を参照しながら説明する。図1は本発明の多層プリント配線板の一実施例を示す説明図であり、(a)は斜視説明図、(b)は(a)のA−A′断面説明図、(c)は(a)のB−B′断面説明図である。
【0010】
図1に示すように両面シ−ルド付き多層プリント配線板は、絶縁性基板2a上に信号層1としての配線パタ−ンを導電部材により形成してなるプリント配線板10と、プリント配線板10の下部に形成された銅箔からなる第1シ−ルド層3と、プリント配線板10の上部に絶縁性基板2bを介して形成された導電ペ−ストからなる第2シ−ルド層4と、さらにそれぞれの外側に形成された絶縁フィルム5および6によって構成されている。
さらに、図1(b)、(c)に示すように、信号層1のうち接地パターンとなる部分については、その一部に貫通孔7bを形成し、その上下の絶縁性基板2aおよび2bにもそれぞれ貫通孔7aおよび7cを形成しておき、第2シ−ルド層4の導電ペ−スト膜形成時に、同時にこの貫通孔7a、7bおよび7cに導電ペ−ストを充填し、接地パタ−ンの信号層1を第1シ−ルド層3および第2シ−ルド層4と電気的に接続し、接地する。
【0011】
次に、上記の両面シ−ルド付き多層プリント配線板の製造方法について説明する。
先ず、エポキシ樹脂およびゴム系樹脂を含有する樹脂組成物を含浸した、不飽和ポリエステルを主成分とする不織布からなる絶縁フィルム5上に銅箔を積層し、サブストラクティブ法によって回路を形成し第1シールド層3とした。ここで用いた不飽和ポリエステル不織布は、Bステージ状態(半硬化状態)、またはCステージ状態という異なる状態をとることができ、Bステージ状態においては接着剤の効果を有し、Cステージ状態においてはその効果を有してない。ここでは、絶縁性フィルム5の下部に接着すべき部材がないので、Cステージ状態としている。
一方、絶縁フィルム5と同様の材料からなる絶縁性基板2a上に銅箔を積層し、絶縁性基板2aをBステージ状態にしてサブストラクティブ法によって回路を形成し信号層1とし、プリント配線板10を形成する。
次に、第1シールド層3上にプリント配線板10を積層する。
続いて、さらにその上部に、絶縁性基板2aと同じ材料からなる絶縁性基板2bをBステージ状態で積層する。
次に、これらを所定の位置に合わせて仮留めした後、120〜160゜C、20〜50Kg/cm、15〜45分の条件で熱プレスして一体化する。
尚、信号層1のうち接地パタ−ンであるものに対して、層間接続用に一部に貫通孔7bを、その上下の絶縁性基板2aおよび2bに貫通孔7aおよび7cを、それぞれ金型による打ち抜き加工を行って形成しておく。
【0012】
次に、熱プレス一体化した配線板の上面からスクリーン印刷により導電ペ−スト(三井金属塗料化学 ポリマー型銅ペースト)を塗布し、第2シールド層4を形成する。この時、先程形成した貫通孔7a、7bおよび7c部分においても導電ペ−ストが充填されるので、接地パタ−ン部分の信号層1と、第1シ−ルド層3および第2シ−ルド層4間とは電気的に接続される。
続いて、導電ペ−ストの熱硬化処理を行った後、上部にポリイミドからなる絶縁フィルム6を熱圧着する。
この後、第1シ−ルド層3および第2シ−ルド層4を接地する(図示せず)。
【0013】
上記工程により得られる多層プリント配線板は、図2に示す様な従来の多層プリント配線板における導電ペーストからなる第1シールド層3′と絶縁フィルム5の2層部分を、絶縁フィルム5上に銅箔からなる第1シールド層3を積層した片面銅付シートとしているので、工程上1層として扱うことができるので、層構成を簡単化することができる。
【0014】
上記の工程において、信号層1のうち接地パタ−ンであるものに対して、その一部に貫通孔7bを形成し、その上部の絶縁性基板2bにのみ貫通孔7cを形成した場合は、同様に導電ペ−ストを塗布して第2シ−ルド層4を形成すると、貫通孔7cおよび7b部分において導電ペ−ストが充填されるので、接地パタ−ン部分の信号層1を、第2シ−ルド層4とのみ接続させることができる。
【0015】
本実施例においては、フレキシブル配線板を用いた場合を説明したが、絶縁フィルム5および絶縁性基板2aとしてガラエポ等の硬質材料からなる硬質基板を用いた場合への適用も可能である。
【0016】
【発明の効果】
本発明方法により製造された多層プリント配線によれば、信号層に対する第2シ−ルド層のみを導電ペーストの塗布により形成するので、導電ペースト塗布の回数および使用量を軽減することによりコストを低減し、かつ工程を簡略化し、高信頼性を有する構造の多層プリント配線板を得ることができる。
【0017】
さらに、上記の多層プリント配線板において、第2シールド層を導電ペ−ストにより形成すると同時に、プリント配線板に形成された貫通孔に導電ペ−ストを充填することにより、上下のシ−ルド層および信号層の接地パターンとの間を容易に電気的に接続することができる。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板の説明図であり、(a)は斜視説明図、(b)は(a)のA−A′断面説明図、(c)は(a)のB−B′断面説明図である。
【図2】従来の多層プリント配線板の断面説明図である。
【符号の説明】
1…信号層、 2a、2b…絶縁性基板、 3…第1シ−ルド層、 4…第2シールド層、 5,6…絶縁フィルム、 7a,7b,7c…貫通孔、 10…プリント配線板

Claims (1)

  1. 信号層としての配線パタ−ンが形成されたプリント配線板と、前記プリント配線板の下部に形成された第1シ−ルド層と、前記プリント配線板の上部に形成された第2シ−ルド層とからなる多層プリント配線板の製造方法において、
    絶縁性基板上に金属箔を積層して前記第1シールド層を形成し、
    前記第1シールド層上に、半硬化状態の絶縁性基板上に金属箔による配線パターンを形成して成る前記プリント配線板を積層し、
    前記プリント配線板上に半硬化状態の絶縁性基板を積層した後、前記第1シールド層、プリント配線板及び絶縁性基板を熱プレスで一体化し、
    前記プリント配線板上に積層された前記絶縁性基板上に導電ペーストを塗布して前記第2シールド層を形成する一方、
    前記導電ペーストからなる第2シールド層の形成時に、前記プリント配線板及びその上に積層される絶縁性基板に前記一体化前に設けられ第1シールド層と信号層とを接続するための第1の貫通孔、及び、第2シールド層と信号層とを接続するための第2の貫通孔に前記導電ペーストを充填することにより前記信号層のうち接地パターンとなる部分および金属箔よりなる第1シールド層とを電気的に接続する
    ことを特徴とする多層プリント配線板の製造方法。
JP14138395A 1995-05-17 1995-05-17 多層プリント配線板 Expired - Fee Related JP3605883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14138395A JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14138395A JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH08316687A JPH08316687A (ja) 1996-11-29
JP3605883B2 true JP3605883B2 (ja) 2004-12-22

Family

ID=15290726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14138395A Expired - Fee Related JP3605883B2 (ja) 1995-05-17 1995-05-17 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP3605883B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505700B2 (ja) * 2000-08-31 2010-07-21 住友金属鉱山株式会社 配線基板用基材および配線基板の製造方法。
JP4838034B2 (ja) * 2006-04-10 2011-12-14 株式会社フジクラ プリント配線基板およびその製造方法
JP5553158B2 (ja) * 2010-07-26 2014-07-16 ブラザー工業株式会社 電子機器
JP2019029591A (ja) * 2017-08-02 2019-02-21 帝国通信工業株式会社 回路基板のコネクタ接続部及びその製造方法

Also Published As

Publication number Publication date
JPH08316687A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
US5144534A (en) Method for manufacturing rigid-flexible circuit boards and products thereof
US5142448A (en) Method for manufacturing rigid-flexible multilayer circuit boards and products thereof
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
US20030221864A1 (en) Printed board assembly and method of its manufacture
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP3989974B2 (ja) 多層印刷配線板及びその製造方法
JP3605883B2 (ja) 多層プリント配線板
JP3705370B2 (ja) 多層プリント配線板の製造方法
JPH07106728A (ja) リジッドフレックスプリント配線板およびその製造方法
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP3173249B2 (ja) 多層プリント配線板及びその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JPH10173342A (ja) 多層フレックスリジッド配線板及びその製造方法
JP2007035716A (ja) プリント基板の製造方法
JPH08148825A (ja) 配線板の製造方法
JP3250390B2 (ja) 多層プリント配線板
JP3482712B2 (ja) 回路形成基板の製造方法
JP3225451B2 (ja) 積層プリント基板の製造方法
JPH0380359B2 (ja)
JP2001237549A (ja) 多層配線基板およびその製造方法
JP3854910B2 (ja) 配線基板の製造方法及び配線基板
JPH1154871A (ja) プリント配線板及びその製造方法
JPH0521960A (ja) 多層プリント配線板およびその製造方法
JP2000315863A (ja) 多層プリント配線板の製造方法
JPH03288463A (ja) 抵抗体を内層した多層基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Effective date: 20040628

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040914

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20131015

LAPS Cancellation because of no payment of annual fees