JP3602876B2 - 情報処理装置のメモリ書き換え装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、パーソナルコンピュータや携帯電話等のように、ＲＯＭ（ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ；読出専用メモリ）のプログラムをＣＰＵ（ＣＥＮＴＲＡＬ ＰＲＯＣＥＳＳＩＮＧ ＵＮＩＴ；中央演算処理装置）に実行させる装置において、ＲＯＭのプログラムを書き換えるメモリ書き換え装置に関する。
【０００２】
【従来の技術】
一般に、パーソナルコンピュータ等の情報処理機器には、ＣＰＵ（ＣＥＮＴＲＡＬ ＰＲＯＣＥＳＳＩＮＧ ＵＮＩＴ；中央演算処理装置）、ＲＯＭ（ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ；読出専用メモリ）、及びＲＡＭ（ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥＭＯＲＹ；書込自在メモリ）を搭載している。
【０００３】
そして、ＲＯＭには、ユーザが書き換え不可能なプログラムを格納しているが、情報処理装置の周辺機器の充実や機能の拡大等の理由によりＲＯＭのプログラムを書き換える機会が増えてきている。
【０００４】
このため、内容を紫外線消去可能なＥＰＲＯＭを使用するものがある。このＥＰＲＯＭは、装置内の基板とは独立して設けられ、ＥＰＲＯＭの端子と基板とはコネクタを介して接続されている。ＥＰＲＯＭの内容を書き換える場合には、装置を分解し、ＥＰＲＯＭのコネクタを外してＥＰＲＯＭを装置から取り外す。そして、ＥＰＲＯＭの内容を書き換えた後に、コネクタを接続して装置を組み立てる方法が採られている。
【０００５】
また、書き換え不可能なＯＴＲＯＭ（ＯＮＥ ＴＩＭＥ ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ）を利用する場合には、装置内の基板とＯＴＲＯＭとをコネクタにより接続し、ＯＴＲＯＭの内容を書き換える場合には、装置を分解し、ＯＴＲＯＭのコネクタを外して、ＯＴＲＯＭを装置から取り外す。そして、取り外したＯＴＲＯＭとは別に、新たなプログラムを書き込んだＯＴＲＯＭをコネクタに接続し、装置を組み立てる方法もある。
【０００６】
ところが、ＥＰＲＯＭやＯＴＲＯＭを使用する方法では、プログラムを変更する場合に、情報処理装置をいちいち分解し、ＥＰＲＯＭやＯＴＲＯＭを取り外し、再度装置を組み立てなければならず、作業が煩雑で時間がかかる上に、分解作業あるいは組立作業の途中で装置を破壊する虞がある。さらに、ＲＯＭと装置基板とをコネクタを介して接続しているため、ＲＯＭの書き換え作業を複数回行うことを想定してコネクタの耐久性や強度を考慮しなければならない。
【０００７】
【発明が解決しようとする課題】
そこで、本発明は、上記問題点に鑑みてなされたものであり、情報処理装置に外部インターフェースを接続することにより、ＲＯＭの内容を書き換えられる技術を提供し、ＲＯＭの書き換えにかかる作業の効率化及び装置の耐久性の向上を図ることを課題とする。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するために以下のような手段を採用した。これを図１の原理図に基づいて説明する。
【０００９】
本発明を適用する情報処理装置７は、情報処理装置７の動作プログラムを格納する第１メモリ３と、情報の読み出し及び書き込みを自在に行える第２メモリ４と、第１メモリ３の動作プログラムに従って情報処理装置７の動作を制御するプログラム実行手段２と、外部装置８から転送されてくる信号を入力する入力手段６とを備えている。さらに、プログラム実行手段２は、第３メモリ１を具備し、この第３メモリ１には、外部装置８から書き込みプログラムを読み込み、この書き込みプログラムを第２メモリ４に格納する手順を示すローダプログラムを格納している。
【００１０】
第１メモリ３は、例えば特定電圧を供給することにより格納内容の消去及び再書き込みが可能な読み出し専用のメモリである。動作プログラムは情報処理装置７の動作手順を示すプログラムである。
【００１１】
第２メモリ４は、例えば読み出し及び書き込み自在なＲＡＭであり、外部装置８から入力される書き込みプログラムを格納する機能を有している。
プログラム実行手段２は、通常は、第１メモリ３の動作プログラムに従って情報処理装置７の動作を制御し、外部装置８から第１メモリ３の書き換え命令を受け取ると第３メモリのローダプログラムを実行する機能を有している。ローダプログラムを起動した場合に、プログラム実行手段２は、外部装置８から書き換えプログラムを読み込み、この書き換えプログラムを第２メモリ４上に書き込む。さらに、プログラム実行手段２は、第２メモリ４の書き換えプログラムに従って第１メモリ３の内容を書き換える機能を有している。このプログラム実行手段２は、例えばＣＰＵ（ＣＥＮＴＲＡＬ ＰＲＯＣＣＥＳＳＩＮＧ ＵＮＩＴ；中央演算処理装置）である。
【００１２】
入力手段６は、外部装置８から転送されてくる信号を上記各部へ入力させる機能を有している。この入力手段６は、例えば、外部装置８と情報処理装置７とのインターフェースであり、第１メモリ３の書き換えを行う場合には、このインターフェースを介して外部装置８と情報処理装置７とを接続すればよい。
【００１３】
さらに、プログラム実行手段２には、自身の動作モードを確定するモード識別フラグを備えるようにしてもよい。このモード識別フラグは、動作プログラムに従って処理を実行する通常モードと、ローダプログラムに従って処理を実行する書き換えモードとを識別するフラグである。このモード識別フラグは、外部装置８からの信号により変更可能なフラグである。つまり、外部装置８から情報処理装置７へ書き換え命令を転送すると、モード識別フラグは通常モードから書き換えモードへ変更される。そして、プログラム実行手段２は、モード識別フラグが通常モードから書き換えモードへ変更されると、動作プログラムの実行を中断し、ローダプログラムを実行する。また、モード識別フラグは、例えば、ＣＰＵのポートに設けられ、外部装置８から特定電圧が入力されると書き換えモードにセットされるようにしてもよい。この場合、外部装置８と情報処理装置７との接続を解除することにより、通常モードへリセットされる。
【００１４】
さらに、情報処理装置７には、情報処理装置７内の各メモリ（第１〜第３メモリ）のアドレスを決定するアドレス決定手段５を備えるようにしてもよい。書き換えモードにおいて、第３メモリ１のローダプログラムのアドレスと、外部装置８から通知される新規プログラムのアドレスとは重複することになるが、ローダプログラムが起動状態にあり、このアドレスを新規プログラムに割り当てることはできない。そこで、アドレス決定手段５は、空き領域を検出し、新規プログラムの開始アドレスを空き領域へシフトさせる機能を有している。そして、通常モードでは、アドレス決定手段５は、プログラム実行手段２に対して第１メモリ３の開始アドレスを指定するようにする。
【００１５】
さらに、プログラム実行手段２は、外部装置８から読み込む書き込みプログラムのデータ長を集計し、このデータ長と外部装置８から送信されてくるデータ長とを比較して書き込みプログラムの読み込みが正常に行われたか否かを判別する機能を備えるようにしてもよい。この機能は、新規プログラムの読み込み時にも適用することができる。
【００１６】
【作用】
本発明では、情報処理装置７と外部装置８とを接続し、外部装置８から情報処理装置７へ書き換え命令を転送すると、入力手段６が書き換え命令をプログラム実行手段２へ入力させる。
【００１７】
プログラム実行手段２は、書き換え命令を受け取ると、動作プログラムの実行を停止し、第３メモリ１のローダプログラムを起動する。プログラム実行手段２は、ローダプログラムに従って以下の処理を実行する。
【００１８】
（１）第２メモリ４を初期化する処理
（２）書き換えプログラムを読み込み、第２メモリ４上に書き込む処理
上記（２）の処理が終了すると、プログラム実行手段２は、ローダプログラムを停止して、第２メモリ４上の書き換えプログラムを起動する。そして、プログラム実行手段２は、書き換えプログラムに従って以下の処理を実行する。
（３）第１メモリ３を初期化する処理
（４）外部装置８から転送されてくる新規プログラムを第１メモリ３に書き込む処理
また、上記（２）の処理と同時に、プログラム実行手段２は、第２メモリ４上に書き込んだプログラムのデータ長を集計する処理を実行し、（２）の処理が終了した時点で、外部装置８から転送されてくるデータ長と集計したデータ長とを照合して書き込みプログラムの書き込みが正常に終了したか否かを判別する処理を行うようにしてもよい。これに対応して、（４）の処理と同時に、プログラム実行手段２は、第１メモリ３に書き込んだプログラムのデータ長を集計する処理を実行し、（４）の処理が終了した時点で、外部装置８から転送されてくるデータ長と中継したデータ長とを照合して新規プログラムの書き込みが正常に終了したか否かを判別する処理を実行するようにしてもよい。
【００１９】
さらに、情報処理装置７がアドレス決定手段５を備えた場合には、上記（１）の処理を終了した後に、アドレス決定手段５が書き換えプログラムのアドレス情報を外部装置８から受け取り、このアドレス情報に基づいて書き換えプログラムの第２メモリ４における書き込みアドレスを決定する処理を実行する。そして、アドレス決定手段５は、上記（３）の処理が終了した時点で、外部装置８から新規プログラムのアドレス情報を受け取り、このアドレス情報に基づいて新規プログラムの書き込みアドレスを決定する処理を実行する。具体的には、アドレス決定手段５は、情報処理装置内全体のアドレス情報を参照し、空き領域を検出する。そして、アドレス決定手段５は、新規プログラムの開始アドレスを空き領域の開始アドレスへシフトする処理を行う。
【００２０】
【実施例】
本発明の実施例について図面に沿って説明する。
図２は、本発明を適用する装置の概略構成を示す。
【００２１】
本実施例では、情報処理装置として携帯端末装置９を用い、外部装置としてパーソナルコンピュータ１０を用いている。これらの携帯端末装置９とパーソナルコンピュータ１０とは、入力手段としての外部インターフェースＩ／Ｆ（例えばＲＳ２３２Ｃ）を介して接続可能になっている。
【００２２】
（携帯端末装置９の構成）
図３は、携帯端末装置９の内部構成図である。
携帯端末装置９は、本発明の第１メモリとしてのＲＯＭ３、第２メモリとしてのＲＡＭ４、プログラム実行手段としてのＣＰＵ２、アドレス決定手段としてのアドレスデコーダ５、及びＤＣ／ＤＣ変換器１１を備えている。さらに、ＣＰＵ２は、本発明の第３メモリとしてのＲＯＭ１を具備している。
【００２３】
ＲＯＭ３は、携帯端末装置９の動作を制御手順を示す動作プログラムを格納しており、特定電圧を供給することにより格納内容を消去及び再書き込み可能なフラッシュメモリである。
【００２４】
ＲＯＭ１は、ＲＯＭ３の書き込み手順を示す書き込みプログラムを読み込むためのローダプログラムを格納するマスクＲＯＭである。
ＲＡＭ４は、ローダプログラムに従って読み込まれた書き込みプログラムを書き込むメモリである。
【００２５】
ＣＰＵ２は、通常は、ＲＯＭ３の制御プログラムに従って処理を実行する。そして、ＣＰＵ２は、ＲＯＭ３の書き換え動作を行う際には、ＲＯＭ１のローダプログラムに従って処理を実行する。さらに、ＣＰＵ２は、ＲＯＭ３及びアドレスデコーダ５に接続される信号線を接続するポートを有している。ポートは、ライトイネーブル信号を入出力するポートＷＥ、アドレス信号を入出力するポートＡ、及びデータを入出力するポートＤに加え、モード識別フラグを設けたポートＦからなる。
【００２６】
ポートＦは、インバータを介してＤＣ／ＤＣ変換器に接続されている。ＤＣ／ＤＣ変換器は、外部装置８から特定電圧を供給されると、これを携帯端末装置の書き換え動作に必要な電圧に変換する機能と共に、ポートＦへ書き込み命令信号を送信する機能を有している。この書き込み命令信号は、ハイレベル信号（Ｈ）とローレベル信号（Ｌ）との２値信号からなり、インバータでハイ／ローのレベル変換された後ポートＦへ入力される。ポートＦのモード識別フラグは、信号Ｌが入力されると書き換えモードがセットされ、信号Ｈが入力されると通常モードにリセットされる。
【００２７】
ＣＰＵ２は、ポートＦのモード識別フラグに書き換えモードがセットされると、マスクＲＯＭ１のローダプログラムに従って処理を実行する機能を有している。
【００２８】
また、ローダプログラムあるいは書き込みプログラムに従って動作するＣＰＵ２は、ＲＡＭ４に書き込まれた書き込みプログラムのデータ長を算出する機能、ＲＯＭ３に書き込まれた新規プログラムのデータ長を算出する機能を有している。これに対応して、パーソナルコンピュータ１０は、書き込みプログラム及び新規プログラムの転送後に各プログラムのデータ長を含むチェックサムコマンドを送信する機能を有している。
【００２９】
チェックサムコマンドを受け取ったＣＰＵ２は、自身が集計したデータ長とパーソナルコンピュータ１０から受け取ったデータ長とを照合し、両者が一致するか否かを判別する機能を有している。双方のデータ長が一致する場合には、ＣＰＵ２は、以降の処理を続行し、双方のデータ長が不一致の場合には、ＣＰＵ２は、以降の処理を中断し、パーソナルコンピュータ１０から転送されてくるデータあるいはコマンドを全て無視するものとする。また、双方のデータ長が不一致の場合には、ＣＰＵ２は、図示しないＬＥＤ（ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ；発光ダイオード）を点滅させ、双方のデータ長が一致する場合にはＬＥＤを消灯させる。これにより、パーソナルコンピュータ１０の操作者は、ＬＥＤの点滅／消灯を確認することにより、プログラムの転送が正常に終了したか否かを認識することができる。プログラムの転送が正常に終了しなかった場合（ＬＥＤが点滅した場合）には、操作者は、ＣＰＵ２のモード識別フラグをリセットし、最初から処理をやり直すことになる。
【００３０】
アドレスデコーダ５は、書き込みプログラムをＲＡＭ４に書き込む際に、この書き込みプログラムの書き込みアドレスを決定する機能と、新規プログラムをＲＯＭ３に書き込む際に、この新規プログラムの書き込みアドレスを決定する機能を有している。
【００３１】
具体的には、ローダプログラムが起動されると、ＲＡＭ４は初期化されるので、書き込みプログラムの開始アドレスはアドレスデコーダ５における先頭アドレスが割り付けられる。また、新規プログラムを書き込む際にはアドレスデコーダ５の先頭アドレスは、書き込みプログラムに割り当てられているので、新規プログラムの開始アドレスを空き領域にオフセットさせる。例えば、図４において、アドレスデコーダ５は、新規プログラムの開始アドレスを、ＲＯＭ１の終了アドレスへオフセットさせている。
【００３２】
図５は、本実施例におけるパーソナルコンピュータ１０から携帯端末装置９へ転送されるコマンドのフォーマットを示す図である。
図中（ａ）は、ローダプログラムの起動コマンド”Ｓｔ１”のフォーマットを示す。
【００３３】
起動コマンドは、２バイトのコマンドコードと、１バイトのパラメータが格納されている。具体的には、コマンドコードとして、”０ｘ５３，０ｘ７４”が格納されていると、このコマンドがＲＯＭ３の書き換え処理開始を意味している。さらに、パラメータとして”０ｘ０１”が格納されている場合にはコマンドの投入許可を申請するコマンドである。ＣＰＵ２は、”０ｘ０１”を受けた時に、コマンド受付可能であれば、ＬＥＤを点灯させる。
【００３４】
パラメータとして”０ｘ０２”が格納されている場合には、書き込みプログラムの起動を意味している。ＣＰＵ２は、”０ｘ０２”を受けると、ローダプログラムから書き込みプログラムの開始アドレスへジャンプし、書き込みプログラムを起動させる。
【００３５】
また、パラメータとして”０ｘ０３”が格納されている場合には、新規プログラムの書き込み速度を１９２０００ｂｐｓへ変更することを意味している。ＣＰＵ２は、”０ｘ０３”を受けると、新規プログラムの書き込み速度を１９２０００ｂｐｓへ変更する。
【００３６】
図５中（ｂ）は、データ転送コマンド”Ｄ”のフォーマットを示している。
このデータ転送コマンドは、１バイトコマンドコード、１バイトのデータサイズ、３バイトの書き込みアドレス、及び１〜２５１バイトの書き込みデータから構成されている。
【００３７】
本実施例では、コマンドコード”０ｘ４４”は、データの転送を意味している。
データサイズは、データサイズとデータ書き込みアドレスと書き込みデータとの有効データ長を集計したデータ長を意味している。
【００３８】
データ書き込みアドレスは、書き込みプログラムあるいは新規プログラムの書き込みアドレスを意味している。
書き込みデータは、実際のデータを意味し、書き換えプログラムあるいは新規プログラムをバイナリ形式で格納するものとする。
【００３９】
図５中（ｃ）は、チェックサムコマンド”Ｃｓ”のフォーマットを示している。
このチェックサムコマンドは、２バイトのコマンドコードと２バイトのチェックサム値とからなる。
【００４０】
コマンドコードに”０ｘ４３，０ｘ７３”が格納されている場合には、チェックサム値の算出要求を意味する。
チェックサム値は、データ長の下位２バイト分を指し、パーソナルコンピュータ１０から転送したプログラムのチェックサム値を格納している。
【００４１】
ＣＰＵ２は、チェックサムコマンドを受け取ると、チェックサムの算出処理を開始する。チェックサム値の算出は、フレーム単位に行うものとする（図６参照）。さらに、ＣＰＵ２は、算出したチェックサム値とパーソナルコンピュータ１０から受け取ったチェックサム値とを照合し、双方が一致するか否かを判別する。
【００４２】
（パーソナルコンピュータ１０と携帯端末装置９の動作）
次に、パーソナルコンピュータ１０と携帯端末装置９の動作について図７に沿って説明する。
【００４３】
先ず、パーソナルコンピュータ１０の操作者は、パーソナルコンピュータ１０と携帯端末装置９とを外部インターフェースＩ／Ｆを介して接続する。このとき、パーソナルコンピュータ１０からの特定電圧が外部インターフェースを経て携帯端末装置９へ供給される。
【００４４】
携帯端末装置９では、パーソナルコンピュータ１０からの特定電圧がＤＣ／ＤＣ変換器１１へ入力される。ＤＣ／ＤＣ変換器１１は、特定電圧をハイレベルの信号Ｈに変換してインバータ１２へ出力する。インバータ１２は、信号Ｈをローレベルの信号Ｌへ変換してＣＰＵ２のポートＦへ入力させる。これによりポートＦのモード識別フラグには、書き換えモードを示すフラグがセットされる。
【００４５】
ＣＰＵ２は、モード識別フラグがセットされたことを認識すると、ＲＯＭ３の動作プログラムを停止して、ＲＯＭ１のローダプログラムを起動し、このローダプログラムに従って処理を実行する。
【００４６】
先ず、ＣＰＵ２は、ＲＡＭ４を初期化する（図中（１））。
この間（約１秒）、パーソナルコンピュータ１０は、ＣＰＵ２及びＲＡＭ４の初期化に待機し、コマンド”Ｓｔ１”を携帯端末装置９へ転送する（図中（２））。このコマンド”Ｓｔ１”は、ローダプログラムの起動命令である。
【００４７】
ＣＰＵ２は、コマンド”Ｓｔ１”を受け取ると、コマンドの受付可能ならばＬＥＤを点灯させる（図中（３））。
操作者は、ＬＥＤの点灯を認識すると、パーソナルコンピュータ１０からコマンド”Ｄ”を発行させる（図中（４））。このコマンド”Ｄ”の書込データ領域には、書き込みプログラムが格納されている。
【００４８】
携帯端末装置９は、コマンド”Ｄ”を受け取ると、このコマンド”Ｄ”をアドレスデコーダ５へ入力させる。アドレスデコーダ５は、コマンド”Ｄ”からデータサイズとデータ書込アドレスとを検出して、書込アドレスを決定する。そして、アドレスデコーダ５は、書込アドレスと書込データとをＣＰＵ２へ転送する。
【００４９】
ＣＰＵ２は、書込データを書込アドレスに基づいて１バイト単位にＲＡＭ４へ書き込む。これと同時に、フレーム単位にチェックサム値を算出する（図中（５））。
【００５０】
パーソナルコンピュータ１０からのコマンド”Ｄ”の発行は、書き込みプログラムの転送が終了するまで繰り返され、書き込みプログラムを全て転送し終わると、パーソナルコンピュータ１０は、コマンド”Ｃｓ”を発行する（図中（６））。
【００５１】
携帯端末装置９は、コマンド”Ｃｓ”を受け取ると、ＣＰＵ２は、コマンド ”Ｃｓ”からチェックサム値を検出し、このチェックサム値と自身が算出したチェックサム値とを照合する。ここで、ＣＰＵ２は、双方のチェックサム値が一致すればＬＥＤを消灯させ、不一致ならばＬＥＤを点滅させる（図中（７））。
【００５２】
ここで、操作者は、ＬＥＤが点滅すると、モード識別フラグをリセットさせ、最初から処理をやり直すことになる。
一方、ＬＥＤが消灯すれば、操作者は、書き込みプログラムの起動コマンドである”Ｓｔ２”を発行させる（図中（８））。
【００５３】
ＣＰＵ２は、コマンド”Ｓｔ２”を受け取ると、ローダプログラムからＲＡＭ４上の書き込みプログラムの開始アドレスへジャンプし、書き込みプログラムを起動させる（図中（９））。
【００５４】
以降、ＣＰＵ２は、書き込みプログラムに従って処理を行うことになる。
外部装置１０は、コマンド”Ｓｔ２”の発行後、一定時間（最大９０秒）処理を中断し、ＲＯＭ３の初期化終了に待機する。これに対応して、ＣＰＵ２は、ＲＯＭ３にライトイネーブル信号を入力させると同時に、アドレスデコーダ５は、ＲＯＭ３にチップイネーブル信号を入力させ、ＲＯＭ３の初期化を行う。ＲＯＭ３の初期化が終了すると、ＣＰＵ２は、ＬＥＤを点灯させる。
【００５５】
一定時間経過前に、ＬＥＤの点灯を認識すると、操作者はコマンド”Ｄ”を発行させる（図中（１０））。このコマンド”Ｄ”の書込データ領域には、ＲＯＭ３に書き込むべき新規プログラムが格納されている。
【００５６】
携帯端末装置９は、コマンド”Ｄ”を受け取ると、このコマンド”Ｄ”をアドレスデコーダ５へ入力させる。アドレスデコーダ５は、コマンド”Ｄ”からデータサイズとデータ書込アドレスとを検出し、ＲＯＭ３における書込アドレスを決定する。そして、アドレスデコーダ５は、書込データと書込アドレスとをＣＰＵ２へ転送する。
【００５７】
ＣＰＵ２は、書込データを、書込アドレスに従って１バイト単位にＲＯＭ３へ書き込む（図中（１１））。これと同時に、ＣＰＵ２は、書き込んだデータのチェックサム値を算出する。
【００５８】
パーソナルコンピュータ１０は、新規プログラムを全て転送し終わるまで繰り返しコマンド”Ｄ”を発行する。そして、新規プログラムを全て転送し終わると、パーソナルコンピュータ１０は、コマンド”Ｃｓ”を発行する（図中（１２））。
【００５９】
コマンド”Ｃｓ”を受け取ったＣＰＵ２は、このコマンド”Ｃｓ”からチェックサム値を検出し、自身が算出したチェックサム値と照合する。ここで、双方のチェックサム値が一致すると、ＣＰＵ２は、ＬＥＤを消灯させる。一方、双方のチェックサム値が不一致の場合には、ＣＰＵ２は、ＬＥＤを点滅させる（図中（１３））。
【００６０】
ここで、パーソナルコンピュータ１０の操作者は、ＬＥＤが消灯すると、携帯端末装置９とパーソナルコンピュータ１０との接続を解除する。これにより、携帯端末装置９のＤＣ／ＤＣ変換器１１からインバータ１２へ供給される信号は、ローレベルの信号Ｌとなり、インバータ１２は信号Ｌをハイレベルの信号Ｈに変換してＣＰＵ２のポートＦへ入力させる。ポートＦのモード識別フラグは、信号Ｈが入力されると、通常モードへリセットされる。
【００６１】
（実施例の効果）
本実施例によれば、外部インターフェースＩ／Ｆに外部装置８としてのパーソナルコンピュータを接続するのみで、ＲＯＭ３の内容を書き換えることができ、簡略な操作で処理を行えると共に、従来のように分解／組立処理による装置の破壊を防止することができる。
【００６２】
また、端末装置内には、ローダプログラムのみを格納しており、ＲＯＭ１の属性が変更された場合でも、外部から読み込む書き換えプログラムの属性を変更することにより対応でき、端末装置内のＣＰＵを改良、あるいはＣＰＵの載せ代えを行う必要がなくなる。
【００６３】
【発明の効果】
本発明の方法によれば、読み出し専用メモリのプログラムを書き換える場合に、情報処理装置の分解／組立作業を行わずに、外部装置を接続すればよく、書き換え作業の効率化を図ることができると同時に、分解／組立作業による装置の破壊を防止することができる。
【００６４】
また、情報処理装置内には、書き換えプログラムを外部から読み込むためのローダプログラムのみを登録することにより、読み出し専用メモリの属性を変更した場合でも、プログラム実行手段の仕様を変更せずにプログラムの書き換えを実行することができる。
【図面の簡単な説明】
【図１】本発明の原理図
【図２】本発明を適用する装置の概略構成図
【図３】本実施例における携帯端末装置の内部構成図
【図４】アドレスの割付処理を示すイメージ図
【図５】本実施例におけるコマンドのフォーマットを示す図
【図６】チェックサム値の算出過程を示すイメージ図
【図７】ＲＯＭ３の書き換え処理を示すシーケンス図
【符号の説明】
１・・第３メモリ（ＲＯＭ）
２・・プログラム実行手段（ＣＰＵ）
３・・第１メモリ（ＲＯＭ）
４・・第２メモリ（ＲＡＭ）
５・・アドレス決定手段（アドレスデコーダ）
６・・入力手段
７・・情報処理装置
８・・外部装置
９・・携帯端末装置
１０・・パーソナルコンピュータ
１１・・ＤＣ／ＤＣ変換器
１２・・インバータ
６０・・外部インターフェースＩ／Ｆ

Claims (3)

1. 動作プログラムを格納する第１メモリと、
   データの読み出し、及び書き込みを自在に行える第２メモリと、
   前記第１メモリの動作プログラムに従って処理を実行すると共に、前記第１メモリの書き換え手順を含む書き換えプログラムを外部装置から読み込むためのローダプログラムを格納する第３メモリを具備し、前記第１メモリの動作プログラムに従って動作する通常モードと前記第３メモリのローダプログラムに従って動作する書き換えモードを備えるプログラム実行手段と、
   前記外部装置から転送されてくる信号を入力する入力手段と、
   前記通常モード時には、前記第１メモリを先頭として前記各メモリにアドレスを割り付け、前記書き換えモード時には、前記第３メモリを先頭として前記各メモリにアドレスを割り付けるアドレス決定手段を備え、
   前記入力手段は、前記外部装置から書き換え命令を入力すると、この書き換え命令を前記プログラム実行手段へ入力させ、
   前記プログラム実行手段は、前記書き換え命令に従って前記通常モードから前記書き換えモードに切り替わり、前記第３メモリに格納されているローダプログラムを起動し、前記外部装置から転送されてくる書き換えプログラムを前記第２メモリに書き込み、この書き込み処理が終了した後に前記書き込みプログラムを起動して、前記第１メモリを初期化し、前記外部装置から前記通常モード時の前記第１メモリのアドレスに割り付けられる状態で転送されてくる新規プログラムを、前記アドレス決定手段が前記書き換えモード時の前記第１メモリの空き領域のアドレスを検出しその検出した空き領域アドレスへ前記新規プログラムのアドレスを割り付けし直した後に、書き込むことを特徴とする情報処理装置のメモリ書き換え装置。
2. 前記プログラム実行手段には、前記通常モードと前記書き換えモードとを識別するモード識別フラグを備え、
   前記モード識別フラグは、前記外部装置からの書き換え命令により書き換えモードへ変更され、
   前記プログラム実行手段は、前記モード識別フラグが書き換えモードに変更されると、前記動作プログラムを停止させると同時に前記ローダプログラムを起動することを特徴とする請求項１記載の情報処理装置のメモリ書き換え装置。
3. 前記第１メモリは、特定電圧が供給された場合に、格納内容を消去及び再書き込み可能な読み出し専用メモリであることを特徴とする請求項１記載の情報処理装置のメモリ書き換え装置。

Images