JP3598729B2

JP3598729B2 - Time code correction device

Info

Publication number: JP3598729B2
Application number: JP12195897A
Authority: JP
Inventors: 康二櫻井; 俊行萩原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-05-13
Filing date: 1997-05-13
Publication date: 2004-12-08
Anticipated expiration: 2017-05-13
Also published as: JPH10312671A

Description

【０００１】
【発明の属する技術分野】
本発明は、ビデオテープレコーダに内蔵、又は、組み合わせて使用し、入力されたタイムコードを補正し、出力するタイムコード補正装置に関する。
【０００２】
【従来の技術】
従来より、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置がある。
【０００３】
従来の装置においては、入力された情報信号に対して、磁気ヘッドやビデオテープのような磁気的な要素を通さない出力（以下、ＥＥ出力と称す。ＥＥは、ＥｌｅｃｔｒｉｃｍｏｄｕｌａｔｉｏｎｔｏＥｌｅｃｔｒｉｃｐｌａｙｂａｃｋの略）の遅延量と、入力されたタイムコードに対して、出力されるタイムコードの遅延量とが等しくなるよう補正を行っていた。
【０００４】
以下、従来のタイムコード補正装置について、ディジタルビデオテープレコーダ（以下、ＶＴＲと称す）に内蔵され、ＳＭＰＴＥ／ＥＢＵタイムコード（以下、ＬＴＣと称す。ＬＴＣは、ＬｏｎｇｉｔｕｄｉｎａｌＴｉｍｅＣｏｄｅの略）を補正するタイムコード補正装置を例として、図７から図１０を用いて説明する。
【０００５】
図７は、従来のタイムコード補正装置が内蔵されたＶＴＲのブロック図であり、図８は、従来のタイムコード補正装置のブロック図である。
【０００６】
図７において、７０１は、ＶＴＲにおけるＬＴＣ入力端子、７０２は、タイムコード補正装置、７０３は、ＶＴＲにおけるＬＴＣ出力端子、７０４は、ＶＴＲにおけるビデオ信号入力端子、７０５は、記録系の信号処理回路、７０６は、ＶＴＲモード情報に応じて、ビデオ信号の流れを記録系かＥＥ系かを切り換える第１のモード切り換え回路、７０７は、ＶＴＲモード情報に応じて、ビデオ信号の流れを再生系かＥＥ系かを切り換える第２のモード切り換え回路、７０８は、再生系の信号処理回路、７０９は、ＶＴＲにおけるビデオ信号出力端子、７１０は、フレーム基準信号発生回路、７１１は、ＶＴＲモード情報を出力するシステムコントロール用マイコン（以下、シスコンと略す）である。ただし、図７におけるＬＴＣ出力端子７０３から出力されるＬＴＣは、ＶＴＲのモードがＥＥ系、あるいは、記録系に設定されている場合には、ＬＴＣ入力端子７０１から入力され、タイムコード補正装置７０２で補正されたＬＴＣであり、ＶＴＲのモードが再生系に設定されている場合には、再生されたＬＴＣ、あるいは、再生されたタイムコードがＬＴＣに変調されて出力される。つまり、図７におけるＶＴＲの構成は、ＶＴＲのモードがＥＥ系、あるいは、記録系に設定されている場合の構成を示しており、再生系に設定された場合の構成はこの限りではない。
【０００７】
また、図８において、８０１はタイムコード補正装置７０２の入力端子、８０２は、入力されたＬＴＣを再発生させるＬＴＣ発生回路、８０３は、ＬＴＣを遅延させるＬＴＣ遅延回路、８０４は、タイムコード補正装置７０２の出力端子、８０５は、フレーム基準信号発生回路７１０が出力するフレーム基準信号の入力端子である。
【０００８】
図７のように構成されたＶＴＲにおいて、タイムコード補正装置７０２の動作について説明する。
【０００９】
ＶＴＲのモードがＥＥ系に設定されている場合、ビデオ信号入力端子７０４から入力されたビデオ信号は、記録系の信号処理回路７０５、再生系の信号処理回路７０８を通って、ビデオ信号出力端子７０９から出力される。そのため、入力されたビデオ信号と出力されるビデオ信号は、一定の遅延量を持つこととなる。それに対し、ＬＴＣ入力端子７０１から入力されたＬＴＣは、タイムコード補正装置７０２により補正されて、ＬＴＣ出力端子７０３から出力される。
【００１０】
タイムコード補正装置７０２は、図８に示すように構成され、入力端子８０１から入力されたＬＴＣは、ＬＴＣ発生回路８０２により、フレーム基準信号に同期して再発生され、ＬＴＣ遅延回路８０３により、ビデオ信号出力端子７０９から出力されるビデオ信号のＥＥ出力と同期するように、Ｃフレーム遅延させて、出力端子８０４から出力される。
【００１１】
図９は、ビデオ信号の入出力とＬＴＣの入出力との関係を示した図である。
図９において、９０１は、フレーム基準信号、９０２は、ビデオ信号入力端子７０４から入力されるビデオ信号、９０３は、ビデオ信号出力端子７０９から出力されるビデオ信号、９０４は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、９０５は、ＬＴＣ発生回路８０２で再発生され出力されたＬＴＣ、９０６は、ＬＴＣ遅延回路８０３により遅延され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。
【００１２】
図９において、出力されるビデオ信号９０３は、ビデオ信号のＥＥ出力の遅延量（ＶＩＤＥＯＩＮからＶＩＤＥＯＯＵＴまでの遅延量）がＡフレーム（Ａ＞０）であることをあらわしている。また、ＬＴＣ発生回路出力９０５は、ＬＴＣ発生回路８０２により再発生するのにＢフレーム（Ｂ＞０）の遅延を有することをあらわしている。よって、ＬＴＣ入力から出力までの遅延量（ＬＴＣＩＮからＬＴＣＯＵＴまでの遅延量）を、ビデオ信号のＥＥ出力の遅延量と等しくするため、ＬＴＣ遅延回路８０３により、Ｃ（＝Ａ−Ｂ）フレームの遅延を行っている。
【００１３】
つまり、タイムコード補正装置７０２は、ＬＴＣを再発生させると共に、入力されたＬＴＣと出力されるＬＴＣの遅延量が、ビデオ信号のＥＥ出力の遅延量と同一となるよう、ＬＴＣ遅延回路８０３によりＣフレームの一定量を遅延させることにより補正している。
【００１４】
【発明が解決しようとする課題】
図１０は、上記したような従来のタイムコード補正装置が内蔵されたＶＴＲにおいて、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合のシステム構成の一例を示した図である。
【００１５】
図１０において、１００１は、タイムコードジェネレータ（図ではＴＣＧＥＮ．と記す）、１００２は、第１のビデオ信号発生装置（図ではＳＯＵＲＣＥ１と記す）、１００３は、従来のタイムコード補正装置が内蔵された第１のＶＴＲ、１００４は、第２のビデオ信号発生装置（図ではＳＯＵＲＣＥ２と記す）、１００５は、従来のタイムコード補正装置が内蔵された第２のＶＴＲであり、第１のＶＴＲ１００３のＬＴＣ出力は、第２のＶＴＲ１００５のＬＴＣ入力に接続されている。つまり、第１のＶＴＲ１００３は、タイムコードジェネレータ１００１から発生するＬＴＣと、第１のビデオ信号発生装置１００２から発生するビデオ信号を記録し、第２のＶＴＲ１００５は、第１のＶＴＲ１００３から出力されるＬＴＣと、第２のビデオ信号発生装置１００４から発生するビデオ信号を記録するように構成されている。また、第３、あるいは、それ以上のビデオ信号発生装置、及び、ＶＴＲが接続されている場合も同様である。このようなシステム構成にすることにより、複数の異なる映像信号を記録する複数のＶＴＲは、タイムコードジェネレータ１００１から発生する１系統のＬＴＣを用いて、タイムコードが記録できることになる。
【００１６】
しかし、このように構成されたシステムにおいては、第１のＶＴＲ１００３に入力されるＬＴＣは、ビデオ信号のＥＥ出力の遅延量Ａフレームだけ遅延して第２のＶＴＲ１００５に入力されるため、第１と第２のＶＴＲ１００３、１００５で記録されるタイムコードは、Ａフレームだけずれていることになる。また、第３、第４のＶＴＲが接続されている場合には、第１のＶＴＲ１００３で記録されるタイムコードに対して、第３、第４のＶＴＲで記録されるタイムコードは、２Ａフレーム、３Ａフレームずれていく。そのため、複数の異なる映像信号に対して、同一のタイムコードを記録したい場合には、図１０で示した構成例では、実現できない。
【００１７】
このように、従来のタイムコード補正装置は、ビデオ信号のＥＥ出力と同期するようにＬＴＣを遅延させていたため、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていく。そのため、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていくという問題点を有していた。
【００１８】
本発明は、上記課題に対して、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力等、ＬＴＣ出力の遅延量を任意に可変させることにより、ＶＴＲのシステム構築の自由度を向上させるタイムコード補正装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の課題を解決するために、本発明のタイムコード補正装置は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを、切り換え信号に基づいて第１、第２、あるいは、それ以上の出力端子から１つを選択し出力する切り換え手段と、前記切り換え手段の第１、第２、あるいは、それ以上の出力端子に接続され、入力されたタイムコードデータを補正し出力する第１、第２、あるいは、それ以上のタイムコード補正手段と、前記第１、第２、あるいは、それ以上のタイムコード補正手段のうち、前記切り換え手段により選択されたタイムコード補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備する。これにより、記録再生装置のタイムコード出力の遅延量を任意に設定でき、切り換えが可能であるため、記録再生装置のシステム構築の自由度を向上させるタイムコード補正装置が得られる。
【００２０】
【発明の実施の形態】
第１の発明は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを、切り換え信号に基づいて第１、第２、あるいは、それ以上の出力端子から１つを選択し出力する切り換え手段と、前記切り換え手段の第１、第２、あるいは、それ以上の出力端子に接続され、入力されたタイムコードデータを補正し出力する第１、第２、あるいは、それ以上のタイムコード補正手段と、前記第１、第２、あるいは、それ以上のタイムコード補正手段のうち、前記切り換え手段により選択されたタイムコード補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を切り換え信号により可変させて出力することにより、ＶＴＲのシステム構築の自由度を向上させるという作用を有する。
【００２１】
また、第２の発明は、第１の発明における第１のタイムコード補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対して、出力されるタイムコードの遅延量とが等しくなるよう補正量が定められ、第２のタイムコード補正手段は、入力されたタイムコードと同一のタイムコードを出力するよう補正量が定められたとしたものであり、１系統のタイムコードを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合（図１０の場合）、タイムコード出力をタイムコード入力と等しくなるよう選択することにより、ＬＴＣのずれをなくすという作用を有する。
【００２２】
また、第３の発明は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを補正し出力するタイムコード任意補正手段と、前記タイムコード任意補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を任意に可変して出力することにより、第１の発明と同様の作用を有する。
【００２３】
また、第４の発明は、第３の発明におけるタイムコード任意補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対する出力のタイムコードの遅延量とが等しくなるよう補正する場合と、入力されたタイムコードと同一のタイムコードを出力するよう補正する場合があることを特徴としたものであり、第２の発明と同様の作用を有する。
【００２４】
以下、本発明の一実施形態について、図面を用いて説明する。
（実施の形態１）
本発明における情報信号と同時にタイムコードも記録，再生が可能なＶＴＲに組み合わせ、あるいは、内蔵されたタイムコード補正装置の一実施の形態を図１から図６を用いて説明する。実施の形態として、ＶＴＲに内蔵され、入力されるＬＴＣに対して、ビデオ信号のＥＥ出力と同期したＬＴＣ出力と、ＬＴＣ入力と等しいＬＴＣ出力を選択できるタイムコード補正装置を考える。
【００２５】
図１は、本発明の一実施形態におけるタイムコード補正装置が内蔵されたＶＴＲのブロック図であり、図２、図３は、本発明のタイムコード補正装置の実施形態の構成を示すブロック図である。図１において、図７に示す従来例と同一符号の構成部分は同一の機能をもつものであり、１０１は、本発明の実施の形態におけるタイムコード補正装置、１０２は、第１、第２のモード切り換え回路７０６、７０７にＶＴＲモード情報を、タイムコード補正装置１０１に切り換え信号を送るシスコンである。
【００２６】
図２において、２０１はタイムコード補正装置の入力端子、２０２は、入力されたＬＴＣを復調しタイムコードデータとして出力するＬＴＣ復調回路、２０３は、入力されたタイムコードデータを、切り換え信号に基づいて出力を切り換える切り換え手段、２０４、２０５は、切り換え手段２０３から出力されるタイムコードデータを補正する第１、第２のＬＴＣ補正手段、２０６は、第１、第２のＬＴＣ補正手段２０４、２０５から出力されるタイムコードデータをＬＴＣに変調し出力するＬＴＣ変調回路、２０７は、タイムコード補正装置の出力端子、２０８は、フレーム基準信号発生回路７１０が出力するフレーム基準信号の入力端子、２０９は、シスコン１０２から出力される切り換え信号の入力端子である。
【００２７】
また、図３は、図２における切り換え手段２０３、第１、第２のＬＴＣ補正手段２０４，２０５を、マイコンを用いて構成したときの構成例であり、図２に示す構成例と同一符号の構成部分は同一の機能をもち、３０１は、ＬＴＣ復調回路２０２から出力されるタイムコードデータを記憶する読み出しメモリ、３０２は、図２における切り換え手段２０３、第１、第２のＬＴＣ補正手段２０４，２０５と同等な動作をソフトウェアで処理するマイコン、３０３は、マイコン３０２から出力されるタイムコードデータを記憶する書き込みメモリである。タイムコード任意補正手段とは、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立っている。以下、本発明の実施の形態の動作について説明する。
【００２８】
まず、図１のように構成されたＶＴＲにおいて、タイムコード補正装置１０１が、図２で示す構成の場合の動作について説明する。
【００２９】
ＶＴＲのモードがＥＥ系に選択されている場合、ビデオ信号入力端子７０４から入力されたビデオ信号は、記録系の信号処理回路７０５、再生系の信号処理回路７０８を通って、ビデオ信号出力端子７０９から出力される。そのため、入力されたビデオ信号と出力されるビデオ信号は、一定量の遅延量を持つこととなる。それに対し、ＬＴＣ入力端子７０１から入力されたＬＴＣは、タイムコード補正装置１０１により補正されて、ＬＴＣ出力端子７０３から出力される。
【００３０】
タイムコード補正装置１０１は、図２に示すように構成され、入力端子２０１から入力されたＬＴＣは、ＬＴＣ復調回路２０２で復調され、タイムコードデータとして、フレーム基準信号に同期して、切り換え手段２０３に出力される。切り換え手段２０３では、シスコン１０２から出力される切り換え信号に基づいて、タイムコードデータを、切り換え信号がＨの場合には、第１のＬＴＣ補正手段２０４に、切り換え信号がＬの場合には、第２のＬＴＣ補正手段２０５に出力する。タイムコードデータは、第１のＬＴＣ補正手段２０４に入力された場合、Ｚ１フレーム補正され、第２のＬＴＣ補正手段２０５に入力された場合、Ｚ２フレーム補正されて、ＬＴＣ変調回路２０６に出力される。ＬＴＣ変調回路２０６で、タイムコードデータは、ＬＴＣに変調され、フレーム基準信号に同期して、出力端子２０７から出力される。
【００３１】
つまり、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させたい場合には、シスコン１０２から出力される切り換え信号がＨとなり、第１のＬＴＣ補正回路２０４によりＺ１フレーム補正し、ＬＴＣ入力と等しくさせたい場合には、切り換え信号がＬとなり、第２の補正回路２０５によりＺ２フレーム補正して出力している。
【００３２】
（実施の形態２）
次に、図１のように構成されたＶＴＲにおいて、タイムコード補正装置１０１が、図３で示す構成の場合の動作について説明する。
【００３３】
タイムコード補正装置１０１が、図３に示すように構成されている場合、入力端子２０１から入力されたＬＴＣは、ＬＴＣ復調回路２０２で復調され、タイムコードデータとして、フレーム基準信号に同期して、読み出しメモリ３０１に記憶される。読み出しメモリ３０１に記憶されたタイムコードデータは、マイコン３０２により、補正処理され、書き込みメモリ３０３に補正されたタイムコードデータがフレーム基準信号に同期して記憶される。タイムコード任意補正手段とは、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立っている。書き込みメモリ３０３に記憶されたタイムコードデータは、ＬＴＣ変調回路２０６によりＬＴＣに変調され、フレーム基準信号に同期して、出力端子２０７から出力される。
【００３４】
図４は、マイコン３０２の処理を示した流れ図であり、以下に、図４を用いて、マイコン３０２の処理を説明する。
【００３５】
まず、読み出しメモリ３０１にタイムコードデータが記憶されると、マイコン３０２は、ステップ４０１から処理を開始し、ステップ４０２で読み出しメモリ３０１に記憶されたタイムコードデータを読み出す。次に、ステップ４０３で、シスコン１０２から出力された切り換え信号が入力される。シスコン１０２から出力される切り換え信号は、ＬＴＣ出力端子７０３から出力されるＬＴＣを、ビデオ信号のＥＥ出力と同期させたい場合にはＨを出力し、ＬＴＣ入力と等しくさせたい場合にはＬを出力する。マイコン３０２は、入力された切り換え信号のレベルに応じて、ステップ４０４で分岐され、切り換え信号がＨの場合はステップ４０５、Ｌの場合はステップ４０６に移行する。ステップ４０５においては、読み出したタイムコードデータに対し、Ｚ１フレーム補正し、ステップ４０６においては、読み出したタイムコードデータに対し、Ｚ２フレーム補正する。ステップ４０５、あるいは、ステップ４０６により補正されたタイムコードデータは、ステップ４０７で、書き込みメモリ３０３に、フレーム基準信号に同期して書き込まれる。
【００３６】
つまり、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させたい場合には、シスコン１０２から出力される切り換え信号がＨとなり、マイコン３０２でＺ１フレーム補正し、ＬＴＣ入力と等しくさせたい場合には、切り換え信号がＬとなり、マイコン３０２でＺ２フレーム補正して出力している。
【００３７】
以上、タイムコード補正装置の構成として、図２と図３を用いて、２つの構成を示したが、両者とも同一の動作を行っている。以下、タイムコードの補正量Ｚ１フレーム、Ｚ２フレームについて説明するが、タイムコード補正装置１０１は、図３に示す構成としていることにする。
【００３８】
図５は、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させた場合の、ビデオ信号の入出力とＬＴＣの入出力の関係を示した図である。
【００３９】
図５において、５０１は、フレーム基準信号、５０２は、ビデオ信号入力端子７０４から入力されるビデオ信号、５０３は、ビデオ信号出力端子７０９から出力されるビデオ信号、５０４は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、５０５は、ＬＴＣ復調回路２０２で復調され、読み出しメモリ３０１に書き込まれたタイムコードデータ、５０６は、マイコン３０２でＺ１フレーム補正され、書き込みメモリ３０３に書き込まれたタイムコードデータ、５０７は、ＬＴＣ変調回路２０６で変調され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。
【００４０】
図５において、出力されるビデオ信号５０３は、ビデオ信号のＥＥ出力の遅延量がＡフレーム（Ａ＞０）であることをあらわしている。また、ＬＴＣ復調回路出力５０５は、入力されるＬＴＣを復調しタイムコードデータを出力するのにＸフレーム（Ｘ＞０）の遅延、ＬＴＣ変調回路出力５０７は、入力されるタイムコードデータを変調しＬＴＣを出力するのにＹフレーム（Ｙ＞０）の遅延を有することを示している。よって、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させた場合のマイコン３０２の補正量Ｚ１フレームは、Ｚ１＝Ａ−Ｘ−Ｙに設定されている。
【００４１】
図６は、ＬＴＣ入力に対し、ＬＴＣ出力を等しくした場合のＬＴＣの入出力の関係を示した図である。図６において、６０１は、フレーム基準信号、６０２は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、６０３は、ＬＴＣ復調回路２０２で復調され、読み出しメモリ３０１に書き込まれたタイムコードデータ、６０４は、マイコン３０２でＺ２フレーム補正され、書き込みメモリ３０３に書き込まれたタイムコードデータ、６０５は、ＬＴＣ変調回路２０６で変調され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。図６において、ＬＴＣ復調回路出力６０３は、入力されるＬＴＣを復調しタイムコードデータを出力するのにＸフレーム（Ｘ＞０）の遅延、ＬＴＣ変調回路出力６０５は、入力されるタイムコードデータを変調しＬＴＣを出力するのにＹフレーム（Ｙ＞０）の遅延を有することを示している。よって、ＬＴＣ出力を、ＬＴＣ入力と等しくした場合のマイコン３０２の補正量Ｚ２フレームは、Ｚ２＝−Ｘ−Ｙに設定されている。
【００４２】
つまり、タイムコード補正装置１０１は、ビデオ信号のＥＥ出力と同期したＬＴＣ出力と、ＬＴＣ入力と等しいＬＴＣ出力を切り換えて出力するため、マイコン３０２で、切り換え信号に基づいて補正量を切り換えることにより実現している。
【００４３】
ところで、従来のタイムコード補正装置は、ビデオ信号のＥＥ出力と同期するよう遅延させていたため、図１０に示したシステム構成で、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていくという課題があった。
【００４４】
本発明は、上記課題に対して、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力等、ＬＴＣ出力の遅延量を切り換えることが可能であり、図１０に示したシステム構成においては、ＬＴＣ出力をＬＴＣ入力と等しくなるよう選択することにより、それぞれのＶＴＲに入力されるＬＴＣを等しくすることができるので、図１０に示すような構成も可能となる。
【００４５】
また、タイムコード補正装置の実施の形態として、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力の２系統の切り換えを有するタイムコード補正装置を挙げたが、本発明におけるタイムコード補正装置としては、２系統にかぎらずそれ以上の切り換えを有し、補正量も任意に設定されたタイムコード補正装置も含まれる。
【００４６】
また、編集動作等のために、意図的にタイムコードをずらしたい場合は、本発明のタイムコード補正装置により簡単に実現可能である。
【００４７】
なお、図３のマイコンを用いた場合、遅延量の設定がソフトウエアの変更で可能である。
【００４８】
なお、実施の形態２のタイムコード任意補正手段は、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立つものとしたが、この２つのメモリの有無は本発明の主旨からすれば、本質的な問題ではなく、よって実施の形態によってはメモリがない場合もあり得る。
【００４９】
【発明の効果】
以上のように、本発明のタイムコード補正装置においては、ビデオ信号のＥＥ出力に同期したＬＴＣ出力、ＬＴＣ入力に同期した遅延のないＬＴＣ出力等、記録再生装置のＬＴＣ出力の遅延量を任意に設定でき、切り換えが可能であるため、記録再生装置のシステム構築の自由度を向上させることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるタイムコード補正装置が内蔵されたＶＴＲの構成を示すブロック図
【図２】本発明の一実施形態によるタイムコード補正装置の構成を示すブロック図
【図３】本発明の一実施形態によるタイムコード補正装置の構成を示すブロック図
【図４】本発明の一実施形態によるタイムコード補正装置のマイコンの処理を示す流れ図
【図５】本発明の入出力信号の関係を示す説明図
【図６】本発明の入出力信号の関係を示す説明図
【図７】従来例のタイムコード補正装置が内蔵されたＶＴＲの構成を示すブロック図
【図８】従来例のタイムコード補正装置の構成を示すブロック図
【図９】従来例の入出力信号の関係を示す説明図
【図１０】従来例のＶＴＲを用いたシステム構成を示す説明図
【符号の説明】
１０１タイムコード補正装置
１０２シスコン
２０２ＬＴＣ復調回路
２０３切り換え手段
２０４第１のＬＴＣ補正手段
２０５第２のＬＴＣ補正手段
２０６ＬＴＣ変調回路
３０１読み出しメモリ
３０２マイコン
３０３書き込みメモリ
７０１ＬＴＣ入力端子
７０３ＬＴＣ出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a time code correction device that is used in a video tape recorder or used in combination with a video tape recorder, corrects an input time code, and outputs the corrected time code.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there is a time code correction device combined with a recording / reproducing device capable of recording and reproducing a time code simultaneously with an information signal, or a built-in time code correcting device.
[0003]
In a conventional apparatus, an output that does not pass a magnetic element such as a magnetic head or a video tape (hereinafter, referred to as EE output. EE is an abbreviation for Electric modulation to Electric play back) with respect to an input information signal. ) And the input time code are corrected so that the output time code delay amount is equal.
[0004]
Hereinafter, a conventional time code correction device is built in a digital video tape recorder (hereinafter, referred to as a VTR) and corrects an SMPTE / EBU time code (hereinafter, referred to as LTC. LTC is an abbreviation of Longitudinal Time Code). A code correction device will be described as an example with reference to FIGS.
[0005]
FIG. 7 is a block diagram of a VTR incorporating a conventional time code correction device, and FIG. 8 is a block diagram of a conventional time code correction device.
[0006]
7, reference numeral 701 denotes an LTC input terminal of the VTR, 702 denotes a time code correction device, 703 denotes an LTC output terminal of the VTR, 704 denotes a video signal input terminal of the VTR, 705 denotes a signal processing circuit of a recording system, Reference numeral 706 denotes a first mode switching circuit for switching a video signal flow between a recording system and an EE system according to VTR mode information, and 707 a video signal flow according to the VTR mode information to reproduce a video signal. A second mode switching circuit 708, a reproduction signal processing circuit, 709 a video signal output terminal of a VTR, 710 a frame reference signal generation circuit, and 711 a system control for outputting VTR mode information. Microcomputer (hereinafter abbreviated as syscon). However, the LTC output from the LTC output terminal 703 in FIG. 7 is input from the LTC input terminal 701 when the VTR mode is set to the EE system or the recording system. If the LTC is corrected and the VTR mode is set to the playback system, the played LTC or the played time code is modulated and output to the LTC. That is, the configuration of the VTR in FIG. 7 shows a configuration when the VTR mode is set to the EE system or the recording system, and the configuration when the VTR mode is set to the reproduction system is not limited to this.
[0007]
8, reference numeral 801 denotes an input terminal of the time code correction device 702; 802, an LTC generation circuit for regenerating the input LTC; 803, an LTC delay circuit for delaying the LTC; and 804, a time code correction device. An output terminal 702 and an input terminal 805 of the frame reference signal output from the frame reference signal generation circuit 710 are provided.
[0008]
The operation of the time code correction device 702 in the VTR configured as shown in FIG. 7 will be described.
[0009]
When the mode of the VTR is set to the EE system, the video signal input from the video signal input terminal 704 passes through the signal processing circuit 705 of the recording system and the signal processing circuit 708 of the reproduction system, and is output to the video signal output terminal 709. Output from Therefore, the input video signal and the output video signal have a certain amount of delay. On the other hand, the LTC input from the LTC input terminal 701 is corrected by the time code correction device 702 and output from the LTC output terminal 703.
[0010]
The time code correction device 702 is configured as shown in FIG. 8, and the LTC input from the input terminal 801 is regenerated by the LTC generation circuit 802 in synchronization with the frame reference signal. The video signal output from the signal output terminal 709 is output from the output terminal 804 with a delay of C frames so as to synchronize with the EE output of the video signal.
[0011]
FIG. 9 is a diagram showing a relationship between video signal input / output and LTC input / output.
9, 901 is a frame reference signal, 902 is a video signal input from the video signal input terminal 704, 903 is a video signal output from the video signal output terminal 709, and 904 is an input from the LTC input terminal 701. The LTC 905 generated is the LTC regenerated and output by the LTC generation circuit 802, and the LTC 906 delayed by the LTC delay circuit 803 and output from the LTC output terminal 703.
[0012]
In FIG. 9, the output video signal 903 indicates that the delay amount of the EE output of the video signal (the delay amount from VIDEO IN to VIDEO OUT) is an A frame (A> 0). The LTC generation circuit output 905 indicates that the LTC generation circuit 802 has a delay of B frames (B> 0) to be regenerated by the LTC generation circuit 802. Therefore, in order to make the delay amount from the LTC input to the output (the delay amount from the LTC IN to the LTC OUT) equal to the delay amount of the EE output of the video signal, the LTC delay circuit 803 uses the C (= AB) frame. The delay has gone.
[0013]
That is, the time code correction device 702 regenerates the LTC and uses the LTC delay circuit 803 to output the LTC so that the delay of the input LTC and the output of the LTC becomes the same as the delay of the EE output of the video signal. This is corrected by delaying a certain amount of frames.
[0014]
[Problems to be solved by the invention]
FIG. 10 is a diagram showing an example of a system configuration in a case where a plurality of video signals are recorded by a plurality of VTRs using a single LTC in a VTR incorporating the conventional time code correction device as described above. It is.
[0015]
10, reference numeral 1001 denotes a time code generator (denoted as TC GEN. In the drawing), 1002 denotes a first video signal generator (denoted as SOURCE 1 in the drawing), and 1003 denotes a conventional time code correction device. The first VTR 1004 is a second video signal generator (referred to as SOURCE 2 in the figure), 1005 is a second VTR incorporating a conventional time code correction device, and the LTC of the first VTR 1003 The output is connected to the LTC input of the second VTR 1005. That is, the first VTR 1003 records the LTC generated from the time code generator 1001 and the video signal generated from the first video signal generator 1002, and the second VTR 1005 stores the LTC output from the first VTR 1003. And a video signal generated from the second video signal generator 1004. The same applies when a third or higher video signal generator and a VTR are connected. With such a system configuration, a plurality of VTRs that record a plurality of different video signals can record a time code using a single LTC generated from the time code generator 1001.
[0016]
However, in the system configured as described above, the LTC input to the first VTR 1003 is input to the second VTR 1005 after being delayed by the delay amount A frame of the EE output of the video signal. The time codes recorded by the second VTRs 1003 and 1005 are shifted by A frames. In addition, when the third and fourth VTRs are connected, the time code recorded by the third and fourth VTRs is 2A frame with respect to the time code recorded by the first VTR 1003. The 3A frame shifts. Therefore, when the same time code is to be recorded for a plurality of different video signals, it cannot be realized by the configuration example shown in FIG.
[0017]
As described above, since the conventional time code correction device delays the LTC so as to synchronize with the EE output of the video signal, the LTC input to each VTR shifts by the delay amount. Therefore, when a plurality of video signals are recorded on a plurality of VTRs using one LTC, there is a problem that the LTCs input to the respective VTRs are shifted by a delay amount.
[0018]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem by providing a VTR having an LTC output having a delay equal to the EE output of a video signal, an LTC output having no delay with respect to an LTC input, and the like. It is an object of the present invention to provide a time code correction device which improves the degree of freedom in system construction.
[0019]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the time code correction device of the present invention is combined with a recording / reproducing device capable of recording and reproducing a time code simultaneously with an information signal, or is input to a built-in time code correction device. Demodulating means for demodulating the time code and outputting the time code data as time code data, and outputting one of the time code data demodulated by the demodulating means from first, second or more output terminals based on the switching signal. Switching means for selecting and outputting, and first, second, or more connected to first, second, or more output terminals of the switching means for correcting and outputting input time code data. Time code correcting means, and the switching means among the first, second, or more time code correcting means. Time code data output from the-option timecode correction means and a modulation means for modulating outputs the time code. Thereby, the amount of delay of the time code output of the recording / reproducing apparatus can be set arbitrarily and can be switched, so that a time code correcting apparatus which improves the degree of freedom in system construction of the recording / reproducing apparatus can be obtained.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
According to a first aspect of the present invention, an input time code is demodulated and output as time code data in a recording / reproducing device capable of recording and reproducing a time code simultaneously with an information signal, or in a built-in time code correcting device. Demodulating means, switching means for selecting and outputting one of the first, second, or more output terminals based on the switching signal, and outputting the time code data demodulated by the demodulating means; First, second, or more time code correction means connected to first, second, or more output terminals for correcting and outputting input time code data; Out of two or more time code correction means, the time code output from the time code correction means selected by the switching means. Modulation means for modulating the time code data into a time code and outputting the time code data, and by changing the correction amount of the input time code by a switching signal and outputting the same, the degree of freedom in constructing a VTR system is improved. Having.
[0021]
According to a second invention, in the first invention, the first time code correction means includes a delay amount of the EE output of the input information signal and a time code of the output time code with respect to the input time code. The correction amount is determined so as to be equal to the delay amount, and the second time code correcting means determines that the correction amount is determined so as to output the same time code as the input time code. When a plurality of video signals are recorded by a plurality of VTRs using a time code (in the case of FIG. 10), the time code output is selected so as to be equal to the time code input, thereby having an effect of eliminating an LTC shift. .
[0022]
According to a third aspect of the present invention, a time code is recorded and reproduced in combination with a recording / reproducing device capable of recording and reproducing an information signal. Demodulation means for outputting, time code arbitrary correction means for correcting and outputting the time code data demodulated by the demodulation means, and modulation for modulating the time code data output from the time code arbitrary correction means into a time code and outputting the time code Means for arbitrarily variably outputting the correction amount of the input time code and outputting the same, thereby achieving the same effect as the first invention.
[0023]
According to a fourth aspect of the present invention, in the time code arbitrarily correcting means of the third aspect, the delay amount of the EE output of the input information signal is equal to the delay amount of the output time code with respect to the input time code. There is a case where the correction is made in such a manner as to be performed, and a case where the correction is made so as to output the same time code as the input time code, and has the same operation as the second invention.
[0024]
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(Embodiment 1)
One embodiment of a time code correction device combined with a built-in VTR capable of recording and reproducing a time code simultaneously with an information signal according to the present invention, or a built-in time code correction device will be described with reference to FIGS. As an embodiment, consider a time code correction device that is built in a VTR and that can select an LTC output synchronized with an EE output of a video signal and an LTC output equal to the LTC input for an input LTC.
[0025]
FIG. 1 is a block diagram of a VTR incorporating a time code correction device according to an embodiment of the present invention, and FIGS. 2 and 3 are block diagrams showing a configuration of an embodiment of the time code correction device of the present invention. is there. In FIG. 1, components having the same reference numerals as those in the conventional example shown in FIG. 7 have the same functions, 101 is a time code correction device according to the embodiment of the present invention, and 102 is a first and second time code correction device. This is a system controller that sends VTR mode information to the mode switching circuits 706 and 707 and a switching signal to the time code correction device 101.
[0026]
In FIG. 2, 201 is an input terminal of the time code correction device, 202 is an LTC demodulation circuit that demodulates the input LTC and outputs it as time code data, and 203 outputs the input time code data based on a switching signal. Switching means for switching the output, 204 and 205, correct the time code data output from the switching means 203, the first and second LTC correcting means, 206, and the first and second LTC correcting means 204, 205 An LTC modulation circuit that modulates the output time code data into LTC and outputs it, 207 is an output terminal of the time code correction device, 208 is an input terminal of a frame reference signal output by the frame reference signal generation circuit 710, and 209 is This is an input terminal for a switching signal output from the system controller 102.
[0027]
FIG. 3 is a configuration example when the switching unit 203 and the first and second LTC correction units 204 and 205 in FIG. 2 are configured using a microcomputer, and the same reference numerals as those in the configuration example shown in FIG. The components have the same functions, 301 is a read memory for storing time code data output from the LTC demodulation circuit 202, 302 is the switching means 203, the first and second LTC correction means 204 in FIG. A microcomputer 303 that processes the same operations as 205 by software is a write memory that stores time code data output from the microcomputer 302. The time code arbitrarily correcting means includes a read memory 301, a microcomputer 302, and a write memory 303. Hereinafter, the operation of the embodiment of the present invention will be described.
[0028]
First, the operation of the VTR configured as shown in FIG. 1 when the time code correction device 101 has the configuration shown in FIG. 2 will be described.
[0029]
When the mode of the VTR is selected to the EE system, the video signal input from the video signal input terminal 704 passes through the signal processing circuit 705 of the recording system and the signal processing circuit 708 of the reproducing system, and is output to the video signal output terminal 709. Output from Therefore, the input video signal and the output video signal have a fixed amount of delay. On the other hand, the LTC input from the LTC input terminal 701 is corrected by the time code correction device 101 and output from the LTC output terminal 703.
[0030]
The time code correction device 101 is configured as shown in FIG. 2. The LTC input from the input terminal 201 is demodulated by an LTC demodulation circuit 202 and converted as time code data in synchronization with a frame reference signal by a switching means 203. Is output to In the switching means 203, based on the switching signal output from the system controller 102, the time code data is sent to the first LTC correction means 204 when the switching signal is H, and the time code data is sent to the first LTC correction means 204 when the switching signal is L. 2 LTC correction means 205. When the time code data is input to the first LTC correction means 204, the time code data is Z1 frame corrected, and when input to the second LTC correction means 205, the time code data is Z2 frame corrected and output to the LTC modulation circuit 206. . In the LTC modulation circuit 206, the time code data is modulated to LTC and output from the output terminal 207 in synchronization with the frame reference signal.
[0031]
In other words, when it is desired to synchronize the LTC output with the EE output of the video signal with respect to the LTC input, the switching signal output from the system controller 102 becomes H, and the first LTC correction circuit 204 corrects the Z1 frame and performs LTC correction. To make it equal to the input, the switching signal becomes L, and the Z2 frame is corrected by the second correction circuit 205 and output.
[0032]
(Embodiment 2)
Next, an operation of the VTR configured as shown in FIG. 1 when the time code correction device 101 has the configuration shown in FIG. 3 will be described.
[0033]
When the time code correction device 101 is configured as shown in FIG. 3, the LTC input from the input terminal 201 is demodulated by the LTC demodulation circuit 202, and is synchronized with the frame reference signal as time code data. It is stored in the read memory 301. The time code data stored in the read memory 301 is corrected by the microcomputer 302, and the corrected time code data is stored in the write memory 303 in synchronization with the frame reference signal. The time code arbitrarily correcting means includes a read memory 301, a microcomputer 302, and a write memory 303. The time code data stored in the write memory 303 is modulated into LTC by the LTC modulation circuit 206 and output from the output terminal 207 in synchronization with the frame reference signal.
[0034]
FIG. 4 is a flowchart showing the processing of the microcomputer 302. Hereinafter, the processing of the microcomputer 302 will be described with reference to FIG.
[0035]
First, when the time code data is stored in the read memory 301, the microcomputer 302 starts processing from step 401, and reads the time code data stored in the read memory 301 in step 402. Next, in step 403, the switching signal output from the system controller 102 is input. The switching signal output from the system controller 102 outputs H when it is desired to synchronize the LTC output from the LTC output terminal 703 with the EE output of the video signal, and outputs L when it is desired to make the LTC equal to the LTC input. I do. The microcomputer 302 branches in step 404 according to the level of the input switching signal, and proceeds to step 405 when the switching signal is H and to step 406 when the switching signal is L. In step 405, Z1 frame correction is performed on the read time code data. In step 406, Z2 frame correction is performed on the read time code data. The time code data corrected in step 405 or step 406 is written in the write memory 303 in step 407 in synchronization with the frame reference signal.
[0036]
That is, when it is desired to synchronize the LTC output with the EE output of the video signal with respect to the LTC input, the switching signal output from the system controller 102 becomes H, and the microcomputer 302 corrects the Z1 frame to make it equal to the LTC input. In this case, the switching signal becomes L, and the microcomputer 302 corrects and outputs the Z2 frame.
[0037]
As described above, two configurations have been described with reference to FIGS. 2 and 3 as the configuration of the time code correction device, but both perform the same operation. Hereinafter, the time code correction amounts Z1 frame and Z2 frame will be described. The time code correction device 101 has the configuration shown in FIG.
[0038]
FIG. 5 is a diagram showing the relationship between the input / output of the video signal and the input / output of the LTC when the LTC output is synchronized with the EE output of the video signal with respect to the LTC input.
[0039]
In FIG. 5, reference numeral 501 denotes a frame reference signal, 502 denotes a video signal input from a video signal input terminal 704, 503 denotes a video signal output from a video signal output terminal 709, and 504 denotes an input from an LTC input terminal 701. LTC 505 is demodulated by the LTC demodulation circuit 202 and written to the read memory 301, time code data 506 is Z1 frame corrected by the microcomputer 302, written to the write memory 303, and 507 is , Are modulated by the LTC modulation circuit 206 and output from the LTC output terminal 703.
[0040]
In FIG. 5, the output video signal 503 indicates that the delay amount of the EE output of the video signal is A frame (A> 0). The LTC demodulation circuit output 505 is a delay of X frames (X> 0) for demodulating the input LTC and outputting time code data, and the LTC modulation circuit output 507 modulates the input time code data. This indicates that the output of LTC has a delay of Y frames (Y> 0). Therefore, the correction amount Z1 frame of the microcomputer 302 when the LTC output is synchronized with the EE output of the video signal is set to Z1 = A-XY.
[0041]
FIG. 6 is a diagram showing the input / output relationship of the LTC when the LTC output is made equal to the LTC input. 6, reference numeral 601 denotes a frame reference signal; 602, an LTC input from an LTC input terminal 701; 603, time code data demodulated by an LTC demodulation circuit 202 and written into a read memory 301; The time code data 605 corrected in the Z2 frame in 302 and written in the write memory 303 is the LTC modulated by the LTC modulation circuit 206 and output from the LTC output terminal 703. In FIG. 6, an LTC demodulation circuit output 603 has a delay of X frames (X> 0) to demodulate the input LTC and output time code data, and an LTC modulation circuit output 605 outputs the input time code data. It shows that there is a delay of Y frames (Y> 0) for modulating and outputting LTC. Therefore, the correction amount Z2 frame of the microcomputer 302 when the LTC output is equal to the LTC input is set to Z2 = −XY.
[0042]
In other words, the time code correction apparatus 101 switches and outputs the LTC output synchronized with the EE output of the video signal and the LTC output equal to the LTC input. are doing.
[0043]
By the way, the conventional time code correction apparatus delays the video signal in synchronization with the EE output of the video signal. Therefore, in the system configuration shown in FIG. In the case of recording, there is a problem that LTC inputted to each VTR shifts by a delay amount.
[0044]
According to the present invention, it is possible to switch an LTC output delay amount such as an LTC output having a delay amount equal to the EE output of a video signal and an LTC output having no delay with respect to the LTC input. In the system configuration shown in FIG. 10, the LTC input to each VTR can be made equal by selecting the LTC output to be equal to the LTC input, so that the configuration shown in FIG. 10 is also possible. .
[0045]
Further, as an embodiment of the time code correction device, a time code correction device having switching between an LTC output having a delay amount equal to the EE output of the video signal and an LTC output having no delay with respect to the LTC input has been described. However, the time code correction device according to the present invention includes not only two systems but also a time code correction device in which the switching amount is further set and the correction amount is arbitrarily set.
[0046]
Further, when it is desired to intentionally shift the time code for an editing operation or the like, the time code can be easily realized by the time code correction device of the present invention.
[0047]
When the microcomputer of FIG. 3 is used, the delay amount can be set by changing the software.
[0048]
Although the time code arbitrarily correcting means of the second embodiment is composed of the read memory 301, the microcomputer 302, and the write memory 303, the presence or absence of these two memories is an essential problem in the spirit of the present invention. Rather, there may be no memory in some embodiments.
[0049]
【The invention's effect】
As described above, in the time code correction device of the present invention, the delay amount of the LTC output of the recording / reproducing device, such as the LTC output synchronized with the EE output of the video signal and the LTC output without delay synchronized with the LTC input, can be arbitrarily set. Since the setting and the switching are possible, the effect that the degree of freedom of the system construction of the recording / reproducing apparatus can be improved can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a VTR incorporating a time code correction device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a time code correction device according to an embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of a time code correction device according to an embodiment of the present invention.
FIG. 4 is a flowchart showing processing of a microcomputer of the time code correction device according to one embodiment of the present invention.
FIG. 5 is an explanatory diagram showing the relationship between input and output signals of the present invention.
FIG. 6 is an explanatory diagram showing the relationship between input and output signals of the present invention.
FIG. 7 is a block diagram showing a configuration of a VTR in which a conventional time code correction device is incorporated.
FIG. 8 is a block diagram showing a configuration of a conventional time code correction device.
FIG. 9 is an explanatory diagram showing the relationship between input and output signals in a conventional example.
FIG. 10 is an explanatory diagram showing a system configuration using a conventional VTR.
[Explanation of symbols]
101 Time code correction device
102 Syscon
202 LTC demodulation circuit
203 Switching means
204 First LTC Correction Means
205 Second LTC Correction Means
206 LTC modulation circuit
301 read memory
302 microcomputer
303 write memory
701 LTC input terminal
703 LTC output terminal

Claims

A demodulating means for demodulating an input time code and outputting it as time code data in a built-in time code correction device, or in a built-in time code correction device; Switching means for selecting and outputting one of first, second, or more output terminals based on a switching signal, and outputting the time code data demodulated by the means; Alternatively, first, second, or more time code correcting means connected to more output terminals for correcting and outputting input time code data, and the first, second, or more time code correcting means. The time code data output from the time code correcting means selected by the switching means among the time code correcting means. Was and a modulation means for modulating outputs the time code, the time code correction apparatus and outputs by varying the switching signal correction amount of the input time code.

The first time code correction means determines the correction amount such that the delay amount of the EE output of the input information signal is equal to the delay amount of the output time code with respect to the input time code, 2. The time code correction device according to claim 1, wherein the second time code correction means has a correction amount determined so as to output the same time code as the input time code.

A demodulating means for demodulating an input time code and outputting it as time code data in a built-in time code correction device, or in a built-in time code correction device; A time code data correction means for correcting and outputting the time code data demodulated by the means; and a modulation means for modulating the time code data output from the time code arbitrary correction means into a time code and outputting the time code data. A time code correction device for arbitrarily varying and outputting a corrected time code.

The time code arbitrarily correcting unit corrects the delay amount of the EE output of the input information signal so that the delay amount of the output time code with respect to the input time code is equal to the input time code. 4. The time code correction device according to claim 3, wherein the correction is performed such that the time code is output.