JP3592515B2

JP3592515B2 - Package for semiconductor device

Info

Publication number: JP3592515B2
Application number: JP6885898A
Authority: JP
Inventors: 博紀浅井; 靖五代儀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 2004-11-24
Anticipated expiration: 2018-03-18
Also published as: JPH11265962A

Description

【０００１】
【発明の属する技術分野】
本発明は、多端子・狭ピッチの半導体素子用パッケージおよびその製造方法に関し、特に、樹脂フィルムを用い、樹脂フィルムの表面に配線層等の金属層を有し、裏面に高熱伝導性材料層を配置した樹脂基板およびこの樹脂基板と高熱伝導性材料からなる支持基板とを接着・結合した半導体素子用パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体チップが実装されるセラミックス、樹脂、金属などからなる各種のパッケージは、ＬＳＩの高集積化、高速化、大消費電力化、大型チップ化により、高密度化、高速対応化、高放熱化が要求されている。また、これらの半導体チップの用途も、ワークステーション、パーソナルコンピュータ、コンピュータ等の産業用から、携帯用機器、プリンター、コピー、カメラ、テレビ、ビデオ等の電子機器まで多くの範囲に広がり、半導体素子の性能自体も向上している。
【０００３】
高性能、高集積密度のＬＳＩチップを搭載するパッケージには、ＬＳＩチップと多端子・狭ピッチで接続ができること、配線密度が高いこと、放熱性がよいこと、高速の信号を扱うことができること、パッケージの入出力端子を多端子・狭ピッチ化することが可能であることなどが求められている。さらに、これらの条件を満足する高性能なパッケージを、簡単な構成でかつ高信頼性の下で安価に作製する技術が必要になってきている。
【０００４】
半導体素子を高機能化するためには多ビット化、大容量化および高速化の三つが柱となる。たとえば高速化の要求はパッケージに大きな影響を与えてきている。半導体素子への入出力の端子数（ピン数）を増加させ、データを並行処理することで高速化が図られたからである。このため、パッケージにおいても多端子化（多ピン化）は一つの命題となってきている。また、携帯機器の小型化や、高密度実装のためにパッケージには小型化も要求されている。特にこれから大きく伸びるマルチメディアの分野、アミューズメントや通信機器などにおいてこの要求は大きい。
【０００５】
多ピン化と小型化、この二つのニーズを満たすため様々なパッケージが開発されている。また半導体チップとの接続技術を有効に機能させる上で、パッケージ側も狭ピッチ・多端子のインナーリード部分が必要であると共に、プリント基板等の搭載ボードとパッケージとの接続も、多端子・狭ピッチにすることが必要になっている。また、前述したように、ＬＳＩの高速化によりパッケージも高速信号を扱う必要があるため、電気特性の考慮も必要となる。
【０００６】
以上のようなパッケージの多端子・狭ピッチ化の要請を満足させるために、パッケージ構造は従来のピン挿入型やＱＦＰ（クウォド・フラッド・パッケージ；ＱｕａｄＦｌａｄＰａｃｋａｇｅ）等の表面実装型から、ＢＧＡ（ボール・グリッド・アレイ；ＢａｌｌＧｒｉｄＡｒｒａｙ）パッケージに移行の傾向にある。多端子・狭ピッチ化を行うためには、従来の表面実装型においては端子の精度、リードに起因するインダクタンス、リードそのものの強度あるいは実装時の精度等の点から限界が見えてきているからである。また表面実装型では多端子化にともないパッケージが大型化せざるを得ない欠点を有している。
【０００７】
ＢＧＡは、従来のパッケージに比べ、インダクタンスを低減させ、パッケージ本体の多層配線構造を高速対応させることが可能であり、大型コンピュータや、パーソナルコンピュータ、携帯機器等の民生品へと使用用途が広がっている。ＢＧＡは、パッケージの入出力端子として半田からなる突起接続体（半田ボール）を用いたパッケージ構造体を有し、上述したようなピンやリードに起因するインダクタンスによる高速信号の反射遅延等を改善するのが可能である。また、半田ボールによる接続距離の短縮化に加えて、半田ボール形成による狭ピッチ・多端子化が容易となり、ＢＧＡは今後のＬＳＩパッケージとして有望である。更に、この半田ボール形成による多端子化は、パッケージサイズそのものを縮小化し、プリント基板等への実装密度の向上、配線の寄生容量、インダクタンス、抵抗などの低減による電気特性の向上、パッケージの小型化による高周波特性の改善等が期待できる。一方、パッケージの放熱面から見ると、ＬＳＩの高集積密度化と高速化にともない、消費電力が向上し、発熱量は年々増加する傾向にある。しかもコンピュータにおいては、本体の小型化がすすむ反面、ボードの枚数は増加する傾向にあり、ボード間の隙間も次第に狭くなってきている。
【０００８】
このようなことから、パッケージ自体も薄型で、放熱性に優れた構造や高熱伝導性材料が必要となってきている。薄型と狭ピッチへの対応についてはフォトリソグラフィ技術を使って配線層パターン等が形成できる樹脂基板が有力である。樹脂基板は液晶ポリマーなどの樹脂フィルムの両側に銅箔を貼り合わせ、この銅箔に対してフォトリソグラフィ技術を用いて狭ピッチ配線を可能にしている。しかし、このような樹脂基板は厚さが１５０μｍ以下になるとコプラナリティ（表面平坦性）に問題点を有する。一方、樹脂フィルムの性質上放熱面においても熱の逃げない、熱のこもる構造となっている。このように樹脂基板単体で適応できる消費電力は低く、消費電力を増大させるにはヒートシンクや放熱フィンを使用する必要があった。また、半導体素子との熱膨張係数の差から大きな半導体素子を搭載するとチップ割れなどの不安要素がつきまとっていた。大きな半導体素子で高消費電力の半導体素子を搭載するときはセラミックスや金属等の高熱伝導性材料で作製したパッケージを使用することが多かった。たとえばアルミナセラミックスでは銅・タングステン（Ｃｕ−Ｗ）合金をヒートシンクに使用したものが一般的である。上記樹脂基板単体パッケージにしてもアルミナ／Ｃｕ−Ｗパッケージにしても半導体素子の発生する熱を効率的に除去するために図９に示すようなキャビティダウン構造を採用し、チップ裏面よりヒートシンク１１、放熱フィン１３を介して直接熱を奪う必要があった。
【０００９】
近年の半導体素子の高機能化は、消費電力のみならず、入出力ピン数も増大させている。こうした動きに追随するように半導体素子のチップサイズも増大しつつあるが、半導体素子のチップのサイズの増大化はペレットのウェハからの取り数を減らすことにつながるため半導体素子のコストアップにつながってしまう。これを回避しかつ半導体素子の実装時の工数を削減するために開発されたのがフリップチップ実装技術であり、近年その実用化が進んでいる。こうした努力により、入出力ピン数の増加にも拘わらず、半導体素子のチップサイズの増大は避けられている。
【００１０】
ところが、こうした素子側の動向にも拘わらず、半導体素子からの熱を効率的に除去するために図９のようなキャビティダウン構造を採用すると半導体素子直下のエリアに入出力ピンが配置できないため、パッケージにとっては、入出力ピンの増大はパッケージサイズの大型化を意味することになる。これは、長年来の軽薄短小に象徴されるシステムの市場動向に反し、有用なパッケージとはいえない事情があった。
【００１１】
こうした事情に答えるべく、高熱伝導性セラミックスを使用した半導体パッケージの製造に関する提案もなされ、パッケージサイズを小型化し且つ半導体素子が発生する熱にも十分対応できるパッケージが開発されている。しかし、これらは、すべてに高価な高熱伝導性セラミックスを使用するなどしているため、パッケージコストが高く、広く普及するには至っていないのが実情である。また、一般的に高熱伝導性セラミックスパッケージには、非常に高温で焼成されるため導体として使用できる金属がタングステンやモリブテンに限られる。このため、セラミックスパッケージの配線は配線抵抗が高く、高速信号処理には十分適しているとはいえない状況であった。さらに、フリップチップ対応では焼成時の寸法収縮のコントロールもワイヤーボンディングタイプの実装パッケージと比較してはるかに厳しいものとなってきている。このように、消費電力の増大、チップサイズの増大、パッケージサイズの大型化を避けるパッケージが希望され、さらにはパッケージのコストを抑え、配線抵抗を下げるための課題を解決する必要がある。こうした高発熱半導体素子のパッケージサイズを大きくしなくても済むキャビティアップ構造を採用し、且つ低コストで供給できるパッケージとして図１０に示すようなフリップチップ実装タイプのパッケージも提案されている。
【００１２】
図１０に示すパッケージは半導体チップ４と金属バンプ６で接続するための接続パッド部（ランド）７７、７８等および電気信号配線層を銅箔で形成し、樹脂フィルム２１を上下の銅箔で挟んだ構造の樹脂基板をセラミックス基板１で支持した複合パッケージである。図１０の複合パッケージを構成する樹脂基板はフリップチップ実装部および引き回し配線部７７等は樹脂フィルム２１上に形成された銅などによる配線導体をフォトリソグラフィで使用可能なエッチング技術で回路形成するため、微細且つ高精度のものが作製できる。このため、フリップチップ対応の基板としては適している。また、誘電率もセラミックスに比べ低いため、電気信号の通過特性が向上する。さらに、微細配線による表面配線引回しが可能になるので、コストが安価である。一方、セラミックス基板１は柔らかくて変形しやすい樹脂基板の支持に役立つ。また、半導体素子と樹脂との熱膨張率の差はかなりの開きがあるが、セラミックスは半導体素子に近いため、熱膨張緩和層としての役割を果たし、半導体素子へのダメージを減少させている。セラミックスは基本的には単層構造でよくスルーホール７による接続も広いピッチで実施できるために製造が容易で工数も少ないため安価に製造できる。
【００１３】
【発明が解決しようとする課題】
上記図１０に示したような複合パッケージでは、セラミックス基板と樹脂基板という熱膨張率の異なる材料の貼り合わせによって作製されている。そのため、周囲温度の変化等から接着後に大きな反りがパッケージに発生してしまうという不具合を有していた。パッケージの反りが大きいと、搬送時におけるパッケージの吸着ジグからの落下のおそれがある。また、特にＢＧＡパッケージの場合、そのボール搭載時にボールの位置ずれ等の問題が生じる。中でもパッケージの角に近い部分では単位長さ当りの反り量がパッケージ中心部の反り量と比べて大きいため、ボールの位置ずれが起こりやすくなっている。
【００１４】
本発明は、上記事情に鑑みて成されたものであり、その目的は、反りの低減化が図られた半導体素子用パッケージを提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明者らはパッケージに発生する反りの低減を目的として、鋭意検討を重ねた結果、セラミックス基板の角が面取りされている場合にはパッケージの反り量が抑制されることを見出し、本発明を完成させるに至った。
【００１６】
すなわち、本発明は、図１に示すようなセラミックス基板１と樹脂基板２１を接着して構成した複合パッケージにおいて、セラミックス基板１の四隅に面取部ａまたは曲面状部ｂを設けたことを特徴とする半導体素子用パッケージを提供するものである。以下、本発明を詳細に説明する。
【００１７】
上記のような複合パッケージの反りを最も簡単に防ぐには、図３に示すように、単純にセラミックス基板１を厚くすればよい。また、高熱伝導性に優れたセラミックス基板１が厚ければ放熱性にも有効である。しかしながら、昨今の軽薄短小化の中ではパッケージの薄型化が望まれており、セラミックス基板１の厚膜化はそれに逆行するものである。また、厚いセラミックスはボード実装信頼性が低いという短所がある点からも望ましくない。
【００１８】
一方、異なる熱膨張率の部材を貼り合わせる場合、いわゆるサンドイッチ構造を採用すればそれら部材の反りを抑えることができることが一般的には知られている。そこで、複合パッケージにおいても、図４に示すように、セラミックス基板１の表面および裏面それぞれに接着剤２を介して樹脂基板２１を接着すれば複合パッケージの反りを抑えることは可能である。しかしながら、セラミックス基板１の裏面にまで樹脂基板を接着することは熱抵抗成分を増やし、半導体素子の使用可能な消費電力を下げてしまうばかりでなく、パッケージ自体のコストの上昇を招くことにもなる。
【００１９】
図５は、従来の複合パッケージの平面図である。図５に示すように、セラミックス基板１の四隅は落とされていない。本発明者等は、このセラミックス基板１の四隅に着目し、鋭意検討を行った結果、図１に示すように、セラミックス基板１の角に面取部ａまたは曲面状部ｂを形成すればパッケージの反り量を低減できることを発見した。パッケージの反りは、パッケージ中心から対角線方向に進むに従って大きくなるので、パッケージの四隅の角を落とすことで、パッケージ全体の反り量を小さくすることができるのである。なお、図１では、セラミックス基板１の角のみに面取部ａまたは曲面状部ｂが設けられているが、樹脂基板の角にも設けてよい。
【００２０】
また、本発明者らは、図１に示すような樹脂基板２１に窓がない場合（一般的には、フリップチップ実装タイプのパッケージ）のほうが図２に示すような樹脂基板２１に窓がある場合（一般的には、ワイヤーボンディング実装タイプ）よりも反り量の低減化が大きいことも確認した。
【００２１】
ここで、上記面取部および曲面状部とは、次のように定義される。図６は、面取部および曲面状部を説明するための図であり、（ａ）が面取部、（ｂ）が曲面状部を示している。図５（ａ）に示すように、面取部とは、角を斜めに切り落とした部分を指し、その角度は４５度となっている。面取部の寸法は、図中Ｃの長さで決められる。一方、図５（ｂ）に示すように、曲面状部とは、角を曲面に切り落とした部分を指し、その寸法は、図中Ｒの長さで決められる。
【００２２】
セラミックス基板としてはアルミナ、窒化アルミニウム、窒化珪素、炭化珪素、ダイヤモンドからなるセラミックスが望ましく、また、これらの２種類以上からなる複合基板であってもよい。さらに、セラミックス基板に金属配線層が設けられているものであってもよい。
【００２３】
本発明者らの実験結果によれば、本発明は、厚さ１ｍｍ以下のセラミックス基板と厚さ０．１５ｍｍ以下の樹脂基板を接着した複合パッケージに特に有効であることが確認された。また、パッケージの反りは、セラミックス基板と樹脂基板の接着時における熱履歴に大きく影響を受けるものであるため、高温で接着する系に対しては、本発明は特に有効である。したがって、ガラス転移点が７０℃以上の接着剤を用いて接着する際に有効である。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。なお、本発明は、これらによって限定されるものではない。
【００２５】
まず、測定試料としては、３５×３５ｍｍ、厚さ０．６ｍｍの窒化アルミニウム基板を用意し、基板四隅に面取部を設け、その寸法Ｃを１ｍｍ、５ｍｍとしたもの、基板四隅に曲面状部を設け、その寸法Ｒを１ｍｍ、５ｍｍとしたものをそれぞれ作製した。また、比較例として面取部、曲面状部共に設けていないものも用意した。このセラミックス基板それぞれに、３４．５×３４．５ｍｍ、厚さ６０μｍの接着剤フィルムを用いて、３４．５×３４．５ｍｍ、厚さ０．１ｍｍの樹脂基板を接着した。樹脂基板としては、図１に示したような窓のないものと、図２に示したような窓のあるもの（窓径１５ｍｍ□）を準備した。
【００２６】
測定は、樹脂基板を接着する前（初期状態）におけるのセラミックス基板の反り量、および樹脂基板を接着した後におけるセラミックス基板の反り量を評価して行った。
【００２７】
ここで、測定条件を以下にまとめる。
【００２８】
（条件１）：基板四隅に面取部を設け、その寸法Ｃ＝１ｍｍとしたセラミックス基板に、窓のない樹脂基板を接着したもの。
【００２９】
（条件２）：基板四隅に面取部を設け、その寸法Ｃ＝５ｍｍとしたセラミックス基板い、窓のない樹脂基板を接着したもの。
【００３０】
（条件３）：基板四隅に曲面状部を設け、その寸法Ｒ＝１ｍｍとしたセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３１】
（条件４）：基板四隅に曲面状部を設け、その寸法Ｒ＝５ｍｍとしたセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３２】
（比較例１）：基板四隅に面取部、曲面状部共に設けていないセラミックス基板に、窓のない樹脂基板を接着したもの。
【００３３】
（比較例２）：基板四隅に面取部、曲面状部共に設けていないセラミックス基板に、窓のある樹脂基板を接着したもの。
【００３４】
表１に評価結果を示す。なお、表１に示した反り量は、基板内の最小反り量と最大反り量の差を示すものとする。
【００３５】
【表１】

表１より、基板四隅に面取部または曲面状部を設けた本発明例であるセラミックス基板では接着後の反り量が、基板四隅に面取部、曲面状部を設けない比較例と比べて減少していることがわかる。また、樹脂基板に窓のない場合のほうが接着後の反り量が小さく抑えられている。したがって、樹脂基板に窓のない場合のほうが本発明の効果が大きいと言える。
【００３６】
図７は、比較例１のセラミックス基板の反りを基板中心から対角線方向に基板外側に向かって測定した結果である。図７に示すように、最大反り量（基板中心における反り量）と最小反り量（基板の角の部分における反り量）との差は表１に示すようにおよそ８０μｍとなっている。このようなセラミックス基板に本発明を適用することで反りが低減されるのは、反り量の大きい基板四隅に面取部、曲面状部を設けることで最大反り量と最小反り量との差が小さくなり、それにより、基板全体に加わる反りが実質的に小さくなるからである。
【００３７】
本発明者らの実験によれば、セラミックス基板が３５×３５ｍｍの場合、面取部の寸法Ｃ、曲面状部の寸法Ｒが１．０ｍｍ以上の場合には、およそ１０μｍの反りを低減できることがわかった。
【００３８】
なお、本発明は、図８（ａ）に示すようなキャビティアップ構造であっても、（ｂ）に示すようなキャビティダウン構造であっても適用可能である。
【００３９】
【発明の効果】
このように、本発明によれば、セラミックス基板の四隅に面取部、曲面状部を設けるという簡便な方法で、セラミックス基板と樹脂基板を接着した複合基板の反りを低減することが可能となる。
【００４０】
したがって、薄型で、かつコストの上昇を招くことなく反りの少ない複合パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子用パッケージを示す平面図である。
【図２】本発明の他の実施の形態に係る半導体素子用パッケージを示す平面図である。
【図３】従来の半導体素子用パッケージを示す断面図である。
【図４】他の従来の半導体素子用パッケージを示す断面図である。
【図５】図３の半導体素子用パッケージを示す平面図である。
【図６】面取部、曲面状部を説明するための図である。
【図７】従来のセラミックス基板の反りを基板中心から対角線方向に基板外側に向かって測定した結果である。
【図８】本発明が適用されるパッケージ形態の例を示す図である。
【図９】従来の半導体素子用パッケージを示す断面図である。
【図１０】従来の他の半導体素子用パッケージを示す断面図である。
【符号の説明】
１窒化物セラミックス基板
３接着剤
４半導体チップ
６金属バンプ
７スルーホール金属
８、１８突起バンブ
１１ヒートシンク
１２ボンディングワイヤ
１３放熱フィン
１４窓
２１樹脂フィルム
７２、７７、７８接続パッド部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-terminal / narrow-pitch semiconductor device package and a method for manufacturing the same, and more particularly to a resin film having a metal layer such as a wiring layer on the surface of the resin film and a high thermal conductive material layer on the back surface. The present invention relates to a package for a semiconductor element in which a resin substrate arranged, a resin substrate and a support substrate made of a high heat conductive material are bonded and bonded, and a method of manufacturing the same.
[0002]
[Prior art]
Various packages made of ceramics, resin, metal, and the like, on which semiconductor chips such as LSIs are mounted, have high densities, high speeds, and high performances due to high integration, high speed, large power consumption, and large chips of LSIs. Heat dissipation is required. In addition, the applications of these semiconductor chips are wide ranging from industrial applications such as workstations, personal computers, and computers to electronic devices such as portable devices, printers, copiers, cameras, televisions, and videos. The performance itself has also improved.
[0003]
Packages that mount high-performance, high-integration-density LSI chips must be able to connect to the LSI chip with multiple terminals and a narrow pitch, have a high wiring density, have good heat dissipation, and can handle high-speed signals. It is required that the number of input / output terminals of a package can be increased and the pitch can be reduced. Further, there is a need for a technique for manufacturing a high-performance package satisfying these conditions at a low cost with a simple configuration and high reliability.
[0004]
The three pillars of increasing the number of bits, increasing the capacity, and increasing the speed are the pillars for improving the function of a semiconductor element. For example, the demand for high speed has greatly affected packages. This is because the number of input / output terminals (the number of pins) to and from the semiconductor element is increased and data is processed in parallel to increase the speed. For this reason, increasing the number of terminals (increase in the number of pins) has become a proposition in packages. In addition, the miniaturization of portable devices and the miniaturization of packages for high-density mounting are also required. This demand is particularly great in the field of multimedia, amusement, communication equipment, and the like, which will greatly increase in the future.
[0005]
Various packages have been developed to meet these two needs of increasing the number of pins and miniaturization. In order for the connection technology with the semiconductor chip to function effectively, the package side must also have a narrow-pitch, multi-terminal inner lead part, and the connection between the mounting board, such as a printed circuit board, and the package must also be a multi-terminal, narrow terminal. It is necessary to be on the pitch. Further, as described above, the package needs to handle high-speed signals due to the increase in the speed of the LSI, and therefore, it is necessary to consider electrical characteristics.
[0006]
In order to satisfy the above demand for a package having multiple terminals and a narrow pitch, the package structure has been changed from a conventional pin insertion type or a surface mount type such as QFP (Quad Flood Package) to a BGA (Quad Flood Package). There is a tendency to move to a Ball Grid Array (Ball Grid Array) package. In order to increase the number of terminals and narrow the pitch, the limitations of conventional surface mount types are becoming apparent in terms of terminal accuracy, inductance due to leads, lead strength, and mounting accuracy. is there. Also, the surface mount type has a disadvantage that the package must be increased in size as the number of terminals increases.
[0007]
BGAs can reduce inductance compared to conventional packages and can adapt the multilayer wiring structure of the package body at high speed, and are widely used for consumer products such as large computers, personal computers, and portable devices. I have. The BGA has a package structure using a protrusion connector (solder ball) made of solder as an input / output terminal of the package, and improves the reflection delay of a high-speed signal due to the inductance caused by the pins and leads as described above. It is possible. Further, in addition to shortening the connection distance by the solder ball, it becomes easy to reduce the pitch and increase the number of terminals by forming the solder ball, and the BGA is promising as an LSI package in the future. Furthermore, the increase in the number of terminals by the formation of solder balls reduces the size of the package itself, improves the mounting density on printed circuit boards, etc., improves the electrical characteristics by reducing the parasitic capacitance, inductance, and resistance of wiring, and reduces the size of the package. Can be expected to improve high frequency characteristics. On the other hand, from the viewpoint of the heat radiation of the package, the power consumption increases and the heat generation tends to increase year by year as the integration density and the speed of the LSI increase. Moreover, in the computer, while the size of the main body has been reduced, the number of boards has been increasing, and the gap between the boards has been gradually narrowed.
[0008]
For this reason, the package itself is thin, and a structure excellent in heat dissipation and a material having high thermal conductivity are required. In order to cope with the thinness and the narrow pitch, a resin substrate on which a wiring layer pattern or the like can be formed using a photolithography technique is effective. The resin substrate is formed by bonding copper foils on both sides of a resin film such as a liquid crystal polymer, and by using photolithography technology, narrow pitch wiring is enabled for the copper foils. However, such a resin substrate has a problem in coplanarity (surface flatness) when the thickness becomes 150 μm or less. On the other hand, due to the nature of the resin film, the heat radiating surface does not allow heat to escape, and has a heat-retaining structure. As described above, the power consumption that can be applied by the resin substrate alone is low, and it has been necessary to use a heat sink or a radiation fin to increase the power consumption. Further, when a large semiconductor element is mounted due to a difference in thermal expansion coefficient from the semiconductor element, anxiety factors such as chip breakage have been common. When mounting a semiconductor element with high power consumption as a large semiconductor element, a package made of a high heat conductive material such as ceramics or metal is often used. For example, alumina ceramics generally use a copper-tungsten (Cu-W) alloy for a heat sink. In order to efficiently remove the heat generated by the semiconductor element, regardless of the resin substrate single package or the alumina / Cu-W package, a cavity down structure as shown in FIG. It was necessary to directly remove the heat through the radiation fins 13.
[0009]
Recent advances in the functions of semiconductor devices have increased not only power consumption but also the number of input / output pins. The chip size of semiconductor devices is also increasing to follow such movements, but the increase in chip size of semiconductor devices leads to a reduction in the number of pellets taken from a wafer, leading to an increase in the cost of semiconductor devices. I will. A flip-chip mounting technology has been developed to avoid this and to reduce the number of steps for mounting a semiconductor element, and its practical use has been advanced in recent years. Due to these efforts, an increase in the chip size of the semiconductor device is avoided despite an increase in the number of input / output pins.
[0010]
However, despite the trend on the element side, if a cavity-down structure as shown in FIG. 9 is employed to efficiently remove heat from the semiconductor element, input / output pins cannot be arranged in an area directly below the semiconductor element. For a package, an increase in the number of input / output pins means an increase in the package size. This is contrary to the market trend of systems that have been symbolized as light, light and small over the years, and has not been a useful package.
[0011]
In order to respond to such circumstances, proposals have been made regarding the manufacture of semiconductor packages using highly thermally conductive ceramics, and packages have been developed that have a reduced package size and can sufficiently cope with the heat generated by semiconductor elements. However, since all of them use expensive high-thermal-conductivity ceramics, the package cost is high and the situation has not been widespread. In general, the high thermal conductive ceramics package is fired at an extremely high temperature, so that the metals that can be used as conductors are limited to tungsten and molybdenum. For this reason, the wiring of the ceramic package has a high wiring resistance, and is not suitable for high-speed signal processing. Furthermore, control of dimensional shrinkage during firing has become much more strict in flip chip compatible than in wire bonding type mounting packages. As described above, a package that avoids an increase in power consumption, an increase in chip size, and an increase in package size is desired. Further, it is necessary to solve the problems of suppressing the cost of the package and lowering the wiring resistance. A flip-chip mounting type package as shown in FIG. 10 has been proposed as a package that adopts a cavity-up structure that does not require an increase in the package size of such a high heat generation semiconductor element and can be supplied at low cost.
[0012]
In the package shown in FIG. 10, the connection pad portions (lands) 77, 78 and the like for connecting the semiconductor chip 4 to the metal bumps 6 and the electric signal wiring layer are formed of copper foil, and the resin film 21 is sandwiched between upper and lower copper foils. This is a composite package in which a resin substrate having an elastic structure is supported by a ceramic substrate 1. Since the resin substrate constituting the composite package of FIG. 10 is a flip-chip mounting portion and a routing wiring portion 77 and the like, a wiring conductor made of copper or the like formed on the resin film 21 is formed as a circuit by an etching technique that can be used in photolithography. Fine and high precision products can be manufactured. Therefore, it is suitable as a flip-chip compatible substrate. In addition, since the dielectric constant is lower than that of ceramics, the transmission characteristics of electric signals are improved. Further, since the surface wiring can be routed by the fine wiring, the cost is low. On the other hand, the ceramic substrate 1 is useful for supporting a soft and easily deformable resin substrate. Further, although the difference in the coefficient of thermal expansion between the semiconductor element and the resin varies considerably, ceramics are close to the semiconductor element and therefore play a role as a thermal expansion relaxation layer to reduce damage to the semiconductor element. Basically, the ceramic has a single-layer structure, and the connection by the through holes 7 can be performed at a wide pitch. Therefore, the ceramics can be manufactured easily and the number of steps is small, so that the ceramics can be manufactured at low cost.
[0013]
[Problems to be solved by the invention]
The composite package as shown in FIG. 10 is manufactured by bonding ceramic substrates and resin substrates having different coefficients of thermal expansion. Therefore, there is a problem that a large warp is generated in the package after bonding due to a change in ambient temperature or the like. If the package is significantly warped, the package may fall from the suction jig during transportation. In particular, in the case of a BGA package, there arises a problem such as a ball displacement when the ball is mounted. In particular, in the portion near the corner of the package, the amount of warpage per unit length is larger than the amount of warpage in the center of the package, so that the ball is likely to be displaced.
[0014]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device package in which warpage is reduced.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present inventors have conducted intensive studies with the aim of reducing the warpage generated in the package, and as a result, when the corners of the ceramic substrate are chamfered, the amount of warpage of the package is suppressed. This led to the completion of the present invention.
[0016]
That is, the present invention is characterized in that a chamfered portion a or a curved portion b is provided at four corners of the ceramic substrate 1 in a composite package formed by bonding the ceramic substrate 1 and the resin substrate 21 as shown in FIG. And a package for a semiconductor element. Hereinafter, the present invention will be described in detail.
[0017]
The simplest way to prevent the composite package from warping as described above is to simply increase the thickness of the ceramic substrate 1 as shown in FIG. In addition, if the ceramic substrate 1 excellent in high thermal conductivity is thick, it is effective for heat dissipation. However, in recent years, the thickness of the package has been desired to be thinner in light and thin, and the thickening of the ceramic substrate 1 goes against it. In addition, thick ceramics are not desirable because they have the disadvantage of low board mounting reliability.
[0018]
On the other hand, it is generally known that, when bonding members having different coefficients of thermal expansion, a so-called sandwich structure can suppress the warpage of those members. Therefore, in the composite package as well, it is possible to suppress the warpage of the composite package by bonding the resin substrate 21 to the front surface and the back surface of the ceramic substrate 1 via the adhesive 2 as shown in FIG. However, bonding the resin substrate to the back surface of the ceramic substrate 1 not only increases the thermal resistance component, lowers the power consumption that can be used by the semiconductor element, but also increases the cost of the package itself. .
[0019]
FIG. 5 is a plan view of a conventional composite package. As shown in FIG. 5, the four corners of the ceramic substrate 1 are not dropped. The present inventors have focused on the four corners of the ceramic substrate 1 and made intensive studies. As a result, as shown in FIG. 1, if a chamfered portion a or a curved portion b was formed at the corner of the ceramic substrate 1, the package That the amount of warpage can be reduced. Since the warpage of the package increases in the diagonal direction from the center of the package, the amount of warpage of the entire package can be reduced by reducing the corners of the four corners of the package. In FIG. 1, the chamfered portion a or the curved portion b is provided only at the corner of the ceramic substrate 1, but may be provided at the corner of the resin substrate.
[0020]
In addition, the present inventors have a case in which the resin substrate 21 as shown in FIG. 1 has no window (generally, a flip-chip mounting type package) has a window in the resin substrate 21 as shown in FIG. It was also confirmed that the reduction in the amount of warpage was larger than in the case (generally, the wire bonding mounting type).
[0021]
Here, the chamfered part and the curved part are defined as follows. 6A and 6B are diagrams for explaining the chamfered portion and the curved portion, where FIG. 6A illustrates the chamfered portion and FIG. 6B illustrates the curved portion. As shown in FIG. 5A, the chamfered portion refers to a portion obtained by diagonally cutting off a corner, and the angle is 45 degrees. The dimensions of the chamfer are determined by the length of C in the figure. On the other hand, as shown in FIG. 5B, the curved surface portion refers to a portion obtained by cutting a corner into a curved surface, and the size is determined by the length of R in the drawing.
[0022]
As the ceramic substrate, a ceramic made of alumina, aluminum nitride, silicon nitride, silicon carbide, and diamond is desirable, and a composite substrate made of two or more of these may be used. Further, the ceramic substrate may be provided with a metal wiring layer.
[0023]
According to the experimental results of the present inventors, it has been confirmed that the present invention is particularly effective for a composite package in which a ceramic substrate having a thickness of 1 mm or less and a resin substrate having a thickness of 0.15 mm or less are bonded. Further, since the warpage of the package is greatly affected by the thermal history at the time of bonding the ceramic substrate and the resin substrate, the present invention is particularly effective for a system bonded at a high temperature. Therefore, it is effective when bonding using an adhesive having a glass transition point of 70 ° C. or higher.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The present invention is not limited by these.
[0025]
First, as a measurement sample, an aluminum nitride substrate having a size of 35 × 35 mm and a thickness of 0.6 mm was prepared, chamfered portions were provided at four corners of the substrate, and the dimension C was set to 1 mm and 5 mm. Were prepared and the dimensions R were set to 1 mm and 5 mm, respectively. Further, as a comparative example, one provided with neither a chamfered portion nor a curved portion was prepared. A resin substrate having a size of 34.5 × 34.5 mm and a thickness of 0.1 mm was bonded to each of the ceramic substrates using an adhesive film having a size of 34.5 × 34.5 mm and a thickness of 60 μm. As the resin substrates, those having no window as shown in FIG. 1 and those having a window as shown in FIG. 2 (window diameter 15 mm square) were prepared.
[0026]
The measurement was performed by evaluating the amount of warpage of the ceramic substrate before bonding the resin substrate (initial state) and the amount of warpage of the ceramic substrate after bonding the resin substrate.
[0027]
Here, the measurement conditions are summarized below.
[0028]
(Condition 1): A resin substrate without a window is adhered to a ceramic substrate having chamfered portions at four corners of the substrate and having a dimension C = 1 mm.
[0029]
(Condition 2): A ceramic substrate having chamfered portions at the four corners of the substrate and having a dimension C = 5 mm or a resin substrate without a window bonded thereto.
[0030]
(Condition 3): A resin substrate having windows is bonded to a ceramic substrate having curved portions at four corners of the substrate and having a dimension R = 1 mm.
[0031]
(Condition 4): A resin substrate having a window is bonded to a ceramic substrate having curved surface portions at four corners of the substrate and having a dimension R = 5 mm.
[0032]
(Comparative Example 1): A resin substrate without a window is adhered to a ceramic substrate having neither a chamfered portion nor a curved portion at the four corners of the substrate.
[0033]
(Comparative Example 2): A resin substrate having a window adhered to a ceramic substrate having neither a chamfered portion nor a curved portion at the four corners of the substrate.
[0034]
Table 1 shows the evaluation results. The amount of warpage shown in Table 1 indicates the difference between the minimum amount of warpage and the maximum amount of warpage in the substrate.
[0035]
[Table 1]

As shown in Table 1, the warpage after bonding of the ceramic substrate according to the present invention having chamfered portions or curved portions at the four corners of the substrate is smaller than that of the comparative example having no chamfered portions or curved portions at the four corners of the substrate. It can be seen that it has decreased. In addition, when the resin substrate has no window, the amount of warpage after bonding is reduced. Therefore, it can be said that the effect of the present invention is greater when the resin substrate has no window.
[0036]
FIG. 7 shows the result of measuring the warpage of the ceramic substrate of Comparative Example 1 from the center of the substrate toward the outside of the substrate in a diagonal direction. As shown in FIG. 7, the difference between the maximum amount of warpage (the amount of warpage at the center of the substrate) and the minimum amount of warpage (the amount of warpage at a corner of the substrate) is about 80 μm as shown in Table 1. By applying the present invention to such a ceramic substrate, the warpage is reduced because the difference between the maximum warpage amount and the minimum warpage amount is provided by providing chamfered portions and curved surface portions at the four corners of the substrate having a large warpage amount. This is because the warp applied to the entire substrate is substantially reduced.
[0037]
According to experiments by the present inventors, when the ceramic substrate is 35 × 35 mm, when the dimension C of the chamfered portion and the dimension R of the curved portion are 1.0 mm or more, the warpage of about 10 μm can be reduced. all right.
[0038]
The present invention is applicable to a cavity-up structure as shown in FIG. 8A and a cavity-down structure as shown in FIG.
[0039]
【The invention's effect】
As described above, according to the present invention, it is possible to reduce the warpage of a composite substrate in which a ceramic substrate and a resin substrate are bonded by a simple method of providing chamfered portions and curved portions at four corners of the ceramic substrate. .
[0040]
Therefore, it is possible to provide a composite package that is thin and has little warpage without incurring an increase in cost.
[Brief description of the drawings]
FIG. 1 is a plan view showing a semiconductor device package according to an embodiment of the present invention.
FIG. 2 is a plan view showing a semiconductor device package according to another embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a conventional semiconductor device package.
FIG. 4 is a cross-sectional view showing another conventional semiconductor device package.
FIG. 5 is a plan view showing the semiconductor device package of FIG. 3;
FIG. 6 is a diagram for explaining a chamfered portion and a curved surface portion.
FIG. 7 shows the result of measuring the warpage of a conventional ceramic substrate from the center of the substrate toward the outside of the substrate in a diagonal direction.
FIG. 8 is a diagram showing an example of a package form to which the present invention is applied.
FIG. 9 is a cross-sectional view showing a conventional semiconductor device package.
FIG. 10 is a cross-sectional view showing another conventional semiconductor element package.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Nitride ceramic substrate 3 Adhesive 4 Semiconductor chip 6 Metal bump 7 Through-hole metal 8, 18 Projection bump 11 Heat sink 12 Bonding wire 13 Radiation fin 14 Window 21

Resin films

72, 77, 78 Connection pad part

Claims

A ceramic substrate,
Any one of a chamfered part and a curved part having dimensions of 1 to 5 mm, which are arranged at the four corners of the ceramic substrate,
An adhesive bonded to the ceramic substrate and having a glass transition point of 70 ° C. or higher,
And a resin substrate adhered to the adhesive.

The package for a semiconductor device according to claim 1, wherein the ceramic substrate is any one of alumina, aluminum nitride, silicon nitride, silicon carbide, and diamond.

The package for a semiconductor device according to claim 1, wherein a window is disposed at a center of the resin substrate.

4. The semiconductor element package according to claim 1, wherein the ceramic substrate has a thickness of 1 mm or less, and the resin substrate has a thickness of 0.15 mm or less. 5.