JP3589641B2

JP3589641B2 - 交流計測装置

Info

Publication number: JP3589641B2
Application number: JP2001202175A
Authority: JP
Inventors: 浩久加藤; 安厚當間
Original assignee: Nitto Kogyo Corp
Current assignee: Nitto Kogyo Corp
Priority date: 2001-07-03
Filing date: 2001-07-03
Publication date: 2004-11-17
Anticipated expiration: 2021-07-03
Also published as: JP2003014795A

Description

【０００１】
【発明の属する技術分野】
本発明は、分電盤、配電盤等に組み込み、交流電流、交流電圧、交流電力等を計測する交流計測装置に関するものである。
【０００２】
【従来の技術】
分電盤、配電盤等においては、電源の電圧、負荷回路に流れる電流、供給される電力等を計測し、表示することが求められることがある。従来、このような場合にはアナログ式のパネル面取り付け用の計器が使用されていたが、アナログ式計器では読み取りが正確でなく、また、別の監視場所等から読み取ることができなかった。こうしたことからデジタル式計器が使用されるようになってきており、なかでもマイクロプロセッサを使用したデジタル式計器は通信等多様な機能を容易に付加できることから多く使用されるようになってきている。
【０００３】
マイクロプロセッサを使用してデジタル式計器を構成する場合には、入力する交流信号をデジタル信号に変換する必要があり、過去は専用のＡ−Ｄ変換器を使用してデジタル信号に変換していた。その後Ａ−Ｄ変換器を内蔵したマイクロプロセッサが一般に流通するようになり、マイクロプロセッサに内蔵されたＡ−Ｄ変換器を使用することにより計測器の小形、低コスト化が可能となったが、マイクロプロセッサに内蔵されたＡ−Ｄ変換器に入力するアナログ信号は単極性のものでなければならないという制約があった。
【０００４】
このため、ＣＴ、ＰＴ等から得られる交流入力信号は、差動増幅回路で増幅した後絶対値回路により絶対値に変換し、単極性の信号としたうえマイクロプロセッサに内蔵されたＡ−Ｄ変換器に入力するようにしていた。こうした差動増幅回路、絶対値変換回路はそれぞれ数個の演算増幅器で構成されるものであり、過去の専用のＡ−Ｄ変換器に比べれば小形、低コストになるものの、なお多くの部品を要し、また、調整を必要とするという問題があった。さらに、計測装置を小型化し、コストを低減するためには小形のＰＴを使用することが望ましいが、小形のＰＴでは１次電圧と２次電圧との間に位相差が生じ、計測した電力に誤差を生ずるという問題があった。
【０００５】
【発明が解決しようとする課題】
本発明は上記の問題点を解決し、Ａ−Ｄ変換器を内蔵したマイクロプロセッサの他に必要とする部品が少なく、面倒な調整工程を必要とせず、さらに、ＰＴの１次２次間の位相差を補償することができる交流計測装置を提供するためになされたものである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するためになされた本発明の交流計測装置は、交流電流をＣＴ、交流電圧をＰＴによりそれぞれ検出し、ＣＴの負荷抵抗及びＰＴの検出抵抗に直流電圧を加えるバイアス回路を設け、ＣＴの負荷抵抗及びＰＴの検出抵抗の両端はそれぞれＡ−Ｄ変換器を内蔵したマイクロプロセッサのアナログ入力ポートに接続し、該マイクロプロセッサにより個別にデジタル値に変換した後演算して交流電流及び交流電圧を計測する交流計測装置であって、ＣＴの１次側に交流電流を流したときに演算して計測される交流電流と、ＣＴの１次側に流した交流電流と同位相の交流電圧をＰＴに加えたときに演算して計測される交流電圧との位相差を算出する手段と、算出された位相差の値を不揮発性メモリに記憶させる手段と、計測される交流電流及び交流電圧と不揮発性メモリに記憶させた位相差の値とから電力を算出する手段とをマイクロプロセッサに設けたことを特徴とするものである。
【０００７】
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態について図を参照しながら具体的に説明する。
図１は第１の実施の形態を示すもので、２個の線路の電流をそれぞれ検出する２個のＣＴ１、２の負荷抵抗３、４の両端をそれぞれマイクロプロセッサ５のアナログ入力ポート６、７、８、９に接続してある。また、２個の線間電圧を検出する２個のＰＴ１０、１１の検出抵抗１２、１３の両端をそれぞれマイクロプロセッサ５のアナログ入力ポート１４、１５、１６、１７に接続してある。ここに使用するマイクロプロセッサ５はアナログ入力ポート６、７、８、９、１４、１５、１６、１７、デジタル入出力ポート、ＲＡＭ、プログラマブルＲＯＭを１個の半導体チップ上に構成したものであり、アナログ入力ポート６、７、８、９、１４、１５、１６、１７に加えられたアナログ信号はデジタル値として読み込まれる。マイクロプロセッサ５には不揮発性メモリ１８が接続してあり、図示していないが、マイクロプロセッサ５のデジタル出力ポートには計測結果を表示する表示器が接続される。
【０００９】
負荷抵抗３、４の一端とマイクロプロセッサ５の電源ラインとの間にはプルアップ抵抗１９、２０が接続してあり、負荷抵抗３、４の他端とマイクロプロセッサ５の接地ラインとの間にはプルダウン抵抗２１、２２が接続してある。また、検出抵抗１２、１３の一端とマイクロプロセッサ５の電源ラインとの間にはプルアップ抵抗２３、２４が接続してあり、検出抵抗１２、１３の他端とマイクロプロセッサ５の接地ラインとの間にはプルダウン抵抗２５、２６が接続してある。ここで、プルアップ抵抗１９、２０、２３、２４の抵抗値とプルダウン抵抗２１、２２、２５、２６の抵抗値は略等しい値とし、負荷抵抗３、４及び検出抵抗１２、１３の抵抗値の数百倍乃至数千倍の値としている。２７、２７、２８、２８はＰＴ１０、１１と検出抵抗１２、１３との間に挿入した制限抵抗である。
【００１０】
前記構成の交流計測装置に対して先ず以下の手順により校正を行なう。ＣＴ１、２の１次側に電流を流さない状態で動作させると、プルアップ抵抗１９、２０、負荷抵抗３、４、プルダウン抵抗２１、２２の回路に電流が流れ、負荷抵抗３、４とプルダウン抵抗２１、２２の接続部分にはマイクロプロセッサ５の電源電圧の略２分の１の電圧が現れる。ここで、プルアップ抵抗１９、２０とプルダウン抵抗２１、２２がバイアス回路を構成し、マイクロプロセッサ５の電源電圧の略２分の１の電圧がバイアス電圧となるのである。このとき流れる僅かな電流により、負荷抵抗３、４の両端には僅かな電圧が生ずる。この各電圧はマイクロプロセッサ５のアナログ入力ポート６、７、８、９に加わり、デジタル値として読み込まれる。アナログ入力ポート６から読み込まれた値と、アナログ入力ポート７から読み込まれた値とから演算して両者の差をとると負荷抵抗３の両端の電圧が求められ、同様に負荷抵抗４の両端の電圧も求められる。
【００１１】
ＰＴの１次側に電圧を加えない場合には、同様にしてプルアップ抵抗２３、２４、検出抵抗１２、１３、プルダウン抵抗２５、２６の回路に電流が流れ、検出抵抗１２、１３とプルダウン抵抗２５、２６の接続部分にはマイクロプロセッサ５の電源電圧の略２分の１の電圧が現れる。ここではプルアップ抵抗２３、２４とプルダウン抵抗２５、２６がバイアス回路を構成している。バイアス回路の電流により検出抵抗１２、１３の両端には僅かな電圧が生じ、各電圧はアナログ入力ポート１４、１５、１６、１７に加わってデジタル値として読み込まれる。アナログ入力ポート１４、１６から読み込まれた値と、アナログ入力ポート１５、１７から読み込まれた値とから演算して検出抵抗１２、１３の両端の電圧が求められる。このようにして求められた負荷抵抗３、４、検出抵抗１２、１３の電圧値を不揮発性メモリ１８に書き込んでおく。これらの電圧値は検出対象の電流、電圧が０の時の負荷抵抗３、４、検出抵抗１２、１３による検出値である。
【００１２】
次に、ＣＴ１、２の１次側に既知の交流電流を流す。ＣＴ１、２は、ＣＴ１、２の１次側に想定される最大電流が流れたときの負荷抵抗３、４の両端に生ずる電圧のＰ−Ｐ値がアナログ入力ポート６、７、８、９の許容入力電圧幅以下になるような仕様のものとしてある。ＣＴ１、２の１次側に電流を流すと、ＣＴ１、２の２次電流が負荷抵抗３、４に流れて負荷抵抗３、４の両端に電圧が発生し、各電圧はアナログ入力ポート６、７、８、９に加わってサンプリング周期に従いデジタル値として瞬時値が読み込まれる。アナログ入力ポート６、８から読み込まれた値とアナログ入力ポート７、９から読み込まれた値との差をとることにより負荷抵抗３、４の両端の電圧値が求められる。負荷抵抗３、４の両端の電圧にはプルアップ抵抗１９、２０及びプルダウン抵抗２１、２２の回路に流れる電流による電圧降下も含むため、先に不揮発性メモリ１８に書き込んだ電流が０の時のデータに基づいて補正演算する。この補正演算した結果の電圧値が既知の電流値に相当するものであるから、その倍率である係数を算出し、不揮発性メモリ１８に書き込んでおく。
【００１３】
続いて、ＰＴ１０、１１の１次側に既知の交流電圧を加える。ＰＴ１０、１１は、ＰＴ１０、１１の１次側に想定される最大電圧が加わったときの検出抵抗１２、１３の両端に生ずる電圧のＰ−Ｐ値がアナログ入力ポート１４、１５、１６、１７の許容入力電圧幅以下になるような仕様のものとしてある。ＰＴ１０、１１の１次側に電圧を加えると、ＰＴ１０、１１の２次電流が検出抵抗１２、１３に流れて検出抵抗１２、１３の両端に電圧が発生し、各電圧はアナログ入力ポート１４、１５、１６、１７に加わってデジタル値として読み込まれる。アナログ入力ポート１４、１６から読み込まれた値とアナログ入力ポート１５、１７から読み込まれた値との差をとることにより検出抵抗１２、１３の両端の電圧値が求められる。検出抵抗１２、１３の両端の電圧値にはプルアップ抵抗２３、２４及びプルダウン抵抗２５、２６の回路に流れる電流による電圧降下も含むため、先に不揮発性メモリ１８に書き込んだ電圧が０の時のデータに基づいて補正演算する。この補正演算した結果の電圧値が既知の電圧値に相当するものであるから、その係数を算出し、不揮発性メモリ１８に書き込んでおく。
【００１４】
さらに、ＣＴ１、２の１次側に交流電流を流し、これと同位相の交流電圧をＰＴ１０、１１の１次側に加える。アナログ入力ポート６、７、８、９からは電流が、アナログ入力ポート１４、１５、１６、１７からは電圧がそれぞれ読み込まれ、電流、電圧の瞬時値が演算して求められるので、求められた電流及び電圧の瞬時値から位相差を求め、位相差の値を不揮発性メモリ１８に書き込んでおく。この位相差を求めるに当たっては、試験に使用する交流電流、電圧の周波数を仕向地により選択するか、両方の周波数により試験し、設置時に使用する周波数を指定するようにすることができる。以上の一連の校正は、校正用のプログラムをマイクロプロセッサ５に実行させ、段階に応じてＣＴ１、２、ＰＴ１０、１１に電流を流したり電圧を加えたりするだけで自動的に行なうことが可能である。
【００１５】
以上のように校正を終わった前記の交流計測装置において、ＣＴ１、２の１次側に電流が流れれば、アナログ入力ポート６、８とアナログ入力ポート７、９には逆位相の電流値が読み込まれる。マイクロプロセッサ５では、アナログ入力ポート６、７、８、９それぞれに読み込まれた値をサンプリングした後その差分を演算するとともに、前述した校正作業で不揮発性メモリ１８に記録した値に基づき補正して各電流の瞬時値が求められる。この瞬時値から演算して実効値が求められ、表示器に電流値として表示される。同様にＰＴ１０、１１の１次側に電圧が加われば、アナログ入力ポート１４、１５、１６、１７から読み込まれ、各電圧の瞬時値が求められる。この瞬時値から演算して実効値が求められ、表示器に電圧値として表示される。さらに、電流の瞬時値と電圧の瞬時値との積から電力の瞬時値が求められるが、このとき電流と電圧の位相差のデータが不揮発性メモリ１８に書き込んであるので、位相差のデータに基づいて本来同時である筈の時期の電流の瞬時値と電圧の瞬時値の積を演算するようにしている。このようにして得られた電力の瞬時値から実効値が求められ、表示器に電力値として表示される。この実施の形態においては、２個の線路の電流、２個の線間の電圧が同時に計測できるので、２個の単相回路の電力を個々に計測する他、１個の３相回路の電力を計測することもできることは言うまでもない。
【００１６】
ＣＴ１、２、及びＰＴ１０、１１は、１次側に想定される最大電流が流れたとき、あるいは最大電圧が加わったときの負荷抵抗３、４あるいは検出抵抗１２、１３の両端に生ずる電圧のＰ−Ｐ値がアナログ入力ポート６、７、８、９、１４、１５、１６、１７の許容入力電圧幅以下になるよう仕様のものとしてあるので、アナログ入力ポート６、７、８、９、１４、１５、１６、１７に許容入力電圧範囲外の電圧が加わることはない。しかし、１次側の過電流、過電圧等により過渡的に過電圧が加わる虞がある場合には保護装置を設けることが好ましく、ダイオードクランプのような保護装置が使用可能である。
【００１７】
図２は第２の実施の形態を示すもので、図１と同じ構成要素には同一符号が付してある。この第２の実施の形態では、負荷抵抗３、４を２分割して負荷抵抗３Ａ、３Ｂ、４Ａ、４Ｂに、検出抵抗１２、１３を２分割して検出抵抗１２Ａ、１２Ｂ、１３Ａ、１３Ｂとしてある。負荷抵抗３Ａ、４Ａ、検出抵抗１２Ａ、１３Ａと負荷抵抗３Ｂ、４Ｂ、検出抵抗１２Ｂ、１３Ｂとの各接続点はまとめてプルアップ抵抗１９を介してマイクロプロセッサ５の電源ラインに、プルダウン抵抗２１を介してマイクロプロセッサ５の接地ラインにそれぞれ接続してある。
【００１８】
この第２の実施の形態では、負荷抵抗３Ａ、３Ｂ、４Ａ、４Ｂ、検出抵抗１２Ａ、１２Ｂ、１３Ａ、１３Ｂにプルアップ抵抗１９及びプルダウン抵抗２１を通して電流が流れることがないので、検出対象の電流、電圧が０の時の負荷抵抗３Ａ、３Ｂ、４Ａ、４Ｂ、検出抵抗１２Ａ、１２Ｂ、１３Ａ、１３Ｂの電圧を計測して不揮発性メモリ１８に書き込んでおく必要がない。また、通常の計測中においても、検出対象の電流、電圧が０の時の値に基づく補正演算の必要がない。さらに、プルアップ抵抗１９、プルダウン抵抗２１が共用できることから部品点数が少なくなる利点があり、マイクロプロセッサ５の電源電圧変動の影響を受けない利点がある。
【００１９】
図３は第３の実施の形態を示すもので、図１と同じ構成要素には同一符号が付してある。この第２の実施の形態では、負荷抵抗３、４及び検出抵抗１２、１３の一端を相互に接続し、さらに、相互に接続した負荷抵抗３、４及び検出抵抗１２、１３の一端はプルアップ抵抗１９を介してマイクロプロセッサ５の電源ラインに、プルダウン抵抗２１を介してマイクロプロセッサ５の接地ラインにそれぞれ接続してある。
【００２０】
この第３の実施の形態では、第２の実施の形態と同じように、負荷抵抗３、４、検出抵抗１２、１３にプルアップ抵抗１９及びプルダウン抵抗２１を通して電流が流れることがないので、検出対象の電流、電圧が０の時の負荷抵抗１２、１３、検出抵抗１２、１３の電圧を計測して不揮発性メモリ１８に書き込んでおくこと、ならびに、通常の計測中に補正演算をすることは必要ない。また、アナログ入力ポート７により第１及び第２の実施の形態におけるアナログ入力ポート７、９、１５、１７を共用することができるのでアナログ入力ポートの数が少なくてよく、プルアップ抵抗１９、プルダウン抵抗２１も共用できることから部品点数が少なくなる利点があり、マイクロプロセッサ５の電源電圧変動の影響を受けない利点がある。
【００２１】
以上説明した本発明による交流計測装置は、分電盤、配電盤等に組み込まれて電流、電圧、電力等を計測する以外に、電子式配線用遮断器の過電流検出回路として用いることも可能である。
【００２２】
【発明の効果】
本発明は前記説明によっても明らかなようにＡ−Ｄ変換器を内蔵したマイクロプロセッサの他には僅かな数の抵抗器のみで構成する事ができるため、安価で小形の交流計測装置を提供することが可能である。また、校正作業により補正演算した結果を不揮発性メモリに書き込んでおくことによって面倒な調整肯定を必要とせず、ＰＴの１次２次間の位相差を補償することができることから小形、低コストのＰＴを使用することができる交流計測装置を提供するものとして業界に寄与するところ極めて大である。
なお、前記実施の形態では、バイアス回路はいずれもマイクロプロセッサの電源をプルアップ抵抗とプルダウン抵抗により分圧して構成しているが、別途設けた直流電源を使用できることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す結線図である。
【図２】本発明の第２の実施の形態を示す結線図である。
【図３】本発明の第３の実施の形態を示す結線図である。
【符号の説明】
１、２ＣＴ
３、３Ａ、３Ｂ負荷抵抗
４、４Ａ、４Ｂ負荷抵抗
５マイクロプロセッサ
６、７、８、９アナログ入力ポート
１０、１１ＰＴ
１２、１３検出抵抗
１４、１５、１６、１７アナログ入力ポート
１８不揮発性メモリ
１９、２０プルアップ抵抗
２１、２２プルダウン抵抗
２３、２４プルアップ抵抗
２５、２６プルダウン抵抗
２７、２８制限抵抗

Claims

交流電流をＣＴ、交流電圧をＰＴによりそれぞれ検出し、ＣＴの負荷抵抗及びＰＴの検出抵抗に直流電圧を加えるバイアス回路を設け、ＣＴの負荷抵抗及びＰＴの検出抵抗の両端はそれぞれＡ−Ｄ変換器を内蔵したマイクロプロセッサのアナログ入力ポートに接続し、該マイクロプロセッサにより個別にデジタル値に変換した後演算して交流電流及び交流電圧を計測する交流計測装置であって、ＣＴの１次側に交流電流を流したときに演算して計測される交流電流と、ＣＴの１次側に流した交流電流と同位相の交流電圧をＰＴに加えたときに演算して計測される交流電圧との位相差を算出する手段と、算出された位相差の値を不揮発性メモリに記憶させる手段と、計測される交流電流及び交流電圧と不揮発性メモリに記憶させた位相差の値とから電力を算出する手段とをマイクロプロセッサに設けたことを特徴とする交流計測装置。