JP3588866B2

JP3588866B2 - Image display device

Info

Publication number: JP3588866B2
Application number: JP21039095A
Authority: JP
Inventors: 俊彦浜松; 政之末松; 真近藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-18
Filing date: 1995-08-18
Publication date: 2004-11-17
Anticipated expiration: 2015-08-18
Also published as: JPH0965254A

Description

【０００１】
【発明の属する技術分野】
本発明は、二つの独立した映像信号の夫々があらわす画像を、一つの画像表示部の表示面上に、二画面画像として表示する画像表示装置に関する。
【０００２】
【従来の技術】
独立した二つの映像信号の夫々があらわす画像を、一つの画像表示装置を用いて、その画像表示面上に表示する二画面画像表示システムが、画像情報提供の多様化の一環として提案されている。このような二画面画像表示システムにあっては、例えば、画像表示装置として水平走査（ライン走査）と垂直走査（フィールド走査）とが行われる画像表示面を有したものが使用され、その画像表示面に、二つの映像信号の夫々があらわす画像の画面が、ライン走査方向、即ち、左右方向に相互隣接配置されるものとして形成される。
【０００３】
このように、画像表示装置の画像表示面において左右方向に二画面が相互隣接配置されて成る二画面画像の表示を行う場合、例えば、二画面の各々のライン走査方向の寸法が実質的に同等であり、従って、画像表示面の左半分において二つの映像信号のうちの一方である第１の映像信号があらわす画像が表示されるとともに、画像表示面の右半分において二つの映像信号のうちの他方である第２の映像信号があらわす画像が表示されるとして、画像表示装置に供給される表示用映像信号は、その各ライン期間分が、第１の映像信号の１ライン期間（１Ｈ）分を略１／２ライン期間（０．５Ｈ）に時間軸圧縮した時間軸圧縮映像信号と第２の映像信号の１ライン期間分を略１／２ライン期間に時間軸圧縮した時間軸圧縮映像信号とを合成して形成したものとされることが必要とされる。
【０００４】
斯かる二画面画像表示用映像信号を得るには、例えば、映像信号の１ライン期間分の書込み及び読出しが可能とされるラインメモリを用いて、第１の映像信号を、その各ライン期間分が略１／２ライン期間に時間軸圧縮されるように処理することにより、第１の時間軸圧縮映像信号を得るとともに、映像信号の１フィールド期間（１Ｖ）分が２個（奇数フィールド期間分と偶数フィールド期間分）連なって形成される１フレーム期間（２Ｖ）分の書込み及び読出しが可能とされるフレームメモリを用いて、第２の映像信号を、その各フレーム期間毎に、各ライン期間分が略１／２ライン期間に時間軸圧縮されるように処理することにより、第２の時間軸圧縮映像信号を得て、第１の時間軸圧縮映像信号と第２の時間軸圧縮映像信号とを合成する手法がとられる。
【０００５】
そして、第１の時間軸圧縮映像信号を得るにあたっては、ラインメモリに第１の映像信号を１ライン期間分ずつ順次書き込むとともに、ラインメモリから、書き込まれた各１ライン期間分の映像信号を、略１／２ライン期間に相当する読出し時間をもって読み出すようにし、その際、読出し時間をその開始時点が、第１の映像信号の１ライン期間分の書込み時間の終了時点と一致するように選定する。即ち、図６（横軸：時間，縦軸：ラインメモリ・アドレス）において破線により示される如くに、第１の映像信号の各ライン期間分が順次ラインメモリに書き込まれるとともに、図６において実線により示される如くにして、書き込まれた各ライン期間分が読み出される。この図６において実線により示される各ライン期間分の読出しは、当該ライン期間分の書き込みが終了した時点で開始され、書込み速度の略２倍の速度をもって行われて、実質的に当該ライン期間分の全体の書き込みが終了した時点より略１／２ライン期間後において終了する。従って、ラインメモリからの各ライン期間分の読出しは、略１／２ライン期間に相当する時間ずつ、略１／２ライン期間に相当する間隔をおいて、間欠的に行われることになる。それにより、ラインメモリから第１の時間軸圧縮映像信号が得られる。
【０００６】
また、第２の時間軸圧縮映像信号を得るにあたっては、フレームメモリに、第２の映像信号の各フレーム期間分を形成する奇数フィールド期間分と偶数フィールド期間分とを順次書き込む。そして、フレームメモリから、それに書き込まれた第２の映像信号の各フレーム期間分に含まれる各ライン期間分の映像信号を、略１／２ライン期間に相当する読出し時間をもって読み出すようにする。それにより、フレームメモリから、第２の映像信号の各フレーム期間分についての時間軸圧縮映像信号が、第２の時間軸圧縮映像信号として得られる。
【０００７】
このようにして、ラインメモリから得られる第１の時間軸圧縮映像信号とフレームメモリから得られる第２の時間軸圧縮映像信号とが、例えば、第１の時間軸圧縮映像信号における各１／２ライン期間分に第２の時間軸圧縮映像信号における各１／２ライン期間分が夫々連結されることによって各ライン期間分が形成されるようにして合成される。それにより、各ライン期間分が、その前半が第１の映像信号に基づく第１の時間軸圧縮映像信号とされるとともに、その後半が第２の映像信号に基づく第２の時間軸圧縮映像信号とされて成る、二画面画像表示用映像信号が形成される。
【０００８】
斯かるもとで、第１の映像信号と第２の映像信号とが、互いに独立のものであって相互同期状態にないことから、二画面画像表示用映像信号の形成に際して、第１の時間軸圧縮映像信号と第２の時間軸圧縮映像信号との同期状態が問題となる。そこで、例えば、第１の映像信号についてのラインメモリへの書込みが、第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われるとともに、第２の映像信号についてのフレームメモリへの書込みが、第２の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われ、それに対して、ラインメモリからの第１の映像信号の各ライン期間分についての読出し、及び、フレームメモリからの第２の映像信号の各フレーム期間分に含まれる各ライン期間分についての読出しが、いずれも、第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われるようにされて、ラインメモリから得られる第１の時間軸圧縮映像信号とフレームメモリから得られる第２の時間軸圧縮映像信号とが相互同期状態におかれる。
【０００９】
このようにして、第２の映像信号については、メモリ部への書込みが第２の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われ、メモリ部からのライン期間分毎の読出しが、第２の映像信号とは相互同期状態にない第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われるので、第２の映像信号の書込み及び読出しにはフレームメモリが用いられる。
【００１０】
【発明が解決しようとする課題】
上述の如くにして二画面画像表示用映像信号が形成されるにあたっては、フレームメモリにおいて、第２の映像信号の各フレーム期間分毎の書込みは、その第２の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われるが、書き込まれた各フレーム期間分に含まれるライン期間分についての読出しが、ラインメモリへの書込みがなされる第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われる。従って、第１の映像信号がインターレース方式に基づく映像信号（インターレース信号）でないノンインターレース信号とされるとともに、第２の映像信号がインターレース信号とされるときには、フレームメモリにおいて、それに書き込まれたインターレース信号である第２の映像信号の各フレーム期間分に含まれるライン期間分についての読出しが、ノンインターレース信号である第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号に従って行われることになる。
【００１１】
斯かる際、ノンインターレース信号である第１の映像信号は、各フレーム期間分を形成する２フィールド期間分は、インターレース信号である第２の映像信号の各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分に見られる如くの同期関係上の相違がなく、同期条件が同一のものとされている。それゆえ、このようなノンインターレース信号である第１の映像信号に含まれる同期信号に基づいて形成される、フレームメモリからそれに書き込まれたインターレース信号である第２の映像信号の各フレーム期間分に含まれるライン期間分を読み出すためのタイミング信号は、第１の映像信号における各フィールド期間毎に同じものとされて得られる。
【００１２】
その結果、フレームメモリからそれに書き込まれたインターレース信号である第２の映像信号の各フレーム期間分に含まれるライン期間分の読出しは、ノンインターレース信号である第１の映像信号に含まれる同期信号に基づいて形成されるタイミング信号により、フレームメモリに書き込まれた第２の映像信号の各フレーム期間分を形成する２フィールド期間分のうちの一方に含まれるライン期間分が、繰り返して読み出される状態のもとで行われて、フレームメモリに書き込まれた第２の映像信号の各フレーム期間分を形成する２フィールド期間分のうちの他方に含まれるライン期間分については、読出しが行われないことになる。
【００１３】
即ち、フレームメモリに、第２の映像信号の各フレーム期間分が、それに含まれる各ライン期間分の書込みが、例えば、図７（横軸：時間，縦軸：フレームメモリ・ラインアドレス）において破線により示される如くに、ラインアドレスの０〜Ａｆ（Ａｆは１フレーム期間内のライン期間の数に相当する）に対応するメモリ領域が用いられて書き込まれるととともに、フレームメモリからの、それに書き込まれた第２の映像信号の各フレーム期間分に含まれる各ライン期間分の読出しが、図７において実線により示される如くに、ラインアドレスの０〜Ａｆ／２（Ａｆは１／２フレーム期間、即ち、１フィールド期間内のライン期間の数に相当する）に対応するメモリ領域を読出し対象として、２度繰り返して行われる。従って、この場合には、フレームメモリに書き込まれた第２の映像信号の各フレーム期間分に含まれる各ライン期間分のうちの、奇数フィールド期間分に含まれるもののみが２度繰り返して読み出され、偶数フィールド期間分に含まれるものは読み出されない。
【００１４】
それゆえ、フレームメモリから得られる第２の時間軸圧縮映像信号が、第２の映像信号の各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分のうちの奇数フィールド期間分のみに基づくものとなってしまい、斯かる第２の時間軸圧縮映像信号を含む二画面画像表示用映像信号に基づいて画像表示装置により表示される二画面画像のうちの、第２の時間軸圧縮映像信号に基づく画像が、垂直解像度が低下し、動きが不自然なものとなってしまう虞がある。
【００１５】
斯かる点に鑑み、本発明は、ラインメモリ部を用いて、第１の映像信号をその各ライン期間分が略１／２ライン期間に時間軸圧縮されたものとなすことにより、第１の時間軸圧縮映像信号を得るとともに、第１の映像信号に含まれる同期信号を基準タイミングを設定するものとしたもとで、フレームメモリ部を用いて第２の映像信号をその各フレーム期間毎に各ライン期間分が略１／２ライン期間に時間軸圧縮されたものとなすことにより、第２の時間軸圧縮映像信号を得て、第１の時間軸圧縮映像信号と第２の時間軸圧縮映像信号とを合成することにより二画面画像表示用映像信号を得るにあたり、第１の映像信号及び第２の映像信号とされる二つの映像信号の一方がノンインターレース信号であって他方がインターレース信号である場合においても、それら二つの映像信号に基づいて形成される二画面画像表示用映像信号を、それに基づいて画像表示部により表示される二画面画像のいずれもが、垂直解像度の低下を生じることなく、動きが不自然な画像等とされないものとなすことができる画像表示装置を提供する。
【００１６】
【課題を解決するための手段】
本発明に係る画像表示装置は、第１及び第２の映像信号とされる二つの映像信号が供給される第１及び第２の映像信号入力端部と、第１の映像信号の各ライン期間分についての時間軸圧縮読出しがなされて形成される第１の１／２ライン期間分の映像信号が順次間欠的に得られるラインメモリ部と、第２の映像信号の各フレーム期間分に含まれるライン期間分についての時間軸圧縮読出しがなされて形成される第２の１／２ライン期間分の映像信号が順次間欠的に得られるフレームメモリ部と、ラインメモリ部から得られる第１の１／２ライン期間分の映像信号とフレームメモリ部から得られる第２の１／２ライン期間分の映像信号とを取り出して、表示用映像信号を形成する信号選択部と、信号選択部から得られる表示用映像信号に応じて、第１及び第２の映像信号の各々があらわす画像に夫々対応する二画面画像を表示する二画面画像表示部とが備えられたもとで、第１及び第２の映像信号入力端部に供給される二つの映像信号の一方がノンインターレース信号であって他方がインターレース信号であるとき、二つの映像信号のうちのインターレース信号である方のものを常時第１の映像信号となすべく、二つの映像信号についての伝送状態を制御する信号伝送制御部が設けられて構成される。
【００１７】
上述の如くに構成される本発明に係る画像表示装置にあっては、信号伝送制御部により、第１の映像信号入力端部に供給される映像信号がインターレース信号であって、第２の映像信号入力端部に供給される映像信号がノンインターレース信号であるときには、第１の映像信号入力端部に供給されるインターレース信号である映像信号が、第１の映像信号とされてラインメモリ部に供給されるとともに、第２の映像信号入力端部に供給されるノンインターレース信号である映像信号が、第２の映像信号とされてフレームメモリ部に供給され、また、第１の映像信号入力端部に供給される映像信号がノンインターレース信号であって、第２の映像信号入力端部に供給される映像信号がインターレース信号であるときには、第２の映像信号入力端部に供給されるインターレース信号である映像信号が、第１の映像信号とされてラインメモリ部に供給されるとともに、第１の映像信号入力端部に供給されるノンインターレース信号である映像信号が、第２の映像信号とされてフレームメモリ部に供給されることになる、第１及び第２の映像信号入力端部に供給される二つの映像信号についての伝送制御が行われる。
【００１８】
それにより、第１及び第２の映像信号入力端部に供給される二つの映像信号の一方がノンインターレース信号であって他方がインターレース信号である場合には、常時、二つの映像信号のうちのインターレース信号である方のものが、第１の映像信号とされ、ラインメモリ部において各ライン期間分についての時間軸圧縮読出しがなされて第１の１／２ライン期間分の映像信号を形成するものとされるとともに、二つの映像信号のうちのノンインターレース信号である方のものが、第２の映像信号とされ、フレームメモリ部において各フレーム期間分に含まれるライン期間分についての時間軸圧縮読出しがなされて第２の１／２ライン期間分の映像信号を形成するものとされる。
【００１９】
その結果、ラインメモリ部から得られる第１の１／２ライン期間分の映像信号とフレームメモリ部から得られる第２の１／２ライン期間分の映像信号とが供給される信号選択部からの表示用映像信号（二画面画像表示用映像信号）は、第１の映像信号、即ち、第１及び第２の映像信号入力端部に供給される二つの映像信号のうちのインターレース信号である方のものが基準とされて形成されることになる。従って、このような二画面画像表示用映像信号に応じて二画面画像表示部により表示される二画面画像においては、インターレース信号とされる第１の映像信号があらわす画像が、その各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分のうちの一方のみに基づくものとされることになる事態が回避され、必ずその各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分の両者に基づくものとされて、二画面画像を形成する二つの画像の夫々が、垂直解像度の低下を生じることなく、また、動きが不自然なものとされることなく、適正に得られることになる。
【００２０】
【発明の実施の形態】
図１は、本発明に係る画像表示装置の一例を示す。
【００２１】
図１に示される例においては、映像信号入力端子１０及び１１に互いに独立した二つの映像信号ＳＶ１及びＳＶ２が供給される。その際、映像信号ＳＶ１が映像信号入力端子１０に供給されるとともに映像信号ＳＶ２が映像信号入力端子１１に供給される状態、あるいは、映像信号ＳＶ１が映像信号入力端子１１に供給されるとともに映像信号ＳＶ２が映像信号入力端子１０に供給される状態とされる。映像信号ＳＶ１及びＳＶ２は、それらのうちの一方、例えば、映像信号ＳＶ１がインターレース信号であって、それらのうちの他方、即ち、映像信号ＳＶ２がノンインターレース信号である関係にあるものとされる。
【００２２】
映像信号入力端子１０及び１１からの映像信号ＳＶ１及びＳＶ２は、映像信号選択制御部１２に供給される。映像信号選択制御部１２は、映像信号ＳＶ１及びＳＶ２のうちのインターレース信号である映像信号ＳＶ１を、それが映像信号入力端子１０を通じて供給されるとき及び映像信号入力端子１１を通じて供給されるときのいずれにおいても、第１の映像信号として、アナログ／ディジタル変換部（Ａ／Ｄ変換部）１３に供給するとともに、映像信号ＳＶ１及びＳＶ２のうちのノンインターレース信号である映像信号ＳＶ２を、それが映像信号入力端子１１を通じて供給されるとき及び映像信号入力端子１０を通じて供給されるときのいずれにおいても、第２の映像信号として、Ａ／Ｄ変換部１４に供給することになる、映像信号ＳＶ１及びＳＶ２についての伝送制御を行う。
【００２３】
Ａ／Ｄ変換部１３に供給された映像信号ＳＶ１は、Ａ／Ｄ変換部１３においてディジタル化され、ディジタル映像信号ＤＶ１とされてラインメモリ部１５に供給される。Ａ／Ｄ変換部１４に供給された映像信号ＳＶ２は、Ａ／Ｄ変換部１４においてディジタル化され、ディジタル映像信号ＤＶ２とされてフレームメモリ部１６に供給される。フレームメモリ部１６は、フィールドメモリ部１７とフィールドメモリ部１８とによって構成されている。
【００２４】
また、映像信号選択制御部１２から得られる映像信号ＳＶ１が、同期信号分離部１９に供給されるとともに、映像信号選択制御部１２からの映像信号ＳＶ２が、同期信号分離部２０に供給される。同期信号分離部１９においては、映像信号ＳＶ１からそれに含まれる水平同期信号（ライン同期信号）ＰＨ１及び垂直同期信号（フィールド同期信号）ＰＶ１が分離され、それらがタイミング信号形成部２１に供給される。同様に、同期信号分離部２０においては、映像信号ＳＶ２からそれに含まれる水平同期信号ＰＨ２及び垂直同期信号ＰＶ２が分離され、それらがタイミング信号形成部２２に供給される。
【００２５】
さらに、映像信号入力端子１０からの映像信号ＳＶ１及び映像信号入力端子１１からの映像信号ＳＶ２の両者、もしくは、映像信号入力端子１０からの映像信号ＳＶ２及び映像信号入力端子１１からの映像信号ＳＶ１の両者が、インターレース状態識別部２３に供給される。インターレース状態識別部２３においては、映像信号入力端子１０からの映像信号（映像信号ＳＶ１もしくは映像信号ＳＶ２）についてのインターレース信号であるかノンインターレース信号であるかの識別、及び、映像信号入力端子１１からの映像信号（映像信号ＳＶ２もしくは映像信号ＳＶ１）についてのインターレース信号であるかノンインターレース信号であるかの識別が行われる。そして、識別結果をあらわす識別信号ＣＭが、インターレース状態識別部２３からタイミング信号形成部２１に供給される。
【００２６】
インターレース状態識別部２３から得られる識別信号ＣＭは、映像信号入力端子１０からの映像信号がインターレース信号であって、映像信号入力端子１１からの映像信号がノンインターレース信号であるとき、即ち、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるとき、例えば、正極性を有する信号とされ、また、映像信号入力端子１０からの映像信号がノンインターレース信号であって、映像信号入力端子１１からの映像信号がインターレース信号であるとき、即ち、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるとき、例えば、負極性を有する信号とされる。
【００２７】
なお、映像信号入力端子１０からの映像信号及び映像信号入力端子１１からの映像信号の両者がインターレース信号もしくはノンインターレース信号であるとき、即ち、例えば、映像信号入力端子１０及び１１の両者に映像信号ＳＶ１が供給されている状態、もしくは、映像信号入力端子１０及び１１の両者に映像信号ＳＶ２が供給されている状態がとられるときには、インターレース状態識別部２３からの識別信号ＣＭは、例えば、正極性を有するものとされる。
【００２８】
タイミング信号形成部２１にあっては、同期信号分離部１９からの水平同期信号ＰＨ１及び垂直同期信号ＰＶ１に同期するものとされる、ラインメモリ部１５に対する書込み用タイミング信号ＷＬ及び読出し用タイミング信号ＲＬ，フィールドメモリ部１７に対する読出し用タイミング信号ＲＦ１，フィールドメモリ部１８に対する読出し用タイミング信号ＲＦ２、及び、選択制御信号ＳＳ，ＳＭ及びＳＮが形成される。その際、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しているときには、ラインメモリ部１５に供給される読出し用タイミング信号ＲＬが、ラインメモリ部１５からそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の前半の略１／２ライン期間において行うためのものとされ、また、フィールドメモリ部１７に供給される読出し用タイミング信号ＲＦ１が、フィールドメモリ部１７からのそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の後半の略１／２ライン期間において行うためのものとされるとともに、フィールドメモリ部１８に供給される読出し用タイミング信号ＲＦ２が、フィールドメモリ部１８からのそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の後半の略１／２ライン期間において行うためのものとされる。
【００２９】
一方、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しているときには、ラインメモリ部１５に供給される読出し用タイミング信号ＲＬが、ラインメモリ部１５からそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の後半の略１／２ライン期間において行うためのものとされ、また、フィールドメモリ部１７に供給される読出し用タイミング信号ＲＦ１が、フィールドメモリ部１７からのそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の前半の略１／２ライン期間において行うためのものとされるとともに、フィールドメモリ部１８に供給される読出し用タイミング信号ＲＦ２が、フィールドメモリ部１８からのそれに書き込まれた信号についての時間軸圧縮読出しを、映像信号ＳＶ１における各ライン期間内の前半の略１／２ライン期間において行うためのものとされる。
【００３０】
さらに、タイミング信号形成部２１においては、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しているとき、低レベルをとる選択制御信号ＳＳと選択制御信号ＳＭとが送出され、それに対して、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しているときには、高レベルをとる選択制御信号ＳＳと選択制御信号ＳＮとが送出される。
【００３１】
タイミング信号形成部２１から得られる選択制御信号ＳＳは、映像信号選択制御部１２に供給される。映像信号選択制御部１２は、選択制御信号ＳＳが低レベルをとるとき、従って、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しており、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるとき、映像信号入力端子１０からの映像信号ＳＶ１をＡ／Ｄ変換部１３に供給するとともに映像信号入力端子１１からの映像信号ＳＶ２をＡ／Ｄ変換部１４に供給する。また、映像信号選択制御部１２は、選択制御信号ＳＳが高レベルをとるとき、従って、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しており、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるとき、映像信号入力端子１０からの映像信号ＳＶ２をＡ／Ｄ変換部１４に供給するとともに映像信号入力端子１１からの映像信号ＳＶ１をＡ／Ｄ変換部１３に供給する。
【００３２】
タイミング信号形成部２２にあっては、同期信号分離部２０からの水平同期信号ＰＨ２及び垂直同期信号ＰＶ２に同期するものとされる、フィールドメモリ部１７に対する書込み用タイミング信号ＷＦ１及びフィールドメモリ部１８に対する書込み用タイミング信号ＷＦ２が形成される。フィールドメモリ部１７に供給される書込み用タイミング信号ＷＦ１は、フィールドメモリ部１７に対するディジタル映像信号ＤＶ２の各フレーム期間分を形成する二つのフィールド期間分のうちの一方の書込みを順次行うためのものとされ、また、フィールドメモリ部１８に供給される書込み用タイミング信号ＷＦ２は、フィールドメモリ部１８に対するディジタル映像信号ＤＶ２の各フレーム期間分を形成する二つのフィールド期間分のうちの他方の書込みを順次行うためのものとされる。
【００３３】
Ａ／Ｄ変換部１３からのディジタル映像信号ＤＶ１が供給されるラインメモリ部１５においては、タイミング信号形成部２１からの書込み用タイミング信号ＷＬ及び読出し用タイミング信号ＲＬが供給され、書込み用タイミング信号ＷＬに応じて、ディジタル映像信号ＤＶ１が１ライン期間分ずつ順次書き込まれるとともに、読出し用タイミング信号ＲＬに応じて、書き込まれた各ライン期間分のディジタル映像信号ＤＶ１が、略１／２ライン期間に相当する読出し時間をもって時間軸圧縮されて読み出される。
【００３４】
その際、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるときには、読出し用タイミング信号ＲＬが、略１／２ライン期間に相当する読出し時間を、その開始時点が読み出されるディジタル映像信号ＤＶ１の１ライン期間分についての書込み時間の終了時点と一致する、映像信号ＳＶ１における各ライン期間分の前半の略１／２ライン期間とするものとされる。また、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときには、読出し用タイミング信号ＲＬが、略１／２ライン期間に相当する読出し時間を、その終了時点が読み出されるディジタル映像信号ＤＶ１の１ライン期間分についての書込み時間の終了時点と一致する、映像信号ＳＶ１における各ライン期間分の後半の略１／２ライン期間とするものとされる。
【００３５】
従って、ラインメモリ部１５におけるディジタル映像信号ＤＶ１についての書込み及び時間軸圧縮読出しは、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるときには、図２（横軸：時間，縦軸：ラインメモリ・アドレス）において破線により示される如くに、ディジタル映像信号ＤＶ１の各ライン期間分が順次書き込まれるとともに、図２において実線により示される如くにして、書き込まれた各ライン期間分が時間軸圧縮されて読み出される状態のもとに行われる。即ち、ディジタル映像信号ＤＶ１の各ライン期間分の時間軸圧縮読出しが、当該ライン期間分の全部が書き込まれた時点で開始され、書込み速度の略２倍の速度をもって行われて、開始後略１／２ライン期間が経過した時点において終了するようにされる。
【００３６】
また、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときには、図３（横軸：時間，縦軸：ラインメモリ・アドレス）において破線により示される如くに、ディジタル映像信号ＤＶ１の各ライン期間分が順次書き込まれるとともに、図３において実線により示される如くにして、書き込まれた各ライン期間分が時間軸圧縮されて読み出される状態のもとに行われる。即ち、ディジタル映像信号ＤＶ１の各ライン期間分の時間軸圧縮読出しが、当該ライン期間分の略１／２が書き込まれた時点で開始され、書込み速度の略２倍の速度をもって行われて、開始後略１／２ライン期間が経過した時点において、当該ライン期間分の全部の書込みの終了と共に終了するようにされる。
【００３７】
その結果、ラインメモリ部１５からの各ライン期間分の時間軸圧縮読出しは、略１／２ライン期間に相当する時間ずつ、略１／２ライン期間に相当する間隔をおいて、間欠的に行われることになり、ラインメモリ部１５から、ディジタル映像信号ＤＶ１の各ライン期間分が略１／２ライン期間に相当する時間内のディジタル映像信号に時間軸圧縮されて形成される１／２ライン期間ディジタル映像信号ＤＸ１が、順次間欠的に得られる。
【００３８】
一方、Ａ／Ｄ変換部１４からのディジタル映像信号ＤＶ２が供給されるフレームメモリ部１６においては、ディジタル映像信号ＤＶ２がフィールドメモリ部１７及びフィールドメモリ部１８の両者に供給される。そして、フィールドメモリ部１７には、タイミング信号形成部２２からの書込み用タイミング信号ＷＦ１と、タイミング信号形成部２１からの読出し用タイミング信号ＲＦ１とが供給される。
【００３９】
それにより、フィールドメモリ部１７においては、書込み用タイミング信号ＷＦ１に応じて、ディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの一方が、それに含まれる複数のライン期間分ずつ順次書き込まれるとともに、読出し用タイミング信号ＲＦ１に応じて、書き込まれた各ライン期間分が、映像信号ＳＶ１における略１／２ライン期間に相当する読出し時間をもって時間軸圧縮されて読み出される。また、フィールドメモリ部１８においては、書込み用タイミング信号ＷＦ２に応じて、ディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの他方が、それに含まれる複数のライン期間分ずつ順次書き込まれるとともに、読出し用タイミング信号ＲＦ２に応じて、書き込まれた各ライン期間分が、映像信号ＳＶ１における略１／２ライン期間に相当する読出し時間をもって時間軸圧縮されて読み出される。即ち、フィールドメモリ部１７及び１８において、ディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分の各々に含まれる各ライン期間分についての時間軸圧縮読出しが行われるのである。
【００４０】
斯かる際、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるときには、読出し用タイミング信号ＲＦ１に応じてなされる、フィールドメモリ部１７からのディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの一方に含まれる各ライン期間分についての時間軸圧縮読出しが、映像信号ＳＶ１における各ライン期間内の後半の略１／２ライン期間において行われるとともに、読出し用タイミング信号ＲＦ２に応じてなされる、フィールドメモリ部１８からのディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの他方に含まれる各ライン期間分についての時間軸圧縮読出しが、映像信号ＳＶ１における各ライン期間内の後半の略１／２ライン期間において行われる。
【００４１】
また、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しているとき、即ち、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときには、読出し用タイミング信号ＲＦ１に応じてなされる、フィールドメモリ部１７からのディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの一方に含まれる各ライン期間分についての時間軸圧縮読出しが、映像信号ＳＶ１における各ライン期間内の前半の略１／２ライン期間において行われるとともに、読出し用タイミング信号ＲＦ２に応じてなされる、フィールドメモリ部１８からのディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの他方に含まれる各ライン期間分についての時間軸圧縮読出しが、映像信号ＳＶ１における各ライン期間内の前半の略１／２ライン期間において行われる。
【００４２】
その結果、フィールドメモリ部１７から、ディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの一方に含まれるライン期間分が、映像信号ＳＶ１における略１／２ライン期間に相当する時間内のディジタル映像信号に時間軸圧縮されて形成されることになる１／２ライン期間ディジタル映像信号ＤＸ２Ｏが、順次間欠的に得られるとともに、フィールドメモリ部１８から、ディジタル映像信号ＤＶ２における各フレーム期間分を形成する二つのフィールド期間分のうちの他方に含まれるライン期間分が、映像信号ＳＶ１における略１／２ライン期間に相当する時間内のディジタル映像信号に時間軸圧縮されて形成されることになる１／２ライン期間ディジタル映像信号ＤＸ２Ｅが、順次間欠的に得られる。
【００４３】
ラインメモリ部１５から得られる１／２ライン期間ディジタル映像信号ＤＸ１は、ディジタル映像信号選択制御部２４に供給され、また、フレームメモリ部１６を形成するフィールドメモリ部１７及びフィールドメモリ部１８から夫々得られる１／２ライン期間ディジタル映像信号ＤＸ２Ｏ及び１／２ライン期間ディジタル映像信号ＤＸ２Ｅは、１／２ライン期間ディジタル映像信号ＤＸ２として、ディジタル映像信号選択制御部２４に供給される。そして、ディジタル映像信号選択制御部２４には、タイミング信号形成部２１からの選択制御信号ＳＳが供給される。
【００４４】
ディジタル映像信号選択制御部２４は、タイミング信号形成部２１からの選択制御信号ＳＳが低レベルをとるとき、従って、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しており、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるとき、ラインメモリ部１５からの１／２ライン期間ディジタル映像信号ＤＸ１を、信号選択部２５の選択接点２５Ａに供給するとともに、フレームメモリ部１６からの１／２ライン期間ディジタル映像信号ＤＸ２を、信号選択部２５の選択接点２５Ｃに供給し、また、タイミング信号形成部２１からの選択制御信号ＳＳが高レベルをとるとき、従って、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しており、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるとき、ラインメモリ部１５からの１／２ライン期間ディジタル映像信号ＤＸ１を、信号選択部２５の選択接点２５Ｃに供給するとともに、フレームメモリ部１６からの１／２ライン期間ディジタル映像信号ＤＸ２を、信号選択部２５の選択接点２５Ａに供給する動作を行う。そして、信号選択部２５における選択接点２５Ａと選択接点２５Ｃとの間に設けられた選択接点２５Ｂには、画像ミュート信号発生部２６からのディジタル画像ミュート信号ＤＭが供給される。
【００４５】
信号選択部２５は、タイミング信号形成部２１からの選択制御信号ＳＭと選択制御信号ＳＮとの両者により制御される。そして、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しており、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるときには、タイミング信号形成部２１から選択制御信号ＳＭが信号選択部２５に供給される。選択制御信号ＳＭが供給される信号選択部２５にあっては、映像信号ＳＶ１の奇数フィールド期間及び偶数フィールド期間の夫々に対応する期間において、映像信号ＳＶ１における略１／２ライン期間だけ可動接点２５Ｄが選択接点２５Ａに接続され、その後、極めて短時間だけ可動接点２５Ｄが選択接点２５Ｂに接続され、さらに、映像信号ＳＶ１における略１／２ライン期間だけ可動接点２５Ｄが選択接点２５Ｃに接続される状態が繰り返される状態がとられる。
【００４６】
それにより、信号選択部２５においては、映像信号ＳＶ１における各奇数フィールド期間に対応して、選択接点２５Ａに供給される１／２ライン期間ディジタル映像信号ＤＸ１が略１／２ライン期間だけ可動接点２５Ｄに取り出され、それに続いて、選択接点２５Ｂに供給される画像ミュート信号ＤＭが極めて短時間可動接点２５Ｄに取り出された後、選択接点２５Ｃに供給されるフレームメモリ部１６におけるフィールドメモリ部１７からの１／２ライン期間ディジタル映像信号ＤＸ２Ｏが略１／２ライン期間だけ可動接点２５Ｄに取り出される状態が繰り返される。それにより、信号選択部２５における可動接点２５Ｄに、奇数フィールド期間分のディジタル映像信号が得られる。
【００４７】
また、映像信号ＳＶ１における各偶数フィールド期間に対応して、選択接点２５Ａに供給される１／２ライン期間ディジタル映像信号ＤＸ１が略１／２ライン期間だけ可動接点２５Ｄに取り出され、それに続いて、選択接点２５Ｂに供給される画像ミュート信号ＤＭが極めて短時間可動接点２５Ｄに取り出された後、選択接点２５Ｃに供給されるフレームメモリ部１６におけるフィールドメモリ部１８からの１／２ライン期間ディジタル映像信号ＤＸ２Ｅが略１／２ライン期間だけ可動接点２５Ｄに取り出される状態が繰り返される。それにより、信号選択部２５における可動接点２５Ｄに、偶数フィールド期間分のディジタル映像信号が得られる。
【００４８】
これに対して、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しており、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときには、タイミング信号形成部２１から選択制御信号ＳＮが信号選択部２５に供給される。選択制御信号ＳＮが供給される信号選択部２５にあっては、映像信号ＳＶ１の奇数フィールド期間及び偶数フィールド期間の夫々に対応する期間において、映像信号ＳＶ１における略１／２ライン期間だけ可動接点２５Ｄが選択接点２５Ａに接続され、その後、極めて短時間だけ可動接点２５Ｄが選択接点２５Ｂに接続され、さらに、映像信号ＳＶ１における略１／２ライン期間だけ可動接点２５Ｄが選択接点２５Ｃに接続される状態が繰り返される状態がとられる。
【００４９】
それにより、信号選択部２５においては、映像信号ＳＶ１における各奇数フィールド期間に対応して、選択接点２５Ａに供給されるフレームメモリ部１６におけるフィールドメモリ部１７からの１／２ライン期間ディジタル映像信号ＤＸ２Ｏが略１／２ライン期間だけ可動接点２５Ｄに取り出され、それに続いて、選択接点２５Ｂに供給される画像ミュート信号ＤＭが極めて短時間可動接点２５Ｄに取り出された後、選択接点２５Ｃに供給される１／２ライン期間ディジタル映像信号ＤＸ１が略１／２ライン期間だけ可動接点２５Ｄに取り出される状態が繰り返される。それにより、信号選択部２５における可動接点２５Ｄに、奇数フィールド期間分のディジタル映像信号が得られる。
【００５０】
また、映像信号ＳＶ１における各偶数フィールド期間に対応して、選択接点２５Ａに供給されるフレームメモリ部１６におけるフィールドメモリ部１８からの１／２ライン期間ディジタル映像信号ＤＸ２Ｅが略１／２ライン期間だけ可動接点２５Ｄに取り出されるとともに、それに続いて、選択接点２５Ｂに供給される画像ミュート信号ＤＭが極めて短時間可動接点２５Ｄに取り出された後、選択接点２５Ｃに供給される１／２ライン期間ディジタル映像信号ＤＸ１が略１／２ライン期間だけ可動接点２５Ｄに取り出される状態が繰り返される。それにより、信号選択部２５における可動接点２５Ｄに、偶数フィールド期間分のディジタル映像信号が得られる。
【００５１】
このようにして、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しており、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるとき、及び、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しており、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときの夫々において、信号選択部２５の可動接点２５Ｄに導出される、奇数フィールド期間分のディジタル映像信号及び偶数フィールド期間分のディジタル映像信号は、ディジタル／アナログ変換部（Ｄ／Ａ変換部）２７に供給されて、アナログ化が施され、二画面画像表示用映像信号ＳＺとされる。
【００５２】
Ｄ／Ａ変換部２７から得られる二画面画像表示用映像信号ＳＺは、低域通過フィルタ（ＬＰＦ）２８を通じてノイズ成分が除去された後、二画面画像表示部２９に供給される。二画面画像表示部２９は、ライン走査とフィールド走査とが行われる画像表示面を有したものとされ、その画像表示面に、映像信号ＳＶ１があらわす画像の画面と映像信号ＳＶ２があらわす画像の画面とが、垂直方向に伸びる境界線を成す、ディジタル画像ミュート信号ＤＭに基づく画像ミュート部を挾んで、左右方向に相互隣接配置されるものとして形成される。即ち、二画面画像表示部２９において、二画面画像表示用映像信号ＳＺに基づく二画面画像表示が行われるのであり、インターレース状態識別部２３からの識別信号ＣＭが正極性を有しており、映像信号入力端子１０に映像信号ＳＶ１が供給されているとともに映像信号入力端子１１に映像信号ＳＶ２が供給されている状態にあるときには、図４に示される如く、ディジタル画像ミュート信号ＤＭに基づく縦線状画像ミュート部ＺＭにより区画された二画面のうちの左側に映像信号ＳＶ１があらわす画像Ｉが表示されるとともに、二画面のうちの右側に映像信号ＳＶ２があらわす画像Ｎが表示される状態がとられ、また、インターレース状態識別部２３からの識別信号ＣＭが負極性を有しており、映像信号入力端子１０に映像信号ＳＶ２が供給されているとともに映像信号入力端子１１に映像信号ＳＶ１が供給されている状態にあるときには、図５に示される如く、ディジタル画像ミュート信号ＤＭに基づく縦線状画像ミュート部ＺＭにより区画された二画面のうちの左側に映像信号ＳＶ２があらわす画像Ｎが表示されるとともに、二画面のうちの右側に映像信号ＳＶ１があらわす画像Ｉが表示される状態がとられる。
【００５３】
従って、このようにして二画面画像表示部２９において表示される二画面画像は、インターレース信号である映像信号ＳＶ１があらわす画像Ｉが、その各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分のうちの一方のみに基づくものとされることになる事態が回避され、必ずその各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分の両者に基づくものとされ、それにより、二画面画像を形成する二つの画像の夫々が、動きが不自然なものとされることなく、適正に得られることになる。また、二画面画像表示部２９において表示される二画面画像は、常時、映像信号入力端子１０に供給された映像信号ＳＶ１もしくはＳＶ２があらわす画像が左側に配されるとともに、映像信号入力端子１１に供給された映像信号ＳＶ２もしくはＳＶ１があらわす画像が右側に配されて構成されることになり、装置の使用者が混乱を生じる事態が回避される。
【００５４】
斯かるもとで、映像信号選択制御部１２，タイミング信号形成部２１，インターレース状態識別部２３等を含む部分は、映像信号入力端子１０及び１１に供給される映像信号ＳＶ１及びＳＶ２のうちの、インターレース信号である方のものである映像信号ＳＶ１を、常時、Ａ／Ｄ変換部１３に供給される第１の映像信号となすべく、映像信号ＳＶ１及びＳＶ２についての伝送状態を制御する信号伝送制御部を構成している。
【００５５】
【発明の効果】
以上の説明から明らかな如くに、本発明に係る画像表示装置にあっては、第１の映像信号の各フレーム期間分に含まれる複数のライン期間分を、ラインメモリ部を用いて時間軸圧縮することにより第１の時間軸圧縮信号を得るとともに、第２の映像信号の各フレーム期間分に含まれる複数のライン期間分を、フレームメモリ部を用いて、第１の映像信号の同期信号に同期したタイミングをもって時間軸圧縮し、第１の時間軸圧縮信号に同期した第２の時間軸圧縮信号を得て、第１及び第２の時間軸圧縮信号を合成することにより二画面画像表示用映像信号を得るにあたり、第１及び第２の映像信号とされる二つの映像信号が一方がノンインターレース信号で他方がインターレース信号とされるときには、常時、二つの映像信号のうちのインターレース信号である方のものを第１の映像信号とすべく、二つの映像信号についての伝送制御が行われる。その結果、得られる二画面画像表示用映像信号が、第１及び第２の映像信号とされる二つの映像信号のうちのインターレース信号である方のものが基準とされて形成されることになる。
【００５６】
それゆえ、このような二画面画像表示用映像信号に応じて二画面画像表示部により表示される二画面画像においては、インターレース信号とされる第１の映像信号があらわす画像が、その各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分のうちの一方のみに基づくものとされることになる事態が回避され、必ずその各フレーム期間分を形成する奇数フィールド期間分及び偶数フィールド期間分の両者に基づくものとされて、二画面画像を形成する二つの画像の夫々が、動きが不自然なものとされることなく、適正に得られることになる。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の一例を示すブロック構成図である。
【図２】図１に示される例の動作説明に供されるタイムチャートである。
【図３】図１に示される例の動作説明に供されるタイムチャートである。
【図４】図１に示される例の動作説明に供される二画面画像表示状態を示す概念図である。
【図５】図１に示される例の動作説明に供される二画面画像表示状態を示す概念図である。
【図６】ラインメモリを用いた映像信号の時間軸圧縮の説明に供されるタイムチャートである。
【図７】フレームメモリを用いた映像信号の時間軸圧縮の説明に供されるタイムチャートである。
【符号の説明】
１０，１１映像信号入力端子
１２映像信号選択制御部
１３，１４Ａ／Ｄ変換部
１５ラインメモリ部
１６フレームメモリ部
１７，１８フィールドメモリ部
１９，２０同期信号分離部
２１，２２タイミング信号形成部
２３インターレース状態識別部
２４ディジタル映像信号選択制御部
２５信号選択部
２６画像ミュート信号発生部
２７Ｄ／Ａ変換部
２８ＬＰＦ
２９二画面画像表示部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image display device that displays an image represented by each of two independent video signals on a display surface of one image display unit as a two-screen image.
[0002]
[Prior art]
A two-screen image display system that displays images represented by two independent video signals on an image display surface using one image display device has been proposed as a part of diversification of image information provision. . In such a two-screen image display system, for example, an image display device having an image display surface on which horizontal scanning (line scanning) and vertical scanning (field scanning) are performed is used. On the surface, screens of images represented by each of the two video signals are formed as being arranged adjacent to each other in the line scanning direction, that is, in the left-right direction.
[0003]
As described above, when displaying a two-screen image in which two screens are arranged adjacent to each other in the left-right direction on the image display surface of the image display device, for example, the dimensions of the two screens in the line scanning direction are substantially equal. Therefore, an image represented by the first video signal, which is one of the two video signals, is displayed on the left half of the image display surface, and the two video signals of the two video signals are displayed on the right half of the image display surface. Assuming that an image represented by the other second video signal is displayed, the display video signal supplied to the image display device has each line period corresponding to one line period (1H) of the first video signal. Time-axis-compressed video signal obtained by compressing the time-axis of the first video signal into approximately 1/2 line period (0.5 H) and the time-axis compressed video obtained by compressing one line period of the second video signal into approximately 1/2 line period Combine with signal to form Need to be done.
[0004]
In order to obtain such a two-screen image display video signal, for example, a first video signal is divided into each line period using a line memory capable of writing and reading for one line period of the video signal. Is processed so as to be time-axis-compressed in approximately 1/2 line period, thereby obtaining a first time-axis-compressed video signal, and two 1-field periods (1V) of the video signal (odd field period). The second video signal is transferred for each frame period by using a frame memory that can be written and read for one frame period (2V) formed continuously for each frame period. The second time-axis compressed video signal is obtained by performing processing so that the minutes are compressed on the time axis in approximately 1/2 line period, and the first time-axis compressed video signal and the second time-axis compressed video signal are obtained. Combine with Approach is taken.
[0005]
To obtain the first time-axis compressed video signal, the first video signal is sequentially written to the line memory for one line period, and the written video signal for each one line period is written from the line memory. The reading is performed with a reading time corresponding to approximately 1/2 line period, and at this time, the reading time is selected such that the start time coincides with the end time of the writing time for one line period of the first video signal. . That is, as shown by broken lines in FIG. 6 (horizontal axis: time, vertical axis: line memory address), each line period of the first video signal is sequentially written to the line memory, and in FIG. As shown, each written line period is read. In FIG. 6, reading for each line period indicated by a solid line is started at the time when writing for the line period is completed, and is performed at approximately twice the writing speed, and substantially for the line period. Is completed approximately 1/2 line period after the completion of the writing of the whole. Therefore, the reading for each line period from the line memory is performed intermittently at intervals corresponding to approximately 1/2 line period at intervals corresponding to approximately 1/2 line period. Thereby, a first time-axis compressed video signal is obtained from the line memory.
[0006]
To obtain the second time-axis compressed video signal, an odd field period and an even field period forming each frame period of the second video signal are sequentially written into the frame memory. Then, the video signal for each line period included in each frame period of the second video signal written therein is read from the frame memory with a read time corresponding to approximately 1/2 line period. Thereby, a time axis compressed video signal for each frame period of the second video signal is obtained as a second time axis compressed video signal from the frame memory.
[0007]
In this way, the first time-axis compressed video signal obtained from the line memory and the second time-axis compressed video signal obtained from the frame memory are, for example, 各 each of the first time-axis compressed video signal. The 期間 line periods in the second time-axis compressed video signal are connected to the line periods, respectively, so that each line period is formed. Thereby, the first half of each line period is a first time-axis compressed video signal based on the first video signal, and the second half is a second time-axis compressed video signal based on the second video signal. A video signal for two-screen image display is formed.
[0008]
Under such circumstances, since the first video signal and the second video signal are independent of each other and are not in a mutually synchronized state, the first video signal and the second video signal are not synchronized with each other. The state of synchronization between the axis compressed video signal and the second time axis compressed video signal becomes a problem. Therefore, for example, the writing of the first video signal to the line memory is performed in accordance with the timing signal formed based on the synchronization signal included in the first video signal, and the frame memory of the second video signal is written. Is written in accordance with a timing signal formed on the basis of a synchronization signal included in the second video signal, while reading from the line memory for each line period of the first video signal, and The reading of each line period included in each frame period of the second video signal from the frame memory is performed in accordance with the timing signal formed based on the synchronization signal included in the first video signal. A first time axis compressed video signal obtained from the line memory and a second time obtained from the frame memory. Compressed video signal and is placed in a mutually synchronized state.
[0009]
In this manner, with respect to the second video signal, writing to the memory unit is performed according to the timing signal formed based on the synchronization signal included in the second video signal, and is written every line period from the memory unit. Since reading is performed in accordance with a timing signal formed based on a synchronization signal included in the first video signal which is not synchronized with the second video signal, writing and reading of the second video signal are performed by using a frame. A memory is used.
[0010]
[Problems to be solved by the invention]
When the two-screen image display video signal is formed as described above, the writing of the second video signal for each frame period in the frame memory is performed by the synchronization signal included in the second video signal. The read operation for the line period included in each written frame period is performed based on the synchronization signal included in the first video signal written to the line memory. This is performed according to the timing signal formed. Therefore, when the first video signal is a non-interlaced signal that is not a video signal (interlaced signal) based on the interlaced system, and the second video signal is an interlaced signal, the interlaced signal written in the frame memory is stored in the frame memory. Is read out for the line period included in each frame period of the second video signal according to the timing signal formed based on the synchronization signal included in the first video signal which is a non-interlace signal. become.
[0011]
In this case, the first video signal that is a non-interlace signal has two field periods forming each frame period, and the first video signal has an odd field period that forms each frame period of the second video signal that is an interlace signal. There is no difference in the synchronous relationship as seen in the period for the even field period and the synchronous condition is the same. Therefore, in each frame period of the second video signal, which is an interlaced signal written from the frame memory, formed based on the synchronization signal included in the first video signal, which is a non-interlaced signal, The timing signal for reading the included line period is the same for each field period in the first video signal and is obtained.
[0012]
As a result, reading of the line period included in each frame period of the second video signal which is the interlace signal written therein from the frame memory is performed by the synchronization signal included in the first video signal which is the non-interlace signal. According to the timing signal formed based on this, the line period included in one of the two field periods forming each frame period of the second video signal written in the frame memory is repeatedly read. The reading is not performed for the line period included in the other of the two field periods forming the respective frame periods of the second video signal written in the frame memory. Become.
[0013]
That is, the writing of each frame period of the second video signal into the frame memory for each line period included therein is performed, for example, by a broken line in FIG. 7 (horizontal axis: time, vertical axis: frame memory line address). As shown by, the memory area corresponding to the line addresses 0 to Af (Af corresponds to the number of line periods in one frame period) is used for writing, and is also written from the frame memory. As shown by the solid line in FIG. 7, the reading of the second video signal for each line period included in each frame period is performed by reading the line address from 0 to Af / 2 (Af is a 1/2 frame period, that is, (Corresponding to the number of line periods in one field period) is repeated twice with the memory area corresponding to the read target as a read target. Therefore, in this case, of the line periods included in each frame period of the second video signal written in the frame memory, only those included in the odd field period are repeatedly read twice. The data included in the even field period is not read.
[0014]
Therefore, the second time-axis compressed video signal obtained from the frame memory is based on only the odd field period of the odd field period and the even field period forming each frame period of the second video signal. Of the two-screen image displayed by the image display device based on the two-screen image display video signal including the second time-axis compressed video signal. There is a risk that the vertical resolution of the image based on the image will be reduced and the motion will be unnatural.
[0015]
In view of such a point, the present invention uses the line memory unit to convert the first video signal into a signal obtained by compressing the time axis of each line period into approximately 1/2 line period, thereby achieving the first video signal. A time-base compressed video signal is obtained, and a synchronization signal included in the first video signal is set to a reference timing. By making each line period time-axis-compressed into approximately 1/2 line period, a second time-axis compressed video signal is obtained, and the first time-axis compressed video signal and the second time-axis compressed video signal are obtained. In obtaining a two-screen image display video signal by combining the video signal and the video signal, one of the two video signals, which are the first video signal and the second video signal, is a non-interlaced signal and the other is an interlaced signal. If it is Also, the two-screen image display video signal formed based on the two video signals, any of the two-screen image displayed by the image display unit based thereon, without lowering the vertical resolution In addition, the present invention provides an image display device capable of preventing an image having an unnatural motion or the like.
[0016]
[Means for Solving the Problems]
An image display device according to the present invention includes first and second video signal input terminals to which two video signals, which are first and second video signals, are supplied, and each line period of the first video signal. The video signal for the first される line period formed by performing the time axis compressed reading for the minute is sequentially included intermittently, and is included in each frame period of the second video signal. A frame memory unit in which video signals for a second ライン line period formed by performing time-axis compression reading for the line period are intermittently obtained, and a first 1/2 obtained from the line memory unit. A signal selection unit for extracting a video signal for two line periods and a video signal for a second half line period obtained from the frame memory unit to form a display video signal, and a display obtained from the signal selection unit According to the video signal The first and second video signals are supplied to the first and second video signal input terminals under the provision of a two-screen image display unit for displaying a two-screen image corresponding to an image represented by each of the first and second video signals. When one of the two video signals is a non-interlaced signal and the other is an interlaced signal, the two video signals are used so that the one of the two video signals which is the interlaced signal always becomes the first video signal. And a signal transmission control unit for controlling the transmission state of
[0017]
In the image display device according to the present invention configured as described above, the video signal supplied to the first video signal input terminal by the signal transmission control unit is an interlace signal, and the second video signal When the video signal supplied to the signal input terminal is a non-interlace signal, the video signal which is the interlace signal supplied to the first video signal input terminal is converted to the first video signal and stored in the line memory unit. The supplied video signal, which is a non-interlace signal supplied to the second video signal input terminal, is supplied to the frame memory unit as a second video signal, and is supplied to the first video signal input terminal. The video signal supplied to the second video signal input terminal is a non-interlace signal and the video signal supplied to the second video signal input terminal is an interlace signal. Is supplied to the line memory unit as a first video signal, and the video signal that is a non-interlace signal supplied to the first video signal input terminal is: Transmission control is performed on two video signals supplied to the first and second video signal input terminals, which are supplied to the frame memory unit as second video signals.
[0018]
Thereby, when one of the two video signals supplied to the first and second video signal input terminals is a non-interlace signal and the other is an interlace signal, the two video signals of the two video signals are always output. The one that is the interlaced signal is used as the first video signal, and the time axis compression reading for each line period is performed in the line memory unit to form the video signal for the first half line period. And the non-interlaced signal of the two video signals is used as the second video signal, and the frame memory unit reads and compresses the time axis for the line period included in each frame period. To form a video signal for the second half line period.
[0019]
As a result, the signal selector supplies the video signal for the first 1/2 line period obtained from the line memory unit and the video signal for the second 1/2 line period obtained from the frame memory unit. The display video signal (a dual-screen image display video signal) is a first video signal, that is, an interlace signal of two video signals supplied to the first and second video signal input terminals. Are formed on the basis of. Therefore, in the two-screen image displayed by the two-screen image display unit in response to such a two-screen image display video signal, an image represented by the first video signal that is an interlace signal is provided for each frame period. Is prevented from being based on only one of the odd field period and the even field period forming the frame period, and the odd field period and the even field period forming the respective frame periods are necessarily used. Based on both, each of the two images forming the two-screen image can be properly obtained without lowering the vertical resolution and without making the motion unnatural. Become.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows an example of an image display device according to the present invention.
[0021]
In the example shown in FIG. 1, two independent video signals SV1 and SV2 are supplied to video signal input terminals 10 and 11, respectively. At this time, the video signal SV1 is supplied to the video signal input terminal 10 and the video signal SV2 is supplied to the video signal input terminal 11, or the video signal SV1 is supplied to the video signal input terminal 11 and the video signal SV2 is supplied to the video signal input terminal 10. The video signals SV1 and SV2 are in such a relationship that one of them, for example, the video signal SV1 is an interlace signal, and the other of them, that is, the video signal SV2 is a non-interlace signal.
[0022]
The video signals SV1 and SV2 from the video signal input terminals 10 and 11 are supplied to a video signal selection control unit 12. The video signal selection control unit 12 outputs the video signal SV1, which is an interlace signal, of the video signals SV1 and SV2 when the video signal SV1 is supplied through the video signal input terminal 10 or when the video signal SV1 is supplied through the video signal input terminal 11. In this case, the video signal SV2, which is a non-interlace signal of the video signals SV1 and SV2, is supplied to the analog / digital converter (A / D converter) 13 as the first video signal. Regarding the video signals SV1 and SV2 to be supplied to the A / D converter 14 as the second video signal both when supplied through the input terminal 11 and when supplied through the video signal input terminal 10. Is performed.
[0023]
The video signal SV1 supplied to the A / D conversion unit 13 is digitized in the A / D conversion unit 13, converted into a digital video signal DV1, and supplied to the line memory unit 15. The video signal SV2 supplied to the A / D converter 14 is digitized in the A / D converter 14, converted into a digital video signal DV2, and supplied to the frame memory 16. The frame memory unit 16 includes a field memory unit 17 and a field memory unit 18.
[0024]
In addition, the video signal SV1 obtained from the video signal selection control unit 12 is supplied to the synchronization signal separation unit 19, and the video signal SV2 from the video signal selection control unit 12 is supplied to the synchronization signal separation unit 20. In the synchronizing signal separating section 19, a horizontal synchronizing signal (line synchronizing signal) PH1 and a vertical synchronizing signal (field synchronizing signal) PV1 included in the video signal SV1 are separated and supplied to the timing signal forming section 21. Similarly, in the synchronizing signal separating section 20, the horizontal synchronizing signal PH2 and the vertical synchronizing signal PV2 included in the video signal SV2 are separated and supplied to the timing signal forming section 22.
[0025]
Further, both the video signal SV1 from the video signal input terminal 10 and the video signal SV2 from the video signal input terminal 11 or the video signal SV2 from the video signal input terminal 10 and the video signal SV1 from the video signal input terminal 11 Both are supplied to the interlace state identification unit 23. The interlace state identification unit 23 identifies whether the video signal (video signal SV1 or SV2) from the video signal input terminal 10 is an interlace signal or a non-interlace signal, and The video signal (video signal SV2 or video signal SV1) is identified as an interlace signal or a non-interlace signal. Then, an identification signal CM representing the identification result is supplied from the interlace state identification unit 23 to the timing signal formation unit 21.
[0026]
The identification signal CM obtained from the interlace state identification unit 23 is such that the video signal from the video signal input terminal 10 is an interlace signal and the video signal from the video signal input terminal 11 is a non-interlace signal, When the video signal SV1 is being supplied to the input terminal 10 and the video signal SV2 is being supplied to the video signal input terminal 11, the signal is, for example, a signal having a positive polarity. Is a non-interlace signal and the video signal from the video signal input terminal 11 is an interlace signal, that is, the video signal SV2 is supplied to the video signal input terminal 10 and the video signal When the video signal SV1 is being supplied, the signal is, for example, a signal having a negative polarity.
[0027]
When both the video signal from the video signal input terminal 10 and the video signal from the video signal input terminal 11 are interlaced signals or non-interlaced signals, that is, for example, the video signal is supplied to both the video signal input terminals 10 and 11. When the state where SV1 is supplied or the state where the video signal SV2 is supplied to both of the video signal input terminals 10 and 11 are taken, the identification signal CM from the interlaced state identification unit 23 has, for example, a positive polarity. It is assumed to have.
[0028]
In the timing signal forming section 21, the write timing signal WL and the read timing signal RL for the line memory section 15 which are synchronized with the horizontal synchronizing signal PH1 and the vertical synchronizing signal PV1 from the synchronizing signal separating section 19, respectively. , A read timing signal RF1 for the field memory unit 17, a read timing signal RF2 for the field memory unit 18, and selection control signals SS, SM and SN. At this time, when the identification signal CM from the interlace state identification unit 23 has a positive polarity, the read timing signal RL supplied to the line memory unit 15 is The time axis compressed reading is performed in the first half of each line period of the video signal SV1 in a substantially half line period, and the read timing signal RF1 supplied to the field memory unit 17 is supplied to the field memory unit 17. The time-axis compressed reading of the signal written therein from the unit 17 is performed in the latter half of each line period of the video signal SV1, and is supplied to the field memory unit 18. The read timing signal RF2 to be written is written to it from the field memory unit 18. The time warp readout for filled-in signals, are used to perform in substantially half line period in the second half within each line period of the video signal SV1.
[0029]
On the other hand, when the identification signal CM from the interlace state identification unit 23 has a negative polarity, the read timing signal RL supplied to the line memory unit 15 is the time for the signal written to it from the line memory unit 15. The axis compression readout is performed in the latter half of each line period of the video signal SV1 in a substantially 1/2 line period. The readout timing signal RF1 supplied to the field memory unit 17 is supplied to the field memory unit The time-base compression reading of the signal written therein from 17 is performed in the first half of each line period of the video signal SV1, which is supplied to the field memory unit 18. The read timing signal RF2 is written to the The time warp readout for Mareta signals, are used to perform in substantially half line period of the first half in each line period of the video signal SV1.
[0030]
Further, in the timing signal forming section 21, when the identification signal CM from the interlaced state identification section 23 has a positive polarity, the selection control signal SS and the selection control signal SM having a low level are sent out. When the identification signal CM from the interlace state identification unit 23 has a negative polarity, the selection control signal SS and the selection control signal SN which take a high level are transmitted.
[0031]
The selection control signal SS obtained from the timing signal forming unit 21 is supplied to the video signal selection control unit 12. When the selection control signal SS takes a low level, the identification signal CM from the interlace state identification unit 23 has a positive polarity, and the video signal selection control unit 12 outputs the video signal SV1 to the video signal input terminal 10. When being supplied and the video signal SV2 is being supplied to the video signal input terminal 11, the video signal SV1 from the video signal input terminal 10 is supplied to the A / D converter 13 and the video signal input terminal 11 is supplied. Is supplied to the A / D converter 14. When the selection control signal SS takes a high level, the identification signal CM from the interlace state identification section 23 has a negative polarity, and the video signal selection control section 12 When SV2 is supplied and the video signal SV1 is supplied to the video signal input terminal 11, the video signal SV2 from the video signal input terminal 10 is supplied to the A / D converter 14 and the video signal input is performed. The video signal SV1 from the terminal 11 is supplied to the A / D converter 13.
[0032]
In the timing signal forming section 22, the write timing signal WF1 for the field memory section 17 and the write timing signal WF1 for the field memory section 18 which are to be synchronized with the horizontal synchronization signal PH2 and the vertical synchronization signal PV2 from the synchronization signal separating section 20. A write timing signal WF2 is formed. The write timing signal WF1 supplied to the field memory unit 17 is for sequentially writing one of two field periods forming each frame period of the digital video signal DV2 to the field memory unit 17. The write timing signal WF2 supplied to the field memory unit 18 sequentially writes the other of the two field periods forming each frame period of the digital video signal DV2 into the field memory unit 18. It is meant for.
[0033]
In the line memory unit 15 to which the digital video signal DV1 from the A / D conversion unit 13 is supplied, the write timing signal WL and the read timing signal RL from the timing signal forming unit 21 are supplied, and the write timing signal WL , The digital video signal DV1 is sequentially written for one line period at a time, and the written digital video signal DV1 for each line period corresponds to approximately 1/2 line period according to the read timing signal RL. The time axis is compressed and read out with the readout time.
[0034]
At this time, when the identification signal CM from the interlace state identification unit 23 has a positive polarity, that is, the video signal SV1 is supplied to the video signal input terminal 10 and the video signal SV2 is supplied to the video signal input terminal 11. In the state of being supplied, the read timing signal RL sets the read time corresponding to approximately 1/2 line period to the end of the write time for one line period of the digital video signal DV1 whose start point is read. The time is set to be approximately the half line period in the first half of each line period in the video signal SV1, which coincides with the time point. When the identification signal CM from the interlace state identification unit 23 has a negative polarity, that is, the video signal SV2 is supplied to the video signal input terminal 10 and the video signal SV1 is supplied to the video signal input terminal 11. In this state, the read timing signal RL sets the read time corresponding to approximately 1/2 line period to the end point of the write time for one line period of the digital video signal DV1 whose end point is read. , The latter half of each line period in the video signal SV1.
[0035]
Therefore, the writing and the time axis compression reading of the digital video signal DV1 in the line memory unit 15 are performed when the identification signal CM from the interlace state identification unit 23 has a positive polarity, that is, when the video signal is input to the video signal input terminal 10. When the signal SV1 is supplied and the video signal SV2 is supplied to the video signal input terminal 11, as shown by a broken line in FIG. 2 (horizontal axis: time, vertical axis: line memory address). The digital video signal DV1 is sequentially written for each line period, and as shown by the solid line in FIG. 2, the writing is performed in a state where each written line period is compressed on the time axis and read. That is, the time axis compressed reading of the digital video signal DV1 for each line period is started when all of the line period is written, and is performed at a speed approximately twice as fast as the writing speed. The processing is terminated when two line periods have elapsed.
[0036]
When the identification signal CM from the interlace state identification unit 23 has a negative polarity, that is, the video signal SV2 is supplied to the video signal input terminal 10 and the video signal SV1 is supplied to the video signal input terminal 11. In this state, as shown by broken lines in FIG. 3 (horizontal axis: time, vertical axis: line memory address), each line period of the digital video signal DV1 is sequentially written, and in FIG. As shown by a solid line, the writing is performed in a state where each written line period is read out after being compressed on the time axis. That is, the time axis compressed reading of the digital video signal DV1 for each line period is started when approximately 1/2 of the line period is written, and is performed at a speed approximately twice as fast as the writing speed. At the time when approximately 1/2 line period has elapsed, the writing is completed when all the writing for the line period is completed.
[0037]
As a result, the time-axis compressed reading for each line period from the line memory unit 15 is performed intermittently at intervals corresponding to approximately 1/2 line periods at intervals corresponding to approximately 1/2 line periods. From the line memory unit 15, a half line period formed by compressing the digital video signal DV1 into a digital video signal within a time corresponding to approximately a half line period in a time axis is formed. The digital video signal DX1 is obtained sequentially and intermittently.
[0038]
On the other hand, in the frame memory unit 16 to which the digital video signal DV2 from the A / D conversion unit 14 is supplied, the digital video signal DV2 is supplied to both the field memory unit 17 and the field memory unit 18. The field memory unit 17 is supplied with the write timing signal WF1 from the timing signal forming unit 22 and the read timing signal RF1 from the timing signal forming unit 21.
[0039]
Thus, in the field memory unit 17, one of the two field periods forming each frame period in the digital video signal DV2 is replaced with a plurality of line periods included in the digital video signal DV2 in accordance with the write timing signal WF1. Each line is written sequentially in accordance with the read timing signal RF1, and the written line period is compressed in time axis with a read time corresponding to approximately 1/2 line period in the video signal SV1, and read. Further, in the field memory unit 18, the other of the two field periods forming each frame period in the digital video signal DV2 is changed by a plurality of line periods included in the digital video signal DV2 in accordance with the write timing signal WF2. In addition to the sequential writing, in accordance with the read timing signal RF2, each written line period is read out after being compressed on a time axis with a read time corresponding to approximately 1/2 line period in the video signal SV1. That is, in the field memories 17 and 18, the time axis compression reading is performed for each line period included in each of the two field periods forming each frame period in the digital video signal DV2.
[0040]
In this case, when the identification signal CM from the interlace state identification unit 23 has a positive polarity, that is, the video signal SV1 is supplied to the video signal input terminal 10 and the video signal SV2 is supplied to the video signal input terminal 11. Is supplied, one of the two field periods forming each frame period in the digital video signal DV2 from the field memory unit 17 is performed in response to the read timing signal RF1. The time axis compressed reading for each line period is performed in the latter half of each line period in the video signal SV1, and is performed in response to the read timing signal RF2. Of the digital video signal DV2 from Time warp readout for each line period contained in the other of the field period is carried out in substantially half line period in the second half within each line period of the video signal SV1.
[0041]
When the identification signal CM from the interlace state identification unit 23 has a negative polarity, that is, the video signal SV2 is supplied to the video signal input terminal 10 and the video signal SV1 is supplied to the video signal input terminal 11. In the digital video signal DV2 from the field memory unit 17, each frame included in one of two field periods forming each frame period, which is performed in response to the read timing signal RF1. The time axis compressed reading for the line period is performed in the first half of each line period of the video signal SV1 in approximately the half line period, and is performed in response to the read timing signal RF2 from the field memory unit 18. Two filters forming each frame period in the digital video signal DV2. Time warp readout for each line period contained in the other of the field period is carried out in substantially half line period of the first half in each line period of the video signal SV1.
[0042]
As a result, from the field memory unit 17, the line period included in one of the two field periods forming each frame period in the digital video signal DV2 corresponds to substantially a half line period in the video signal SV1. A half line period digital video signal DX2O, which is formed by being compressed on the time axis into a digital video signal within a given time, is sequentially and intermittently obtained. The line period included in the other of the two field periods forming the frame period is formed by being compressed on the time axis into a digital video signal within a time corresponding to approximately 1/2 line period in the video signal SV1. The digital video signal DX2E, which is a half line period, It is.
[0043]
The half-line period digital video signal DX1 obtained from the line memory unit 15 is supplied to the digital video signal selection control unit 24, and is obtained from the field memory unit 17 and the field memory unit 18 forming the frame memory unit 16, respectively. The obtained 1/2 line period digital video signal DX2O and 1/2 line period digital video signal DX2E are supplied to the digital video signal selection control section 24 as a 1/2 line period digital video signal DX2. Then, the selection control signal SS from the timing signal forming unit 21 is supplied to the digital video signal selection control unit 24.
[0044]
When the selection control signal SS from the timing signal forming unit 21 has a low level, the digital video signal selection control unit 24 determines that the identification signal CM from the interlace state identification unit 23 has a positive polarity. When the video signal SV1 is being supplied to the input terminal 10 and the video signal SV2 is being supplied to the video signal input terminal 11, the digital video signal DX1 from the line memory unit 15 for the half line period is output. The digital video signal DX2 from the frame memory unit 16 is supplied to the selection contact 25A of the signal selection unit 25, and the digital video signal DX2 from the frame memory unit 16 is supplied to the selection contact 25C of the signal selection unit 25. When the selection control signal SS takes a high level, therefore, the identification signal CM from the interlace state identification unit 23 is When the video signal SV2 is supplied to the video signal input terminal 10 and the video signal SV1 is supplied to the video signal input terminal 11, it has a half An operation of supplying the line period digital video signal DX1 to the selection contact 25C of the signal selection unit 25 and supplying the half line period digital video signal DX2 from the frame memory unit 16 to the selection contact 25A of the signal selection unit 25. I do. The digital image mute signal DM from the image mute signal generator 26 is supplied to the selection contact 25B provided between the selection contact 25A and the selection contact 25C in the signal selection unit 25.
[0045]
The signal selection unit 25 is controlled by both the selection control signal SM and the selection control signal SN from the timing signal forming unit 21. The identification signal CM from the interlace state identification unit 23 has a positive polarity, and the video signal SV1 is supplied to the video signal input terminal 10 and the video signal SV2 is supplied to the video signal input terminal 11. In the state, the selection control signal SM is supplied from the timing signal forming unit 21 to the signal selecting unit 25. In the signal selection section 25 to which the selection control signal SM is supplied, the movable contact 25D is provided for only about 1/2 line period of the video signal SV1 in the periods corresponding to the odd field period and the even field period of the video signal SV1. Is connected to the selection contact 25A, then the movable contact 25D is connected to the selection contact 25B for a very short time, and further, the movable contact 25D is connected to the selection contact 25C for approximately 1/2 line period of the video signal SV1. Is repeated.
[0046]
Accordingly, in the signal selection section 25, the digital video signal DX1 supplied to the selection contact 25A for the half-line period corresponding to each odd field period in the video signal SV1 is moved by the movable contact 25D for approximately 1/2 line period. Then, after the image mute signal DM supplied to the selection contact 25B is extracted to the movable contact 25D for a very short time, the image mute signal DM is supplied from the field memory unit 17 in the frame memory unit 16 supplied to the selection contact 25C. The state where the digital video signal DX2O for 1/2 line period is taken out to the movable contact 25D for approximately 1/2 line period is repeated. Thus, a digital video signal for an odd field period is obtained at the movable contact 25D in the signal selection unit 25.
[0047]
Also, corresponding to each even field period in the video signal SV1, the half-line period digital video signal DX1 supplied to the selection contact 25A is extracted to the movable contact 25D for approximately 1/2 line period, and subsequently, After the image mute signal DM supplied to the selection contact 25B is taken out to the movable contact 25D for a very short time, a 1/2 line period digital video signal from the field memory unit 18 in the frame memory unit 16 supplied to the selection contact 25C. The state where the DX2E is taken out to the movable contact 25D for approximately 1/2 line period is repeated. Thereby, a digital video signal for an even-numbered field period is obtained at the movable contact 25D in the signal selection unit 25.
[0048]
On the other hand, the identification signal CM from the interlace state identification unit 23 has a negative polarity, and the video signal SV2 is supplied to the video signal input terminal 10 and the video signal SV1 is supplied to the video signal input terminal 11. In this state, the selection control signal SN is supplied from the timing signal forming unit 21 to the signal selecting unit 25. In the signal selection unit 25 to which the selection control signal SN is supplied, the movable contact 25D is provided for only about 1/2 line period of the video signal SV1 in the periods corresponding to the odd field period and the even field period of the video signal SV1. Is connected to the selection contact 25A, then the movable contact 25D is connected to the selection contact 25B for a very short time, and further, the movable contact 25D is connected to the selection contact 25C for approximately 1/2 line period of the video signal SV1. Is repeated.
[0049]
As a result, in the signal selection section 25, the digital video signal DX2O from the field memory section 17 in the frame memory section 16 which is supplied to the selection contact 25A, corresponding to each odd field period in the video signal SV1. Is taken out to the movable contact 25D for approximately 1/2 line period, and subsequently, the image mute signal DM supplied to the selection contact 25B is taken out to the movable contact 25D for a very short time, and then supplied to the selection contact 25C. The state where the digital video signal DX1 is taken out to the movable contact 25D for about 1/2 line period is repeated. Thus, a digital video signal for an odd field period is obtained at the movable contact 25D in the signal selection unit 25.
[0050]
Also, corresponding to each even-numbered field period in the video signal SV1, the half-line period digital video signal DX2E from the field memory unit 18 in the frame memory unit 16 supplied to the selection contact 25A is supplied for only approximately 1/2 line period. After being taken out to the movable contact 25D, the image mute signal DM supplied to the selection contact 25B is taken out to the movable contact 25D for a very short time, and then the digital video signal is supplied to the selection contact 25C for a half line period. The state where the signal DX1 is taken out to the movable contact 25D only for about 1/2 line period is repeated. Thereby, a digital video signal for an even-numbered field period is obtained at the movable contact 25D in the signal selection unit 25.
[0051]
Thus, the identification signal CM from the interlace state identification unit 23 has a positive polarity, and the video signal SV1 is supplied to the video signal input terminal 10 and the video signal SV2 is supplied to the video signal input terminal 11. And the identification signal CM from the interlace state identification unit 23 has a negative polarity, the video signal SV2 is supplied to the video signal input terminal 10 and the video signal input terminal 11 In each of the states where the video signal SV1 is supplied, the digital video signal for the odd field period and the digital video signal for the even field period, which are led to the movable contact 25D of the signal selection unit 25, are digital / digital. It is supplied to an analog conversion section (D / A conversion section) 27 to be converted into an analog signal. It is.
[0052]
The two-screen image display video signal SZ obtained from the D / A conversion unit 27 is supplied to a two-screen image display unit 29 after noise components are removed through a low-pass filter (LPF) 28. The two-screen image display unit 29 has an image display surface on which line scanning and field scanning are performed, and on the image display surface, a screen of an image represented by the video signal SV1 and a screen of an image represented by the video signal SV2. Are formed adjacent to each other in the left-right direction with an image mute portion based on the digital image mute signal DM forming a boundary line extending in the vertical direction interposed therebetween. That is, in the two-screen image display unit 29, two-screen image display based on the two-screen image display video signal SZ is performed, and the identification signal CM from the interlace state identification unit 23 has a positive polarity. When the video signal SV1 is being supplied to the signal input terminal 10 and the video signal SV2 is being supplied to the video signal input terminal 11, as shown in FIG. 4, a vertical line based on the digital image mute signal DM is formed. The image I representing the video signal SV1 is displayed on the left side of the two screens partitioned by the image mute unit ZM, and the image N representing the video signal SV2 is displayed on the right side of the two screens. Also, the identification signal CM from the interlace state identification section 23 has a negative polarity, and the video signal SV2 is supplied to the video signal input terminal 10. When the video signal SV1 is supplied to the video signal input terminal 11 and the video signal SV1 is supplied to the video signal input terminal 11, as shown in FIG. , The image N representing the video signal SV2 is displayed on the left side, and the image I representing the video signal SV1 is displayed on the right side of the two screens.
[0053]
Accordingly, the two-screen image displayed on the two-screen image display unit 29 in this manner is such that the image I represented by the video signal SV1, which is an interlaced signal, is formed by the odd field period and the even field period forming each frame period. Is avoided, and is based on both the odd field period and the even field period that form each of the frame periods. Each of the two images forming the screen image can be properly obtained without making the movement unnatural. In the two-screen image displayed on the two-screen image display unit 29, an image represented by the video signal SV1 or SV2 supplied to the video signal input terminal 10 is always arranged on the left side, and the two-screen image is displayed on the video signal input terminal 11. Since the image represented by the supplied video signal SV2 or SV1 is arranged on the right side, it is possible to avoid a situation in which the user of the apparatus is confused.
[0054]
Under such circumstances, the portion including the video signal selection control unit 12, the timing signal formation unit 21, the interlace state identification unit 23, and the like is a part of the video signals SV1 and SV2 supplied to the video signal input terminals 10 and 11, Signal transmission control for controlling the transmission state of the video signals SV1 and SV2 so that the video signal SV1, which is the interlace signal, is always the first video signal supplied to the A / D converter 13. Unit.
[0055]
【The invention's effect】
As is apparent from the above description, in the image display device according to the present invention, the plurality of line periods included in each frame period of the first video signal are compressed in the time axis by using the line memory unit. By doing so, a first time-axis compressed signal is obtained, and a plurality of line periods included in each frame period of the second video signal are converted into a synchronization signal of the first video signal using a frame memory unit. Time-axis compression is performed with synchronized timing, a second time-axis compression signal synchronized with the first time-axis compression signal is obtained, and the first and second time-axis compression signals are combined to form a two-screen image display. In obtaining a video signal, when one of the two video signals as the first and second video signals is a non-interlaced signal and the other is an interlaced signal, the interleaving of the two video signals is always performed. Those who are racing signal so as to the first video signal, the transmission control for the two video signals is carried out. As a result, the obtained two-screen image display video signal is formed based on the interlace signal of the two video signals, which are the first and second video signals. .
[0056]
Therefore, in the two-screen image displayed by the two-screen image display unit in response to such a two-screen image display video signal, the image represented by the first video signal, which is an interlaced signal, is displayed during each frame period. A situation that is based on only one of the odd-field period and the even-field period that form the minute is avoided, and the odd-field period and the even-field period that always form each frame period are avoided. Therefore, each of the two images forming the two-screen image can be properly obtained without making the motion unnatural.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of an image display device according to the present invention.
FIG. 2 is a time chart for explaining the operation of the example shown in FIG. 1;
FIG. 3 is a time chart for explaining the operation of the example shown in FIG. 1;
FIG. 4 is a conceptual diagram showing a two-screen image display state used for explaining the operation of the example shown in FIG. 1;
FIG. 5 is a conceptual diagram showing a two-screen image display state used for explaining the operation of the example shown in FIG. 1;
FIG. 6 is a time chart for explaining time axis compression of a video signal using a line memory;
FIG. 7 is a time chart for explaining time axis compression of a video signal using a frame memory.
[Explanation of symbols]
10,11 video signal input terminal
12 Video signal selection control unit
13,14 A / D converter
15 Line memory section
16 Frame memory section
17, 18 Field memory section
19,20 Synchronous signal separation unit
21, 22 timing signal forming unit
23 Interlace state identification unit
24 Digital video signal selection control unit
25 signal selector
26 Image mute signal generator
27 D / A converter
28 LPF
29 Two-screen image display

Claims

First and second video signal input terminals to which two video signals serving as first and second video signals are supplied;
The first video signal is sequentially written for one line period, and each written line period of the first video signal corresponds to a half line period of the first video signal. A line memory unit for sequentially and intermittently obtaining video signals for a first １／ line period read and formed;
In this state, the second video signal is sequentially written for each one frame period consisting of the continuous odd field period and even field period, and is included in each frame period of the written second video signal. Is read out intermittently within a time corresponding to approximately one half line period of the first video signal, and video signals for the second half line period are sequentially intermittently read out. An obtained frame memory unit;
For each period corresponding to each line period of the first video signal, the video signal for the first half line period obtained from the line memory unit and the second half obtained from the frame memory unit A signal selection unit for selectively extracting a video signal for the line period and forming a display video signal;
A two-screen image display unit that displays two-screen images corresponding to an image based on the first video signal and an image based on the second video signal, respectively, according to a display video signal obtained from the signal selection unit;
When one of the two video signals supplied to the first and second video signal input terminals is a non-interlace signal and the other is an interlace signal, the one of the two video signals which is the interlace signal is used. A signal transmission control unit that controls a transmission state of the two video signals so that the first video signal is always the first video signal;
An image display device comprising:

The signal transmission control unit determines whether each of the video signal supplied to the first video signal input terminal and the video signal supplied to the second video signal input terminal is a non-interlace signal or an interlace signal. An interlacing state identification unit that identifies and outputs an identification output signal representing the identification result, and converts the video signal supplied to the first video signal input terminal according to the identification output signal obtained from the interlace state identification unit. 2. The method according to claim 1, wherein a state of forming the first video signal and a state of forming the first video signal from the video signal supplied to the second video signal input terminal are selectively selected. Image display device.

A signal transmission control unit that supplies an interlace signal of the two video signals supplied to the first and second video signal input terminals to the line memory unit, and 2. The image display according to claim 1, further comprising a video signal selection control unit that controls selection of the two video signals so as to supply the non-interlaced signal to the frame memory unit. apparatus.

The signal transmission control unit determines whether each of the video signal supplied to the first video signal input terminal and the video signal supplied to the second video signal input terminal is a non-interlace signal or an interlace signal. An interlace state identification unit for identifying and generating an identification output signal representing the identification result, wherein the video signal selection control unit controls the first and second video signals in accordance with the identification output signal obtained from the interlace state identification unit. 4. The image display device according to claim 3, wherein selection control is performed on two video signals supplied to the input terminal.

The signal selecting unit specifies the display video signal, an image based on the video signal supplied to the first video signal input terminal, and an arrangement position of the two-screen image displayed by the two-screen image display unit is specified. The image display device according to claim 1, wherein the image display device is formed as one obtained as one.

When the video signal supplied to the first video signal input terminal is the first video signal, the signal selection unit may use a line memory for each period corresponding to each line period of the first video signal. A state where the video signal for the first 1/2 line period obtained from the frame memory section and the video signal for the second 1/2 line period obtained from the frame memory section are sequentially taken out. When the video signal supplied to the input terminal is the first video signal, the video for the second half line period is provided for each period corresponding to each line period of the first video signal. 6. The image display device according to claim 5, wherein a state is taken in which a signal and a video signal for the first half line period are sequentially taken out.