JP3588305B2 - Light emitting element array - Google Patents

Light emitting element array Download PDF

Info

Publication number
JP3588305B2
JP3588305B2 JP2000098769A JP2000098769A JP3588305B2 JP 3588305 B2 JP3588305 B2 JP 3588305B2 JP 2000098769 A JP2000098769 A JP 2000098769A JP 2000098769 A JP2000098769 A JP 2000098769A JP 3588305 B2 JP3588305 B2 JP 3588305B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting element
thyristor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000098769A
Other languages
Japanese (ja)
Other versions
JP2001284640A (en
Inventor
裕記 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP2000098769A priority Critical patent/JP3588305B2/en
Publication of JP2001284640A publication Critical patent/JP2001284640A/en
Application granted granted Critical
Publication of JP3588305B2 publication Critical patent/JP3588305B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は発光素子アレイに関する。
【0002】
【従来の技術】
従来から光学的プリンタに関する技術が数多く提案されているが、光学的プリンタの一例として発光素子アレイ(例えば、LEDアレイ)を搭載した光学的プリンタが挙げられる。
【0003】
図5は、上記LEDアレイ100と該LEDアレイ100を駆動させる為のドライバIC200との配置を示す上面図である。
【0004】
図5において、LEDアレイ100は、図示しない絶縁基板と、該絶縁基板上に形成された半導体層110と、該半導体層110に形成された複数の発光部120と、各々の発光部120と電気的に接続されている複数の電極130とからなり、
前記発光部120と前記電極130は、LEDアレイの長手方向へ延びるように前記半導体層110上に複数個配置されている。
【0005】
一方、ドライバIC200には、前記LEDアレイ100上の電極130と対応する複数の電極210が形成されており、前記ドライバIC200上の複数の電極210は、各々ボンディングワイヤ300により前記LEDアレイ100上の複数の電極130と電気的に接続されている。
【0006】
尚、前記発光部120は、前記半導体層110内に形成された(例えばn型の)半導体層を介して、前記電極130(例えばp型電極)と極性の異なる図示せぬ電極(例えばn型電極)と電気的に接続されている。
【0007】
図5に示すLEDアレイ100の発光部120を発光させる際には、ドライバIC200の電極210から前記発光部120と接続された電極130へ電気信号を送信することにより所望の発光部120を発光させることができる。
【0008】
このような構成のLEDアレイ100には発光部120の数と同じ数ほどの多くの電極130を設けなければ成らず、この為、ドライバIC200の電極210とLEDアレイ100の電極130間に形成されるワイヤ300の数も前記発光部120の数と同じ本数設ける必要がある。
【0009】
このように、複数のワイヤ300を有するLEDアレイ100では、隣接するワイヤ300同士が接触することがある為、発光部120間及び電極130間が高密度化する傾向にある近年のLEDアレイ100にはできるだけワイヤ300の数を少なくすることが好ましい。
【0010】
このような問題を解決する為に、pnpn接合型の複数の発光サイリスタを用いて発光素子アレイを構成し電極の数を減らす技術が提案されている(例えば、特開平3−194978号公報参照)。
【0011】
図6は、上記従来の前記発光サイリスタを用いた発光素子アレイの等価回路図である。
【0012】
図6において、D1〜Dn(nは整数)は発光サイリスタである。
【0013】
n個の発光サイリスタの内、2つの発光サイリスタ(例えばD1とD2)を1つの発光素子ブロックとし、n/2(nは整数)個の発光素子ブロックB(n/2)に分割している。
【0014】
又、各々のブロック(例えばB1ブロック)では、2つの発光サイリスタのカソード電極をグラウンドへと接地し、2つの発光サイリスタのアノード電極を共通のアノード電極A(n/2)(nは整数であり例えばA1)へと接続している。
【0015】
更に、図6左から奇数番目に配置された発光サイリスタのゲート電極を共通ゲート電極G2で電気的に接続し、偶数番目に配置された発光サイリスタのゲート電極を共通ゲート電極G1で電気的に接続している。
【0016】
以上に示す発光サイリスタの特性図を図7に示す。
【0017】
図7における2つの曲線は、発光サイリスタのゲート電極の電圧を0[V]と5[V]にした時のアノード電圧Va―アノード電流Ia特性を示している。
【0018】
例えば、図6に示す発光サイリスタD1のゲート電極に5[V]の電圧が印加される場合には、前記発光サイリスタD1のアノード−ゲート間の電位差が1.5[V]以上でないと前記発光サイリスタD1が発光しない為、アノード電極に6.5[V]以上の電圧が印加されないとアノード電流Iaが流れず、発光サイリスタは発光しない。
【0019】
一方、ゲート電極に電圧が印加されていない場合(ゲート電圧:Vg=0[V])の場合には、アノード電極に1.5[V]以上の電圧が印加されることにより、アノード電流Iaが流れて発光サイリスタが発光する。
【0020】
図6の発光素子アレイは、発光サイリスタのこのような特性を用いて所望の発光サイリスタの発光制御を行っている。
【0021】
次に動作について説明する。
【0022】
先ず、図6ブロックB1の発光サイリスタD1とD2の動作を例に以下に説明する。
【0023】
図6において、例えば、ゲート電極G1に5[V]の電圧を印加すると共にゲート電極G2に電圧を印加せず、共通アノード電極A1に1.5[V]の電圧を印加する。
【0024】
すると、発光サイリスタD1のアノード電極とゲート電極G2との間に電流が流れ発光サイリスタD1は発光する。一方、発光サイリスタD2のアノード電極には、6.5[V]以上の電圧が印加されない為に発光しない。
【0025】
又、ゲート電極G1には電圧を印加せずにゲート電極G2に5[V]の電圧を印加し、共通アノード電極A1に1.5[V]の電圧を印加する場合には、発光サイリスタD1は発光せず、発光サイリスタD2が発光する。
【0026】
尚、前記発光サイリスタD1、D2を両方とも発光させない場合には、例えば、前記ゲート電極G1、G2と前記共通アノード電極A1に電圧を印加しないことにより実現することができる。
【0027】
又、前記発光サイリスタD1、D2両方とも発光させる場合には、例えば、前記ゲート電極G1、G2両方に電圧を印加せず、前記共通アノード電極A1に1.5[V]以上の電圧を印加することにより実現することができる。
【0028】
このような動作を各ブロック毎で操作することにより、所望の発光サイリスタを発光させることができる。
【0029】
上述の発光素子アレイでは、必要となるワイヤの数は、発光サイリスタの数をnとすると、共通アノード電極A(n/2)の数(n/2(個))と、ゲート電極G1、G2の2個と、カソード電極と接続されたグラウンドの合計である((n/2)+2+1)個である。
【0030】
このように、図6の発光サイリスタを用いた発光素子アレイでは、図6に示す発光サイリスタの数n個の半分に3個の電極数を加えた数のワイヤを設けるだけで良い。
【0031】
【発明が解決しようとする課題】
近年の発光素子アレイの高密度化の傾向から、可能な限り電極の数を減らすと共にワイヤの数を減らすことが好ましく、又、量産化の観点から見ても製造工程をできるだけ少なくすることが好ましい。
【0032】
そこで本発明では、簡単な構成で上記従来例よりも更に電極の数を減らすことが可能な発光素子アレイを提供する。
【0033】
【課題を解決するための手段】
請求項1記載の発光素子アレイは、複数の発光素子を有する発光素子アレイであって、前記複数の発光素子の内、第1の発光素子と第2の発光素子の2つの発光素子を1つのブロックとして複数のブロックを形成し、前記第1発光素子は、ゲート電極を有するpnpn接合型の発光素子又はnpnp接合型の発光素子であり、前記第2発光素子は、pnpn接合型の発光素子であり、前記第1発光素子のアノード電極と、前記第2発光素子のアノード電極は、共通のアノード電極と接続され、前記第1発光素子のカソード電極と、前記第2発光素子のカソード電極は電気的に接地されており、前記第1発光素子のアノード電極と前記第2発光素子のアノード電極との間にはコンデンサが設けられ、各ブロックの前記ゲート電極は共通ゲート電極と接続されており、前記共通ゲート電極と前記共通アノード電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴する。
【0034】
請求項2記載の発光素子アレイは、複数の発光素子を有する発光素子アレイであって、前記複数の発光素子の内、第1の発光素子と第2の発光素子の2つの発光素子を1つのブロックとして複数のブロックを形成し、前記第1発光素子は、ゲート電極を有するpnpn接合型又はnpnp型の発光素子であり、前記第2発光素子は、pnpn接合型の発光素子であり、前記第1発光素子の第1アノード電極と、前記第2発光素子の第2アノード電極は、抵抗を介して共通のアノード電極と接続され、前記第1発光素子の第1カソード電極と、前記第2発光素子の第2カソード電極は電気的に接地されており、前記第1発光素子のアノード電極と前記第2発光素子のアノード電極との間にはコンデンサが設けられ、各ブロックの前記ゲート電極は共通ゲート電極と接続されており、前記共通ゲート電極と前記共通アノード電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴する。
【0035】
請求項3記載の発光素子アレイは、複数の発光サイリスタを有する発光素子アレイであって、前記発光サイリスタは、アノード側からカソード側に向かって、アノード電極と、第1のp型層と、第1のn型層と、第2のp型層と、第2のn型層と、カソード電極と、を有し、前記複数の発光サイリスタの内、第1の発光サイリスタと第2の発光サイリスタの2つの発光サイリスタを1つのブロックとして複数のブロックを形成し、前記各ブロックにおいて、前記第1の発光サイリスタの前記第1のn型層にはゲート電極が形成されており、前記第1の発光サイリスタのアノード電極と前記第2の発光サイリスタのアノード電極との間にはコンデンサが配置されており、前記第1の発光サイリスタと前記第2の発光サイリスタ夫々のアノード電極は、夫々抵抗素子を介して共通のアノード電極に接続されており、一方、前記第1の発光サイリスタと前記第2の発光サイリスタのカソード電極は電気的に接地されており、各ブロックの第1発光サイリスタに形成されたゲート電極は、夫々1つの共通ゲート電極と電気的に接続されており、前記各ブロック毎の共通アノード電極と前記共通ゲート電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴とする。
【0036】
【発明の実施の形態】
図1は、本発明を適用してなる実施例装置の部分等価回路図である。
【0037】
図1において、D1〜Dn(nは整数)は発光サイリスタである。
【0038】
各々の発光サイリスタの内、2つの発光サイリスタで1つのブロックB(n/2)(nは整数)を形成している。
【0039】
各々のブロック(例えばB1ブロック)では、2つの発光サイリスタのカソード電極をグラウンドへと接地し、2つの発光サイリスタのアノード電極a(n−1)、an(nは整数とし、例えばa1,a2)を、夫々抵抗Rn−1、Rn(nは整数とし、例えば、R1、R2)を介して共通のアノード電極A(n/2)(ここで、nは整数とし、例えばA1)へと接続し、図1左から奇数番目の発光サイリスタのゲート電極を共通ゲート電極Gにより電気的に接続している。
【0040】
尚、本実施例において、各々の発光サイリスタのアノードan側と共通アノード電極A(n/2)との間に抵抗Rnを挿入したのは、前記共通アノード電極A(n/2)に印加される電圧の変動に対して前記発光サイリスタDnが安定した発光動作が行えるようにする為である。
【0041】
又、隣り合う2つの発光サイリスタDn、D(n−1)(nは整数とし、例えばD1とD2)のアノード電極間には、コンデンサC(n/2)(nは整数)が配置されている。
【0042】
尚、前記発光サイリスタD1、D2の内、前記発光サイリスタD1はゲート電極を有する発光サイリスタであるので、図7に示すような電流―電圧特性に従うが、発光サイリスタD2はゲート電極を有しない発光サイリスタである為、前記図7の電流―電圧特性とは異なる特性を有している。
【0043】
前記発光サイリスタD2のアノード電流Ia−アノード電圧Va特性図を、図2に示す。
【0044】
例えば、図1に示す発光サイリスタD2のアノード電極a2に30[V]以上の電圧が印加される場合には、アノード電流Iaが流れ出し,前記発光サイリスタD2が発光を開始する。一度、前記サイリスタD2のアノード電極電圧が30[V]以上となれば、前記サイリスタD2のアノード電極に印加されている電圧を1.5[V]まで下げても前記サイリスタD2は発光を維持する。
【0045】
しかし、一旦サイリスタD2のアノード電圧Vaが1.5[V](ターンオン電圧)以下となると、サイリスタD2は発光を停止する。続いて前記サイリスタD2を発光させる為には、再度アノード電極に30[V]以上の電圧を印加しなければならない。
【0046】
次に動作について説明する。
【0047】
図3は、本実施例装置の動作を説明する為の時間―電圧特性図であり、図3では、例えばブロックB1における時間―電圧特性を示している。
【0048】
図3において、0(秒)〜t1(秒)までの領域(領域A)は、図1の発光サイリスタD1が発光する(オン)と共に発光サイリスタD2が発光していない(オフ)時のゲート電極Gと、発光サイリスタD1、D2のアノード側a1.a2の電圧値を示している。
【0049】
又、t1(秒)〜t2(秒)までの領域(領域B)は、発光サイリスタD1がオフであると共に発光サイリスタD2がオン時のゲート電極Gと、各々の発光サイリスタD1、D2のアノード側a1.a2の電圧値を示している。
【0050】
更に、t2(秒)〜t3(秒)までの領域(領域C)は、発光サイリスタD1がオンであると共に発光サイリスタD2がオフ時のゲート電極Gと、各々の発光サイリスタD1、D2のアノード側a1.a2の電圧値を示している。
【0051】
先ず、領域Aでは、共通ゲート電極Gに電圧を印加せず、共通アノード電極A1に2.5[V]の電圧を印加している。
【0052】
このようにすると、サイリスタD1のゲートには電圧がかからず、サイリスタD1のアノード側a1には抵抗R1により1[V]の電圧降下が生じる為に1.5[V]の電圧が印加され、サイリスタD1は発光する。一方、サイリスタD2のアノード側a2にはR2の電圧降下により1.5[V]の電圧が印加されるが、前記サイリスタD2は、アノード側に30[V]の電圧が印加されないと発光されない為(図2の特性図参照)、発光しない。
【0053】
次に、領域Bでは、ゲート電極Gと共通アノード電極a1に瞬間的(例えば10ms)に31[V]の電圧を印加する。
【0054】
このようにすると、サイリスタD1では、ゲート電極に31[V]の電圧が印加され、アノード側のa1点では抵抗R1の1[V]の電圧降下により30[V]の電圧が印加される。
【0055】
サイリスタD1では、アノード側a1とゲート電極Gとの間に1.5[V]以上の電位差が生じない為にサイリスタD1は発光しない。
【0056】
一方、サイリスタD2側では、アノード側a2に30[V]の電圧が印加される為に発光する。
【0057】
続く領域Bにおいて、ゲート電極Gと共通アノード電極A1両方に2.5[V]の電圧を印加する。
【0058】
このようにすると、サイリスタD1側では、ゲート電極Gに2.5の電圧が印加され、アノード側のa1点では抵抗R1の1[V]の電圧降下により1.5[V]の電圧が印加される。
【0059】
サイリスタD1では、アノード側a1の電圧よりゲート側の電圧の方が高い為にサイリスタD1は逆バイアスの電圧が印加され発光しない。
【0060】
一方、サイリスタD2側では、アノード側a2に1.5[V]の電圧が印加されるが、ゲート電極を持たないサイリスタD2は、アノードとカソード間で30[V]以上の電圧が一度印加されている為に、30[V]の電圧印加以降に30[V]以下1.5[V]以上の電圧が前記アノードとカソード間で印加されれば、前記発光サイリスタD2は発光を維持する(図2参照)。この為、領域Bでは、前記サイリスタD1は発光オフし、サイリスタD2は発光をオンする。
【0061】
尚、領域Bにおいて、共通ゲート電極Gと共通アノード電極An共に一瞬だけ30[V]の電圧を印加したのは、長時間高電圧の電気信号をサイリスタへ送出することにより、発熱量が増大し素子への負担が大きくなることを防ぐ為である。
【0062】
次に、領域Cでは、ゲート電極Gに電圧を印加せず共通アノード電極A1には2.5[V]の電圧を印加する。
【0063】
このようにすると、サイリスタD1側では、ゲート電極Gに電圧が印加されず、アノード側のa1点では抵抗R2の1[V]の電圧降下により1.5[V]の電圧が印加される為、PN接合部分で1.5[V]の順方向バイアス電圧がかかり、発光する。
【0064】
前記サイリスタD1に順方向電圧が印加されると、前記サイリスタD2の発光時(領域Bの時)にコンデンサCのサイリスタD1側に蓄積されていた電荷がサイリスタD1に流れ込む。この瞬間、前記コンデンサCのサイリスタD2側に蓄積されている電荷がコンデンサCのサイリスタD1側へと移動し、前記コンデンサCのサイリスタD2側の電位が約0.5[V]まで低下する。この為、前記サイリスタD2が発光オフする。
【0065】
その後、共通アノード電極A1には2.5[V]の電圧が印加されている為に、前記コンデンサCに電荷が蓄積され、a2地点の電位が1.5Vまで上昇する。
【0066】
ここで、前記発光サイリスタD2のアノードとカソード間の電圧が1.5[V]以下に低下すると、前記サイリスタD2は、前記サイリスタD2のアノードとカソード間(pnpn接合間)に30[V]以上の電圧をかけない限り、前記サイリスタD2は発光動作を行わない。
【0067】
このように、前記共通アノード電極A1とゲート電極Gに印加する電圧値を調整することにより、前記サイリスタD1と前記サイリスタD2の発光動作を制御することが可能である。
【0068】
尚、前記サイリスタD1と前記サイリスタD2の両方とも発光させないように制御する際には、例えば、前記共通アノード電極A1と前記ゲート電極G両方に電圧を印加しなければ良く、前記サイリスタD1と前記サイリスタD2の両方とも発光させるようにする際には、例えば、前記共通アノード電極に30[V]以上の電圧を印加させ、一方、前記ゲート電極には、27.5[V]以下の電圧を印加すれば良い。
【0069】
以上ではブロックB1における動作を説明したが、他のブロックにおいても同様に発光動作を制御することができる。
【0070】
次に、このような構成の発光素子アレイの構造例を以下に説明する。
【0071】
図4は、図1の等価回路の発光素子アレイを半導体基板上に実現した場合の構造を示す断面図である。
【0072】
図4に示す発光素子アレイは、先ず、n型半導体基板10上に例えばMOCVD(Metal Organic Chemical Vapor Deposition)法を用いてn型半導体層21、p型半導体層22、n型半導体層23、p型半導体層24を順に成長させる。
【0073】
次に、前記半導体層21〜24が形成された半導体層にフォトエッチング法を用いることにより発光素子D1〜Dn(nは整数)を形成する。
【0074】
又、前記共通アノード電極Anと各発光素子Dnのアノード電極25との間に抵抗やコンデンサを介在可能なパターンを形成し、図4左から奇数番目の発光素子Dnのゲート電極26と共通ゲート電極Gのパターンを形成する。
【0075】
更に、各々の発光素子のp型半導体層24上にアノード電極25を形成し、図4左から奇数番目の発光素子のn型半導体層23上には、ゲート電極26を形成する。
【0076】
最後に、図示せぬドライバICの電極と共通ゲート電極Gとの間にボンディングワイヤを施すと共に前記ドライバICの電極と共通アノード電極Anとの間にボンディングワイヤを施す。
【0077】
このようにして、本実施例装置を半導体基板上に実現することができる。
【0078】
以上説明したように、本実施例装置は、ゲート電極1個と、各々の発光サイリスタのカソードと接続されたグランドラインの電極1個と、発光サイリスタの合計数nの半分の数である共通アノード電極の個数(n/2)と、の合計値の数だけドライバICの電極と発光素子アレイの電極との間にワイヤを施せば良いので、従来技術に比べて少ないワイヤを有する発光素子アレイを実現することができる。
【0079】
この為、従来の発光素子アレイでは、2つのゲート電極と複数の共通アノード電極に印加する電気信号を制御することにより所望の発光素子を発光させていたが、本実施例装置では、1つのゲート電極と複数の共通アノード電極に印加する電気信号を制御するだけでよいので、ドライバICの制御ソフトウエアをより簡単なものとすることができる。
【0080】
又、従来の発光素子アレイでは、ゲート電極が2つ形成されている為に、図6に示す回路を半導体基板上に実現する際には、2つのゲート電極が交差する部分では、一方のゲート電極を形成した後に2つのゲート電極が接触することを防ぐ為に前記ゲート電極上に絶縁膜を形成し、前記絶縁膜上に片方のゲート電極を形成する必要があるが、本実施例の発光素子アレイでは、ゲート電極が1つだけである為、ゲート電極上に更に絶縁膜と片方のゲート電極を形成する必要がなく、前記絶縁膜と片方のゲート電極を形成する2つの工程分、生産の為の時間とコストを軽減することが可能である。
【0081】
尚、本実施例では、各々の発光サイリスタのアノード側と共通アノード電極との間に抵抗を配置し、前記共通アノード電極に印加される電圧の変動に対して前記発光サイリスタが安定した発光動作が行えるようにしたが、前記共通アノード電極に抵抗を直列に配置する構成にしても良く、前記アノード電極に印加される電圧の変動が少ない場合には抵抗を配置しなくても良い。
【0082】
又、本実施例では、発光素子としてpnpn型の発光サイリスタを用いたが、図1左から奇数番目の発光素子のみnpnp型の発光素子を用いても良い。このような構成にした時、図1左から偶数番目の発光素子をnpnp型の発光サイリスタとしないのは、偶数番目の発光素子をnpnp型の発光サイリスタとすると、発光サイリスタのp型層がグラウンドと接続されてしまい、発光させることができないからである。
【0083】
【発明の効果】
本発明の発光素子アレイは、ワイヤの数少なく、更に少ない製造工程で製造可能である。
【図面の簡単な説明】
【図1】本発明を適用してなる実施例装置の等価回路である。
【図2】ゲート電極を有しない発光サイリスタの電流―電圧特性図である。
【図3】図1の回路の各点における時間―電圧の特性を示す図である。
【図4】本実施例装置を基板上に構成した際の断面図である。
【図5】従来の発光素子アレイの上面図である。
【図6】従来の発光素子アレイの等価回路である。
【図7】ゲート電極を有する発光サイリスタの電流―電圧特性図である。
【符号の説明】
10 基板
21 n型半導体層
22 p型半導体層
23 n型半導体層
24 p型半導体層
25 アノード電極
26 ゲート電極
100 LEDアレイ
110 半導体層
120 発光部
130 電極
200 ドライバIC
210 電極
300 ボンディングワイヤ
[0001]
[Industrial applications]
The present invention relates to a light emitting element array.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, many technologies relating to an optical printer have been proposed. An example of the optical printer is an optical printer equipped with a light emitting element array (for example, an LED array).
[0003]
FIG. 5 is a top view showing an arrangement of the LED array 100 and a driver IC 200 for driving the LED array 100.
[0004]
In FIG. 5, the LED array 100 includes an insulating substrate (not shown), a semiconductor layer 110 formed on the insulating substrate, a plurality of light emitting units 120 formed on the semiconductor layer 110, and each of the light emitting units 120 Consisting of a plurality of electrodes 130 which are electrically connected,
A plurality of the light emitting units 120 and the electrodes 130 are arranged on the semiconductor layer 110 so as to extend in a longitudinal direction of the LED array.
[0005]
On the other hand, a plurality of electrodes 210 corresponding to the electrodes 130 on the LED array 100 are formed on the driver IC 200, and the plurality of electrodes 210 on the driver IC 200 are respectively formed on the LED array 100 by bonding wires 300. It is electrically connected to the plurality of electrodes 130.
[0006]
The light emitting unit 120 has an electrode (for example, an n-type) having a different polarity from the electrode 130 (for example, a p-type electrode) via a semiconductor layer (for example, an n-type) formed in the semiconductor layer 110. Electrode).
[0007]
When the light emitting unit 120 of the LED array 100 shown in FIG. 5 emits light, a desired light emitting unit 120 emits light by transmitting an electric signal from the electrode 210 of the driver IC 200 to the electrode 130 connected to the light emitting unit 120. be able to.
[0008]
In the LED array 100 having such a configuration, as many electrodes 130 as the number of the light emitting units 120 must be provided. For this reason, the LED array 100 is formed between the electrode 210 of the driver IC 200 and the electrode 130 of the LED array 100. It is necessary to provide the same number of wires 300 as the number of the light emitting units 120.
[0009]
As described above, in the LED array 100 having the plurality of wires 300, since the adjacent wires 300 may come into contact with each other, the recent LED array 100 in which the density between the light emitting units 120 and between the electrodes 130 tends to increase. It is preferable to reduce the number of wires 300 as much as possible.
[0010]
In order to solve such a problem, a technique has been proposed in which a light-emitting element array is formed by using a plurality of pnpn-junction-type light-emitting thyristors to reduce the number of electrodes (for example, see Japanese Patent Application Laid-Open No. 3-194978). .
[0011]
FIG. 6 is an equivalent circuit diagram of a light emitting element array using the above conventional light emitting thyristor.
[0012]
In FIG. 6, D1 to Dn (n is an integer) are light emitting thyristors.
[0013]
Of the n light-emitting thyristors, two light-emitting thyristors (for example, D1 and D2) constitute one light-emitting element block, and are divided into n / 2 (n is an integer) light-emitting element blocks B (n / 2). .
[0014]
In each block (for example, B1 block), the cathode electrodes of the two light-emitting thyristors are grounded, and the anode electrodes of the two light-emitting thyristors are connected to a common anode electrode A (n / 2) (n is an integer). For example, it is connected to A1).
[0015]
Further, the gate electrodes of the odd-numbered light emitting thyristors from the left in FIG. 6 are electrically connected by the common gate electrode G2, and the gate electrodes of the even-numbered light emitting thyristors are electrically connected by the common gate electrode G1. are doing.
[0016]
FIG. 7 shows a characteristic diagram of the light emitting thyristor described above.
[0017]
The two curves in FIG. 7 show the anode voltage Va-anode current Ia characteristics when the voltage of the gate electrode of the light emitting thyristor is 0 [V] and 5 [V].
[0018]
For example, when a voltage of 5 [V] is applied to the gate electrode of the light-emitting thyristor D1 shown in FIG. 6, the light-emitting thyristor D1 needs to have a potential difference between the anode and the gate of 1.5 [V] or more. Since the thyristor D1 does not emit light, the anode current Ia does not flow unless a voltage of 6.5 [V] or more is applied to the anode electrode, and the light emitting thyristor does not emit light.
[0019]
On the other hand, when no voltage is applied to the gate electrode (gate voltage: Vg = 0 [V]), a voltage of 1.5 [V] or more is applied to the anode electrode, so that the anode current Ia Flows and the light emitting thyristor emits light.
[0020]
The light emitting element array of FIG. 6 performs light emission control of a desired light emitting thyristor using such characteristics of the light emitting thyristor.
[0021]
Next, the operation will be described.
[0022]
First, the operation of the light emitting thyristors D1 and D2 of the block B1 in FIG. 6 will be described below as an example.
[0023]
In FIG. 6, for example, a voltage of 5 [V] is applied to the gate electrode G1, and a voltage of 1.5 [V] is applied to the common anode electrode A1 without applying a voltage to the gate electrode G2.
[0024]
Then, a current flows between the anode electrode of the light emitting thyristor D1 and the gate electrode G2, and the light emitting thyristor D1 emits light. On the other hand, no light is emitted because a voltage of 6.5 [V] or more is not applied to the anode electrode of the light emitting thyristor D2.
[0025]
When a voltage of 5 [V] is applied to the gate electrode G2 without applying a voltage to the gate electrode G1, and a voltage of 1.5 [V] is applied to the common anode electrode A1, the light emitting thyristor D1 Does not emit light, and the light-emitting thyristor D2 emits light.
[0026]
In the case where both the light emitting thyristors D1 and D2 do not emit light, for example, it can be realized by not applying a voltage to the gate electrodes G1 and G2 and the common anode electrode A1.
[0027]
When both the light emitting thyristors D1 and D2 emit light, for example, a voltage of 1.5 [V] or more is applied to the common anode electrode A1 without applying a voltage to both the gate electrodes G1 and G2. This can be achieved by:
[0028]
By operating such an operation for each block, a desired light-emitting thyristor can emit light.
[0029]
In the above-described light-emitting element array, the number of wires required is, assuming that the number of light-emitting thyristors is n, the number of common anode electrodes A (n / 2) (n / 2 (pieces)) and the gate electrodes G1 and G2. And ((n / 2) + 2 + 1), which is the sum of the grounds connected to the cathode electrode.
[0030]
As described above, in the light emitting element array using the light emitting thyristor of FIG. 6, it is only necessary to provide the number of wires obtained by adding three electrodes to half the number n of the light emitting thyristors shown in FIG.
[0031]
[Problems to be solved by the invention]
Due to the recent trend of high density light emitting element arrays, it is preferable to reduce the number of electrodes and the number of wires as much as possible, and it is preferable to reduce the number of manufacturing steps as much as possible from the viewpoint of mass production. .
[0032]
Therefore, the present invention provides a light-emitting element array which has a simple configuration and can further reduce the number of electrodes as compared with the conventional example.
[0033]
[Means for Solving the Problems]
The light-emitting element array according to claim 1, wherein the light-emitting element array includes a plurality of light-emitting elements, and among the plurality of light-emitting elements, two light-emitting elements, a first light-emitting element and a second light-emitting element, are one. A plurality of blocks are formed as blocks, and the first light emitting element is a pnpn junction light emitting element or an npnp junction light emitting element having a gate electrode, and the second light emitting element is a pnpn junction light emitting element. The anode electrode of the first light emitting element and the anode electrode of the second light emitting element are connected to a common anode electrode, and the cathode electrode of the first light emitting element and the cathode electrode of the second light emitting element are electrically connected. A capacitor is provided between the anode electrode of the first light emitting element and the anode electrode of the second light emitting element, and the gate electrode of each block is connected to a common gate electrode. Is connected to the, by controlling the electrical signal applied to the common gate electrode to the common anode electrode, respectively, to characterized in that it is possible to emit a desired light-emitting element.
[0034]
3. The light emitting element array according to claim 2, wherein the light emitting element array includes a plurality of light emitting elements, and among the plurality of light emitting elements, two light emitting elements of a first light emitting element and a second light emitting element are combined into one light emitting element. A plurality of blocks are formed as blocks, the first light emitting element is a pnpn junction type or npnp type light emitting element having a gate electrode, and the second light emitting element is a pnpn junction type light emitting element; The first anode electrode of one light-emitting element and the second anode electrode of the second light-emitting element are connected to a common anode electrode via a resistor, and the first cathode electrode of the first light-emitting element and the second light-emitting element A second cathode electrode of the device is electrically grounded, a capacitor is provided between an anode electrode of the first light emitting device and an anode electrode of the second light emitting device, and the gate electrode of each block is provided. It is connected to the common gate electrode, by controlling the electrical signal applied to the common gate electrode to the common anode electrode, respectively, to characterized in that it is possible to emit a desired light-emitting element.
[0035]
The light-emitting element array according to claim 3, wherein the light-emitting thyristor includes a plurality of light-emitting thyristors, wherein the light-emitting thyristor has an anode electrode, a first p-type layer, and a A first light emitting thyristor and a second light emitting thyristor among the plurality of light emitting thyristors, the light emitting thyristor having one n-type layer, a second p-type layer, a second n-type layer, and a cathode electrode. A plurality of blocks are formed by using the two light emitting thyristors as one block, and in each of the blocks, a gate electrode is formed on the first n-type layer of the first light emitting thyristor; A capacitor is disposed between the anode electrode of the light emitting thyristor and the anode electrode of the second light emitting thyristor, and the anode electrodes of the first light emitting thyristor and the second light emitting thyristor respectively. Are respectively connected to a common anode electrode via a resistance element, while the cathode electrodes of the first light emitting thyristor and the second light emitting thyristor are electrically grounded, and the first light emitting thyristor is electrically connected to the first light emitting thyristor. The gate electrodes formed on the light emitting thyristors are electrically connected to one common gate electrode, respectively, and by controlling an electric signal applied to each of the common anode electrode and the common gate electrode of each of the blocks, It is characterized in that a desired light emitting element can emit light.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a partial equivalent circuit diagram of a device according to an embodiment to which the present invention is applied.
[0037]
In FIG. 1, D1 to Dn (n is an integer) are light emitting thyristors.
[0038]
Of each light emitting thyristor, one block B (n / 2) (n is an integer) is formed by two light emitting thyristors.
[0039]
In each block (for example, B1 block), the cathode electrodes of two light-emitting thyristors are grounded, and the anode electrodes a (n-1) and an of two light-emitting thyristors (n is an integer, for example, a1, a2) Are connected to a common anode electrode A (n / 2) (where n is an integer, for example, A1) through resistors Rn-1 and Rn (n is an integer, for example, R1 and R2). The gate electrodes of the odd-numbered light emitting thyristors from the left in FIG. 1 are electrically connected by a common gate electrode G.
[0040]
In this embodiment, the reason why the resistor Rn is inserted between the anode an side of each light emitting thyristor and the common anode electrode A (n / 2) is that the resistor Rn is applied to the common anode electrode A (n / 2). This is for enabling the light-emitting thyristor Dn to perform a stable light-emitting operation with respect to a voltage change.
[0041]
A capacitor C (n / 2) (n is an integer) is disposed between anode electrodes of two adjacent light-emitting thyristors Dn and D (n-1) (n is an integer, for example, D1 and D2). I have.
[0042]
Since the light emitting thyristor D1 of the light emitting thyristors D1 and D2 is a light emitting thyristor having a gate electrode, the light emitting thyristor D1 follows a current-voltage characteristic as shown in FIG. 7, but the light emitting thyristor D2 has no gate electrode. Therefore, it has characteristics different from the current-voltage characteristics of FIG.
[0043]
FIG. 2 shows a characteristic diagram of the anode current Ia-anode voltage Va of the light emitting thyristor D2.
[0044]
For example, when a voltage of 30 [V] or more is applied to the anode electrode a2 of the light emitting thyristor D2 shown in FIG. 1, the anode current Ia starts flowing, and the light emitting thyristor D2 starts emitting light. Once the voltage of the anode electrode of the thyristor D2 becomes 30 [V] or more, the thyristor D2 maintains light emission even if the voltage applied to the anode electrode of the thyristor D2 is reduced to 1.5 [V]. .
[0045]
However, once the anode voltage Va of the thyristor D2 becomes 1.5 [V] (turn-on voltage) or less, the thyristor D2 stops emitting light. Subsequently, in order to cause the thyristor D2 to emit light, a voltage of 30 [V] or more must be applied to the anode electrode again.
[0046]
Next, the operation will be described.
[0047]
FIG. 3 is a time-voltage characteristic diagram for explaining the operation of the device of the present embodiment. FIG. 3 shows, for example, the time-voltage characteristic in the block B1.
[0048]
3, a region (region A) from 0 (second) to t1 (second) is a gate electrode when the light-emitting thyristor D1 in FIG. 1 emits light (ON) and the light-emitting thyristor D2 does not emit light (OFF). G and the light emitting thyristors D1 and D2 on the anode side a1. The voltage value of a2 is shown.
[0049]
In the region (region B) from t1 (second) to t2 (second), the gate electrode G when the light emitting thyristor D1 is off and the light emitting thyristor D2 is on, and the anode side of each light emitting thyristor D1 and D2. a1. The voltage value of a2 is shown.
[0050]
Further, in a region (region C) from t2 (second) to t3 (second), the gate electrode G when the light-emitting thyristor D1 is on and the light-emitting thyristor D2 is off, and the anode side of each of the light-emitting thyristors D1 and D2. a1. The voltage value of a2 is shown.
[0051]
First, in the region A, a voltage of 2.5 [V] is applied to the common anode electrode A1 without applying a voltage to the common gate electrode G.
[0052]
With this configuration, no voltage is applied to the gate of the thyristor D1, and a voltage of 1.5 [V] is applied to the anode a1 of the thyristor D1 because a voltage drop of 1 [V] occurs due to the resistor R1. , The thyristor D1 emits light. On the other hand, a voltage of 1.5 [V] is applied to the anode side a2 of the thyristor D2 due to a voltage drop of R2, but the thyristor D2 does not emit light unless a voltage of 30 [V] is applied to the anode side. (Refer to the characteristic diagram of FIG. 2), no light emission.
[0053]
Next, in the region B, a voltage of 31 [V] is instantaneously (for example, 10 ms) applied to the gate electrode G and the common anode electrode a1.
[0054]
In this manner, in the thyristor D1, a voltage of 31 [V] is applied to the gate electrode, and a voltage of 30 [V] is applied to the point a1 on the anode side due to a voltage drop of 1 [V] of the resistor R1.
[0055]
In the thyristor D1, the thyristor D1 does not emit light because a potential difference of 1.5 [V] or more does not occur between the anode a1 and the gate electrode G.
[0056]
On the other hand, the thyristor D2 emits light because a voltage of 30 [V] is applied to the anode side a2.
[0057]
In the following region B, a voltage of 2.5 [V] is applied to both the gate electrode G and the common anode electrode A1.
[0058]
In this way, a voltage of 2.5 is applied to the gate electrode G on the thyristor D1 side, and a voltage of 1.5 [V] is applied at a point a1 on the anode side due to a voltage drop of 1 [V] of the resistor R1. Is done.
[0059]
In the thyristor D1, the voltage on the gate side is higher than the voltage on the anode side a1, so that a reverse bias voltage is applied to the thyristor D1, and the thyristor D1 does not emit light.
[0060]
On the other hand, on the thyristor D2 side, a voltage of 1.5 [V] is applied to the anode side a2. On the other hand, in the thyristor D2 having no gate electrode, a voltage of 30 [V] or more is applied once between the anode and the cathode. Therefore, if a voltage of 30 [V] or less and 1.5 [V] or more is applied between the anode and the cathode after the application of the voltage of 30 [V], the light-emitting thyristor D2 maintains light emission ( (See FIG. 2). Therefore, in the region B, the thyristor D1 turns off the light emission, and the thyristor D2 turns on the light emission.
[0061]
In the region B, the voltage of 30 [V] is applied to both the common gate electrode G and the common anode electrode An for a moment because the amount of heat generated is increased by sending a high-voltage electric signal to the thyristor for a long time. This is to prevent the load on the element from being increased.
[0062]
Next, in the region C, a voltage of 2.5 [V] is applied to the common anode electrode A1 without applying a voltage to the gate electrode G.
[0063]
With this configuration, no voltage is applied to the gate electrode G on the thyristor D1 side, and a voltage of 1.5 [V] is applied at point a1 on the anode side due to a voltage drop of 1 [V] of the resistor R2. , A forward bias voltage of 1.5 [V] is applied to the PN junction to emit light.
[0064]
When a forward voltage is applied to the thyristor D1, the charge accumulated on the thyristor D1 side of the capacitor C at the time of light emission of the thyristor D2 (in the region B) flows into the thyristor D1. At this moment, the electric charge accumulated on the thyristor D2 side of the capacitor C moves to the thyristor D1 side of the capacitor C, and the potential of the capacitor C on the thyristor D2 side drops to about 0.5 [V]. Thus, the thyristor D2 emits light.
[0065]
Thereafter, since a voltage of 2.5 [V] is applied to the common anode electrode A1, charges are accumulated in the capacitor C, and the potential at the point a2 rises to 1.5V.
[0066]
Here, when the voltage between the anode and the cathode of the light-emitting thyristor D2 drops to 1.5 [V] or less, the thyristor D2 causes the voltage of 30 [V] or more between the anode and the cathode of the thyristor D2 (between the pnpn junction). The thyristor D2 does not perform the light emission operation unless the voltage of.
[0067]
Thus, by adjusting the voltage value applied to the common anode electrode A1 and the gate electrode G, it is possible to control the light emitting operation of the thyristors D1 and D2.
[0068]
When controlling so that neither the thyristor D1 nor the thyristor D2 emits light, for example, it is only necessary to apply a voltage to both the common anode electrode A1 and the gate electrode G. In order to emit both D2, for example, a voltage of 30 [V] or more is applied to the common anode electrode, while a voltage of 27.5 [V] or less is applied to the gate electrode. Just do it.
[0069]
Although the operation in the block B1 has been described above, the light emission operation can be similarly controlled in other blocks.
[0070]
Next, a structural example of the light emitting element array having such a configuration will be described below.
[0071]
FIG. 4 is a cross-sectional view showing a structure when the light emitting element array of the equivalent circuit of FIG. 1 is realized on a semiconductor substrate.
[0072]
In the light emitting element array shown in FIG. 4, first, the n-type semiconductor layer 21, the p-type semiconductor layer 22, the n-type semiconductor layer 23, and the p-type semiconductor layer 10 are formed on the n-type semiconductor substrate 10 by using, for example, MOCVD (Metal Organic Chemical Vapor Deposition). The type semiconductor layers 24 are sequentially grown.
[0073]
Next, the light emitting elements D1 to Dn (n is an integer) are formed on the semiconductor layer on which the semiconductor layers 21 to 24 are formed by using a photoetching method.
[0074]
Further, a pattern capable of interposing a resistor or a capacitor is formed between the common anode electrode An and the anode electrode 25 of each light emitting element Dn, and the gate electrodes 26 of the odd-numbered light emitting elements Dn from the left in FIG. A G pattern is formed.
[0075]
Further, an anode electrode 25 is formed on the p-type semiconductor layer 24 of each light-emitting element, and a gate electrode 26 is formed on the n-type semiconductor layer 23 of the odd-numbered light-emitting element from the left in FIG.
[0076]
Finally, a bonding wire is provided between the electrode of the driver IC (not shown) and the common gate electrode G, and a bonding wire is provided between the electrode of the driver IC and the common anode electrode An.
[0077]
In this manner, the device of the present embodiment can be realized on a semiconductor substrate.
[0078]
As described above, the device of this embodiment includes one gate electrode, one electrode of the ground line connected to the cathode of each light emitting thyristor, and the common anode which is half the total number n of the light emitting thyristors. Since wires need only be provided between the electrodes of the driver IC and the electrodes of the light emitting element array by the total number of the number of electrodes (n / 2), the light emitting element array having a smaller number of wires as compared with the prior art is used. Can be realized.
[0079]
For this reason, in the conventional light emitting element array, a desired light emitting element emits light by controlling an electric signal applied to two gate electrodes and a plurality of common anode electrodes. Since it is only necessary to control the electric signal applied to the electrode and the plurality of common anode electrodes, the control software of the driver IC can be made simpler.
[0080]
Further, in the conventional light emitting element array, two gate electrodes are formed. Therefore, when the circuit shown in FIG. 6 is realized on a semiconductor substrate, one of the gate electrodes intersects with the intersection of the two gate electrodes. In order to prevent two gate electrodes from contacting each other after the electrodes are formed, it is necessary to form an insulating film on the gate electrode and form one gate electrode on the insulating film. Since the element array has only one gate electrode, there is no need to further form an insulating film and one gate electrode on the gate electrode. It is possible to reduce the time and cost for the operation.
[0081]
In this embodiment, a resistor is arranged between the anode side of each light-emitting thyristor and the common anode electrode, and the light-emitting thyristor performs a stable light-emitting operation with respect to a change in the voltage applied to the common anode electrode. Although the configuration can be performed, a configuration may be adopted in which a resistor is arranged in series with the common anode electrode, and the resistor need not be arranged when the fluctuation of the voltage applied to the anode electrode is small.
[0082]
Further, in this embodiment, a pnpn-type light-emitting thyristor is used as a light-emitting element, but an npnp-type light-emitting element may be used only for odd-numbered light-emitting elements from the left in FIG. In such a configuration, the reason why the even-numbered light-emitting elements from the left in FIG. 1 are not npnp-type light-emitting thyristors is that if the even-numbered light-emitting elements are npnp-type light-emitting thyristors, the p-type layer of the light-emitting thyristor is grounded. This is because they are connected and cannot emit light.
[0083]
【The invention's effect】
The light-emitting element array of the present invention can be manufactured with a small number of wires and a small number of manufacturing steps.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of an embodiment device to which the present invention is applied.
FIG. 2 is a current-voltage characteristic diagram of a light emitting thyristor having no gate electrode.
FIG. 3 is a diagram showing time-voltage characteristics at each point of the circuit of FIG. 1;
FIG. 4 is a cross-sectional view when the device of the present embodiment is configured on a substrate.
FIG. 5 is a top view of a conventional light emitting element array.
FIG. 6 is an equivalent circuit of a conventional light emitting element array.
FIG. 7 is a current-voltage characteristic diagram of a light-emitting thyristor having a gate electrode.
[Explanation of symbols]
Reference Signs List 10 substrate 21 n-type semiconductor layer 22 p-type semiconductor layer 23 n-type semiconductor layer 24 p-type semiconductor layer 25 anode electrode 26 gate electrode 100 LED array 110 semiconductor layer 120 light emitting unit 130 electrode 200 driver IC
210 electrode 300 bonding wire

Claims (3)

複数の発光素子を有する発光素子アレイであって、
前記複数の発光素子の内、第1の発光素子と第2の発光素子の2つの発光素子を1つのブロックとして複数のブロックを形成し、
前記第1発光素子は、ゲート電極を有するpnpn接合型の発光素子又はnpnp接合型の発光素子であり、前記第2発光素子は、pnpn接合型の発光素子であり、
前記第1発光素子のアノード電極と、前記第2発光素子のアノード電極は、共通のアノード電極と接続され、前記第1発光素子のカソード電極と、前記第2発光素子のカソード電極は電気的に接地されており、
前記第1発光素子のアノード電極と前記第2発光素子のアノード電極との間にはコンデンサが設けられ、
各ブロックの前記ゲート電極は共通ゲート電極と接続されており、
前記共通ゲート電極と前記共通アノード電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴する発光素子アレイ。
A light-emitting element array having a plurality of light-emitting elements,
Among the plurality of light emitting elements, a plurality of blocks are formed by using two light emitting elements of a first light emitting element and a second light emitting element as one block,
The first light emitting element is a pnpn junction light emitting element or an npnp junction light emitting element having a gate electrode, the second light emitting element is a pnpn junction light emitting element,
An anode electrode of the first light emitting element and an anode electrode of the second light emitting element are connected to a common anode electrode, and a cathode electrode of the first light emitting element and a cathode electrode of the second light emitting element are electrically connected. Grounded,
A capacitor is provided between an anode electrode of the first light emitting element and an anode electrode of the second light emitting element,
The gate electrode of each block is connected to a common gate electrode,
A light-emitting element array, wherein a desired light-emitting element can emit light by controlling an electric signal applied to each of the common gate electrode and the common anode electrode.
複数の発光素子を有する発光素子アレイであって、
前記複数の発光素子の内、第1の発光素子と第2の発光素子の2つの発光素子を1つのブロックとして複数のブロックを形成し、
前記第1発光素子は、ゲート電極を有するpnpn接合型又はnpnp型の発光素子であり、前記第2発光素子は、pnpn接合型の発光素子であり、
前記第1発光素子の第1アノード電極と、前記第2発光素子の第2アノード電極は、抵抗を介して共通のアノード電極と接続され、前記第1発光素子の第1カソード電極と、前記第2発光素子の第2カソード電極は電気的に接地されており、
前記第1発光素子のアノード電極と前記第2発光素子のアノード電極との間にはコンデンサが設けられ、
各ブロックの前記ゲート電極は共通ゲート電極と接続されており、
前記共通ゲート電極と前記共通アノード電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴する発光素子アレイ。
A light-emitting element array having a plurality of light-emitting elements,
Among the plurality of light emitting elements, a plurality of blocks are formed by using two light emitting elements of a first light emitting element and a second light emitting element as one block,
The first light emitting element is a pnpn junction type or npnp type light emitting element having a gate electrode, the second light emitting element is a pnpn junction type light emitting element,
A first anode electrode of the first light emitting element and a second anode electrode of the second light emitting element are connected to a common anode electrode via a resistor, and a first cathode electrode of the first light emitting element, The second cathode electrode of the two light emitting elements is electrically grounded,
A capacitor is provided between an anode electrode of the first light emitting element and an anode electrode of the second light emitting element,
The gate electrode of each block is connected to a common gate electrode,
A light-emitting element array, wherein a desired light-emitting element can emit light by controlling an electric signal applied to each of the common gate electrode and the common anode electrode.
複数の発光サイリスタを有する発光素子アレイであって、
前記発光サイリスタは、アノード側からカソード側に向かって、アノード電極と、第1のp型層と、第1のn型層と、第2のp型層と、第2のn型層と、カソード電極と、を有し、
前記複数の発光サイリスタの内、第1の発光サイリスタと第2の発光サイリスタの2つの発光サイリスタを1つのブロックとして複数のブロックを形成し、
前記各ブロックにおいて、前記第1の発光サイリスタの前記第1のn型層にはゲート電極が形成されており、前記第1の発光サイリスタのアノード電極と前記第2の発光サイリスタのアノード電極との間にはコンデンサが配置されており、前記第1の発光サイリスタと前記第2の発光サイリスタ夫々のアノード電極は、夫々抵抗素子を介して共通のアノード電極に接続されており、一方、前記第1の発光サイリスタと前記第2の発光サイリスタのカソード電極は電気的に接地されており、
各ブロックの第1発光サイリスタに形成されたゲート電極は、夫々1つの共通ゲート電極と電気的に接続されており、
前記各ブロック毎の共通アノード電極と前記共通ゲート電極夫々に印加する電気信号を制御することにより、所望の発光素子を発光させることが可能であることを特徴とする発光素子アレイ。
A light-emitting element array having a plurality of light-emitting thyristors,
The light emitting thyristor includes, from the anode side to the cathode side, an anode electrode, a first p-type layer, a first n-type layer, a second p-type layer, a second n-type layer, A cathode electrode;
Among the plurality of light emitting thyristors, a plurality of blocks are formed by using two light emitting thyristors of a first light emitting thyristor and a second light emitting thyristor as one block,
In each of the blocks, a gate electrode is formed on the first n-type layer of the first light-emitting thyristor, and a gate electrode of the first light-emitting thyristor and an anode electrode of the second light-emitting thyristor are connected to each other. A capacitor is interposed between the first light emitting thyristor and the second light emitting thyristor, and an anode electrode of each of the first light emitting thyristor and the second light emitting thyristor is connected to a common anode electrode via a resistance element. And the cathode electrodes of the second light emitting thyristor and the second light emitting thyristor are electrically grounded,
Gate electrodes formed on the first light emitting thyristor of each block are electrically connected to one common gate electrode, respectively.
A light emitting element array, wherein a desired light emitting element can emit light by controlling an electric signal applied to each of the common anode electrode and the common gate electrode for each of the blocks.
JP2000098769A 2000-03-31 2000-03-31 Light emitting element array Expired - Fee Related JP3588305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000098769A JP3588305B2 (en) 2000-03-31 2000-03-31 Light emitting element array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000098769A JP3588305B2 (en) 2000-03-31 2000-03-31 Light emitting element array

Publications (2)

Publication Number Publication Date
JP2001284640A JP2001284640A (en) 2001-10-12
JP3588305B2 true JP3588305B2 (en) 2004-11-10

Family

ID=18613217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000098769A Expired - Fee Related JP3588305B2 (en) 2000-03-31 2000-03-31 Light emitting element array

Country Status (1)

Country Link
JP (1) JP3588305B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637652B1 (en) 2005-09-29 2006-10-24 서울옵토디바이스주식회사 Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same
JP5355978B2 (en) * 2008-09-26 2013-11-27 株式会社沖データ Flashing circuit

Also Published As

Publication number Publication date
JP2001284640A (en) 2001-10-12

Similar Documents

Publication Publication Date Title
JP4960665B2 (en) Light emitting element array and image forming apparatus
JPH0890832A (en) Light emitting element array and optical head
JP2001308385A (en) Self-scanning light-emitting device
JP4871978B2 (en) Semiconductor device and optical print head
US8134178B2 (en) Light-emitting element
JP2005064104A (en) Light emitting diode array
JP2784010B2 (en) Self-scanning light emitting element array
JP3824497B2 (en) Light emitting element array
KR20010079683A (en) Organic electroluminescent display device
JP2004071684A (en) Semiconductor device array
JP3588305B2 (en) Light emitting element array
US6717182B1 (en) Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same
TWI299913B (en)
JPH09283794A (en) Surface light-emitting element and self-scanning type light-emitting device
CN1321123A (en) Cross under metal interconnection structure of self scanning light-emitting device
TW493283B (en) Edge light emitting device with increased light emission efficiency and self-scanning type light emitting device array using the edge light emitting device
JP2001326383A (en) Light-emitting diode array
JP2744504B2 (en) Self-scanning light emitting element array
US20030071267A1 (en) Light-emitting thyristor matrix array
JP3696276B2 (en) One-dimensional array organic EL light-emitting element array head and manufacturing method thereof
JP3224337B2 (en) Light emitting chip and light emitting device using the same
JP4352573B2 (en) Self-scanning light emitting device array
JP4479286B2 (en) Self-scanning light emitting device array chip
JP2001267635A (en) Light emitting element array
JP3357810B2 (en) Optical print head

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees