JP3587989B2 - プラズマディスプレイ装置の駆動用半導体集積回路 - Google Patents

プラズマディスプレイ装置の駆動用半導体集積回路 Download PDF

Info

Publication number
JP3587989B2
JP3587989B2 JP20895798A JP20895798A JP3587989B2 JP 3587989 B2 JP3587989 B2 JP 3587989B2 JP 20895798 A JP20895798 A JP 20895798A JP 20895798 A JP20895798 A JP 20895798A JP 3587989 B2 JP3587989 B2 JP 3587989B2
Authority
JP
Japan
Prior art keywords
power supply
integrated circuit
semiconductor integrated
electrode group
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20895798A
Other languages
English (en)
Other versions
JPH11194744A (ja
Inventor
峰弘 根本
邦弘 布村
登 秋山
一弘 椎名
通孝 大沢
精一 安元
久仁夫 安藤
正治 石垣
孝 佐々木
健夫 増田
敬三 鈴木
正敏 椎木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP20895798A priority Critical patent/JP3587989B2/ja
Publication of JPH11194744A publication Critical patent/JPH11194744A/ja
Application granted granted Critical
Publication of JP3587989B2 publication Critical patent/JP3587989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型の壁掛けテレビジョン,広告,情報などの表示装置等に用いられるプラズマディスプレイ装置並びにそれに用いる駆動回路及び駆動用半導体集積回路に関する。
【0002】
【従来の技術】
AC型のプラズマディスプレイパネルにおいて、アドレス表示分離方式を用いたアドレス方法においては、発光する画素(発光セル)を規定するアドレス放電はパネルの横方向1ライン同時に行っていた。したがって、アドレス電極に印加される電圧も色(R,G,Bの3色)によらず一定であった。
【0003】
【発明が解決しようとする課題】
ところが、アドレス放電の適正電圧は発光色を決める蛍光体により異なるため、アドレス電極に印加する電圧を一定とすると、安定した表示を行うための電圧範囲が狭くなったり選択しうる蛍光体の種類が限定されたりした。
【0004】
【課題を解決するための手段】
この課題は、アドレス電極に印加する電圧を蛍光体ごとに最適な電圧を印加することで解決できる。すなわち複数の蛍光体(例えばRGBの3種類の蛍光体)を持つプラズマディスプレイ装置の駆動回路が各蛍光体に対してそれぞれ駆動電源を備えることにより解決できる。
【0005】
本発明による駆動回路を構成する半導体集積回路は複数の駆動電源端子を有し、それらに接続される複数の電源配線を有する。例えばRGB用3種類の駆動電源端子を持つ場合、半導体集積回路内の電源配線は3本配置する。
【0006】
ところで、半導体集積回路において配線の信頼性は、以下のような関係が成り立っていることが知られている。
【0007】
1/MTF=A×J×exp(−φ/kT)
ここで、MTFは配線が不良に至るまでの平均寿命時間、Aは金属膜によって決まる定数、Jは電源密度、φは活性化エネルギー、kはボルツマン定数、Tは温度である。したがって上記の式から、ある条件下の基、ある一定の期間のあいだ配線の信頼性を確保するために必要な配線の断面積Sを求めることが出来る。上記式によれば、3種類の駆動電源が必要な場合、1電源駆動の場合と比較すると1電源配線に流れる電流は1/3になっているので、電源配線の厚みが同じ場合は配線幅を1/3にできる。これにより、3電源化に伴うチップ面積の増大をほとんどなくすことが出来る。
【0008】
ところで、プラズマディスプレイパネルには異常放電という現象が生じることが知られている。プラズマディスプレイパネルで異常放電が生じると、アドレス電極を通してアドレス電極駆動用半導体集積回路に大きな逆流電流パネルが流れこむ。この逆流電流が流れた場合、半導体集積回路内の電源配線に大きな電流が流れる。電流密度が大きい場合、配線の原子が配線に流れる電子につれて移動し、配線をもろくする現象が生じやすくなる。一般的にこの現象は金属原子のマイグレーションと呼ばれている。
【0009】
したがって電極配線断面積を1/3にした場合、通常駆動時は問題ないが、パネルからの異常逆流電流が流れ込んできた場合は電源配線断面積を1/3にしたことでマイグレーションによる配線切れの危険が増大する。
【0010】
上記の課題に対し、通常動作時は機能しないが、逆流電流流入時には機能する逆流電流用の配線を共通に持つことで、電源配線の増大を最小限に抑えたままで、従来と同等のマイグレーションに対する配線の信頼性を持つことが可能になる。
【0011】
【発明の実施の形態】
図1から図9を用いて、本発明の実施例を説明する。
【0012】
図1は、本発明の一実施例を示したプラズマディスプレイ装置である。プラズマディスプレイ装置33は、プラズマディスプレイパネル10,パネル駆動回路15,16、映像信号処理回路35,駆動用電源回路34で構成される。この実施例では、電源回路34から駆動回路16に複数の駆動用電圧が供給され、駆動回路16に複数の駆動用電圧に対応した駆動用半導体集積回路が実装されている。このプラズマディスプレイ装置の特徴は、複数の蛍光体(たとえばRGBの3種類の蛍光体)に最適な電圧を印加するために、数種類の出力電圧を有する駆動用電源を有し、複数の電源入力に対応したプラズマディスプレイパネル駆動用の半導体集積回路を有する点にある。
【0013】
図2は、1画素と駆動用半導体集積回路の接続の関係を模式的に示した図である。この図を用いて発光の動作を簡単に説明する。不活性ガスが閉じ込められたセル36a〜36cからなる1画素の内側には蛍光体38が塗布されている。また外側に複数の放電電極39が配置され、放電電極39はパネル駆動用の半導体集積回路37に接続されている。映像信号処理回路35からの信号によって各セルの電極間に電圧が印加されるとセルの内部に電荷が誘起され、ある電圧を超えるとプラズマ放電が生じる。例えば36aを赤,36bを緑,36cを青を発光するセルだとすると、赤,緑,青それぞれの蛍光体によって最適な印加電圧が異なる可能性がある。この場合、赤,緑,青それぞれの蛍光体に最適な電圧を電源40からそれぞれ供給することで高品質な発光が得られるようになる。
【0014】
図3はプラズマディスプレイパネル10と駆動回路の構成を示した図である。図の例ではX電極11,Y電極12,アドレス電極13の3つの電極で回路が構成され、3つの電極が交わる点が図2の1画素36になる。X駆動回路14は、X電極11に印加する駆動パルスを発生している。Y駆動回路15は、Y電極 12の1本ごとに接続され、Y電極12に印加する駆動パルスを発生している。アドレス駆動回路16はアドレス電極13の1本ごとに接続され、アドレス電極13に印加する駆動パルスを発生している。この実施例では、このアドレス駆動回路16のパネル側最終段に複数の駆動用電圧に対応したアドレス駆動用半導体集積回路が接続されている。例えば、VGA表示(横640本×3,縦480本)の場合、アドレス駆動用半導体集積回路は、その出力数が64出力であれば30個必要になる。本実施例ではアドレス駆動回路に複数電源に対応した半導体集積回路を配置したが、図2で説明したように蛍光体に最適な電圧を印加することができれば、ほかの駆動回路に複数電源に対応した半導体集積回路が配置されてもよい。
【0015】
図4は、本発明の1実施例を示した複数電源方式によるアドレス駆動用半導体集積回路1の略構成図である。図では最終駆動バッファ以外の部分は大幅に省略してある。3電源型アドレス駆動用半導体集積回路1は、制御回路2と最終駆動バッファ回路3a,3b,3cから構成されている。外部から入力された信号は、制御回路2の内部のシフトレジスタ回路とラッチ回路を通して最終駆動バッファ3に伝えられる。最終駆動バッファは、入力信号に応じてパネルを駆動するために必要な高電圧パルスを出力する。
【0016】
図4の実施例と図8に示した1電源型半導体集積回路17との大きな違いは、電源端子4が3種類ある点にある。これにより、蛍光体の種類ごとに最適電圧でアドレス放電を行うことができる。このように3種類の駆動電源端子4a,4b,4cを持つ場合、一番容易な方法は半導体集積回路内の電源配線5a,5b,5cを単純に3本配置することである。しかしこの場合、電源配線が占める面積が増加した分だけチップ面積が増大し、半導体集積回路のコスト増加を招いてしまう。そこでそれぞれの電源配線5は、チップ面積低減のため、配線の信頼性に関する式をもとに1電源型の1/3の配線断面積にする。また、それぞれの電源配線5にはダイオード6a,6b,6cなどの半導体素子を介して逆流電流用の配線7に接続されている。ここでは1例として逆流電流用配線7の断面積を1電源型の2/3の配線断面積とする。
【0017】
なお、逆流電流用配線7の端子8は、電源端子4のうち一番印加電圧の高い端子に接続することが望ましい。この際、電源起動時においても電源電圧の上下関係が崩れないように注意しないと、ダイオード6を介して電源端子間でショートする危険がある。この問題を解決する方法は、逆流電流用端子9に接続する電源を他の電源端子4のものよりも常に高い電源にすればよい。
【0018】
以下、簡単に半導体集積回路の動作を説明する。半導体集積回路のそれぞれの電源端子5にアドレス駆動電圧を印加すると、制御回路2の信号に応じて出力端子9にはアドレス駆動電圧、もしくはGND電位が出力される。この時、それぞれの出力端子9に現れるアドレス駆動電圧は、駆動する蛍光体に適した電圧にできる。
【0019】
ここで、プラズマディスプレイパネルで異常放電が生じ、アドレス駆動回路に大きな逆流電流が流れ込んだときの動作を考える。パネルから流れ込んだ逆流電流は、出力端子9から最終駆動バッファ3を通ってそれぞれの電源配線5に流れ込む。流れ込んだ電流はダイオード6を通して逆流電流用配線7にも流れ込む。流れ込んだ逆流電流は、電源線5と逆流用配線7をあわせると1電源型と同等の配線断面を流れる。このように、通常動作時は機能しないが逆流電流流入時には機能する逆流電流用の配線7を共通に持つことで、3種類の各々の電源配線断面積を1電源型と同じとした場合と比較して、電源配線の増大を最小限に抑えたままで1電源型と同等のマイグレーションに対する信頼性を持つことが可能になる。また、本説明では逆流用配線7の断面積を1電源型の2/3としたが、配線の信頼性をある程度低下させても良いならば、配線断面積を2/3以下にすれば配線面積をさらに低減できる。逆に1電源型の時よりも逆流時の配線の信頼性を高めたいのであれば、2/3以上にすればよい。
【0020】
図7は、図4で説明した実施例を応用した例であり、半導体集積回路の略断面構造を示した図である。図はSOI基板を例にとって説明してある。本実施例では、図1の逆流用配線7を周囲の半導体領域29から絶縁膜31で絶縁分離した半導体領域30に置き換えたものである。本構成によれば、逆流電流用配線の配線が不要になるので第1の実施例よりも配線面積を小さくできる。そのかわりに、金属配線よりも抵抗成分の高い半導体領域を配線として使用するので、高濃度不純物層32などを拡散させる等、配線抵抗を低減する工夫が必要である。
【0021】
図5は、本発明の別の1実施例を示した3電源方式によるアドレス駆動用半導体集積回路19の略構成図である。図4と同様に最終駆動バッファ以外の部分は大幅に省略してある。本実施例では、一番電圧の高い電源配線を逆流電流用配線と共用している。1例として、逆流電流用配線と共用した電源配線20の配線断面積を1電源型の2/3、残りの電源配線21a,21bを1/3とする。本実施例の利点は、図4の実施例よりも電源配線面積を減らせる点にある。そのかわりに、逆流電流配線と共用した配線20に逆流電流が流れた場合、1電源型の2/3の配線断面積しかないので、配線20の信頼性が低下している。また図4の実施例では3種類の電源電圧の上下関係は自由に選べるが、本実施例の場合は逆流電流用配線と共用した電源配線20の電圧は残りの電源配線21a,21bの電圧よりも高いことが条件になる。なぜならば、他の電源電圧が共用した電源配線20の電圧よりも高かった場合、逆流用ダイオード22a,22bを介して共用した電源配線20に電流が流れ続けてしまうからである。
【0022】
図6は本発明の別の1実施例を示した3電源方式によるアドレス駆動用半導体集積回路23の略構成図である。図4と同様に最終駆動バッファ以外の部分は大幅に省略してある。本実施例では、一番電圧の高い電源配線24を逆流電流用配線と共用している。1例として、逆流電流用配線と共用した電源配線24の配線断面積を1電源型の2/3、残りの電源配線25,26を1/3とする。本実施例の利点は、図4の実施例よりも電源配線面積を減らせる点、図5の実施例と同等の配線面積で一番電源電圧の低い配線25の信頼性をさらに上げられる点にある。そのかわりに、3種類の電源配線の電圧の上下関係が配線24>配線25>配線26である必要がある。
【0023】
図8は本発明の別の1実施例を示した3電源方式によるアドレス駆動用半導体集積回路41の略構成図である。基本的な構成は図4で説明した実施例と同じであるが、本実施例は電源端子18から入力された電圧を半導体集積回路の内部にある電圧変換回路42で複数の電源電圧に変換されることを特徴としている。したがって、同様に電圧変換回路42を半導体集積回路の内部に備えることにより図5、および図6で説明した実施例にも適用できることは言うまでもない。
【0024】
以上述べてきたように、本実施例では3種類の電源電圧を想定して述べてきたが、2種類、もしくは4種類以上の電源電圧を必要とした場合に適用できることは言うまでもない。また、電源配線の配線断面積に関しても配線の信頼性を1電源型と同等であることを基準に説明したが、配線の断面積と信頼性の関係を詳しく検討の上、適切な配線断面積を選ぶべきである。例えば多層配線技術を用いて配線を多重化すると、狭い配線幅で大きな配線断面積を得られる。多重配線に伴う製造コスト上昇よりも配線面積縮小などによるチップ面積低減によるコスト低減効果が大きい場合、多層配線は有効な手法である。また配線断面積が同じ場合、配線材料を工夫すると(例えばアルミニウム配線に銅を少量添加する)配線の信頼性を上げることができる。つまり、これまでと同程度の信頼性を目指す場合、配線断面積を低減することができるので、配線材料のコスト上昇よりも配線面積縮小などによるチップ面積低減によるコスト低減効果が大きい場合、マイグレーションに強い特別な配線材料を用いることは有効な手法である。
【0025】
【発明の効果】
本発明により、複数の蛍光体を持つプラズマディスプレイを安定に発行表示できる。
【図面の簡単な説明】
【図1】本発明を適用したプラズマディスプレイ装置の一例を示した略構成図である。
【図2】画素と駆動用半導体集積回路の接続の関係を模式的に示した図である。
【図3】プラズマディスプレイパネルのパネル電極と回路構成を示した模式図である。
【図4】本発明を適用した半導体集積回路の一例を示した図である。
【図5】本発明を適用した半導体集積回路の別の一実施例を示した図である。
【図6】本発明を適用した半導体集積回路の別の一実施例を示した図である。
【図7】本発明を適用した半導体集積回路の別の一実施例を示した図である。
【図8】本発明を適用した半導体集積回路の別の一実施例を示した図である。
【図9】従来型の半導体集積回路の一例を示した図である。
【符号の説明】
1,19,23,41…アドレス駆動用半導体集積回路、2…制御回路、3a〜3c…最終駆動バッファ回路、4a〜4c,18…電源端子、5a〜5c, 21,22,24〜26…電源配線、6a〜6c,22a,22b,27a, 27b…ダイオード、7…逆流電流用配線、8…逆流電流用端子、9a〜9c…出力端子、10…プラズマディスプレイパネル、11…X電極、12…Y電極、13…アドレス電極、14…X駆動回路、15…Y駆動回路、16…アドレス駆動回路、17…1電源方式のアドレス駆動用半導体集積回路、20…逆流電流共用電源配線、28〜30…半導体領域、31…絶縁分離膜、32…高濃度拡散層、33…プラズマディスプレイ装置、34,40…電源回路、35…映像信号処理回路、36a〜36c…画素、37…パネル駆動用半導体集積回路、38…蛍光体、39…放電電極、42…電圧変換回路。

Claims (10)

  1. 画素が複数色の蛍光体を有するプラズマディスプレイパネルを放電発光する半導体集積回路であって、
    複数の電源電圧が入力される複数の電源端子と、前記複数の電源端子に接続される複数の電源配線とを有し、前記複数の電源配線に接続され前記複数の電源電圧により前記プラズマディスプレイパネルを駆動するものであり、
    出力端子から逆流電流が流入したときに機能する逆流用配線を持ち、かつそれぞれの電源配線と逆流用配線は電源配線から逆流用配線にのみ電流が流れるように半導体素子によって接続されたこと特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  2. 画素が複数色の蛍光体を有するプラズマディスプレイパネルを放電発光する半導体集積回路であって、
    複数の電源電圧が入力される複数の電源端子と、前記複数の電源端子に接続される複数の電源配線とを有し、前記複数の電源配線に接続され前記複数の電源電圧により前記プラズマディスプレイパネルを駆動するものであり、
    電源配線のうち1本の電源配線を出力端子から逆流電流が流入したときに機能する共用配線とし、かつその他の電源配線と共用配線は電源配線から共用配線にのみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  3. 画素が複数色の蛍光体を有するプラズマディスプレイパネルを放電発光する半導体集積回路であって、
    複数の電源電圧が入力される複数の電源端子と、前記複数の電源端子に接続される複数の電源配線とを有し、前記複数の電源配線に接続され前記複数の電源電圧により前記プラズマディスプレイパネルを駆動するものであり、
    電源電圧の低い電源配線とそれより高い電源配線の間に、低い電源配線から高い電源配線のみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  4. 画素が複数色の蛍光体を有するプラズマディスプレイパネルを放電発光する半導体集積回路であって、
    複数の電源電圧が入力される複数の電源端子と、前記複数の電源端子に接続される複数の電源配線とを有し、前記複数の電源配線に接続され前記複数の電源電圧により前記プラズマディスプレイパネルを駆動するものであり、
    出力端子から逆流電流が流入したときに機能する、逆流用の半導体領域を持ち、かつそれぞれの電源配線と逆流用の半導体領域は電源配線から逆流用半導体領域にのみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  5. 第1のガラス基板に配置されている第1の電極群と、該第1の電極に平行に配置され、独立に駆動可能な第2の電極群と、該第1のガラス基板と対向する第2のガラス基板に該第1及び第2の電極と垂直に交差するように配置され、独立に駆動可能な第3の電極群と、該第3の電極群に沿って色ごとに塗布された複数色の蛍光体を有し、該第2,第3の電極群で発光する画素を規定するためのアドレス放電を行うプラズマディスプレイパネルの駆動用半導体集積回路において、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有するものであり、
    出力端子から逆流電流が流入したときに機能する逆流用配線を持ち、かつそれぞれの電源配線と逆流用配線は電源配線から逆流用配線にのみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  6. 第1のガラス基板に配置されている第1の電極群と、該第1の電極に平行に配置され、独立に駆動可能な第2の電極群と、該第1のガラス基板と対向する第2のガラス基板に該第1及び第2の電極と垂直に交差するように配置され、独立に駆動可能な第3の電極群と、該第3の電極群に沿って色ごとに塗布された複数色の蛍光体を有し、該第2,第3の電極群で発光する画素を規定するためのアドレス放電を行うプラズマディスプレイパネルの駆動用半導体集積回路において、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有するものであり、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有し、かつ電源配線のうち1本の電源配線を出力端子から逆流電流が流入したときに機能する共用配線とし、かつその他の電源配線と共用配線は電源配線から共用配線にのみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  7. 第1のガラス基板に配置されている第1の電極群と、該第1の電極に平行に配置され、独立に駆動可能な第2の電極群と、該第1のガラス基板と対向する第2のガラス基板に該第1及び第2の電極と垂直に交差するように配置され、独立に駆動可能な第3の電極群と、該第3の電極群に沿って色ごとに塗布された複数色の蛍光体を有し、該第2,第3の電極群で発光する画素を規定するためのアドレス放電を行うプラズマディスプレイパネルの駆動用半導体集積回路において、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有するものであり、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有し、かつ電源電圧の低い電源配線とそれより高い電源配線の間に、低い電源配線から高い電源配線のみ電流が流れるように半導体素子によって接続されたことを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  8. 第1のガラス基板に配置されている第1の電極群と、該第1の電極に平行に配置され、独立に駆動可能な第2の電極群と、該第1のガラス基板と対向する第2のガラス基板に該第1及び第2の電極と垂直に交差するように配置され、独立に駆動可能な第3の電極群と、該第3の電極群に沿って色ごとに塗布された複数色の蛍光体を有し、該第2,第3の電極群で発光する画素を規定するためのアドレス放電を行うプラズマディスプレイパネルの駆動用半導体集積回路において、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有するものであり、
    該アドレス放電を行うため第3の電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部に複数の電源配線を有し、かつ出力端子から逆流電流が流入したときに機能する、逆流用の半導体領域を持ち、かつそれぞれの電源配線と逆流用半導体領域は電源配線から逆流用半導体領域にのみ電流が流れるように半導体素子によって接続されたこと特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  9. 請求項において、該アドレス放電を行うため電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部で駆動電圧を変換する回路を有することを特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
  10. 請求項において、該アドレス放電を行うため電極群に印加する電圧を蛍光体の種類に対応して変化させるため、半導体集積回路の内部で駆動電圧を変換する回路を有すること特徴とするプラズマディスプレイ装置の駆動用半導体集積回路。
JP20895798A 1997-09-29 1998-07-24 プラズマディスプレイ装置の駆動用半導体集積回路 Expired - Fee Related JP3587989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20895798A JP3587989B2 (ja) 1997-09-29 1998-07-24 プラズマディスプレイ装置の駆動用半導体集積回路

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP26318297 1997-09-29
JP9-263182 1997-10-31
JP9-299917 1997-10-31
JP29991797 1997-10-31
JP20895798A JP3587989B2 (ja) 1997-09-29 1998-07-24 プラズマディスプレイ装置の駆動用半導体集積回路

Publications (2)

Publication Number Publication Date
JPH11194744A JPH11194744A (ja) 1999-07-21
JP3587989B2 true JP3587989B2 (ja) 2004-11-10

Family

ID=27328945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20895798A Expired - Fee Related JP3587989B2 (ja) 1997-09-29 1998-07-24 プラズマディスプレイ装置の駆動用半導体集積回路

Country Status (1)

Country Link
JP (1) JP3587989B2 (ja)

Also Published As

Publication number Publication date
JPH11194744A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
US20210366349A1 (en) Display panel redundancy schemes
KR100470282B1 (ko) 다층세라믹기판을가지는모자이크식일렉트로루미네선스디스플레이
CN116434696A (zh) 一种显示面板及显示装置
JP4172501B2 (ja) 発光ダイオード点灯回路、照明装置及び液晶表示装置
CN106133814A (zh) 安装基板和电子装置
JP2007220598A (ja) 有機el表示装置
US7224044B2 (en) Semiconductor chip mounting substrate and flat display
US20050104822A1 (en) Self light emission display device
JP3587989B2 (ja) プラズマディスプレイ装置の駆動用半導体集積回路
JP2005338658A (ja) 有機el表示装置用基板および有機el表示装置
US6738032B1 (en) Plasma display panel having pads of different length
JPH0155465B2 (ja)
JP2000276105A (ja) 表示装置及び駆動装置
US7675140B2 (en) Semiconductor circuit device and display data line driver
KR100870350B1 (ko) 액티브매트릭스 구동표시소자
JP2003295785A (ja) 有機el表示装置およびその駆動装置
US5306984A (en) Plasma display device
JP2000021569A (ja) 有機発光デバイス
US6091385A (en) Integrated circuit for driving flat display device
US20070029985A1 (en) Semiconductor device
US20090206725A1 (en) Discharge tube array
JP2003323130A (ja) 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法
JP2775773B2 (ja) 蛍光表示パネル
JP2004342860A (ja) 集積回路パッケージ
JPS5818739B2 (ja) 陰極線表示パネル

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040811

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees