JP3583862B2

JP3583862B2 - Semiconductor integrated circuit device and method of manufacturing the same

Info

Publication number: JP3583862B2
Application number: JP11720996A
Authority: JP
Inventors: 聡上野; 輝義林; 卓原田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1996-05-13
Filing date: 1996-05-13
Publication date: 2004-11-04
Anticipated expiration: 2016-05-13
Also published as: JPH09306917A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造方法に関し、特に、パッケージと半導体集積回路とを接続するパッドの影響を受けて発生する信号損失の抑制に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置の超高周波領域での使用の要求が高まっている。このような半導体集積回路装置は、たとえばベースバンド光通信のように１０Ｇｂ／ｓもの高速の伝送速度を必要とする光伝送用の広帯域増幅器を構成する場合等に用いられる。
【０００３】
ところで、半導体集積回路装置を構成する半導体チップをセラミック基板や樹脂基板等のパッケージにマウントする際に、フリップチップ方式の接続方式（ＦＣＢ）が、採用されるようになってきている。この方式においては、半導体集積回路装置のサイズを理想的にはチップサイズにまで小さくすることが可能であり、半導体集積回路装置を用いた回路全体を小さくすることが可能となる利点を有する。このような半導体集積回路装置の縮小化は、高密度実装技術への適用性を高めると同時に、高周波用途において回路を集中定数的に取り扱うことができるというメリットを有する。
【０００４】
フリップチップ方式の接続方式については、工業調査会「ＩＣ化実装技術」（１９８０年１月１５日発行）ｐ１７５およびｐ８４、あるいは株式会社オーム社発行、「ＬＳＩハンドブック」（昭和５９年１１月３０日発行）、ｐ４０９〜ｐ４１０に詳細に記載されているが、以下簡単に説明する。
【０００５】
フリップチップ方式の接続方式において、半導体チップとパッケージとの電気的接続には突起電極が使用される。
【０００６】
この突起電極を有する半導体チップの実装は、ＣＣＢ（ＣｏｎｔｒｏｌｌｅｄＣｏｌｌａｐｓｅＢｏｎｄｉｎｇ）実装あるいはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）実装として知られている。
【０００７】
突起電極は、その突起部分がＰｂＳｎ合金等からなるバンプで構成され、その下地にスパッタ等により形成されたＣｒ／Ｃｕ等のバンプ下地金属（ＢＬＭ）を介在させて設置するようになっているのが一般的である。バンプはパターニングされたレジストをマスクとして、あるいは金属マスクを使用して蒸着等により形成されるのが一般的である。
【０００８】
【発明が解決しようとする課題】
前記のＦＣＢ技術を超高周波用途の半導体集積回路装置に適用するに際して、本発明者らは実験および検討を行い、以下のような問題点があることを認識した。
【０００９】
第１に、パッケージと半導体チップとを接続する際に用いられる半導体チップ上のパッド部分の伝送特性が、半導体集積回路装置の高周波伝送特性に大きな影響を与えるという点である。
【００１０】
すなわち、パッドの浮遊容量および基板抵抗により信号伝送の損失を生じ、周波数が高くなるに従って信号減衰が大きくなるという問題である。図１７に代表的なパッド部分における信号減衰量の周波数依存性を示す。信号周波数がある程度低い場合は、信号減衰量が小さいため無視できる。しかし、超高周波領域たとえば１０ＧＨｚ程度の周波数で使用する場合には信号減衰量が大きく、半導体集積回路装置の伝送特性に大きな影響を与えてしまう。
【００１１】
つまり、広帯域増幅器等を構成する半導体集積回路装置に適用した場合、増幅器の利得の帯域内偏差を抑制することが困難になるという不具合が発生する。言い換えると、パッドによる損失量が周波数によって異なるため、増幅器の利得を一定に保つように設計しても、入出力部にパッドがあるがために、その利得を広い帯域にわたって一定に保つことが難しくなる。この結果、利得が周波数特性を有するようになり、特に高周波帯域の利得が低周波帯域の利得よりも低下し、いわゆる利得の帯域内偏差が生ずるという問題を生じる。
【００１２】
パッド部分の伝送特性を改善する手法としては、パッドと基板間のインピーダンスを大きくすることが考えられ、パッド面積を縮小することにより可能ではある。しかし、パッド面積を縮小すると半導体チップとパッケージとの接着力が低下し、半導体集積回路装置の長時間使用により、パッドまたはバンプが半導体チップからはがれてしまい、パッケージと半導体集積回路の電気的な接続が不可能になる。従って、パッケージと半導体チップとの接続の高い信頼性を確保することが困難となってしまう。これが第２の問題点である。
【００１３】
このように、増幅器において、利得の帯域内偏差が生ずると、特に広帯域を用いているシステムでは利得の帯域内偏差がそのまま伝送特性の劣化として現れるため、情報を正確かつ、高速に伝送する上で支障が生じる。一方、パッケージと半導体チップとの接続強度が弱い場合、信頼性が劣化し、長時間使用に耐えることが不可能となる。
【００１４】
本発明の目的は、パッケージと半導体チップとがＦＣＢによって接続された半導体集積回路装置の高周波伝送特性を改善し、かつ、半導体集積回路装置の信頼性を維持する技術を提供することにある。
【００１５】
本発明の他の目的は、パッケージにＦＣＢによって接続される半導体チップの、パッド部分の伝送特性を改善し、かつ、半導体チップとパッケージとの耐剥離性に優れた半導体集積回路装置およびその製造方法を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
（１）本発明の半導体集積回路装置は、半導体チップ上に設けられたパッドとパッケージ上に設けた金属電極とがはんだバンプにより接続される半導体集積回路装置であって、パッドのうち高周波信号の入出力に用いられる高周波入出力パッドの面積が、高周波信号の入出力に用いられないその他のパッドの面積と比較して小さいものである。
【００１９】
このような半導体集積回路装置によれば、半導体チップ上に設けられたパッドのうち、高周波信号の入出力に用いられる高周波入出力パッドのみをその他のパッドよりも小さな面積とするため、高周波入出力パッド部分の伝送特性を改善するとともに、半導体チップとパッケージとの接着強度は従来どおりに維持することが可能である。
【００２０】
すなわち、高周波入出力パッドの面積を縮小することにより、その浮遊容量を小さくし、高周波入出力パッドと半導体基板との間のインピーダンスを高めて高周波伝送特性を改善すると同時に、その他のパッドについては従来どおりの面積とすることにより半導体チップとパッケージとの接着性を確保するものである。
【００２１】
半導体チップに設けられた全パッドのうち、高周波入出力パッドの占める割合は、一般に大きくないため、高周波入出力パッドの面積を小さくしても全体の接着強度に与える影響はあまり大きくない。一方、半導体集積回路装置の帯域劣化の主要因は高周波入出力パッドであって、その他のパッドは帯域劣化に全く影響していない。そこで、高周波入出力パッドのみの面積を小さくして、帯域劣化と耐剥離性低下とを同時に対策したものである。
【００２２】
つまり、パッドによる信号減衰を抑制し、応力強度に優れた半導体集積回路装置が実現可能である。
【００２３】
（２）本発明の半導体集積回路装置は、前記（１）記載の半導体集積回路装置であって、高周波入出力パッドの周辺には、それ以外のパッドが配置されているものである。
【００２４】
このような半導体集積回路装置によれば、高周波入出力パッドの周辺にそれ以外のパッドを配置したため、半導体集積回路装置の信頼性をさらに高めることができる。
【００２５】
半導体チップとパッケージとの全体の接着強度は、（１）に記載のとおり、高周波入出力パッド以外のパッドの面積を従来どおりとすることにより担保することができるが、高周波入出力パッドが特定の領域に集まって配置された場合には、その領域に半導体チップとパッケージとの熱膨張の差等によるストレスの集中が発生する可能性がある。このようなストレスの集中がある場合には、接着強度の弱い高周波入出力パッド部分に剥離が発生する可能性がある。このような剥離は半導体集積回路装置の信頼性を低下させる要因となる。
【００２６】
そこで、本発明では、高周波入出力パッドの周辺にそれ以外のパッドを配置することによって、高周波入出力パッド周辺の接着強度低下を防止し、高周波入出力パッドの剥離発生を防止して、半導体集積回路装置の信頼性を高めるものである。
【００２７】
（３）本発明の半導体集積回路装置は、前記（１）または（２）記載の半導体集積回路装置であって、はんだバンプに用いられる材料の量は、高周波入出力パッドおよびそれ以外のパッドにおいて均一としているものである。
【００２８】
このような半導体集積回路装置によれば、はんだボール用に供給するはんだの量を均一としても、はんだによる表面張力のため、大きさの異なるパッドが混同した場合でも、良好なはんだボールの形成が可能である。さらに、パッケージとの接続を行う際に、はんだボールはボールの潰れる量を自己制御してボールの高さを均一とするため、すべてのパッドとパッケージとの接続は均一にすることができる。
【００２９】
この場合、はんだ量をパッドの面積に応じて調整する必要がないため、はんだ量調整のための条件出し等の作業が不要である。
【００３０】
（４）本発明の半導体集積回路装置は、前記（１）または（２）記載の半導体集積回路装置であって、はんだバンプに用いられる材料の量は、パッドの面積に比例して増減されているものである。
【００３１】
このような半導体集積回路装置によれば、はんだバンプに用いられる材料の量をパッドの面積に比例して増減するため、バンプの高さを均一に揃えることができる、このため、半導体チップとパッケージとの接続を行う際のリフローを、より確実に行うことができる。
【００３２】
（５）本発明の半導体集積回路装置の製造方法は、前記（１）〜（４）記載の半導体集積回路装置の製造方法であって、（ａ）半導体ウェハ上に高周波入出力パッドおよびその他のパッドを形成する工程、（ｂ）高周波入出力パッドおよびその他のパッドが形成されていない半導体ウェハ上にレジストを形成する工程、（ｃ）高周波入出力パッドおよびその他のパッドならびにレジスト上にはんだを形成する工程、（ｄ）レジストをその上層に形成されたはんだとともに除去する工程、（ｅ）半導体ウェハを加熱して、高周波入出力パッドおよびその他のパッド上に形成されたはんだをボール状に整形する工程、を有し、（ｂ）の工程において形成されるレジストのパターンにより、高周波入出力パッドおよびその他のパッド上に形成されるはんだバンプの材料の量を調節することを特徴とするものである。
【００３３】
このような、レジストのパターンによりパッド上に形成されるはんだの量を調整するため、容易にはんだ量を調整することができる。
【００３４】
この場合、レジストパターンを均一としてはんだ量を全てのパッドに対して同一とすることも可能であり、また、レジストパターンをパッド面積に比例するように調整してパッド上に形成されるはんだバンプの高さを揃えることも可能である。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３６】
（実施の形態１）
図１は、本発明の一実施の形態である半導体集積回路装置の一例を示した上面図である。
【００３７】
半導体チップ１上には、高周波入出力パッド２（黒丸）およびその他のパッド３（白丸）が形成されている。高周波入出力パッド２の面積は、その他のパッド３の面積よりも小さくなっている。その結果、高周波入出力パッド２の部分での高周波信号の減衰を抑制し、半導体集積回路装置の信号伝送特性を改善することができる。
【００３８】
高周波入出力パッド２の面積縮小による高周波伝送特性の改善について、図２〜図４を用いてさらに詳しく説明する。
【００３９】
図２は、半導体チップ上の一般的なパッドを示した断面図であり、図３は、図２におけるパッド部分の等価回路を示した回路図である。
【００４０】
高周波入出力パッド２あるいはその他のパッド３であるパッド４は、半導体基板５上に酸化シリコン等の絶縁体である層間膜６を介して形成されている。
【００４１】
パッド４は、半導体基板５との間に層間膜６を介してパッド容量Ｃｏｘを形成し、半導体基板５は、抵抗Ｒｓと基板容量Ｃｓとの並列回路と等価である。結局、パッド４は、図３に示すように、抵抗Ｒｓと基板容量Ｃｓとの並列回路にパッド容量Ｃｏｘが直列に接続されたものと等価な回路を介して接地されていることとなる。つまり、パッド４に寄生するパッド容量Ｃｏｘおよび抵抗Ｒｓが信号伝達ラインに付加されることになり、その寄生素子による信号減衰の影響により信号伝送に大きな影響を与えることとなる。
【００４２】
信号減衰を防止するためには、信号伝達ラインに付加された寄生素子の影響が無視できるようになれば良い。そのためには、パッド４のインピーダンスＺが十分大きい値にならなければならない。
【００４３】
パッド４と接地間とのインピーダンスＺは、前記等価回路より、Ｚ＝１／ｊωＣｏｘ＋１／（１／Ｒｓ＋ｊωＣｓ）となる。（但し、ωは角周波数である。）この式から、Ｚを大きくするためには、ω、ＣｏｘまたはＣｓを小さく、あるいはＲｓを大きくする必要がある。しかし、本来高周波での使用を目的としていることからωを大きくすることはできず、また、Ｒｓ、Ｃｓの変更は、半導体基板５の物性に関係することからこれを変えることは難しい。そこで、Ｃｏｘを小さくすることが最も現実的かつ有効な手段である。すなわち、Ｃｏｘは、パッド４の形状の幾何学的な変更のみでその値を変えること、つまり、その面積の縮小によりＣｏｘの値をほぼ比例的に小さくすることができる。
【００４４】
図４にパッド４の大きさを変えた場合の信号損失の変化を示す。曲線７は、従来のパッド面積と同等の面積の場合の信号損失を示し、曲線８は、パッド面積を小さくした場合の信号損失を示す。パッド面積を小さくした方が信号損失が小さくなっていることが判る。
【００４５】
本実施の形態１では、高周波入出力パッド２の信号損失が曲線８に対応し、その他のパッド３の信号損失が曲線７に対応するものである。このように、本実施の形態１では、高周波入出力パッド２における信号損失を小さくし、半導体集積回路装置の高周波特性を改善することができる。
【００４６】
一方、パッド面積の縮小を高周波入出力パッド２に限り、その他のパッド３の面積を従来と同様とすることにより、半導体チップ１とパッケージとの接着力を従来と同等に保持することができる。すなわち高周波入出力パッド２の数は、その他もパッド３の数に比べて少なく、高周波入出力パッド２の面積を縮小することによる接着性の低下は無視できるレベルとすることができる。
【００４７】
また、本実施の形態１の半導体集積回路装置では、高周波入出力パッド２の周辺にその他のパッド３が配置されるようになっている。言い換えると、高周波入出力パッド２が隣接して配置されることがない。
【００４８】
このように高周波入出力パッド２とその他のパッド３を配置することにより、半導体チップ１とパッケージとの全体の接着力を保持するのみならず、高周波入出力パッド２の接着力を確保して、半導体集積回路装置の信頼性を高めることができる。
【００４９】
次に、本実施の形態１の半導体集積回路装置の製造方法について、図５〜図１１に従って説明する。
【００５０】
図５〜図１１は、本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【００５１】
まず、半導体基板５の主面に、公知の技術を用いて、ＭＯＳＩＣ、バイポーラＩＣ等の半導体集積回路素子および配線９を形成し、層間膜６を形成する。さらに、層間膜６の所定の領域にコンタクトホール１０を開口し、パッド用金属膜１１を形成する（図５）。
【００５２】
パッド用金属膜１１は、単層あるいは複数層で形成することができる。また、形成方法として、蒸着法あるいはスパッタ法等を用いることができる。
【００５３】
次に、リソグラフィ技術を用いて、高周波入出力パッド２およびその他のパッド３を形成する（図６）。
【００５４】
このとき、パッド面積は、マスクパターンを調整することにより決定することができる。
【００５５】
次に、高周波入出力パッド２およびその他のパッド３が形成された半導体基板５の主面上にレジスト膜を塗布し、リソグラフィ技術を用いて、高周波入出力パッド２およびその他のパッド３の周辺のレジストを除去し、高周波入出力パッド２およびその他のパッド３の間にレジストパターン１２を形成する（図７）。
【００５６】
次に、レジストパターン１２が形成された半導体基板５の主面上に、はんだ膜１３を全面に形成する（図８）。
【００５７】
はんだ膜１３は、スパッタ法、蒸着法等を用いて形成することができる。
【００５８】
次に、その上にはんだ膜１３が形成されたレジストパターン１２を、上層のはんだ膜１３とともにリフトオフにて除去し、はんだパターン１４を形成する（図９）。
【００５９】
このとき、はんだパターン１４の面積は均一とすることができる。はんだパターン１４の面積を均一とすることにより、条件出し等の煩雑な作業を省略し、製造工程を簡略化することができる。
【００６０】
次に、半導体基板５全体にアニール処理を行い、はんだパターン１４を溶かす。はんだパターン１４は表面張力により、球形となり、ＣＣＢ接続用のはんだボール１５が形成される（図１０）。
【００６１】
このとき、パッドの、面積が異なっても、はんだの表面張力により全てのパッド上に良好なボールが形成される。
【００６２】
最後に、はんだボール１５が形成された半導体基板５、すなわち半導体チップ１とパッケージ１６とを接続する。なお、本実施の形態１では、すべてのパッドについてはんだの量を均一にするため、高周波入出力パッド２ではその面積が小さいことより、はんだボール１５の高さがその他のパッド３よりも高くなるが、再度、はんだ溶解を行う為、その表面張力により、はんだの潰れる量が自動的に制御され、均一なパッケージ接続が可能となる。
【００６３】
本実施の形態１の半導体集積回路装置またはその製造方法によれば、以下のような効果が得られる。
【００６４】
（１）高周波信号の入出力に用いる高周波入出力パッド２のみの面積を小さくするため、高周波入出力パッド２部分の伝送特性を改善するとともに、半導体チップ１とパッケージ１６との接着強度を従来どおりに維持することが可能である。
【００６５】
なお、接着強度の評価は、−５５℃、１０分と１５０℃、１０分の温度サイクル試験により評価を行い、剥離発生が認められず、また、従来の半導体集積回路装置の接着性に比べて遜色のないことが確かめられている。
【００６６】
（２）高周波入出力パッド２の周辺にその他のパッド３を配置するため、高周波入出力パッド２部分の剥離を防止し、半導体集積回路装置の信頼性を高めることができる。
【００６７】
（３）はんだボール１５用に供給するはんだの量を均一とするため、レジストパターン１２を形成する際の条件出しを省略し、工程を簡略化することができる。
【００６８】
（４）大きさの異なるパッドが混在しても、はんだによる表面張力のため、良好なはんだボール１５の形成が可能である。また、パッケージ１６との接続を行う際に、はんだボール１５の高さに不均一が存在しても、はんだボール１５は、ボールの潰れる量を自己制御してボールの高さを均一とするため、すべてのパッドとパッケージ１６との接続を均一にすることができる。
【００６９】
（実施の形態２）
本実施の形態２の半導体集積回路装置は、パッドの面積に応じてはんだの量を調節するものであること以外は、実施の形態１で説明した半導体集積回路装置と同様の構成を有するものである。よって、その構成の相違する部分を主に説明し、構成の同様な部分については、説明を省略する。
【００７０】
本実施の形態２の半導体集積回路措置の製造方法の他の例を、図１２〜図１６に従って説明する。
【００７１】
図１２〜図１６は、本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【００７２】
半導体基板５の主面への半導体集積回路素子、配線９、層間膜６、コンタクトホール１０およびパッド用金属膜１１の形成は、実施の形態１と同様である。
【００７３】
また、高周波入出力パッド２およびその他のパッド３の形成についても実施の形態１と同様である。
【００７４】
次に、高周波入出力パッド２およびその他のパッド３が形成された半導体基板５の主面上にレジスト膜を塗布し、リソグラフィ技術を用いて、高周波入出力パッド２およびその他のパッド３の周辺のレジストを除去し、高周波入出力パッド２およびその他のパッド３の間にレジストパターン１７を形成する（図１２）。
【００７５】
このとき、レジストパターン１７は、その開口が、パッド面積に比例するように調整する。すなわち、面積の小さい高周波入出力パッド２の開口は、面積の大きいその他のパッド３の開口よりも小さくする。
【００７６】
次に、レジストパターン１２が形成された半導体基板５の主面上に、はんだ膜１３を全面に形成する（図１３）。
【００７７】
はんだ膜１３は、スパッタ法、蒸着法等を用いて形成することができる。
【００７８】
次に、その上にはんだ膜１３が形成されたレジストパターン１２を、上層のはんだ膜１３とともにリフトオフにて除去し、はんだパターン１８を形成する（図１４）。
【００７９】
次に、半導体基板５全体にアニール処理を行い、はんだパターン１８を溶かす。はんだパターン１８は表面張力により、球形となり、ＣＣＢ接続用のはんだボール１９が形成される（図１５）。
【００８０】
このとき、パッドの、面積が異なっても、面積に応じたはんだの量を調節しているため、はんだボール１９の高さはパッド面積によらず均一となっている。
【００８１】
最後に、はんだボール１９が形成された半導体基板５、すなわち半導体チップ１とパッケージ１６とを接続する。なお、本実施の形態２では、パッドの面積に応じてはんだの量を調節しており、はんだボール１９の高さは均一なものである。
【００８２】
従って、本実施の形態２では、半導体チップ１とパッケージ１６との接続を大変良好に行うことができる。
【００８３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００８５】
（１）半導体チップ上に設けられたパッドのうち、高周波信号の入出力に用いられる高周波入出力パッドのみをその他のパッドよりも小さな面積とするため、高周波入出力パッド部分の伝送特性を改善するとともに、半導体チップとパッケージとの接着強度は従来どおりに維持することが可能である。その結果、半導体集積回路装置として広帯域増幅器を構成する場合に、信頼性低下を招くことなく、パッドの影響を受けて生じる利得の帯域内偏差を抑制することができる。
【００８６】
（２）高周波入出力パッドの周辺にそれ以外のパッドを配置したため、半導体集積回路装置の信頼性をさらに高めることができる。
【００８７】
（３）はんだボール用に供給するはんだの量を均一としても、はんだによる表面張力のため、大きさの異なるパッドが混同した場合でも、良好なはんだボールの形成が可能である。さらに、パッケージとの接続を行う際に、はんだボールはボールの潰れる量を自己制御してボールの高さを均一とするため、すべてのパッドとパッケージとの接続は均一にすることができる。
【００８８】
この場合、はんだ量をパッドの面積に応じて調整する必要がないため、はんだ量調整のための条件出し等の作業が不要である。
【００８９】
（４）はんだバンプに用いられる材料の量をパッドの面積に比例して増減するため、バンプの高さを均一に揃えることができる、このため、半導体チップとパッケージとの接続を行う際のリフローを、より確実に行うことができる。
【００９０】
（５）レジストのパターンによりパッド上に形成されるはんだの量を調整するため、容易にはんだ量を調整することができる。
【００９１】
この場合、レジストパターンを均一としてはんだ量を全てのパッドに対して同一とすることも可能であり、また、レジストパターンをパッド面積に比例するように調整してパッド上に形成されるはんだバンプの高さを揃えることも可能である。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の一例を示した上面図である。
【図２】半導体チップ上の一般的なパッドを示した断面図である。
【図３】図２におけるパッド部分の等価回路を示した回路図である。
【図４】パッド４の大きさを変えた場合の信号損失の変化を示したグラフである。
【図５】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図６】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図７】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図８】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図９】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図１０】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図１１】本実施の形態１の半導体集積回路装置の製造方法の一例について、工程順に示した断面図である。
【図１２】本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【図１３】本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【図１４】本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【図１５】本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【図１６】本実施の形態２の半導体集積回路装置の製造方法の他の例について、工程順に示した断面図である。
【図１７】代表的なパッド部分における信号減衰量の周波数依存性を示したグラフである。
【符号の説明】
１半導体チップ
２高周波入出力パッド
３その他のパッド
４パッド
５半導体基板
６層間膜
７，８曲線
９配線
１０コンタクトホール
１１パッド用金属膜
１２レジストパターン
１３はんだ膜
１４はんだパターン
１５はんだボール
１６パッケージ
１７レジストパターン
１８はんだパターン
１９はんだボール
Ｃｏｘパッド容量
Ｃｓ基板容量
Ｒｓ抵抗
Ｚインピーダンス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device and a method of manufacturing the same, and more particularly to a technique that is effective when applied to the suppression of signal loss caused by the influence of a pad connecting a package and a semiconductor integrated circuit.
[0002]
[Prior art]
In recent years, demands for use of semiconductor integrated circuit devices in an ultra-high frequency range have been increasing. Such a semiconductor integrated circuit device is used, for example, when configuring a broadband amplifier for optical transmission requiring a high transmission rate of 10 Gb / s, such as baseband optical communication.
[0003]
By the way, when a semiconductor chip constituting a semiconductor integrated circuit device is mounted on a package such as a ceramic substrate or a resin substrate, a flip-chip connection method (FCB) has been adopted. This method has the advantage that the size of the semiconductor integrated circuit device can be ideally reduced to the chip size, and the entire circuit using the semiconductor integrated circuit device can be reduced in size. Such a reduction in the size of the semiconductor integrated circuit device has an advantage that the applicability to the high-density mounting technology is improved, and that the circuit can be handled lumpedly in high frequency applications.
[0004]
For the flip-chip connection method, refer to p.175 and p.84 of the ICJ "IC Packaging Technology" (published on January 15, 1980), or "LSI Handbook" (October 30, 1984) published by Ohm Corporation. Issuance) and pages 409 to p410, which will be briefly described below.
[0005]
In the flip-chip connection method, a bump electrode is used for electrical connection between a semiconductor chip and a package.
[0006]
The mounting of the semiconductor chip having the protruding electrodes is known as CCB (Controlled Collapsing Bonding) mounting or TAB (Tape Automated Bonding) mounting.
[0007]
The protruding electrode has a protruding portion formed of a bump made of a PbSn alloy or the like, and is provided with a bump base metal (BLM) such as Cr / Cu formed by sputtering or the like interposed under the base. Is common. Generally, the bumps are formed by vapor deposition or the like using a patterned resist as a mask or using a metal mask.
[0008]
[Problems to be solved by the invention]
The present inventors have conducted experiments and studies when applying the above-mentioned FCB technology to a semiconductor integrated circuit device for ultra-high frequency use, and have recognized that there are the following problems.
[0009]
First, the transmission characteristics of the pad portion on the semiconductor chip used when connecting the package to the semiconductor chip greatly affect the high-frequency transmission characteristics of the semiconductor integrated circuit device.
[0010]
That is, there is a problem that a signal transmission loss occurs due to the floating capacitance of the pad and the substrate resistance, and the signal attenuation increases as the frequency increases. FIG. 17 shows the frequency dependence of the signal attenuation in a typical pad portion. When the signal frequency is low to some extent, the signal attenuation is small and can be ignored. However, when used in an ultra-high frequency range, for example, a frequency of about 10 GHz, the signal attenuation is large, which greatly affects the transmission characteristics of the semiconductor integrated circuit device.
[0011]
That is, when the present invention is applied to a semiconductor integrated circuit device constituting a broadband amplifier or the like, a problem occurs that it is difficult to suppress the in-band deviation of the gain of the amplifier. In other words, since the amount of loss due to the pad varies depending on the frequency, even if the amplifier is designed to keep the gain constant, it is difficult to keep the gain constant over a wide band due to the presence of the pad in the input / output section. Become. As a result, the gain has a frequency characteristic, and in particular, the gain in the high frequency band is lower than the gain in the low frequency band, which causes a problem that a so-called gain in-band deviation occurs.
[0012]
As a method of improving the transmission characteristics of the pad portion, it is conceivable to increase the impedance between the pad and the substrate, and it is possible to reduce the pad area. However, when the pad area is reduced, the adhesive strength between the semiconductor chip and the package is reduced, and the pads or bumps are detached from the semiconductor chip due to long-term use of the semiconductor integrated circuit device, and the electrical connection between the package and the semiconductor integrated circuit is reduced. Becomes impossible. Therefore, it is difficult to ensure high reliability of the connection between the package and the semiconductor chip. This is the second problem.
[0013]
As described above, when the in-band deviation of the gain occurs in the amplifier, particularly in a system using a wide band, the in-band deviation of the gain appears as it is as the deterioration of the transmission characteristics. It causes trouble. On the other hand, when the connection strength between the package and the semiconductor chip is weak, the reliability is deteriorated, and it is impossible to withstand use for a long time.
[0014]
An object of the present invention is to provide a technique for improving the high-frequency transmission characteristics of a semiconductor integrated circuit device in which a package and a semiconductor chip are connected by an FCB and maintaining the reliability of the semiconductor integrated circuit device.
[0015]
Another object of the present invention is to improve a transmission characteristic of a pad portion of a semiconductor chip connected to a package by an FCB, and to provide a semiconductor integrated circuit device having excellent peeling resistance between the semiconductor chip and the package, and a method of manufacturing the same. Is to provide.
[0016]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0017]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0018]
(1) A semiconductor integrated circuit device according to the present invention is a semiconductor integrated circuit device in which a pad provided on a semiconductor chip and a metal electrode provided on a package are connected by solder bumps. The area of the high-frequency input / output pad used for input / output is smaller than the area of other pads not used for input / output of the high-frequency signal.
[0019]
According to such a semiconductor integrated circuit device, of the pads provided on the semiconductor chip, only the high-frequency input / output pads used for input / output of high-frequency signals have a smaller area than the other pads. The transmission characteristics of the pad portion can be improved, and the bonding strength between the semiconductor chip and the package can be maintained as before.
[0020]
In other words, by reducing the area of the high-frequency input / output pads, the stray capacitance is reduced, the impedance between the high-frequency input / output pads and the semiconductor substrate is increased, and the high-frequency transmission characteristics are improved. By ensuring the same area, the adhesiveness between the semiconductor chip and the package is ensured.
[0021]
The proportion of the high-frequency input / output pads among all the pads provided on the semiconductor chip is generally not large. Therefore, even if the area of the high-frequency input / output pads is reduced, the influence on the overall adhesive strength is not so large. On the other hand, the main factor of the band deterioration of the semiconductor integrated circuit device is the high frequency input / output pad, and the other pads have no influence on the band deterioration. Therefore, the area of only the high-frequency input / output pad is reduced, and the degradation of the band and the reduction of the peeling resistance are simultaneously prevented.
[0022]
That is, it is possible to realize a semiconductor integrated circuit device that suppresses signal attenuation due to pads and has excellent stress intensity.
[0023]
(2) The semiconductor integrated circuit device according to the present invention is the semiconductor integrated circuit device according to the above (1), wherein other pads are arranged around the high frequency input / output pad.
[0024]
According to such a semiconductor integrated circuit device, since other pads are arranged around the high frequency input / output pad, the reliability of the semiconductor integrated circuit device can be further improved.
[0025]
As described in (1), the overall bonding strength between the semiconductor chip and the package can be ensured by setting the area of the pads other than the high-frequency input / output pads to the conventional area. If they are arranged in a region, stress concentration may occur in the region due to a difference in thermal expansion between the semiconductor chip and the package. If there is such concentration of stress, there is a possibility that peeling may occur in the high frequency input / output pad portion where the adhesive strength is weak. Such peeling causes a reduction in the reliability of the semiconductor integrated circuit device.
[0026]
Therefore, in the present invention, by arranging other pads around the high frequency input / output pad, it is possible to prevent the adhesive strength around the high frequency input / output pad from being reduced, prevent the high frequency input / output pad from peeling off, This enhances the reliability of the circuit device.
[0027]
(3) The semiconductor integrated circuit device according to the present invention is the semiconductor integrated circuit device according to the above (1) or (2), wherein the amount of the material used for the solder bump is the same as that of the high frequency input / output pad and the other pads. It should be uniform.
[0028]
According to such a semiconductor integrated circuit device, even if the amount of solder supplied for the solder ball is uniform, even if pads of different sizes are mixed due to surface tension due to the solder, a good solder ball can be formed. It is possible. Further, when the connection with the package is performed, the solder ball controls the amount of crushing of the ball by itself and makes the height of the ball uniform, so that the connection between all the pads and the package can be made uniform.
[0029]
In this case, since it is not necessary to adjust the amount of solder according to the area of the pad, an operation such as setting conditions for adjusting the amount of solder is unnecessary.
[0030]
(4) The semiconductor integrated circuit device according to the present invention is the semiconductor integrated circuit device according to (1) or (2), wherein the amount of the material used for the solder bump is increased or decreased in proportion to the pad area. Is what it is.
[0031]
According to such a semiconductor integrated circuit device, the amount of the material used for the solder bump is increased or decreased in proportion to the area of the pad, so that the height of the bump can be made uniform. The reflow at the time of connection with the device can be performed more reliably.
[0032]
(5) The method for manufacturing a semiconductor integrated circuit device according to the present invention is the method for manufacturing a semiconductor integrated circuit device according to any one of (1) to (4), wherein (a) a high-frequency input / output pad and other A step of forming a pad, (b) a step of forming a resist on a semiconductor wafer where no high-frequency input / output pads and other pads are formed, and (c) a formation of solder on the high-frequency input / output pads and other pads and the resist. (D) removing the resist together with the solder formed thereon, and (e) heating the semiconductor wafer to shape the solder formed on the high frequency input / output pads and other pads into a ball shape. Forming on the high-frequency input / output pad and other pads by the resist pattern formed in the step (b). It is characterized in that adjusting the amount of the material of the bumps I.
[0033]
Since the amount of solder formed on the pad is adjusted by such a resist pattern, the amount of solder can be easily adjusted.
[0034]
In this case, it is possible to make the resist pattern uniform so that the amount of solder is the same for all pads.Also, the resist pattern is adjusted so as to be proportional to the pad area, and the solder bumps formed on the pads are adjusted. It is also possible to make the heights uniform.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0036]
(Embodiment 1)
FIG. 1 is a top view showing an example of a semiconductor integrated circuit device according to an embodiment of the present invention.
[0037]
On the semiconductor chip 1, high frequency input / output pads 2 (black circles) and other pads 3 (white circles) are formed. The area of the high frequency input / output pad 2 is smaller than the area of the other pads 3. As a result, the attenuation of the high-frequency signal at the high-frequency input / output pad 2 can be suppressed, and the signal transmission characteristics of the semiconductor integrated circuit device can be improved.
[0038]
The improvement of the high-frequency transmission characteristics by reducing the area of the high-frequency input / output pad 2 will be described in more detail with reference to FIGS.
[0039]
FIG. 2 is a sectional view showing a general pad on a semiconductor chip, and FIG. 3 is a circuit diagram showing an equivalent circuit of a pad portion in FIG.
[0040]
The pad 4 as the high frequency input / output pad 2 or the other pad 3 is formed on the semiconductor substrate 5 via an interlayer film 6 which is an insulator such as silicon oxide.
[0041]
The pad 4 forms a pad capacitance Cox between the pad 4 and the semiconductor substrate 5 via the interlayer film 6, and the semiconductor substrate 5 is equivalent to a parallel circuit of a resistor Rs and a substrate capacitance Cs. As a result, as shown in FIG. 3, the pad 4 is grounded through a circuit equivalent to a parallel circuit of the resistor Rs and the substrate capacitance Cs and the pad capacitance Cox connected in series. That is, the pad capacitance Cox and the resistance Rs parasitic on the pad 4 are added to the signal transmission line, and the signal transmission is greatly affected by the influence of signal attenuation by the parasitic element.
[0042]
In order to prevent signal attenuation, it is sufficient that the influence of the parasitic element added to the signal transmission line can be ignored. For that purpose, the impedance Z of the pad 4 must be a sufficiently large value.
[0043]
The impedance Z between the pad 4 and the ground is Z = 1 / jωCox + 1 / (1 / Rs + jωCs) according to the above-described equivalent circuit. (However, ω is an angular frequency.) From this equation, to increase Z, it is necessary to decrease ω, Cox or Cs, or increase Rs. However, ω cannot be increased because it is originally intended for use at high frequencies, and it is difficult to change Rs and Cs because the change is related to the physical properties of the semiconductor substrate 5. Therefore, reducing Cox is the most realistic and effective means. That is, the value of Cox can be changed only by changing the shape of the pad 4 geometrically, that is, the value of Cox can be reduced almost proportionally by reducing its area.
[0044]
FIG. 4 shows a change in signal loss when the size of the pad 4 is changed. Curve 7 shows the signal loss when the pad area is equal to the conventional pad area, and curve 8 shows the signal loss when the pad area is reduced. It can be seen that the smaller the pad area, the smaller the signal loss.
[0045]
In the first embodiment, the signal loss of the high-frequency input / output pad 2 corresponds to the curve 8, and the signal loss of the other pads 3 corresponds to the curve 7. As described above, in the first embodiment, the signal loss at the high frequency input / output pad 2 can be reduced, and the high frequency characteristics of the semiconductor integrated circuit device can be improved.
[0046]
On the other hand, the reduction of the pad area is limited to the high frequency input / output pad 2 and the area of the other pads 3 is made the same as the conventional one, so that the adhesive strength between the semiconductor chip 1 and the package can be maintained at the same level as the conventional one. That is, the number of the high-frequency input / output pads 2 is smaller than the number of the pads 3, and the reduction in the area of the high-frequency input / output pads 2 can be reduced to a negligible level.
[0047]
Further, in the semiconductor integrated circuit device according to the first embodiment, other pads 3 are arranged around the high frequency input / output pad 2. In other words, the high frequency input / output pads 2 are not disposed adjacent to each other.
[0048]
By arranging the high frequency input / output pad 2 and the other pads 3 in this manner, not only the overall adhesive strength of the semiconductor chip 1 and the package is maintained, but also the adhesive strength of the high frequency input / output pad 2 is secured. The reliability of the semiconductor integrated circuit device can be improved.
[0049]
Next, a method of manufacturing the semiconductor integrated circuit device according to the first embodiment will be described with reference to FIGS.
[0050]
5 to 11 are sectional views showing an example of a method of manufacturing the semiconductor integrated circuit device according to the first embodiment in the order of steps.
[0051]
First, a semiconductor integrated circuit element such as a MOSIC or a bipolar IC and a wiring 9 are formed on the main surface of the semiconductor substrate 5 using a known technique, and an interlayer film 6 is formed. Further, a contact hole 10 is opened in a predetermined region of the interlayer film 6, and a pad metal film 11 is formed (FIG. 5).
[0052]
The pad metal film 11 can be formed of a single layer or a plurality of layers. Further, as a formation method, an evaporation method, a sputtering method, or the like can be used.
[0053]
Next, the high frequency input / output pad 2 and other pads 3 are formed by using a lithography technique (FIG. 6).
[0054]
At this time, the pad area can be determined by adjusting the mask pattern.
[0055]
Next, a resist film is applied on the main surface of the semiconductor substrate 5 on which the high-frequency input / output pads 2 and the other pads 3 are formed, and the peripheral portions of the high-frequency input / output pads 2 and the other pads 3 are formed using lithography technology. The resist is removed, and a resist pattern 12 is formed between the high frequency input / output pad 2 and the other pads 3 (FIG. 7).
[0056]
Next, a solder film 13 is formed on the entire main surface of the semiconductor substrate 5 on which the resist pattern 12 is formed (FIG. 8).
[0057]
The solder film 13 can be formed using a sputtering method, an evaporation method, or the like.
[0058]
Next, the resist pattern 12 with the solder film 13 formed thereon is removed together with the upper solder film 13 by lift-off to form a solder pattern 14 (FIG. 9).
[0059]
At this time, the area of the solder pattern 14 can be made uniform. By making the area of the solder pattern 14 uniform, complicated operations such as setting conditions can be omitted, and the manufacturing process can be simplified.
[0060]
Next, an annealing process is performed on the entire semiconductor substrate 5 to melt the solder pattern 14. The solder pattern 14 becomes spherical due to surface tension, and a solder ball 15 for CCB connection is formed (FIG. 10).
[0061]
At this time, even if the areas of the pads are different, good balls are formed on all the pads due to the surface tension of the solder.
[0062]
Finally, the semiconductor substrate 5 on which the solder balls 15 are formed, that is, the semiconductor chip 1 and the package 16 are connected. In the first embodiment, in order to make the amount of solder uniform for all the pads, the height of the solder ball 15 is higher than the other pads 3 because the area of the high frequency input / output pad 2 is small. However, since the solder is melted again, the amount of crushing of the solder is automatically controlled by the surface tension, and uniform package connection can be achieved.
[0063]
According to the semiconductor integrated circuit device of Embodiment 1 or the method of manufacturing the same, the following effects can be obtained.
[0064]
(1) In order to reduce the area of only the high frequency input / output pad 2 used for inputting / outputting the high frequency signal, the transmission characteristics of the high frequency input / output pad 2 are improved, and the bonding strength between the semiconductor chip 1 and the package 16 is reduced as before. It is possible to maintain.
[0065]
The adhesive strength was evaluated by a temperature cycle test at −55 ° C. for 10 minutes, at 150 ° C. for 10 minutes, no peeling was observed, and compared with the adhesiveness of the conventional semiconductor integrated circuit device. It has been confirmed that there is no inferiority.
[0066]
(2) Since the other pads 3 are arranged around the high-frequency input / output pads 2, peeling of the high-frequency input / output pads 2 can be prevented, and the reliability of the semiconductor integrated circuit device can be improved.
[0067]
(3) Since the amount of solder to be supplied to the solder balls 15 is made uniform, conditions for forming the resist pattern 12 can be omitted, and the process can be simplified.
[0068]
(4) Even if pads of different sizes coexist, a good solder ball 15 can be formed due to the surface tension of the solder. Further, when the connection with the package 16 is made, even if the height of the solder ball 15 is not uniform, the solder ball 15 controls the amount of crushing of the ball by itself to make the height of the ball uniform. The connection between all pads and the package 16 can be made uniform.
[0069]
(Embodiment 2)
The semiconductor integrated circuit device according to the second embodiment has the same configuration as the semiconductor integrated circuit device described in the first embodiment, except that the amount of solder is adjusted according to the area of the pad. is there. Therefore, the different parts of the configuration will be mainly described, and the description of the similar parts will be omitted.
[0070]
Another example of the method for manufacturing a semiconductor integrated circuit device according to the second embodiment will be described with reference to FIGS.
[0071]
12 to 16 are sectional views showing another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps.
[0072]
The formation of the semiconductor integrated circuit element, the wiring 9, the interlayer film 6, the contact hole 10, and the pad metal film 11 on the main surface of the semiconductor substrate 5 is the same as in the first embodiment.
[0073]
The formation of the high-frequency input / output pad 2 and the other pads 3 are also the same as in the first embodiment.
[0074]
Next, a resist film is applied on the main surface of the semiconductor substrate 5 on which the high-frequency input / output pads 2 and the other pads 3 are formed, and the peripheral portions of the high-frequency input / output pads 2 and the other pads 3 are formed using lithography technology. The resist is removed, and a resist pattern 17 is formed between the high frequency input / output pad 2 and the other pads 3 (FIG. 12).
[0075]
At this time, the resist pattern 17 is adjusted so that its opening is proportional to the pad area. That is, the opening of the high-frequency input / output pad 2 having a small area is made smaller than the openings of the other pads 3 having a large area.
[0076]
Next, a solder film 13 is formed on the entire main surface of the semiconductor substrate 5 on which the resist pattern 12 is formed (FIG. 13).
[0077]
The solder film 13 can be formed using a sputtering method, an evaporation method, or the like.
[0078]
Next, the resist pattern 12 having the solder film 13 formed thereon is removed by lift-off together with the upper solder film 13 to form a solder pattern 18 (FIG. 14).
[0079]
Next, the entire semiconductor substrate 5 is annealed to melt the solder pattern 18. The solder pattern 18 becomes spherical due to surface tension, and a solder ball 19 for CCB connection is formed (FIG. 15).
[0080]
At this time, even if the areas of the pads are different, since the amount of solder is adjusted according to the area, the height of the solder ball 19 is uniform regardless of the pad area.
[0081]
Finally, the semiconductor substrate 5 on which the solder balls 19 are formed, that is, the semiconductor chip 1 and the package 16 are connected. In the second embodiment, the amount of solder is adjusted according to the area of the pad, and the height of the solder ball 19 is uniform.
[0082]
Therefore, in the second embodiment, the connection between the semiconductor chip 1 and the package 16 can be performed very well.
[0083]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment, and can be variously modified without departing from the gist of the invention. Needless to say, there is.
[0084]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0085]
(1) Of the pads provided on the semiconductor chip, only high-frequency input / output pads used for input / output of high-frequency signals have a smaller area than other pads, so that the transmission characteristics of the high-frequency input / output pad portion are improved. At the same time, the adhesive strength between the semiconductor chip and the package can be maintained as before. As a result, when a broadband amplifier is configured as a semiconductor integrated circuit device, it is possible to suppress the in-band deviation of the gain caused by the influence of the pad without lowering the reliability.
[0086]
(2) Since other pads are arranged around the high frequency input / output pads, the reliability of the semiconductor integrated circuit device can be further improved.
[0087]
(3) Even if the amount of solder supplied to the solder ball is uniform, a good solder ball can be formed even when pads of different sizes are mixed due to surface tension due to the solder. Further, when the connection with the package is performed, the solder ball controls the amount of crushing of the ball by itself and makes the height of the ball uniform, so that the connection between all the pads and the package can be made uniform.
[0088]
In this case, since it is not necessary to adjust the amount of solder according to the area of the pad, an operation such as setting conditions for adjusting the amount of solder is unnecessary.
[0089]
(4) Since the amount of material used for the solder bump is increased or decreased in proportion to the pad area, the height of the bump can be made uniform. Therefore, reflow when connecting the semiconductor chip to the package is performed. Can be performed more reliably.
[0090]
(5) Since the amount of solder formed on the pad is adjusted according to the resist pattern, the amount of solder can be easily adjusted.
[0091]
In this case, it is possible to make the resist pattern uniform so that the amount of solder is the same for all pads.Also, the resist pattern is adjusted so as to be proportional to the pad area, and the solder bumps formed on the pads are adjusted. It is also possible to make the heights uniform.
[Brief description of the drawings]
FIG. 1 is a top view showing an example of a semiconductor integrated circuit device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a general pad on a semiconductor chip.
FIG. 3 is a circuit diagram showing an equivalent circuit of a pad portion in FIG.
FIG. 4 is a graph showing a change in signal loss when the size of a pad 4 is changed.
FIG. 5 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device of Embodiment 1 in the order of steps.
FIG. 6 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device according to the first embodiment in the order of steps.
FIG. 7 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device of Embodiment 1 in the order of steps.
FIG. 8 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device according to the first embodiment in the order of steps.
FIG. 9 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device of Embodiment 1 in the order of steps.
FIG. 10 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device of Embodiment 1 in the order of steps.
FIG. 11 is a sectional view illustrating an example of the method of manufacturing the semiconductor integrated circuit device of Embodiment 1 in the order of steps.
FIG. 12 is a sectional view illustrating another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps;
FIG. 13 is a sectional view illustrating another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps;
FIG. 14 is a sectional view illustrating another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps;
FIG. 15 is a sectional view illustrating another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps;
FIG. 16 is a sectional view illustrating another example of the method of manufacturing the semiconductor integrated circuit device according to the second embodiment in the order of steps;
FIG. 17 is a graph showing frequency dependence of signal attenuation in a representative pad portion.
[Explanation of symbols]
1 semiconductor chip
2 High frequency input / output pad
3 Other pads
4 pads
5 Semiconductor substrate
6 interlayer film
7, 8 curve
9 Wiring
10 Contact hole
11 Metal film for pad
12 Resist pattern
13 Solder film
14 Solder pattern
15 Solder balls
16 packages
17 Resist pattern
18 Solder pattern
19 Solder ball
Cox pad capacitance
Cs substrate capacity
Rs resistance
Z impedance

Claims

A semiconductor integrated circuit device in which pads provided on a semiconductor chip and metal electrodes provided on a package are connected by solder bumps,
Wherein one of the pad, the area of the high-frequency output pads used for input and output of the high-frequency signal, rather small compared to the area of the other of the pad which is not used for input and output of the high frequency signal,
The other pads are arranged around the high frequency input / output pad,
The semiconductor integrated circuit device according to claim 1, wherein an amount of a material used for the solder bump is uniform in the high frequency input / output pad and the other pads .

A method of manufacturing a semiconductor integrated circuit device according to claim 1 Symbol placement,
(A) forming, on a semiconductor substrate on which a semiconductor integrated circuit element is formed, the other pads not used for inputting / outputting a high-frequency signal and the high-frequency input / output pads having a smaller area than the other pads ;
(B) forming a resist on a semiconductor substrate on which the high-frequency input / output pads and the other pads are not formed;
(C) forming solder on the high-frequency input / output pads and the other pads and the resist;
(D) removing the resist together with the solder formed thereon to form a solder pattern having a uniform area on the high-frequency input / output pads and the other pads;
(E) heating the semiconductor wafer to shape the solder pattern formed on the high frequency input / output pads and the other pads into a ball shape;
The method of manufacturing a semiconductor integrated circuit device according to claim Rukoto to have a.