JP3582056B2 - ターボ復号器 - Google Patents
ターボ復号器 Download PDFInfo
- Publication number
- JP3582056B2 JP3582056B2 JP07676199A JP7676199A JP3582056B2 JP 3582056 B2 JP3582056 B2 JP 3582056B2 JP 07676199 A JP07676199 A JP 07676199A JP 7676199 A JP7676199 A JP 7676199A JP 3582056 B2 JP3582056 B2 JP 3582056B2
- Authority
- JP
- Japan
- Prior art keywords
- probability
- data
- memory
- unit
- calculation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、符号化データを受信して、誤り訂正して復号するターボ復号器、特に、送信データを、畳込み符号とインタリーブとを組合せたターボ符号に変換して送信し、その符号化データを受信し、誤りが含まれている場合でも、その誤りを訂正して復号を行うターボ復号器に関する。
【０００２】
【従来の技術】
通信システムに於いては、データの伝送誤りを救済する為に、各種の誤り訂正符号が採用されている。例えば、送信データを畳込み符号化して送信し、受信側では、最尤復号化を行う例えばビタビ（Ｖｉｔｅｒｂｉ）復号器により誤り訂正復号化して、データを復元することが知られている。又無線回線を含む通信システムの場合、無線回線に於けるバースト誤り発生の可能性が大きいものである。前述の畳込み符号は、ランダム誤りについて誤り訂正復号化が可能であるが、バースト誤りに対しては誤り訂正能力が小さいものである。
【０００３】
そこで、畳込み符号とインターリーブとを組合せたターボ符号を適用することが提案されている。例えば、図１３に示す通信システムは、送信データｕをターボ符号化する符号器５１と、無線回線等の通信路５２と、復号器５３とを含むものであり、送信側の符号器５１により送信データｕのターボ符号化を行い、符号化データｘａ，ｘｂ．ｘｃを通信路５２に送出し、この通信路５２を介した符号化データｙａ，ｙｂ，ｙｃを受信側の復号器５３に入力し、ターボ符号の復号を行って受信データｕ’を復元することになる。
【０００４】
又送信側の符号器５１は、畳込み符号化部（ＥＮＣ１，ＥＮＣ２）５４，５５と、インタリーブ部（π）５６とを含み、図示を省略している送信処理部により多重化し、送信周波数に変調して送信する。この場合、畳込み符号化部５４は、送信データｕの畳込み符号化を行うものであり、又畳込み符号化部５５は、送信データｕをインタリーブ部５６に於いてインタリーブして、畳込み符号化を行うものである。このインタリーブは、マルチステージ・インタリーブを適用することが一般化されている。
【０００５】
即ち、ターボ符号化データは、送信データｘａ（＝ｕ）と、畳込み符号化によるデータｘｂと、インタリーブした後、畳込み符号化を行ったデータｘｃとからなるもので、３多重化して送信することになる。又更に多段のインタリーブと畳込み符号化とを組合せて、ｘｄ，ｘｅ，・・として多重化して送信することにより、誤り訂正能力の向上を図ることを可能である。
【０００６】
又復号器５３は、復号部（ＤＥＣ１，ＤＥＣ２）５７，５９と、インタリーブ部（π）５８と、デインタリーブ部（π−１）６０とを含み、通信路５２を介した受信信号を図示を省略した受信処理部により復調し、直並列変換により多重分離を行い、受信データｙａ，ｙｂ，ｙｃを復号器５３に入力する。そして、復号部５７に送信側のデータｘａ，ｘｂに相当するｙａ，ｙｂとを入力して軟判定復号を行い、又受信データｙｃは、原データｕをインタリーブして畳込み符号化したデータｘｃに相当し、復号部５７の復号データをインタリーブ部５８により、インタリーブされたデータｘｃと対応するようにインタリーブして、復号部５９に入力する。そして、軟判定復号を行い、デインタリーブ部６０により元の状態となるようにデインタリーブして、復号データｕ’とする。この復号データｕ’を受信データｙａとして復号部５７に再度入力し、前述と同一の動作を繰り返す。この復号処理を複数回繰り返すことにより、ランダム誤りは勿論のこと、バースト誤りに対しても誤り訂正復号が可能となる。
【０００７】
又ターボ符号の復号化方式としては、例えば、ＭＡＰ（最大事後確率）復号化方式と、ＳＯＶＡ（軟判定ビタビアルゴリズム）復号化方式とが知られており、簡単に説明すると、前者のＭＡＰ復号化方式は、受信データの移行確率を用いて前方用確率αと後方用確率βとを算出し、各時間（ビット）について前方用確率αと後方用確率βとを用いて“１”であるか又は“０”であるかの確率の大きい方（硬判定復号データ）とその差（軟判定値）とを求めるものである。
【０００８】
又ＳＯＶＡ復号化方式は、ビタビ復号器と同様に硬判定データを求めるものであるが、更に最尤パス（最も確からしいパス）と対抗パス（２番目に確からしいパス）とを用いて軟判定値を求めるものである。このＳＯＶＡ復号化方式は、ＭＡＰ復号化方式に比較して簡易化されたアルゴリズムを用いることから、演算量は少なくて済むことになるが、誤り訂正の特性は、ＭＡＰ復号化方式により劣ることになる。又ＭＡＰ復号化方式は、ビタビ復号化方式により誤り訂正特性が優れているものである。
【０００９】
前述の各復号化方式の基本的な復号方法や復号器の基本的な構成は、各種の文献に説明されているが、ＭＡＰ復号化方式による従来例の復号器の構成を図１４に示す。同図に於いて、６１はＳ／Ｐ変換部、６２は入出力反転部、６３〜６６はメモリ、６７は移行確率演算部、６８は後方用確率演算部、６９は前方用確率演算部、７０はメモリ、７１は結合確率演算部、７２は信頼度情報演算部、７３はメモリを示す。図１３に於ける復号器５３と対応した場合、復号部５７，５９の機能をまとめた構成の場合を示す。
【００１０】
通信路を介したターボ符号化による受信データｙ（＝ｙａ，ｙｂ，ｙｃ）は、Ｓ／Ｐ変換部６１に入力されて、直列並列変換によりｙａ，ｙｂ，ｙｃに分離され、入出力反転部６２を介してメモリ６３〜６５に入力される。この入出力反転部６２は、情報長分のデータを、受信順にメモリ６３〜６５に入力するか、又は受信逆順にメモリ６３〜６５に入力するかを制御するものである。
【００１１】
移行確率演算部６７は、或る時刻ｋの受信データｙａ，ｙｂについて、状態ｍ（“００”，“０１”，“１０”，“１１”の４状態）に、時刻（ｋ−１）の状態ｍから移行する確率γを求めるものである。又前方用確率演算部６９は、時刻（ｋ−１）の状態ｍに於いて、原データが“１”である前方用確率α１ と、原データが“０”である前方用確率α０ と、時刻ｋに於ける移行確率γとを用いて、時刻ｋに於いて、原データが“１”である前方用確率α１ｋと、原データが“０”である前方用確率α０ｋとを演算するものであり、その演算結果をメモリ７０に格納する。
【００１２】
又後方用確率演算部６８は、時刻（ｋ＋１）の後方用確率βと移行確率γとを用いて、時刻（ｋ＋１）より前の時刻ｋの各状態ｍに於ける後方用確率βを演算するものである。即ち、前方用確率演算部６９により受信順に従って、データが“１”である確率と“０”である確率とをそれぞれ求めて、メモリ７０に格納し、後方用確率演算部６８により、受信逆順、即ち、情報長分の受信データの後部から前部に向かって、データが“１”である確率と、“０”である確率とをそれぞれ求めるものである。
【００１３】
又結合確率演算部７１は、時刻ｋに於ける各状態ｍの前方用確率α１ ，α０ と、後方用確率βとを乗算して結合確率λ１ ，λ０ を求める。この場合、状態数ｍに従った前方用確率と後方用確率とにより、２ｍの結合確率が得られることになる。又信頼度情報演算部７２は、各状態ｍに於ける“１”の確率の総和と、“０”の確率の総和とを求めて信頼度Ｌ（ｕ）を出力し、又Ｌ（ｕ）＞０であれば、復号結果ｕｋ を“１”とし、又Ｌ（ｕ）＜０であれば、復号結果ｕｋ を“０”とした復号データをメモリ７３に格納する。このメモリ７３からメモリ６６に転送することにより、受信データｙｃとの間の移行確率と、前方用確率と、後方用確率とを前述のように求めて、結合確率演算部７１に入力することになり、再度、メモリ７３からメモリ６６に転送して、復号処理を繰り返し、これを所定回数行った結果の復号データｕ’を出力するものである。
【００１４】
【発明が解決しようとする課題】
従来例の復号器に於いては、メモリの必要容量が大きくなる問題がある。例えば、情報長Ｎ＝１００、軟判定量子化ビット数ｎ＝５、状態数ｍ＝４とし、尤度情報等を含めて１１ビットとした場合、メモリ６３〜６５は、それぞれ１００×５＝５００（ビット）、メモリ６６は、１００×８＝８００（ビット）、メモリ７０は、１００×１１×（２×ｍ）＝１００×１１×８＝８８００（ビット）、メモリ７３は、１００×１１＝１１００（ビット）となり、合計１２２００ビットの容量を必要とすることになる。
【００１５】
ターボ符号は、情報長Ｎが長い場合に誤り訂正符号として好適なものであり、従って、情報長Ｎが前述の場合の１０倍〜５０倍とすると、メモリの所要容量は１０倍〜５０倍も必要となる。従って、回路規模が大きくなり、それに対応して消費電力の増加が生じることになる。特に、前方用確率演算部６９からの前方用確率は、後方用確率の状態数を４とすると、その２倍の８となり、従って、メモリ７０の容量が全体の約７０％を占めるものであった。
本発明は、このメモリの所要容量を削減して回路規模の縮小を図ることを目的とする。
【００１６】
【課題を解決するための手段】
本発明のターボ復号器は、（１）受信ターボ符号データの少なくとも情報長分のデータを格納するメモリ（３〜５）と、情報長分のデータの後部から前部に向かって演算する第１の移行確率算出部（９）及び後方用確率算出部（１１）と、情報長分のデータの前部から後部に向かって演算する第２の移行確率算出部（１０）及び前方用確率算出部（１５）と、情報長を複数に分割してそれぞれ分割単位対応の前記後方用確率算出部より算出された後方用確率を格納するメモリ（１２，１３）と、このメモリ内の後方用確率と前方用確率算出部からの前方用確率とを結合する結合確率算出部（１６）と、この結合確率算出部からの結合確率を基に復号データを求める復号データ算出部（１７）と、この復号データ算出部からの復号データ及び前回の信頼度情報を基に今回の信頼度情報を求める信頼度情報算出部（１８）と、復号データ若しくは今回の信頼度情報とを格納するメモリ（２１）と、前回の信頼度情報を格納するメモリ（７）と、復号データ及び受信ターボ符号データの一部を用いて、前方用確率と後方用確率と結合確率とを算出すると共に、前記復号データ及び信頼度情報を所定回数繰り返し演算させる繰り返し制御部（２５）とを備えている。
【００１７】
又（２）受信ターボ符号データを直列並列変換部２により直並列変換して、組織符号の原データｙａと、畳込み符号データｙｂと、原データのインタリーブ後の畳込み符号データｙｃとに分離してそれぞれ少なくとも情報長分を格納する第１，第２，第３のメモリ３，４，５と、この第１，第２，第３のメモリに対するデータの書込み及び読出しを制御する第１のＲＡＭ制御部６と、この第１のＲＡＭ制御部を介して情報長分の後部から前部に向かって読出したデータを基に移行確率及び後方用確率を算出する第１の移行確率算出部９及び後方用確率算出部１１と、情報長Ｎを分割した分割単位長の後方用確率算出部による後方用確率を格納する第４のメモリ１２と、情報長Ｎを分割した分割単位長毎に於ける後方用確率のみを格納する第５のメモリ１３と、第４，第５のメモリに対するデータの書込み及び読出しを制御する第２のＲＡＭ制御部１４と、この第１のＲＡＭ制御部を介して情報長分の前部から後部に向かって読出したデータを基に移行確率及び前方用確率を算出する第２の移行確率算出部１０及び前方用確率算出部１５と、後方用確率と前方用確率との結合確率を求める結合確率算出部１６と、この結合確率算出部からの結合確率を基に復号データを求める復号データ算出部１７と、この復号データ算出部からの復号データと第１のメモリ３に格納されたデータと、前回の信頼度情報とを基に今回の信頼度情報を求める信頼度情報算出部１８と、前回の信頼度情報を格納する第６のメモリ７と、この第６のメモリに対するデータの書込み及び読出しを制御する第３のＲＡＭ制御部８と、復号データ算出部からの復号データ若しくは信頼度情報を格納する第７のメモリ２１と、この第７のメモリに対するデータの書込み及び読出しを制御するライト選択部２２及びリード選択部２３と、復号データ及び受信ターボ符号データの一部を用いて、前方用確率と後方用確率と結合確率とを算出すると共に、復号データ及び信頼度情報を所定回数繰り返し演算させる繰り返し制御部２５と、インタリーブパターンに従って第１のＲＡＭ制御部とライト選択部とリード選択部とを制御するインタリーブ制御部３０とを備えている。
【００１８】
又インタリーブ制御部３０は、外部のメモリ又は上位装置からインタリーブパターンデータを書込むメモリ又はインタリーブパターンデータを書込んだリードオンリメモリ又はインタリーブパターンデータを発生できるディジタル・シグナル・プロセッサ（ＤＳＰ）により構成することができる。
【００１９】
【発明の実施の形態】
図１は本発明の一実施の形態の説明図であり、ターボ符号の復号処理は、情報長Ｎの後部から前部に向かう後方用確率βの演算を先に行うと共に、情報長ＮをＬ（＝Ｎ１／２ 、但し、小数点は桁上げし、Ｌ値より小さい余り値Ｍの区間を含む場合がある）毎に分割し、分割単位長毎に於ける後方用確率のみを格納し、前方用確率αの演算時に、Ｌ毎の後方用確率を読出して、その位置から後方用確率の演算を行って、結合確率を算出する構成を有するものである。
【００２０】
又図１に於いては、受信ターボ符号データｙは、組織符号化したデータｙａ，ｙｂと、データｙａをインタリーブして畳込み符号化したデータｙｃとからなる多重化されたデータの場合を示し、Ｓ／Ｐ変換部２により直並列変換することによって多重分離したｙａ，ｙｂ，ｙｃを第１のＲＡＭ制御部６に入力する。その場合のデータｙ，ｙａ，ｙｂ，ｙｃは、軟判定によるもので、例えば、５ビット構成とすることができる。
【００２１】
又１はメイン部、３〜５は第１，第２，第３のメモリ（ＲＡＭ）で、第１のＲＭＡ制御部６によって、ｙａ，ｙｂ，ｙｃのリード，ライトが制御される。又７は信頼度情報等を格納する第６のメモリ（ＲＡＭ）、８は第３のＲＡＭ制御部、９，１０は第１，第２のＤ（移行確率）算出部、１１はＢ（後方用確率）算出部、１２，１３は後方用確率を格納する第４，第５のメモリ（ＲＡＭ）、１４は第２のＲＡＭ制御部、１５はＡ（前方用確率）算出部、１６はＬ（結合確率）算出部、１７はＬ（ｕ）（復号データ）算出部、１８はＬｅ（ｕ）（信頼度情報）算出部、１９，２０はタイミング調整ＦＦ（フリップフロップ）、２１は復号データ若しくは今回の信頼度情報を格納する第７のメモリ（ＲＡＭ）、２２はライト選択部、２３はリード選択部、２４はイネーブル生成部 、２５はＭＡＰ（繰り返し）制御部、２６はライト回路、２７はＭＩＬ（マルチステージ・インタリーブ）テーブルメモリ、２８は外部ＲＯＭ（リードオンリメモリ）、２９は繰り返し演算グループ、３０はインタリーブ制御部を示す。
【００２２】
メイン部１は、各部を管理，制御するものであり、又第１〜第３のメモリ３〜５は、ランダムアクセスメモリ（ＲＡＭ）により構成され、第１のＲＡＭ制御部６と共に、例えば、従来例の図１４に於ける入出力反転部６２とメモリ６３〜６５との機能に相当する構成を有するものである。このメモリ３〜５は、それぞれ情報長Ｎと軟判定量子化ビット数ｎとに対応した容量を有するものである。又ＲＡＭ制御部６は、Ｓ／Ｐ変換部２により分離されたｙａ，ｙｂ，ｙｃをそれぞれメモリ３〜５に書込む制御と、前方用確率αと後方用確率βと移行確率γとの演算に使用するｙａ，ｙｂ，ｙｃの読出しの制御を行うものである。
【００２３】
又メモリ３〜５をデュアルポート・メモリとすることができるものであり、その場合、ｙａ，ｙｂ，ｙｃの書込みと、前方用確率αの演算時に行う移行確率γの演算とに於いては、一方のポートを使用し、後方用確率βの演算時に行う移行確率γの演算に於いては、他方のポートを使用するように、ＲＡＭ制御部６によって制御し、又復号処理の繰り返し回数が奇数回の場合はｙａ，ｙｂの通常読出しを行い、偶数回の場合はｙａのインタリーブ（ＭＩＬ）に対応（ＭＩＬテーブルメモリ２７からのマルチステージ・インタリーブのパターン情報に対応）した読出しと、ｙｃの通常読出しとを行うように制御する。
【００２４】
又ＲＡＭ制御部８は、メモリ７への前回の信頼度情報の書込みと、前方用確率αと後方用確率βとの演算時に行う移行確率γの演算に必要とする前回の信頼度情報の読出しとの制御を行うもので、このメモリ７をデュアルポート・メモリとすることができるものであり、その場合は、信頼度情報の書込み及び前方用確率α演算時の移行確率γ演算を行う場合に於いては一方のポートを使用し、後方用確率β演算時の移行確率γ演算を行う場合に於いては他方のポートを使用するように制御する。
【００２５】
又後方用確率βを演算するＢ算出部１１の前段と、前方用確率αを演算するＡ算出部１５の前段とに、それぞれ移行確率γを演算する第１，第２のＤ算出部９，１０を設けている。Ｂ算出部１１は、第１のＤ算出部９からの移行確率γを用いて後方用確率βを演算し、その演算過程に於ける桁あふれを防止する機能を備えている。又Ａ算出部１５は、Ｂ算出部１１による情報長Ｎの後部から前部に向かって後方用確率を演算した後、第２のＤ算出部１０からの移行確率γを用いて前方用確率αの演算を開始するものであり、その演算過程に於ける桁あふれを防止する機能を備えている。
【００２６】
又第２のＲＡＭ制御部１４は、Ｂ算出部１１に於いて算出した後方用確率βのメモリ１２への書込み制御及び前方用確率αの演算と同時に行う結合確率の演算時に後方用確率βの読出し制御を行い、又メモリ１３に対して、初期の後方用確率の算出時にＬ毎の算出結果の後方用確率を、先頭アドレスから順次書込み、結合確率の算出時に初期後方用確率算出の時の最終アドレスからＬ毎に読出す制御を行うものである。それによって、後方用確率を格納するメモリ容量の削減と、途中から後方用確率演算を行う場合の精度の向上とを図ることができる。
【００２７】
又Ｌ算出部１６は、Ａ算出部１５に於いて演算された前方用確率αと、ＲＡＭ制御部１４によってメモリ１３から読出された後方用確率βとを用いて結合確率を算出し、Ｌ（ｕ）算出部１７に入力する。このＬ（ｕ）算出部１７は、結合確率を用いて信頼度情報を算出し、Ｌｅ（ｕ）算出部１８とライト選択部２２とに入力する。Ｌｅ（ｕ）算出部１８は、第１のメモリ３に格納されているｙａと、第６のメモリ７に格納されている前回の信頼度情報とから、今回の信頼度情報を算出すると共に、その信頼度情報を基に復号データを算出してライト選択部２２に入力する。
【００２８】
ライト選択部２２は、第７のメモリ２１に対する書込データの選択と、その書込制御と、最大値検出制御とを行うもので、復号処理の繰り返し回数が最終回の場合、復号データと信頼度情報とを選択してメモリ２１に格納し、それ以外の回数の場合、今回の信頼度情報を選択してメモリ２１に格納する。その書込制御に於いて、繰り返し回数が例えば奇数回の場合、ＭＩＬ（マルチステージ・インタリーブ）書込みを行い、偶数回の場合は通常書込みを行うものである。又最大値検出制御は、今回の信頼度情報の最上位ビットを検出するものである。
【００２９】
又リード選択部２３は、メモリ２１に格納された信頼度情報を読出す制御を行うもので、復号処理の繰り返し回数が最終回の時に、メモリ２１から復号データとして読出して、図示を省略した後段の回路へ送出する。このリード選択部２３の主な機能は、リード制御とビット抜き出し制御とである。リード制御では、復号処理の繰り返し回数が例えば奇数回の場合、メモリ２１より通常読出しを行い、偶数回の場合はＭＩＬ読出しを行うものである。又ビット抜き出し制御では、メモリ２１に格納された例えば１１ビットの信頼度情報を１フレーム内の信頼度情報の最大値を基に８ビットの信頼度情報に合わせ込む為のビット抜き出しを行うものである。
【００３０】
又インタリーブ制御部３０は、外部にマルチステージ・インタリーブのパターンを格納した外部ＲＯＭ２８を備え、電源投入により、ライト回路２６によって外部ＲＯＭ２８から読出したＭＩＬパターンデータをＭＩＬテーブルメモリ２７に格納する。このＭＩＬテーブルメモリ２７からのデータに従って、ＲＡＭ制御部６はメモリ３からのＭＩＬ読出しを行い、又ライト選択部２２とリード選択部２３とに於けるＭＩＬ書込みとＭＩＬ読出しとの制御が行われる。従って、外部ＲＯＭ２８を交換することにより、任意のＭＩＬパターンに対応した復号処理が可能となる。
【００３１】
又ＭＡＰ制御部２５は、繰り返し演算部２９に於ける復号処理の繰り返し回数等を管理して、各部を制御するものである。又イネーブル生成部２４は、復号処理の繰り返しに対応して各部にイネーブル信号を供給する機能を有するものである。又タイミング調整ＦＦ１９，２０は、処理時間を考慮して、演算データ等の時間調整を行うものである。
【００３２】
前述の構成と、図１４に示す従来例の構成とを対比すると、従来例は、前方用確率を先に演算してメモリ７０に格納し、次に後方用確率を演算して結合確率を求めるものであるが、本発明は、後方用確率を先に演算して、情報長Ｎに対してＬ毎の後方用確率をメモリ１３に格納し、次に前方用確率を演算して結合確率を求めるものであり、情報長をＮビット、軟判定量子化ビット数を５ビット、前方用確率と後方用確率とを１１ビットとすると、図２に示すように、受信データを格納するメモリは、Ｎ×５（ビット）の容量となり、又従来例に於ける前方用確率を格納するメモリ（α演算用メモリ）は、前方用確率は８状態を含むことになるので、Ｎ×１１×８（ビット）の容量を必要とすることになる。
【００３３】
本発明は、このα演算用メモリを省略し、後方用確率を格納するβ演算用メモリを設けた場合に相当し、単純には、状態数は前方用確率の半分となるから、Ｎ×１１×４（ビット）の容量となり、メモリ容量を半減することができる。更に、本発明は、情報長Ｎを複数に分割したＬ（＝Ｎ１／２ 、但し、小数点は桁上がりの値とする）毎に、その時点の後方用確率を記憶する第５のメモリ１３と、Ｌ区間内の後方用確率を記憶する第４のメモリ１２とにより構成するから、図２の下方のβ演算用メモリとして示すように、Ｌ毎の後方用確率を格納する１１×〔（Ｎ／Ｌ）−２〕×４（ビット）（メモリ１３）の容量と、１１×Ｌ×４（ビット）（メモリ１２）の容量とにより実現することができる。従って、従来例に比較してメモリ容量を大幅に削減することが可能となり、回路規模の縮小化と低消費電力化とを図ることができる。
【００３４】
図３は本発明の実施の形態の復号処理の説明図であり、情報長Ｎの受信データについて、Ｂ（後方用確率）演算を行い、Ｌ（＝Ｎ１／２ ）毎に、Ｂメモリライトとして示すように、算出した後方用確率をメモリ１３に格納し、又最後の１〜Ｌの区間に於ける後方用確率をメモリ１２に総て格納し、矢印で示すように、Ａ（前方用確率）演算とＬ（結合確率）演算とを行う。
【００３５】
次のＬ〜２Ｌの区間では、２Ｌの時点の後方用確率をメモリ１３から読出し、これを初期値として２Ｌ〜ＬについてのＢ演算を行い、且つＬ〜２ＬについてＡ演算とＬ演算とを行い、次の２Ｌ〜３Ｌの区間では、３Ｌの時点の後方用確率をメモリ１３から読出し、これを初期値として３Ｌ〜２ＬについてのＢ演算を行い、且つ２Ｌ〜３ＬについてＡ演算とＬ演算とを行い、次の３Ｌ〜４Ｌの区間及び４Ｌ〜Ｎの区間に於いても、同様にしてＬ演算を行うものである。
【００３６】
従って、情報長Ｎの後部から前部に向かう後方用確率の演算を行うと共に、分割単位Ｌ毎に於ける算出後方用確率を第５のメモリ１３に格納し、情報長Ｎの前部の分割単位Ｌについての後方用算出確率を第４のメモリ１２に格納し、前方用確率算出と共に後方用確率算出を行い、且つその前方用確率と後方用確率とを用いて結合確率算出を行うことができる。
【００３７】
図４は本発明の他の実施の形態の要部説明図であり、図１に於けるＲＡＭ制御部６とライト選択部２２とリード選択部２３とに対するインタリーブ制御部３０に関連する構成のみを図示している。同図の（Ａ）は、バス３３を介して図示を省略した上位装置からライト回路３２を介してＭＩＬテーブルメモリ（ＲＡＭ）３１にＭＩＬパターンデータを書込む構成とした場合を示し、誤り訂正復号器として受信装置に組み込んだ後でも、その通信システムに於けるＭＩＬパターンに対応したデータをＭＩＬテーブルメモリ３１に書込んで、ターボ符号の復号処理を行うことができる。
【００３８】
又図４の（Ｂ）は、ＭＩＬテーブルメモリ（ＲＯＭ）３４を設けた場合を示し、ＭＩＬパターンデータを書込んだリードオンリメモリ（ＲＯＭ）を用いる場合を示す。又図３の（Ｃ）は、ディジタル・シグナル・プロセッサ（ＤＳＰ）３５を設けた場合を示し、プログラムに従ったＭＩＬパターンデータを容易に算出することが可能となるから、任意のＭＩＬパターンを使用する通信システムに対しも、容易にターボ符号の復号処理を可能とすることができる。
【００３９】
図５は本発明の実施の形態のフローチャートを示し、初期化として実行回数Ｔ＝０とし（Ａ１）、受信データをＳ／Ｐ変換し、ＲＡＭ１〜３へ書込む。即ち、Ｓ／Ｐ変換部２により直並列変換してｙａ，ｙｂ，ｙｃに分離し、それぞれ第１〜第３のメモリ３〜５に書込む（Ａ２）。そして、Ｔ＝Ｔ＋１とし（Ａ３）、実行回数Ｔが１か否かを判定する（Ａ４）。
【００４０】
Ｔ＝１の場合は、Ｄ（移行確率）算出用入力データ３（事前尤度）を、オール“０”とし（Ａ５）、実行回数Ｔが最終回数Ｎであるか否かを判定する（Ａ６）。又ステップ（Ａ４）に於いてＴ≠１の場合は、Ｄ（移行確率）算出用入力データ３（事前尤度）をＭＩＬ−ＲＡＭ（メモリ２１）の出力データとする（Ａ８）。又ステップ（Ａ６）に於いてＴ＝Ｎの場合、ＭＩＬ−ＲＡＭ（メモリ２１）へのライトデータのＬ（ｕ）をセットし（Ａ７）、Ｔ≠Ｎの場合、ＭＩＬ−ＲＡＭ（メモリ２１）へのライトデータにＬｅ（ｕ）をセットする（Ａ９）。
【００４１】
そして、実行回数Ｔが奇数か否かを判定し（Ａ１０）、奇数の場合は、ＲＡＭ１（第１のメモリ３）の読出しをノーマルリードにセットし（Ａ１１）、Ｄ算出用入力データ２（ｙｂ又はｙｃ）をＲＡＭ２（第２のメモリ４）の出力データにセットし（Ａ１２）、ＭＩＬ−ＲＡＭ（メモリ２１）への書込みをＭＩＬライトにセットし（Ａ１３）、ＭＩＬ−ＲＡＭ（メモリ２１）の読出しをＭＩＬリードにセットする（Ａ１４）。
【００４２】
又ステップ（Ａ１０）に於いてＴ＝偶数の場合、ＲＡＭ１（第１のメモリ３）の読出しをＭＩＬリードにセットし（Ａ１７）、Ｄ算出用入力データ２（ｙｂ又はｙｃ）をＲＡＭ３（第３のメモリ５）の出力データにセットし（Ａ１８）、ＭＩＬ−ＲＡＭ（メモリ２１）への書込みをノーマルライトにセットし（Ａ１９）、ＭＩＬ−ＲＡＭ（メモリ２１）の読出しをノーマルリードにセットし（Ａ２０）、ＭＡＰ（最大事後確率復号）処理（Ａ１５）に移行する。
【００４３】
そして、ＭＡＰ処理が終了すると、Ｔ＝Ｎか否かを判定し（Ａ１６）、Ｔ≠Ｎの場合は、ステップ（Ａ３）に移行し、又Ｔ＝Ｎの場合は、Ｌ（ｕ）をＭＩＬ−ＲＡＭ（メモリ２１）からノーマルリードし（Ａ２１）、復号データとして出力する。
【００４４】
図６は本発明の実施の形態の初期後方用確率算出フローチャートであり、先ず、Ｌ，Ｍの決定（Ｂ１）を行う。この場合、Ｌ＝Ｎ１／２ （小数点は桁上がり）とし、余り値Ｍ＝Ｌ２ −Ｎを求める。そして、処理カウンタＸとデータカウンタＹとを初期化する（Ｘ＝０，Ｙ＝０）（Ｂ２）。そして、Ｂ算出、即ち、Ｂ算出部１１に於ける後方用確率の算出を行い（Ｂ３）、余り値Ｍ＝０か否かを判定し（Ｂ４）、Ｍ＝０でなければ、Ｙ≦Ｍか否かを判定し（Ｂ５）、データカウンタＹが余り値Ｍ以下の場合、Ｘ＝Ｍか否かを判定し（Ｂ６）、Ｘ≠Ｍの場合は、Ｙ＝Ｎか否かを判定し（Ｂ７）、Ｙ＝Ｎ、即ち、データカウンタＹが情報長ビット数Ｎと等しくなった時に、Ｌｅ（ｕ）算出動作（Ｂ１４）へ移行し、Ｙ≠Ｎの場合は、処理カウンタＸとデータカウンタＹとをそれぞれ＋１し（Ｂ８）、ステップ（Ｂ３）へ移行する。
【００４５】
又ステップ（Ｂ４）に於いて、Ｍ＝０の場合、及びステップ（Ｂ５）に於いて、Ｙ＞Ｍの場合は、Ｙ≧Ｐか否かを判定する（Ｂ９）。このＰは、ポインタ値書込期間を示す。そして、Ｙ≧Ｐの場合は、Ｂ（後方用確率）算出結果をＲＡＭ４（第４のメモリ１２）へ書込み（Ｂ１３）、ステップ（Ｂ７）へ移行する。又Ｙ≧Ｐでない場合は、Ｘ＝Ｌか否かを判定し（Ｂ１０）、Ｘ≠Ｌの場合は、ステップ（Ｂ７）へ移行する。
【００４６】
又Ｘ＝Ｌの場合、又はステップ（Ｂ６）に於いてＸ＝Ｍの場合、Ｂ（後方用確率）算出結果をＲＡＭ５（第５のメモリ１３）へ書込み（Ｂ１１）、Ｘ＝０として（Ｂ１２）、ステップ（Ｂ７）へ移行する。
【００４７】
図７は本発明の実施の形態の結合確率算出フローチャートであり、図５と同一の符号で異なる部分を示すことになるが、Ｎ＝情報長ビット数、Ｌ＝Ｎ１／２ 、Ｉ＝データビットカウンタ、Ｊ＝ＲＡＭ１（第１のメモリ３）のリードカウンタ、Ｘ＝後方用確率算出の処理カウンタ、Ｙ＝ＲＡＭ５（第５のメモリ１３）のリードカウンタを示す。
【００４８】
先ず、Ｌの決定を行う（Ｃ１）。これは、前述のステップ（Ｂ１）に於いて求めたＬを利用することができる。又初期化として、Ｉ＝０，Ｊ＝０，Ｘ＝０，Ｙ＝０とする（Ｃ２）。そして、Ｊ＝Ｉ＋２Ｌとし（Ｃ３）、次にＸ＝０とし（Ｃ４）、Ｊ＜Ｎか否かを判定する（Ｃ５）。
【００４９】
Ｊ＜Ｎでない場合は、情報長ＮよりリードカウンタＪの値が大きい場合であるから、Ｊ＝Ｎとし（Ｃ６）、ステップ（Ｃ７）に移行する。又Ｊ＜Ｎの場合はそのままステップ（Ｃ７）に移行する。そして、Ｘ＝０か否かを判定し（Ｃ７）、Ｘ＝０の場合は、ＲＡＭ５（第５のメモリ１３）からアドレス値“Ｙ”のデータをリードし、Ｂ算出データをＲＡＭ４（第４のメモリ１２）へ書込む（Ｃ８）。又Ｘ≠０の場合は、ＲＡＭ１（第１のメモリ３）からアドレス値“Ｊ”のデータをリードし、Ｂ算出結果をＲＡＭ４（第４のメモリ１２）へ書込む（Ｃ９）。
【００５０】
そして、前方用確率Ａを算出し（Ｃ１０）、ＲＡＭ４（第４のメモリ１２）からアドレス値“Ｘ”のＢ（後方用確率）データをリードし（Ｃ１１）、Ｌ，Ｌ（ｕ），Ｌｅ（ｕ）の算出を行う（Ｃ１２）。そして、Ｉ＝Ｎか否かを判定し（Ｃ１３）、データビットカウンタＩとデータビット数Ｎとが等しくなると、終了とする。又Ｉ≠Ｎの場合は、Ｉ＝Ｉ＋１，Ｊ＝Ｊ−１，Ｘ＝Ｘ＋１とし（Ｃ１４）、Ｘ＝Ｌか否かを判定する（Ｃ１５）。
【００５１】
Ｘ≠Ｌの場合はステップ（Ｃ７）に移行し、又Ｘ＝Ｌの場合は、Ｙ＝Ｙ＋１とし（Ｃ１６）、２面構成のＲＡＭ４（第４のメモリ１２）の面切替えを行い（Ｃ１７）、ステップ（Ｃ３）に移行する。
【００５２】
図８は本発明の実施の形態のメイン部の状態遷移説明図であり、初期状態Ｉｄｌｅから入力データイネーブル信号ＥＮＢが“１”となることにより、Ｓ／Ｐ変換からＲＡＭ１〜３（第１〜第３のメモリ３〜５）への書込みまでの状態Ｗｒｉｔｅとなり、次にイネーブル信号ＥＮＢ＝“０”となることにより、復号処理の状態Ｓｔｅｐとなる。この状態Ｓｔｅｐは、図３に示す復号処理（Ｓｔｅｐｐｉｎｇ−Ｓｔｏｎｅ−Ｓｕｂ−Ｌｏｇ−ＭＡＰ処理）を示す。
【００５３】
そして、状態Ｓｔｅｐのエンド信号Ｓｔｅｐ＿Ｅｎｄが“１”となることにより、復号処理の終了状態Ｅｎｄとなり、復号データリクエスト信号ＲＥＱが“１”となることにより、復号データの出力状態Ｒｅａｄとなる。そして、復号データリクエスト信号ＲＥＱが“０”となると、最初の初期状態Ｉｄｌｅに戻ることになる。
【００５４】
図９は本発明の実施の形態のＭＡＰ制御部の状態遷移説明図であり、図１に於けるＭＰＡ制御部２５の繰り返し制御に於ける状態遷移を示すもので、初期状態ＩｄｌｅからＭＡＰ処理スタート信号ＭＡＰ＿ＳＴＡＲＴが“１”となることにより、Ｂ算出部１１が動作する状態Ｉｎｉｔとなり、情報長Ｎの後部から前部に向かう後方用確率の演算終了により、状態Ｉｎｉｔのエンド信号Ｉｎｉｔ Ｅｎｄが“１”となると、Ｂ算出部１１とＡ算出部１５とが同時に動作する状態Ｃａｌ Ａとなり、結合確率の算出が行われる。そして、この状態Ｃａｌ Ａのエンド信号ＣａｌＡ Ｅｎｄが“１”となると、Ａ算出部１５だけが動作する状態Ｃａｌ Ｌとなる。
【００５５】
そして、復号最終回信号ＬＡＳＴが“０”で、状態ＣａｌＬのエンド信号ＣａｌＬ Ｅｎｄが“１”となると、Ｂ算出部１１だけが動作する状態Ｉｎｉｔとなる。即ち、復号最終回信号ＬＡＳＴが“０”を継続する場合は、繰り返し演算が行われる。又復号最終回信号ＬＡＳＴが“１”で、状態ＣａｌＬのエンド信号ＣａｌＬ Ｅｎｄが“１”となると、ＭＡＰ処理の終了状態Ｅｎｄとなる。そして、ターボ復号エンド信号ＴＵＲＢＯ ＥＮＤが“１”となると、初期状態Ｉｄｌｅに移行し、次の受信ターボ符号の情報長Ｎの復号が開始される。
【００５６】
図１０は本発明の実施の形態のＲＡＭ制御部の動作説明図であり、メモリ３〜５，７を第１のポートと第２のポートとを有するデュアルポート・メモリにより構成した場合を示す。同図の（ａ），（ｂ）は第１〜第３のメモリ３〜５の第１のポートのロード信号とイネーブル信号とを示し、（ｃ），（ｄ），（ｅ）は第１〜第３のメモリ３〜５の第２のポートのロード信号とロードセレクト信号とイネーブル信号とを示す。又（ｆ），（ｇ）は第６のメモリ７の第１のポートのロード信号とイネーブル信号とを示し、（ｈ），（ｉ），（ｊ），（ｋ）は第２のポートのロード信号とロードセレクト信号とイネーブル信号とライト／リード信号とを示す。
【００５７】
イネーブル生成部２４（図１参照）により、イネーブル信号及びロード信号を生成して、ＲＡＭ制御部６，８，１４に分配するものであり、メイン部１からのＩＮＩＴ ＳＴＡＲＴ信号がアサートされている場合は、（ｂ）に示すように、メモリ３〜５をリードする為のデータビット長の連続したリードイネーブル信号を生成する。又メイン部１から出力されるＣＡＬＡ ＳＴＡＲＴ信号がアサートされている場合は、（ｃ）に示すように、Ｂ算出用のＬ毎の１ビット長のロード信号及び（ｅ）に示すように、（Ｌ−１）長の連続したリードイネーブル信号を生成し、Ａ算出用に、Ｌ長の連続したリードイネーブル信号を生成する。
【００５８】
又第６のメモリ７の第１のポートと第２のポートとについての（ｆ）〜（ｊ）のロード信号及びイネーブル信号は、前述の第１〜第３のメモリ３〜５の第１のポートと第２のポートとについての（ａ）〜（ｅ）のロード信号及びイネーブル信号と同様の場合を示す。
【００５９】
図１１は本発明の実施の形態の後方用確率格納用のＲＡＭ制御部の動作説明図であり、第４，第５のメモリ１２，１３を第１のポートと第２のポートとを有するデュアルポート・メモリにより構成し、メモリ１２は２面構成を有する場合について示す。同図の（ａ），（ｂ）はメモリ１２の第１のポートについてのロード信号とイネーブル信号とを示し、（ｃ），（ｄ）は第２のポートについてのロード信号とイネーブル信号とを示す。又（ｅ），（ｆ）は、メモリ１３の第１のポートについてのロード信号とイネーブル信号とを示し、（ｇ），（ｈ）は第２のポートについてのロード信号とイネーブル信号とを示す。
【００６０】
メイン部１からのＢ算出としてＩＮＩＴ ＳＴＡＲＴ信号がアサートされている場合に、メモリ１３に対して、Ｌ毎に１ビット長のメモリ１３のライトイネーブル信号を生成し、メモリ１２に対してＬ長の連続したライトイネーブル信号を生成する。又ＣＡＬＡ ＳＴＡＲＴ信号がアサートされている場合は、Ｌ毎に１ビット長のメモリ１３のリードイネーブル信号を生成し、Ｌ長の連続したメモリ１２に対するライトイネーブル信号を生成する。又結合確率算出用として、データビット長の連続したメモリ１２に対するリードイネーブル信号を生成する。それにより、メモリ１３には、Ｌ毎の後方用確率が格納され、メモリ１２には、Ｌ区間内の後方用確率が格納されることになる。
【００６１】
図１２は本発明の実施の形態の動作タイミングチャートを示し、ＲＡＭ４，ＲＡＭ５は図１の第４，第５のメモリ１２，１３を示し、又ＲＡＭ４は（１面）と（２面）との２面構成の場合を示す。又ＭＩＬ−ＲＡＭは図１のメモリ２１を示す。又Ｗはメモリに対する書込み、Ｒはメモリからの読出しを示す。
【００６２】
先ず、Ｂ（後方用確率）算出を行い、情報長ＮをＬ毎に分割してＬ毎（Ｌ，２Ｌ，・・・〔（Ｎ／Ｌ）−２〕Ｌ，〔（Ｎ／Ｌ）−１〕Ｌ毎）の後方用確率をＲＡＭ５（第５のメモリ１３）に書込み、又受信データの先頭側に相当するＬ〜０についての後方用確率をＲＡＭ４（第４のメモリ１２）の（１面）に書込む。
【００６３】
そして、Ｂ算出，Ａ算出，Ｌ算出，Ｌ（ｕ）算出，Ｌｅ（ｕ）算出、ＭＩＬ−ＲＡＭ書込みを行うものであり、先ずＲＡＭ５（第５のメモリ１３）からの読出しにより、２Ｌ〜Ｌ間の後方用確率を算出し、ＲＡＭ４（第４のメモリ１２）の（１面）から１〜Ｌ区間の後方用確率を読出し、又ＲＡＭ４（第４のメモリ１２）の（２面）に、算出した２Ｌ〜Ｌ間の後方用確率を書込むものである。
【００６４】
又Ａ算出による前方用確率と後方用確率とを基に、Ｌ（結合確率）算出を行い、次にＬ（ｕ）算出を行い、次にＬｅ（ｕ）算出を行い、ＭＩＬ−ＲＡＭ（第７のメモリ２１）への書込みを行うことにより、ａ＋ｂ＋ｃ＋ｄ＋ｅの期間後に復号１ビット目がＭＩＬ−ＲＡＭ（第７のメモリ２１）に書込まれる。これ以後、時間的には重なって順次復号される。
【００６５】
又後方用確率は、ＲＡＭ５（第５のメモリ１３）からのＬ毎に格納した後方用確率を基に３Ｌ〜２Ｌ，４Ｌ〜３Ｌ，・・・の後方確率を算出することになる。従って、分割単位毎に、情報長Ｎの後部から前部に向かって後方用確率の算出を行う場合に比較して、格納しておいた途中の後方用確率を基に分割単位内の後方用確率を算出するから、精度を低下させることなく、演算時間の短縮を図ることができる。
【００６６】
本発明は、前述の実施の形態のみに限定されるものではなく、種々付加変更することが可能である。例えば、ターボ符号としてマルチステージ・インタリーブを適用した場合を示すが、他のインタリーブのパターンを適用することも可能である。
【００６７】
【発明の効果】
以上説明したように、本発明は、受信ターボ符号データを直並列変換して分離したｙａ，ｙｂ，ｙｃを少なくとも情報長Ｎ分格納する第１〜第３のメモリ３〜５と、情報長Ｎ分のデータの後部から前部に向かって演算する第１の移行確率算出部（Ｄ算出部）９及び後方用確率算出部（Ｂ算出部）１１と、情報長Ｎ分のデータの前部から後部に向かって演算する第２の移行確率算出部（Ｄ算出部）１０及び前方用確率算出部（Ａ算出部）１５と、情報長Ｎを複数に分割してそれぞれ分割単位Ｌ対応の後方用確率算出部１１により算出された後方用確率を格納する第４，第５のメモリ１２，１３と、このメモリ１２からの後方用確率と前方用確率算出部１０からの前方用確率とを基に結合確率を求める結合確率算出部（Ｌ算出部）１６と、結合確率を基に復号データを求める復号データ算出部（Ｌ（ｕ）算出部）１７と、復号データと第１のメモリ３に格納されたデータｙａと前回の信頼度情報とを用いて今回の信頼度情報を求める信頼度情報算出部（Ｌｅ（ｕ）算出部）１８と、復号データ若しくは信頼度情報を格納する第７のメモリ２１と、前回の信頼度情報を格納する第６のメモリ７と、繰り返し演算を制御する繰り返し制御部（ＭＡＰ制御部）２５とを備えているものであり、後方用確率を先に算出し、且つ情報長ＮをＬ（＝Ｎ１／２ 、但し、小数点は桁上げ）毎に分割した分割単位毎の後方用確率を第５のメモリ１３に格納するように構成したことにより、従来例に比較して所要メモリ容量を大幅に削減することが可能となり、且つ後方用確率の精度の低下が生じないようにすることができるから、例えば、ＳＯＶＡ復号方式に比較して誤り訂正能力を高くし、且つ回路規模を縮小して低消費電力化を図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態の説明図である。
【図２】メモリの削減の説明図である。
【図３】本発明の実施の形態の復号処理の説明図である。
【図４】本発明の他の実施の形態の要部説明図である。
【図５】本発明の実施の形態のフローチャートである。
【図６】本発明の実施の形態の初期後方用確率算出フローチャートである。
【図７】本発明の実施の形態の結合確率算出フローチャートである。
【図８】本発明の実施の形態のメイン部の状態遷移説明図である。
【図９】本発明の実施の形態のＭＡＰ制御部の状態遷移説明図である。
【図１０】本発明の実施の形態のＲＡＭ制御部の動作説明図である。
【図１１】本発明の実施の形態の後方用確率格納用のＲＡＭ制御部の動作説明図である。
【図１２】本発明の実施の形態の動作タイミングチャートである。
【図１３】通信システムの概要説明図である。
【図１４】従来例の説明図である。
【符号の説明】
１ メイン部
２ Ｓ／Ｐ変換部
３〜５ 第１〜第３のメモリ
６ 第１のＲＡＭ制御部
７ 第６のメモリ
８ 第３のＲＡＭ制御部
９，１０ 第１，第２のＤ算出部
１１ Ｂ算出部
１２，１３ 第４，第５のメモリ
１４ 第２のＲＡＭ制御部
１５ Ａ算出部
１６ Ｌ算出部
１７ Ｌ（ｕ）算出部
１８ Ｌｅ（ｕ）算出部
２１ 第７のメモリ（ＲＡＭ）
２２ ライト選択部
２３ リード選択部
２４ イネーブル生成部
２５ ＭＡＰ制御部
２６ ライト回路
２７ ＭＩＬテーブルメモリ
２８ 外部ＲＯＭ
２９ 繰り返し演算グループ
３０ インタリーブ制御部
【発明の属する技術分野】
本発明は、符号化データを受信して、誤り訂正して復号するターボ復号器、特に、送信データを、畳込み符号とインタリーブとを組合せたターボ符号に変換して送信し、その符号化データを受信し、誤りが含まれている場合でも、その誤りを訂正して復号を行うターボ復号器に関する。
【０００２】
【従来の技術】
通信システムに於いては、データの伝送誤りを救済する為に、各種の誤り訂正符号が採用されている。例えば、送信データを畳込み符号化して送信し、受信側では、最尤復号化を行う例えばビタビ（Ｖｉｔｅｒｂｉ）復号器により誤り訂正復号化して、データを復元することが知られている。又無線回線を含む通信システムの場合、無線回線に於けるバースト誤り発生の可能性が大きいものである。前述の畳込み符号は、ランダム誤りについて誤り訂正復号化が可能であるが、バースト誤りに対しては誤り訂正能力が小さいものである。
【０００３】
そこで、畳込み符号とインターリーブとを組合せたターボ符号を適用することが提案されている。例えば、図１３に示す通信システムは、送信データｕをターボ符号化する符号器５１と、無線回線等の通信路５２と、復号器５３とを含むものであり、送信側の符号器５１により送信データｕのターボ符号化を行い、符号化データｘａ，ｘｂ．ｘｃを通信路５２に送出し、この通信路５２を介した符号化データｙａ，ｙｂ，ｙｃを受信側の復号器５３に入力し、ターボ符号の復号を行って受信データｕ’を復元することになる。
【０００４】
又送信側の符号器５１は、畳込み符号化部（ＥＮＣ１，ＥＮＣ２）５４，５５と、インタリーブ部（π）５６とを含み、図示を省略している送信処理部により多重化し、送信周波数に変調して送信する。この場合、畳込み符号化部５４は、送信データｕの畳込み符号化を行うものであり、又畳込み符号化部５５は、送信データｕをインタリーブ部５６に於いてインタリーブして、畳込み符号化を行うものである。このインタリーブは、マルチステージ・インタリーブを適用することが一般化されている。
【０００５】
即ち、ターボ符号化データは、送信データｘａ（＝ｕ）と、畳込み符号化によるデータｘｂと、インタリーブした後、畳込み符号化を行ったデータｘｃとからなるもので、３多重化して送信することになる。又更に多段のインタリーブと畳込み符号化とを組合せて、ｘｄ，ｘｅ，・・として多重化して送信することにより、誤り訂正能力の向上を図ることを可能である。
【０００６】
又復号器５３は、復号部（ＤＥＣ１，ＤＥＣ２）５７，５９と、インタリーブ部（π）５８と、デインタリーブ部（π−１）６０とを含み、通信路５２を介した受信信号を図示を省略した受信処理部により復調し、直並列変換により多重分離を行い、受信データｙａ，ｙｂ，ｙｃを復号器５３に入力する。そして、復号部５７に送信側のデータｘａ，ｘｂに相当するｙａ，ｙｂとを入力して軟判定復号を行い、又受信データｙｃは、原データｕをインタリーブして畳込み符号化したデータｘｃに相当し、復号部５７の復号データをインタリーブ部５８により、インタリーブされたデータｘｃと対応するようにインタリーブして、復号部５９に入力する。そして、軟判定復号を行い、デインタリーブ部６０により元の状態となるようにデインタリーブして、復号データｕ’とする。この復号データｕ’を受信データｙａとして復号部５７に再度入力し、前述と同一の動作を繰り返す。この復号処理を複数回繰り返すことにより、ランダム誤りは勿論のこと、バースト誤りに対しても誤り訂正復号が可能となる。
【０００７】
又ターボ符号の復号化方式としては、例えば、ＭＡＰ（最大事後確率）復号化方式と、ＳＯＶＡ（軟判定ビタビアルゴリズム）復号化方式とが知られており、簡単に説明すると、前者のＭＡＰ復号化方式は、受信データの移行確率を用いて前方用確率αと後方用確率βとを算出し、各時間（ビット）について前方用確率αと後方用確率βとを用いて“１”であるか又は“０”であるかの確率の大きい方（硬判定復号データ）とその差（軟判定値）とを求めるものである。
【０００８】
又ＳＯＶＡ復号化方式は、ビタビ復号器と同様に硬判定データを求めるものであるが、更に最尤パス（最も確からしいパス）と対抗パス（２番目に確からしいパス）とを用いて軟判定値を求めるものである。このＳＯＶＡ復号化方式は、ＭＡＰ復号化方式に比較して簡易化されたアルゴリズムを用いることから、演算量は少なくて済むことになるが、誤り訂正の特性は、ＭＡＰ復号化方式により劣ることになる。又ＭＡＰ復号化方式は、ビタビ復号化方式により誤り訂正特性が優れているものである。
【０００９】
前述の各復号化方式の基本的な復号方法や復号器の基本的な構成は、各種の文献に説明されているが、ＭＡＰ復号化方式による従来例の復号器の構成を図１４に示す。同図に於いて、６１はＳ／Ｐ変換部、６２は入出力反転部、６３〜６６はメモリ、６７は移行確率演算部、６８は後方用確率演算部、６９は前方用確率演算部、７０はメモリ、７１は結合確率演算部、７２は信頼度情報演算部、７３はメモリを示す。図１３に於ける復号器５３と対応した場合、復号部５７，５９の機能をまとめた構成の場合を示す。
【００１０】
通信路を介したターボ符号化による受信データｙ（＝ｙａ，ｙｂ，ｙｃ）は、Ｓ／Ｐ変換部６１に入力されて、直列並列変換によりｙａ，ｙｂ，ｙｃに分離され、入出力反転部６２を介してメモリ６３〜６５に入力される。この入出力反転部６２は、情報長分のデータを、受信順にメモリ６３〜６５に入力するか、又は受信逆順にメモリ６３〜６５に入力するかを制御するものである。
【００１１】
移行確率演算部６７は、或る時刻ｋの受信データｙａ，ｙｂについて、状態ｍ（“００”，“０１”，“１０”，“１１”の４状態）に、時刻（ｋ−１）の状態ｍから移行する確率γを求めるものである。又前方用確率演算部６９は、時刻（ｋ−１）の状態ｍに於いて、原データが“１”である前方用確率α１ と、原データが“０”である前方用確率α０ と、時刻ｋに於ける移行確率γとを用いて、時刻ｋに於いて、原データが“１”である前方用確率α１ｋと、原データが“０”である前方用確率α０ｋとを演算するものであり、その演算結果をメモリ７０に格納する。
【００１２】
又後方用確率演算部６８は、時刻（ｋ＋１）の後方用確率βと移行確率γとを用いて、時刻（ｋ＋１）より前の時刻ｋの各状態ｍに於ける後方用確率βを演算するものである。即ち、前方用確率演算部６９により受信順に従って、データが“１”である確率と“０”である確率とをそれぞれ求めて、メモリ７０に格納し、後方用確率演算部６８により、受信逆順、即ち、情報長分の受信データの後部から前部に向かって、データが“１”である確率と、“０”である確率とをそれぞれ求めるものである。
【００１３】
又結合確率演算部７１は、時刻ｋに於ける各状態ｍの前方用確率α１ ，α０ と、後方用確率βとを乗算して結合確率λ１ ，λ０ を求める。この場合、状態数ｍに従った前方用確率と後方用確率とにより、２ｍの結合確率が得られることになる。又信頼度情報演算部７２は、各状態ｍに於ける“１”の確率の総和と、“０”の確率の総和とを求めて信頼度Ｌ（ｕ）を出力し、又Ｌ（ｕ）＞０であれば、復号結果ｕｋ を“１”とし、又Ｌ（ｕ）＜０であれば、復号結果ｕｋ を“０”とした復号データをメモリ７３に格納する。このメモリ７３からメモリ６６に転送することにより、受信データｙｃとの間の移行確率と、前方用確率と、後方用確率とを前述のように求めて、結合確率演算部７１に入力することになり、再度、メモリ７３からメモリ６６に転送して、復号処理を繰り返し、これを所定回数行った結果の復号データｕ’を出力するものである。
【００１４】
【発明が解決しようとする課題】
従来例の復号器に於いては、メモリの必要容量が大きくなる問題がある。例えば、情報長Ｎ＝１００、軟判定量子化ビット数ｎ＝５、状態数ｍ＝４とし、尤度情報等を含めて１１ビットとした場合、メモリ６３〜６５は、それぞれ１００×５＝５００（ビット）、メモリ６６は、１００×８＝８００（ビット）、メモリ７０は、１００×１１×（２×ｍ）＝１００×１１×８＝８８００（ビット）、メモリ７３は、１００×１１＝１１００（ビット）となり、合計１２２００ビットの容量を必要とすることになる。
【００１５】
ターボ符号は、情報長Ｎが長い場合に誤り訂正符号として好適なものであり、従って、情報長Ｎが前述の場合の１０倍〜５０倍とすると、メモリの所要容量は１０倍〜５０倍も必要となる。従って、回路規模が大きくなり、それに対応して消費電力の増加が生じることになる。特に、前方用確率演算部６９からの前方用確率は、後方用確率の状態数を４とすると、その２倍の８となり、従って、メモリ７０の容量が全体の約７０％を占めるものであった。
本発明は、このメモリの所要容量を削減して回路規模の縮小を図ることを目的とする。
【００１６】
【課題を解決するための手段】
本発明のターボ復号器は、（１）受信ターボ符号データの少なくとも情報長分のデータを格納するメモリ（３〜５）と、情報長分のデータの後部から前部に向かって演算する第１の移行確率算出部（９）及び後方用確率算出部（１１）と、情報長分のデータの前部から後部に向かって演算する第２の移行確率算出部（１０）及び前方用確率算出部（１５）と、情報長を複数に分割してそれぞれ分割単位対応の前記後方用確率算出部より算出された後方用確率を格納するメモリ（１２，１３）と、このメモリ内の後方用確率と前方用確率算出部からの前方用確率とを結合する結合確率算出部（１６）と、この結合確率算出部からの結合確率を基に復号データを求める復号データ算出部（１７）と、この復号データ算出部からの復号データ及び前回の信頼度情報を基に今回の信頼度情報を求める信頼度情報算出部（１８）と、復号データ若しくは今回の信頼度情報とを格納するメモリ（２１）と、前回の信頼度情報を格納するメモリ（７）と、復号データ及び受信ターボ符号データの一部を用いて、前方用確率と後方用確率と結合確率とを算出すると共に、前記復号データ及び信頼度情報を所定回数繰り返し演算させる繰り返し制御部（２５）とを備えている。
【００１７】
又（２）受信ターボ符号データを直列並列変換部２により直並列変換して、組織符号の原データｙａと、畳込み符号データｙｂと、原データのインタリーブ後の畳込み符号データｙｃとに分離してそれぞれ少なくとも情報長分を格納する第１，第２，第３のメモリ３，４，５と、この第１，第２，第３のメモリに対するデータの書込み及び読出しを制御する第１のＲＡＭ制御部６と、この第１のＲＡＭ制御部を介して情報長分の後部から前部に向かって読出したデータを基に移行確率及び後方用確率を算出する第１の移行確率算出部９及び後方用確率算出部１１と、情報長Ｎを分割した分割単位長の後方用確率算出部による後方用確率を格納する第４のメモリ１２と、情報長Ｎを分割した分割単位長毎に於ける後方用確率のみを格納する第５のメモリ１３と、第４，第５のメモリに対するデータの書込み及び読出しを制御する第２のＲＡＭ制御部１４と、この第１のＲＡＭ制御部を介して情報長分の前部から後部に向かって読出したデータを基に移行確率及び前方用確率を算出する第２の移行確率算出部１０及び前方用確率算出部１５と、後方用確率と前方用確率との結合確率を求める結合確率算出部１６と、この結合確率算出部からの結合確率を基に復号データを求める復号データ算出部１７と、この復号データ算出部からの復号データと第１のメモリ３に格納されたデータと、前回の信頼度情報とを基に今回の信頼度情報を求める信頼度情報算出部１８と、前回の信頼度情報を格納する第６のメモリ７と、この第６のメモリに対するデータの書込み及び読出しを制御する第３のＲＡＭ制御部８と、復号データ算出部からの復号データ若しくは信頼度情報を格納する第７のメモリ２１と、この第７のメモリに対するデータの書込み及び読出しを制御するライト選択部２２及びリード選択部２３と、復号データ及び受信ターボ符号データの一部を用いて、前方用確率と後方用確率と結合確率とを算出すると共に、復号データ及び信頼度情報を所定回数繰り返し演算させる繰り返し制御部２５と、インタリーブパターンに従って第１のＲＡＭ制御部とライト選択部とリード選択部とを制御するインタリーブ制御部３０とを備えている。
【００１８】
又インタリーブ制御部３０は、外部のメモリ又は上位装置からインタリーブパターンデータを書込むメモリ又はインタリーブパターンデータを書込んだリードオンリメモリ又はインタリーブパターンデータを発生できるディジタル・シグナル・プロセッサ（ＤＳＰ）により構成することができる。
【００１９】
【発明の実施の形態】
図１は本発明の一実施の形態の説明図であり、ターボ符号の復号処理は、情報長Ｎの後部から前部に向かう後方用確率βの演算を先に行うと共に、情報長ＮをＬ（＝Ｎ１／２ 、但し、小数点は桁上げし、Ｌ値より小さい余り値Ｍの区間を含む場合がある）毎に分割し、分割単位長毎に於ける後方用確率のみを格納し、前方用確率αの演算時に、Ｌ毎の後方用確率を読出して、その位置から後方用確率の演算を行って、結合確率を算出する構成を有するものである。
【００２０】
又図１に於いては、受信ターボ符号データｙは、組織符号化したデータｙａ，ｙｂと、データｙａをインタリーブして畳込み符号化したデータｙｃとからなる多重化されたデータの場合を示し、Ｓ／Ｐ変換部２により直並列変換することによって多重分離したｙａ，ｙｂ，ｙｃを第１のＲＡＭ制御部６に入力する。その場合のデータｙ，ｙａ，ｙｂ，ｙｃは、軟判定によるもので、例えば、５ビット構成とすることができる。
【００２１】
又１はメイン部、３〜５は第１，第２，第３のメモリ（ＲＡＭ）で、第１のＲＭＡ制御部６によって、ｙａ，ｙｂ，ｙｃのリード，ライトが制御される。又７は信頼度情報等を格納する第６のメモリ（ＲＡＭ）、８は第３のＲＡＭ制御部、９，１０は第１，第２のＤ（移行確率）算出部、１１はＢ（後方用確率）算出部、１２，１３は後方用確率を格納する第４，第５のメモリ（ＲＡＭ）、１４は第２のＲＡＭ制御部、１５はＡ（前方用確率）算出部、１６はＬ（結合確率）算出部、１７はＬ（ｕ）（復号データ）算出部、１８はＬｅ（ｕ）（信頼度情報）算出部、１９，２０はタイミング調整ＦＦ（フリップフロップ）、２１は復号データ若しくは今回の信頼度情報を格納する第７のメモリ（ＲＡＭ）、２２はライト選択部、２３はリード選択部、２４はイネーブル生成部 、２５はＭＡＰ（繰り返し）制御部、２６はライト回路、２７はＭＩＬ（マルチステージ・インタリーブ）テーブルメモリ、２８は外部ＲＯＭ（リードオンリメモリ）、２９は繰り返し演算グループ、３０はインタリーブ制御部を示す。
【００２２】
メイン部１は、各部を管理，制御するものであり、又第１〜第３のメモリ３〜５は、ランダムアクセスメモリ（ＲＡＭ）により構成され、第１のＲＡＭ制御部６と共に、例えば、従来例の図１４に於ける入出力反転部６２とメモリ６３〜６５との機能に相当する構成を有するものである。このメモリ３〜５は、それぞれ情報長Ｎと軟判定量子化ビット数ｎとに対応した容量を有するものである。又ＲＡＭ制御部６は、Ｓ／Ｐ変換部２により分離されたｙａ，ｙｂ，ｙｃをそれぞれメモリ３〜５に書込む制御と、前方用確率αと後方用確率βと移行確率γとの演算に使用するｙａ，ｙｂ，ｙｃの読出しの制御を行うものである。
【００２３】
又メモリ３〜５をデュアルポート・メモリとすることができるものであり、その場合、ｙａ，ｙｂ，ｙｃの書込みと、前方用確率αの演算時に行う移行確率γの演算とに於いては、一方のポートを使用し、後方用確率βの演算時に行う移行確率γの演算に於いては、他方のポートを使用するように、ＲＡＭ制御部６によって制御し、又復号処理の繰り返し回数が奇数回の場合はｙａ，ｙｂの通常読出しを行い、偶数回の場合はｙａのインタリーブ（ＭＩＬ）に対応（ＭＩＬテーブルメモリ２７からのマルチステージ・インタリーブのパターン情報に対応）した読出しと、ｙｃの通常読出しとを行うように制御する。
【００２４】
又ＲＡＭ制御部８は、メモリ７への前回の信頼度情報の書込みと、前方用確率αと後方用確率βとの演算時に行う移行確率γの演算に必要とする前回の信頼度情報の読出しとの制御を行うもので、このメモリ７をデュアルポート・メモリとすることができるものであり、その場合は、信頼度情報の書込み及び前方用確率α演算時の移行確率γ演算を行う場合に於いては一方のポートを使用し、後方用確率β演算時の移行確率γ演算を行う場合に於いては他方のポートを使用するように制御する。
【００２５】
又後方用確率βを演算するＢ算出部１１の前段と、前方用確率αを演算するＡ算出部１５の前段とに、それぞれ移行確率γを演算する第１，第２のＤ算出部９，１０を設けている。Ｂ算出部１１は、第１のＤ算出部９からの移行確率γを用いて後方用確率βを演算し、その演算過程に於ける桁あふれを防止する機能を備えている。又Ａ算出部１５は、Ｂ算出部１１による情報長Ｎの後部から前部に向かって後方用確率を演算した後、第２のＤ算出部１０からの移行確率γを用いて前方用確率αの演算を開始するものであり、その演算過程に於ける桁あふれを防止する機能を備えている。
【００２６】
又第２のＲＡＭ制御部１４は、Ｂ算出部１１に於いて算出した後方用確率βのメモリ１２への書込み制御及び前方用確率αの演算と同時に行う結合確率の演算時に後方用確率βの読出し制御を行い、又メモリ１３に対して、初期の後方用確率の算出時にＬ毎の算出結果の後方用確率を、先頭アドレスから順次書込み、結合確率の算出時に初期後方用確率算出の時の最終アドレスからＬ毎に読出す制御を行うものである。それによって、後方用確率を格納するメモリ容量の削減と、途中から後方用確率演算を行う場合の精度の向上とを図ることができる。
【００２７】
又Ｌ算出部１６は、Ａ算出部１５に於いて演算された前方用確率αと、ＲＡＭ制御部１４によってメモリ１３から読出された後方用確率βとを用いて結合確率を算出し、Ｌ（ｕ）算出部１７に入力する。このＬ（ｕ）算出部１７は、結合確率を用いて信頼度情報を算出し、Ｌｅ（ｕ）算出部１８とライト選択部２２とに入力する。Ｌｅ（ｕ）算出部１８は、第１のメモリ３に格納されているｙａと、第６のメモリ７に格納されている前回の信頼度情報とから、今回の信頼度情報を算出すると共に、その信頼度情報を基に復号データを算出してライト選択部２２に入力する。
【００２８】
ライト選択部２２は、第７のメモリ２１に対する書込データの選択と、その書込制御と、最大値検出制御とを行うもので、復号処理の繰り返し回数が最終回の場合、復号データと信頼度情報とを選択してメモリ２１に格納し、それ以外の回数の場合、今回の信頼度情報を選択してメモリ２１に格納する。その書込制御に於いて、繰り返し回数が例えば奇数回の場合、ＭＩＬ（マルチステージ・インタリーブ）書込みを行い、偶数回の場合は通常書込みを行うものである。又最大値検出制御は、今回の信頼度情報の最上位ビットを検出するものである。
【００２９】
又リード選択部２３は、メモリ２１に格納された信頼度情報を読出す制御を行うもので、復号処理の繰り返し回数が最終回の時に、メモリ２１から復号データとして読出して、図示を省略した後段の回路へ送出する。このリード選択部２３の主な機能は、リード制御とビット抜き出し制御とである。リード制御では、復号処理の繰り返し回数が例えば奇数回の場合、メモリ２１より通常読出しを行い、偶数回の場合はＭＩＬ読出しを行うものである。又ビット抜き出し制御では、メモリ２１に格納された例えば１１ビットの信頼度情報を１フレーム内の信頼度情報の最大値を基に８ビットの信頼度情報に合わせ込む為のビット抜き出しを行うものである。
【００３０】
又インタリーブ制御部３０は、外部にマルチステージ・インタリーブのパターンを格納した外部ＲＯＭ２８を備え、電源投入により、ライト回路２６によって外部ＲＯＭ２８から読出したＭＩＬパターンデータをＭＩＬテーブルメモリ２７に格納する。このＭＩＬテーブルメモリ２７からのデータに従って、ＲＡＭ制御部６はメモリ３からのＭＩＬ読出しを行い、又ライト選択部２２とリード選択部２３とに於けるＭＩＬ書込みとＭＩＬ読出しとの制御が行われる。従って、外部ＲＯＭ２８を交換することにより、任意のＭＩＬパターンに対応した復号処理が可能となる。
【００３１】
又ＭＡＰ制御部２５は、繰り返し演算部２９に於ける復号処理の繰り返し回数等を管理して、各部を制御するものである。又イネーブル生成部２４は、復号処理の繰り返しに対応して各部にイネーブル信号を供給する機能を有するものである。又タイミング調整ＦＦ１９，２０は、処理時間を考慮して、演算データ等の時間調整を行うものである。
【００３２】
前述の構成と、図１４に示す従来例の構成とを対比すると、従来例は、前方用確率を先に演算してメモリ７０に格納し、次に後方用確率を演算して結合確率を求めるものであるが、本発明は、後方用確率を先に演算して、情報長Ｎに対してＬ毎の後方用確率をメモリ１３に格納し、次に前方用確率を演算して結合確率を求めるものであり、情報長をＮビット、軟判定量子化ビット数を５ビット、前方用確率と後方用確率とを１１ビットとすると、図２に示すように、受信データを格納するメモリは、Ｎ×５（ビット）の容量となり、又従来例に於ける前方用確率を格納するメモリ（α演算用メモリ）は、前方用確率は８状態を含むことになるので、Ｎ×１１×８（ビット）の容量を必要とすることになる。
【００３３】
本発明は、このα演算用メモリを省略し、後方用確率を格納するβ演算用メモリを設けた場合に相当し、単純には、状態数は前方用確率の半分となるから、Ｎ×１１×４（ビット）の容量となり、メモリ容量を半減することができる。更に、本発明は、情報長Ｎを複数に分割したＬ（＝Ｎ１／２ 、但し、小数点は桁上がりの値とする）毎に、その時点の後方用確率を記憶する第５のメモリ１３と、Ｌ区間内の後方用確率を記憶する第４のメモリ１２とにより構成するから、図２の下方のβ演算用メモリとして示すように、Ｌ毎の後方用確率を格納する１１×〔（Ｎ／Ｌ）−２〕×４（ビット）（メモリ１３）の容量と、１１×Ｌ×４（ビット）（メモリ１２）の容量とにより実現することができる。従って、従来例に比較してメモリ容量を大幅に削減することが可能となり、回路規模の縮小化と低消費電力化とを図ることができる。
【００３４】
図３は本発明の実施の形態の復号処理の説明図であり、情報長Ｎの受信データについて、Ｂ（後方用確率）演算を行い、Ｌ（＝Ｎ１／２ ）毎に、Ｂメモリライトとして示すように、算出した後方用確率をメモリ１３に格納し、又最後の１〜Ｌの区間に於ける後方用確率をメモリ１２に総て格納し、矢印で示すように、Ａ（前方用確率）演算とＬ（結合確率）演算とを行う。
【００３５】
次のＬ〜２Ｌの区間では、２Ｌの時点の後方用確率をメモリ１３から読出し、これを初期値として２Ｌ〜ＬについてのＢ演算を行い、且つＬ〜２ＬについてＡ演算とＬ演算とを行い、次の２Ｌ〜３Ｌの区間では、３Ｌの時点の後方用確率をメモリ１３から読出し、これを初期値として３Ｌ〜２ＬについてのＢ演算を行い、且つ２Ｌ〜３ＬについてＡ演算とＬ演算とを行い、次の３Ｌ〜４Ｌの区間及び４Ｌ〜Ｎの区間に於いても、同様にしてＬ演算を行うものである。
【００３６】
従って、情報長Ｎの後部から前部に向かう後方用確率の演算を行うと共に、分割単位Ｌ毎に於ける算出後方用確率を第５のメモリ１３に格納し、情報長Ｎの前部の分割単位Ｌについての後方用算出確率を第４のメモリ１２に格納し、前方用確率算出と共に後方用確率算出を行い、且つその前方用確率と後方用確率とを用いて結合確率算出を行うことができる。
【００３７】
図４は本発明の他の実施の形態の要部説明図であり、図１に於けるＲＡＭ制御部６とライト選択部２２とリード選択部２３とに対するインタリーブ制御部３０に関連する構成のみを図示している。同図の（Ａ）は、バス３３を介して図示を省略した上位装置からライト回路３２を介してＭＩＬテーブルメモリ（ＲＡＭ）３１にＭＩＬパターンデータを書込む構成とした場合を示し、誤り訂正復号器として受信装置に組み込んだ後でも、その通信システムに於けるＭＩＬパターンに対応したデータをＭＩＬテーブルメモリ３１に書込んで、ターボ符号の復号処理を行うことができる。
【００３８】
又図４の（Ｂ）は、ＭＩＬテーブルメモリ（ＲＯＭ）３４を設けた場合を示し、ＭＩＬパターンデータを書込んだリードオンリメモリ（ＲＯＭ）を用いる場合を示す。又図３の（Ｃ）は、ディジタル・シグナル・プロセッサ（ＤＳＰ）３５を設けた場合を示し、プログラムに従ったＭＩＬパターンデータを容易に算出することが可能となるから、任意のＭＩＬパターンを使用する通信システムに対しも、容易にターボ符号の復号処理を可能とすることができる。
【００３９】
図５は本発明の実施の形態のフローチャートを示し、初期化として実行回数Ｔ＝０とし（Ａ１）、受信データをＳ／Ｐ変換し、ＲＡＭ１〜３へ書込む。即ち、Ｓ／Ｐ変換部２により直並列変換してｙａ，ｙｂ，ｙｃに分離し、それぞれ第１〜第３のメモリ３〜５に書込む（Ａ２）。そして、Ｔ＝Ｔ＋１とし（Ａ３）、実行回数Ｔが１か否かを判定する（Ａ４）。
【００４０】
Ｔ＝１の場合は、Ｄ（移行確率）算出用入力データ３（事前尤度）を、オール“０”とし（Ａ５）、実行回数Ｔが最終回数Ｎであるか否かを判定する（Ａ６）。又ステップ（Ａ４）に於いてＴ≠１の場合は、Ｄ（移行確率）算出用入力データ３（事前尤度）をＭＩＬ−ＲＡＭ（メモリ２１）の出力データとする（Ａ８）。又ステップ（Ａ６）に於いてＴ＝Ｎの場合、ＭＩＬ−ＲＡＭ（メモリ２１）へのライトデータのＬ（ｕ）をセットし（Ａ７）、Ｔ≠Ｎの場合、ＭＩＬ−ＲＡＭ（メモリ２１）へのライトデータにＬｅ（ｕ）をセットする（Ａ９）。
【００４１】
そして、実行回数Ｔが奇数か否かを判定し（Ａ１０）、奇数の場合は、ＲＡＭ１（第１のメモリ３）の読出しをノーマルリードにセットし（Ａ１１）、Ｄ算出用入力データ２（ｙｂ又はｙｃ）をＲＡＭ２（第２のメモリ４）の出力データにセットし（Ａ１２）、ＭＩＬ−ＲＡＭ（メモリ２１）への書込みをＭＩＬライトにセットし（Ａ１３）、ＭＩＬ−ＲＡＭ（メモリ２１）の読出しをＭＩＬリードにセットする（Ａ１４）。
【００４２】
又ステップ（Ａ１０）に於いてＴ＝偶数の場合、ＲＡＭ１（第１のメモリ３）の読出しをＭＩＬリードにセットし（Ａ１７）、Ｄ算出用入力データ２（ｙｂ又はｙｃ）をＲＡＭ３（第３のメモリ５）の出力データにセットし（Ａ１８）、ＭＩＬ−ＲＡＭ（メモリ２１）への書込みをノーマルライトにセットし（Ａ１９）、ＭＩＬ−ＲＡＭ（メモリ２１）の読出しをノーマルリードにセットし（Ａ２０）、ＭＡＰ（最大事後確率復号）処理（Ａ１５）に移行する。
【００４３】
そして、ＭＡＰ処理が終了すると、Ｔ＝Ｎか否かを判定し（Ａ１６）、Ｔ≠Ｎの場合は、ステップ（Ａ３）に移行し、又Ｔ＝Ｎの場合は、Ｌ（ｕ）をＭＩＬ−ＲＡＭ（メモリ２１）からノーマルリードし（Ａ２１）、復号データとして出力する。
【００４４】
図６は本発明の実施の形態の初期後方用確率算出フローチャートであり、先ず、Ｌ，Ｍの決定（Ｂ１）を行う。この場合、Ｌ＝Ｎ１／２ （小数点は桁上がり）とし、余り値Ｍ＝Ｌ２ −Ｎを求める。そして、処理カウンタＸとデータカウンタＹとを初期化する（Ｘ＝０，Ｙ＝０）（Ｂ２）。そして、Ｂ算出、即ち、Ｂ算出部１１に於ける後方用確率の算出を行い（Ｂ３）、余り値Ｍ＝０か否かを判定し（Ｂ４）、Ｍ＝０でなければ、Ｙ≦Ｍか否かを判定し（Ｂ５）、データカウンタＹが余り値Ｍ以下の場合、Ｘ＝Ｍか否かを判定し（Ｂ６）、Ｘ≠Ｍの場合は、Ｙ＝Ｎか否かを判定し（Ｂ７）、Ｙ＝Ｎ、即ち、データカウンタＹが情報長ビット数Ｎと等しくなった時に、Ｌｅ（ｕ）算出動作（Ｂ１４）へ移行し、Ｙ≠Ｎの場合は、処理カウンタＸとデータカウンタＹとをそれぞれ＋１し（Ｂ８）、ステップ（Ｂ３）へ移行する。
【００４５】
又ステップ（Ｂ４）に於いて、Ｍ＝０の場合、及びステップ（Ｂ５）に於いて、Ｙ＞Ｍの場合は、Ｙ≧Ｐか否かを判定する（Ｂ９）。このＰは、ポインタ値書込期間を示す。そして、Ｙ≧Ｐの場合は、Ｂ（後方用確率）算出結果をＲＡＭ４（第４のメモリ１２）へ書込み（Ｂ１３）、ステップ（Ｂ７）へ移行する。又Ｙ≧Ｐでない場合は、Ｘ＝Ｌか否かを判定し（Ｂ１０）、Ｘ≠Ｌの場合は、ステップ（Ｂ７）へ移行する。
【００４６】
又Ｘ＝Ｌの場合、又はステップ（Ｂ６）に於いてＸ＝Ｍの場合、Ｂ（後方用確率）算出結果をＲＡＭ５（第５のメモリ１３）へ書込み（Ｂ１１）、Ｘ＝０として（Ｂ１２）、ステップ（Ｂ７）へ移行する。
【００４７】
図７は本発明の実施の形態の結合確率算出フローチャートであり、図５と同一の符号で異なる部分を示すことになるが、Ｎ＝情報長ビット数、Ｌ＝Ｎ１／２ 、Ｉ＝データビットカウンタ、Ｊ＝ＲＡＭ１（第１のメモリ３）のリードカウンタ、Ｘ＝後方用確率算出の処理カウンタ、Ｙ＝ＲＡＭ５（第５のメモリ１３）のリードカウンタを示す。
【００４８】
先ず、Ｌの決定を行う（Ｃ１）。これは、前述のステップ（Ｂ１）に於いて求めたＬを利用することができる。又初期化として、Ｉ＝０，Ｊ＝０，Ｘ＝０，Ｙ＝０とする（Ｃ２）。そして、Ｊ＝Ｉ＋２Ｌとし（Ｃ３）、次にＸ＝０とし（Ｃ４）、Ｊ＜Ｎか否かを判定する（Ｃ５）。
【００４９】
Ｊ＜Ｎでない場合は、情報長ＮよりリードカウンタＪの値が大きい場合であるから、Ｊ＝Ｎとし（Ｃ６）、ステップ（Ｃ７）に移行する。又Ｊ＜Ｎの場合はそのままステップ（Ｃ７）に移行する。そして、Ｘ＝０か否かを判定し（Ｃ７）、Ｘ＝０の場合は、ＲＡＭ５（第５のメモリ１３）からアドレス値“Ｙ”のデータをリードし、Ｂ算出データをＲＡＭ４（第４のメモリ１２）へ書込む（Ｃ８）。又Ｘ≠０の場合は、ＲＡＭ１（第１のメモリ３）からアドレス値“Ｊ”のデータをリードし、Ｂ算出結果をＲＡＭ４（第４のメモリ１２）へ書込む（Ｃ９）。
【００５０】
そして、前方用確率Ａを算出し（Ｃ１０）、ＲＡＭ４（第４のメモリ１２）からアドレス値“Ｘ”のＢ（後方用確率）データをリードし（Ｃ１１）、Ｌ，Ｌ（ｕ），Ｌｅ（ｕ）の算出を行う（Ｃ１２）。そして、Ｉ＝Ｎか否かを判定し（Ｃ１３）、データビットカウンタＩとデータビット数Ｎとが等しくなると、終了とする。又Ｉ≠Ｎの場合は、Ｉ＝Ｉ＋１，Ｊ＝Ｊ−１，Ｘ＝Ｘ＋１とし（Ｃ１４）、Ｘ＝Ｌか否かを判定する（Ｃ１５）。
【００５１】
Ｘ≠Ｌの場合はステップ（Ｃ７）に移行し、又Ｘ＝Ｌの場合は、Ｙ＝Ｙ＋１とし（Ｃ１６）、２面構成のＲＡＭ４（第４のメモリ１２）の面切替えを行い（Ｃ１７）、ステップ（Ｃ３）に移行する。
【００５２】
図８は本発明の実施の形態のメイン部の状態遷移説明図であり、初期状態Ｉｄｌｅから入力データイネーブル信号ＥＮＢが“１”となることにより、Ｓ／Ｐ変換からＲＡＭ１〜３（第１〜第３のメモリ３〜５）への書込みまでの状態Ｗｒｉｔｅとなり、次にイネーブル信号ＥＮＢ＝“０”となることにより、復号処理の状態Ｓｔｅｐとなる。この状態Ｓｔｅｐは、図３に示す復号処理（Ｓｔｅｐｐｉｎｇ−Ｓｔｏｎｅ−Ｓｕｂ−Ｌｏｇ−ＭＡＰ処理）を示す。
【００５３】
そして、状態Ｓｔｅｐのエンド信号Ｓｔｅｐ＿Ｅｎｄが“１”となることにより、復号処理の終了状態Ｅｎｄとなり、復号データリクエスト信号ＲＥＱが“１”となることにより、復号データの出力状態Ｒｅａｄとなる。そして、復号データリクエスト信号ＲＥＱが“０”となると、最初の初期状態Ｉｄｌｅに戻ることになる。
【００５４】
図９は本発明の実施の形態のＭＡＰ制御部の状態遷移説明図であり、図１に於けるＭＰＡ制御部２５の繰り返し制御に於ける状態遷移を示すもので、初期状態ＩｄｌｅからＭＡＰ処理スタート信号ＭＡＰ＿ＳＴＡＲＴが“１”となることにより、Ｂ算出部１１が動作する状態Ｉｎｉｔとなり、情報長Ｎの後部から前部に向かう後方用確率の演算終了により、状態Ｉｎｉｔのエンド信号Ｉｎｉｔ Ｅｎｄが“１”となると、Ｂ算出部１１とＡ算出部１５とが同時に動作する状態Ｃａｌ Ａとなり、結合確率の算出が行われる。そして、この状態Ｃａｌ Ａのエンド信号ＣａｌＡ Ｅｎｄが“１”となると、Ａ算出部１５だけが動作する状態Ｃａｌ Ｌとなる。
【００５５】
そして、復号最終回信号ＬＡＳＴが“０”で、状態ＣａｌＬのエンド信号ＣａｌＬ Ｅｎｄが“１”となると、Ｂ算出部１１だけが動作する状態Ｉｎｉｔとなる。即ち、復号最終回信号ＬＡＳＴが“０”を継続する場合は、繰り返し演算が行われる。又復号最終回信号ＬＡＳＴが“１”で、状態ＣａｌＬのエンド信号ＣａｌＬ Ｅｎｄが“１”となると、ＭＡＰ処理の終了状態Ｅｎｄとなる。そして、ターボ復号エンド信号ＴＵＲＢＯ ＥＮＤが“１”となると、初期状態Ｉｄｌｅに移行し、次の受信ターボ符号の情報長Ｎの復号が開始される。
【００５６】
図１０は本発明の実施の形態のＲＡＭ制御部の動作説明図であり、メモリ３〜５，７を第１のポートと第２のポートとを有するデュアルポート・メモリにより構成した場合を示す。同図の（ａ），（ｂ）は第１〜第３のメモリ３〜５の第１のポートのロード信号とイネーブル信号とを示し、（ｃ），（ｄ），（ｅ）は第１〜第３のメモリ３〜５の第２のポートのロード信号とロードセレクト信号とイネーブル信号とを示す。又（ｆ），（ｇ）は第６のメモリ７の第１のポートのロード信号とイネーブル信号とを示し、（ｈ），（ｉ），（ｊ），（ｋ）は第２のポートのロード信号とロードセレクト信号とイネーブル信号とライト／リード信号とを示す。
【００５７】
イネーブル生成部２４（図１参照）により、イネーブル信号及びロード信号を生成して、ＲＡＭ制御部６，８，１４に分配するものであり、メイン部１からのＩＮＩＴ ＳＴＡＲＴ信号がアサートされている場合は、（ｂ）に示すように、メモリ３〜５をリードする為のデータビット長の連続したリードイネーブル信号を生成する。又メイン部１から出力されるＣＡＬＡ ＳＴＡＲＴ信号がアサートされている場合は、（ｃ）に示すように、Ｂ算出用のＬ毎の１ビット長のロード信号及び（ｅ）に示すように、（Ｌ−１）長の連続したリードイネーブル信号を生成し、Ａ算出用に、Ｌ長の連続したリードイネーブル信号を生成する。
【００５８】
又第６のメモリ７の第１のポートと第２のポートとについての（ｆ）〜（ｊ）のロード信号及びイネーブル信号は、前述の第１〜第３のメモリ３〜５の第１のポートと第２のポートとについての（ａ）〜（ｅ）のロード信号及びイネーブル信号と同様の場合を示す。
【００５９】
図１１は本発明の実施の形態の後方用確率格納用のＲＡＭ制御部の動作説明図であり、第４，第５のメモリ１２，１３を第１のポートと第２のポートとを有するデュアルポート・メモリにより構成し、メモリ１２は２面構成を有する場合について示す。同図の（ａ），（ｂ）はメモリ１２の第１のポートについてのロード信号とイネーブル信号とを示し、（ｃ），（ｄ）は第２のポートについてのロード信号とイネーブル信号とを示す。又（ｅ），（ｆ）は、メモリ１３の第１のポートについてのロード信号とイネーブル信号とを示し、（ｇ），（ｈ）は第２のポートについてのロード信号とイネーブル信号とを示す。
【００６０】
メイン部１からのＢ算出としてＩＮＩＴ ＳＴＡＲＴ信号がアサートされている場合に、メモリ１３に対して、Ｌ毎に１ビット長のメモリ１３のライトイネーブル信号を生成し、メモリ１２に対してＬ長の連続したライトイネーブル信号を生成する。又ＣＡＬＡ ＳＴＡＲＴ信号がアサートされている場合は、Ｌ毎に１ビット長のメモリ１３のリードイネーブル信号を生成し、Ｌ長の連続したメモリ１２に対するライトイネーブル信号を生成する。又結合確率算出用として、データビット長の連続したメモリ１２に対するリードイネーブル信号を生成する。それにより、メモリ１３には、Ｌ毎の後方用確率が格納され、メモリ１２には、Ｌ区間内の後方用確率が格納されることになる。
【００６１】
図１２は本発明の実施の形態の動作タイミングチャートを示し、ＲＡＭ４，ＲＡＭ５は図１の第４，第５のメモリ１２，１３を示し、又ＲＡＭ４は（１面）と（２面）との２面構成の場合を示す。又ＭＩＬ−ＲＡＭは図１のメモリ２１を示す。又Ｗはメモリに対する書込み、Ｒはメモリからの読出しを示す。
【００６２】
先ず、Ｂ（後方用確率）算出を行い、情報長ＮをＬ毎に分割してＬ毎（Ｌ，２Ｌ，・・・〔（Ｎ／Ｌ）−２〕Ｌ，〔（Ｎ／Ｌ）−１〕Ｌ毎）の後方用確率をＲＡＭ５（第５のメモリ１３）に書込み、又受信データの先頭側に相当するＬ〜０についての後方用確率をＲＡＭ４（第４のメモリ１２）の（１面）に書込む。
【００６３】
そして、Ｂ算出，Ａ算出，Ｌ算出，Ｌ（ｕ）算出，Ｌｅ（ｕ）算出、ＭＩＬ−ＲＡＭ書込みを行うものであり、先ずＲＡＭ５（第５のメモリ１３）からの読出しにより、２Ｌ〜Ｌ間の後方用確率を算出し、ＲＡＭ４（第４のメモリ１２）の（１面）から１〜Ｌ区間の後方用確率を読出し、又ＲＡＭ４（第４のメモリ１２）の（２面）に、算出した２Ｌ〜Ｌ間の後方用確率を書込むものである。
【００６４】
又Ａ算出による前方用確率と後方用確率とを基に、Ｌ（結合確率）算出を行い、次にＬ（ｕ）算出を行い、次にＬｅ（ｕ）算出を行い、ＭＩＬ−ＲＡＭ（第７のメモリ２１）への書込みを行うことにより、ａ＋ｂ＋ｃ＋ｄ＋ｅの期間後に復号１ビット目がＭＩＬ−ＲＡＭ（第７のメモリ２１）に書込まれる。これ以後、時間的には重なって順次復号される。
【００６５】
又後方用確率は、ＲＡＭ５（第５のメモリ１３）からのＬ毎に格納した後方用確率を基に３Ｌ〜２Ｌ，４Ｌ〜３Ｌ，・・・の後方確率を算出することになる。従って、分割単位毎に、情報長Ｎの後部から前部に向かって後方用確率の算出を行う場合に比較して、格納しておいた途中の後方用確率を基に分割単位内の後方用確率を算出するから、精度を低下させることなく、演算時間の短縮を図ることができる。
【００６６】
本発明は、前述の実施の形態のみに限定されるものではなく、種々付加変更することが可能である。例えば、ターボ符号としてマルチステージ・インタリーブを適用した場合を示すが、他のインタリーブのパターンを適用することも可能である。
【００６７】
【発明の効果】
以上説明したように、本発明は、受信ターボ符号データを直並列変換して分離したｙａ，ｙｂ，ｙｃを少なくとも情報長Ｎ分格納する第１〜第３のメモリ３〜５と、情報長Ｎ分のデータの後部から前部に向かって演算する第１の移行確率算出部（Ｄ算出部）９及び後方用確率算出部（Ｂ算出部）１１と、情報長Ｎ分のデータの前部から後部に向かって演算する第２の移行確率算出部（Ｄ算出部）１０及び前方用確率算出部（Ａ算出部）１５と、情報長Ｎを複数に分割してそれぞれ分割単位Ｌ対応の後方用確率算出部１１により算出された後方用確率を格納する第４，第５のメモリ１２，１３と、このメモリ１２からの後方用確率と前方用確率算出部１０からの前方用確率とを基に結合確率を求める結合確率算出部（Ｌ算出部）１６と、結合確率を基に復号データを求める復号データ算出部（Ｌ（ｕ）算出部）１７と、復号データと第１のメモリ３に格納されたデータｙａと前回の信頼度情報とを用いて今回の信頼度情報を求める信頼度情報算出部（Ｌｅ（ｕ）算出部）１８と、復号データ若しくは信頼度情報を格納する第７のメモリ２１と、前回の信頼度情報を格納する第６のメモリ７と、繰り返し演算を制御する繰り返し制御部（ＭＡＰ制御部）２５とを備えているものであり、後方用確率を先に算出し、且つ情報長ＮをＬ（＝Ｎ１／２ 、但し、小数点は桁上げ）毎に分割した分割単位毎の後方用確率を第５のメモリ１３に格納するように構成したことにより、従来例に比較して所要メモリ容量を大幅に削減することが可能となり、且つ後方用確率の精度の低下が生じないようにすることができるから、例えば、ＳＯＶＡ復号方式に比較して誤り訂正能力を高くし、且つ回路規模を縮小して低消費電力化を図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態の説明図である。
【図２】メモリの削減の説明図である。
【図３】本発明の実施の形態の復号処理の説明図である。
【図４】本発明の他の実施の形態の要部説明図である。
【図５】本発明の実施の形態のフローチャートである。
【図６】本発明の実施の形態の初期後方用確率算出フローチャートである。
【図７】本発明の実施の形態の結合確率算出フローチャートである。
【図８】本発明の実施の形態のメイン部の状態遷移説明図である。
【図９】本発明の実施の形態のＭＡＰ制御部の状態遷移説明図である。
【図１０】本発明の実施の形態のＲＡＭ制御部の動作説明図である。
【図１１】本発明の実施の形態の後方用確率格納用のＲＡＭ制御部の動作説明図である。
【図１２】本発明の実施の形態の動作タイミングチャートである。
【図１３】通信システムの概要説明図である。
【図１４】従来例の説明図である。
【符号の説明】
１ メイン部
２ Ｓ／Ｐ変換部
３〜５ 第１〜第３のメモリ
６ 第１のＲＡＭ制御部
７ 第６のメモリ
８ 第３のＲＡＭ制御部
９，１０ 第１，第２のＤ算出部
１１ Ｂ算出部
１２，１３ 第４，第５のメモリ
１４ 第２のＲＡＭ制御部
１５ Ａ算出部
１６ Ｌ算出部
１７ Ｌ（ｕ）算出部
１８ Ｌｅ（ｕ）算出部
２１ 第７のメモリ（ＲＡＭ）
２２ ライト選択部
２３ リード選択部
２４ イネーブル生成部
２５ ＭＡＰ制御部
２６ ライト回路
２７ ＭＩＬテーブルメモリ
２８ 外部ＲＯＭ
２９ 繰り返し演算グループ
３０ インタリーブ制御部
Claims (5)
- 受信ターボ符号データについて少なくとも情報長分のデータを格納するメモリと、
前記情報長分のデータの後部から前部に向かって演算する第１の移行確率算出部及び後方用確率算出部と、
前記情報長分のデータの前部から後部に向かって演算する第２の移行確率算出部及び前方用確率算出部と、
前記情報長を複数に分割してそれぞれ分割単位対応の前記後方用確率算出部より算出された後方用確率を格納するメモリと、
該メモリ内の後方用確率と前記前方用確率算出部からの前方用確率とを結合する結合確率算出部と、
該結合確率算出部からの結合確率を基に復号データを求める復号データ算出部と、
該復号データ算出部からの復号データ及び前回の信頼度情報を基に今回の信頼度情報を求める信頼度情報算出部と、
前記復号データ若しくは今回の信頼度情報を格納するメモリと、
前回の信頼度情報を格納するメモリと
を備えたことを特徴とするターボ復号器。 - 受信ターボ符号データを直並列変換して、組織符号の原データと、畳込み符号データと、原データのインタリーブ後の畳込み符号データとに分離してそれぞれ少なくとも情報長分を格納する第１，第２，第３のメモリと、
該第１，第２，第３のメモリに対するデータの書込み及び読出しを制御する第１のＲＡＭ制御部と、
該第１のＲＡＭ制御部を介して前記情報長分の後部から前部に向かって読出したデータを基に移行確率及び後方用確率を算出する第１の移行確率算出部及び後方用確率算出部と、
前記情報長Ｎを分割した分割単位長の前記後方用確率算出部による後方用確率を格納する第４のメモリと、
前記情報長Ｎを分割した分割単位長毎に於ける後方用確率のみを格納する第５のメモリと、
前記第４，第５のメモリに対するデータの書込み及び読出しを制御する第２のＲＡＭ制御部と、
前記第１のＲＡＭ制御部を介して前記情報長分の前部から後部に向かって読出したデータを基に移行確率及び前方用確率を算出する第２の移行確率算出部及び前方用確率算出部と、
前記後方用確率と前記前方用確率との結合確率を求める結合確率算出部と、
該結合確率算出部からの結合確率を基に復号データを求める復号データ算出部と、
該復号データ算出部からの復号データと前記第１のメモリに格納されているデータと、
前回の信頼度情報とを基に今回の信頼度情報を求める信頼度情報算出部と、
前記前回の信頼度情報を格納する第６のメモリと、
該第６のメモリに対するデータの書込み及び読出しを制御する第３のＲＡＭ制御部と、
前記復号データ若しくは今回の信頼度情報を格納する第７のメモリと、
該第７のメモリに対するデータの書込み及び読出しを制御するライト選択部及びリード選択部と、
前記復号データ及び前記受信ターボ符号データの一部を用いて、前記前方用確率と後方用確率と結合確率とを算出すると共に、前記復号データ及び信頼度情報を所定回数繰り返し演算させる繰り返し制御部と、
インタリーブパターンに従って前記第１のＲＡＭ制御部と前記ライト選択部と前記リード選択部とを制御するインタリーブ制御部と
を備えたことを特徴とするターボ復号器。 - 前記インタリーブ制御部は、外部からインタリーブパターンデータを書込むメモリを備えたことを特徴とする請求項２記載のターボ復号器。
- 前記インタリーブ制御部は、インタリーブパターンデータを格納したリードオンリメモリにより構成したことを特徴とする請求項２記載のターボ復号器。
- 前記インタリーブ制御部は、インタリーブパターンデータを演算によって発生するディジタル・シグナル・プロセッサにより構成したことを特徴とする請求項２記載のターボ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07676199A JP3582056B2 (ja) | 1999-03-19 | 1999-03-19 | ターボ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07676199A JP3582056B2 (ja) | 1999-03-19 | 1999-03-19 | ターボ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278144A JP2000278144A (ja) | 2000-10-06 |
| JP3582056B2 true JP3582056B2 (ja) | 2004-10-27 |
Family
ID=13614589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07676199A Expired - Fee Related JP3582056B2 (ja) | 1999-03-19 | 1999-03-19 | ターボ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582056B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016504A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法 |
| JP3898574B2 (ja) | 2002-06-05 | 2007-03-28 | 富士通株式会社 | ターボ復号方法及びターボ復号装置 |
| JP2004080508A (ja) | 2002-08-20 | 2004-03-11 | Nec Electronics Corp | 誤り訂正符号の復号方法、そのプログラム及びその装置 |
| WO2004084478A1 (ja) * | 2003-03-20 | 2004-09-30 | Fujitsu Limited | 誤り制御装置 |
| US7849377B2 (en) * | 2003-12-22 | 2010-12-07 | Koninklijke Philips Electronics N.V. | SISO decoder with sub-block processing and sub-block based stopping criterion |
| US7562004B2 (en) | 2006-05-31 | 2009-07-14 | International Business Machines Corporation | Determining better configuration for computerized system |
| WO2008023682A1 (fr) | 2006-08-22 | 2008-02-28 | Panasonic Corporation | Décodeur de sortie pondéré, décodeur itératif et procédé de calcul de valeur de décision pondérée |
| JP4935778B2 (ja) | 2008-08-27 | 2012-05-23 | 富士通株式会社 | 符号化装置、送信装置および符号化方法 |
-
1999
- 1999-03-19 JP JP07676199A patent/JP3582056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000278144A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4955150B2 (ja) | 高並列ｍａｐ復号器 | |
| JP4355008B2 (ja) | 一般的なターボコードトレリスの終端方法およびシステム | |
| RU2233541C2 (ru) | Устройство и способ генерирования кодов в системе связи | |
| US6374386B1 (en) | Device and method for inserting previously known bits in input stage of channel encoder | |
| JP3546063B2 (ja) | 通信システムのチャネル符号化装置及び方法 | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| US7530011B2 (en) | Turbo decoding method and turbo decoding apparatus | |
| JP3371087B2 (ja) | データ伝送システムにおいて情報のフレーム誤り率を低下させる方法及びそのシステムと移動局 | |
| US9444494B2 (en) | Systems and methods for network coding using convolutional codes | |
| US7584389B2 (en) | Turbo decoding apparatus and method | |
| JP3582056B2 (ja) | ターボ復号器 | |
| US20030188248A1 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| US8510623B2 (en) | Encoder, transmission device, and encoding process | |
| JPWO2008023684A1 (ja) | 並列剰余演算器及び並列剰余演算方法 | |
| JP3655872B2 (ja) | 巡回符号を用いた誤り制御装置および方法 | |
| EP1418697A1 (en) | Turbo decoder with circular redundancy code signature comparison for a receiving unit of a wireless communication system and method | |
| US7594156B2 (en) | High-efficiency compact turbo-decoder | |
| JP2009246474A (ja) | ターボデコーダ | |
| US6925592B2 (en) | Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder | |
| US7584407B2 (en) | Decoder and method for performing decoding operation using map algorithm in mobile communication system | |
| JP4708301B2 (ja) | ターボ復号装置 | |
| JP2002076921A (ja) | 誤り訂正符号復号方法及び装置 | |
| US7533320B2 (en) | Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method | |
| CN101373977B (zh) | 并行最大后验概率译码交织去交织的装置和方法 | |
| JP2872004B2 (ja) | デジタル通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |