JP3581624B2

JP3581624B2 - Comparator, A / D converter, and photoelectric converter using them

Info

Publication number: JP3581624B2
Application number: JP2000035101A
Authority: JP
Inventors: 雄一郎山下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-02-14
Filing date: 2000-02-14
Publication date: 2004-10-27
Anticipated expiration: 2020-02-14
Also published as: JP2001223566A

Description

【０００１】
【発明の属する技術分野】
本発明は、参照電圧と入力電圧を比較する比較器、その比較結果を元にＡ／Ｄ変換する装置、およびこれらを用いた光電変換装置に関し、特に出力インピーダンスが低い電圧発生源の出力電圧を、複数入力の内から選択的に一つの入力を扱うための比較器、Ａ／Ｄ変換器、及びこれらを用いた光電変換装置において、複数入力間で入出力特性のばらつきをおさえ、また消費電力を軽減する技術に関する。
【０００２】
【従来の技術】
近年、光励起されたキャリアを画素部の能動素子で増幅する、増幅型のイメージセンサが研究、開発されている。これら一般的にＣＭＯＳイメージセンサと呼ばれる光電変換装置においては、センサと同一チップ上に論理回路ほかさまざまな回路を搭載することができることから、イメージセンサとＡ／Ｄ変換器の一体化、などが研究されている。
【０００３】
イメージセンサとＡ／Ｄ変換器の一体化には、たとえば画素一つにＡ／Ｄ変換器を搭載するもの、コラム一つにＡ／Ｄ変換器を搭載するもの、センサの出力部に一つだけＡ／Ｄ変換器を搭載するものなど、さまざまなものがあるが、最も盛んに研究されているものはコラム一つにＡ／Ｄ変換器を搭載するものである。
【０００４】
まず、図１２を用いて従来のＡ／Ｄ変換器の基本技術を説明する。ここで、Ａ／Ｄ変換器の種類として、比較的規模の大きいフラッシュ型、２ステップ型などの並列型は考慮せず、比較器を一つだけ用い、参照電圧を変化させて変換結果を得ていくもののみを取りあげて説明する。
【０００５】
Ａ／Ｄ変換器は基本的に比較器一つと参照電圧発生部で構成されている。
【０００６】
比較器１１は、正転入力端子１２と、反転入力端子１３をもち、比較器出力端子１４には正転入力端子１２の入力が反転入力端子１３の入力よりも大きい時は論理的ハイレベル（通常電源電圧）、小さい時には論理的ロウレベル（通常ＧＮＤ）が出力されるようになっている。
【０００７】
ここで、この比較器を用いてＡ／Ｄ変換器を構成するには、反転入力には比較用の参照電圧１５、正転入力にはＡ／Ｄ変換する対象の電圧１６を入力する。
【０００８】
比較用の参照電圧発生部は、たとえばデジタルカウンタに同期した単調増加、つまり時間に対する微分値が、一度のＡ／Ｄ変換動作中に常に０を越えている、ランプ電圧を出力し、比較器１１の出力が反転した時点でのカウンタの値を取得することでデジタル値をえる。
【０００９】
また、比較器の参照電圧においては、逐次比較型のように、上位のビットからのＡ／Ｄ変換結果を逐次、結果として得つつ、その値を参考に次の参照電圧を決定していくことを繰り返すというような操作を行う場合もある。
【００１０】
たとえば正転入力側に入力する、対象の電圧を、光電変換素子（たとえばフォトダイオード）からの出力電圧とすれば、入射された光をＡ／Ｄ変換する装置が構成できる。
【００１１】
ここで、正転、反転の定義であるが、それは出力の論理を考慮した際の呼び名であって、出力がロウレベルからハイレベル、もしくはハイレベルからロウレベルへ遷移するだけを考慮するなら厳密な区別はない。以後の説明においては、正転を反転、反転を正転として考えてもまったく差し支えなく、その際には後段のエンコーダなどの論理を適宜逆転して考えるか、Ａ／Ｄ変換後の結果を取り扱うプロトコルを適宜変更すれば良い。
【００１２】
次に、図１３において、コラム一つあたりにＡ／Ｄ変換器を搭載するＣＭＯＳイメージセンサ（以下、コラムＡ／Ｄ型ＣＭＯＳセンサという。）で用いられているような、Ａ／Ｄ変換器の基本技術について説明する。
【００１３】
ＣＭＯＳセンサなどの、アクティブピクセル型のセンサにおいては、一般的に共通の一コラム２１に複数の電圧源、つまり画素が並列に接続されている。各画素で生じた電圧によってそのままコラムを駆動するには光電流が少なすぎるために、通常、ソースフォロアと呼ばれるインピーダンス変換用の増幅器の出力をコラムに伝えており、各画素の光電変換結果は２２，２３，２４のように等価的な電圧源とみなしている。各電圧源からの出力を選択スイッチ２５，２６，２７で切り替えてただ一つのみをコラムに伝えることで、選択的な読み出しを可能としている。２８はソースフォロアのための定電流源である。
【００１４】
コラムＡ／Ｄ型ＣＭＯＳセンサでは、上記の要領で選択的に読み出された電圧を比較器２９に伝え、参照電圧３０と比較することで変換を行っている。
【００１５】
【発明が解決しようとする課題】
ここで、上記原理によるコラムＡ／Ｄ型ＣＭＯＳセンサでは、次のような課題がある。
【００１６】
一つ目は消費電流である。Ａ／Ｄ変換器を各コラムごとに持たない場合には、各コラムで消費される電流はソースフォロアの電流２８のみで良かった。コラムＡ／Ｄ型ＣＭＯＳセンサにおいては、それに加えて比較器２９（通常差動増幅器を主とする構成）を必要とするために、消費電流はその分増加する。イメージセンサにおいてはコラム数は通常数百から数千ほどであり、消費電力もコラムあたりの値の数百から数千倍されることになるので、消費電力の増加が無視できない。
【００１７】
二つ目はＡ／Ｄ変換器のゲインばらつきである。列ごとに設けられたＡ／Ｄ変換器はその変換特性にばらつきをもつ。そのばらつきは微分非直線性誤差、積分非直線性誤差となって現れる。その原因はたとえばＡ／Ｄ変換器の初段の差動増幅器がもつオフセット電圧変動や、参照電圧発生器のばらつきなどに起因する。列ごとにＡ／Ｄ変換器の特性が異なるために、結果、縦縞状のざらつきが生じ、画像に悪影響を及ぼす。
【００１８】
三つ目として、ソースフォロアのもつ入力−出力特性、特に増幅率のばらつきが挙げられる。集積度を上げるためにＭＯＳトランジスタのゲート長、ゲート幅は縮められる方向にあり、イメージセンサにおいても例外ではない。その際に、ソースフォロアのもつゲインが相互コンダクタンスｇｍ、および微分ソースドレイン抵抗ｒｄｓの製造時ばらつきによりばらついてしまう。ゲインばらつきは多くて数パーセントとなり、撮影した絵のざらつきになって現れてしまう。
【００１９】
本発明の目的は、消費電流を抑制し、加えて列ごとのゲインばらつきを低減させたコラムＡ／Ｄ型ＣＭＯＳセンサに好適に用いられる比較器、Ａ／Ｄ変換装置、および光電変換装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明のＡ／Ｄ変換装置は、第一の制御端子に印加される第一の電圧によって流れる電流が制御される第一の電流経路と該第一の電流経路に流れる電流を選択的に遮断・導通するスイッチ手段とを直列に接続した第一の回路を、複数並列に接続してなる回路ブロックと、第二の制御端子に印加される第二の電圧によって流れる電流が制御される第二の電流経路を少なくとも含む第二の回路と、前記回路ブロックと前記第二の回路とに流れる電流の差を比較し、前記第一の電圧と前記第二の電圧との差を検知する手段と、を有する比較器と、
前記第二の制御端子に印加される電圧を規則的に変化させる手段と、
前記回路ブロック内の、前記スイッチ手段により選択された第一の回路の第一の制御端子に印加される電圧と前記第二の回路の前記第二の制御端子に印加される電圧との比較結果を記憶する記憶手段と、
前記記憶手段の記憶結果を直接、もしくはエンコードして出力する手段と、
を有することを特徴とする。
【００２１】
本発明の光電変換装置は、光励起によって発生したキャリアを蓄積する蓄積手段と、該蓄積手段の該キャリアに基づく信号を増幅する増幅手段とを含む画素を複数配列するとともに、前記複数の画素内の増幅手段からの信号を選択的に出力させるための選択手段と、所定のレベルが入力され、前記所定のレベルに対応した出力を行う出力手段と、を有し、
前記選択手段によって選択された前記増幅手段と、前記出力手段とは各蓄積手段からの信号の信号レベルと前記所定のレベルとを比較し、比較結果を出力する比較手段の少なくとも一部を構成していることを特徴とする。
【００２３】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
［実施例１］
本発明の第１の実施例を図１を用いて説明する。電圧源１０１，１０２，１０３により供給される電圧が、変換の対象となる電圧であり、たとえば光電変換装置の電荷電圧変換手段に生ずる電圧である。電圧源１０１，１０２，１０３は、電圧によって制御される電流経路１０４，１０５，１０６に接続されており、それら並列に接続された電流経路１０４，１０５，１０６は選択スイッチ１０７，１０８，１０９によって選択可能となっている。電流経路１０４，１０５，１０６及び選択スイッチ１０７，１０８，１０９で構成される電流経路ブロックを１１０とする。一方、比較の基準となる参照電圧を供給する電圧源１１１が用意されており、同様に電圧によって制御される電流経路１１２に接続されている。
【００２４】
電流経路ブロック１１０と電流経路１１２は、電流経路ブロック１１０と電流経路１１２に流れている電流の差を検知し、比較を行う比較部１１３に接続されており、その比較部１１３は比較結果を出力端子１１４に出力する。
【００２５】
つぎに上記回路の動作を説明する。例として、電圧源１０１の値を比較する場合を説明する。
【００２６】
まず、電流経路ブロック１１０においては、選択スイッチ１０７のみがＯＮされ、等価的に電流経路ブロック１１０は電圧源１０１と選択スイッチ１０７のみで制御されることになる。
【００２７】
この状態で、比較部１１３は、電圧源１０１の電圧と参照電圧源１１１の電圧との大小を、電流経路ブロック１１０と電流経路１１２への電流の流れ方の差から判別し、比較結果を出力端子１１４に出力する。
【００２８】
電圧源１０１，１０２，１０３のうち、他の電圧源の変換結果を得たい時は、それに対応する選択スイッチのみをＯＮすればよい。
【００２９】
電圧源は図１においては３つ用意されているが、３つには限定されず、任意の数を設けてよい。その数は回路の動作速度、回路の面積、仕様などから決定される設計事項である。
【００３０】
本実施例の従来例より優れた点は、従来のようにソースフォロアを介することなく、電圧を直接比較器に入力している点であり、ソースフォロアに必要とされた電流を節減できた。
【００３１】
このようにして、コラム状に並列に連なるＣＭＯＳイメージセンサの画素群のような、複数入力の比較器において、電流を節減した構成を実現できた。この効果は以下に説明する各実施例において得ることができ共通の効果である。
【００３２】
また、ゲインばらつきについても、比較器のオフセット変動は各画素の電流経路１０４，１０５，１０６の、電流経路１１２に対する特性ばらつきに帰着する。
【００３３】
ここで、従来例とばらつきの差を比較すると、従来はばらつきの構成要因が「画素のゲインばらつき」と「比較器のゲインばらつき」であったのに対して、本実施例においては、ばらつきの構成要因が「画素のゲインばらつき」のみであり、本発明において「比較器のゲインばらつき」をなくすことができた。
［実施例２］
本発明の第２の実施例を図２を用いて説明する。本発明の第２の実施例においては、本発明の第１の実施例の具体的な回路の構成の一つを説明する。また、入力電圧の源は光電変換素子である。ここで図２は、３つの画素２０１、２０２、２０３に対して、１つの比較器を用いる構成を示しているが、画素が水平方向及び垂直方向に配列され、垂直方向の一列毎に比較器を用いる構成であってもよい。
【００３４】
電圧源としてフォトダイオードＰＤと転送スイッチＭＴＸ、およびリセットスイッチＭＲＥＳからなる光電変換部２０１，２０２，２０３がある。電圧によって制御される電流経路としてＭＯＳトランジスタ２０４，２０５，２０６が、選択スイッチとしてＭＯＳトランジスタ２０７，２０８，２０９が在り、それらが片方の電流経路ブロック２１０を構成している。もう一方の電流経路２１１は、参照電圧入力端子２１２、電圧によって制御される電流経路としてのＭＯＳトランジスタ２１３、および、常に選択されつづけるダミーとしての選択スイッチ２１４から構成される。
【００３５】
ここでフォトダイオードの構成であるが、たとえばリセット時のランダムノイズの影響を受けない、完全空乏型のＰＩＮ型フォトダイオードを用いても良いし、たとえばＰＮ型のフォトダイオードを用いても良い。また、電圧源は、上記で説明した構成ではなく、光電変換と増幅を同じトランジスタで行うフォトゲートであってもよい。
【００３６】
比較部２１５には、電流経路ブロック２１０、電流経路２１１を差動対とした演算増幅器を用いており、ここではＦｏｌｄｅｄＣａｓｃａｄｅＣｕｒｒｅｎｔＭｉｒｒｏｒ型の演算増幅器を採用している。２１６は演算増幅器で構成される比較部２１５の出力であり、その出力を高ゲインなバッファ２１７で増幅し出力端子２１８から比較結果として出力する。
【００３７】
以下、光電変換部２０１を参照電圧と比較する場合を例にとって上記回路の動作について説明する。選択スイッチ２０７のみをＯＮし、電流経路２０４と２１１を差動対とする演算増幅器を構成させる。演算増幅器は非常に高いゲインを持っているので、光電変換部２０１に発生した電圧と、参照電圧入力端子２１２に印加された電圧の大小によって出力２１６にハイレベルもしくはロウレベルが出力されることで比較が行われる。
【００３８】
ここで比較部２１５の構成であるが、ここでは等価的にＦｏｌｄｅｄＣａｓｃａｄｅＣｕｒｒｅｎｔＭｉｒｒｏｒ型の演算増幅器を採用したが、その他通常の差動増幅器＋ゲインアンプ型などでもよい。また演算増幅器のオープンループゲインが不足し、比較の切り分けを十分に行えない場合は、バッファ２１７のゲインを更に上げるようにすればよい。
【００３９】
また、ここで演算増幅器の構成は差動入力段がｎ型のＭＯＳトランジスタを用いたが、たとえば差動入力段がｐ型のＭＯＳトランジスタでもよい。その際は適宜ＭＯＳトランジスタおよびフォトダイオードの極性を変更すれば良い。また、本実施例の画素ではフォトダイオードのアノード側を接地した構成とｎ型の転送ＭＯＳトランジスタを用いているが、たとえばｎ−ウエル中にｐｉｎダイオードを構成し、カソード側を接地した構成とｐ型の転送ＭＯＳトランジスタを用いるようにしても良い。また、本実施例においては光電変換部２０１，２０２，２０３中の転送ＭＯＳトランジスタＭＴＸとリセットＭＯＳトランジスタＭＲＥＳ、および、ＭＯＳトランジスタ２０４，２０５，２０６の極性をすべてｎ型で統一しているが、統一する必要はなく、たとえばＭＯＳトランジスタ２０４，２０５，２０６などはｐ型、画素を構成するＭＯＳトランジスタはｎ型という構成、もしくはその逆の構成でも良い。
【００４０】
また、常に選択されつづけるダミーの選択スイッチ２１４の存在理由であるが、電流経路ブロック２１０にはスイッチがあるのに対して電流経路２１１にスイッチがない場合、電流の流れ方にアンバランスが生じ、電流比較においてオフセットが生じるのを防ぐためである。そのスイッチのサイズは通常、選択スイッチ２０７などと同等にする。また、電流比較におけるオフセットを見越して以後の処理を行うならば、選択スイッチ２１４のサイズをスイッチ２０７と同じにしなくてもよく、また選択スイッチ２１４を入れなくてもよい。
【００４１】
本実施例の従来例より優れた点は、従来のようにソースフォロアを介することなく、電圧を直接比較器に入力している点であり、ソースフォロアに必要とされた電流を節減できた。また、このようにして、コラム状に並列に連なるＣＭＯＳイメージセンサの画素群のような、複数入力の比較器において、電流を節減した構成を実現できた。
【００４２】
本実施例の、従来例より優れたもう一つの点は、Ａ／Ｄ変換器のゲインばらつきが見えないということである。
【００４３】
従来の、ソースフォロア構成をもつ画素＋Ａ／Ｄ変換器の構成（以降、従来型構成と呼ぶ）においては、「ｇｍ、ｒｄｓのばらつきによるソースフォロアのもつゲインばらつき」と、「Ａ／Ｄ変換器のもつゲインばらつき」の重ねあわせられた値が総合のばらつきとなっており、とくにＡ／Ｄ変換器のゲインばらつきが縦縞を生み出す原因となっていた。本実施例においてばらつきを生み出す要因はＭＯＳトランジスタ２０４，２０５，２０６の、ＭＯＳトランジスタ２１３に対する特性差であり、それらは従来の「ｇｍ、ｒｄｓのばらつきによるソースフォロアのもつゲインばらつき」に帰着させられる。またその影響の程度も同等である。
【００４４】
本実施例において、従来問題となっていた列ごとの「Ａ／Ｄ変換器のもつゲインばらつき」をなくすことができた。本実施例の効果は、以下の実施例に対して得ることができ、共通の効果である。
【００４５】
また、ここでは電圧の源として、光電変換部２０１〜２０３にあるような画素を用いたが、けっしてかかる構成には限定されない。電圧の源として、出力インピーダンスの高いものであればいかなるものでも本発明による効果を享受できる。たとえば圧電素子、もしくはマイクロマシンによって構成される圧力センサ、加速度センサなどでも良い。
【００４６】
また、通常、ＣＣＤにおけるＣＤＳ（相関二重サンプリング）や、ＣＭＯＳイメージセンサなどのアクティブ・ピクセル・センサなどにおけるリセット時のノイズ除去に代表される、画素をリセットしたときに生ずるノイズ、及び素子の有する固定パターンノイズを除去するための、リセット時の画素出力をいったん保持し、その値を光電変換後の画素出力から減算するという処理が行われている。その動作とＡ／Ｄ変換動作を融合する際、通常は、アナログ信号レベルで両者を減算した後、Ａ／Ｄ変換するという動作が取られていた。
【００４７】
本実施例においては、センサのアナログ出力をそのまま取り出すことが難しい。よって、Ａ／Ｄ変換後の値を減算することで、ＣＤＳなどと同様の効果を得ることができた。
［実施例３］
本発明の第３の実施例を図３を用いて説明する。本発明の第３の実施例は、本発明の第２の実施例で説明した比較器を用いてＡ／Ｄ変換装置を構成し、さらに光電変換装置を構成した、その一例である。図２と同様の部位には同一の番号を付する。図３において、３０１はＮビットのバイナリカウンタであり、０から（２^Ｎ−１）までカウントアップしていく。そのカウント値をＶＲＥＦ発生器（参照電圧発生器）３０２が受け、カウント値に応じた参照電圧を発生させる。その説明が図４（ａ）と図４（ｂ）である。
【００４８】
図４（ａ）は、横軸を時間とした時のバイナリカウンタの値で、下側から上側につれてＬＳＢ側からＭＳＢ側となっている。図４（ｂ）はその時の参照電圧であり、アナログ値である。
【００４９】
参照電圧の振幅をＶＲ、また、一つのステップあたりの増分をＶＲ／（２^Ｎ）とし、階段状に一定の増加率で参照電圧が変化していく（単調増加、つまり時間に対する微分値が、一度のＡ／Ｄ変換動作中に常に０を越えていること）。ある時刻でのカウンタ値をＫとすると、その時の参照電圧出力は、
Ｋ×ＶＲ／（２^Ｎ）
となる。
【００５０】
比較器出力２１８は、Ｎビット分のＤラッチ群３０３の各ゲート信号端子へ接続されている。Ｎは本実施例のＡ／Ｄ変換器の分解能を決める値である。データ入力にはそれぞれカウンタの出力の各ビットの値が入力されている。
【００５１】
以下、回路動作を説明する。Ａ／Ｄ変換したい画素のみを、比較動作の時と同様に選択する。たとえば光電変換部２０１を選択したい時は選択スイッチ２０７のみをＯＮさせれば良い。
【００５２】
図４（ｃ）は、比較器の出力を示したグラフである。蓄積動作終了後を図４（ｃ）の時間０とし、その時刻から参照電圧を増加させていく。画素２０１の示す値が、ちょうど時刻ｔ１での参照電圧において比較器出力が反転するような値だとする。その時にその信号はＤラッチ群３０３のゲートに入力されているので、その時に各Ｄラッチに入力されているカウンタの値がＤラッチに記憶される。Ｄラッチに記憶された値は、その時の参照電圧に応じたバイナリ信号、つまりＡ／Ｄ変換結果であり、その値がラッチの出力群３０４に出力される。このようにしてＡ／Ｄ変換が実現できた。
【００５３】
ここで、参照電圧は時間に対して増加するようにしたが、減少（単調減少、すなわち、時間に対する微分値が常に０以下であるように）しても良い。その時はＡ／Ｄ変換結果を扱うプロトコルを適宜変更すれば良い。
【００５４】
ここで、時間０から比較器は比較動作を行うが、正しいＡ／Ｄ変換を行うためには、この比較動作中に画素の示す値が変化しないようにすることが求められる。そのためには、たとえば本回路の構成のようにフォトダイオードの示す出力を転送スイッチＭＴＸを介して電流経路の制御端子に加える、もしくはたとえばフォトダイオードの示す出力をそのまま電流経路の制御端子に加える代りにメカニカルシャッターを備えることで、蓄積終了後にフォトダイオードにおいて光電子を発生させないようにする、などの対策を行う。
【００５５】
ここで、図４（ｂ）中の、参照電圧の１ステップあたりの電圧幅であるが、かならずしもＶＲ／（２^Ｎ）である必要はない。参照電圧０からＶＲの区間で、量子化誤差を等しく、つまりＡ／Ｄ変換時のノイズを同じ重みにしたい場合は、ＶＲ／（２^２）にする必要があるが、本質的には全ステップにわたって参照電圧の変分を積算した値がＶＲと等しくなるようにすれば良いだけのことである。イメージセンサにおいては、その応用を考慮すると、必ずしも全区間にわたって均等の重みでＡ／Ｄ変換する必要はない。分解能Ｎを一定とし、入射光量が多い場合の電圧は荒く量子化、入射光量が少ない場合の電圧はより細かく量子化し、少ない分解能Ｎでより画質を向上させることを行っても良い。その際は、たとえば時間が経つにつれて参照電圧の変分が大きくなるように、もしくは時間が経つにつれて参照電圧の変分が小さくなるようにすれば良い。
［実施例４］
本発明の第４の実施例を図５を用いて説明する。本発明の第４の実施例においては、本発明の第２の実施例の比較器を用いてＡ／Ｄ変換器を構成し、さらに光電変換装置を構成した、他の例を示す。比較器の構成は本発明の第２の実施例と同等であり、同じ部位には同じ番号を付している（ただし、各部材の一部の番号付加は簡易化のため省略されている）。第３の実施例と異なるのは参照電圧の発生アルゴリズムである。第３の実施例では結果が確定するまで最大（２^Ｎ）回比較動作を行う必要があった。それに対して本実施例においては逐次比較方式を取っており、出力が確定するまでにＮ回の比較動作を行えば良いので、高速なＡ／Ｄ変換が可能となっている。
【００５６】
比較器の出力２１８は、同期用のラッチ５０１を介してＡ／Ｄ変換器出力５０２として出力される。そのＡ／Ｄ変換器出力５０２は１対Ｎのセレクタ５０３を介してＮビット分のＤラッチ５０４につながっており、そのＤラッチ５０４は参照電圧発生器５０５のスイッチを制御している。参照電圧発生器５０５のＶＲＥＦ出力５０６には、
【００５７】
【数１】

という値が出るようになっており、それらＫ１，Ｋ２，…ＫＮという値はそれぞれＤラッチ５０４のＱ０，Ｑ１，ＱＮ−１の論理的０と１とにそれぞれ対応している。
【００５８】
次に上記回路の回路動作を説明する。画素２０１の値をＡ／Ｄ変換する例を考え、またＮ＝３ビット、光電変換部２０１の出力値は量子化ステップにおいて８階調中の６番目にあるとする。（＝（６／８）ＶＲ）
（Ｑ２，Ｑ１，Ｑ０）にはあらかじめ（１，０，０）を与えており、ＶＲＥＦ出力５０６には、
ＶＲＥＦ＝（ＶＲ／２）＋（ＶＲ／１６）
が印加されている。光電変換部２０１の出力値はその値よりも大きいので比較器は１を出力する。次に（Ｑ２，Ｑ１，Ｑ０）には（１，１，０）を与える。Ｑ２の１という値は前回の比較動作で決定された値である。ＶＲＥＦの出力５０６は、
ＶＲＥＦ＝（（６／８）ＶＲ）＋（ＶＲ／１６）
となり、この値は画素２０１の値よりも小さいために比較器は０を出力する。その値がセレクタ５０３を介してＱ１に書き込まれる。
【００５９】
次に（Ｑ２，Ｑ１，Ｑ０）は（１，０，１）が書き込まれる。ＶＲＥＦの出力５０６は、
（（５／８）ＶＲ）＋（ＶＲ／１６）
となり、この値は画素２０１の値よりも大きいために比較器は１を出力する。その値がセレクタ５０３を介してＱ０に書き込まれる。
【００６０】
ここで、ラッチに保持されている結果がＡ／Ｄ変換の結果であり、その値を読み出せば良い。また、Ａ／Ｄ変換器出力５０２に時系列的に出力される結果はそのまま上位ビットからのＡ／Ｄ変換結果のシリアル出力となるので、最後まで変換が終わるまで待たずに随時結果を読み出しても良い。
【００６１】
このようにして、電流をより節減した形式で、Ａ／Ｄ変換装置が実現できた。ここで、参照電圧発生器５０５の構成であるが、抵抗を直列に用いる方式には限定されない。たとえば容量を並列に用いる方式を採用しても良いし、他の方法でも良い。
【００６２】
また、実施例３、４において、２方式のＡ／Ｄ変換器を例に挙げたが、他の方法でも良い。一つの比較器で構成できる回路構成ならば、いかなる方式でも良い。
［実施例５］
本発明の第５の実施例を図６を用いて説明する。本発明の第５の実施例は、本発明の光電変換装置において、一画素あたりの素子数をさらに削減することを目的としている。ここでは比較器の回路図のみを説明し、Ａ／Ｄ変換に必要なその他周辺回路は省略している。Ａ／Ｄ変換の動作原理は本発明の第３及び第４の実施例と同様である。
【００６３】
６０１は光電変換素子群であり、フォトダイオード６０２，６０３，６０４，６０５をそれぞれ転送スイッチ６０６，６０７，６０８，６０９で制御し、一つ以上の所望のフォトダイオードに蓄積された電荷を、電荷電圧変換手段となるフローティングディフュージョン６１０に伝える。そしてリセットスイッチ６１３によりフローティングディフュージョン６１０がリセットされる。光電変換素子群６０１と同様の構造の光電変換素子が、並列に光電変換素子群６１１，６１２のようにならべられ、それらが電圧源を形成している。
【００６４】
動作原理は第２の実施例と同様で、スイッチ２０７，２０８，２０９を選択的にＯＮさせ、電流経路２１０と２１１の間で電流の比較を行い、Ａ／Ｄ変換を行う。
【００６５】
この手法においては、上記の実施例に比べて、複数のフォトダイオードと転送スイッチの組に対して一つのリセットスイッチ（たとえば６１３）と電流経路用のＭＯＳトランジスタ（たとえば２０４）と選択用のＭＯＳトランジスタ（たとえば２０７）を共通化しており、画素を構成する素子数を削減できた。
［実施例６］
本発明の第６の実施例を図７を用いて説明する。図２と共通の部分には同一の番号を付する。
【００６６】
画素７０１は、フォトダイオード７０２、転送スイッチ７０３、フローティングディフュージョン７０４、およびリセットスイッチ７０５から構成されている。また、フローティングディフュージョン７０４は、電流経路を形成するためのＭＯＳトランジスタ７０６、および選択トランジスタ７０７に接続されている。これら、ＭＯＳトランジスタ７０６，７０７は一つの画素７０１によって占有されており、ここでこれらをまとめて新たに画素と考えることができ、それを画素７０８とする。
【００６７】
リセットスイッチは、第１〜第５の実施例においては独立のリセット電圧供給端子に接続されていたが、本実施例においては選択トランジスタ７０７のドレイン端子７０９に接続されていることが異なる点である。
【００６８】
イメージセンサーとしての応用を考える時、重要なことは画素一つあたりの素子数、配線占有率を減少させ、開口率、などの特性向上のためのパラメータを向上させることである。第１〜第５の実施例においては各画素に共通に必要な端子７０９，７１０の配線に加え、リセット電圧供給の端子が必要であった。本実施例の比較器においては、リセット電圧供給端子が端子７０９と共通化されることで画素あたりに占める配線占有率が減少し、イメージセンサの特性を向上させることができた。
［実施例７］
以上の第１〜第６の実施例においては、等価回路的に、帰還を用いない演算増幅器を比較器として用いてＡ／Ｄ変換を行っていた。その際に考えられる比較動作を図８を用いて説明する。
【００６９】
図８は、横軸に変換対象の電圧ＶＩＮ、縦軸に比較結果としてたとえば出力端子２１６に出力される電圧ＶＯＵＴをとり、ＶＲＥＦに対する依存性をプロットしたグラフである。ＶＲＥＦ側の電圧を変化させると入出力特性が変化し、反転するしきい値が変化することでＡ／Ｄ変換が行えるわけであるが、その際、理想とのずれが生じる。
【００７０】
たとえば図２の電流経路２０４と電流経路２０５での、相互コンダクタンスが製造ばらつきなどでずれたとすると、それが図８中の入出力特性の曲線の、実線と破線の差、のように現れる。ＶＲＥＦをＶＲ１とＶＲ２のように変化させると、しきい値の変化量ΔＶは理想的には、
ΔＶ＝ＶＲ２−ＶＲ１
となるはずだが、その値が相互コンダクタンスのばらつきなどの理由で、各画素で図４中のΔＶ１，ΔＶ２のようにばらつき、Ａ／Ｄ変換器の微分非直線性誤差、Ａ／Ｄ変換器を光電変換装置として用いている場合は画素ごとの感度差として見えてしまう。
【００７１】
この課題を解決するのが、本発明の第７の実施例の比較器である。本発明の第７の実施例を、図９を用いて説明する。図２と同じ部位には同一の番号を付する（ただし、各部材の一部の番号付加は簡易化のため省略されている）。本実施例では、等価的な演算増幅器の出力、つまり端子２１６を、負荷Ｚｆ９０１を介して比較器の反転入力端子９０３へ接続し、参照電圧入力端子２１２と入力端子９０３の間に負荷Ｚｉ９０２を接続している。
【００７２】
このようにして帰還率β＝Ｚｉ／（Ｚｉ＋Ｚｆ）の負帰還を構成している。端子２１６と、本比較器の真の出力端子９０６の間にはインバータ９０４，９０５を設けて、高ゲインな比較の切り分けを実現している。
【００７３】
本実施例の効果を説明する。図９のように負帰還を施すことで、本比較器の入出力特性は図１１のようになる。ここで入力とはたとえば光電変換素子からの電圧入力値、出力とは端子２１６の電圧のことである。Ｇは本比較器のゲインであり、Ｇ＝１／βである。ＶＲを、ＶＲ１とＶＲ２とのように変化させた際に、入出力特性は変化するが、その変化の幅ΔＶは
ΔＶ＝（１−１／Ｇ）（ＶＲ２−ＶＲ１）
となり、ΔＶはｇｍなどには依存しない値になる（ここで演算増幅器のオープンループゲインは無限大と考えている）。Ｇが１ではΔＶが０になるので比較動作は行えない。Ｇは、１／Ｇがある程度１に比べて小さくなる値であれば、いかなる値でも良い。
【００７４】
図１０のような入出力特性を持つ比較器の出力をインバータ９０４，９０５のような高ゲインのアンプを通すことで、図１１の実線のような入出力特性を実現できた。
【００７５】
本実施例においては、負の帰還を設けて、比較器の初段のゲインを落とす代りに、差動対のばらつきをキャンセルさせ、高精度な切り分けを実現できた。
【００７６】
なお、Ａ／Ｄ変換器を構成する際は、たとえば実施例３、４などに従えばよいことは言うまでもないし、他の、比較器一つで構成できるＡ／Ｄ変換器の手法を取りいれても良い。
【００７７】
【発明の効果】
以上のように、本発明によれば、出力インピーダンスの大きな複数の電圧源を、選択的に一つの比較器もしくはＡ／Ｄ変換装置で扱う際に、従来に比較して低消費電流、およびエリアセンサとして応用する際において列ごとのゲインばらつきを低減した比較器またはＡ／Ｄ変換装置を構成することができた。
【００７８】
また、本発明によれば、出力インピーダンスの大きな複数の電圧源を、選択的に一つの比較器もしくはＡ／Ｄ変換装置で扱う際に、従来に比較して低消費電流、およびエリアセンサとして応用する際において列ごとのゲインばらつきを低減したＡ／Ｄ変換装置を構成することができ、かつＮビットを分解能とする際にＮ個のラッチを用意することでＡ／Ｄ変換装置を構成することができた。
【００７９】
また、本発明によれば、出力インピーダンスの大きな複数の電圧源を、選択的に一つの比較器もしくはＡ／Ｄ変換装置で扱う際に、従来に比較して低消費電流、およびエリアセンサとして応用する際において列ごとのゲインばらつきを低減したＡ／Ｄ変換装置を構成することができ、かつＮビットを分解能とする際にＮ回の比較でＡ／Ｄ変換が終了するＡ／Ｄ変換装置を構成することができた。
【００８０】
また、本発明によれば、従来例と比較して低消費電力、およびゲインばらつきの小さい、列並列Ａ／Ｄ変換機能をもつ光電変換装置を実現できた。
【００８１】
また、本発明によれば、従来例と比較して低消費電力、およびゲインばらつきの小さい列並列Ａ／Ｄ変換機能をもつ光電変換装置において、リセット時の画素の出力、および光蓄積後の画素の出力を、光蓄積後に時間的に近接して得ることができた。
【００８２】
また、本発明によれば、リセット時の画素の出力を、光蓄積後の画素の出力から減算することで、固定パターンノイズを除去することができた。
【００８３】
また本発明によれば、時間的に近接した、リセット時の画素の出力と、光蓄積後の画素の出力に対して、リセット時の画素の出力を光蓄積後の画素の出力から減算することで、固定パターンノイズ、および低周波成分のランダムノイズを除去することができた。
【図面の簡単な説明】
【図１】本発明の比較器の一実施例を示す模式的構成図である。
【図２】本発明の比較器を用いた光電変換装置の一実施例を示す模式的構成図である。
【図３】本発明のＡ／Ｄ変換装置を用いた光電変換装置の一実施例を示す模式的構成図である。
【図４】図３の光電変換装置の動作を示すタイミングチャートである。
【図５】本発明のＡ／Ｄ変換装置を用いた光電変換装置の他の実施例を示す模式的構成図である。
【図６】本発明のＡ／Ｄ変換装置を用いた光電変換装置の他の実施例を示す模式的構成図である。
【図７】本発明の比較器を用いた光電変換装置の他の実施例を示す模式的構成図である。
【図８】帰還を用いない比較器の比較動作を示す図である。
【図９】帰還を用いない比較器を用いた光電変換装置の実施例を示す模式的構成図である。
【図１０】比較器の入出力特性を示す図である。
【図１１】負帰還を用いた比較器の比較動作を示す図である。
【図１２】従来のＡ／Ｄ変換器の基本技術を説明する図である。
【図１３】コラムＡ／Ｄ型ＣＭＯＳセンサで用いられているような、Ａ／Ｄ変換器の基本技術について説明する図である。
【符号の説明】
１０１，１０２，１０３電圧源
１０４，１０５，１０６電流経路
１０７，１０８，１０９選択スイッチ
１１０電流経路ブロック
１１１電圧源
１１２電流経路
１１３比較部
１１４出力端子
２０１，２０２，２０３光電変換部
２０４，２０５，２０６，２０７，２０８，２０９ＭＯＳトランジスタ
２１０電流経路ブロック
２１１電流経路
２１２参照電圧入力端子
２１３ＭＯＳトランジスタ
２１４選択スイッチ
２１５比較部
２１６比較部の出力
２１７バッファ
２１８出力端子
３０１Ｎビットのバイナリカウンタ
３０２ＶＲＥＦ発生器（参照電圧発生器）
３０３Ｎビット分のＤラッチ群
３０４Ｄラッチの出力群
５０１同期用ラッチ
５０２Ａ／Ｄ変換器出力
５０３１対Ｎのセレクタ
５０４Ｎビット分のＤラッチ
５０５参照電圧発生器
５０６参照電圧発生器のＶＲＥＦ出力
６０１光電変換素子群
６０２，６０３，６０４，６０５フォトダイオード
６０６，６０７，６０８，６０９転送スイッチ
６１０フローティングディフュージョン
６１３リセットスイッチ
７０１画素
７０２フォトダイオード
７０３転送スイッチ
７０４フローティングディフュージョン
７０５リセットスイッチ
７０６ＭＯＳトランジスタ
７０７選択トランジスタ
７０８画素
９０１負荷Ｚｆ
９０２負荷Ｚｉ
９０３比較器の反転入力端子
９０４，９０５インバータ
９０６出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a comparator for comparing a reference voltage and an input voltage, a device for performing A / D conversion based on the comparison result, and a photoelectric conversion device using the same, and in particular, relates to an output voltage of a voltage generation source having a low output impedance. In a comparator, an A / D converter, and a photoelectric conversion device using these for selectively handling one input from among a plurality of inputs, a variation in input / output characteristics between the plurality of inputs is suppressed, and power consumption is reduced. Technology to reduce
[0002]
[Prior art]
In recent years, an amplification type image sensor for amplifying a photoexcited carrier by an active element in a pixel portion has been researched and developed. In these photoelectric conversion devices, which are generally called CMOS image sensors, since a logic circuit and various other circuits can be mounted on the same chip as the sensor, integration of an image sensor and an A / D converter has been studied. Have been.
[0003]
The integration of the image sensor and the A / D converter includes, for example, one in which an A / D converter is mounted in one pixel, one in which an A / D converter is mounted in one column, and one in an output section of the sensor. There are various types such as those equipped with only an A / D converter, but the most actively studied one is to mount an A / D converter in one column.
[0004]
First, the basic technology of the conventional A / D converter will be described with reference to FIG. Here, as a type of the A / D converter, a parallel type such as a flash type or a two-step type having a relatively large scale is not considered, and only one comparator is used to change a reference voltage to obtain a conversion result. I will explain only what goes on.
[0005]
The A / D converter basically includes one comparator and a reference voltage generator.
[0006]
The comparator 11 has a non-inverting input terminal 12 and an inverting input terminal 13. When the input of the non-inverting input terminal 12 is larger than the input of the inverting input terminal 13, the comparator output terminal 14 has a logical high level ( (Normal power supply voltage), and when low, a logical low level (normal GND) is output.
[0007]
In order to form an A / D converter using this comparator, a reference voltage 15 for comparison is input to the inverting input, and a voltage 16 to be A / D converted is input to the non-inverting input.
[0008]
The reference voltage generator for comparison outputs, for example, a ramp voltage in which the monotonic increase synchronized with the digital counter, that is, the differential value with respect to time always exceeds 0 during one A / D conversion operation. The digital value is obtained by acquiring the value of the counter at the time when the output is inverted.
[0009]
As for the reference voltage of the comparator, as in the successive approximation type, the A / D conversion result from the upper bit is sequentially obtained as a result, and the next reference voltage is determined with reference to the value. In some cases, such an operation is repeated.
[0010]
For example, if the target voltage input to the non-inverting input side is an output voltage from a photoelectric conversion element (for example, a photodiode), a device for A / D converting incident light can be configured.
[0011]
Here, the definition of forward rotation and inversion is the name when considering the logic of the output, and if the output only considers the transition from low level to high level or from high level to low level, it is strictly distinguished. There is no. In the following description, it is perfectly acceptable to consider normal rotation as inversion and inversion as normal rotation. In this case, the logic of the subsequent encoder or the like is appropriately inverted, or the result after A / D conversion is handled. The protocol may be changed as appropriate.
[0012]
Next, in FIG. 13, an A / D converter as used in a CMOS image sensor having an A / D converter per column (hereinafter, referred to as a column A / D type CMOS sensor) is used. The basic technology will be described.
[0013]
In an active pixel type sensor such as a CMOS sensor, a plurality of voltage sources, that is, pixels are generally connected in parallel to one common column 21. Since the photocurrent is too small to drive the column as it is by the voltage generated at each pixel, the output of an impedance conversion amplifier called a source follower is usually transmitted to the column, and the photoelectric conversion result of each pixel is 22 , 23, 24 are regarded as equivalent voltage sources. The output from each voltage source is switched by the

selection switches

25, 26, 27 and only one is transmitted to the column, thereby enabling selective reading. 28 is a constant current source for the source follower.
[0014]
In the column A / D type CMOS sensor, the voltage selectively read out in the manner described above is transmitted to the comparator 29 and is compared with the reference voltage 30 to perform conversion.
[0015]
[Problems to be solved by the invention]
Here, the column A / D type CMOS sensor based on the above principle has the following problems.
[0016]
The first is current consumption. When the A / D converter was not provided for each column, the current consumed in each column was only the current 28 of the source follower. In the column A / D type CMOS sensor, a comparator 29 (usually a configuration mainly including a differential amplifier) is additionally required, so that the current consumption increases accordingly. In an image sensor, the number of columns is usually several hundreds to several thousands, and the power consumption is also several hundreds to several thousand times the value per column. Therefore, the increase in power consumption cannot be ignored.
[0017]
The second is gain variation of the A / D converter. A / D converters provided for each column have variations in their conversion characteristics. The variation appears as a differential nonlinearity error and an integral nonlinearity error. This is due to, for example, offset voltage fluctuations of the first-stage differential amplifier of the A / D converter and variations in the reference voltage generator. Since the characteristics of the A / D converter differ from column to column, vertical stripe-like roughness occurs, which adversely affects the image.
[0018]
Third, there is the input-output characteristic of the source follower, especially the variation of the amplification factor. In order to increase the degree of integration, the gate length and gate width of a MOS transistor tend to be reduced, and this is no exception in an image sensor. At that time, the gain of the source follower varies due to manufacturing variations of the transconductance gm and the differential source / drain resistance rds. The gain variation is at most a few percent, and appears as roughness of the picture taken.
[0019]
An object of the present invention is to provide a comparator, an A / D conversion device, and a photoelectric conversion device which are preferably used for a column A / D type CMOS sensor in which current consumption is suppressed and gain variation between columns is reduced. Is to do.
[0020]
[Means for Solving the Problems]
An A / D converter according to the present invention selectively blocks a first current path in which a current flowing by a first voltage applied to a first control terminal is controlled and a current flowing in the first current path. A circuit block formed by connecting a plurality of first circuits connected in series with conducting switch means in parallel, and a second circuit in which a current flowing by a second voltage applied to a second control terminal is controlled. A second circuit including at least a current path, comparing a difference between currents flowing through the circuit block and the second circuit, and detecting a difference between the first voltage and the second voltage. And a comparator having
Means for regularly changing the voltage applied to the second control terminal,
A comparison result between a voltage applied to a first control terminal of a first circuit selected by the switch means and a voltage applied to the second control terminal of the second circuit in the circuit block. Storage means for storing
Means for directly or encoding and outputting the storage result of the storage means,
It is characterized by having.
[0021]
The photoelectric conversion device according to the present invention includes a plurality of pixels including a storage unit that stores carriers generated by optical excitation and an amplification unit that amplifies a signal based on the carriers of the storage unit. Selecting means for selectively outputting a signal from the amplifying means, and output means for receiving a predetermined level and performing output corresponding to the predetermined level,
The amplification unit selected by the selection unit and the output unit constitute at least a part of a comparison unit that compares a signal level of a signal from each storage unit with the predetermined level and outputs a comparison result. It is characterized by having.
[0023]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[Example 1]
A first embodiment of the present invention will be described with reference to FIG. The voltage supplied by the

voltage sources

101, 102, and 103 is a voltage to be converted, for example, a voltage generated in a charge-voltage conversion unit of a photoelectric conversion device. The

voltage sources

101, 102 and 103 are connected to

current paths

104, 105 and 106 controlled by voltage, and the

current paths

104, 105 and 106 connected in parallel are selected by

selection switches

107, 108 and 109. It is possible. A current path block including the

current paths

104, 105, and 106 and the selection switches 107, 108, and 109 is denoted by 110. On the other hand, a voltage source 111 for supplying a reference voltage serving as a reference for comparison is prepared, and is connected to a current path 112 similarly controlled by the voltage.
[0024]
The current path block 110 and the current path 112 are connected to a comparison unit 113 that detects a difference between the currents flowing in the current path block 110 and the current path 112 and performs comparison, and the comparison unit 113 outputs a comparison result. Output to terminal 114.
[0025]
Next, the operation of the above circuit will be described. As an example, a case where the values of the voltage sources 101 are compared will be described.
[0026]
First, in the current path block 110, only the selection switch 107 is turned on, and equivalently, the current path block 110 is controlled only by the voltage source 101 and the selection switch 107.
[0027]
In this state, the comparison unit 113 determines the magnitude of the voltage of the voltage source 101 and the voltage of the reference voltage source 111 from the difference in the flow of current to the current path block 110 and the current path 112, and outputs the comparison result. Output to terminal 114.
[0028]
When it is desired to obtain the conversion result of another voltage source among the

voltage sources

101, 102, and 103, only the corresponding selection switch needs to be turned on.
[0029]
Although three voltage sources are prepared in FIG. 1, the number is not limited to three, and an arbitrary number may be provided. The number is a design item determined from the operation speed of the circuit, the area of the circuit, the specifications, and the like.
[0030]
The advantage of the present embodiment over the conventional example is that the voltage is directly input to the comparator without passing through the source follower unlike the conventional example, and the current required for the source follower can be saved.
[0031]
In this manner, a configuration in which a current is reduced can be realized in a comparator having a plurality of inputs, such as a pixel group of a CMOS image sensor connected in parallel in a column shape. This effect can be obtained in each of the embodiments described below and is a common effect.
[0032]
As for the gain variation, the offset variation of the comparator results in the characteristic variation of the

current paths

104, 105, and 106 of each pixel with respect to the current path 112.
[0033]
Here, when the difference between the conventional example and the variation is compared, conventionally, the components of the variation are “pixel gain variation” and “comparator gain variation”. The only factor was “variation in gain of pixels”, and the present invention was able to eliminate “variation in gain of comparator”.
[Example 2]
A second embodiment of the present invention will be described with reference to FIG. In the second embodiment of the present invention, one of the specific circuit configurations of the first embodiment of the present invention will be described. The source of the input voltage is a photoelectric conversion element. Here, FIG. 2 shows a configuration in which one comparator is used for three

pixels

201, 202, and 203. The pixels are arranged in the horizontal direction and the vertical direction, and the comparator is provided for each column in the vertical direction. May be used.
[0034]
As voltage sources, there are

photoelectric conversion units

201, 202, and 203 each including a photodiode PD, a transfer switch MTX, and a reset switch MRES.

MOS transistors

204, 205, and 206 are provided as current paths controlled by voltage, and

MOS transistors

207, 208, and 209 are provided as selection switches. These constitute one current path block 210. The other current path 211 includes a reference voltage input terminal 212, a MOS transistor 213 as a current path controlled by voltage, and a selection switch 214 as a dummy that is always selected.
[0035]
Here, the configuration of the photodiode is used. For example, a completely depleted PIN photodiode which is not affected by random noise at the time of reset may be used, or a PN photodiode may be used, for example. The voltage source is not limited to the configuration described above, and may be a photogate that performs photoelectric conversion and amplification using the same transistor.
[0036]
The comparison unit 215 uses an operational amplifier in which the current path block 210 and the current path 211 are a differential pair. In this case, a folded cascade current mirror type operational amplifier is employed. Reference numeral 216 denotes an output of the comparison unit 215 composed of an operational amplifier. The output is amplified by a high-gain buffer 217 and output from an output terminal 218 as a comparison result.
[0037]
Hereinafter, the operation of the above-described circuit will be described using a case where the photoelectric conversion unit 201 is compared with a reference voltage as an example. Only the selection switch 207 is turned on to configure an operational amplifier having the

current paths

204 and 211 as a differential pair. Since the operational amplifier has a very high gain, the voltage generated at the photoelectric conversion unit 201 is compared with the high level or the low level output at the output 216 depending on the magnitude of the voltage applied to the reference voltage input terminal 212. Is performed.
[0038]
Here, the configuration of the comparison unit 215 is adopted, but here, equivalently, a folded cascade current mirror type operational amplifier is adopted, but other ordinary differential amplifier + gain amplifier type may be used. If the open-loop gain of the operational amplifier is insufficient and the comparison cannot be separated sufficiently, the gain of the buffer 217 may be further increased.
[0039]
Although the operational amplifier has an n-type MOS transistor in the differential input stage, a p-type MOS transistor may be used in the differential input stage. In this case, the polarities of the MOS transistor and the photodiode may be changed as appropriate. Further, in the pixel of this embodiment, a configuration in which the anode side of the photodiode is grounded and an n-type transfer MOS transistor are used. For example, a pin diode is formed in an n-well and a configuration in which the cathode side is grounded. A transfer MOS transistor of the type may be used. In this embodiment, the polarities of the transfer MOS transistor MTX and the reset MOS transistor MRES in the

photoelectric conversion units

201, 202, and 203 and the

MOS transistors

204, 205, and 206 are all unified with n-type. For example, the configuration may be such that the

MOS transistors

204, 205, 206 and the like are p-type and the MOS transistors forming the pixel are n-type, or vice versa.
[0040]
The reason for the existence of the dummy selection switch 214 that is always selected is that if the current path block 210 has a switch but the current path 211 does not have a switch, an imbalance occurs in the flow of current, This is to prevent an offset from occurring in the current comparison. Usually, the size of the switch is made equal to that of the selection switch 207 or the like. If the subsequent processing is performed in anticipation of the offset in the current comparison, the size of the selection switch 214 does not need to be the same as the size of the switch 207, and the selection switch 214 does not need to be turned on.
[0041]
The advantage of the present embodiment over the conventional example is that the voltage is directly input to the comparator without passing through the source follower unlike the conventional example, and the current required for the source follower can be saved. Further, in this manner, a configuration in which a current is reduced can be realized in a comparator having a plurality of inputs, such as a pixel group of a CMOS image sensor connected in parallel in a column shape.
[0042]
Another advantage of this embodiment over the conventional example is that the gain variation of the A / D converter is not visible.
[0043]
In a conventional configuration of a pixel + A / D converter having a source follower configuration (hereinafter, referred to as a conventional configuration), “a gain variation of a source follower due to variations in gm and rds” and “A / D converter The superimposed value of the "gain variation of the A / D converter" is the overall variation, and in particular, the variation in the gain of the A / D converter has caused vertical stripes. In the present embodiment, a factor that causes the variation is a characteristic difference between the

MOS transistors

204, 205, and 206 with respect to the MOS transistor 213, which results in a conventional “gain variation of the source follower due to variation in gm and rds”. The degree of the effect is also the same.
[0044]
In this embodiment, the "gain variation of the A / D converter" for each column, which has conventionally been a problem, can be eliminated. The effects of this embodiment can be obtained for the following embodiments, and are common effects.
[0045]
Further, here, as the voltage source, the pixels as in the photoelectric conversion units 201 to 203 are used, but the present invention is not limited to such a configuration. Any voltage source having a high output impedance can enjoy the effects of the present invention. For example, a pressure sensor, an acceleration sensor, or the like constituted by a piezoelectric element or a micromachine may be used.
[0046]
In addition, usually, noise generated at the time of resetting a pixel, which is represented by CDS (correlated double sampling) in a CCD, or noise removal at the time of reset in an active pixel sensor such as a CMOS image sensor, and the presence of elements. In order to remove fixed pattern noise, a process of temporarily holding a pixel output at the time of reset and subtracting the value from the pixel output after photoelectric conversion is performed. When the operation is combined with the A / D conversion operation, an operation of subtracting the two at the analog signal level and then performing the A / D conversion is usually performed.
[0047]
In this embodiment, it is difficult to directly extract the analog output of the sensor. Therefore, by subtracting the value after the A / D conversion, the same effect as that of the CDS or the like can be obtained.
[Example 3]
A third embodiment of the present invention will be described with reference to FIG. The third embodiment of the present invention is an example in which an A / D converter is configured using the comparator described in the second embodiment of the present invention, and a photoelectric converter is further configured. The same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 3, reference numeral 301 denotes an N-bit binary counter, which ranges from 0 to (2^NCount up to -1). The VREF generator (reference voltage generator) 302 receives the count value, and generates a reference voltage according to the count value. 4 (a) and 4 (b).
[0048]
FIG. 4A shows the value of the binary counter when the horizontal axis represents time, from the LSB side to the MSB side from the lower side to the upper side. FIG. 4B shows the reference voltage at that time, which is an analog value.
[0049]
The reference voltage amplitude is VR, and the increment per step is VR / (2^N), And the reference voltage changes stepwise at a constant increase rate (monotonic increase, that is, the differential value with respect to time always exceeds 0 during one A / D conversion operation). Assuming that the counter value at a certain time is K, the reference voltage output at that time is
K × VR / (2^N)
It becomes.
[0050]
The comparator output 218 is connected to each gate signal terminal of the D latch group 303 for N bits. N is a value that determines the resolution of the A / D converter of this embodiment. The value of each bit of the output of the counter is input to the data input.
[0051]
Hereinafter, the circuit operation will be described. Only pixels to be subjected to A / D conversion are selected in the same manner as in the comparison operation. For example, when it is desired to select the photoelectric conversion unit 201, only the selection switch 207 needs to be turned on.
[0052]
FIG. 4C is a graph showing the output of the comparator. The time after the end of the accumulation operation is set to time 0 in FIG. 4C, and the reference voltage is increased from that time. It is assumed that the value indicated by the pixel 201 is such a value that the comparator output is inverted at the reference voltage at the time t1. At that time, the signal is input to the gate of the D latch group 303, and the value of the counter input to each D latch at that time is stored in the D latch. The value stored in the D latch is a binary signal corresponding to the reference voltage at that time, that is, an A / D conversion result, and the value is output to the output group 304 of the latch. Thus, A / D conversion was realized.
[0053]
Here, the reference voltage is increased with time, but may be decreased (monotonically decreased, that is, the differential value with respect to time is always 0 or less). In that case, the protocol for handling the A / D conversion result may be changed as appropriate.
[0054]
Here, the comparator performs the comparison operation from time 0. In order to perform correct A / D conversion, it is required that the value indicated by the pixel does not change during the comparison operation. For this purpose, instead of, for example, adding the output indicated by the photodiode to the control terminal of the current path via the transfer switch MTX as in the configuration of this circuit, or for example, instead of directly adding the output indicated by the photodiode to the control terminal of the current path, By providing a mechanical shutter, countermeasures such as preventing generation of photoelectrons in the photodiode after the accumulation is completed are taken.
[0055]
Here, the voltage width per step of the reference voltage in FIG. 4B is not necessarily VR / (2^N) Does not have to be. When equalizing the quantization error in the section from the reference voltage 0 to VR, that is, when the noise at the time of A / D conversion is to be given the same weight, VR / (2²), But it is essentially only necessary to make the value obtained by integrating the variation of the reference voltage equal to VR over all steps. In an image sensor, considering its application, it is not always necessary to perform A / D conversion with equal weights over all sections. The resolution N may be fixed, and the voltage when the amount of incident light is large may be roughly quantized, and the voltage when the amount of incident light is small may be finely quantized to further improve the image quality with a small resolution N. In this case, for example, the variation of the reference voltage may be increased with time, or the variation of the reference voltage may be decreased with time.
[Example 4]
A fourth embodiment of the present invention will be described with reference to FIG. In the fourth embodiment of the present invention, another example in which an A / D converter is configured using the comparator of the second embodiment of the present invention and a photoelectric conversion device is further configured will be described. The structure of the comparator is the same as that of the second embodiment of the present invention, and the same portions are denoted by the same reference numerals (however, some of the members are not numbered for simplicity). . What differs from the third embodiment is the algorithm for generating the reference voltage. In the third embodiment, the maximum (2^N) It was necessary to perform the comparison operation twice. On the other hand, in this embodiment, the successive approximation method is employed, and the comparison operation may be performed N times before the output is determined, so that high-speed A / D conversion is possible.
[0056]
The output 218 of the comparator is output as an A / D converter output 502 via a latch 501 for synchronization. The A / D converter output 502 is connected to an N-bit D latch 504 via a 1: N selector 503, and the D latch 504 controls a switch of a reference voltage generator 505. The VREF output 506 of the reference voltage generator 505 includes:
[0057]
(Equation 1)

, And KN correspond to the logical 0s and 1s of Q0, Q1, and QN-1 of the D latch 504, respectively.
[0058]
Next, the circuit operation of the above circuit will be described. Consider an example in which the value of the pixel 201 is subjected to A / D conversion. Assume that N = 3 bits and the output value of the photoelectric conversion unit 201 is the sixth of eight gradations in the quantization step. (= (6/8) VR)
(Q2, Q1, Q0) is given (1, 0, 0) in advance, and the VREF output 506 is
VREF = (VR / 2) + (VR / 16)
Is applied. The comparator outputs 1 because the output value of the photoelectric conversion unit 201 is larger than that value. Next, (1,1,0) is given to (Q2, Q1, Q0). The value of 1 in Q2 is a value determined in the previous comparison operation. The output 506 of VREF is
VREF = ((6/8) VR) + (VR / 16)
Since the value is smaller than the value of the pixel 201, the comparator outputs 0. The value is written to Q1 via the selector 503.
[0059]
Next, (1, 0, 1) is written in (Q2, Q1, Q0). The output 506 of VREF is
((5/8) VR) + (VR / 16)
Since this value is larger than the value of the pixel 201, the comparator outputs 1. The value is written to Q0 via the selector 503.
[0060]
Here, the result held in the latch is the result of A / D conversion, and its value may be read. Also, the result output in time series to the A / D converter output 502 becomes a serial output of the A / D conversion result from the upper bits as it is, so that the result is read out at any time without waiting for the end of the conversion. Is also good.
[0061]
In this way, an A / D converter can be realized in a form in which the current is further reduced. Here, the configuration of the reference voltage generator 505 is not limited to a system using resistors in series. For example, a method using capacitors in parallel may be adopted, or another method may be used.
[0062]
In the third and fourth embodiments, a two-system A / D converter is described as an example, but another method may be used. Any system may be used as long as it can be configured with one comparator.
[Example 5]
A fifth embodiment of the present invention will be described with reference to FIG. The fifth embodiment of the present invention aims to further reduce the number of elements per pixel in the photoelectric conversion device of the present invention. Here, only the circuit diagram of the comparator will be described, and other peripheral circuits necessary for A / D conversion will be omitted. The operation principle of the A / D conversion is the same as in the third and fourth embodiments of the present invention.
[0063]
A photoelectric conversion element group 601 controls the

photodiodes

602, 603, 604, and 605 with

transfer switches

606, 607, 608, and 609, respectively, and converts charges accumulated in one or more desired photodiodes into a charge voltage. The signal is transmitted to the floating diffusion 610 serving as conversion means. Then, the floating diffusion 610 is reset by the reset switch 613. Photoelectric conversion elements having the same structure as the photoelectric conversion element group 601 are arranged in parallel like the photoelectric

conversion element groups

611 and 612, and they form a voltage source.
[0064]
The operation principle is the same as that of the second embodiment, and the

switches

207, 208, and 209 are selectively turned ON, the currents are compared between the

current paths

210 and 211, and the A / D conversion is performed.
[0065]
In this method, one reset switch (for example, 613), a current path MOS transistor (for example, 204), and a selection MOS transistor are provided for a set of a plurality of photodiodes and transfer switches, as compared with the above embodiment. (For example, 207), and the number of elements constituting a pixel can be reduced.
[Example 6]
A sixth embodiment of the present invention will be described with reference to FIG. 2 are given the same reference numerals.
[0066]
The pixel 701 includes a photodiode 702, a transfer switch 703, a floating diffusion 704, and a reset switch 705. The floating diffusion 704 is connected to a MOS transistor 706 for forming a current path and a selection transistor 707. These MOS transistors 706 and 707 are occupied by one pixel 701. Here, these can be collectively considered as a new pixel, which is referred to as a pixel 708.
[0067]
The reset switch is connected to the independent reset voltage supply terminal in the first to fifth embodiments, but is different in that the reset switch is connected to the drain terminal 709 of the selection transistor 707 in the present embodiment. .
[0068]
When considering application as an image sensor, it is important to reduce the number of elements per pixel, the wiring occupancy, and improve parameters for improving characteristics such as an aperture ratio. In the first to fifth embodiments, a reset voltage supply terminal is required in addition to the wiring of the

terminals

709 and 710 required in common for each pixel. In the comparator of the present embodiment, the reset voltage supply terminal is shared with the terminal 709, so that the wiring occupation ratio per pixel is reduced, and the characteristics of the image sensor can be improved.
[Example 7]
In the first to sixth embodiments described above, A / D conversion is performed using an operational amplifier that does not use feedback as a comparator in an equivalent circuit. A comparison operation that can be considered at that time will be described with reference to FIG.
[0069]
FIG. 8 is a graph in which the horizontal axis indicates the voltage VIN to be converted and the vertical axis indicates the voltage VOUT output to the output terminal 216 as a comparison result, and plots the dependence on VREF. When the voltage on the VREF side is changed, the input / output characteristics are changed, and the A / D conversion can be performed by changing the inversion threshold value.
[0070]
For example, if the mutual conductance between the current path 204 and the current path 205 in FIG. 2 is deviated due to manufacturing variation or the like, this appears as a difference between a solid line and a broken line in the input / output characteristic curve in FIG. When VREF is changed like VR1 and VR2, the change amount ΔV of the threshold value is ideally
ΔV = VR2-VR1
However, the value varies in each pixel as ΔV1 and ΔV2 in FIG. 4 due to the variation in the mutual conductance, and the differential nonlinearity error of the A / D converter and the A / D converter When used as a photoelectric conversion device, it appears as a sensitivity difference for each pixel.
[0071]
This problem is solved by a comparator according to a seventh embodiment of the present invention. A seventh embodiment of the present invention will be described with reference to FIG. The same parts as those in FIG. 2 are denoted by the same reference numerals (however, the addition of a part of each member is omitted for simplification). In this embodiment, the output of the equivalent operational amplifier, that is, the terminal 216 is connected to the inverting input terminal 903 of the comparator via the load Zf901, and the load Zi902 is connected between the reference voltage input terminal 212 and the input terminal 903. are doing.
[0072]
Thus, a negative feedback with a feedback ratio β = Zi / (Zi + Zf) is configured.

Inverters

904 and 905 are provided between the terminal 216 and the true output terminal 906 of the comparator to realize high gain comparison.
[0073]
The effect of this embodiment will be described. By applying negative feedback as shown in FIG. 9, the input / output characteristics of the comparator are as shown in FIG. Here, the input is, for example, a voltage input value from the photoelectric conversion element, and the output is a voltage of the terminal 216. G is the gain of the comparator, and G = 1 / β. When VR is changed between VR1 and VR2, the input / output characteristics change, but the change width ΔV is
ΔV = (1-1 / G) (VR2-VR1)
ΔV is a value that does not depend on gm or the like (here, the open loop gain of the operational amplifier is considered to be infinite). When G is 1, the comparison operation cannot be performed because ΔV becomes 0. G may be any value as long as 1 / G is somewhat smaller than 1 to some extent.
[0074]
By passing the output of the comparator having the input / output characteristics as shown in FIG. 10 through a high gain amplifier such as the

inverters

904 and 905, the input / output characteristics as shown by the solid line in FIG. 11 can be realized.
[0075]
In the present embodiment, instead of lowering the gain of the first stage of the comparator by providing a negative feedback, the variation of the differential pair is canceled and high-precision separation can be realized.
[0076]
When configuring the A / D converter, it goes without saying that it is only necessary to follow the third and fourth embodiments, for example, and it is possible to adopt another A / D converter method that can be configured with a single comparator. good.
[0077]
【The invention's effect】
As described above, according to the present invention, when a plurality of voltage sources having large output impedances are selectively handled by one comparator or A / D converter, the current consumption and area are lower than those of the related art. When applied as a sensor, it was possible to configure a comparator or an A / D converter that reduced the variation in gain for each column.
[0078]
Further, according to the present invention, when a plurality of voltage sources having a large output impedance are selectively handled by one comparator or A / D converter, the current consumption is lower than before, and the present invention is applied as an area sensor. In this case, it is possible to configure an A / D converter in which the gain variation for each column is reduced, and to configure the A / D converter by preparing N latches when the resolution is N bits. Was completed.
[0079]
Further, according to the present invention, when a plurality of voltage sources having a large output impedance are selectively handled by one comparator or A / D converter, the current consumption is lower than before, and the present invention is applied as an area sensor. In this case, an A / D converter that reduces the variation in gain for each column can be configured, and the A / D converter that completes the A / D conversion in N comparisons when the resolution is N bits. Could be configured.
[0080]
Further, according to the present invention, it is possible to realize a photoelectric conversion device having a column-parallel A / D conversion function, which has low power consumption and small gain variation as compared with the conventional example.
[0081]
Further, according to the present invention, in a photoelectric conversion device having a column-parallel A / D conversion function with low power consumption and small gain variation as compared with the conventional example, the output of the pixel at the time of reset and the pixel after light accumulation are provided. Could be obtained close in time after light accumulation.
[0082]
Further, according to the present invention, the fixed pattern noise can be removed by subtracting the output of the pixel at the time of reset from the output of the pixel after light accumulation.
[0083]
According to the invention, the output of the pixel at the time of reset and the output of the pixel after light accumulation are subtracted from the output of the pixel after light accumulation with respect to the output of the pixel at the time of reset and the output of the pixel after light accumulation. Thus, fixed pattern noise and random noise of low frequency components could be removed.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing one embodiment of a comparator of the present invention.
FIG. 2 is a schematic configuration diagram showing one embodiment of a photoelectric conversion device using the comparator of the present invention.
FIG. 3 is a schematic configuration diagram showing one embodiment of a photoelectric conversion device using the A / D conversion device of the present invention.
FIG. 4 is a timing chart showing an operation of the photoelectric conversion device of FIG. 3;
FIG. 5 is a schematic configuration diagram showing another embodiment of the photoelectric conversion device using the A / D conversion device of the present invention.
FIG. 6 is a schematic configuration diagram showing another embodiment of the photoelectric conversion device using the A / D conversion device of the present invention.
FIG. 7 is a schematic configuration diagram showing another embodiment of the photoelectric conversion device using the comparator of the present invention.
FIG. 8 is a diagram illustrating a comparison operation of a comparator that does not use feedback.
FIG. 9 is a schematic configuration diagram showing an embodiment of a photoelectric conversion device using a comparator without using feedback.
FIG. 10 is a diagram showing input / output characteristics of a comparator.
FIG. 11 is a diagram illustrating a comparison operation of a comparator using negative feedback.
FIG. 12 is a diagram illustrating a basic technique of a conventional A / D converter.
FIG. 13 is a diagram illustrating a basic technique of an A / D converter, such as is used in a column A / D type CMOS sensor.
[Explanation of symbols]
101, 102, 103 Voltage source
104, 105, 106 Current path
107, 108, 109 selection switch
110 Current path block
111 voltage source
112 Current path
113 Comparison section
114 output terminal
201, 202, 203 photoelectric conversion unit
204, 205, 206, 207, 208, 209 MOS transistors
210 Current path block
211 Current path
212 Reference voltage input terminal
213 MOS transistor
214 selection switch
215 Comparison section
216 Output of comparator
217 buffer
218 output terminal
301 N-bit binary counter
302 VREF generator (reference voltage generator)
D latch group for 303 N bits
304 D-latch output group
501 Synchronization latch
502 A / D converter output
503 1: N selector
504 N-bit D latch
505 Reference voltage generator
506 VREF output of reference voltage generator
601 photoelectric conversion element group
602, 603, 604, 605 photodiode
606,607,608,609 Transfer switch
610 Floating diffusion
613 Reset switch
701 pixels
702 Photodiode
703 transfer switch
704 Floating diffusion
705 Reset switch
706 MOS transistor
707 Select transistor
708 pixels
901 Load Zf
902 Load Zi
903 Inverting input terminal of comparator
904,905 Inverter
906 output terminal

Claims

A first current path in which a current flowing by a first voltage applied to a first control terminal is controlled and a switch means for selectively interrupting and conducting a current flowing in the first current path are connected in series. A second circuit including at least a circuit block formed by connecting a plurality of first circuits in parallel, and a second current path in which a current flowing by a second voltage applied to a second control terminal is controlled. And a means for comparing a difference between currents flowing through the circuit block and the second circuit and detecting a difference between the first voltage and the second voltage,
Means for regularly changing the voltage applied to the second control terminal,
A comparison result between a voltage applied to a first control terminal of a first circuit selected by the switch means and a voltage applied to the second control terminal of the second circuit in the circuit block. Storage means for storing
Means for directly or encoding and outputting the storage result of the storage means,
An A / D converter, comprising:

2. The A / D converter according to claim 1 , wherein the change in the voltage output by the means for changing the voltage regularly is a monotone increase or a monotone decrease.

Means for changing the voltage regularly is, A / D converter according to claim 1, wherein a voltage of a desired value according to the comparison result.

The first circuit additionally includes means for controlling a voltage in accordance with the accumulation of carriers generated by photoexcitation, and reset means for resetting the accumulated carriers, and controls the voltage in accordance with the accumulation of the carriers. 2. A photoelectric conversion device using the A / D conversion device according to claim 1 , wherein a voltage generated in the means is applied to the first control terminal.

In addition to the first circuit, storage means for storing carriers generated by photoexcitation, charge-voltage conversion means for outputting a voltage corresponding to the stored carriers, and transfer of charges from the storage means to the charge-voltage conversion means transfer means, the voltage of the charge-voltage converting means comprises a resetting means for resetting the initial state, a / D according to claim 1 for applying a voltage generated in the charge-voltage converting means to the first control terminal for A photoelectric conversion device using a conversion device.

The value obtained by A / D conversion of the value reset by the reset means is subtracted from the value obtained by A / D conversion of the value obtained when a voltage corresponding to the carrier accumulation is applied to the first control terminal. The photoelectric conversion device according to claim 4 , wherein:

A value obtained by A / D-converting a value obtained when the voltage of the charge-voltage converter is reset to an initial state is subtracted from a value obtained by A / D-converting a value obtained when a charge is subsequently transferred. The photoelectric conversion device according to claim 5 .

A plurality of pixels including storage means for storing carriers generated by photoexcitation and amplification means for amplifying a signal based on the carriers of the storage means are arranged in a plurality, and signals from the amplification means in the plurality of pixels are selectively arranged. Selecting means for outputting to a predetermined level, and output means for receiving a predetermined level and performing an output corresponding to the predetermined level,
The amplification unit selected by the selection unit and the output unit constitute at least a part of a comparison unit that compares a signal level of a signal from each storage unit with the predetermined level and outputs a comparison result. A photoelectric conversion device characterized in that:

The photoelectric conversion device according to claim 8 , wherein the selection unit is included in each of the plurality of pixels.

The photoelectric conversion device according to claim 8 , wherein the comparison unit includes a differential amplifier circuit.

The photoelectric conversion device according to any one of claims 8 to 10 , wherein a digital signal is output based on an output signal of the comparison unit.

The photoelectric conversion device according to claim 8 , wherein the predetermined level is changed based on an output signal of the comparison unit.