JP3578903B2

JP3578903B2 - Brushless DC motor and brushless DC motor drive control method

Info

Publication number: JP3578903B2
Application number: JP01807398A
Authority: JP
Inventors: 稲治　　利夫; 剛下畠
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-01-13
Filing date: 1998-01-13
Publication date: 2004-10-20
Anticipated expiration: 2018-01-13
Also published as: JPH11206171A

Description

【０００１】
【発明の属する技術分野】
本発明は、ブラシレス直流モータに関し、特に電源から供給される電力を効率よく利用するようにしたブラシレス直流モータに関する。
【０００２】
【従来の技術】
ブラシレス直流モータはブラシ付の直流モータに比べると、機械的接点を持たないため長寿命であると同時に電気的雑音も少ない。この利点のため、近年では高信頼性が要求される産業用機器や映像・音響機器に広くブラシレス直流モータが使用されている。
【０００３】
従来のブラシレス直流モータにおいては、出力電圧が一定の直流電源から供給される電圧を電圧制御トランジスタなどを用いて可変制御し、例えば回転速度に応じた電圧をモータに供給していた。したがって、モータ駆動に利用される有効電圧は常に直流電源の電圧よりも低く、直流電源電圧と実際にモータに供給される電圧との差はほとんど電圧制御トランジスタのコレクタ損失（熱損失）となり、その結果、電力効率を低下させていた。
【０００４】
ブラシレス直流モータの電力効率を向上するために、電圧制御トランジスタをスイッチング制御することにより電圧制御トランジスタのコレクタ損失を低減する方法がいくつか提案されている。
【０００５】
そのうちの一例では、直流電源の一端と固定子巻線の電流給電端子との間の電流路を形成する第１の駆動トランジスタ群を、電流指令と位置信号に応じて電流制御する。そして、直流電源の他端と電流給電端子との間の電流路を形成する第２の駆動トランジスタ群を、第１の駆動トランジスタ群の動作電圧の最小電圧が所定の基準電圧に等しくなるように制御する。さらに電圧制御用のスイッチングトランジスタを、第２の駆動トランジスタ群の動作電圧が所定の基準電圧に等しくなるようにオン・オフ制御する。このようにして、モータに供給される電圧が制御される。このような制御を行うことにより、モータの電力効率を大幅に改善している（例えば、特開昭５８−１９８１８９公報参照）。
【０００６】
上記のような構成は、エミッタを共通接続した差動トランジスタのベース入力に位置信号を与えて差動切換を行うので、固定子巻線の駆動電流は安定に切換えられる。しかし、固定子巻線に流れる駆動電流は通電幅が電気角でほぼ１２０度の矩形波状となり、急峻にオン・オフされる。このため、振動・騒音を発生しやすくなる。
【０００７】
固定子巻線の相切換を滑らかに行うために、ある相から次の相に電流切換を行う際、２相に同時に電流を通電させる期間が存在する、いわゆるオーバラップ駆動を行う方法がある（例えば、特開昭６２−２２１８９４号公報参照）。
【０００８】
【発明が解決しようとする課題】
上述の従来技術において、第１及び第２の駆動トランジスタ群をオーバラップ駆動し、電力効率を向上するため（電力損失を低減するため）に第１及び第２の駆動トランジスタ群のエミッタ・コレクタ間の残り電圧を低減してトランジスタの動作電圧を低減すると、今度は電流切換が滑らかに行われず、駆動電流波形に歪みが発生し、この状態でモータを駆動すると振動・騒音を発生する（この問題の詳細については、後述する発明の実施の形態の中で図７を用いて説明を加える）。すなわち、滑らかな駆動電流の相切換と電力損失の低減とを両立させるのは困難である。
【０００９】
本発明は上述のような従来の問題点に鑑みてなされたものであり、振動・騒音が少なく、かつ電力効率に優れたブラシレス直流モータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載のブラシレス直流モータの発明は、複数の磁極を有する回転子と、複数相の固定子巻線と、前記回転子の回転位置を検出するための複数のホール素子と、前記複数のホール素子の出力から複数相の位置信号を生成する位置信号合成手段と、直流電源から可変出力の直流電圧を得る電圧変換手段と、前記電圧変換手段の出力端子対の一方と前記固定子巻線の各相の給電端子との間の電流路を形成する複数のトランジスタを含む第１の駆動トランジスタ群と、前記固定子巻線への電流供給を指令する指令信号及び前記位置信号合成手段の出力に応じて前記第１の駆動トランジスタ群に流れる電流を分配制御する第１の分配制御手段と、前記電圧変換手段の出力端子対の他方と前記固定子巻線の各相の給電端子との間の電流路を形成する複数のトランジスタを含む第２の駆動トランジスタ群と、前記位置信号合成手段の出力に応じて前記第１の駆動トランジスタ群の最小動作電圧が第１の基準電圧に一致するように前記第２の駆動トランジスタ群に流れる電流を分配制御する第２の分配制御手段と、前記第２の駆動トランジスタ群の最小動作電圧が第２の基準電圧に一致するように前記電圧変換手段の出力電圧を制御する電圧制御手段とを備え、前記第１及び第２の基準電圧は、前記第１及び第２の駆動トランジスタ群においてそれぞれ固定子巻線の１相から次の相に電流切換が行われ２相に同時に電流が流れる相切換通電状態のほうが、１相にのみ電流が流れる１相通電状態より大きく、かつ、その大きさが前記回転子の回転速度に応じて変化するように構成されている。
【００１１】
このような構成により、第１の駆動トランジスタ群及び第２の駆動トランジスタ群を構成するそれぞれの複数の駆動トランジスタにおいて、駆動電流の相切換が行われている相切換期間では、対応する駆動トランジスタのエミッタ・コレクタ間の動作電圧を位置信号合成手段の出力する複数相の位置信号と回転子の回転速度に応じて高めに切換えて駆動トランジスタの飽和を防止し、その一方、駆動電流の相切換の完了している１相通電期間では、駆動電流を流している駆動トランジスタのエミッタ・コレクタ間の動作電圧をできるだけ低く設定することができる。
【００１２】
したがって、１相通電期間では駆動トランジスタでの電力損失を低く抑えることができ、一方、相切換期間では、駆動トランジスタに十分な動作電圧が与えられることから駆動電流の相切換が滑らかに行われ、モータの振動・騒音がきわめて低減される。このようにして、振動・騒音が少なく、かつ、電力効率に優れたブラシレス直流モータを実現することができる。
【００１３】
請求項２記載の発明は、請求項１記載のブラシレス直流モータにおいて、前記第１及び第２の基準電圧は、前記第１及び第２の駆動トランジスタ群においてそれぞれ固定子巻線の１相から次の相に電流切換が行われ２相に同時に流れる相切換通電状態のほうが、１相にのみ電流が流れる１相通電状態より大きく、その大きさは前記回転子の回転速度に略比例して連続的に大きくなるよう構成とした。
【００１４】
これにより、モータの高速回転にともなって生じるリップル分を小さくして、より滑らかな相切換を行うことができる。
【００１５】
請求項３記載の発明は、請求項１記載のブラシレス直流モータにおいて、前記第１及び第２の基準電圧が連続的に変化し、前記相切換通電状態では２相に流れる電流を略等しくなる時点を頂点とする三角波状に変化させる構成とした。
【００１６】
この構成では、相切換通電状態で高めに切換える第１及び第２の基準電圧を対称的な三角波状に変化させるので、固定子巻線に誘起される逆起電力の影響を低減して駆動電流の相切換動作をさらに滑らかに行うことができ、したがって、ブラシレス直流モータの駆動時の振動・騒音を一層低減することができる。
【００１７】
請求項４記載の発明は、請求項１記載のブラシレス直流モータにおいて、前記第１及び第２の基準電圧が前記固定子巻線への電流供給を指令する指令信号に応じて変化する構成とした。
【００１８】
固定子巻線への電流供給の大小変化に応じて第１及び第２の基準電圧を変えるため、駆動電流の変化にかかわらず、常に電流切換が滑らかに行われ、駆動電流の波形歪みを発生しない状態でモータを駆動することができる。その結果、電力効率に優れ、かつ振動・騒音が少ない効果が一層高まる。
【００１９】
請求項５記載の発明は、請求項１記載のブラシレス直流モータにおいて、前記位置信号合成手段は、前記複数のホール素子の各出力を増幅する複数のバッファ増幅器と、前記複数のバッファ増幅器の各出力の差を生成する複数の減算回路とから構成され、前記第１及び第２の基準電圧は、前記位置信号合成手段が出力する複数相の位置信号と前記バッファ増幅器の出力を波形整形した整形信号とから生成されるようにした。
【００２０】
これにより、簡単な回路構成で第１及び第２の基準電圧を生成することができる。
【００２１】
請求項６記載のブラシレス直流モータの発明は、複数の磁極を有する回転子と、複数相の固定子巻線と、前記回転子の回転位置を検出するための複数のホール素子と、前記複数のホール素子の出力から複数相の位置信号を生成する位置信号合成手段と、直流電源から可変出力の直流電圧を得る電圧変換手段と、前記電圧変換手段の出力端子対の一方と前記固定子巻線の各相の給電端子との間の電流路を形成する複数のトランジスタを含む第１の駆動トランジスタ群と、前記固定子巻線への電流供給を指令する指令信号及び前記位置信号合成手段の出力に応じて前記第１の駆動トランジスタ群に流れる電流を分配制御する第１の分配制御手段と、前記電圧変換手段の出力端子対の他方と前記固定子巻線の各相の給電端子との間の電流路を形成する複数のトランジスタを含む第２の駆動トランジスタ群と、前記位置信号合成手段の出力に応じて前記第１の駆動トランジスタ群の最小動作電圧が第１の基準電圧に一致するように前記第２の駆動トランジスタ群に流れる電流を分配制御する第２の分配制御手段と、前記第２の駆動トランジスタ群の最小動作電圧が第２の基準電圧に一致するように前記電圧変換手段の出力電圧を制御する電圧制御手段と、を備え、前記第１及び前記第２の基準電圧は、前記第１及び第２の駆動トランジスタ群においてそれぞれ固定子巻線の１相から次の相に電流切換が行われ２相に同時に流れる相切換通電状態のほうが、１相にのみ電流が流れる１相通電状態より大きく、かつ、少なくとも前記回転子を高速で回転させるときには、前記電圧変換手段の出力電圧の波形が略平坦になるように前記第１の基準電圧と第２の基準電圧の大きさを変化させるようにした。
【００２２】
これにより、高速回転時においても、駆動電流の相切換動作が波形歪みなしに滑らかに行われるので、振動，騒音が非常に少ないモータ駆動が実現される。
【００２３】
請求項７記載の発明では、請求項６記載のブラシレス直流モータの発明において、高速回転時における前記第１及び第２の基準電圧のレベルを低速回転時のレベルよりも高くするようにした。
【００２４】
この構成により、高速回転時においても、前記電圧変換手段の出力電圧（トランジスタ群の動作電圧）のリップル分がきわめて抑制され、平坦な波形が得られる。
【００２５】
請求項８記載の発明は、請求項６のブラシレス直流モータの発明において、前記第１及び第２の基準電圧が連続的に変化し、前記相切換通電状態では２相に流れる電流が略等しくなる時点を頂点とする三角波状に変化する構成とした。
【００２６】
この三角波状の基準電圧のレベルを最適化することによって、固定子巻線に生じる逆起電力の影響を低減して、なめらかな相切換を行うことができる。
【００２７】
請求項９記載の発明は、請求項６記載のブラシレス直流モータの発明において、前記第１及び第２の基準電圧が前記固定子巻線への電流供給を指令する指令信号に応じて変化する構成とした。
【００２８】
これにより、固定子巻線への電流供給の大小変化に応じて第１及び第２の基準電圧を変えるため、駆動電流の変化にかかわらず、常に電流切換が滑らかに行われ、駆動電流の波形歪みを発生しない状態でモータを駆動することができる。
【００２９】
請求項１０記載の発明は、請求項６記載のブラシレス直流モータの発明において、前記位置信号合成手段は、前記複数のホール素子の各出力を増幅する複数のバッファ増幅器と、前記複数のバッファ増幅器の各出力の差を生成する複数の減算回路とから構成され、前記第１及び第２の基準電圧は、前記位置信号合成手段が出力する複数相の位置信号と前記バッファ増幅器の出力を波形整形した整形信号とから生成される構成とした。
【００３０】
これにより、簡単な回路構成によって第１及び第２の基準電圧を発生することができる。
【００３１】
請求項１１記載のブラシレス直流モータの駆動制御方法の発明では、複数のホール素子から出力される回転子の回転位置を示す信号に基づいて複数相の位置信号を生成し、その位置信号を用いて、固定子巻線の２相に同時に電流が流れる相切換状態のときにその他の状態に比べて電圧値が増大する第１及び第２の基準電圧を生成し、その第１及び第２の基準電圧をそれぞれ第１及び第２のオペアンプの非反転端子に入力し、その第１及び第２のオペアンプの負帰還ループに前記固定子巻線に給電するための給電端子を含めることにより前記給電端子の電圧を前記第１及び第２の基準電圧に基づいて制御し、これにより、前記給電端子を介して前記固定子巻線に電流を供給する第１及び第２の駆動トランジスタ群における所望の動作電圧を確保するようにした。
【００３２】
これにより、固定子巻線の相切換タイミングにおいて駆動トランジスタ群の必要な（所望の）動作電圧が確保されて、滑らかな相切換が行え、また、電力損失の低減も実現される。
【００３３】
請求項１２記載の発明は、請求項１１のブラシレス直流モータの駆動制御方法の発明において、前記第１及び第２の基準電圧の生成に際し、モータの回転速度に応じて電圧値を変化させるようにした。
【００３４】
これにより、高速回転時でもトランジスタの電流増幅率の低下を防止することができる。
【００３５】
【発明の実施の形態】
以下、本発明によるブラシレス直流モータの具体的な実施形態について、図面を参照しながら説明する。
【００３６】
図１に本発明の実施形態によるブラシレス直流モータの回路構成を示す。
【００３７】
図１において、２７は複数の磁極を有する永久磁石回転子、１１，１２，１３は回転子２７との間に所定の空隙ができるように設けられた固定子巻線、５ａは第１の駆動トランジスタ群、５ｂは第２の駆動トランジスタ群、２０は直流電源、４は直流電源２０から可変出力の直流電圧を得るスイッチング制御方式の電圧変換回路である。
【００３８】
第１の駆動トランジスタ群５ａは３個のＮＰＮ型の駆動トランジスタ２１，２２，２３からなり、各駆動トランジスタ２１，２２，２３はそれぞれ固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃと電圧変換回路４の負極側端子（ＧＮＤ）との間の電流路に介装されている。また第２の駆動トランジスタ群５ｂは３個のＰＮＰ型の駆動トランジスタ２４，２５，２６からなり、各駆動トランジスタ２４，２５，２６はそれぞれ電圧変換回路４の正極側端子と固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃとの間の電流路に介装されている。
【００３９】
図１左端に位置する１，２，３は、回転子２７との間に所定の空隙ができるように配置された３個のホール素子である。３０は、３個のホール素子１，２，３の直流電源、３１，３２，３３はバッファ増幅器であり、各ホール素子１，２，３の差動出力に比例した出力Ｈ１，Ｈ２，Ｈ３を出力する。４１，４２，４３は減算回路である。
【００４０】
減算回路４１は、バッファ増幅器３１の出力Ｈ１と、バッファ増幅器３３の出力Ｈ３とを入力し、これらの差（Ｈ１−Ｈ３）に比例する電流Ｉｐ１を出力する。減算回路４２は、バッファ増幅器３２の出力Ｈ２とバッファ増幅器３１の出力Ｈ１とを入力し、これらの差（Ｈ２−Ｈ１）に比例する電流Ｉｐ２を出力する。減算回路４３は、バッファ増幅器３３の出力Ｈ３とバッファ増幅器３２の出力Ｈ２とを入力し、これらの差（Ｈ３−Ｈ２）に比例する電流Ｉｐ３を出力する。各出力電流Ｉｐ１，Ｉｐ２，Ｉｐ３は３相の位置信号となる。バッファ増幅器３１，３２，３３と減算回路４１，４２，４３とで位置信号合成回路４０が構成されている。
【００４１】
減算回路４１，４２，４３は、それぞれ３つの出力電流が得られるように構成されている。つまり、電流信号Ｉｐ１，Ｉｐ２，Ｉｐ３、これらの電流信号と同極性の電流信号Ｉｐ１’，Ｉｐ２’，Ｉｐ３’、及び極性を反転した電流信号Ｉｐ１”，Ｉｐ２”，Ｉｐ３”の３種類の出力電流が得られる。
【００４２】
そのうち、電流信号Ｉｐ１，Ｉｐ２，Ｉｐ３は３相の位置信号に相当し、ダイオード５４，５５，５６により負極性側のみが取り出されて電流ｇ，ｉ，ｅとなり、第１の分配回路６ａに入力される。また、分岐した出力電流Ｉｐ１，Ｉｐ２，Ｉｐ３は、ダイオード５１，５２，５３により正極性側のみが取り出されて電流ｄ，ｆ，ｈとなり、第２の分配回路６ｂに入力される。
【００４３】
駆動トランジスタ２１，２２，２３の各ベースには、第１の分配回路６ａによって生成された３相の電流信号ｇ’，ｉ’，ｅ’がそれぞれ供給され、駆動トランジスタ２１，２２，２３の電流を制御する。同様に、駆動トランジスタ２４，２５，２６の各ベースには、第２の分配回路６ｂによって生成された３相の電流信号ｄ’，ｆ’，ｈ’がそれぞれ供給され、駆動トランジスタ２４，２５，２６の電流を制御する。ＮＰＮ型トランジスタ２１，２２，２３のベースには流し込む方向の電流が加えられ、ＰＮＰ型トランジスタ２４，２５，２６のベースには引き出す方向の電流が加えられる。
【００４４】
図１中、５７は電流検出抵抗であり、３相の固定子巻線１１，１２，１３に流れる電流を電圧に変換する。３６は第１の比較制御回路であり、指令端子５０に入力される指令信号と電流検出抵抗５７に得られた電圧とを比較する。その結果得られた制御信号ＣＬは第１の分配回路６ａに与えられ、入力された位置信号ｇ，ｉ，ｅの大きさを制御して電流信号ｇ’，ｉ’，ｅ’を生成する。これらの電流信号ｇ’，ｉ’，ｅ’が駆動トランジスタ２１，２２，２３の電流を制御することにより、３相の固定子巻線１１，１２，１３に供給される電流の大きさが制御される。
【００４５】
図１において、７は第１の駆動トランジスタ群５ａを構成する駆動トランジスタ２１，２２，２３の最小動作電圧Ｌを検出する第１の動作電圧検出回路、９は第２の比較制御回路３４に基準電圧を供給する第１の基準電圧発生回路、３７はバッファ増幅器３１，３２，３３の各出力Ｈ１，Ｈ２，Ｈ３を波形整形し、整形信号Ｄ１，Ｄ２，Ｄ３を出力する整形回路である。
【００４６】
第１の基準電圧発生回路９は、減算回路４１，４２，４３のそれぞれ３つの出力電流のうちのそれぞれ１つずつの出力電流Ｉｐ１”，Ｉｐ２”，Ｉｐ３”と整形回路３７の整形信号Ｄ１，Ｄ２，Ｄ３と指令端子６０に入力される切換信号とから基準電圧Ｅ１を形成する。
【００４７】
第２の比較制御回路３４は、第１の基準電圧発生回路９が発生する第１の基準電圧Ｅ１と第１の動作電圧検出回路７が出力する最小動作電圧Ｌとを比較する。その結果、得られた制御信号ＣＵは第２の分配回路６ｂに与えられ、入力された位置信号ｄ，ｆ，ｈの大きさを制御して電流信号ｄ’，ｆ’，ｈ’を生成する。これらの電流信号ｄ’，ｆ’，ｈ’が駆動トランジスタ２４，２５，２６の電流を制御することにより、３相の固定子巻線１１，１２，１３に供給される電流の大きさが制御される。
【００４８】
図１中、８は第２の駆動トランジスタ群５ｂを構成する駆動トランジスタ２４，２５，２６の最小動作電圧Ｕを検出する第２の動作電圧検出回路であり、１０は電圧変換回路４に対する電圧制御回路３５に第２の基準電圧Ｅ２を供給する第２の基準電圧発生回路である。第２の基準電圧発生回路１０は、減算回路４１，４２，４３のそれぞれ３つの出力電流のうちのそれぞれ１つずつの出力電流Ｉｐ１’，Ｉｐ２’，Ｉｐ３’と整形回路３７の整形信号Ｄ１，Ｄ２，Ｄ３と指令端子６０に入力される切換信号とから基準電圧Ｅ２を生成する。
【００４９】
電圧制御回路３５は第２の基準電圧発生回路１０が発生する基準電圧Ｅ２と第２の動作電圧検出回路８に得られた最小動作電圧Ｕとを比較し、制御信号ＣＳを電圧変換回路４に出力する。電圧変換回路４は、直流電源２０の正極端子から固定子巻線１１，１２，１３に至る給電路に直列に挿入され、電圧制御回路３５の制御信号ＣＳに応じて電圧変換回路４の出力電圧ＶＭを制御するように構成されている。
【００５０】
電圧変換回路４は、直流電源２０の正極端子から固定子巻線１１，１２，１３に至る給電路に直列に挿入された給電制御用スイッチングトランジスタ１０１と、電圧制御回路３５からの制御信号ＣＳに基づいてスイッチングトランジスタ１０１をオン・オフ制御するスイッチング制御回路１００と、環流ダイオード１０５と、インダクタンスコイル１０６と、平滑コンデンサ１０７によって構成されている。
【００５１】
電圧制御回路３５には、第２の動作電圧検出回路８により得られた最小動作電圧Ｕに応じた制御信号ＣＳを生成する。スイッチング制御回路１００はこの制御信号ＣＳに対応したパルス信号によってスイッチングトランジスタ１０１をオン・オフ制御する。これによって、電圧変換回路４は直流電源２０の電圧ＶＳを出力電圧ＶＭに変換して出力し、第２の駆動トランジスタ群５ｂに供給する。なお、スイッチング制御回路１００は、例えば２００ｋＨｚの三角波電圧信号を発生する三角波発生回路と、電圧制御回路３５の制御信号ＣＳを三角波電圧信号と比較するコンパレータなどの周知の回路を用いて構成することもできる。
【００５２】
このような構成によれば、位置信号合成回路４０の出力する位置信号により第１の駆動トランジスタ群５ａと第２の駆動トランジスタ群５ｂとがそれぞれ分配制御され、固定子巻線１１〜１３に流れる電流の相切換が順次に行われ、回転子２７が回転駆動される。
【００５３】
このとき、比較制御回路（オペアンプ）３４の非反転端子に第１の基準電圧発生回路９が発生する第１の基準電圧Ｅ１が入力され、比較制御回路３４の反転端子に第１の動作電圧検出回路７が出力する最小動作電圧Ｌが入力されることにより、比較制御回路３４の出力端，第２の分配回路６ｂ，第２の駆動トランジスタ群５ｂ，第１の動作電圧検出回路７を介する負帰還制御ループが形成され、比較制御回路３４の非反転端子と反転端子とは仮想接地されるため、第１の駆動トランジスタ群５ａのエミッタ・コレクタ間の動作電圧（つまり、各トランジスタ２１〜２３のコレクタ電圧）が第１の基準電圧発生回路９の出力する基準電圧Ｅ１に等しくなるように第２の駆動トランジスタ群に流れる電流が制御されることになる。
【００５４】
同様に、電圧制御回路（オペアンプ）３５の非反転端子には第２の基準電圧Ｅ２が供給され、電圧制御回路３５の反転端子には第２の動作電圧検出回路８が出力する最小動作電圧Ｕが入力されることにより、電圧制御回路３５の出力端，電圧変換回路４，第２の駆動トランジスタ群５ｂ，第２の動作電圧検出回路８を介して負帰還制御ループが形成され、電圧制御回路３５の非反転端子と反転端子とは仮想接地されることから、第２の駆動トランジスタ群５ｂのエミッタ・コレクタ間の動作電圧（つまり、各トランジスタ２４〜２６のコレクタ電圧）が第２の基準電圧発生回路１０の出力する基準電圧Ｅ２に等しくなるように電圧変換回路４の直流出力電圧が制御されることになる。
【００５５】
そして、第１の駆動トランジスタ群５ａと第２の駆動トランジスタ群５ｂのエミッタ・コレクタ間の動作電圧を位置信号合成回路４０の出力する複数相の位置信号と回転子２７の回転速度に応じて変化させる。すなわち、第１の駆動トランジスタ群５ａ及び第２の駆動トランジスタ群５ｂを構成するそれぞれの複数の駆動トランジスタにおいて、駆動電流の相切換が行われている「相切換期間」では対応する駆動トランジスタのエミッタ・コレクタ間の動作電圧を位置信号合成回路４０の出力する複数相の位置信号と回転子の回転速度に応じて高めに切り換え、逆起電力の影響による駆動トランジスタ群５ａ，５ｂの動作電圧不足を解消して、滑らかな駆動電流の相切換を実現する。
【００５６】
一方、駆動電流の相切換の完了している「１相通電期間」では、駆動電流を流している駆動トランジスタのエミッタ・コレクタ間の動作電圧をできるだけ低く設定して、駆動トランジスタの電力損失を低く抑える。このようにして、図１の構成によって、オーバーラップ駆動における電力損失を抑制しつつ、滑らかな相切換を行って、電力効率に優れ、かつ振動，騒音が少ないブラシレス直流モータが実現される。
【００５７】
次に、図１における第１の動作電圧検出回路７の具体的な回路例を図３を用いて説明する。
【００５８】
図３において、８１，８２，８３，８４はダイオードであり、それぞれのアノード端子が共通接続され、ダイオード８１，８２，８３のカソード端子はそれぞれ３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃに接続されている。８５は抵抗であり、その一端は接地され、他端にダイオード８４のカソード端子が接続されている。８６は定電流源であり、ダイオード８１，８２，８３，８４のアノード共通端子に一定電流を供給している。８７はこの第１の動作電圧検出回路７の出力端子である。電流給電端子Ａ，Ｂ，Ｃに接続されている３個のダイオード８１，８２，８３のうちカソード電位の最も低いダイオードがオンになると、ダイオードのアノード共通端子の電位はオン状態のダイオードの順方向電圧分だけカソード電位より高くなる。定電流源８６の出力電流はダイオード８４を介して抵抗８５にも供給される。したがって、抵抗８５にはアノード共通端子の電位よりダイオードの順方向電圧分だけ下降した電圧が発生する。したがって、３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃのうち最小の電圧である最小動作電圧Ｌが第１の動作電圧検出回路７の出力端子８７から出力される。
【００５９】
つぎに、図１における第２の動作電圧検出回路８の具体的な回路例を図４に示す。図４において、９１，９２，９３はダイオードであり、それぞれのカソード端子が共通接続されている。ダイオード９１，９２，９３のアノード端子はそれぞれ３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃに接続されている。９４はＰＮＰ型のトランジスタであり、エミッタは抵抗９６を介してスイッチング制御方式の電圧変換回路４の出力電圧ＶＭに接続され、コレクタは抵抗９５を介して接地されている。
【００６０】
トランジスタ９４のベースはダイオード９１，９２，９３の共通接続されたカソード端子に接続されている。９７は定電流源であり、ダイオード９１，９２，９３のカソード共通端子とトランジスタ９４のベースから一定電流を引き出している。９８はこの第２の動作電圧検出回路８の出力端子である。
【００６１】
電流給電端子Ａ，Ｂ，Ｃに接続されている３個のダイオード９１，９２，９３のうち、アノード電位の最も高いダイオードだけがオンになると、ダイオード９１，９２，９３のカソード共通端子の電位はオン状態のダイオードの順方向電圧分だけアノード電位より低くなる。トランジスタ９４のベースはダイオード９１，９２，９３のカソード共通端子に接続され、トランジスタ９４のエミッタ・ベース間の電圧はオン状態のダイオード順方向電圧にほぼ等しいので、トランジスタ９４のエミッタ電位ＶＥは電流給電端子Ａ，Ｂ，Ｃのうち最も高い電位とほぼ等しくなる。
【００６２】
抵抗９６の一端は電圧変換回路４の出力電位ＶＭに接続されているので、抵抗９６には電位差（ＶＭ−ＶＥ）に応じた電流が流れ、この電流とほぼ等しい電流がトランジスタ９４のコレクタに流れる。したがって、抵抗９５と抵抗９６の抵抗値を等しく選べば抵抗９５の両端には、抵抗９６の両端と同じ（ＶＭ−ＶＥ）の電位差を発生する。したがって、電圧変換回路４の出力電圧ＶＭと３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃのうちの最も高い電位ＶＥとの差（ＶＭ−ＶＥ）、すなわち電流給電端子Ａ，Ｂ，Ｃのうち電圧変換回路４の出力電圧ＶＭとの差が最も小さい最小動作電圧Ｕが第２の動作電圧検出回路８の出力端子９８から出力される。
【００６３】
図１において、第１の分配回路６ａは１種の乗算器で構成されており、入力された位置信号ｇ，ｉ，ｅを第１の比較制御回路３６の制御信号ＣＬに応じて大きさを変化させた電流信号ｇ’，ｉ’，ｅ’を出力する。これらの３相の電流信号ｇ’，ｉ’，ｅ’は、第１の駆動トランジスタ群５ａを構成する駆動トランジスタ２１，２２，２３の各ベースに与えられ、駆動トランジスタ２１，２２，２３の電流を制御する。第１の比較制御回路３６は指令端子５０に入力される指令信号と電流検出抵抗５７に得られた電圧とを比較し、得られた制御信号ＣＬを第１の分配回路６ａに与える。このようにして、３相の固定子巻線１１，１２，１３に供給される電流の大きさは、指令端子５０に入力される指令信号に応じて制御される。
【００６４】
図１において、第２の分配回路６ｂも１種の乗算器で構成されている。第２の分配回路６ｂに入力された位置信号ｄ，ｆ，ｈは、第２の比較制御回路３４の出力である制御信号ＣＵに応じて大きさが変えられ、電流信号ｄ’，ｆ’，ｈ’が出力される。３相の電流信号ｄ’，ｆ’，ｈ’は、第２の駆動トランジスタ群５ｂを構成する駆動トランジスタ２４，２５，２６の各ベースに与えられ、駆動トランジスタ２４，２５，２６の電流を制御する。
【００６５】
第２の比較制御回路３４は第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第１の動作電圧検出回路７により得られた最小動作電圧Ｌとを比較し、その結果である制御信号ＣＵを第２の分配回路６ｂに出力する。第２の分配回路６ｂが出力する電流信号ｄ’，ｆ’，ｈ’は駆動トランジスタ２４，２５，２６のベースに入力され、第２の駆動トランジスタ群５ｂの出力電流を制御する。この結果、３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃの最小電圧が基準電圧Ｅ１に等しくなるように制御される。
【００６６】
同様にして、電圧制御回路３５は、第２の基準電圧発生回路１０が発生する基準電圧Ｅ２と第２の動作電圧検出回路８で得られた最小動作電圧Ｕとを比較し、その結果である制御信号ＣＳを電圧変換回路４のスイッチング制御回路１００に出力する。スイッチング制御回路１００はスイッチングトランジスタ１０１を制御して直流電源２０の出力電圧ＶＳを調整し、出力電圧ＶＭとして第２の駆動トランジスタ群５ｂに出力する。したがって、出力電圧ＶＭと３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃの電圧差が第２の基準電圧Ｅ２に等しくなるように制御される。すなわち、第２のトランジスタ群５ｂを構成する駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の最小動作電圧が基準電圧Ｅ２に等しくなるように制御される。
【００６７】
図２は、上述のようなブラシレス直流モータが定常回転状態にあるときの位置信号合成回路４０の動作に関する各部の信号波形を示している。図２（１）は、固定子巻線１１，１２，１３に誘起される逆起電力波形ａ，ｂ，ｃを示し、図２（２）はホール素子１，２，３の差動出力をバッファ増幅器３１，３２，３３で増幅した後の出力波形Ｈ１，Ｈ２，Ｈ３を示す。出力波形Ｈ１，Ｈ２，Ｈ３はそれぞれ１２０度ずつ位相がずれている。また、出力波形Ｈ１，Ｈ２，Ｈ３は、それぞれの逆起電力波形ａ，ｂ，ｃに対して位相が３０度ずつ進んでいる。
【００６８】
図２（３）は、減算回路４１，４２，４３の出力電流波形Ｉｐ１，Ｉｐ２，Ｉｐ３であり、３相の位置信号となる。図２（４）は、減算回路４１，４２，４３の出力電流Ｉｐ１’，Ｉｐ２’，Ｉｐ３’の負極性側をダイオード５１，５２，５３でカットした電流波形ｄ，ｆ，ｈを示し、図２（５）は、出力電流Ｉｐ１，Ｉｐ２，Ｉｐ３の極性を反転した電流信号Ｉｐ１”，Ｉｐ２”，Ｉｐ３”の正極性側をダイオード５４，５５，５６でカットした電流波形ｇ，ｉ，ｅを示す。図２（６），（７），（８）は、バッファ増幅器３１，３２，３３の出力Ｈ１，Ｈ２，Ｈ３を波形整形した整形信号Ｄ１，Ｄ２，Ｄ３をそれぞれ示す。整形信号Ｄ１，Ｄ２，Ｄ３の立ち上がりエッジはバッファ増幅器３１，３２，３３の各出力Ｈ１，Ｈ２，Ｈ３の立ち上がり側のゼロクロス点に対応し、整形信号Ｄ１，Ｄ２，Ｄ３の立ち下がりエッジは各出力Ｈ１，Ｈ２，Ｈ３の立ち下がり側のゼロクロス点に対応している。
【００６９】
以上のような信号処理により得られた信号で本発明のブラシレス直流モータを駆動したときの各部の信号波形を図５に示す。また、比較のために、従来のブラシレス直流モータにおける同様の信号波形を図６及び図７に示す。
【００７０】
図６は、従来のブラシレス直流モータにおけるつぎの問題を説明するために用いられる。基準電圧Ｅ１及びＥ２を十分大きく設定したとき、固定子巻線１１，１２，１３に流れる駆動電流Ｉａ，Ｉｂ，Ｉｃは相切換期間において滑らかに変化する歪みのない台形波状の電流となる。しかしその反面、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧を大きく設定することになるので各駆動トランジスタでの電力損失が大きくなる。
【００７１】
一方、図７は、従来のブラシレス直流モータにおけるつぎの問題を説明するために用いられる。電力損失を抑えるために基準電圧Ｅ１及びＥ２を十分小さい値Ｅ１’，Ｅ２’に設定したときは、駆動トランジスタが飽和領域で動作することになり、エミッタ・コレクタ間の動作電圧が不足するため、固定子巻線１１，１２，１３に流れる駆動電流Ｉａ，Ｉｂ，Ｉｃが相切換期間で歪みを生じるようになる。
【００７２】
図６は、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２を十分大きな一定電圧に設定したときの各部の信号波形を示している。
【００７３】
図６において、ａ，ｂ，ｃは固定子巻線１１，１２，１３に誘起される逆起電力であり、ＶＡ，ＶＢ，ＶＣは３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃの電圧波形である。また、ｇ’，ｉ’，ｅ’は第１の分配回路６ａから第１の駆動トランジスタ群５ａを構成する駆動トランジスタ２１，２２，２３のベースに流し込まれる台形波状の３相の電流信号であり、ｄ’，ｆ’，ｈ’は第２の駆動トランジスタ群５ｂを構成する駆動トランジスタ２４，２５，２６のベースから第２の分配回路６ｂへ引き出される台形波状の３相の電流信号である。Ｉａ，Ｉｂ，Ｉｃは３相の固定子巻線１１，１２，１３に通電される台形波状の駆動電流である。
【００７４】
駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６はそれぞれ電気特性が揃ったトランジスタを使用するので、基準電圧Ｅ１及びＥ２の大きさを十分大きく設定した場合は、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧も十分大きいので、それぞれのトランジスタの電流増幅率（ｈｆｅ）は十分に大きくばらつきも少ない。したがって、３相の固定子巻線１１，１２，１３の駆動電流Ｉａ，Ｉｂ，Ｉｃは、駆動トランジスタ２１，２２，２３のベースに入力される台形波状の３相の電流信号ｇ’，ｉ’，ｅ’及び駆動トランジスタ２４，２５，２６のベースに入力される台形波状の３相の電流信号ｄ’，ｆ’，ｈ’を等しく電流増幅することができる。その結果、歪みのない正確な台形波状の駆動電流Ｉａ，Ｉｂ，Ｉｃを３相の固定子巻線１１，１２，１３に供給することができる。
【００７５】
図６に示す期間（１）においては、ベースから引き出される電流信号ｄ’が大きいので駆動トランジスタ２４はオンになる。これに対して、ベースから引き出される電流信号ｆ’，ｈ’は零であるので駆動トランジスタ２５，２６はオフとなる。また、ベースに流し込まれる電流信号ｇ’は零であるので駆動トランジスタ２１はオフとなる。このように、縦続接続された駆動トランジスタ２４，２１の同時オンが防止される。
【００７６】
そして、ベースに流し込まれる電流信号ｉ’が次第に減少する駆動トランジスタ２２のオン状態は次第に減少し、ベースに流し込まれる電流信号ｅ’が次第に増加する駆動トランジスタ２３のオン状態は次第に増加する。そして一対の駆動トランジスタ２２，２３の総合導通量は一定に保たれる。したがって、駆動トランジスタ２４から固定子巻線１１に流し込まれた電流Ｉａは中性点ｏで固定子巻線１２，１３に分流され、固定子巻線１２には電流Ｉｂが流れ、固定子巻線１３には電流Ｉｃが流れる。固定子巻線１２，１３に流れる駆動電流Ｉｂ，Ｉｃは駆動トランジスタ２２，２３を介して引き出される。
【００７７】
図６の期間（１）において、第２の駆動トランジスタ群５ｂを構成する３個の駆動トランジスタ２４，２５，２６のうち、オンとなっているのは駆動電流Ｉａを流す駆動トランジスタ２４のみであり、この駆動トランジスタ２４については１相通電期間Ｔ１となっている。また、第１の駆動トランジスタ群５ａを構成する３個の駆動トランジスタ２１，２２，２３のうち、２つの駆動トランジスタ２２，２３がオンとなっていて、駆動電流Ｉｂ，Ｉｃの相切換が行われているので、これらの駆動トランジスタ２２，２３については、相切換期間Ｔ２となっている。
【００７８】
また、図６の期間（２）においては、ベースから引き出される電流信号ｄ’が次第に減少するので駆動トランジスタ２４のオン状態が次第に低下し、固定子巻線１１に流し込まれる駆動電流Ｉａは次第に減少する。一方、ベースから引き出される電流信号ｆ’が次第に増加するので駆動トランジスタ２５のオン状態が次第に増大し、固定子巻線１２に流し込まれる駆動電流Ｉｂは次第に増加する。そして２つの駆動電流の合計（Ｉａ＋Ｉｂ）は一定である。固定子巻線１１，１２へ駆動トランジスタ２４，２５を介して流し込まれる駆動電流Ｉａ，Ｉｂは中性点ｏで合流し、固定子巻線１３には駆動電流Ｉｃ（＝Ｉａ＋Ｉｂ）が流れる。この駆動電流Ｉｃは駆動トランジスタ２３を介して引き出される。
【００７９】
期間（２）において、第１の駆動トランジスタ群５ａを構成する３個の駆動トランジスタ２１，２２，２３のうち、オンとなっているのは駆動電流Ｉｃを流す駆動トランジスタ２３のみであり、この駆動トランジスタ２３については１相通電期間Ｔ１となっている。また、第２の駆動トランジスタ群５ｂを構成する３個の駆動トランジスタ２４，２５，２６のうち、２つの駆動トランジスタ２４，２５がオンとなっていて、駆動電流Ｉａ，Ｉｂの相切換が行われているので、これらの駆動トランジスタ２４，２５については相切換期間Ｔ２となっている。
【００８０】
期間（１），（２）以外の期間においても同様の動作が行われる。
【００８１】
以上のように、第１の基準電圧Ｅ１と第２の基準電圧Ｅ２を十分大きく設定した場合は、各駆動トランジスタのエミッタ・コレクタ間の動作電圧も十分大きくそれぞれの電流増幅率（ｈｆｅ）が十分に大きいので、３相の固定子巻線１１，１２，１３に対して相切換期間Ｔ２においても切り換えが滑らかな歪みのない台形波状の駆動電流Ｉａ，Ｉｂ，Ｉｃを供給することができる。
【００８２】
しかしながら、基準電圧Ｅ１と基準電圧Ｅ２の大きさを十分大きく設定し、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧を大きく設定した場合、駆動トランジスタでの電力損失が大きくなるという問題がある。
【００８３】
そこで、モータ駆動の電力効率を高めるためには、つぎに述べるように、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧をできるだけ小さく設定する必要がある。
【００８４】
図７は、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２の大きさを十分小さい電圧Ｅ１’，Ｅ２’に設定したときの各部の信号波形を示している。
【００８５】
図７において、ａ，ｂ，ｃは固定子巻線１１，１２，１３に誘起される逆起電力であり、図６と同一の波形である。ＶＡ，ＶＢ，ＶＣは３相の固定子巻線１１，１２，１３の電流給電端子Ａ，Ｂ，Ｃの電圧波形を示し、それぞれの電圧の値は図６に比べて低くなっている。Ｉａ，Ｉｂ，Ｉｃは、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２を小さい電圧に設定したときの３相の固定子巻線１１，１２，１３に供給されるほぼ台形波状の駆動電流である。
【００８６】
図７に示す期間（１）において、固定子巻線１１に駆動トランジスタ２４から流し込まれる電流Ｉａは、図６と同様に一定の電流である。一方、固定子巻線１１に流し込まれた電流Ｉａが中性点ｏで固定子巻線１２，１３に分流し、固定子巻線１２（電流Ｉｂ）から固定子巻線１３（電流Ｉｃ）へ電流の相切換が行われるとき、固定子巻線１２，１３に流れる電流を制御する駆動トランジスタ２２，２３は、基準電圧Ｅ１’の大きさを十分小さく設定しているため、飽和領域で動作している。したがって、駆動トランジスタ２２，２３の電流増幅率（ｈｆｅ）は、トランジスタのエミッタ・コレクタ間の動作電圧（図７のＶＡ，ＶＢ，ＶＣにほぼ等しい）に依存する。その結果、固定子巻線１２，１３に流れる駆動電流Ｉｂ，Ｉｃは、電流切換が滑らかに行われないことに起因する波形歪みを生ずる。すなわち、駆動トランジスタ２４についての１相通電期間Ｔ１では駆動電流Ｉａに歪みは発生しないが、駆動トランジスタ２２，２３についての相相切換期間Ｔ２においては駆動電流Ｉｂ，Ｉｃに歪みが発生する。
【００８７】
同様に、図７に示す期間（２）においては、固定子巻線１１，１２へそれぞれ駆動トランジスタ２４，２５から流し込まれる駆動電流Ｉａ，Ｉｂの合計（Ｉａ＋Ｉｂ）は一定であり、これらの電流Ｉａ，Ｉｂは中性点ｏで合流し、固定子巻線１３に電流Ｉｃ（＝Ｉａ＋Ｉｂ）が流れる。この電流Ｉｃは固定子巻線１３から駆動トランジスタ２３を介して引き出される。
【００８８】
図７の期間（２）では、固定子巻線１３から駆動トランジスタ２３を介して引き出される電流Ｉｃは、図６と同様に一定の電流波形である。一方、固定子巻線１１（駆動電流Ｉａ）から固定子巻線１２（駆動電流Ｉｂ）へ電流の相切換が行われるときは、固定子巻線１１，１２に流れる電流を制御する駆動トランジスタ２４，２５のエミッタ・コレクタ間の動作電圧は、基準電圧Ｅ２’の大きさを十分小さく設定しているため、駆動トランジスタ２４，２５は、期間（２）においてはトランジスタの飽和領域で動作している。したがって、駆動トランジスタ２４，２５の電流増幅率（ｈｆｅ）は、トランジスタのエミッタ・コレクタ間の動作電圧（図７のＶＭ−ＶＡ，ＶＭ−ＶＢにほぼ等しい）に依存する。その結果、固定子巻線１１，１２に流れるそれぞれの駆動電流Ｉａ，Ｉｂは、電流切換が滑らかに行われず、駆動電流Ｉａ，Ｉｂは波形歪みを発生する。すなわち、駆動トランジスタ２３についての１相通電期間Ｔ１では駆動電流Ｉｃに歪みは発生しないが、駆動トランジスタ２４，２５についての相切換期間Ｔ２においては駆動電流Ｉａ，Ｉｂに歪みが発生する。
【００８９】
期間（１），（２）以外の期間においても同様の動作が行われる。すなわち、電力損失を抑えるために基準電圧Ｅ１及び基準電圧Ｅ２を十分小さく設定したときは、駆動トランジスタが飽和領域で動作することになり、エミッタ・コレクタ間の動作電圧が不足するため、固定子巻線１１，１２，１３に流れる駆動電流Ｉａ，Ｉｂ，Ｉｃが相切換期間Ｔ２において歪みを生じ、このような状態でモータを駆動すると振動・騒音を発生する。
【００９０】
このような問題を解決するために、本発明のブラシレス直流モータでは、図５に示すような各部の信号波形が得られるように制御する。つまり、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２の大きさを、固定子巻線１１，１２，１３に誘起される逆起電力ａ，ｂ，ｃのタイミングに同期して連続的に変化させるように構成している。
【００９１】
図５に示すように、第１の基準電圧発生回路９が発生する基準電圧Ｅ１は、逆起電力ａ，ｂ，ｃの各信号が正から負へ変化するタイミングから徐々に増大し、逆起電力ａ，ｂ，ｃのうちの２つが交叉する点を頂点としてそれ以後は徐々に減少するように変化する。一方、第２の基準電圧発生回路１０が発生する第２の基準電圧Ｅ２は、逆に逆起電力ａ，ｂ，ｃの各信号が正から負へ変化すタイミングから徐々に増大し、逆起電力ａ，ｂ，ｃのうちの２つが交叉する点を頂点としてそれ以後は徐々に減少するように変化する。
【００９２】
つぎに、本発明のブラシレス直流モータを低速及び高速で回転させたときの各部の信号波形を図８に示す。比較のために、本発明のブラシレス直流モータを低速で回転させたときの各部の信号波形図を図８（１）に示す。これは図５に示した波形図と同一で、ＶＡ，ＶＢ，ＶＣは電流給電端子Ａ，Ｂ，Ｃの電圧波形を示し、ＶＭは電圧変換回路４の出力電圧波形を示す。図８（１）において電圧変換回路４の出力電圧ＶＭのリップル分は、極めて平坦な波形となっている。図８（２）は、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２の大きさを上記の低速回転時と同じ設定で、本発明のブラシレス直流モータを高速で回転させたときの各部の信号波形を示す。固定子巻線１１，１２，１３のそれぞれに誘起される逆起電力ａ，ｂ，ｃの大きさは、回転子２７の回転速度に比例して増大するので、電流給電端子Ａ，Ｂ，Ｃの電圧波形ＶＡ，ＶＢ，ＶＣも増大する。
【００９３】
その結果、電圧変換回路４の出力電圧ＶＭの大きさも増大する。ところが、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２の大きさを高速回転時にも低速回転時と同じ設定にしているため、図８（２）に示す電圧変換回路４の出力すべき出力電圧ＶＭのリップル分は、図８（１）に示す出力電圧ＶＭのリップル分に比べて増大している。なお、図８において、横軸は電気角ωｔで示しているため低速回転時と高速回転時とで波形の周期が同じように記されているが、実際は回転速度に反比例して波形の周期は短くなる。
【００９４】
電圧変換回路４は、出力電圧ＶＭをできるだけ平滑化するために、一般に、動作周波数に対してインダクタンスの大きいインダクタンスコイル１０６と、静電容量の大きな平滑コンデンサ１０７を含んで構成されるため、電圧変換回路４の出力電圧の制御帯域は低くなるため、図８（２）のＶＭに示すような出力電圧のリップルの発生には十分追従することができず、電圧変換回路４の出力電圧には位相遅れを生じ、最悪の場合、電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形の山の部分（１周期に６回）と出力電圧ＶＭの波形の谷の部分とが重なるようになる。
【００９５】
電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形の山の部分と出力電圧ＶＭの波形の谷の部分とが重なると、第１の駆動トランジスタ群５ａを構成する駆動トランジスタ２１，２２，２３及び第２の駆動トランジスタ群５ｂを構成する駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の電圧が十分確保されないためトランジスタの電流増幅作用は行われず、駆動電流Ｉａ，Ｉｂ，ＩＣに波形歪みを発生する。このような状態でモータを駆動すると振動・騒音を発生するため、従来では電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形の山の部分と出力電圧ＶＭの波形の谷の部分とが重ならないように第１の駆動トランジスタ群５ａ及び第２の駆動トランジスタ群５ｂのエミッタ・コレクタ間の動作電圧を十分な余裕を設けて高めに設定していた。その結果として、低速及び高速回転の前範囲において振動・騒音の少ない、電力効率に優れたブラシレス直流モータを実現することができなかった。
【００９６】
このような問題を解決するために、本実施の形態のブラシレス直流モータは、高速回転時には、第１及び第２の駆動トランジスタ群５ａ，５ｂにおいて、それぞれ固定子巻線の１相から次の相に電流切換が行われ２相に同時に流れる相切換通電状態のほうが、１相にのみ電流が流れる１相通電状態より大きくし、その大きさは高速回転時には低速回転時よりも大きくなるように制御する。
【００９７】
つまり、モータの回転速度に応じて、第１の基準電圧発生回路９が発生する基準電圧Ｅ１と第２の基準電圧発生回路１０が発生する基準電圧Ｅ２の大きさを高速回転時には低速回転時よりも高く設定させるように構成している。
【００９８】
モータの高速回転時において、基準電圧Ｅ１と基準電圧Ｅ２を低速回転時の設定から変更したときの各部の信号波形を図８（３）に示す。図８（３）より、出力電圧ＶＭのリップル分は極めて平坦な波形となっていることが分かる。このように基準電圧Ｅ１と基準電圧Ｅ２を低速及び高速回転時に応じて変更することにより、一般に制御帯域の低い電圧変換回路４を用いても低速及び高速回転時においても振動・騒音の少ない、電力効率に優れたブラシレス直流モータを実現することができる。
【００９９】
以下、このような基準電圧Ｅ１及び基準電圧Ｅ２を発生させる具体回路とその動作について詳しく説明する。
【０１００】
図９は、本発明のブラシレス直流モータにおける第１の基準電圧発生回路９の一例を示し、図１０は定常回転状態における各部の信号波形を示す。図９において、１１１，１１２，１１３はダイオードであり、それぞれカソード端子が共通接続され、切換回路１２０の入力端に接続されている。切換回路１２０は２つの出力端を有し、片方の出力端Ｘには抵抗１１４ａが接続され、他方の出力端Ｙには抵抗１１４ｂが接続されている。抵抗１１４ａと抵抗１１４ｂの他端はそれぞれ共通接続され、基準電圧源１１５の低めに設定された基準電圧Ｅ１’を介して接地されている。切換回路１２０は指令端子６０に入力される切換信号が”Ｌ”レベルのときは切換スイッチは出力端Ｘに接続され、切換信号が”Ｈ”レベルのときは切換スイッチは出力端Ｙに接続される。ダイオード１１１，１１２，１１３の各アノード端子は、スイッチ回路１１６，１１７，１１８の一端と接続され、スイッチ回路１１６，１１７，１１８の他端は接地されている。
【０１０１】
図９において、１２１，１２２，１２３は、２入力のアンド回路であり、片方の入力端子には、整形回路３７で得られた整形信号Ｄ１，Ｄ２，Ｄ３をそれぞれのインバータ回路１２４，１２５，１２６で反転した反転信号が入力されている。２入力のアンド回路１２１，１２２，１２３の他方の入力端子には、それぞれ整形信号Ｄ３，Ｄ１，Ｄ２が入力されている。
【０１０２】
スイッチ回路１１６，１１７，１１８は、アンド回路１２１，１２２，１２３の出力が”Ｈ”レベルのときに閉じ、”Ｌ”レベルのときに開くように構成されている。そして、ダイオード１１１，１１２，１１３の各アノード端子には、それぞれ減算回路３１，３２，３３が出力する電流信号Ｉｐ１，Ｉｐ２，Ｉｐ３の極性を反転した電流信号Ｉｐ１”，Ｉｐ２”，Ｉｐ３”が入力される。また、符号１１９は第１の基準電圧発生回路９の出力端子であり、基準電圧Ｅ１が出力される。
【０１０３】
つぎに、図９に示す第１の基準電圧発生回路９の動作を、回転子２７が定常回転している場合について、図１０の波形図を参照しながら説明する。図１０（１）は、減算回路３１，３２，３３から第１の基準電圧発生回路９に入力される電流信号波形Ｉｐ１”，Ｉｐ２”，Ｉｐ３”を示し、図１０（２），（３），（４）は、整形回路３７が出力する整形信号波形Ｄ１，Ｄ２，Ｄ３を示している。図１０（５），（６），（７）は、図９のアンド回路１２１，１２２，１２３の出力波形（２入力の論理積）を示す。図１０（８）は、第１の基準電圧発生回路９の出力端子１１９より出力される基準電圧信号波形Ｅ１を示す。
【０１０４】
スイッチ回路１１６，１１７，１１８は、図１０（５），（６），（７）に示す信号で開閉されるので、第１の基準電圧発生回路９に入力される電流信号Ｉｐ１”，Ｉｐ２”，Ｉｐ３”は、それぞれスイッチ回路１１６，１１７，１１８が開いているときのみダイオード１１１，１１２，１１３を介して切換回路１２０に流れる。
【０１０５】
切換回路１２０の指令端子６０に入力される切換信号が”Ｌ”レベルのときは、切換スイッチは出力端Ｘに接続されているので、切換回路１２０に入力された電流は抵抗１１４ａに流れる。その結果、第１の基準電圧発生回路９の出力端子１１９には、基準電圧源１１５の基準電圧Ｅ１’に、ダイオード１１１，１１２，１１３を介して通電される電流により抵抗１１４ａで発生する電圧降下分を加算した電圧が発生し、図１０（８）の実線で示すような山形の基準電圧信号波形Ｅ１が出力される。
【０１０６】
切換回路１２０の指令端子６０に入力される切換信号が”Ｈ”レベルのときは、切換スイッチは出力端Ｙに接続されるので、切換回路１２０に入力された電流は抵抗１１４ｂに流れる。今、抵抗１１４ｂの大きさを抵抗１１４ａよりも大きく選んでおくと、出力端子１１９には、基準電圧源１１５の基準電圧Ｅ１’に、ダイオード１１１，１１２，１１３を介して通電される電流により抵抗１１４ｂで発生する電圧降下分を加算した電圧が発生し、図１０（８）の点線で示すような山形の基準電圧信号波形Ｅ１が出力される。
【０１０７】
つぎに、本発明のブラシレス直流モータにおける第２の基準電圧発生回路１０の一例を図１１に示す。また、定常回転状態における各部の信号波形を図１２に示す。
【０１０８】
図１１において、１３１，１３２，１３３はダイオードであり、それぞれカソード端子が共通接続され、切換回路１４０の入力端に接続されている。切換回路１４０は２つの出力端を有し、片方の出力端Ｘには抵抗１３４ａが接続され、他方の出力端Ｙには抵抗１３４ｂが接続されている。抵抗１３４ａと抵抗１３４ｂの他端はそれぞれ共通接続され、基準電圧源１３５の低めに設定された基準電圧Ｅ２’を介して接地されている。切換回路１４０は指令端子６０に入力される切換信号が”Ｌ”レベルのときは切換スイッチは出力端Ｘに接続され、切換信号が”Ｈ”レベルのときは切換スイッチは出力端Ｙに接続される。ダイオード１３１，１３２，１３３の各アノード端子は、スイッチ回路１３６，１３７，１３８と接続され、スイッチ回路１３６，１３７，１３８を介して接地されている。１４１，１４２，１４３は２入力のアンド回路であり、片方の入力端子には、整形回路３７で得られた整形信号Ｄ１，Ｄ２，Ｄ３が入力され、他方の入力端子には、整形信号Ｄ３，Ｄ１，Ｄ２をインバータ回路１４４，１４５，１４６で反転した反転信号が入力されている。
【０１０９】
スイッチ回路１３６，１３７，１３８は、アンド回路１４１，１４２，１４３の出力によって開閉され、出力が”Ｈ”レベルのときに閉じ、”Ｌ”レベルのときに開くように構成されている。そして、ダイオード１３６，１３７，１３８の各アノード端子には、それぞれ減算回路３１，３２，３３が出力する電流信号Ｉｐ１’，Ｉｐ２’，Ｉｐ３’が入力される。１３９は第２の基準電圧発生回路１０の出力端子で、基準電圧信号Ｅ２が出力される。
【０１１０】
つぎに、図１１に示す第２の基準電圧発生回路１０の動作を、回転子２７が定常回転している場合について、図１２の波形図を参照して説明する。図１２（１）は、減算回路３１，３２，３３から第２の基準電圧発生回路１０に入力される電流信号波形Ｉｐ１’，Ｉｐ２’，Ｉｐ３’を示し、図１２（２），（３），（４）は、整形回路３７が出力する整形信号波形Ｄ１，Ｄ２，Ｄ３を示す。図１２（５），（６），（７）は、図１１のアンド回路１４１，１４２，１４３の出力波形（２入力の論理積）を示す。図１２（８）は、第２の基準電圧発生回路１０の出力端子１３９より出力される基準電圧信号波形Ｅ２を示す。スイッチ回路１３６，１３７，１３８は、図１１（５），（６），（７）に示す信号で開閉されるので、第２の基準電圧発生回路１０に入力される電流信号Ｉｐ１’，Ｉｐ２’，Ｉｐ３’は、それぞれのスイッチ回路１３６，１３７，１３８が開いているときのみダイオード１３１，１３２，１３３を介して切換回路１４０に流れる。
切換回路１４０の指令端子６０に入力される切換信号が”Ｌ”レベルのときは、切換スイッチは出力端Ｘに接続されているので、切換回路１４０に入力された電流は抵抗１３４ａに流れる。その結果、第２の基準電圧発生回路１０の出力端子１３９には、基準電圧源１３５の基準電圧Ｅ２’に、ダイオード１３１，１３２，１３３を介して通電される電流により抵抗１３４ａで発生する電圧降下分を加算した電圧が発生し、図１２（８）の実線で示すような山形の基準電圧信号波形Ｅ２が出力される。
【０１１１】
切換回路１４０の指令端子６０に入力される切換信号が”Ｈ”レベルのときは、切換スイッチは出力端Ｙに接続されるので、切換回路１４０に入力された電流は抵抗１３４ｂに流れる。今、抵抗１３４ｂの大きさを抵抗１３４ａよりも大きく選んでおくと、出力端子１３９には、基準電圧源１３５の基準電圧Ｅ２’に、ダイオード１３１，１３２，１３３を介して通電される電流により抵抗１３４ｂで発生する電圧降下分を加算した電圧が発生し、図１２（８）の点線で示すような山形の基準電圧信号波形Ｅ２が出力される。
【０１１２】
図１０（８）及び図１２（８）より明らかなように、第１の基準電圧発生回路９から出力される第１の基準電圧Ｅ１と第２の基準電圧発生回路１０から出力される第２の基準電圧Ｅ２とは位相が１８０度ずれている。
【０１１３】
図５に示す期間（１）においては、図６で説明したのと同様に、ベースから引き出す電流信号ｄ’が大きいので駆動トランジスタ２４はオンとなるのに対して、引き出す電流信号ｆ’，ｈ’は零であるので駆動トランジスタ２５，２６はオフとなる。また、ベースに流し込む電流信号ｇ’は零であるので駆動トランジスタ２１はオフとなり、縦続接続された２つの駆動トランジスタ２４，２１の同時オンを防止する。そして、ベースに流し込む電流信号ｉ’が次第に減少する駆動トランジスタ２２のオン状態は次第に低下し、流し込む電流信号ｅ’が次第に増加する駆動トランジスタ２３のオン状態は次第に増大し、２つの駆動トランジスタ２２，２３の総合導通量は一定に保たれる。したがって、固定子巻線１１には駆動トランジスタ２４より駆動電流Ｉａが流し込まれ、この駆動電流Ｉａは中性点ｏで固定子巻線１２，１３に分流される。そして、固定子巻線１２には駆動電流Ｉｂが流れ、固定子巻線１３には駆動電流Ｉｃが通電される。これらの駆動電流Ｉｂ，Ｉｃは駆動トランジスタ２２，２３を介して引き出される。
【０１１４】
期間（１）において、第２の駆動トランジスタ群５ｂを構成する３個の駆動トランジスタ２４，２５，２６のうちオンとなっているのは駆動電流Ｉａを流す１つの駆動トランジスタ２４のみであり、この駆動トランジスタ２４については１相通電期間Ｔ１となっている。この駆動トランジスタ２４についての１相通電期間Ｔ１においては、固定子巻線１１に流し込まれる駆動電流Ｉａは一定の値を保っている。この１相通電期間Ｔ１においては、第２の基準電圧発生回路１０が出力する基準電圧は、低めに設定された基準電圧Ｅ２’となり、駆動トランジスタ２４のエミッタ・コレクタ間の動作電圧が低いので電力損失は少ない。
【０１１５】
また、期間（１）において、第１の駆動トランジスタ群５ａを構成する３個の駆動トランジスタ２１，２２，２３のうち、２つの駆動トランジスタ２２，２３がオンとなっていて、駆動電流Ｉｂ，Ｉｃの相切換が行われているので、これらの駆動トランジスタ２２，２３については相切換期間Ｔ２となっている。この相切換期間Ｔ２においては、第１の基準電圧発生回路９が出力する基準電圧は、低めに設定された基準電圧Ｅ１’に山形の電圧信号が加算された高めの基準電圧Ｅ１となり、駆動トランジスタ２２，２３のエミッタ・コレクタ間の動作電圧は十分に大きい。
【０１１６】
したがって、図７の場合のように駆動トランジスタ２２，２３の電流増幅率（ｈｆｅ）がトランジスタのエミッタ・コレクタ間の動作電圧（図７のＶＢ，ＶＣにほぼ等しい）に依存するといったことはない。また、電流給電端子Ｂ，Ｃの電圧ＶＢ，ＶＣの波形が滑らかになるため、固定子巻線１２，１３に流れるそれぞれの駆動電流Ｉｂ，Ｉｃは電流切換が滑らかに行われることになり、相切換期間Ｔ２であっても波形歪みが発生しない。
【０１１７】
また、図５に示す期間（２）において、図６で説明したのと同様に、ベースから引き出される電流信号ｄ’が次第に減少するので駆動トランジスタ２４のオン状態が次第に低下し、固定子巻線１１に流し込まれる駆動電流Ｉａは次第に減少する。一方、ベースから引き出される電流信号ｆ’が次第に増加するので駆動トランジスタ２５のオン状態が次第に増大し、固定子巻線１２に流し込まれる駆動電流Ｉｂは次第に増加する。２つの駆動電流の合計（Ｉａ＋Ｉｂ）は一定である。固定子巻線１１，１２へそれぞれ駆動トランジスタ２４，２５を介して流し込まれる駆動電流Ｉａ，Ｉｂは中性点ｏで合流され、固定子巻線１３には駆動電流Ｉｃ（＝Ｉａ＋Ｉｂ）が流れ、この駆動電流Ｉｃは駆動トランジスタ２３を介して引き出される。
【０１１８】
期間（２）において、第１の駆動トランジスタ群５ａを構成する３個の駆動トランジスタ２１，２２，２３のうち、オンとなっているのは駆動電流Ｉｃを流す駆動トランジスタ２３のみであり、この駆動トランジスタ２３については１相通電期間Ｔ１となっている。この１相通電期間Ｔ１においては、固定子巻線１３に流れる駆動電流Ｉｃは一定の値を保っている。この１相通電期間Ｔ１においては、第１の基準電圧発生回路９が出力する基準電圧は、低めに設定された第１の基準電圧Ｅ１’となり、駆動トランジスタ２３でのエミッタ・コレクタ間の動作電圧が低いので電力損失は少ない。
【０１１９】
また、期間（２）において、第２の駆動トランジスタ群５ｂを構成する３個の駆動トランジスタ２４，２５，２６のうち、２つの駆動トランジスタ２４，２５がオンとなっていて、駆動電流Ｉａ，Ｉｂの相切換が行われているので、これらの駆動トランジスタ２４，２５については相切換期間Ｔ２となっている。これら駆動トランジスタ２４，２５についての相切換期間Ｔ２においては、第２の基準電圧発生回路１０が出力する基準電圧は、低めに設定された第２の基準電圧Ｅ２’に山形の電圧信号が加算された高めの第２の基準電圧Ｅ２となり、駆動トランジスタ２４，２５のエミッタ・コレクタ間の動作電圧は十分に大きなものとなる。したがって、図７の場合のように駆動トランジスタ２４，２５の電流増幅率（ｈｆｅ）がトランジスタのエミッタ・コレクタ間の動作電圧（図７のＶＭ−ＶＡ，ＶＭ−ＶＢにほぼ等しい）に依存するといったことはなく、また、電流給電端子Ａ，Ｂの電圧ＶＡ，ＶＢの波形も滑らかになる。その結果、固定子巻線１１，１２に通電されるそれぞれの駆動電流Ｉａ，Ｉｂは電流切換が滑らかに行われることになり、相切換期間Ｔ２であっても、駆動電流Ｉａ，Ｉｂには波形歪みが発生しない。
【０１２０】
期間（１），（２）以外の期間においても同様の動作が行われる。
【０１２１】
以上のように構成することにより、第１の駆動トランジスタ群５ａを構成する３個の駆動トランジスタ２１，２２，２３で、固定子巻線１１，１２，１３の駆動電流の相切換の行われる相切換期間Ｔ２においては、第１の基準電圧発生回路９から高めの第１の基準電圧Ｅ１を出力することによって駆動トランジスタ２１，２２，２３のエミッタ・コレクタ間の動作電圧を十分高く設定して飽和領域での動作を避ける一方、相切換の完了した１相通電期間Ｔ１においては、駆動トランジスタ２１，２２，２３のエミッタ・コレクタ間の動作電圧は、もともと低めに設定されていた第１の基準電圧Ｅ１’の出力に基づいて十分低く設定される。
【０１２２】
同様に、第２の駆動トランジスタ群５ｂを構成する３個の駆動トランジスタ２４，２５，２６の駆動電流の相切換の行われる相切換期間Ｔ２においては、第２の基準電圧発生回路１０から高めの第２の基準電圧Ｅ２を出力することによって駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧を十分高く設定して飽和領域での動作を避ける一方、相切換の完了した１相通電期間Ｔ１においては、駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧は、もともと低めに設定されていた第２の基準電圧Ｅ２’の出力に基づいて十分低く設定される。
【０１２３】
また、本発明のブラシレス直流モータを高速で回転させたときには、図１に示す指令端子６０には”Ｈ”レベル切換信号が入力され、切換回路１２０及び切換回路１４０の切換スイッチはそれぞれ出力端Ｙに接続されるので、第１の基準電圧発生回路９が発生する基準電圧Ｅ１及び第２の基準電圧発生回路１０が発生する基準電圧Ｅ２は、それぞれ図１０（８）及び図１２（８）に点線で示すように山形の電圧波形となり、この山形部分の大きさを、モータの高速回転時には低速回転時よりも高くするので、電圧変換回路４の出力すべき出力電圧ＶＭのリップル分は極めて平坦な波形となる。
【０１２４】
以上の説明から明らかなように、第１の基準電圧発生回路９と第２の基準電圧発生回路１０から基本的に低めに設定された基準電圧Ｅ１’と基準電圧Ｅ２’をそれぞれ出力することにより、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧を小さく設定することができるので、駆動トランジスタでの電力損失を小さく抑えることができる。しかも、高めの基準電圧Ｅ１及び高めの基準電圧Ｅ２として、固定子巻線１１，１２，１３に誘起される逆起電力ａ，ｂ，ｃのタイミングに同期して山形に変化させた信号を出力することにより、固定子巻線１１，１２，１３の駆動電流の相切換動作が波形歪みの発生なしに滑らかに行われるので、振動・騒音が非常に少ないブラシレス直流モータの駆動が可能となる。
【０１２５】
また、本発明のブラシレス直流モータを高速で回転させたときには、指令端子６０には”Ｈ”レベルの切換信号が入力され、第１の基準電圧発生回路９と基準電圧発生回路１０から基準電圧Ｅ１及び基準電圧Ｅ２それぞれの電圧波形の山形部分の大きさを、モータの高速回転時には低速回転時よりも高くして、電圧変換回路４の出力すべき出力電圧ＶＭのリップル分を極めて平坦な波形にすることができるので、低速及び高速回転時においても固定子巻線１１，１２，１３の駆動電流の相切換動作が波形歪みの発生なしに滑らかに行われるので、振動・騒音が非常に少ないブラシレス直流モータの駆動が可能となる。
【０１２６】
なお、図８（１）及び図８（３）に示したモータの低速及び高速回転における電圧変換回路４の出力すべき出力電圧ＶＭは、どちらの場合にもリップル分の極めて少ない平坦な波形となるように基準電圧Ｅ１及び基準電圧Ｅ２の電圧波形の山形部分の大きさを決定したが、モータの高速回転時のみ出力電圧ＶＭがリップル分の極めて少ない平坦な波形となるようにしてもよい。
モータが低速で回転しているときは電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形のリップル周波数は低く、電圧変換回路４の出力電圧の制御帯域よりも十分に低いので、出力電圧ＶＭは電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形のリップルに十分追従することができる。したがって、電圧波形ＶＡ，ＶＢ，ＶＣの包絡線波形のリップル周波数が電圧変換回路４の出力電圧の制御帯域よりも高くなる高速回転時のみ出力電圧ＶＭはリップル分の極めて少ない平坦な波形となるように基準電圧Ｅ１及び基準電圧Ｅ２の電圧波形の山形部分の大きさを決定してもよい。この場合は、モータの低速回転時の基準電圧Ｅ１及び基準電圧Ｅ２の電圧波形の山形部分の大きさを図５に示したＥ１，Ｅ２の波形よりも小さく設定できるので、駆動トランジスタ２１，２２，２３及び駆動トランジスタ２４，２５，２６のエミッタ・コレクタ間の動作電圧をさらに小さく設定することができるので、駆動トランジスタでの電力損失をさらに小さく抑えることができる。
【０１２７】
なお、図９に示した第１の基準電圧発生回路９及び図１１に示した第２の基準電圧発生回路１０では、切換回路１２０及び切換回路１４０の切換スイッチはモータの低速及び高速回転に応じて２段階にだけ切換えるように構成したが、モータの回転速度に応じて何段階にも切換えてもよい。さらには切換回路１２０及び切換回路１４０を設けることなしに抵抗１１４及び抵抗１３４の抵抗値を回転速度に応じて連続的に増加するように構成してもよい。
【０１２８】
また抵抗１１４及び抵抗１３４の抵抗値を固定しておいて第１の基準電圧発生回路９に入力される電流信号Ｉｐ１”，Ｉｐ２”，Ｉｐ３”及び第２の基準電圧発生回路１０に入力される電流信号波形Ｉｐ１’，Ｉｐ２’，Ｉｐ３’の大きさを回転速度に応じて連続的に増加するように構成してもよい。
【０１２９】
なお、図９に示した第１の基準電圧発生回路９及び図１１に示した第２の基準電圧発生回路１０では、低めに設定された基準電圧Ｅ１’及び基準電圧Ｅ２’の大きさは一定としたが、第１の駆動トランジスタ群５ａ及び第２の駆動トランジスタ群５ｂを構成する駆動トランジスタ２１，２２，２３，２４，２５，２６のエミッタ・コレクタ間の動作電圧を固定子巻線への電流供給を指令する指令信号に応じて変化させるように構成し、供給電流が大きくなったときには基準電圧信号Ｅ１’及び基準電圧信号Ｅ２’の大きさを増加するように構成してもよい。
【０１３０】
また、上記実施の形態では、固定子巻線１１，１２，１３から流れ出す駆動電流の合計を電流検出抵抗５７で検出し、駆動電流の合計が一定となるように制御することにより駆動電流Ｉａ，Ｉｂ，Ｉｃの波形が台形波状になるように構成したが、台形波状の駆動電流に限らず固定子巻線１１，１２，１３から流れ出す駆動電流の合計を変調（例えば、特開昭６１−１５０６９５公報参照）することにより駆動電流Ｉａ，Ｉｂ，Ｉｃの波形を正弦波状となるように構成してもよい。
【０１３１】
また、本発明は、上記実施の形態のような３相のモータに限らず、４相以上のモータにも適用することができる。
【０１３２】
【発明の効果】
以上のように、本発明のブラシレス直流モータによれば、第１の駆動トランジスタ群のエミッタ・コレクタ間の動作電圧を第１の基準電圧発生回路の出力する基準電圧に等しくなるように第２の駆動トランジスタ群の通電電流を制御し、また第２の駆動トランジスタ群のエミッタ・コレクタ間の動作電圧を第２の基準電圧発生回路の出力する基準電圧に等しくなるように電圧変換回路の直流出力電圧を制御し、第１の駆動トランジスタ群と第２の駆動トランジスタ群のエミッタ・コレクタ間の動作電圧を位置信号合成回路の出力する複数相の位置信号とホール素子の各出力を増幅するバッファ増幅器の出力を波形整形した整形信号に応じて変化させ、１相通電期間では、駆動電流を通電している駆動トランジスタのエミッタ・コレクタ間の動作電圧をできるだけ低く設定するように構成しているので、その駆動トランジスタでの電力損失を小さく抑えることができる。
【０１３３】
さらに、駆動電流の相切換の行われている相切換期間では、対応する駆動トランジスタのエミッタ・コレクタ間の動作電圧をモータの回転速度に応じて変化させ、高めに切り換えているので、固定子巻線の駆動電流の相切換動作を滑らかに行い、ブラシレス直流モータを振動・騒音の非常に少ない状態で駆動することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るブラシレス直流モータの回路図
【図２】図１のブラシレス直流モータを構成する位置信号合成回路及び整形回路の動作を説明するための各部の信号波形図
【図３】図１のブラシレス直流モータにおける第１の動作電圧検出回路の一例を示す回路図
【図４】図１のブラシレス直流モータにおける第２の動作電圧検出回路の一例を示す回路図
【図５】図１のブラシレス直流モータにおいて駆動トランジスタの動作電圧を位置信号に応じて変化させたときの動作を説明するための各部の信号波形図
【図６】従来のブラシレス直流モータにおいて電力損失が大きくなるという問題を説明するための各部の信号波形図
【図７】従来のブラシレス直流モータにおいて第１の基準電圧及び第２の基準電圧を低く設定したときに相切換期間において固定子巻線の駆動電流に波形歪みが発生する問題を説明するための各部の信号波形図
【図８】（１），（２），（３）はそれぞれ、図１のブラシレス直流モータにおいて駆動トランジスタの動作電圧を位置信号とモータの回転速度に応じて変化させたときの動作を説明するための各部の信号波形図
【図９】図１のブラシレス直流モータにおける第１の基準電圧発生回路の一例を示す回路図
【図１０】図８に示す第１の基準電圧発生回路の動作を説明するための各部の信号波形図
【図１１】図１のブラシレス直流モータにおける第２の基準電圧発生回路の一例を示す回路図
【図１２】図１０に示す第２の基準電圧発生回路の動作を説明するための各部の信号波形図
【符号の説明】
１，２，３……ホール素子
４……電圧変換回路
５ａ……第１の駆動トランジスタ群
５ｂ……第２の駆動トランジスタ群
６ａ……第１の分配制御回路
６ｂ……第２の分配制御回路
９……第１の基準電圧発生回路
１０……第２の基準電圧発生回路
１１，１２，１３……固定子巻線
２７……回転子
４０……位置信号合成回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a brushless DC motor, and more particularly, to a brushless DC motor that efficiently uses electric power supplied from a power supply.
[0002]
[Prior art]
Brushless DC motors have no mechanical contacts and therefore have a longer life and less electrical noise than DC motors with brushes. Because of this advantage, brushless DC motors are widely used in industrial equipment and video / audio equipment that require high reliability in recent years.
[0003]
In a conventional brushless DC motor, a voltage supplied from a DC power supply having a constant output voltage is variably controlled using a voltage control transistor or the like, and a voltage corresponding to, for example, a rotation speed is supplied to the motor. Therefore, the effective voltage used for driving the motor is always lower than the voltage of the DC power supply, and the difference between the DC power supply voltage and the voltage actually supplied to the motor is almost equal to the collector loss (heat loss) of the voltage control transistor. As a result, the power efficiency has been reduced.
[0004]
In order to improve the power efficiency of the brushless DC motor, several methods have been proposed for reducing the collector loss of the voltage control transistor by switching-controlling the voltage control transistor.
[0005]
In one example, the first drive transistor group forming the current path between one end of the DC power supply and the current supply terminal of the stator winding is current-controlled according to the current command and the position signal. Then, the second drive transistor group forming the current path between the other end of the DC power supply and the current supply terminal is adjusted so that the minimum operating voltage of the first drive transistor group becomes equal to a predetermined reference voltage. Control. Further, the on / off control of the switching transistor for voltage control is performed so that the operating voltage of the second driving transistor group becomes equal to a predetermined reference voltage. In this way, the voltage supplied to the motor is controlled. By performing such control, the power efficiency of the motor is significantly improved (for example, see Japanese Patent Application Laid-Open No. 58-198189).
[0006]
In the above configuration, since the differential switching is performed by applying the position signal to the base input of the differential transistor having the emitter commonly connected, the driving current of the stator winding can be switched stably. However, the drive current flowing through the stator winding has a rectangular waveform having a conduction width of approximately 120 degrees in electrical angle, and is rapidly turned on and off. For this reason, vibration and noise are easily generated.
[0007]
In order to smoothly perform the phase switching of the stator winding, there is a method of performing a so-called overlap drive in which there is a period in which current is supplied to two phases at the same time when current is switched from one phase to the next phase ( See, for example, JP-A-62-221894.
[0008]
[Problems to be solved by the invention]
In the above-described prior art, the first and second driving transistor groups are overlap-driven to improve the power efficiency (to reduce power loss) between the emitter and the collector of the first and second driving transistor groups. When the operating voltage of the transistor is reduced by reducing the remaining voltage of the transistor, the current switching is not smoothly performed this time, and the drive current waveform is distorted. When the motor is driven in this state, vibration and noise are generated (this problem Details will be described with reference to FIG. 7 in an embodiment of the invention described later). That is, it is difficult to achieve both smooth drive current phase switching and reduction in power loss.
[0009]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described conventional problems, and has as its object to provide a brushless DC motor having less vibration and noise and having excellent power efficiency.
[0010]
[Means for Solving the Problems]
The invention of a brushless DC motor according to claim 1, wherein a rotor having a plurality of magnetic poles, a stator winding of a plurality of phases, a plurality of Hall elements for detecting a rotational position of the rotor, and Position signal synthesizing means for generating a multi-phase position signal from the output of the Hall element, voltage converting means for obtaining a variable output DC voltage from a DC power supply, one of an output terminal pair of the voltage converting means and the stator winding. A first drive transistor group including a plurality of transistors forming a current path between the power supply terminals of each phase of the wire; a command signal for commanding current supply to the stator winding; A first distribution control unit that performs distribution control of a current flowing through the first drive transistor group in accordance with an output, and a second distribution control unit configured to distribute a current between the other of the output terminal pair of the voltage conversion unit and a power supply terminal of each phase of the stator winding. Form a current path between And a second driving transistor group including a plurality of transistors, and a second driving transistor group including a plurality of transistors, and a second operating transistor group configured to output a minimum operating voltage of the first driving transistor group in accordance with an output of the position signal synthesizing unit. Second distribution control means for distributing and controlling the current flowing through the driving transistor group, and controlling the output voltage of the voltage conversion means so that the minimum operating voltage of the second driving transistor group matches a second reference voltage. Voltage control means, wherein the first and second reference voltages are respectively switched from one phase of the stator winding to the next phase in the first and second drive transistor groups to form two phases. In the phase switching energized state in which the current flows at the same time, it is configured to be larger than the one-phase energized state in which the current flows only in one phase, and the magnitude changes according to the rotation speed of the rotor.
[0011]
With such a configuration, in each of the plurality of drive transistors forming the first drive transistor group and the second drive transistor group, during the phase switching period in which the drive current is switched, the corresponding drive transistor The operating voltage between the emitter and the collector is switched to a higher value in accordance with the multi-phase position signal output from the position signal synthesizing means and the rotation speed of the rotor to prevent saturation of the drive transistor, and, on the other hand, to switch the phase of the drive current. In the completed one-phase energizing period, the operating voltage between the emitter and the collector of the driving transistor that is flowing the driving current can be set as low as possible.
[0012]
Therefore, power loss in the driving transistor can be suppressed low during the one-phase energizing period. On the other hand, in the phase switching period, a sufficient operating voltage is applied to the driving transistor, so that the phase switching of the driving current is performed smoothly, Motor vibration and noise are significantly reduced. In this way, it is possible to realize a brushless DC motor with less vibration and noise and excellent power efficiency.
[0013]
According to a second aspect of the present invention, in the brushless DC motor according to the first aspect, the first and second reference voltages are respectively shifted from one phase of a stator winding in the first and second drive transistor groups. In the phase switching energized state in which the current is switched to the two phases and the two phases flow simultaneously, the phase switching energized state is larger than the one-phase energized state in which the current flows only in one phase, and the magnitude is continuously proportional to the rotation speed of the rotor. It was configured to be large in size.
[0014]
This makes it possible to reduce the amount of ripple caused by the high-speed rotation of the motor, thereby performing smoother phase switching.
[0015]
According to a third aspect of the present invention, in the brushless DC motor according to the first aspect, the first and second reference voltages are continuously changed, and the current flowing in the two phases is substantially equal in the phase switching energized state. It is configured to change in a triangular wave shape with the vertex at the top.
[0016]
In this configuration, the first and second reference voltages, which are switched higher in the phase switching energized state, are changed in a symmetrical triangular waveform, so that the effect of the back electromotive force induced in the stator winding is reduced to reduce the drive current. Can be performed more smoothly, so that the vibration and noise at the time of driving the brushless DC motor can be further reduced.
[0017]
According to a fourth aspect of the present invention, in the brushless DC motor according to the first aspect, the first and second reference voltages change in accordance with a command signal for commanding a current supply to the stator winding. .
[0018]
Since the first and second reference voltages are changed in accordance with the magnitude of the current supply to the stator winding, the current is always smoothly switched regardless of the change in the drive current, resulting in a drive current waveform distortion. It is possible to drive the motor in a state where it is not performed. As a result, the effect of being excellent in power efficiency and reducing vibration and noise is further enhanced.
[0019]
According to a fifth aspect of the present invention, in the brushless DC motor according to the first aspect, the position signal synthesizing means includes a plurality of buffer amplifiers for amplifying respective outputs of the plurality of Hall elements, and respective outputs of the plurality of buffer amplifiers. And a plurality of subtraction circuits for generating a difference between the first and second reference voltages, wherein the first and second reference voltages are shaped signals obtained by shaping waveforms of a plurality of phase position signals output by the position signal synthesizing means and an output of the buffer amplifier. And generated from
[0020]
Thus, the first and second reference voltages can be generated with a simple circuit configuration.
[0021]
The brushless DC motor according to claim 6, wherein a rotor having a plurality of magnetic poles, a plurality of stator windings, a plurality of Hall elements for detecting a rotational position of the rotor, and the plurality of Position signal synthesizing means for generating a multi-phase position signal from the output of the Hall element, voltage converting means for obtaining a variable output DC voltage from a DC power supply, one of an output terminal pair of the voltage converting means and the stator winding A first drive transistor group including a plurality of transistors forming a current path between the power supply terminals of the respective phases, a command signal for commanding a current supply to the stator winding, and an output of the position signal combining means. A first distribution control means for performing distribution control of the current flowing through the first drive transistor group in accordance with the relationship between the other of the output terminal pair of the voltage conversion means and the power supply terminal of each phase of the stator winding. Form a current path for A second driving transistor group including a plurality of transistors, and the second driving transistor such that a minimum operating voltage of the first driving transistor group matches a first reference voltage in accordance with an output of the position signal synthesizing means. Second distribution control means for distributing and controlling the current flowing through the transistor group, and a voltage for controlling the output voltage of the voltage conversion means such that the minimum operating voltage of the second drive transistor group matches a second reference voltage. Control means, wherein the first and second reference voltages are switched between one phase and the next phase of the stator winding in the first and second drive transistor groups, respectively. When the phase-switching energized state, which flows simultaneously, is larger than the one-phase energized state, in which current flows only in one phase, and at least the rotor is rotated at a high speed, the output of the voltage converting means And to vary the magnitude of the so wave in the pressure is substantially planar first reference voltage and a second reference voltage.
[0022]
Thereby, even at the time of high-speed rotation, the phase switching operation of the drive current is performed smoothly without waveform distortion, so that the motor drive with very little vibration and noise is realized.
[0023]
According to a seventh aspect of the present invention, in the brushless DC motor according to the sixth aspect, the levels of the first and second reference voltages during high-speed rotation are higher than the levels during low-speed rotation.
[0024]
With this configuration, even at the time of high-speed rotation, the ripple of the output voltage of the voltage conversion means (the operating voltage of the transistor group) is extremely suppressed, and a flat waveform can be obtained.
[0025]
According to an eighth aspect of the present invention, in the brushless DC motor of the sixth aspect, the first and second reference voltages are continuously changed, and the currents flowing in the two phases are substantially equal in the phase switching energized state. It is configured to change in a triangular wave shape with the time point as the top.
[0026]
By optimizing the level of the triangular reference voltage, the effect of the back electromotive force generated in the stator winding can be reduced, and smooth phase switching can be performed.
[0027]
According to a ninth aspect of the present invention, in the brushless DC motor according to the sixth aspect, the first and second reference voltages change according to a command signal for commanding a current supply to the stator winding. And
[0028]
As a result, the first and second reference voltages are changed in accordance with the magnitude of the current supply to the stator winding, so that the current is always smoothly switched regardless of the change in the drive current, and the waveform of the drive current is changed. The motor can be driven in a state where no distortion occurs.
[0029]
According to a tenth aspect of the present invention, in the brushless DC motor according to the sixth aspect, the position signal synthesizing means includes a plurality of buffer amplifiers for amplifying respective outputs of the plurality of Hall elements, and a plurality of buffer amplifiers. And a plurality of subtraction circuits for generating a difference between the outputs. The first and second reference voltages are obtained by shaping the waveforms of the multi-phase position signal output by the position signal synthesizing means and the output of the buffer amplifier. It is configured to be generated from the shaping signal.
[0030]
Thus, the first and second reference voltages can be generated with a simple circuit configuration.
[0031]
In the brushless DC motor drive control method according to the eleventh aspect, a plurality of phase position signals are generated based on the signals indicating the rotational position of the rotor output from the plurality of Hall elements, and the position signals are used. Generating first and second reference voltages whose voltage values increase in a phase switching state in which a current simultaneously flows through the two phases of the stator winding as compared with other states, and generating the first and second reference voltages. A voltage is input to the non-inverting terminals of the first and second operational amplifiers, respectively, and the negative feedback loops of the first and second operational amplifiers include a power supply terminal for supplying power to the stator winding. Is controlled based on the first and second reference voltages, whereby a desired operation in the first and second drive transistor groups for supplying a current to the stator winding via the power supply terminal is performed. Secure voltage Was to so that.
[0032]
As a result, a required (desired) operating voltage of the drive transistor group is secured at the phase switching timing of the stator winding, smooth phase switching can be performed, and power loss can be reduced.
[0033]
According to a twelfth aspect of the present invention, in the driving control method for a brushless DC motor according to the eleventh aspect, when the first and second reference voltages are generated, a voltage value is changed according to a rotation speed of the motor. did.
[0034]
Thus, it is possible to prevent a decrease in the current amplification factor of the transistor even during high-speed rotation.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, specific embodiments of a brushless DC motor according to the present invention will be described with reference to the drawings.
[0036]
FIG. 1 shows a circuit configuration of a brushless DC motor according to an embodiment of the present invention.
[0037]
In FIG. 1, reference numeral 27 denotes a permanent magnet rotor having a plurality of magnetic poles, 11, 12, and 13 denote stator windings provided so as to form a predetermined gap between the rotor and the rotor 27. Reference numeral 5a denotes a first drive. The transistor group, 5b is a second drive transistor group, 20 is a DC power supply, and 4 is a switching control type voltage conversion circuit for obtaining a variable output DC voltage from the DC power supply 20.
[0038]
The first driving transistor group 5a includes three NPN-type driving transistors 21, 22, and 23. The driving transistors 21, 22, and 23 are connected to the current supply terminals A and B of the stator windings 11, 12, and 13, respectively. , C and the negative electrode side terminal (GND) of the voltage conversion circuit 4. The second drive transistor group 5b includes three PNP-type drive transistors 24, 25, and 26. Each of the drive transistors 24, 25, and 26 includes a positive terminal of the voltage conversion circuit 4 and a stator winding 11, It is interposed in a current path between the current feed terminals A, B, and C of the power supply terminals 12 and 13.
[0039]
1, 3, and 3 are three Hall elements arranged so as to form a predetermined gap with the rotor 27. Reference numeral 30 denotes a DC power supply for the three Hall elements 1, 2, and 3, and 31, 32, and 33 denote buffer amplifiers. The outputs H1, H2, and H3 are proportional to the differential outputs of the Hall elements 1, 2, and 3. Output. 41, 42 and 43 are subtraction circuits.
[0040]
The subtraction circuit 41 receives the output H1 of the buffer amplifier 31 and the output H3 of the buffer amplifier 33, and outputs a current Ip1 proportional to the difference (H1-H3). The subtraction circuit 42 receives the output H2 of the buffer amplifier 32 and the output H1 of the buffer amplifier 31, and outputs a current Ip2 proportional to the difference (H2−H1). The subtraction circuit 43 receives the output H3 of the buffer amplifier 33 and the output H2 of the buffer amplifier 32, and outputs a current Ip3 proportional to the difference (H3-H2). Each output current Ip1, Ip2, Ip3 is a three-phase position signal. The position signal synthesizing circuit 40 is composed of the buffer amplifiers 31, 32, 33 and the subtraction circuits 41, 42, 43.
[0041]
Each of the subtraction circuits 41, 42, and 43 is configured to obtain three output currents. That is, three types of output currents, namely, current signals Ip1, Ip2, Ip3, current signals Ip1 ', Ip2', Ip3 'having the same polarity as these current signals, and current signals Ip1 ", Ip2", Ip3 "having inverted polarities. Is obtained.
[0042]
Of these, the current signals Ip1, Ip2, Ip3 correspond to three-phase position signals, and only the negative side is taken out by the diodes 54, 55, 56 to become currents g, i, e, which are input to the first distribution circuit 6a. Is done. The branched output currents Ip1, Ip2, and Ip3 are taken out only by the diodes 51, 52, and 53 on the positive polarity side, become currents d, f, and h, and are input to the second distribution circuit 6b.
[0043]
The three-phase current signals g ′, i ′, and e ′ generated by the first distribution circuit 6a are supplied to the bases of the driving transistors 21, 22, and 23, respectively. Control. Similarly, the three-phase current signals d ′, f ′, and h ′ generated by the second distribution circuit 6b are supplied to the bases of the driving transistors 24, 25, and 26, respectively. 26 is controlled. A current in a flowing direction is applied to the bases of the NPN transistors 21, 22, and 23, and a current in a drawing direction is applied to the bases of the PNP transistors 24, 25, and.
[0044]
In FIG. 1, reference numeral 57 denotes a current detection resistor, which converts a current flowing through the three-phase stator windings 11, 12, 13 into a voltage. A first comparison control circuit 36 compares a command signal input to the command terminal 50 with a voltage obtained by the current detection resistor 57. The control signal CL obtained as a result is supplied to the first distribution circuit 6a, and controls the magnitudes of the input position signals g, i, and e to generate current signals g ', i', and e '. These current signals g ′, i ′, and e ′ control the currents of the driving transistors 21, 22, and 23, thereby controlling the magnitude of the current supplied to the three-phase stator windings 11, 12, and 13. Is done.
[0045]
In FIG. 1, reference numeral 7 denotes a first operating voltage detecting circuit for detecting the minimum operating voltage L of the driving transistors 21, 22, 23 constituting the first driving transistor group 5a, and 9 denotes a reference based on the second comparison control circuit 34. A first reference voltage generating circuit 37 for supplying a voltage is a shaping circuit for shaping the waveforms of the outputs H1, H2, H3 of the buffer amplifiers 31, 32, 33 and outputting shaping signals D1, D2, D3.
[0046]
The first reference voltage generation circuit 9 outputs one of the three output currents Ip1 ″, Ip2 ″, Ip3 ″ of the three output currents of the subtraction circuits 41, 42, 43 and the shaping signal D1, A reference voltage E1 is formed from D2 and D3 and a switching signal input to the command terminal 60.
[0047]
The second comparison control circuit 34 compares the first reference voltage E1 generated by the first reference voltage generation circuit 9 with the minimum operation voltage L output by the first operation voltage detection circuit 7. As a result, the obtained control signal CU is supplied to the second distribution circuit 6b, and the current signals d ', f', h 'are generated by controlling the magnitudes of the input position signals d, f, h. . These current signals d ', f', h 'control the currents of the driving transistors 24, 25, 26, so that the magnitudes of the currents supplied to the three-phase stator windings 11, 12, 13 are controlled. Is done.
[0048]
In FIG. 1, reference numeral 8 denotes a second operating voltage detection circuit for detecting the minimum operating voltage U of the driving transistors 24, 25, and 26 constituting the second driving transistor group 5b, and reference numeral 10 denotes voltage control for the voltage conversion circuit 4. A second reference voltage generation circuit that supplies a second reference voltage E2 to the circuit 35. The second reference voltage generation circuit 10 outputs one output current Ip1 ′, Ip2 ′, Ip3 ′ of each of the three output currents of the subtraction circuits 41, 42, 43 and the shaping signal D1, A reference voltage E2 is generated from D2 and D3 and a switching signal input to the command terminal 60.
[0049]
The voltage control circuit 35 compares the reference voltage E2 generated by the second reference voltage generation circuit 10 with the minimum operation voltage U obtained by the second operation voltage detection circuit 8, and sends the control signal CS to the voltage conversion circuit 4. Output. The voltage conversion circuit 4 is inserted in series in a power supply path from the positive terminal of the DC power supply 20 to the stator windings 11, 12, and 13, and outputs an output voltage of the voltage conversion circuit 4 in response to a control signal CS of the voltage control circuit 35. It is configured to control the VM.
[0050]
The voltage conversion circuit 4 supplies a power supply control switching transistor 101 inserted in series in a power supply path from the positive terminal of the DC power supply 20 to the stator windings 11, 12, and 13, and a control signal CS from the voltage control circuit 35. A switching control circuit 100 that controls on / off of the switching transistor 101 based on the switching diode 101, a freewheel diode 105, an inductance coil 106, and a smoothing capacitor 107.
[0051]
The voltage control circuit 35 generates a control signal CS corresponding to the minimum operation voltage U obtained by the second operation voltage detection circuit 8. The switching control circuit 100 controls on / off of the switching transistor 101 by a pulse signal corresponding to the control signal CS. As a result, the voltage conversion circuit 4 converts the voltage VS of the DC power supply 20 into an output voltage VM and outputs it, and supplies the output voltage VM to the second drive transistor group 5b. The switching control circuit 100 may be configured using a triangular wave generating circuit that generates a triangular wave voltage signal of, for example, 200 kHz, and a well-known circuit such as a comparator that compares the control signal CS of the voltage control circuit 35 with the triangular wave voltage signal. it can.
[0052]
According to such a configuration, the first drive transistor group 5a and the second drive transistor group 5b are respectively distributed and controlled by the position signal output from the position signal synthesis circuit 40, and flow through the stator windings 11 to 13. The phase switching of the current is sequentially performed, and the rotor 27 is rotationally driven.
[0053]
At this time, the first reference voltage E1 generated by the first reference voltage generation circuit 9 is input to the non-inverting terminal of the comparison control circuit (op-amp) 34, When the minimum operating voltage L output from the first operating voltage detection circuit 7 is input to the inverting terminal of the comparison control circuit 34, A negative feedback control loop is formed through the output terminal of the comparison control circuit 34, the second distribution circuit 6b, the second drive transistor group 5b, and the first operating voltage detection circuit 7, and the non-inverting terminal of the comparison control circuit 34 Since the inverting terminal is virtually grounded, the operating voltage between the emitter and the collector of the first driving transistor group 5a (that is, the collector voltage of each of the transistors 21 to 23) is equal to the reference voltage output from the first reference voltage generating circuit 9. The current flowing through the second drive transistor group is controlled to be equal to the voltage E1.
[0054]
Similarly, the second reference voltage E2 is supplied to the non-inverting terminal of the voltage control circuit (operational amplifier) 35, The minimum operating voltage U output from the second operating voltage detection circuit 8 is input to the inverting terminal of the voltage control circuit 35, A negative feedback control loop is formed through the output terminal of the voltage control circuit 35, the voltage conversion circuit 4, the second driving transistor group 5b, and the second operating voltage detection circuit 8, and the non-inverting terminal of the voltage control circuit 35 is inverted. Since the terminal is virtually grounded, the operating voltage between the emitter and the collector of the second drive transistor group 5b (that is, the collector voltage of each transistor 24 to 26) is equal to the reference voltage output from the second reference voltage generation circuit 10. The DC output voltage of the voltage conversion circuit 4 is controlled so as to be equal to the voltage E2.
[0055]
Then, the operating voltage between the emitter and the collector of the first driving transistor group 5a and the second driving transistor group 5b changes according to the multi-phase position signals output from the position signal synthesizing circuit 40 and the rotation speed of the rotor 27. Let it. That is, in each of the plurality of drive transistors constituting the first drive transistor group 5a and the second drive transistor group 5b, the emitters of the corresponding drive transistors in the "phase switching period" in which the drive current is switched. The operating voltage between the collectors is switched to a higher value in accordance with the position signals of the plurality of phases output from the position signal synthesizing circuit 40 and the rotation speed of the rotor, so that the operating voltage shortage of the driving transistor groups 5a and 5b due to the influence of the back electromotive force is reduced. Thus, a smooth drive current phase switching is realized.
[0056]
On the other hand, in the “one-phase conduction period” in which the phase switching of the drive current is completed, the operating voltage between the emitter and the collector of the drive transistor through which the drive current is flowing is set as low as possible to reduce the power loss of the drive transistor. suppress. In this manner, the configuration of FIG. 1 realizes a brushless DC motor that is excellent in power efficiency and has less vibration and noise by performing smooth phase switching while suppressing power loss in overlap driving.
[0057]
Next, a specific circuit example of the first operating voltage detection circuit 7 in FIG. 1 will be described with reference to FIG.
[0058]
In FIG. 3, reference numerals 81, 82, 83, and 84 denote diodes, the respective anode terminals of which are commonly connected, and the cathode terminals of the diodes 81, 82, and 83 serve as currents of three-phase stator windings 11, 12, and 13, respectively. The power supply terminals A, B, and C are connected. A resistor 85 has one end grounded and the other end connected to the cathode terminal of the diode 84. A constant current source 86 supplies a constant current to the anode common terminals of the diodes 81, 82, 83 and 84. 87 is an output terminal of the first operating voltage detection circuit 7. When the diode having the lowest cathode potential among the three diodes 81, 82, and 83 connected to the current supply terminals A, B, and C is turned on, the potential of the anode common terminal of the diode is changed to the forward direction of the diode in the on state. It becomes higher than the cathode potential by the voltage. The output current of the constant current source 86 is also supplied to the resistor 85 via the diode 84. Therefore, a voltage lower than the potential of the anode common terminal by the forward voltage of the diode is generated in the resistor 85. Therefore, the minimum operating voltage L, which is the minimum voltage among the current feeding terminals A, B, and C of the three-phase stator windings 11, 12, and 13, is output from the output terminal 87 of the first operating voltage detection circuit 7. You.
[0059]
Next, FIG. 4 shows a specific circuit example of the second operating voltage detection circuit 8 in FIG. In FIG. 4, diodes 91, 92, and 93 are diodes, and their cathode terminals are commonly connected. The anode terminals of the diodes 91, 92, and 93 are connected to the current supply terminals A, B, and C of the three-phase stator windings 11, 12, and 13, respectively. Reference numeral 94 denotes a PNP transistor. The emitter is connected to the output voltage VM of the switching control type voltage conversion circuit 4 via a resistor 96, and the collector is grounded via a resistor 95.
[0060]
The base of the transistor 94 is connected to the commonly connected cathode terminals of the diodes 91, 92, 93. A constant current source 97 draws a constant current from the cathode common terminals of the diodes 91, 92, and 93 and the base of the transistor 94. Reference numeral 98 denotes an output terminal of the second operating voltage detection circuit 8.
[0061]
When only the diode having the highest anode potential among the three diodes 91, 92, 93 connected to the current feed terminals A, B, C is turned on, the potential of the cathode common terminal of the diodes 91, 92, 93 becomes It becomes lower than the anode potential by the forward voltage of the diode in the ON state. The base of the transistor 94 is connected to the cathode common terminal of the diodes 91, 92, and 93. Since the voltage between the emitter and the base of the transistor 94 is substantially equal to the diode forward voltage in the ON state, the emitter potential VE of the transistor 94 is supplied with current. It is almost equal to the highest potential among the terminals A, B and C.
[0062]
Since one end of the resistor 96 is connected to the output potential VM of the voltage conversion circuit 4, a current corresponding to the potential difference (VM-VE) flows through the resistor 96, and a current substantially equal to this current flows to the collector of the transistor 94. . Therefore, if the resistance values of the resistor 95 and the resistor 96 are selected to be equal, the same potential difference (VM-VE) as the both ends of the resistor 96 is generated at both ends of the resistor 95. Therefore, the difference (VM-VE) between the output voltage VM of the voltage conversion circuit 4 and the highest potential VE among the current supply terminals A, B, and C of the three-phase stator windings 11, 12, and 13, ie, the current The minimum operating voltage U having the smallest difference from the output voltage VM of the voltage conversion circuit 4 among the power supply terminals A, B, and C is output from the output terminal 98 of the second operating voltage detection circuit 8.
[0063]
In FIG. 1, the first distribution circuit 6a is composed of one type of multiplier, and the size of the input position signals g, i, and e is changed according to the control signal CL of the first comparison control circuit 36. The changed current signals g ', i', and e 'are output. These three-phase current signals g ′, i ′, and e ′ are applied to the bases of the drive transistors 21, 22, and 23 forming the first drive transistor group 5 a, and the currents of the drive transistors 21, 22, and 23 are provided. Control. The first comparison control circuit 36 compares the command signal input to the command terminal 50 with the voltage obtained at the current detection resistor 57, and supplies the obtained control signal CL to the first distribution circuit 6a. Thus, the magnitude of the current supplied to the three-phase stator windings 11, 12, 13 is controlled in accordance with the command signal input to the command terminal 50.
[0064]
In FIG. 1, the second distribution circuit 6b is also composed of one type of multiplier. The magnitudes of the position signals d, f, and h input to the second distribution circuit 6b are changed in accordance with the control signal CU output from the second comparison control circuit 34, and the current signals d ', f', h ′ is output. The three-phase current signals d ', f', and h 'are supplied to respective bases of the driving transistors 24, 25, and 26 constituting the second driving transistor group 5b, and control the currents of the driving transistors 24, 25, and 26. I do.
[0065]
The second comparison control circuit 34 compares the reference voltage E1 generated by the first reference voltage generation circuit 9 with the minimum operation voltage L obtained by the first operation voltage detection circuit 7, and generates a control signal as a result. The CU is output to the second distribution circuit 6b. The current signals d ', f', h 'output from the second distribution circuit 6b are input to the bases of the driving transistors 24, 25, 26, and control the output current of the second driving transistor group 5b. As a result, control is performed so that the minimum voltages of the current supply terminals A, B, and C of the three-phase stator windings 11, 12, and 13 are equal to the reference voltage E1.
[0066]
Similarly, the voltage control circuit 35 compares the reference voltage E2 generated by the second reference voltage generation circuit 10 with the minimum operation voltage U obtained by the second operation voltage detection circuit 8, and the result is obtained. The control signal CS is output to the switching control circuit 100 of the voltage conversion circuit 4. The switching control circuit 100 controls the switching transistor 101 to adjust the output voltage VS of the DC power supply 20, and outputs the output voltage VM to the second drive transistor group 5b. Therefore, the voltage difference between the output voltage VM and the current supply terminals A, B, C of the three-phase stator windings 11, 12, 13 is controlled to be equal to the second reference voltage E2. That is, control is performed such that the minimum operating voltage between the emitter and the collector of the driving transistors 24, 25, and 26 constituting the second transistor group 5b becomes equal to the reference voltage E2.
[0067]
FIG. 2 shows signal waveforms of various parts relating to the operation of the position signal synthesizing circuit 40 when the above-described brushless DC motor is in a steady rotation state. FIG. 2A shows the back electromotive force waveforms a, b, and c induced in the stator windings 11, 12, and 13. FIG. 2B shows the differential outputs of the Hall elements 1, 2, and 3. The output waveforms H1, H2, and H3 after being amplified by the buffer amplifiers 31, 32, and 33 are shown. The output waveforms H1, H2, and H3 are out of phase by 120 degrees. The output waveforms H1, H2, and H3 are advanced by 30 degrees with respect to the respective back electromotive force waveforms a, b, and c.
[0068]
FIG. 2C shows output current waveforms Ip1, Ip2, and Ip3 of the subtraction circuits 41, 42, and 43, which are three-phase position signals. FIG. 2D shows current waveforms d, f, and h in which the negative sides of the output currents Ip1 ′, Ip2 ′, and Ip3 ′ of the subtraction circuits 41, 42, and 43 are cut by diodes 51, 52, and 53, respectively. 2 (5) shows current waveforms g, i, and e obtained by cutting the positive polarity side of the current signals Ip1, Ip2, and Ip3 "obtained by inverting the polarities of the output currents Ip1, Ip2, and Ip3 by diodes 54, 55, and 56. 2 (6), (7) and (8) show shaping signals D1, D2 and D3 obtained by shaping the waveforms of the outputs H1, H2 and H3 of the buffer amplifiers 31, 32 and 33, respectively. The rising edges of D2 and D3 correspond to the zero-cross points on the rising sides of the outputs H1, H2 and H3 of the buffer amplifiers 31, 32 and 33, and the falling edges of the shaping signals D1, D2 and D3 correspond to the outputs H1, H2 and H3. Fall of H3 Correspond to the Ri side of the zero-crossing point.
[0069]
FIG. 5 shows signal waveforms at various parts when the brushless DC motor of the present invention is driven by signals obtained by the above-described signal processing. For comparison, FIGS. 6 and 7 show similar signal waveforms in a conventional brushless DC motor.
[0070]
FIG. 6 is used to explain the following problem in the conventional brushless DC motor. When the reference voltages E1 and E2 are set sufficiently high, the drive currents Ia, Ib, and Ic flowing through the stator windings 11, 12, and 13 are trapezoidal currents that change smoothly during the phase switching period without distortion. However, on the other hand, the operating voltage between the emitter and collector of the driving transistors 21, 22, 23 and the driving transistors 24, 25, 26 is set to be large, so that the power loss in each driving transistor increases.
[0071]
On the other hand, FIG. 7 is used to explain the following problem in the conventional brushless DC motor. When the reference voltages E1 and E2 are set to sufficiently small values E1 'and E2' in order to suppress power loss, the driving transistor operates in the saturation region, and the operating voltage between the emitter and the collector becomes insufficient. The drive currents Ia, Ib, Ic flowing through the stator windings 11, 12, 13 are distorted during the phase switching period.
[0072]
FIG. 6 shows a signal waveform of each part when the reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are set to a sufficiently large constant voltage. I have.
[0073]
In FIG. 6, a, b, and c are back electromotive forces induced in the stator windings 11, 12, and 13, and VA, VB, and VC are current feeds of the three-phase stator windings 11, 12, and 13. 6 is a voltage waveform at terminals A, B, and C. G ′, i ′, and e ′ are trapezoidal three-phase current signals that flow from the first distribution circuit 6a to the bases of the drive transistors 21, 22, and 23 that form the first drive transistor group 5a. , D ', f', and h 'are trapezoidal three-phase current signals drawn from the bases of the driving transistors 24, 25, and 26 constituting the second driving transistor group 5b to the second distribution circuit 6b. Ia, Ib, and Ic are trapezoidal drive currents that are supplied to the three-phase stator windings 11, 12, and 13, respectively.
[0074]
Since the driving transistors 21, 22, 23 and the driving transistors 24, 25, 26 use transistors having uniform electric characteristics, when the magnitudes of the reference voltages E1 and E2 are set sufficiently large, the driving transistors 21, 22, 23 are used. Since the operating voltage between the emitter and the collector of the driving transistors 24, 25, and 26 is also sufficiently large, the current amplification factor (hfe) of each transistor is sufficiently large and the variation is small. Therefore, the drive currents Ia, Ib, Ic for the three-phase stator windings 11, 12, 13 are trapezoidal three-phase current signals g ', i' input to the bases of the drive transistors 21, 22, 23. , E ′ and the trapezoidal three-phase current signals d ′, f ′, h ′ input to the bases of the driving transistors 24, 25, 26 can be equally amplified. As a result, accurate trapezoidal drive currents Ia, Ib, and Ic without distortion can be supplied to the three-phase stator windings 11, 12, and 13.
[0075]
In the period (1) shown in FIG. 6, the drive transistor 24 is turned on because the current signal d 'drawn from the base is large. On the other hand, since the current signals f 'and h' drawn from the base are zero, the drive transistors 25 and 26 are turned off. Further, since the current signal g ′ flowing into the base is zero, the drive transistor 21 is turned off. In this way, simultaneous ON of the cascaded drive transistors 24 and 21 is prevented.
[0076]
Then, the ON state of the driving transistor 22 in which the current signal i ′ flowing into the base gradually decreases gradually decreases, and the ON state of the driving transistor 23 in which the current signal e ′ flowing into the base gradually increases gradually increases. Then, the total conduction amount of the pair of drive transistors 22 and 23 is kept constant. Therefore, the current Ia flowing from the driving transistor 24 into the stator winding 11 is divided into the stator windings 12 and 13 at the neutral point o, and the current Ib flows through the stator winding 12 and The current Ic flows through 13. Drive currents Ib and Ic flowing through the stator windings 12 and 13 are drawn through drive transistors 22 and 23.
[0077]
In the period (1) in FIG. 6, among the three drive transistors 24, 25, and 26 constituting the second drive transistor group 5b, only the drive transistor 24 that flows the drive current Ia is turned on. The drive transistor 24 has a one-phase conduction period T1. Further, out of the three drive transistors 21, 22, 23 constituting the first drive transistor group 5a, two drive transistors 22, 23 are turned on, and the phase switching of the drive currents Ib, Ic is performed. Therefore, these drive transistors 22 and 23 are in the phase switching period T2.
[0078]
In the period (2) of FIG. 6, the current signal d 'drawn from the base gradually decreases, so that the ON state of the drive transistor 24 gradually decreases, and the drive current Ia flowing into the stator winding 11 gradually decreases. I do. On the other hand, since the current signal f 'drawn from the base gradually increases, the ON state of the drive transistor 25 gradually increases, and the drive current Ib flowing into the stator winding 12 gradually increases. The sum of the two drive currents (Ia + Ib) is constant. Drive currents Ia and Ib flowing into stator windings 11 and 12 via drive transistors 24 and 25 merge at neutral point o, and drive current Ic (= Ia + Ib) flows through stator winding 13. This drive current Ic is drawn through the drive transistor 23.
[0079]
In the period (2), of the three drive transistors 21, 22, and 23 constituting the first drive transistor group 5a, only the drive transistor 23 that flows the drive current Ic is turned on. The transistor 23 has a one-phase conduction period T1. Further, of the three drive transistors 24, 25, and 26 constituting the second drive transistor group 5b, two of the drive transistors 24 and 25 are on, and the phase of the drive currents Ia and Ib is switched. Therefore, these drive transistors 24 and 25 are in the phase switching period T2.
[0080]
Similar operations are performed in periods other than the periods (1) and (2).
[0081]
As described above, when the first reference voltage E1 and the second reference voltage E2 are set sufficiently high, the operating voltage between the emitter and the collector of each driving transistor is also sufficiently large, and the respective current amplification factors (hfe) are sufficiently large. Therefore, trapezoidal drive currents Ia, Ib, and Ic can be supplied to the three-phase stator windings 11, 12, and 13 even during the phase switching period T2 so that the switching can be performed smoothly without distortion.
[0082]
However, when the magnitudes of the reference voltages E1 and E2 are set sufficiently large and the operating voltages between the emitters and collectors of the driving transistors 21, 22, 23 and the driving transistors 24, 25, 26 are set large, the driving transistors However, there is a problem that the power loss becomes large.
[0083]
Therefore, in order to increase the power efficiency of the motor drive, it is necessary to set the operating voltages between the emitters and collectors of the drive transistors 21, 22, 23 and the drive transistors 24, 25, 26 as small as possible as described below. .
[0084]
FIG. 7 shows a case where the magnitudes of the reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are set to sufficiently small voltages E1 ′ and E2 ′. The signal waveform of each part is shown.
[0085]
7, a, b, and c are back electromotive forces induced in the stator windings 11, 12, and 13 and have the same waveforms as in FIG. VA, VB, and VC indicate voltage waveforms at the current supply terminals A, B, and C of the three-phase stator windings 11, 12, and 13, respectively, and the voltage values are lower than those in FIG. Ia, Ib, and Ic are three-phase stator windings when the reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are set to small voltages. The drive current is a substantially trapezoidal wave supplied to the lines 11, 12, and 13.
[0086]
In the period (1) shown in FIG. 7, the current Ia flowing into the stator winding 11 from the drive transistor 24 is a constant current as in FIG. On the other hand, the current Ia flowing into the stator winding 11 is divided into the stator windings 12 and 13 at the neutral point o, from the stator winding 12 (current Ib) to the stator winding 13 (current Ic). When the phase switching of the current is performed, the drive transistors 22 and 23 that control the current flowing through the stator windings 12 and 13 operate in the saturation region because the magnitude of the reference voltage E1 ′ is set sufficiently small. ing. Therefore, the current amplification factor (hfe) of the driving transistors 22 and 23 depends on the operating voltage between the emitter and collector of the transistors (substantially equal to VA, VB and VC in FIG. 7). As a result, the drive currents Ib and Ic flowing through the stator windings 12 and 13 cause waveform distortion due to the current not being smoothly switched. That is, no distortion occurs in the drive current Ia during the one-phase conduction period T1 for the drive transistor 24, but distortion occurs in the drive currents Ib and Ic during the phase-phase switching period T2 for the drive transistors 22 and 23.
[0087]
Similarly, in period (2) shown in FIG. 7, the sum (Ia + Ib) of drive currents Ia and Ib flowing from drive transistors 24 and 25 to stator windings 11 and 12, respectively, is constant, and these currents Ia , Ib join at a neutral point o, and a current Ic (= Ia + Ib) flows through the stator winding 13. This current Ic is drawn from the stator winding 13 via the drive transistor 23.
[0088]
In the period (2) in FIG. 7, the current Ic drawn from the stator winding 13 via the drive transistor 23 has a constant current waveform as in FIG. On the other hand, when current phase switching is performed from the stator winding 11 (drive current Ia) to the stator winding 12 (drive current Ib), the drive transistor 24 that controls the current flowing through the stator windings 11 and 12 , 25, the operating voltage between the emitter and the collector sets the reference voltage E2 'to a sufficiently small value, so that the driving transistors 24, 25 operate in the transistor saturation region in the period (2). . Therefore, the current amplification factor (hfe) of the driving transistors 24 and 25 depends on the operating voltage between the emitter and the collector of the transistors (substantially equal to VM-VA and VM-VB in FIG. 7). As a result, the drive currents Ia and Ib flowing through the stator windings 11 and 12 are not smoothly switched, and the drive currents Ia and Ib generate waveform distortion. That is, no distortion occurs in the drive current Ic in the one-phase conduction period T1 of the drive transistor 23, but distortion occurs in the drive currents Ia and Ib in the phase switching period T2 of the drive transistors 24 and 25.
[0089]
Similar operations are performed in periods other than the periods (1) and (2). That is, when the reference voltage E1 and the reference voltage E2 are set sufficiently small in order to suppress the power loss, the drive transistor operates in the saturation region, and the operating voltage between the emitter and the collector becomes insufficient. The drive currents Ia, Ib, Ic flowing through the lines 11, 12, 13 cause distortion during the phase switching period T2, and when the motor is driven in such a state, vibration and noise are generated.
[0090]
In order to solve such a problem, in the brushless DC motor of the present invention, control is performed so that signal waveforms of respective parts as shown in FIG. 5 are obtained. That is, the magnitude of the reference voltage E1 generated by the first reference voltage generation circuit 9 and the magnitude of the reference voltage E2 generated by the second reference voltage generation circuit 10 are determined by the reverse voltage induced in the stator windings 11, 12, and 13. It is configured to change continuously in synchronization with the timing of the electromotive forces a, b, and c.
[0091]
As shown in FIG. 5, the reference voltage E1 generated by the first reference voltage generation circuit 9 gradually increases from the timing when the signals of the back electromotive forces a, b, and c change from positive to negative, and The power a, b, and c are changed so that the point at which two of the powers a, b, and c intersect is a vertex, and thereafter, the power gradually decreases. On the other hand, the second reference voltage E2 generated by the second reference voltage generating circuit 10 gradually increases from the timing at which the signals of the back electromotive forces a, b, and c change from positive to negative. The power a, b, and c are changed so that the point at which two of the powers a, b, and c intersect is a vertex, and thereafter, the power gradually decreases.
[0092]
Next, FIG. 8 shows signal waveforms at various parts when the brushless DC motor of the present invention is rotated at low speed and high speed. For comparison, FIG. 8A shows a signal waveform diagram of each part when the brushless DC motor of the present invention is rotated at a low speed. This is the same as the waveform diagram shown in FIG. 5, where VA, VB, and VC indicate the voltage waveforms of the current supply terminals A, B, and C, and VM indicates the output voltage waveform of the voltage conversion circuit 4. In FIG. 8A, the ripple of the output voltage VM of the voltage conversion circuit 4 has an extremely flat waveform. FIG. 8B shows that the magnitudes of the reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are the same as those at the time of the low-speed rotation described above. 5 shows signal waveforms at various parts when the brushless DC motor of the present invention is rotated at high speed. The magnitudes of the back electromotive forces a, b, and c induced in each of the stator windings 11, 12, and 13 increase in proportion to the rotation speed of the rotor 27, so that the current supply terminals A, B, and C , The voltage waveforms VA, VB, VC also increase.
[0093]
As a result, the magnitude of the output voltage VM of the voltage conversion circuit 4 also increases. However, since the magnitudes of the reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are set to be the same at the time of high-speed rotation as at the time of low-speed rotation, The ripple of the output voltage VM to be output from the voltage conversion circuit 4 shown in FIG. 8 (2) is larger than the ripple of the output voltage VM shown in FIG. 8 (1). In FIG. 8, the horizontal axis is represented by the electrical angle ωt, so that the waveform period is the same between the low-speed rotation and the high-speed rotation. However, actually, the waveform period is inversely proportional to the rotation speed. Be shorter.
[0094]
In order to smooth the output voltage VM as much as possible, the voltage conversion circuit 4 generally includes an inductance coil 106 having a large inductance with respect to an operating frequency and a smoothing capacitor 107 having a large capacitance. Since the control band of the output voltage of the circuit 4 becomes low, it is impossible to sufficiently follow the generation of the ripple of the output voltage as shown by VM in FIG. A delay occurs, and in the worst case, the peaks of the envelope waveforms of the voltage waveforms VA, VB, and VC (6 times per cycle) and the troughs of the waveform of the output voltage VM overlap.
[0095]
When the peaks of the envelope waveforms of the voltage waveforms VA, VB, and VC overlap with the valleys of the waveform of the output voltage VM, the driving transistors 21, 22, 23 and the second driving transistor group 5a constitute the first driving transistor group 5a. Since the voltage between the emitter and the collector of the driving transistors 24, 25, and 26 constituting the driving transistor group 5b of the first embodiment is not sufficiently ensured, current amplification of the transistors is not performed, and waveform distortion occurs in the driving currents Ia, Ib, and IC. When the motor is driven in such a state, vibration and noise are generated. In the related art, the peaks of the envelope waveforms of the voltage waveforms VA, VB, and VC do not overlap with the valleys of the waveform of the output voltage VM. The operating voltage between the emitter and the collector of the first driving transistor group 5a and the second driving transistor group 5b is set high with a sufficient margin. As a result, it has not been possible to realize a brushless DC motor with less vibration and noise in the range before low-speed and high-speed rotation and excellent in power efficiency.
[0096]
In order to solve such a problem, the brushless DC motor according to the present embodiment has a structure in which the first and second driving transistor groups 5a and 5b respectively change from one phase of the stator winding to the next phase in the first and second driving transistor groups 5a and 5b. In the phase switching energized state in which the current is switched and the two phases flow simultaneously, the current is controlled to be larger than the one-phase energized state in which the current flows only in one phase, and the magnitude is larger at high speed rotation than at low speed rotation. I do.
[0097]
In other words, the magnitude of the reference voltage E1 generated by the first reference voltage generation circuit 9 and the magnitude of the reference voltage E2 generated by the second reference voltage generation circuit 10 are made higher at high speed than at low speed. Is also set to be high.
[0098]
FIG. 8 (3) shows signal waveforms of various parts when the reference voltage E1 and the reference voltage E2 are changed from the settings at the time of low-speed rotation when the motor rotates at high speed. FIG. 8C shows that the ripple of the output voltage VM has an extremely flat waveform. As described above, by changing the reference voltage E1 and the reference voltage E2 according to the low-speed and high-speed rotations, the electric power with little vibration and noise can be obtained even when the voltage conversion circuit 4 having a low control band is used and the low-speed and high-speed rotations. A highly efficient brushless DC motor can be realized.
[0099]
Hereinafter, a specific circuit for generating the reference voltage E1 and the reference voltage E2 and its operation will be described in detail.
[0100]
FIG. 9 shows an example of the first reference voltage generating circuit 9 in the brushless DC motor of the present invention, and FIG. 10 shows signal waveforms of various parts in a steady rotation state. In FIG. 9, reference numerals 111, 112, and 113 denote diodes, each of which has a cathode terminal commonly connected and is connected to an input terminal of the switching circuit 120. The switching circuit 120 has two output terminals. One output terminal X is connected to a resistor 114a, and the other output terminal Y is connected to a resistor 114b. The other ends of the resistor 114a and the resistor 114b are commonly connected, and are grounded via a reference voltage E1 'set lower than the reference voltage source 115. The switching circuit 120 is connected to the output terminal X when the switching signal input to the command terminal 60 is at "L" level, and is connected to the output terminal Y when the switching signal is at "H" level. You. The anode terminals of the diodes 111, 112, and 113 are connected to one ends of switch circuits 116, 117, and 118, respectively, and the other ends of the switch circuits 116, 117, and 118 are grounded.
[0101]
In FIG. 9, reference numerals 121, 122, and 123 denote two-input AND circuits. One input terminal receives the shaped signals D1, D2, and D3 obtained by the shaping circuit 37 and the inverter circuits 124, 125, and 126, respectively. Is input. Shaped signals D3, D1, and D2 are input to the other input terminals of the two-input AND circuits 121, 122, and 123, respectively.
[0102]
The switch circuits 116, 117, and 118 are configured to close when the outputs of the AND circuits 121, 122, and 123 are at "H" level and open when the outputs are at "L" level. Then, current signals Ip1 ″, Ip2 ″, Ip3 ″ obtained by inverting the polarities of the current signals Ip1, Ip2, Ip3 output from the subtraction circuits 31, 32, 33 are input to the respective anode terminals of the diodes 111, 112, 113. Reference numeral 119 denotes an output terminal of the first reference voltage generation circuit 9, which outputs a reference voltage E1.
[0103]
Next, the operation of the first reference voltage generating circuit 9 shown in FIG. 9 will be described with reference to the waveform diagram of FIG. 10 in the case where the rotor 27 is rotating normally. FIG. 10 (1) shows current signal waveforms Ip1 ″, Ip2 ″, Ip3 ″ inputted from the subtraction circuits 31, 32, 33 to the first reference voltage generation circuit 9, and FIG. 10 (2), (3). , (4) show the shaping signal waveforms D1, D2, D3 output by the shaping circuit 37. (5), (6), (7) show the AND circuits 121, 122, 123 of FIG. 10 (8) shows a reference voltage signal waveform E1 output from the output terminal 119 of the first reference voltage generation circuit 9. FIG.
[0104]
The switch circuits 116, 117 and 118 are opened and closed by the signals shown in FIGS. 10 (5), (6) and (7), so that the current signals Ip1 "and Ip2" inputted to the first reference voltage generating circuit 9 are provided. , Ip3 "flow to the switching circuit 120 via the diodes 111, 112, 113 only when the switching circuits 116, 117, 118 are open, respectively.
[0105]
When the switching signal input to the command terminal 60 of the switching circuit 120 is at "L" level, the current input to the switching circuit 120 flows to the resistor 114a since the switching switch is connected to the output terminal X. As a result, at the output terminal 119 of the first reference voltage generation circuit 9, the voltage drop generated at the resistor 114a by the current supplied to the reference voltage E1 'of the reference voltage source 115 via the diodes 111, 112 and 113 is applied. Then, a voltage is generated by adding the components, and a mountain-shaped reference voltage signal waveform E1 is output as shown by the solid line in FIG.
[0106]
When the switching signal input to the command terminal 60 of the switching circuit 120 is at "H" level, the switching switch is connected to the output terminal Y, and the current input to the switching circuit 120 flows to the resistor 114b. If the size of the resistor 114b is selected to be larger than that of the resistor 114a, the output terminal 119 is connected to the reference voltage E1 'of the reference voltage source 115 by a current supplied through the diodes 111, 112 and 113. A voltage is generated by adding the voltage drop generated at 114b, and a mountain-shaped reference voltage signal waveform E1 as shown by a dotted line in FIG. 10 (8) is output.
[0107]
Next, an example of the second reference voltage generating circuit 10 in the brushless DC motor of the present invention is shown in FIG. FIG. 12 shows signal waveforms at various portions in the steady rotation state.
[0108]
In FIG. 11, reference numerals 131, 132, and 133 denote diodes, each having a cathode terminal commonly connected and connected to an input terminal of the switching circuit 140. The switching circuit 140 has two output terminals. One output terminal X is connected to a resistor 134a, and the other output terminal Y is connected to a resistor 134b. The other ends of the resistor 134a and the resistor 134b are commonly connected, and are grounded via a reference voltage E2 'set lower than the reference voltage source 135. In the switching circuit 140, when the switching signal input to the command terminal 60 is at "L" level, the switching switch is connected to the output terminal X, and when the switching signal is at "H" level, the switching switch is connected to the output terminal Y. You. The anode terminals of the diodes 131, 132, 133 are connected to the switch circuits 136, 137, 138, and are grounded via the switch circuits 136, 137, 138. Reference numerals 141, 142, and 143 denote two-input AND circuits. The shaped signals D1, D2, and D3 obtained by the shaping circuit 37 are input to one input terminal, and the shaped signals D3 and D3 are input to the other input terminal. Inverted signals obtained by inverting D1 and D2 by inverter circuits 144, 145 and 146 are input.
[0109]
The switch circuits 136, 137, and 138 are configured to be opened and closed by the outputs of the AND circuits 141, 142, and 143, closed when the output is at “H” level, and opened when the output is at “L” level. The current signals Ip1 ', Ip2', and Ip3 'output from the subtraction circuits 31, 32, and 33 are input to the anode terminals of the diodes 136, 137, and 138, respectively. Reference numeral 139 denotes an output terminal of the second reference voltage generation circuit 10, which outputs a reference voltage signal E2.
[0110]
Next, the operation of the second reference voltage generation circuit 10 shown in FIG. 11 will be described with reference to the waveform diagram of FIG. FIG. 12 (1) shows current signal waveforms Ip1 ′, Ip2 ′, Ip3 ′ inputted from the subtraction circuits 31, 32, 33 to the second reference voltage generation circuit 10, and FIG. 12 (2), (3). , (4) show the shaping signal waveforms D1, D2, D3 output by the shaping circuit 37. 12 (5), (6) and (7) show output waveforms (logical product of two inputs) of the AND circuits 141, 142 and 143 of FIG. FIG. 12 (8) shows a reference voltage signal waveform E2 output from the output terminal 139 of the second reference voltage generation circuit 10. The switch circuits 136, 137, and 138 are opened and closed by the signals shown in FIGS. 11 (5), (6), and (7), so that the current signals Ip1 ', Ip2' input to the second reference voltage generation circuit 10. , Ip3 'flow to the switching circuit 140 via the diodes 131, 132, 133 only when the respective switching circuits 136, 137, 138 are open.
When the switching signal input to the command terminal 60 of the switching circuit 140 is at “L” level, the switching switch is connected to the output terminal X, so that the current input to the switching circuit 140 flows to the resistor 134a. As a result, at the output terminal 139 of the second reference voltage generation circuit 10, the voltage drop generated at the resistor 134a by the current supplied to the reference voltage E2 'of the reference voltage source 135 via the diodes 131, 132, 133 is applied. A voltage resulting from the addition of the voltage is generated, and a mountain-shaped reference voltage signal waveform E2 as shown by a solid line in FIG.
[0111]
When the switching signal input to the command terminal 60 of the switching circuit 140 is at the “H” level, the switching switch is connected to the output terminal Y, so that the current input to the switching circuit 140 flows to the resistor 134b. Now, if the size of the resistor 134b is selected to be larger than the resistor 134a, the output terminal 139 is connected to the reference voltage E2 'of the reference voltage source 135 by a current supplied through the diodes 131, 132, 133. A voltage is generated by adding the voltage drop generated at 134b, and a mountain-shaped reference voltage signal waveform E2 as indicated by a dotted line in FIG. 12 (8) is output.
[0112]
As is clear from FIGS. 10 (8) and 12 (8), the first reference voltage E1 output from the first reference voltage generation circuit 9 and the second reference voltage E1 output from the second reference voltage generation circuit 10 Is 180 degrees out of phase with reference voltage E2.
[0113]
In the period (1) shown in FIG. 5, similarly to FIG. 6, the current signal d 'drawn from the base is large, so that the drive transistor 24 is turned on, whereas the current signals f', h drawn Is zero, the drive transistors 25 and 26 are turned off. Further, since the current signal g 'flowing into the base is zero, the drive transistor 21 is turned off, thereby preventing the two cascade-connected drive transistors 24 and 21 from being simultaneously turned on. Then, the ON state of the driving transistor 22 in which the current signal i ′ flowing into the base gradually decreases gradually decreases, and the ON state of the driving transistor 23 in which the current signal e ′ flowing gradually increases gradually increases. 23 is kept constant. Therefore, the driving current Ia is supplied to the stator winding 11 from the driving transistor 24, and the driving current Ia is divided into the stator windings 12 and 13 at the neutral point o. Then, a drive current Ib flows through the stator winding 12, and a drive current Ic flows through the stator winding 13. These drive currents Ib and Ic are drawn through drive transistors 22 and 23.
[0114]
In the period (1), only one of the three drive transistors 24, 25, and 26 constituting the second drive transistor group 5b is turned on, and one drive transistor 24 that flows the drive current Ia. The drive transistor 24 has a one-phase conduction period T1. In the one-phase conduction period T1 for the drive transistor 24, the drive current Ia flowing into the stator winding 11 has a constant value. In the one-phase energizing period T1, the reference voltage output from the second reference voltage generating circuit 10 is the reference voltage E2 ′ set lower, and the operating voltage between the emitter and collector of the driving transistor 24 is low. Loss is small.
[0115]
In the period (1), two of the three drive transistors 21, 22, and 23 constituting the first drive transistor group 5a are turned on, and the drive currents Ib and Ic are turned on. Are performed, the driving transistors 22 and 23 are in the phase switching period T2. In this phase switching period T2, the reference voltage output from the first reference voltage generation circuit 9 becomes a higher reference voltage E1 obtained by adding a chevron voltage signal to a lower reference voltage E1 ', and the driving transistor The operating voltages between the emitters and the collectors 22 and 23 are sufficiently large.
[0116]
Therefore, unlike the case of FIG. 7, the current amplification factor (hfe) of the driving transistors 22 and 23 does not depend on the operating voltage between the emitter and the collector of the transistors (substantially equal to VB and VC of FIG. 7). In addition, since the waveforms of the voltages VB and VC of the current supply terminals B and C become smooth, the drive currents Ib and Ic flowing through the stator windings 12 and 13 are smoothly switched, and the phase is changed. No waveform distortion occurs even in the switching period T2.
[0117]
In the period (2) shown in FIG. 5, the current signal d 'drawn from the base gradually decreases in the same manner as described with reference to FIG. 6, so that the ON state of the drive transistor 24 gradually decreases, and the stator winding 11 gradually decreases. On the other hand, since the current signal f 'drawn from the base gradually increases, the ON state of the drive transistor 25 gradually increases, and the drive current Ib flowing into the stator winding 12 gradually increases. The sum of the two drive currents (Ia + Ib) is constant. Drive currents Ia and Ib flowing into stator windings 11 and 12 via drive transistors 24 and 25 respectively are combined at neutral point o, and drive current Ic (= Ia + Ib) flows through stator winding 13, This drive current Ic is drawn through the drive transistor 23.
[0118]
In the period (2), of the three drive transistors 21, 22, and 23 constituting the first drive transistor group 5a, only the drive transistor 23 that flows the drive current Ic is turned on. The transistor 23 has a one-phase conduction period T1. In the one-phase conduction period T1, the drive current Ic flowing through the stator winding 13 keeps a constant value. In the one-phase conduction period T1, the reference voltage output from the first reference voltage generation circuit 9 becomes the first reference voltage E1 'set lower, and the operating voltage between the emitter and the collector of the driving transistor 23. The power loss is low.
[0119]
In the period (2), two of the three driving transistors 24, 25, and 26 forming the second driving transistor group 5b are turned on, and the driving currents Ia and Ib Is performed, the driving transistors 24 and 25 are in the phase switching period T2. In the phase switching period T2 for these drive transistors 24 and 25, the reference voltage output from the second reference voltage generation circuit 10 is obtained by adding a chevron voltage signal to the second reference voltage E2 'set lower. The second reference voltage E2 becomes slightly higher, and the operating voltage between the emitter and collector of the driving transistors 24 and 25 becomes sufficiently high. Therefore, as in the case of FIG. 7, the current amplification factor (hfe) of the drive transistors 24 and 25 depends on the operating voltage between the emitter and collector of the transistors (substantially equal to VM-VA and VM-VB in FIG. 7). In addition, the waveforms of the voltages VA and VB of the current supply terminals A and B become smooth. As a result, the drive currents Ia and Ib applied to the stator windings 11 and 12 are smoothly switched, and the drive currents Ia and Ib have waveforms even during the phase switching period T2. No distortion occurs.
[0120]
Similar operations are performed in periods other than the periods (1) and (2).
[0121]
With the above configuration, the three drive transistors 21, 22, and 23 constituting the first drive transistor group 5 a perform phase switching of the drive current of the stator windings 11, 12, and 13. In the switching period T2, the first reference voltage generation circuit 9 outputs a higher first reference voltage E1 to set the operating voltage between the emitter and collector of the drive transistors 21, 22, 23 to a sufficiently high level to saturate. In the one-phase energizing period T1 in which the phase switching is completed, the operating voltage between the emitter and the collector of the driving transistors 21, 22, and 23 is the first reference voltage which was originally set lower. It is set sufficiently low based on the output of E1 '.
[0122]
Similarly, during the phase switching period T2 during which the switching of the driving currents of the three driving transistors 24, 25, and 26 constituting the second driving transistor group 5b is performed, the second reference voltage generating circuit 10 sets a higher level. By outputting the second reference voltage E2, the operating voltage between the emitter and the collector of the driving transistors 24, 25, 26 is set sufficiently high to avoid operation in the saturation region, while the one-phase energizing period in which the phase switching is completed At T1, the operating voltage between the emitter and the collector of the driving transistors 24, 25, and 26 is set sufficiently low based on the output of the second reference voltage E2 ', which was originally set lower.
[0123]
When the brushless DC motor of the present invention is rotated at a high speed, an "H" level switching signal is input to the command terminal 60 shown in FIG. 1, and the switching switches of the switching circuit 120 and the switching circuit 140 have output terminals Y respectively. , The reference voltage E1 generated by the first reference voltage generation circuit 9 and the reference voltage E2 generated by the second reference voltage generation circuit 10 are shown in FIGS. 10 (8) and 12 (8), respectively. As shown by the dotted line, a mountain-shaped voltage waveform is formed, and the size of the mountain-shaped portion is made higher during high-speed rotation of the motor than at low-speed rotation, so that the ripple of the output voltage VM to be output from the voltage conversion circuit 4 is extremely flat. Waveform.
[0124]
As is clear from the above description, the first reference voltage generation circuit 9 and the second reference voltage generation circuit 10 output the reference voltages E1 'and E2' which are basically set lower, respectively. Since the operating voltage between the emitter and the collector of the driving transistors 21, 22, 23 and the driving transistors 24, 25, 26 can be set small, the power loss in the driving transistors can be suppressed. In addition, as the higher reference voltage E1 and the higher reference voltage E2, signals that are changed in a mountain shape in synchronization with the timing of the back electromotive forces a, b, and c induced in the stator windings 11, 12, and 13 are output. By doing so, the phase switching operation of the drive currents of the stator windings 11, 12, and 13 is performed smoothly without generating waveform distortion, so that the brushless DC motor with very little vibration and noise can be driven.
[0125]
When the brushless DC motor of the present invention is rotated at a high speed, an "H" level switching signal is input to the command terminal 60, and the reference voltage E1 is supplied from the first reference voltage generation circuit 9 and the reference voltage generation circuit 10. And the magnitude of the chevron of the voltage waveform of each of the reference voltage E2 is made higher during high-speed rotation of the motor than at low-speed rotation, so that the ripple of the output voltage VM to be output from the voltage conversion circuit 4 is made into an extremely flat waveform. Since the phase switching operation of the drive current of the stator windings 11, 12, and 13 can be smoothly performed without generating waveform distortion even at the time of low speed and high speed rotation, brushless vibration and noise are very little. Driving of a DC motor becomes possible.
[0126]
Note that the output voltage VM to be output from the voltage conversion circuit 4 at low and high speed rotations of the motor shown in FIGS. 8A and 8B has a flat waveform with extremely little ripple in both cases. Although the size of the chevron portion of the voltage waveforms of the reference voltage E1 and the reference voltage E2 is determined as described above, the output voltage VM may have a flat waveform with an extremely small amount of ripple only during high-speed rotation of the motor.
When the motor is rotating at a low speed, the ripple frequency of the envelope waveforms of the voltage waveforms VA, VB and VC is low and sufficiently lower than the control band of the output voltage of the voltage conversion circuit 4, so that the output voltage VM is the voltage waveform. It is possible to sufficiently follow the ripples of the envelope waveforms of VA, VB, and VC. Therefore, the output voltage VM becomes a flat waveform with a very small amount of ripple only during high-speed rotation when the ripple frequency of the envelope waveform of the voltage waveforms VA, VB, and VC is higher than the control band of the output voltage of the voltage conversion circuit 4. Alternatively, the size of the chevron portion of the voltage waveform of the reference voltage E1 and the reference voltage E2 may be determined. In this case, the size of the peaks of the voltage waveforms of the reference voltage E1 and the reference voltage E2 when the motor rotates at a low speed can be set smaller than the waveforms of E1 and E2 shown in FIG. 23 and the operating voltage between the emitter and collector of the driving transistors 24, 25 and 26 can be further reduced, so that the power loss in the driving transistors can be further reduced.
[0127]
In the first reference voltage generation circuit 9 shown in FIG. 9 and the second reference voltage generation circuit 10 shown in FIG. 11, the changeover switches of the changeover circuits 120 and 140 correspond to the low and high speed rotations of the motor. Although the switching is performed only in two steps, the switching may be performed in any number of steps according to the rotation speed of the motor. Furthermore, the configuration may be such that the resistance values of the resistors 114 and 134 are continuously increased according to the rotation speed without providing the switching circuits 120 and 140.
[0128]
The current signals Ip1 ", Ip2", Ip3 "input to the first reference voltage generator 9 and the second reference voltage generator 10 are input with the resistances of the resistors 114 and 134 fixed. The current signal waveforms Ip1 ', Ip2', Ip3 'may be configured to increase continuously in accordance with the rotation speed.
[0129]
In the first reference voltage generation circuit 9 shown in FIG. 9 and the second reference voltage generation circuit 10 shown in FIG. 11, the magnitudes of the reference voltages E1 ′ and E2 ′ set lower are constant. However, the operating voltages between the emitters and collectors of the driving transistors 21, 22, 23, 24, 25, and 26 constituting the first driving transistor group 5a and the second driving transistor group 5b are applied to the stator winding. The current supply may be changed in accordance with a command signal, and when the supply current increases, the magnitudes of the reference voltage signal E1 ′ and the reference voltage signal E2 ′ may be increased.
[0130]
Further, in the above embodiment, the total of the drive currents flowing out of the stator windings 11, 12, 13 is detected by the current detection resistor 57, and the drive currents Ia, Although the waveforms of Ib and Ic are configured to have a trapezoidal waveform, the sum of the drive currents flowing out of the stator windings 11, 12, and 13 is modulated without being limited to the trapezoidal waveform. In this case, the driving currents Ia, Ib, and Ic may have a sinusoidal waveform.
[0131]
Further, the present invention is not limited to the three-phase motor as in the above embodiment, and can be applied to a four-phase motor or more.
[0132]
【The invention's effect】
As described above, according to the brushless DC motor of the present invention, the second operating transistor sets the operating voltage between the emitter and the collector of the first driving transistor group to be equal to the reference voltage output from the first reference voltage generating circuit. The DC output voltage of the voltage conversion circuit is controlled such that the current flowing through the driving transistor group is controlled and the operating voltage between the emitter and the collector of the second driving transistor group becomes equal to the reference voltage output from the second reference voltage generating circuit. And a buffer amplifier for amplifying the operating voltage between the emitter and the collector of the first driving transistor group and the second driving transistor group and a multi-phase position signal output from the position signal synthesis circuit and each output of the Hall element. The output is changed according to the shaping signal obtained by shaping the waveform. During one-phase energizing period, the driving current between the emitter and collector of the driving transistor that is energizing the driving current is changed. Since configured to set as possible voltage low, it is possible to reduce the power loss in the driving transistor.
[0133]
Further, during the phase switching period in which the phase switching of the driving current is performed, the operating voltage between the emitter and the collector of the corresponding driving transistor is changed according to the rotation speed of the motor, and the operating voltage is switched to a higher value. The phase switching operation of the line drive current is performed smoothly, and the brushless DC motor can be driven with very little vibration and noise.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a brushless DC motor according to an embodiment of the present invention.
FIG. 2 is a signal waveform diagram of each part for explaining the operation of a position signal synthesizing circuit and a shaping circuit constituting the brushless DC motor of FIG.
FIG. 3 is a circuit diagram showing an example of a first operating voltage detection circuit in the brushless DC motor of FIG.
FIG. 4 is a circuit diagram showing an example of a second operating voltage detection circuit in the brushless DC motor of FIG.
FIG. 5 is a signal waveform diagram of each part for describing an operation when an operating voltage of a driving transistor is changed according to a position signal in the brushless DC motor of FIG. 1;
FIG. 6 is a signal waveform diagram of each section for explaining a problem that power loss increases in a conventional brushless DC motor.
FIG. 7 is a diagram for explaining a problem that waveform distortion occurs in a driving current of a stator winding during a phase switching period when a first reference voltage and a second reference voltage are set low in a conventional brushless DC motor. Signal waveform diagram of each part
FIGS. 8 (1), (2), and (3) each explain the operation of the brushless DC motor of FIG. 1 when the operating voltage of the drive transistor is changed according to the position signal and the rotation speed of the motor. Signal waveform diagram of each part for
9 is a circuit diagram showing an example of a first reference voltage generation circuit in the brushless DC motor of FIG.
FIG. 10 is a signal waveform diagram of each section for explaining the operation of the first reference voltage generation circuit shown in FIG. 8;
11 is a circuit diagram showing an example of a second reference voltage generation circuit in the brushless DC motor of FIG.
FIG. 12 is a signal waveform diagram of each unit for describing the operation of the second reference voltage generation circuit shown in FIG.
[Explanation of symbols]
1,2,3 ... Hall element
4. Voltage conversion circuit
5a: First drive transistor group
5b... Second drive transistor group
6a: First distribution control circuit
6b: second distribution control circuit
9 first reference voltage generation circuit
10 second reference voltage generating circuit
11, 12, 13 ... stator winding
27 ... Rotor
40 position signal synthesis circuit

Claims

A rotor having a plurality of magnetic poles,
A multi-phase stator winding;
A plurality of Hall elements for detecting the rotational position of the rotor,
Position signal combining means for generating a plurality of phase position signals from outputs of the plurality of Hall elements,
Voltage conversion means for obtaining a variable output DC voltage from a DC power supply;
A first drive transistor group including a plurality of transistors forming a current path between one of the output terminal pair of the voltage conversion means and a power supply terminal of each phase of the stator winding;
First operating voltage detecting means for detecting a minimum operating voltage of the first driving transistor group;
First distribution control means for distributing and controlling a current flowing through the first drive transistor group in accordance with a command signal for instructing current supply to the stator winding and an output of the position signal synthesizing means;
A second drive transistor group including a plurality of transistors forming a current path between the other of the output terminal pair of the voltage conversion means and a power supply terminal of each phase of the stator winding;
Second operating voltage detecting means for detecting a minimum operating voltage of the second driving transistor group;
A second distribution for distributing and controlling a current flowing through the second driving transistor group so that a minimum operating voltage of the first driving transistor group matches a first reference voltage in accordance with an output of the position signal synthesizing means; Control means;
Voltage control means for controlling an output voltage of the voltage conversion means so that a minimum operation voltage of the second drive transistor group matches a second reference voltage,
The first and second reference voltages are in a phase switching energized state in which current switching is performed from one phase of the stator winding to the next phase in the first and second driving transistor groups, respectively, and simultaneously flows in two phases. Is larger than a one-phase energized state in which a current flows through only one phase, and the magnitude thereof changes according to the rotation speed of the rotor.

The first and second reference voltages are in a phase switching energized state in which current switching is performed from one phase of the stator winding to the next phase in the first and second driving transistor groups, respectively, and simultaneously flows in two phases. 2. The electric motor according to claim 1, wherein the current is larger than a one-phase energized state in which a current flows through only one phase, and the magnitude thereof increases continuously in substantially proportion to the rotation speed of the rotor. A brushless DC motor as described.

2. The method according to claim 1, wherein the first and second reference voltages are continuously changed, and in the phase switching energized state, the first and second reference voltages are changed into a triangular waveform having a peak at a point in time when currents flowing in the two phases become substantially equal. Brushless DC motor.

The brushless DC motor according to claim 1, wherein the first and second reference voltages change in accordance with a command signal for commanding a current supply to the stator winding.

The position signal synthesizing means includes a plurality of buffer amplifiers for amplifying each output of the plurality of Hall elements, and a plurality of subtraction circuits for generating a difference between outputs of the plurality of buffer amplifiers. 2. A brushless DC motor according to claim 1, wherein the second reference voltage is generated from a multi-phase position signal output by the position signal synthesizing unit and a shaped signal obtained by shaping the output of the buffer amplifier. .

A rotor having a plurality of magnetic poles,
A multi-phase stator winding;
A plurality of Hall elements for detecting the rotational position of the rotor,
Position signal combining means for generating a plurality of phase position signals from outputs of the plurality of Hall elements,
Voltage conversion means for obtaining a variable output DC voltage from a DC power supply;
A first drive transistor group including a plurality of transistors forming a current path between one of the output terminal pair of the voltage conversion means and a power supply terminal of each phase of the stator winding;
First operating voltage detecting means for detecting a minimum operating voltage of the first driving transistor group;
First distribution control means for distributing and controlling a current flowing through the first drive transistor group in accordance with a command signal for instructing current supply to the stator winding and an output of the position signal synthesizing means;
A second drive transistor group including a plurality of transistors forming a current path between the other of the output terminal pair of the voltage conversion means and a power supply terminal of each phase of the stator winding;
Second operating voltage detecting means for detecting a minimum operating voltage of the second driving transistor group;
A second distribution for distributing and controlling a current flowing through the second driving transistor group so that a minimum operating voltage of the first driving transistor group matches a first reference voltage in accordance with an output of the position signal synthesizing means; Control means;
Voltage control means for controlling an output voltage of the voltage conversion means so that a minimum operation voltage of the second drive transistor group matches a second reference voltage,
The first and second reference voltages are in a phase switching energized state in which current switching is performed from one phase of the stator winding to the next phase in the first and second driving transistor groups, respectively, and simultaneously flows in two phases. Is larger than the one-phase energized state in which current flows only in one phase, and at least when the rotor is rotated at a high speed, the first voltage is output so that the waveform of the output voltage of the voltage conversion means becomes substantially flat. A brushless DC motor, wherein the magnitudes of a reference voltage and a second reference voltage are changed.

7. The brushless DC motor according to claim 6, wherein the levels of the first and second reference voltages during the high-speed rotation are higher than the levels during the low-speed rotation.

7. The device according to claim 6, wherein the first and second reference voltages are continuously changed, and in the phase switching energized state, the first and second reference voltages are changed into a triangular waveform having a peak at a point in time when currents flowing in the two phases become substantially equal. Brushless DC motor.

7. The brushless DC motor according to claim 6, wherein the first and second reference voltages change in response to a command signal for commanding a current supply to the stator winding.

The position signal synthesizing means includes a plurality of buffer amplifiers for amplifying each output of the plurality of Hall elements, and a plurality of subtraction circuits for generating a difference between outputs of the plurality of buffer amplifiers. 7. The brushless DC motor according to claim 6, wherein the second reference voltage is generated from a multi-phase position signal output by the position signal synthesizing unit and a shaped signal obtained by shaping the output of the buffer amplifier. .

A phase switching state in which a plurality of phase position signals are generated based on the signals indicating the rotational position of the rotor output from the plurality of Hall elements, and current is simultaneously supplied to two phases of the stator winding using the position signals. At the time of generating the first and second reference voltages whose voltage values increase as compared with other states, and inputting the first and second reference voltages to the non-inverting terminals of the first and second operational amplifiers, respectively. Then, the minimum operating voltage of each of the first and second driving transistor groups is detected, and the first and second minimum operating voltages are input to the inverting terminals of the first and second operational amplifiers, respectively. And controlling the voltage of the power supply terminal based on the first and second reference voltages by including a power supply terminal for supplying power to the stator winding in a negative feedback loop of the second operational amplifier. Through the power supply terminal Drive control method for a brushless DC motor, characterized in that to ensure the desired operating voltage at the first and second driving transistors for supplying a current to the stator windings.

12. The drive control method for a brushless DC motor according to claim 11, wherein, when generating the first and second reference voltages, the voltage value is changed according to a rotation speed of the motor.