JP3577717B2 - 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 - Google Patents
通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 Download PDFInfo
- Publication number
- JP3577717B2 JP3577717B2 JP2001149826A JP2001149826A JP3577717B2 JP 3577717 B2 JP3577717 B2 JP 3577717B2 JP 2001149826 A JP2001149826 A JP 2001149826A JP 2001149826 A JP2001149826 A JP 2001149826A JP 3577717 B2 JP3577717 B2 JP 3577717B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- data
- bytes
- padding
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 79
- 238000004891 communication Methods 0.000 title claims description 30
- 238000012545 processing Methods 0.000 claims description 124
- 238000001514 detection method Methods 0.000 claims description 55
- 238000010586 diagram Methods 0.000 description 35
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の属する技術分野】
本発明は、通信のスクランブルとデスクランブルに関し、特に通信パケットのスクランブルとデスクランブルを行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法に関する。
【0002】
【従来の技術】
従来、通信パケットのスクランブル/デスクランブルにおいては、例えばATMセル等のように固定長のセル(フレーム)に対するスクランブル/デスクランブルが実施されている。
【0003】
【発明が解決しようとする課題】
上述したように従来の技術では、固定長セル(フレーム)に対するデスクランブル/スクランブルの処理のみに対応し、固定長セル(フレーム)内の固定長の領域(ペイロードエリア)に対するデスクランブル/スクランブルの処理にしか対応していなかった。
【0004】
このため、従来のデスクランブラ回路/スクランブラ回路(や装置)においては、可変長のセルに対してデスクランブル/スクランブルを処理することができなかった。
【0005】
本発明の目的は、上記従来技術の欠点を解決し、可変長パケットのデスクランブル/スクランブルを行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法を提供することである。
【0006】
【課題を解決するための手段】
上記目的を達成するため本発明のデスクランブラ回路は、通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路において、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【0007】
請求項2の本発明のデスクランブラ回路は、入力データを8バイト(Byte)パラレル展開して処理することを特徴とする。
【0008】
請求項3の本発明のデスクランブラ回路は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、前記データ選択部は、先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【0009】
請求項4の本発明のデスクランブラ回路は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【0010】
請求項5の本発明のスクランブラ回路は、通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路において、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【0011】
請求項6の本発明のスクランブラ回路は、入力データを8バイトパラレル展開して処理することを特徴とする。
【0012】
請求項7の本発明のスクランブラ回路は、前記ワードにおけるスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、前記データ選択部は、先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【0013】
請求項8の本発明のスクランブラ回路は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【0014】
請求項9の本発明のデスクランブル方法は、通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路のデスクランブル方法において、前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とする。
【0015】
請求項10の本発明のデスクランブル方法は、入力データを8バイトパラレル展開して処理することを特徴とする。
【0016】
請求項11の本発明のデスクランブル方法は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、前記データ選択ステップでは、先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【0017】
請求項12の本発明のデスクランブル方法は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする。
【0018】
請求項13の本発明のスクランブル方法は、通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路のスクランブル方法において、前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とする。
【0019】
請求項14の本発明のスクランブル方法は、入力データを8バイトパラレル展開して処理することを特徴とする。
【0020】
請求項15の本発明のスクランブル方法は、前記ワードにおけるスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、前記データ選択ステップでは、先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【0021】
請求項16の本発明のスクランブル方法は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする。
【0022】
請求項17の本発明の通信装置は、パケットを送受する通信装置において、前記パケットをデスクランブル処理するデスクランブラ回路と、前記パケットをスクランブル処理するスクランブラ回路を備え、前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得し、かつ、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【0023】
請求項18の本発明の通信装置は、入力データを8バイトパラレル展開して処理することを特徴とする。
【0024】
請求項19の本発明の通信装置は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、前記データ選択部は、前記デスクランブラ部の選択処理において、先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【0025】
請求項20の本発明の通信装置は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、前記データ選択部は、前記スクランブラ部の選択処理において、先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【0026】
請求項21の本発明の通信装置は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0028】
本発明においては、可変長のパケットを収容して、チャンネル単位にデスクランブル/スクランブル処理を行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法を提供する。以下、本発明の実施の形態においては、処理対象の可変長のパケットとして、GFPフレーム(Generic Framing Procedure(図19参照))を例に説明する。
【0029】
また、本発明のスクランブラ回路/デスクランブラ回路は、可変長パケットを送受する通信装置内に組み込んでパケットのスクランブル/デスクランブルを行う等の形態で用いることができる。
【0030】
スクランブラ回路は、処理対象の可変長のパケットであるGFPフレーム(図19参照)を、例えば、ペイロード領域(Payload Area)における“0”、“1”の発生確率が1/2になるようにペイロード部分にスクランブルをかけて装置間を転送処理する。スクランブル処理は、パケット同期が誤同期になる確率を低下させる効果もある(原始多項式は、X43+1)。また、スクランブル処理は、パケットが属するチャンネル単位に連続的に行う(1パケットで完結しない)。
【0031】
デスクランブラ回路は、スクランブル処理されたペイロード部分を、元のデータに復元する処理を行う(スクランブラ回路と同様に1パケットで完結せず、パケットが属するチャンネル単位に連続的に行われる)。
【0032】
収容するデータが高速(例えば、2.4Gbps)の場合、装置内部でのデータ形態としては、パラレル変換して速度を低速にした形態(例えば、52Mbps×8バイト パラレル)が考えられる(図3:デスクランブラ部入力信号、図4:デスクランブラ部出力信号参照)。図3、図4に示すように、可変長パケットをパラレル展開する場合、処理の容易さを考慮してパケットの先頭ビットがパラレルデータのMSBに配置されるようにするために、空きバイト(パディングバイト:padding byte)を付加してパケットを8バイトの整数倍のパケットとして扱う(このため、装置内のデータレートは伝送路のデータレートよりも高くなる)。
【0033】
更にこのような処理を行う場合、パケットの最終ワードでは、パケット長によりデスクランブル/スクランブルの対象となるデータとデスクランブル/スクランブル対象外となるパディングバイトが混在する形態となる。
【0034】
本発明においては、パケットに含まれているパケット長情報に基づいて、最終ワードのパディングバイト数を判定することにより、最終ワードのデスクランブル/スクランブル処理を適切に処理する。これにより、様々なバイト長で構成される可変長パケットのデスクランブル/スクランブル処理を実現する。
【0035】
図1は、本発明の第1の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。図1を参照すると、本実施の形態のデスクランブラ回路は、デコード部1−5、チャンネル連続検出部1−6、パディング数検出部1−7、有効領域検出部1−8、FF初期値レジスタ1−9、チャンネル選択部1−10、初期値選択部1−11、デスクランブラ部1−18〜1−26、データ選択部1−36、遅延部1−39を備える。
【0036】
入力パケット1−1は、デスクランブラ部1−18〜1−26において該当チャンネルにおけるFF初期値信号1−17を基にデスクランブル処理が行われる。各デスクランブラ部1−18〜1−26は、それぞれにデスクランブル処理の処理対象とするバイト(その数と位置)が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【0037】
パケットの先頭ワードタイミングにおいては、図3の例に示されるように下位4バイトのみがデスクランブル処理対象となるのであり、このためデータ選択部1−36は、デスクランブラ部1−23からの処理後の主信号データと次データ処理用のFF値1−32を選択する。
【0038】
また、先頭ワードから最終ワードの間においては、全8バイトがデスクランブル処理対象であり、このためデータ選択部1−36は、デスクランブラ部1−18からの処理後の主信号データと次データ処理用のFF値1−27を選択する。
【0039】
更に、最終ワードにおいては、デスクランブル対象のバイト数は一定でなくパディングバイト数により異なる。パディングバイト数が7バイト(デスクランブル対象は1バイト)の場合、データ選択部1−36は、デスクランブラ部1−26からの処理後の主信号データと次データ処理用のFF値1−35を選択する。パディングバイト数が6バイト(デスクランブル対象は2バイト)の場合、データ選択部1−36は、デスクランブラ部1−25からの処理後の主信号データと次データ処理用のFF値1−34を選択する。以下同様に、パディングバイト数が6、5、4、3、2、1、0バイトの場合、データ選択部1−36は、それぞれデスクランブラ部1−24、1−22、1−21、1−20、1−19、1−18からの処理後の主信号データと次データ処理用のFF値1−33、1−31、1−30、1−29、1−28、1−27を選択する。
【0040】
図2は、本発明の第1の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。図2を参照すると、本実施の形態のスクランブラ回路は、デコード部2−5、チャンネル連続検出部2−6、パディング数検出部2−7、有効領域検出部2−8、FF初期値レジスタ2−9、チャンネル選択部2−10、初期値選択部2−11、スクランブラ部2−18〜2−26、データ選択部2−36、遅延部2−39を備えている。
【0041】
入力パケット2−1は、スクランブラ部2−18〜2−26において該当チャンネルにおけるFF初期値信号2−17を基にスクランブル処理が行われる。各スクランブラ部2−18〜2−26は、それぞれにスクランブル処理の処理対象とするバイト(その数と位置)が異なり、以下に説明するように、その処理対象バイトに該当するスクランブラ部によりスクランブル処理を実行する。
【0042】
パケットの先頭ワードタイミングにおいては、下位4バイトのみがスクランブル処理対象であり、このためデータ選択部2−36は、スクランブラ部2−23からの処理後の主信号データと次データ処理用のFF値2−32を選択する。
【0043】
また、先頭ワードから最終ワードの間においては、全8バイトがデスクランブル処理対象であり、このためデータ選択部2−36は、スクランブラ部2−18からの処理後の主信号データと次データ処理用のFF値2−27を選択する。
【0044】
更に、最終ワードにおいては、スクランブル対象のバイト数は一定でなくパディングバイト数により異なる。パディングバイト数が7バイト(デスクランブル対象は1バイト)の場合、データ選択部1−36は、スクランブラ部2−26からの処理後の主信号データと次データ処理用のFF値2−35を選択する。パディングバイト数が6バイト(スクランブル対象は2バイト)の場合、データ選択部1−36は、スクランブラ部2−25からの処理後の主信号データと次データ処理用のFF値2−34を選択する。以下同様にパディングバイト数が6、5、4、3、2、1、0バイトの場合、データ選択部1−36は、それぞれスクランブラ部2−24、2−22、2−21、2−20、2−19、2−18からの処理後の主信号データと次データ処理用のFF値2−33、2−31、2−30、2−29、2−28、2−27を選択する。
【0045】
次に、本実施の形態のデスクランブラ回路/スクランブラ回路の各部の構成と機能を、図面を参照してより詳細に説明する。
【0046】
図1の本実施の形態のデスクランブラ回路においては、入力データを8バイトパラレル展開して処理し、収容チャンネルは48チャンネルの場合の実施例の構成を示している。図1を参照すると、本実施の形態のデスクランブラ回路は、デコード部1−5、チャンネル連続検出部1−6、パディング数検出部1−7、有効領域検出部1−8、FF初期値レジスタ1−9、チャンネル選択部1−10、初期値選択部1−11、デスクランブラ部1−18〜1−26、データ選択部1−36、遅延部1−39を備えている。
【0047】
チャンネル連続検出部1−6は、入力チャンネル信号1−2を受信し、同チャンネルが連続して検出された場合には同チャンネル連続検出信号1−12を初期値選択部1−11に送出する。
【0048】
パディング数検出部1−7は、入力パケットの先頭ワード指示信号1−3を受信し、パケットの先頭ワードタイミングにおいてパケット長を示すLength情報(PLI領域:図19参照)を参照してパディングバイト数を算出し、パディングバイト数情報1−13をデータ選択部1−36に送出する。
【0049】
有効領域検出部1−8は、入力パケット1−1の属する入力チャンネル信号1−2を受信して、使用中のチャンネルかどうかを判定し、使用中のチャンネルの時のみenable状態とするenable信号1−15をデコード部1−5に出力する。
【0050】
デコード部1−5は、入力チャンネル信号1−2とenable信号1−15を受信して、enable信号1−15がenable状態を示す場合のみ入力チャンネル信号1−2をデコード処理して、FF初期値レジスタ1−9の該当するチャンネル出力のみenableとする信号を出力する。
【0051】
FF初期値レジスタ1−9は、デスクランブル処理に必要な43個(1チャンネルあたり)のFFで構成されている。チャンネル単位に個別にデスクランブル処理を行うために収容する48チャンネル分の状態の保持を行っている。
【0052】
このFFの値は、収容する48チャンネル毎にデスクランブル処理を行うにあたってのFFの初期値に相当する。各値は、デコード部1−5からのenable信号によりデータ選択部1−36からのFF値1−38の値に更新される。FFに保持されている各チャンネル毎の初期値は、チャンネル選択部1−10に出力される。FF初期値レジスタ1−9にてチャンネル単位に状態を保持するのはデスクランブル/スクランブル処理が1パケットに完結せず、チャンネル単位に連続して行われることを考慮しているためである。
【0053】
チャンネル選択部1−10は、入力されるFF初期値レジスタ1−9からのチャンネル毎の初期値出力を入力チャンネル信号1−2により選択して選択後のFF初期値信号1−16を初期値選択部1−11に送出する。
【0054】
初期値選択部1−11は、チャンネル連続検出部1−6から同チャンネル連続検出信号1−12を受信し、同チャンネル連続の場合はデータ選択部1−36からのFF値1−38、連続ではない場合にはチャンネル選択部1−10からのFF初期値信号1−16を選択してFF初期値信号1−17として送出する。
【0055】
デスクランブラ部1−18は、8バイトパラレルデータの8バイト全てを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理時のFF値1−27を送出する。
【0056】
デスクランブラ部1−19は、8バイトパラレルデータの上位7バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値1−28を送出する。
【0057】
デスクランブラ部1−20、1−21、1−22、1−24、1−25、1−26もそれぞれ同様に8バイトパラレルデータの上位6〜1バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値1−28、1−29、1−30、1−31、1−33、1−34、1−35を送出する。
【0058】
デスクランブラ部1−23は、8バイトパラレルデータの下位4バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値1−32を送出する。
【0059】
データ選択部1−36は、デスクランブラ部1−18〜1−26からの処理後の主信号データと次データ処理用のFF値1−27〜1−35までの出力からデスクランブル対象のデータのみをデスクランブルしたデータを選択する処理を行い、デスクランブル処理後の主信号データ1−37と次データ処理用のFF値1−38を出力する。
【0060】
このデータ選択部1−36による各データの選択は、パケットの先頭ワード指示信号1−3から先頭ワードのタイミング、最終ワード指示信号1−4から最終ワードタイミングを認識し、先頭ワードにおいてはデスクランブル対象が8バイトパラレルデータの下位4バイト(図19参照)となるのでデスクランブラ部1−23の出力を選択し、先頭ワードから最終ワードの間においてはデスクランブル対象が8バイトパラレルデータ全てとなるのでデスクランブラ部1−18の出力を選択し、最終ワードにおいてはデスクランブル対象がパディングバイト数により異なるのでパディング数検出部1−7からのパディングバイト数情報1−13を参照し、該当するデスクランブラ部からの出力を選択する。
【0061】
遅延部1−39は、主信号データの内部処理遅延を考慮してパケットの先頭ワード指示信号1−3と最終ワード指示信号1−4を遅延処理して出力するブロックである。
【0062】
図2の本実施の形態のスクランブラ回路においては、入力データを8バイトパラレル展開して処理し、収容チャンネルは48チャンネルの場合の実施例の構成を示している。図2を参照すると、本実施の形態のスクランブラ回路は、デコード部2−5、チャンネル連続検出部2−6、パディング数検出部2−7、有効領域検出部2−8、FF初期値レジスタ2−9、チャンネル選択部2−10、初期値選択部2−11、スクランブラ部2−18〜2−26、データ選択部2−36、遅延部2−39を備える。
【0063】
チャンネル連続検出部2−6は、出力チャンネル信号2−2を受信し、同チャンネルが連続して検出された場合には同チャンネル連続検出信号2−12を初期値選択部2−11に送出する。
【0064】
パディング数検出部2−7は、入力パケットの先頭ワード指示信号2−3を受信し、パケットの先頭ワードタイミングにおいてパケット長を示すLength情報(PLI領域:図19参照)を参照してパディングバイト数を算出し、パディングバイト数情報2−13をデータ選択部2−36に送出する。
【0065】
有効領域検出部2−8は、入力パケット2−1の属する出力チャンネル信号2−2を受信して、使用中のチャンネルかどうかを判定し、使用中のチャンネルの時のみenable状態とするenable信号2−15をデコード部2−5に出力する。
【0066】
デコード部2−5は、出力チャンネル信号2−2とenable信号2−15を受信して、enable信号2−15がenable状態を示す場合のみ出力チャンネル信号2−2をデコード処理して、FF初期値レジスタ2−9の該当するチャンネル出力のみenableとする信号を出力する。
【0067】
FF初期値レジスタ2−9は、スクランブル処理に必要な43個(1チャンネルあたり)のFFで構成されている。チャンネル単位に個別にスクランブル処理を行うために収容する48チャンネル分の状態の保持を行っている。
【0068】
このFFの値は、収容する48チャンネル毎にスクランブル処理を行うにあたってのFFの初期値に相当する。各値は、デコード部2−5からのenable信号によりデータ選択部2−36からのFF値2−38の値に更新される。FFに保持されている各チャンネル毎の初期値は、チャンネル選択部2−10に出力される。FF初期値レジスタ2−9にてチャンネル単位に状態を保持するのはデスクランブル/スクランブル処理が1パケットに完結せず、チャンネル単位に連続して行われることを考慮しているためである。
【0069】
チャンネル選択部2−10は、入力されるFF初期値レジスタ2−9からのチャンネル毎の初期値出力を出力チャンネル信号2−2により選択して選択後のFF初期値信号2−16を初期値選択部2−11に送出する。
【0070】
初期値選択部2−11は、チャンネル連続検出部2−6から同チャンネル連続検出信号2−12を受信し、同チャンネル連続の場合はデータ選択部2−36からのFF値2−38、連続ではない場合にはチャンネル選択部2−10からのFF初期値信号2−16を選択してFF初期値信号2−17として送出する。
【0071】
スクランブラ部2−18は、8バイトパラレルデータの8バイト全てを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理時のFF値2−27を送出する。
【0072】
スクランブラ部2−19は、8バイトパラレルデータの上位7バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値2−28を送出する。
【0073】
スクランブラ部2−20、2−21、2−22、2−24、2−25、2−26もそれぞれ同様に8バイトパラレルデータの上位6〜1バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値2−28、2−29、2−30、2−31、2−33、2−34、2−35を送出する。
【0074】
スクランブラ部2−23は、8バイトパラレルデータの下位4バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のFF値2−32を送出する。
【0075】
データ選択部2−36は、スクランブラ部2−18〜2−26からの処理後の主信号データと次データ処理用のFF値2−27〜2−35までの出力からスクランブル対象のデータのみをスクランブルしたデータを選択する処理を行い、スクランブル処理後の主信号データ2−37と次データ処理用のFF値2−38を出力する。
【0076】
このデータ選択部2−36による各データの選択は、パケットの先頭ワード指示信号2−3から先頭ワードのタイミング、最終ワード指示信号2−4から最終ワードタイミングを認識し、先頭ワードにおいてはスクランブル対象が8バイトパラレルデータの下位4バイト(図19参照)となるのでスクランブラ部2−23の出力を選択し、先頭ワードから最終ワードの間においてはスクランブル対象が8バイトパラレルデータ全てとなるのでスクランブラ部2−18の出力を選択し、最終ワードにおいてはスクランブル対象がパディングバイト数により異なるのでパディング数検出部2−7からのパディングバイト数情報2−13を参照し、該当するデスクランブラ部からの出力を選択する。
【0077】
遅延部2−39は、主信号データの内部処理遅延を考慮してパケットの先頭ワード指示信号1−3と最終ワード指示信号1−4を遅延処理して出力するブロックである。
【0078】
図3は、図1のデスクランブラ回路への入力データの一例を示す図である。図3を参照すると、入力される主信号データ(DATA_ds[[63−0]])は、8バイトパラレル展開されて入力される。また、パケットの先頭ワードを表す信号(SOP_ds)とパケットの最後ワードを表す信号(EOP_ds)が併走されている。つまり、SOP_ds=1〜EOP_ds=1となっている区間がパケットデータを示す区間となる。更に、入力パケットが属するチャンネル番号を示す信号(Iチャンネル_ds)も併走されている。
【0079】
図4は、図1のデスクランブラ回路からの出力データの一例を示す図である。図4を参照すると、出力されるデスクランブル処理後の主信号データ(DATA_hc[[63−0]])は、8バイトパラレルの形態で出力される。また、パケットの先頭ワードを表す信号(SOP_hc)とパケットの最後ワードを表す信号(EOP_hc)が併走されている。つまり、SOP_hc=1〜EOP_hc=1となっている区間がパケットデータを示す区間となる。
【0080】
図5は、図2のスクランブラ回路への入力データの一例を示す図である。図5を参照すると、入力される主信号データ(DATA_sc[[63−0]])は、8バイトパラレル展開されて入力される。また、パケットの先頭ワードを表す信号(SOP_sc)とパケットの最後ワードを表す信号(EOP_sc)が併走されている。つまり、SOP_sc=1〜EOP_sc=1となっている区間がパケットデータを示す区間となる。更に、入力パケットが属するチャンネル番号を示す信号(Iチャンネル_sc)も併走されている。
【0081】
図6は、図2のデスクランブラ回路からの出力データの一例を示す図である。図6を参照すると、出力されるデスクランブル処理後の主信号データ(DATA_pi[[63−0]])は、8バイトパラレルの形態で出力される。また、パケットの先頭ワードを表す信号(SOP_pi)とパケットの最後ワードを表す信号(EOP_pi)が併走されている。つまり、SOP_pi=1〜EOP_pi=1となっている区間がパケットデータを示す区間となる。
【0082】
ここで、本実施の形態のデスクランブラ回路/スクランブラ回路の特徴を、従来のデスクランブラ回路/スクランブラ回路と比較して説明する。
【0083】
図7は、従来のデスクランブラ回路によるシリアルデータ処理を説明するための図である。このデスクランブラ回路における処理対象としては、本実施の形態と同様に可変長のパケットであり、例えばGFPフレーム(図19参照)が考えられこの場合の原始多項式はX43+1である。この従来のデスクランブラ回路は、FF(FlipFlop)43段とex−orが1個で構成されており、現在の入力と43CLK前の入力信号とのex−or出力が、デスクランブル処理後のデータとなっている。なお、本実施の形態におけるFF初期値レジスタ1−9は、チャンネル毎に43個のFFで構成され、図7における43段のFFが相当する。
【0084】
図9は、この図7の従来のデスクランブラ回路を用いて、8ビット(1バイト)パラレル入力データを処理するための構成を示す図である。基本的な原理は図7と同様であるが、構成要素としてFF(FlipFlop)43段とex−orが8個で構成される。
【0085】
図11は、本実施の形態におけるデスクランブラ部1−26(1バイトパラレルのデスクランブラ回路)の内部構成の詳細を示す図である。これは、図9の従来の方式の1バイトパラレルデスクランブラ回路のFF以外の構成要素から構成されている。この場合、図9の1バイトパラレルデスクランブラ回路のFFは、FF初期値レジスタ1−9内の該当チャンネルのFF値に相当する。また、他の各デスクランブラ部1−18〜1−25の内部構成に関しても、パラレル展開数が違うのみで図11と考え方は同様である。
【0086】
図8は、従来のスクランブラ回路によるシリアルデータ処理を説明するための図である。このデスクランブラ回路における処理対象としては、本実施の形態と同様に可変長のパケットであり、例えばGFPフレーム(図19参照)が考えられこの場合の原始多項式はX43+1である。この従来のスクランブラ回路は、FF(FlipFlop)43段とex−orが1個で構成されており、現在の入力と43CLK前の出力信号とのex−or出力が、スクランブル処理後のデータとなっている。
【0087】
図10は、この図8の従来のデスクランブラ回路を用いて、8ビット(1バイト)パラレル入力データを処理するための構成を示す図である。基本的な原理は図8と同様であるが、構成要素としてFF(FlipFlop)43段とex−orが8個で構成される。
【0088】
図12は、本実施の形態におけるスクランブラ部2−26(1バイトパラレルのスクランブラ回路)の内部構成の詳細を示す図である。これは、図10の従来の方式の1バイトパラレルスクランブラ回路のFF以外の構成要素から構成されている。この場合、図10の1バイトパラレルデスクランブラ回路のFFは、FF初期値レジスタ2−9内の該当チャンネルのFF値に相当する。また、他の各スクランブラ部2−18〜2−25の内部構成に関しても、パラレル展開数が違うのみで図12と考え方は同様である。
【0089】
図19は、GFPフレームの構成を示す図である。この図19における太線で囲まれた部分(ペイロードエリア:Payload Area)が、デスクランブル/スクランブル処理の対象となる部分である。また、図3、5の例に示すように8バイトパラレル展開した場合には、先頭ワードの上位4バイト部分はデスクランブル/スクランブル処理の対象外となる。また、最終ワードの処理対象ワード数は、ペイロードエリアのバイト数によって異なる。
【0090】
図20は、図19のようなGFPフレームを用いた場合におけるPLI値(パケット長:図19におけるペイロードエリアのバイト数情報)とパディング数検出部の出力信号と、最終ワードにおけるデスクランブル/スクランブル対象バイト数の対応を示している。本実施例では、パケットを8バイトパラレルで処理する場合を示しているために、PLI値の下位3ビットからパディングバイト数の判定が可能である。
【0091】
次に、本実施の形態のデスクランブラ回路/スクランブラ回路の動作を、図面を参照して詳細に説明する。本実施の形態のデスクランブラ回路/スクランブラ回路が処理対象とするのは、可変長のパケットであり、例えばGFPフレーム(図19参照)等がある。
【0092】
まず、図1のデスクランブラ回路の動作を説明する。スクランブラ回路は、伝送路上においてはペイロード領域における“0”、“1”の発生確率が1/2になるようにペイロード部分をスクランブル処理する。スクランブル処理には、パケット同期が誤同期になる確率を低下させる効果もある(原始多項式はX43+1)。
【0093】
入力パケット1−1は、デスクランブラ部1−18〜1−26において該当チャンネルにおけるFF初期値信号1−17を基にデスクランブル処理が行われる。
【0094】
各デスクランブラ部1−18〜1−26は、それぞれにデスクランブル処理の処理対象とするバイト(その数と位置)が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【0095】
パケットの先頭ワードタイミングにおいては、下位4バイトのみがデスクランブル処理対象となるのでデスクランブラ部1−23からの処理後の主信号データと次データ処理用のFF値1−32がデータ選択部1−36にて選択される。
【0096】
また、先頭ワードから最終ワードの間においては8バイト全てがデスクランブル処理対象となるのでデスクランブラ部1−18からの処理後の主信号データと次データ処理用のFF値1−27がデータ選択部1−36にて選択される。
【0097】
更に最終ワードにおいてはデスクランブル対象がパディングバイト数により異なり、パディングバイト数が7バイト(デスクランブル対象は1バイト)の場合、デスクランブラ部1−26からの処理後の主信号データと次データ処理用のFF値1−35がデータ選択部1−36にて選択され、パディングバイト数が6バイト(デスクランブル対象は2バイト)の場合、デスクランブラ部1−25からの処理後の主信号データと次データ処理用のFF値1−34がデータ選択部1−36にて選択され、以下同様にパディングバイト数が5、4、3、2、1、0バイトの場合、それぞれデスクランブラ部1−24、1−22、1−21、1−20、1−19、1−18からの処理後の主信号データと次データ処理用のFF値1−33、1−31、1−30、1−29、1−28、1−27がデータ選択部1−36にて選択される。
【0098】
最終ワード処理におけるパディングバイト数判定処理は、パディング数検出部1−7において先頭ワードのタイミングにてコアヘッダ(Core Header)のPLI(ペイロードエリアのバイト数を示す:図19参照)を取り込み、パケットの最終ワードに付加されているパディングバイト数を認識し、データ選択部1−36に送出する。
【0099】
本実施例では、パケットは8バイトパラレルで処理される場合を示しているために、パディングバイト数の取り得る範囲は0〜7バイトである。よって、図19に示すようなGFPフレームを用いた場合、入力パケットのPLI値(パケット長:図19におけるペイロードエリアのバイト数情報)の下位3ビットからパディングバイト数の判定が可能である(図20参照)。
【0100】
データ選択部1−36にて選択されたFF値1−38は、FF初期値レジスタ1−9の該当チャンネルの格納領域に保持され、次の同チャンネルのデスクランブル処理におけるFFの初期値として使用される。
【0101】
FF初期値レジスタ1−9における値の更新は、デコード部1−5からのenable信号が有効の場合、該当パケットの入力チャンネル信号1−2により示されたチャンネルのFF初期値レジスタのみデータ選択部1−36からのFF値1−38の値に更新される。
【0102】
更新処理のenable信号は、有効領域検出部1−8にて入力チャンネル信号1−2を受信し、有効なチャンネルとして認識されればenable、無効チャンネルとして認識されればdisableと判定される。例えば、チャンネルとして0〜47までの48チャンネル(5ビット信号)を使用している場合、48〜63までのチャンネル番号は無効と判定する。
【0103】
チャンネル選択部1−10は、入力されるFF初期値レジスタ1−9からのチャンネル毎の初期値出力を入力チャンネル信号1−2により選択して選択後のFF初期値信号1−16を処理対象チャンネルのデスクランブル処理におけるFF初期値として初期値選択部1−11に送出する。
【0104】
ただし、同チャンネルの処理が(ワード単位で)連続する場合には、FF初期値レジスタ1−9でのFF初期値の更新処理が次のワードのデスクランブル処理に間に合わない場合が考えられるため、同チャンネルが連続する場合にはデータ選択部からのFF値1−38が初期値選択部1−11にて選択されてデスクランブラ部1−18〜1−26までのデスクランブル処理におけるFF初期値として使用される。同チャンネルのデータが連続しているかどうかは、チャンネル連続検出部1−6にて入力チャンネル信号1−2を監視して判定する。判定結果を同チャンネル連続検出信号1−12として初期値選択部1−11に送出する。
【0105】
同チャンネルの処理が連続しない場合には、前述したチャンネル選択部からのFF初期値信号1−16が初期値選択部1−11にて選択されてデスクランブラ部1−18〜1−26までのデスクランブル処理におけるFF初期値として使用される。
【0106】
次に、図2のスクランブラ回路の動作について図面を参照して詳細に説明する。入力パケット2−1は、スクランブラ部2−18〜2−26において該当チャンネルにおけるFF初期値信号2−17を基にスクランブル処理が行われる。
【0107】
各デスクランブラ部2−18〜2−26は、それぞれにデスクランブル処理の処理対象とするバイト(その数と位置)が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【0108】
パケットの先頭ワードタイミングにおいては、下位4バイトのみがスクランブル処理対象となるのでスクランブラ部2−23からの処理後の主信号データと次データ処理用のFF値2−32がデータ選択部2−36にて選択される。
【0109】
また、先頭ワードから最終ワードの間においては8バイト全てがスクランブル処理対象となるのでスクランブラ部2−18からの処理後の主信号データと次データ処理用のFF値2−27がデータ選択部2−36にて選択される。
【0110】
更に最終ワードにおいてはスクランブル対象がパディングバイト数により異なり、パディングバイト数が7バイト(スクランブル対象は1バイト)の場合、スクランブラ部2−26からの処理後の主信号データと次データ処理用のFF値2−35がデータ選択部1−36にて選択され、パディングバイト数が6バイト(スクランブル対象は2バイト)の場合、スクランブラ部2−25からの処理後の主信号データと次データ処理用のFF値2−34がデータ選択部2−36にて選択され、以下同様にパディングバイト数が5、4、3、2、1、0バイトの場合、それぞれスクランブラ部2−24、2−22、2−21、2−20、2−19、2−18からの処理後の主信号データと次データ処理用のFF値2−33、2−31、2−30、2−29、2−28、2−27がデータ選択部2−36にて選択される。
【0111】
最終ワード処理におけるパディングバイト数判定処理は、パディング数検出部2−7において先頭ワードのタイミングにてコアヘッダのPLI(ペイロードエリアのバイト数を示す:図19参照)を取り込み、パケットの最終ワードに付加されているパディングバイト数を認識し、データ選択部2−36に送出する。
【0112】
本実施例では、パケットは8バイトパラレルで処理される場合を示しているために、パディングバイト数の取り得る範囲は0〜7バイトである。よって、図19に示すようなGFPフレームを用いた場合、入力パケットのPLI値(パケット長:図19におけるペイロードエリアのバイト数情報)の下位3ビットからパディングバイト数の判定が可能である(図20参照)。
【0113】
データ選択部2−36にて選択されたFF値2−38は、FF初期値レジスタ2−9の該当チャンネルの格納領域に保持され、次の同チャンネルのスクランブル処理におけるFFの初期値として使用される。FF初期値レジスタ2−9における値の更新は、デコード部2−5からのenable信号が有効の場合、該当パケットの出力チャンネル信号2−2により示されたチャンネルのFF初期値レジスタのみデータ選択部2−36からのFF値2−38の値に更新される。
【0114】
更新処理のenable信号は、有効領域検出部2−8にて出力チャンネル信号2−2を受信し、有効なチャンネルとして認識されればenable、無効チャンネルとして認識されればdisableと判定される。例えば、チャンネルとして0〜47までの48チャンネル(5ビット信号)を使用している場合、48〜63までのチャンネル番号は無効と判定する。
【0115】
チャンネル選択部2−10は、入力されるFF初期値レジスタ2−9からのチャンネル毎の初期値出力を出力チャンネル信号2−2により選択して選択後のFF初期値信号2−16を処理対象チャンネルのスクランブル処理におけるFF初期値として初期値選択部2−11に送出する。
【0116】
ただし、同チャンネルの処理が(ワード単位で)連続する場合には、FF初期値レジスタ2−9でのFF初期値の更新処理が次のワードのスクランブル処理に間に合わない場合が考えられるため、同チャンネルが連続する場合にはデータ選択部からのFF値2−38が初期値選択部2−11にて選択されてスクランブラ部2−18〜2−26までのスクランブル処理におけるFF初期値として使用される。同チャンネルのデータが連続しているかどうかは、チャンネル連続検出部2−6にて出力チャンネル信号2−2を監視して判定する。判定結果を同チャンネル連続検出信号2−12として初期値選択部2−11に送出する。
【0117】
同チャンネルの処理が連続しない場合には、前述したチャンネル選択部からのFF初期値信号2−16が初期値選択部2−11にて選択されてスクランブラ部2−18〜2−26までのスクランブル処理におけるFF初期値として使用される。
【0118】
以上説明したように、本実施の形態のデスクランブラ回路/スクランブラ回路によれば、パディング数検出部により、可変長パケットのヘッダに付加されているパケット長情報から最終ワードのパディング数を算出して、最終ワードのデスクランブル/スクランブル処理対象のバイトを求めることにより、パラレル展開されて入力されるパケット最終ワードにおいてデスクランブル/スクランブル処理対象のバイトのみに関してデスクランブル/スクランブル処理を行うことができる。これにより、本実施の形態のデスクランブラ回路/スクランブラ回路は、可変長パケットに対するデスクランブル/スクランブル処理を行うことができる。
【0119】
次に、本発明の第2の実施の形態を図面を参照して詳細に説明する。図13は、本発明の第2の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図であり、図14は、本実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【0120】
図13を参照すると、本実施の形態のデスクランブラ回路は、第1の実施の形態のパディング数検出部1−7において、パディングバイト数情報1−13をチャンネル毎に別管理する形態である。
【0121】
第1デコード部3−5は、有効領域検出部3−8からのenable信号3−15を受信し、先頭ワード指示信号3−3が先頭を示す(1となる)タイミングにて入力チャンネル信号3−2をデコードしてpadバイト保持レジスタ3−41へ出力する。
【0122】
padバイト保持レジスタ3−41は、チャンネル単位に現在処理中のパケットの最終ワードにおけるパディングバイト数を保持するレジスタで第2デコード部3−40からの出力がenableとなったチャンネルのレジスタのみパディング数検出部3−7からのパディングバイト数情報3−13の値に更新される。
【0123】
初期値選択部3−42は、入力チャンネル単位にパディングバイト数情報を保持しており、入力チャンネル信号3−2により該当するチャンネルのパディングバイト数情報を選択してパディングバイト数情報3−43をデータ選択部3−36に出力する。
【0124】
このように処理することによって、チャンネルのパディングバイト数情報がチャンネル単位に保持することが可能となるために、第1の実施の形態では、入力データの形態はパケット多重された形態をとることが条件となっているが、本実施の形態では、図15に示すようなチャンネル単位のワード多重の形態でパケットが入力された場合でも処理可能である。また、図15の入力データに対する出力データは、図16のようになる。
【0125】
図14を参照すると、本実施の形態のスクランブラ回路は、第1の実施の形態のパディング数検出部2−7において、パディングバイト数情報2−13をチャンネル毎に別管理する形態である。
【0126】
第2デコード部4−40は、有効領域検出部4−7からのenable信号4−15を受信し、先頭ワード指示信号4−3が先頭を示す(1となる)タイミングにて出力チャンネル信号4−2をデコードしてpadバイト保持レジスタ4−41へ出力する。
【0127】
padバイト保持レジスタ4−41は、チャンネル単位に現在処理中のパケットの最終ワードにおけるパディングバイト数を保持するレジスタで第2デコード部4−40からの出力がenableとなったチャンネルのレジスタのみパディング数検出部4−8からのパディングバイト数情報4−13の値に更新される。
【0128】
初期値選択部4−42は、出力チャンネル単位にパディングバイト数情報を保持しており、出力チャンネル信号4−2により該当するチャンネルのパディングバイト数情報を選択してパディングバイト数情報4−43をデータ選択部4−36に出力する。
【0129】
このように処理することによって、チャンネルのパディングバイト数情報がチャンネル単位に保持することが可能となるために、第1の実施の形態では、入力データの形態はパケット多重された形態をとることが条件となっているが、本実施の形態では、図17に示すようなチャンネル単位のワード多重の形態でパケットが入力された場合でも処理可能である。また、図17の入力データに対する出力データは、図18のようになる。
【0130】
また、上記各実施の形態のデスクランブラ回路とスクランブラ回路は、通信装置内にその双方(又は一方を)備えて、可変長パケットのデスクランブル/スクランブルを処理させることができる。また、通信装置内にこのデスクランブラ回路とスクランブラ回路の双方を備える場合においては、チャンネル連続検出部、パディング数検出部、有効領域検出部等のデスクランブラ回路とスクランブラ回路の双方において共通する機能を共有させる形態も可能である。
【0131】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【0132】
【発明の効果】
以上説明したように本発明のデスクランブラ回路/スクランブラ回路によれば、可変長パケットに対するデスクランブル/スクランブル処理を行うことができる。その理由は、パケット自身に付加されているパケット長情報から最終ワードのパディング数を算出し、最終ワードのデスクランブル/スクランブル処理対象のバイトを求めることにより、パラレル展開されて入力されるパケット最終ワードにおいてデスクランブル/スクランブル処理対象のバイトのみに関してデスクランブル/スクランブル処理を行うことができるからである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。
【図2】本発明の第1の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【図3】本発明の第1の実施の形態のデスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図4】本発明の第1の実施の形態のデスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図5】本発明の第1の実施の形態のスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図6】本発明の第1の実施の形態のスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図7】従来のデスクランブラ回路によるシリアルデータ処理を説明するための図である。
【図8】従来のスクランブラ回路によるシリアルデータ処理を説明するための図である。
【図9】従来のデスクランブラ回路を用いて8ビットパラレル入力データを処理するための構成を示す図である。
【図10】従来のスクランブラ回路を用いて8ビットパラレル入力データを処理するための構成を示す図である。
【図11】本発明の第1の実施の形態の(1バイトパラレルの)デスクランブラ部の内部構成を示す図である。
【図12】本発明の第1の実施の形態の(1バイトパラレルの)スクランブラ部の内部構成を示す図である。
【図13】本発明の第2の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。
【図14】本発明の第2の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【図15】本発明の第2の実施の形態のデスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図16】本発明の第2の実施の形態のデスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図17】本発明の第2の実施の形態のスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図18】本発明の第2の実施の形態のスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図19】GFPフレームの構成を示す図である。
【図20】図19のGFPフレームを用いた場合におけるPLI値と、パディングバイト数検出部の出力信号と最終ワードにおけるデスクランブラ回路/スクランブラ回路対象バイト数の対応を示す図である。
【符号の説明】
1−1 入力パケット
1−2 入力チャンネル信号
1−3 先頭ワード指示信号
1−4 最終ワード指示信号
1−5 デコード部
1−6 チャンネル連続検出部
1−7 パディング数検出部
1−8 有効領域検出部
1−9 FF初期値レジスタ
1−10 チャンネル選択部
1−11 初期値選択部
1−12 同チャンネル連続検出信号
1−13 パディングバイト数情報
1−15 enable信号
1−16 FF初期値信号
1−17 FF初期値信号
1−18〜1−26 デスクランブラ部
1−27〜1−35 FF値出力
1−36 データ選択部
1−37 主信号データ
1−38 次データ処理用のFF値
1−39 遅延部
2−1 入力パケット
2−2 出力チャンネル信号
2−3 先頭ワード指示信号
2−4 最終ワード指示信号
2−5 デコード部
2−6 チャンネル連続検出部
2−7 パディング数検出部
2−8 有効領域検出部
2−9 FF初期値レジスタ
2−10 チャンネル選択部
2−11 初期値選択部
2−12 同チャンネル連続検出信号
2−13 パディングバイト数情報
2−15 enable信号
2−16 FF初期値信号
2−17 FF初期値信号
2−18〜2−26 スクランブラ部
2−27〜2−35 FF値出力
2−36 データ選択部
2−37 主信号データ
2−38 次データ処理用のFF値
2−39 遅延部
3−1 入力パケット
3−2 入力チャンネル信号
3−3 先頭ワード指示信号
3−4 最終ワード指示信号
3−5 第1デコード部
3−6 チャンネル連続検出部
3−7 パディング数検出部
3−8 有効領域検出部
3−9 FF初期値レジスタ
3−10 チャンネル選択部
3−11 初期値選択部
3−12 同チャンネル連続検出信号
3−13 パディングバイト数情報
3−15 enable信号
3−16 FF初期値信号
3−17 FF初期値信号
3−18〜3−26 デスクランブラ部
3−27〜3−35 FF値出力
3−36 データ選択部
3−37 主信号データ
3−38 次データ処理用のFF値
3−39 遅延部
3−40 第2デコード部
3−41 padバイト保持レジスタ
3−42 初期値選択部
3−43 パディングバイト数情報
4−1 入力パケット
4−2 出力チャンネル信号
4−3 先頭ワード指示信号
4−4 最終ワード指示信号
4−5 第1デコード部
4−6 チャンネル連続検出部
4−7 パディング数検出部
4−8 有効領域検出部
4−9 FF初期値レジスタ
4−10 チャンネル選択部
4−11 初期値選択部
4−12 同チャンネル連続検出信号
4−13 パディングバイト数情報
4−15 enable信号
4−16 FF初期値信号
4−17 FF初期値信号
4−18〜4−26 スクランブラ部
4−27〜4−35 FF値出力
4−36 データ選択部
4−37 主信号データ
4−38 次データ処理用のFF値
4−39 遅延部
4−40 第2デコード部
4−41 padバイト保持レジスタ
4−42 初期値選択部
4−43 パディングバイト数情報
Claims (21)
- 通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路において、
前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択部を備えることを特徴とするデスクランブラ回路。 - 入力データを8バイトパラレル展開して処理することを特徴とする請求項1に記載のデスクランブラ回路。
- 前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、
前記データ選択部は、
先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項2に記載のデスクランブラ回路。 - チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項1から請求項3のいずれか一つに記載のデスクランブラ回路。
- 通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路において、
前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とするスクランブラ回路。 - 入力データを8バイトパラレル展開して処理することを特徴とする請求項5に記載のスクランブラ回路。
- 前記ワードにおけるスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、
前記データ選択部は、
先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項6に記載のスクランブラ回路。 - チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項5から請求項7のいずれか一つに記載のスクランブラ回路。
- 通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路のデスクランブル方法において、
前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、
各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とするデスクランブル方法。 - 入力データを8バイトパラレル展開して処理することを特徴とする請求項9に記載のデスクランブル方法。
- 前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、
前記データ選択ステップでは、
先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項10に記載のデスクランブル方法。 - チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする請求項9から請求項11のいずれか一つに記載のデスクランブル方法。
- 通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路のスクランブル方法において、
前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、
各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とするスクランブル方法。 - 入力データを8バイトパラレル展開して処理することを特徴とする請求項13に記載のスクランブル方法。
- 前記ワードにおけるスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、
前記データ選択ステップでは、
先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項14に記載のスクランブル方法。 - チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする請求項13から請求項15のいずれか一つに記載のスクランブル方法。
- パケットを送受する通信装置において、
前記パケットをデスクランブル処理するデスクランブラ回路と、前記パケットをスクランブル処理するスクランブラ回路を備え、
前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得し、かつ、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする通信装置。 - 入力データを8バイトパラレル展開して処理することを特徴とする請求項17に記載の通信装置。
- 前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記デスクランブラ部を備え、
前記データ選択部は、前記デスクランブラ部の選択処理において、
先頭ワードにおいては、下位4バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項18に記載の通信装置。 - 前記ワードにおけるデスクランブル処理対象のデータ位置が、全8バイト中、上位より1バイトから8バイトまでの各場合と、または下位4バイトである場合に対応させて9種類の前記スクランブラ部を備え、
前記データ選択部は、前記スクランブラ部の選択処理において、
先頭ワードにおいては、下位4バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
先頭ワードから最終ワードの間においては、8バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項18又は請求項19に記載の通信装置。 - チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項17から請求項20のいずれか一つに記載の通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001149826A JP3577717B2 (ja) | 2001-05-18 | 2001-05-18 | 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 |
US10/147,456 US7286669B2 (en) | 2001-05-18 | 2002-05-17 | Circuits for scrambling and descrambling packets of various lengths, and methods of doing the same |
CA 2386774 CA2386774C (en) | 2001-05-18 | 2002-05-17 | Circuits for scrambling and descrambling packets and methods of doing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001149826A JP3577717B2 (ja) | 2001-05-18 | 2001-05-18 | 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344490A JP2002344490A (ja) | 2002-11-29 |
JP3577717B2 true JP3577717B2 (ja) | 2004-10-13 |
Family
ID=18994949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001149826A Expired - Fee Related JP3577717B2 (ja) | 2001-05-18 | 2001-05-18 | 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7286669B2 (ja) |
JP (1) | JP3577717B2 (ja) |
CA (1) | CA2386774C (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7508846B2 (en) * | 2002-11-22 | 2009-03-24 | Nortel Networks Ltd. | Physical capacity aggregation system and method |
US7505589B2 (en) * | 2003-09-09 | 2009-03-17 | Temarylogic, Llc | Ternary and higher multi-value digital scramblers/descramblers |
KR100539261B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 디지털 데이터의 부호화 장치와 dvd로의 기록 장치 및그 방법 |
JP4491587B2 (ja) * | 2004-11-26 | 2010-06-30 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | データ発生装置 |
JP4612864B2 (ja) * | 2005-05-19 | 2011-01-12 | キヤノン株式会社 | 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法 |
JP4860708B2 (ja) * | 2006-12-27 | 2012-01-25 | 富士通株式会社 | ストリーム暗号方法および暗号システム |
JP5761551B2 (ja) * | 2010-11-19 | 2015-08-12 | ソニー株式会社 | 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム |
US9166611B2 (en) | 2013-08-27 | 2015-10-20 | Raytheon Company | Efficient high speed ADC interface design |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668810A (en) * | 1995-04-26 | 1997-09-16 | Scientific-Atlanta, Inc. | Data transmission protocol method and apparatus |
US5991308A (en) * | 1995-08-25 | 1999-11-23 | Terayon Communication Systems, Inc. | Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant |
JP3384434B2 (ja) | 1995-12-08 | 2003-03-10 | 日本電信電話株式会社 | スクランブル通信方法及びシステム |
JP3645057B2 (ja) | 1997-02-25 | 2005-05-11 | シャープ株式会社 | 多重情報受信復元装置 |
US6092130A (en) * | 1997-02-28 | 2000-07-18 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data padding input data and input significance information which are not synchronized |
US6934249B1 (en) * | 1997-04-01 | 2005-08-23 | Cisco Technology, Inc. | Method and system for minimizing the connection set up time in high speed packet switching networks |
JPH11331803A (ja) | 1998-05-12 | 1999-11-30 | Toshiba Corp | 暗号化方法、暗号化装置、およびデジタルコンテンツ再生装置 |
JP2000295202A (ja) | 1999-04-02 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 限定受信システム |
JP4115627B2 (ja) | 1999-05-20 | 2008-07-09 | 三菱電機株式会社 | 限定受信方式の送信装置および受信装置 |
US6618395B1 (en) * | 1999-05-27 | 2003-09-09 | 3Com Corporation | Physical coding sub-layer for transmission of data over multi-channel media |
US6804257B1 (en) * | 1999-11-25 | 2004-10-12 | International Business Machines Corporation | System and method for framing and protecting variable-lenght packet streams |
US7308575B2 (en) * | 2000-03-30 | 2007-12-11 | Arris Group, Inc. | Data scrambling system for a shared transmission media |
JP3570507B2 (ja) * | 2001-03-28 | 2004-09-29 | 日本電気株式会社 | Stmマッピング回路及び方法 |
-
2001
- 2001-05-18 JP JP2001149826A patent/JP3577717B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 CA CA 2386774 patent/CA2386774C/en not_active Expired - Fee Related
- 2002-05-17 US US10/147,456 patent/US7286669B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002344490A (ja) | 2002-11-29 |
US20020174368A1 (en) | 2002-11-21 |
CA2386774A1 (en) | 2002-11-18 |
US7286669B2 (en) | 2007-10-23 |
CA2386774C (en) | 2007-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2187898C2 (ru) | Способ формирования ячеек данных и устройство и телекоммуникационная система для его осуществления, способ перемещения пакета данных и устройство и телекоммуникационная система для его осуществления | |
CN106134138B (zh) | 一种拥塞控制的方法、设备和系统 | |
US8306037B2 (en) | Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks | |
CA2416082C (en) | Method of and system for the transfer of sonet traffic across a packet network | |
US7031341B2 (en) | Interfacing apparatus and method for adapting Ethernet directly to physical channel | |
ES2427434T3 (es) | Procedimientos y aparatos para el agrupamiento de señales de red y reducción del ancho de banda | |
JP3577717B2 (ja) | 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 | |
US7593411B2 (en) | Bus interface for transfer of multiple SONET/SDH rates over a serial backplane | |
US20010012288A1 (en) | Data transmission apparatus and method for transmitting data between physical layer side device and network layer device | |
EP0684719A1 (en) | Method and apparatus for transmission of high priority traffic on low speed communication links | |
WO2014208986A1 (en) | Data structure for physical layer encapsulation, data structure generating apparatus and method thereof | |
US8619802B2 (en) | Message ring in a switching network | |
JPH04504638A (ja) | 高速ディジタル信号を交差接続するシステム | |
US11310138B2 (en) | Method and apparatus for indicating fault in flexible ethernet | |
US20150135041A1 (en) | Ethernet point to point link incorporating forward error correction | |
US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
US20090016384A1 (en) | Method and apparatus for distributing synchronization status messages over a Resilient Packet Ring (RPR) | |
CA2307895A1 (en) | Bus interface for transfer of sonet/sdh data | |
US7318188B1 (en) | Hardware-efficient CRC generator for high speed communication networks | |
SE524254C2 (sv) | Metod och anordning för ökning av kanalkapacitet i fasta mobilkommunikationsnätverk | |
US20160380647A1 (en) | Apparatus and method for wired data communication | |
EP1303949B1 (en) | Apparatus and method for buffer-free evaluation of packet data bytes with multiple min terms | |
EP1339183B1 (en) | Method and device for transporting ethernet frames over a transport SDH/SONET network | |
US6510166B2 (en) | Stuffing filter mechanism for data transmission signals | |
US20020114348A1 (en) | Bus interface for transfer of multiple SONET/SDH rates over a serial backplane |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |