JP3577717B2 - 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 - Google Patents

通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 Download PDF

Info

Publication number
JP3577717B2
JP3577717B2 JP2001149826A JP2001149826A JP3577717B2 JP 3577717 B2 JP3577717 B2 JP 3577717B2 JP 2001149826 A JP2001149826 A JP 2001149826A JP 2001149826 A JP2001149826 A JP 2001149826A JP 3577717 B2 JP3577717 B2 JP 3577717B2
Authority
JP
Japan
Prior art keywords
word
data
bytes
padding
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001149826A
Other languages
English (en)
Other versions
JP2002344490A (ja
Inventor
秀樹 西崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001149826A priority Critical patent/JP3577717B2/ja
Priority to US10/147,456 priority patent/US7286669B2/en
Priority to CA 2386774 priority patent/CA2386774C/en
Publication of JP2002344490A publication Critical patent/JP2002344490A/ja
Application granted granted Critical
Publication of JP3577717B2 publication Critical patent/JP3577717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、通信のスクランブルとデスクランブルに関し、特に通信パケットのスクランブルとデスクランブルを行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法に関する。
【０００２】
【従来の技術】
従来、通信パケットのスクランブル／デスクランブルにおいては、例えばＡＴＭセル等のように固定長のセル（フレーム）に対するスクランブル／デスクランブルが実施されている。
【０００３】
【発明が解決しようとする課題】
上述したように従来の技術では、固定長セル（フレーム）に対するデスクランブル／スクランブルの処理のみに対応し、固定長セル（フレーム）内の固定長の領域（ペイロードエリア）に対するデスクランブル／スクランブルの処理にしか対応していなかった。
【０００４】
このため、従来のデスクランブラ回路／スクランブラ回路（や装置）においては、可変長のセルに対してデスクランブル／スクランブルを処理することができなかった。
【０００５】
本発明の目的は、上記従来技術の欠点を解決し、可変長パケットのデスクランブル／スクランブルを行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため本発明のデスクランブラ回路は、通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路において、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【０００７】
請求項２の本発明のデスクランブラ回路は、入力データを８バイト（Ｂｙｔｅ）パラレル展開して処理することを特徴とする。
【０００８】
請求項３の本発明のデスクランブラ回路は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、前記データ選択部は、先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【０００９】
請求項４の本発明のデスクランブラ回路は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【００１０】
請求項５の本発明のスクランブラ回路は、通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路において、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【００１１】
請求項６の本発明のスクランブラ回路は、入力データを８バイトパラレル展開して処理することを特徴とする。
【００１２】
請求項７の本発明のスクランブラ回路は、前記ワードにおけるスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、前記データ選択部は、先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【００１３】
請求項８の本発明のスクランブラ回路は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【００１４】
請求項９の本発明のデスクランブル方法は、通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路のデスクランブル方法において、前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とする。
【００１５】
請求項１０の本発明のデスクランブル方法は、入力データを８バイトパラレル展開して処理することを特徴とする。
【００１６】
請求項１１の本発明のデスクランブル方法は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、前記データ選択ステップでは、先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【００１７】
請求項１２の本発明のデスクランブル方法は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする。
【００１８】
請求項１３の本発明のスクランブル方法は、通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路のスクランブル方法において、前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とする。
【００１９】
請求項１４の本発明のスクランブル方法は、入力データを８バイトパラレル展開して処理することを特徴とする。
【００２０】
請求項１５の本発明のスクランブル方法は、前記ワードにおけるスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、前記データ選択ステップでは、先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【００２１】
請求項１６の本発明のスクランブル方法は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする。
【００２２】
請求項１７の本発明の通信装置は、パケットを送受する通信装置において、前記パケットをデスクランブル処理するデスクランブラ回路と、前記パケットをスクランブル処理するスクランブラ回路を備え、前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得し、かつ、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする。
【００２３】
請求項１８の本発明の通信装置は、入力データを８バイトパラレル展開して処理することを特徴とする。
【００２４】
請求項１９の本発明の通信装置は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、前記データ選択部は、前記デスクランブラ部の選択処理において、先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする。
【００２５】
請求項２０の本発明の通信装置は、前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、前記データ選択部は、前記スクランブラ部の選択処理において、先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする。
【００２６】
請求項２１の本発明の通信装置は、チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２８】
本発明においては、可変長のパケットを収容して、チャンネル単位にデスクランブル／スクランブル処理を行う通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法を提供する。以下、本発明の実施の形態においては、処理対象の可変長のパケットとして、ＧＦＰフレーム（Ｇｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ（図１９参照））を例に説明する。
【００２９】
また、本発明のスクランブラ回路／デスクランブラ回路は、可変長パケットを送受する通信装置内に組み込んでパケットのスクランブル／デスクランブルを行う等の形態で用いることができる。
【００３０】
スクランブラ回路は、処理対象の可変長のパケットであるＧＦＰフレーム（図１９参照）を、例えば、ペイロード領域（Ｐａｙｌｏａｄ Ａｒｅａ）における“０”、“１”の発生確率が１／２になるようにペイロード部分にスクランブルをかけて装置間を転送処理する。スクランブル処理は、パケット同期が誤同期になる確率を低下させる効果もある（原始多項式は、Ｘ４３＋１）。また、スクランブル処理は、パケットが属するチャンネル単位に連続的に行う（１パケットで完結しない）。
【００３１】
デスクランブラ回路は、スクランブル処理されたペイロード部分を、元のデータに復元する処理を行う（スクランブラ回路と同様に１パケットで完結せず、パケットが属するチャンネル単位に連続的に行われる）。
【００３２】
収容するデータが高速（例えば、２．４Ｇｂｐｓ）の場合、装置内部でのデータ形態としては、パラレル変換して速度を低速にした形態（例えば、５２Ｍｂｐｓ×８バイト パラレル）が考えられる（図３：デスクランブラ部入力信号、図４：デスクランブラ部出力信号参照）。図３、図４に示すように、可変長パケットをパラレル展開する場合、処理の容易さを考慮してパケットの先頭ビットがパラレルデータのＭＳＢに配置されるようにするために、空きバイト（パディングバイト：ｐａｄｄｉｎｇ ｂｙｔｅ）を付加してパケットを８バイトの整数倍のパケットとして扱う（このため、装置内のデータレートは伝送路のデータレートよりも高くなる）。
【００３３】
更にこのような処理を行う場合、パケットの最終ワードでは、パケット長によりデスクランブル／スクランブルの対象となるデータとデスクランブル／スクランブル対象外となるパディングバイトが混在する形態となる。
【００３４】
本発明においては、パケットに含まれているパケット長情報に基づいて、最終ワードのパディングバイト数を判定することにより、最終ワードのデスクランブル／スクランブル処理を適切に処理する。これにより、様々なバイト長で構成される可変長パケットのデスクランブル／スクランブル処理を実現する。
【００３５】
図１は、本発明の第１の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。図１を参照すると、本実施の形態のデスクランブラ回路は、デコード部１−５、チャンネル連続検出部１−６、パディング数検出部１−７、有効領域検出部１−８、ＦＦ初期値レジスタ１−９、チャンネル選択部１−１０、初期値選択部１−１１、デスクランブラ部１−１８〜１−２６、データ選択部１−３６、遅延部１−３９を備える。
【００３６】
入力パケット１−１は、デスクランブラ部１−１８〜１−２６において該当チャンネルにおけるＦＦ初期値信号１−１７を基にデスクランブル処理が行われる。各デスクランブラ部１−１８〜１−２６は、それぞれにデスクランブル処理の処理対象とするバイト（その数と位置）が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【００３７】
パケットの先頭ワードタイミングにおいては、図３の例に示されるように下位４バイトのみがデスクランブル処理対象となるのであり、このためデータ選択部１−３６は、デスクランブラ部１−２３からの処理後の主信号データと次データ処理用のＦＦ値１−３２を選択する。
【００３８】
また、先頭ワードから最終ワードの間においては、全８バイトがデスクランブル処理対象であり、このためデータ選択部１−３６は、デスクランブラ部１−１８からの処理後の主信号データと次データ処理用のＦＦ値１−２７を選択する。
【００３９】
更に、最終ワードにおいては、デスクランブル対象のバイト数は一定でなくパディングバイト数により異なる。パディングバイト数が７バイト（デスクランブル対象は１バイト）の場合、データ選択部１−３６は、デスクランブラ部１−２６からの処理後の主信号データと次データ処理用のＦＦ値１−３５を選択する。パディングバイト数が６バイト（デスクランブル対象は２バイト）の場合、データ選択部１−３６は、デスクランブラ部１−２５からの処理後の主信号データと次データ処理用のＦＦ値１−３４を選択する。以下同様に、パディングバイト数が６、５、４、３、２、１、０バイトの場合、データ選択部１−３６は、それぞれデスクランブラ部１−２４、１−２２、１−２１、１−２０、１−１９、１−１８からの処理後の主信号データと次データ処理用のＦＦ値１−３３、１−３１、１−３０、１−２９、１−２８、１−２７を選択する。
【００４０】
図２は、本発明の第１の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。図２を参照すると、本実施の形態のスクランブラ回路は、デコード部２−５、チャンネル連続検出部２−６、パディング数検出部２−７、有効領域検出部２−８、ＦＦ初期値レジスタ２−９、チャンネル選択部２−１０、初期値選択部２−１１、スクランブラ部２−１８〜２−２６、データ選択部２−３６、遅延部２−３９を備えている。
【００４１】
入力パケット２−１は、スクランブラ部２−１８〜２−２６において該当チャンネルにおけるＦＦ初期値信号２−１７を基にスクランブル処理が行われる。各スクランブラ部２−１８〜２−２６は、それぞれにスクランブル処理の処理対象とするバイト（その数と位置）が異なり、以下に説明するように、その処理対象バイトに該当するスクランブラ部によりスクランブル処理を実行する。
【００４２】
パケットの先頭ワードタイミングにおいては、下位４バイトのみがスクランブル処理対象であり、このためデータ選択部２−３６は、スクランブラ部２−２３からの処理後の主信号データと次データ処理用のＦＦ値２−３２を選択する。
【００４３】
また、先頭ワードから最終ワードの間においては、全８バイトがデスクランブル処理対象であり、このためデータ選択部２−３６は、スクランブラ部２−１８からの処理後の主信号データと次データ処理用のＦＦ値２−２７を選択する。
【００４４】
更に、最終ワードにおいては、スクランブル対象のバイト数は一定でなくパディングバイト数により異なる。パディングバイト数が７バイト（デスクランブル対象は１バイト）の場合、データ選択部１−３６は、スクランブラ部２−２６からの処理後の主信号データと次データ処理用のＦＦ値２−３５を選択する。パディングバイト数が６バイト（スクランブル対象は２バイト）の場合、データ選択部１−３６は、スクランブラ部２−２５からの処理後の主信号データと次データ処理用のＦＦ値２−３４を選択する。以下同様にパディングバイト数が６、５、４、３、２、１、０バイトの場合、データ選択部１−３６は、それぞれスクランブラ部２−２４、２−２２、２−２１、２−２０、２−１９、２−１８からの処理後の主信号データと次データ処理用のＦＦ値２−３３、２−３１、２−３０、２−２９、２−２８、２−２７を選択する。
【００４５】
次に、本実施の形態のデスクランブラ回路／スクランブラ回路の各部の構成と機能を、図面を参照してより詳細に説明する。
【００４６】
図１の本実施の形態のデスクランブラ回路においては、入力データを８バイトパラレル展開して処理し、収容チャンネルは４８チャンネルの場合の実施例の構成を示している。図１を参照すると、本実施の形態のデスクランブラ回路は、デコード部１−５、チャンネル連続検出部１−６、パディング数検出部１−７、有効領域検出部１−８、ＦＦ初期値レジスタ１−９、チャンネル選択部１−１０、初期値選択部１−１１、デスクランブラ部１−１８〜１−２６、データ選択部１−３６、遅延部１−３９を備えている。
【００４７】
チャンネル連続検出部１−６は、入力チャンネル信号１−２を受信し、同チャンネルが連続して検出された場合には同チャンネル連続検出信号１−１２を初期値選択部１−１１に送出する。
【００４８】
パディング数検出部１−７は、入力パケットの先頭ワード指示信号１−３を受信し、パケットの先頭ワードタイミングにおいてパケット長を示すＬｅｎｇｔｈ情報（ＰＬＩ領域：図１９参照）を参照してパディングバイト数を算出し、パディングバイト数情報１−１３をデータ選択部１−３６に送出する。
【００４９】
有効領域検出部１−８は、入力パケット１−１の属する入力チャンネル信号１−２を受信して、使用中のチャンネルかどうかを判定し、使用中のチャンネルの時のみｅｎａｂｌｅ状態とするｅｎａｂｌｅ信号１−１５をデコード部１−５に出力する。
【００５０】
デコード部１−５は、入力チャンネル信号１−２とｅｎａｂｌｅ信号１−１５を受信して、ｅｎａｂｌｅ信号１−１５がｅｎａｂｌｅ状態を示す場合のみ入力チャンネル信号１−２をデコード処理して、ＦＦ初期値レジスタ１−９の該当するチャンネル出力のみｅｎａｂｌｅとする信号を出力する。
【００５１】
ＦＦ初期値レジスタ１−９は、デスクランブル処理に必要な４３個（１チャンネルあたり）のＦＦで構成されている。チャンネル単位に個別にデスクランブル処理を行うために収容する４８チャンネル分の状態の保持を行っている。
【００５２】
このＦＦの値は、収容する４８チャンネル毎にデスクランブル処理を行うにあたってのＦＦの初期値に相当する。各値は、デコード部１−５からのｅｎａｂｌｅ信号によりデータ選択部１−３６からのＦＦ値１−３８の値に更新される。ＦＦに保持されている各チャンネル毎の初期値は、チャンネル選択部１−１０に出力される。ＦＦ初期値レジスタ１−９にてチャンネル単位に状態を保持するのはデスクランブル／スクランブル処理が１パケットに完結せず、チャンネル単位に連続して行われることを考慮しているためである。
【００５３】
チャンネル選択部１−１０は、入力されるＦＦ初期値レジスタ１−９からのチャンネル毎の初期値出力を入力チャンネル信号１−２により選択して選択後のＦＦ初期値信号１−１６を初期値選択部１−１１に送出する。
【００５４】
初期値選択部１−１１は、チャンネル連続検出部１−６から同チャンネル連続検出信号１−１２を受信し、同チャンネル連続の場合はデータ選択部１−３６からのＦＦ値１−３８、連続ではない場合にはチャンネル選択部１−１０からのＦＦ初期値信号１−１６を選択してＦＦ初期値信号１−１７として送出する。
【００５５】
デスクランブラ部１−１８は、８バイトパラレルデータの８バイト全てを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理時のＦＦ値１−２７を送出する。
【００５６】
デスクランブラ部１−１９は、８バイトパラレルデータの上位７バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値１−２８を送出する。
【００５７】
デスクランブラ部１−２０、１−２１、１−２２、１−２４、１−２５、１−２６もそれぞれ同様に８バイトパラレルデータの上位６〜１バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値１−２８、１−２９、１−３０、１−３１、１−３３、１−３４、１−３５を送出する。
【００５８】
デスクランブラ部１−２３は、８バイトパラレルデータの下位４バイトを対象にしたデスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値１−３２を送出する。
【００５９】
データ選択部１−３６は、デスクランブラ部１−１８〜１−２６からの処理後の主信号データと次データ処理用のＦＦ値１−２７〜１−３５までの出力からデスクランブル対象のデータのみをデスクランブルしたデータを選択する処理を行い、デスクランブル処理後の主信号データ１−３７と次データ処理用のＦＦ値１−３８を出力する。
【００６０】
このデータ選択部１−３６による各データの選択は、パケットの先頭ワード指示信号１−３から先頭ワードのタイミング、最終ワード指示信号１−４から最終ワードタイミングを認識し、先頭ワードにおいてはデスクランブル対象が８バイトパラレルデータの下位４バイト（図１９参照）となるのでデスクランブラ部１−２３の出力を選択し、先頭ワードから最終ワードの間においてはデスクランブル対象が８バイトパラレルデータ全てとなるのでデスクランブラ部１−１８の出力を選択し、最終ワードにおいてはデスクランブル対象がパディングバイト数により異なるのでパディング数検出部１−７からのパディングバイト数情報１−１３を参照し、該当するデスクランブラ部からの出力を選択する。
【００６１】
遅延部１−３９は、主信号データの内部処理遅延を考慮してパケットの先頭ワード指示信号１−３と最終ワード指示信号１−４を遅延処理して出力するブロックである。
【００６２】
図２の本実施の形態のスクランブラ回路においては、入力データを８バイトパラレル展開して処理し、収容チャンネルは４８チャンネルの場合の実施例の構成を示している。図２を参照すると、本実施の形態のスクランブラ回路は、デコード部２−５、チャンネル連続検出部２−６、パディング数検出部２−７、有効領域検出部２−８、ＦＦ初期値レジスタ２−９、チャンネル選択部２−１０、初期値選択部２−１１、スクランブラ部２−１８〜２−２６、データ選択部２−３６、遅延部２−３９を備える。
【００６３】
チャンネル連続検出部２−６は、出力チャンネル信号２−２を受信し、同チャンネルが連続して検出された場合には同チャンネル連続検出信号２−１２を初期値選択部２−１１に送出する。
【００６４】
パディング数検出部２−７は、入力パケットの先頭ワード指示信号２−３を受信し、パケットの先頭ワードタイミングにおいてパケット長を示すＬｅｎｇｔｈ情報（ＰＬＩ領域：図１９参照）を参照してパディングバイト数を算出し、パディングバイト数情報２−１３をデータ選択部２−３６に送出する。
【００６５】
有効領域検出部２−８は、入力パケット２−１の属する出力チャンネル信号２−２を受信して、使用中のチャンネルかどうかを判定し、使用中のチャンネルの時のみｅｎａｂｌｅ状態とするｅｎａｂｌｅ信号２−１５をデコード部２−５に出力する。
【００６６】
デコード部２−５は、出力チャンネル信号２−２とｅｎａｂｌｅ信号２−１５を受信して、ｅｎａｂｌｅ信号２−１５がｅｎａｂｌｅ状態を示す場合のみ出力チャンネル信号２−２をデコード処理して、ＦＦ初期値レジスタ２−９の該当するチャンネル出力のみｅｎａｂｌｅとする信号を出力する。
【００６７】
ＦＦ初期値レジスタ２−９は、スクランブル処理に必要な４３個（１チャンネルあたり）のＦＦで構成されている。チャンネル単位に個別にスクランブル処理を行うために収容する４８チャンネル分の状態の保持を行っている。
【００６８】
このＦＦの値は、収容する４８チャンネル毎にスクランブル処理を行うにあたってのＦＦの初期値に相当する。各値は、デコード部２−５からのｅｎａｂｌｅ信号によりデータ選択部２−３６からのＦＦ値２−３８の値に更新される。ＦＦに保持されている各チャンネル毎の初期値は、チャンネル選択部２−１０に出力される。ＦＦ初期値レジスタ２−９にてチャンネル単位に状態を保持するのはデスクランブル／スクランブル処理が１パケットに完結せず、チャンネル単位に連続して行われることを考慮しているためである。
【００６９】
チャンネル選択部２−１０は、入力されるＦＦ初期値レジスタ２−９からのチャンネル毎の初期値出力を出力チャンネル信号２−２により選択して選択後のＦＦ初期値信号２−１６を初期値選択部２−１１に送出する。
【００７０】
初期値選択部２−１１は、チャンネル連続検出部２−６から同チャンネル連続検出信号２−１２を受信し、同チャンネル連続の場合はデータ選択部２−３６からのＦＦ値２−３８、連続ではない場合にはチャンネル選択部２−１０からのＦＦ初期値信号２−１６を選択してＦＦ初期値信号２−１７として送出する。
【００７１】
スクランブラ部２−１８は、８バイトパラレルデータの８バイト全てを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理時のＦＦ値２−２７を送出する。
【００７２】
スクランブラ部２−１９は、８バイトパラレルデータの上位７バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値２−２８を送出する。
【００７３】
スクランブラ部２−２０、２−２１、２−２２、２−２４、２−２５、２−２６もそれぞれ同様に８バイトパラレルデータの上位６〜１バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値２−２８、２−２９、２−３０、２−３１、２−３３、２−３４、２−３５を送出する。
【００７４】
スクランブラ部２−２３は、８バイトパラレルデータの下位４バイトを対象にしたスクランブル処理を行う組み合わせ回路であり、処理後の主信号データと次データ処理用のＦＦ値２−３２を送出する。
【００７５】
データ選択部２−３６は、スクランブラ部２−１８〜２−２６からの処理後の主信号データと次データ処理用のＦＦ値２−２７〜２−３５までの出力からスクランブル対象のデータのみをスクランブルしたデータを選択する処理を行い、スクランブル処理後の主信号データ２−３７と次データ処理用のＦＦ値２−３８を出力する。
【００７６】
このデータ選択部２−３６による各データの選択は、パケットの先頭ワード指示信号２−３から先頭ワードのタイミング、最終ワード指示信号２−４から最終ワードタイミングを認識し、先頭ワードにおいてはスクランブル対象が８バイトパラレルデータの下位４バイト（図１９参照）となるのでスクランブラ部２−２３の出力を選択し、先頭ワードから最終ワードの間においてはスクランブル対象が８バイトパラレルデータ全てとなるのでスクランブラ部２−１８の出力を選択し、最終ワードにおいてはスクランブル対象がパディングバイト数により異なるのでパディング数検出部２−７からのパディングバイト数情報２−１３を参照し、該当するデスクランブラ部からの出力を選択する。
【００７７】
遅延部２−３９は、主信号データの内部処理遅延を考慮してパケットの先頭ワード指示信号１−３と最終ワード指示信号１−４を遅延処理して出力するブロックである。
【００７８】
図３は、図１のデスクランブラ回路への入力データの一例を示す図である。図３を参照すると、入力される主信号データ（ＤＡＴＡ＿ｄｓ［［６３−０］］）は、８バイトパラレル展開されて入力される。また、パケットの先頭ワードを表す信号（ＳＯＰ＿ｄｓ）とパケットの最後ワードを表す信号（ＥＯＰ＿ｄｓ）が併走されている。つまり、ＳＯＰ＿ｄｓ＝１〜ＥＯＰ＿ｄｓ＝１となっている区間がパケットデータを示す区間となる。更に、入力パケットが属するチャンネル番号を示す信号（Ｉチャンネル＿ｄｓ）も併走されている。
【００７９】
図４は、図１のデスクランブラ回路からの出力データの一例を示す図である。図４を参照すると、出力されるデスクランブル処理後の主信号データ（ＤＡＴＡ＿ｈｃ［［６３−０］］）は、８バイトパラレルの形態で出力される。また、パケットの先頭ワードを表す信号（ＳＯＰ＿ｈｃ）とパケットの最後ワードを表す信号（ＥＯＰ＿ｈｃ）が併走されている。つまり、ＳＯＰ＿ｈｃ＝１〜ＥＯＰ＿ｈｃ＝１となっている区間がパケットデータを示す区間となる。
【００８０】
図５は、図２のスクランブラ回路への入力データの一例を示す図である。図５を参照すると、入力される主信号データ（ＤＡＴＡ＿ｓｃ［［６３−０］］）は、８バイトパラレル展開されて入力される。また、パケットの先頭ワードを表す信号（ＳＯＰ＿ｓｃ）とパケットの最後ワードを表す信号（ＥＯＰ＿ｓｃ）が併走されている。つまり、ＳＯＰ＿ｓｃ＝１〜ＥＯＰ＿ｓｃ＝１となっている区間がパケットデータを示す区間となる。更に、入力パケットが属するチャンネル番号を示す信号（Ｉチャンネル＿ｓｃ）も併走されている。
【００８１】
図６は、図２のデスクランブラ回路からの出力データの一例を示す図である。図６を参照すると、出力されるデスクランブル処理後の主信号データ（ＤＡＴＡ＿ｐｉ［［６３−０］］）は、８バイトパラレルの形態で出力される。また、パケットの先頭ワードを表す信号（ＳＯＰ＿ｐｉ）とパケットの最後ワードを表す信号（ＥＯＰ＿ｐｉ）が併走されている。つまり、ＳＯＰ＿ｐｉ＝１〜ＥＯＰ＿ｐｉ＝１となっている区間がパケットデータを示す区間となる。
【００８２】
ここで、本実施の形態のデスクランブラ回路／スクランブラ回路の特徴を、従来のデスクランブラ回路／スクランブラ回路と比較して説明する。
【００８３】
図７は、従来のデスクランブラ回路によるシリアルデータ処理を説明するための図である。このデスクランブラ回路における処理対象としては、本実施の形態と同様に可変長のパケットであり、例えばＧＦＰフレーム（図１９参照）が考えられこの場合の原始多項式はＸ４３＋１である。この従来のデスクランブラ回路は、ＦＦ（ＦｌｉｐＦｌｏｐ）４３段とｅｘ−ｏｒが１個で構成されており、現在の入力と４３ＣＬＫ前の入力信号とのｅｘ−ｏｒ出力が、デスクランブル処理後のデータとなっている。なお、本実施の形態におけるＦＦ初期値レジスタ１−９は、チャンネル毎に４３個のＦＦで構成され、図７における４３段のＦＦが相当する。
【００８４】
図９は、この図７の従来のデスクランブラ回路を用いて、８ビット（１バイト）パラレル入力データを処理するための構成を示す図である。基本的な原理は図７と同様であるが、構成要素としてＦＦ（ＦｌｉｐＦｌｏｐ）４３段とｅｘ−ｏｒが８個で構成される。
【００８５】
図１１は、本実施の形態におけるデスクランブラ部１−２６（１バイトパラレルのデスクランブラ回路）の内部構成の詳細を示す図である。これは、図９の従来の方式の１バイトパラレルデスクランブラ回路のＦＦ以外の構成要素から構成されている。この場合、図９の１バイトパラレルデスクランブラ回路のＦＦは、ＦＦ初期値レジスタ１−９内の該当チャンネルのＦＦ値に相当する。また、他の各デスクランブラ部１−１８〜１−２５の内部構成に関しても、パラレル展開数が違うのみで図１１と考え方は同様である。
【００８６】
図８は、従来のスクランブラ回路によるシリアルデータ処理を説明するための図である。このデスクランブラ回路における処理対象としては、本実施の形態と同様に可変長のパケットであり、例えばＧＦＰフレーム（図１９参照）が考えられこの場合の原始多項式はＸ４３＋１である。この従来のスクランブラ回路は、ＦＦ（ＦｌｉｐＦｌｏｐ）４３段とｅｘ−ｏｒが１個で構成されており、現在の入力と４３ＣＬＫ前の出力信号とのｅｘ−ｏｒ出力が、スクランブル処理後のデータとなっている。
【００８７】
図１０は、この図８の従来のデスクランブラ回路を用いて、８ビット（１バイト）パラレル入力データを処理するための構成を示す図である。基本的な原理は図８と同様であるが、構成要素としてＦＦ（ＦｌｉｐＦｌｏｐ）４３段とｅｘ−ｏｒが８個で構成される。
【００８８】
図１２は、本実施の形態におけるスクランブラ部２−２６（１バイトパラレルのスクランブラ回路）の内部構成の詳細を示す図である。これは、図１０の従来の方式の１バイトパラレルスクランブラ回路のＦＦ以外の構成要素から構成されている。この場合、図１０の１バイトパラレルデスクランブラ回路のＦＦは、ＦＦ初期値レジスタ２−９内の該当チャンネルのＦＦ値に相当する。また、他の各スクランブラ部２−１８〜２−２５の内部構成に関しても、パラレル展開数が違うのみで図１２と考え方は同様である。
【００８９】
図１９は、ＧＦＰフレームの構成を示す図である。この図１９における太線で囲まれた部分（ペイロードエリア：Ｐａｙｌｏａｄ Ａｒｅａ）が、デスクランブル／スクランブル処理の対象となる部分である。また、図３、５の例に示すように８バイトパラレル展開した場合には、先頭ワードの上位４バイト部分はデスクランブル／スクランブル処理の対象外となる。また、最終ワードの処理対象ワード数は、ペイロードエリアのバイト数によって異なる。
【００９０】
図２０は、図１９のようなＧＦＰフレームを用いた場合におけるＰＬＩ値（パケット長：図１９におけるペイロードエリアのバイト数情報）とパディング数検出部の出力信号と、最終ワードにおけるデスクランブル／スクランブル対象バイト数の対応を示している。本実施例では、パケットを８バイトパラレルで処理する場合を示しているために、ＰＬＩ値の下位３ビットからパディングバイト数の判定が可能である。
【００９１】
次に、本実施の形態のデスクランブラ回路／スクランブラ回路の動作を、図面を参照して詳細に説明する。本実施の形態のデスクランブラ回路／スクランブラ回路が処理対象とするのは、可変長のパケットであり、例えばＧＦＰフレーム（図１９参照）等がある。
【００９２】
まず、図１のデスクランブラ回路の動作を説明する。スクランブラ回路は、伝送路上においてはペイロード領域における“０”、“１”の発生確率が１／２になるようにペイロード部分をスクランブル処理する。スクランブル処理には、パケット同期が誤同期になる確率を低下させる効果もある（原始多項式はＸ４３＋１）。
【００９３】
入力パケット１−１は、デスクランブラ部１−１８〜１−２６において該当チャンネルにおけるＦＦ初期値信号１−１７を基にデスクランブル処理が行われる。
【００９４】
各デスクランブラ部１−１８〜１−２６は、それぞれにデスクランブル処理の処理対象とするバイト（その数と位置）が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【００９５】
パケットの先頭ワードタイミングにおいては、下位４バイトのみがデスクランブル処理対象となるのでデスクランブラ部１−２３からの処理後の主信号データと次データ処理用のＦＦ値１−３２がデータ選択部１−３６にて選択される。
【００９６】
また、先頭ワードから最終ワードの間においては８バイト全てがデスクランブル処理対象となるのでデスクランブラ部１−１８からの処理後の主信号データと次データ処理用のＦＦ値１−２７がデータ選択部１−３６にて選択される。
【００９７】
更に最終ワードにおいてはデスクランブル対象がパディングバイト数により異なり、パディングバイト数が７バイト（デスクランブル対象は１バイト）の場合、デスクランブラ部１−２６からの処理後の主信号データと次データ処理用のＦＦ値１−３５がデータ選択部１−３６にて選択され、パディングバイト数が６バイト（デスクランブル対象は２バイト）の場合、デスクランブラ部１−２５からの処理後の主信号データと次データ処理用のＦＦ値１−３４がデータ選択部１−３６にて選択され、以下同様にパディングバイト数が５、４、３、２、１、０バイトの場合、それぞれデスクランブラ部１−２４、１−２２、１−２１、１−２０、１−１９、１−１８からの処理後の主信号データと次データ処理用のＦＦ値１−３３、１−３１、１−３０、１−２９、１−２８、１−２７がデータ選択部１−３６にて選択される。
【００９８】
最終ワード処理におけるパディングバイト数判定処理は、パディング数検出部１−７において先頭ワードのタイミングにてコアヘッダ（Ｃｏｒｅ Ｈｅａｄｅｒ）のＰＬＩ（ペイロードエリアのバイト数を示す：図１９参照）を取り込み、パケットの最終ワードに付加されているパディングバイト数を認識し、データ選択部１−３６に送出する。
【００９９】
本実施例では、パケットは８バイトパラレルで処理される場合を示しているために、パディングバイト数の取り得る範囲は０〜７バイトである。よって、図１９に示すようなＧＦＰフレームを用いた場合、入力パケットのＰＬＩ値（パケット長：図１９におけるペイロードエリアのバイト数情報）の下位３ビットからパディングバイト数の判定が可能である（図２０参照）。
【０１００】
データ選択部１−３６にて選択されたＦＦ値１−３８は、ＦＦ初期値レジスタ１−９の該当チャンネルの格納領域に保持され、次の同チャンネルのデスクランブル処理におけるＦＦの初期値として使用される。
【０１０１】
ＦＦ初期値レジスタ１−９における値の更新は、デコード部１−５からのｅｎａｂｌｅ信号が有効の場合、該当パケットの入力チャンネル信号１−２により示されたチャンネルのＦＦ初期値レジスタのみデータ選択部１−３６からのＦＦ値１−３８の値に更新される。
【０１０２】
更新処理のｅｎａｂｌｅ信号は、有効領域検出部１−８にて入力チャンネル信号１−２を受信し、有効なチャンネルとして認識されればｅｎａｂｌｅ、無効チャンネルとして認識されればｄｉｓａｂｌｅと判定される。例えば、チャンネルとして０〜４７までの４８チャンネル（５ビット信号）を使用している場合、４８〜６３までのチャンネル番号は無効と判定する。
【０１０３】
チャンネル選択部１−１０は、入力されるＦＦ初期値レジスタ１−９からのチャンネル毎の初期値出力を入力チャンネル信号１−２により選択して選択後のＦＦ初期値信号１−１６を処理対象チャンネルのデスクランブル処理におけるＦＦ初期値として初期値選択部１−１１に送出する。
【０１０４】
ただし、同チャンネルの処理が（ワード単位で）連続する場合には、ＦＦ初期値レジスタ１−９でのＦＦ初期値の更新処理が次のワードのデスクランブル処理に間に合わない場合が考えられるため、同チャンネルが連続する場合にはデータ選択部からのＦＦ値１−３８が初期値選択部１−１１にて選択されてデスクランブラ部１−１８〜１−２６までのデスクランブル処理におけるＦＦ初期値として使用される。同チャンネルのデータが連続しているかどうかは、チャンネル連続検出部１−６にて入力チャンネル信号１−２を監視して判定する。判定結果を同チャンネル連続検出信号１−１２として初期値選択部１−１１に送出する。
【０１０５】
同チャンネルの処理が連続しない場合には、前述したチャンネル選択部からのＦＦ初期値信号１−１６が初期値選択部１−１１にて選択されてデスクランブラ部１−１８〜１−２６までのデスクランブル処理におけるＦＦ初期値として使用される。
【０１０６】
次に、図２のスクランブラ回路の動作について図面を参照して詳細に説明する。入力パケット２−１は、スクランブラ部２−１８〜２−２６において該当チャンネルにおけるＦＦ初期値信号２−１７を基にスクランブル処理が行われる。
【０１０７】
各デスクランブラ部２−１８〜２−２６は、それぞれにデスクランブル処理の処理対象とするバイト（その数と位置）が異なり、以下に説明するように、その処理対象バイトに該当するデスクランブラ部によりデスクランブル処理を実行する。
【０１０８】
パケットの先頭ワードタイミングにおいては、下位４バイトのみがスクランブル処理対象となるのでスクランブラ部２−２３からの処理後の主信号データと次データ処理用のＦＦ値２−３２がデータ選択部２−３６にて選択される。
【０１０９】
また、先頭ワードから最終ワードの間においては８バイト全てがスクランブル処理対象となるのでスクランブラ部２−１８からの処理後の主信号データと次データ処理用のＦＦ値２−２７がデータ選択部２−３６にて選択される。
【０１１０】
更に最終ワードにおいてはスクランブル対象がパディングバイト数により異なり、パディングバイト数が７バイト（スクランブル対象は１バイト）の場合、スクランブラ部２−２６からの処理後の主信号データと次データ処理用のＦＦ値２−３５がデータ選択部１−３６にて選択され、パディングバイト数が６バイト（スクランブル対象は２バイト）の場合、スクランブラ部２−２５からの処理後の主信号データと次データ処理用のＦＦ値２−３４がデータ選択部２−３６にて選択され、以下同様にパディングバイト数が５、４、３、２、１、０バイトの場合、それぞれスクランブラ部２−２４、２−２２、２−２１、２−２０、２−１９、２−１８からの処理後の主信号データと次データ処理用のＦＦ値２−３３、２−３１、２−３０、２−２９、２−２８、２−２７がデータ選択部２−３６にて選択される。
【０１１１】
最終ワード処理におけるパディングバイト数判定処理は、パディング数検出部２−７において先頭ワードのタイミングにてコアヘッダのＰＬＩ（ペイロードエリアのバイト数を示す：図１９参照）を取り込み、パケットの最終ワードに付加されているパディングバイト数を認識し、データ選択部２−３６に送出する。
【０１１２】
本実施例では、パケットは８バイトパラレルで処理される場合を示しているために、パディングバイト数の取り得る範囲は０〜７バイトである。よって、図１９に示すようなＧＦＰフレームを用いた場合、入力パケットのＰＬＩ値（パケット長：図１９におけるペイロードエリアのバイト数情報）の下位３ビットからパディングバイト数の判定が可能である（図２０参照）。
【０１１３】
データ選択部２−３６にて選択されたＦＦ値２−３８は、ＦＦ初期値レジスタ２−９の該当チャンネルの格納領域に保持され、次の同チャンネルのスクランブル処理におけるＦＦの初期値として使用される。ＦＦ初期値レジスタ２−９における値の更新は、デコード部２−５からのｅｎａｂｌｅ信号が有効の場合、該当パケットの出力チャンネル信号２−２により示されたチャンネルのＦＦ初期値レジスタのみデータ選択部２−３６からのＦＦ値２−３８の値に更新される。
【０１１４】
更新処理のｅｎａｂｌｅ信号は、有効領域検出部２−８にて出力チャンネル信号２−２を受信し、有効なチャンネルとして認識されればｅｎａｂｌｅ、無効チャンネルとして認識されればｄｉｓａｂｌｅと判定される。例えば、チャンネルとして０〜４７までの４８チャンネル（５ビット信号）を使用している場合、４８〜６３までのチャンネル番号は無効と判定する。
【０１１５】
チャンネル選択部２−１０は、入力されるＦＦ初期値レジスタ２−９からのチャンネル毎の初期値出力を出力チャンネル信号２−２により選択して選択後のＦＦ初期値信号２−１６を処理対象チャンネルのスクランブル処理におけるＦＦ初期値として初期値選択部２−１１に送出する。
【０１１６】
ただし、同チャンネルの処理が（ワード単位で）連続する場合には、ＦＦ初期値レジスタ２−９でのＦＦ初期値の更新処理が次のワードのスクランブル処理に間に合わない場合が考えられるため、同チャンネルが連続する場合にはデータ選択部からのＦＦ値２−３８が初期値選択部２−１１にて選択されてスクランブラ部２−１８〜２−２６までのスクランブル処理におけるＦＦ初期値として使用される。同チャンネルのデータが連続しているかどうかは、チャンネル連続検出部２−６にて出力チャンネル信号２−２を監視して判定する。判定結果を同チャンネル連続検出信号２−１２として初期値選択部２−１１に送出する。
【０１１７】
同チャンネルの処理が連続しない場合には、前述したチャンネル選択部からのＦＦ初期値信号２−１６が初期値選択部２−１１にて選択されてスクランブラ部２−１８〜２−２６までのスクランブル処理におけるＦＦ初期値として使用される。
【０１１８】
以上説明したように、本実施の形態のデスクランブラ回路／スクランブラ回路によれば、パディング数検出部により、可変長パケットのヘッダに付加されているパケット長情報から最終ワードのパディング数を算出して、最終ワードのデスクランブル／スクランブル処理対象のバイトを求めることにより、パラレル展開されて入力されるパケット最終ワードにおいてデスクランブル／スクランブル処理対象のバイトのみに関してデスクランブル／スクランブル処理を行うことができる。これにより、本実施の形態のデスクランブラ回路／スクランブラ回路は、可変長パケットに対するデスクランブル／スクランブル処理を行うことができる。
【０１１９】
次に、本発明の第２の実施の形態を図面を参照して詳細に説明する。図１３は、本発明の第２の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図であり、図１４は、本実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【０１２０】
図１３を参照すると、本実施の形態のデスクランブラ回路は、第１の実施の形態のパディング数検出部１−７において、パディングバイト数情報１−１３をチャンネル毎に別管理する形態である。
【０１２１】
第１デコード部３−５は、有効領域検出部３−８からのｅｎａｂｌｅ信号３−１５を受信し、先頭ワード指示信号３−３が先頭を示す（１となる）タイミングにて入力チャンネル信号３−２をデコードしてｐａｄバイト保持レジスタ３−４１へ出力する。
【０１２２】
ｐａｄバイト保持レジスタ３−４１は、チャンネル単位に現在処理中のパケットの最終ワードにおけるパディングバイト数を保持するレジスタで第２デコード部３−４０からの出力がｅｎａｂｌｅとなったチャンネルのレジスタのみパディング数検出部３−７からのパディングバイト数情報３−１３の値に更新される。
【０１２３】
初期値選択部３−４２は、入力チャンネル単位にパディングバイト数情報を保持しており、入力チャンネル信号３−２により該当するチャンネルのパディングバイト数情報を選択してパディングバイト数情報３−４３をデータ選択部３−３６に出力する。
【０１２４】
このように処理することによって、チャンネルのパディングバイト数情報がチャンネル単位に保持することが可能となるために、第１の実施の形態では、入力データの形態はパケット多重された形態をとることが条件となっているが、本実施の形態では、図１５に示すようなチャンネル単位のワード多重の形態でパケットが入力された場合でも処理可能である。また、図１５の入力データに対する出力データは、図１６のようになる。
【０１２５】
図１４を参照すると、本実施の形態のスクランブラ回路は、第１の実施の形態のパディング数検出部２−７において、パディングバイト数情報２−１３をチャンネル毎に別管理する形態である。
【０１２６】
第２デコード部４−４０は、有効領域検出部４−７からのｅｎａｂｌｅ信号４−１５を受信し、先頭ワード指示信号４−３が先頭を示す（１となる）タイミングにて出力チャンネル信号４−２をデコードしてｐａｄバイト保持レジスタ４−４１へ出力する。
【０１２７】
ｐａｄバイト保持レジスタ４−４１は、チャンネル単位に現在処理中のパケットの最終ワードにおけるパディングバイト数を保持するレジスタで第２デコード部４−４０からの出力がｅｎａｂｌｅとなったチャンネルのレジスタのみパディング数検出部４−８からのパディングバイト数情報４−１３の値に更新される。
【０１２８】
初期値選択部４−４２は、出力チャンネル単位にパディングバイト数情報を保持しており、出力チャンネル信号４−２により該当するチャンネルのパディングバイト数情報を選択してパディングバイト数情報４−４３をデータ選択部４−３６に出力する。
【０１２９】
このように処理することによって、チャンネルのパディングバイト数情報がチャンネル単位に保持することが可能となるために、第１の実施の形態では、入力データの形態はパケット多重された形態をとることが条件となっているが、本実施の形態では、図１７に示すようなチャンネル単位のワード多重の形態でパケットが入力された場合でも処理可能である。また、図１７の入力データに対する出力データは、図１８のようになる。
【０１３０】
また、上記各実施の形態のデスクランブラ回路とスクランブラ回路は、通信装置内にその双方（又は一方を）備えて、可変長パケットのデスクランブル／スクランブルを処理させることができる。また、通信装置内にこのデスクランブラ回路とスクランブラ回路の双方を備える場合においては、チャンネル連続検出部、パディング数検出部、有効領域検出部等のデスクランブラ回路とスクランブラ回路の双方において共通する機能を共有させる形態も可能である。
【０１３１】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【０１３２】
【発明の効果】
以上説明したように本発明のデスクランブラ回路／スクランブラ回路によれば、可変長パケットに対するデスクランブル／スクランブル処理を行うことができる。その理由は、パケット自身に付加されているパケット長情報から最終ワードのパディング数を算出し、最終ワードのデスクランブル／スクランブル処理対象のバイトを求めることにより、パラレル展開されて入力されるパケット最終ワードにおいてデスクランブル／スクランブル処理対象のバイトのみに関してデスクランブル／スクランブル処理を行うことができるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。
【図２】本発明の第１の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【図３】本発明の第１の実施の形態のデスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図４】本発明の第１の実施の形態のデスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図５】本発明の第１の実施の形態のスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図６】本発明の第１の実施の形態のスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図７】従来のデスクランブラ回路によるシリアルデータ処理を説明するための図である。
【図８】従来のスクランブラ回路によるシリアルデータ処理を説明するための図である。
【図９】従来のデスクランブラ回路を用いて８ビットパラレル入力データを処理するための構成を示す図である。
【図１０】従来のスクランブラ回路を用いて８ビットパラレル入力データを処理するための構成を示す図である。
【図１１】本発明の第１の実施の形態の（１バイトパラレルの）デスクランブラ部の内部構成を示す図である。
【図１２】本発明の第１の実施の形態の（１バイトパラレルの）スクランブラ部の内部構成を示す図である。
【図１３】本発明の第２の実施の形態によるデスクランブラ回路の一実施例の構成を示すブロック図である。
【図１４】本発明の第２の実施の形態によるスクランブラ回路の一実施例の構成を示すブロック図である。
【図１５】本発明の第２の実施の形態のデスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図１６】本発明の第２の実施の形態のデスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図１７】本発明の第２の実施の形態のスクランブラ回路への入力データのデータ構成の一例を示す図である。
【図１８】本発明の第２の実施の形態のスクランブラ回路からの出力データのデータ構成の一例を示す図である。
【図１９】ＧＦＰフレームの構成を示す図である。
【図２０】図１９のＧＦＰフレームを用いた場合におけるＰＬＩ値と、パディングバイト数検出部の出力信号と最終ワードにおけるデスクランブラ回路／スクランブラ回路対象バイト数の対応を示す図である。
【符号の説明】
１−１ 入力パケット
１−２ 入力チャンネル信号
１−３ 先頭ワード指示信号
１−４ 最終ワード指示信号
１−５ デコード部
１−６ チャンネル連続検出部
１−７ パディング数検出部
１−８ 有効領域検出部
１−９ ＦＦ初期値レジスタ
１−１０ チャンネル選択部
１−１１ 初期値選択部
１−１２ 同チャンネル連続検出信号
１−１３ パディングバイト数情報
１−１５ ｅｎａｂｌｅ信号
１−１６ ＦＦ初期値信号
１−１７ ＦＦ初期値信号
１−１８〜１−２６ デスクランブラ部
１−２７〜１−３５ ＦＦ値出力
１−３６ データ選択部
１−３７ 主信号データ
１−３８ 次データ処理用のＦＦ値
１−３９ 遅延部
２−１ 入力パケット
２−２ 出力チャンネル信号
２−３ 先頭ワード指示信号
２−４ 最終ワード指示信号
２−５ デコード部
２−６ チャンネル連続検出部
２−７ パディング数検出部
２−８ 有効領域検出部
２−９ ＦＦ初期値レジスタ
２−１０ チャンネル選択部
２−１１ 初期値選択部
２−１２ 同チャンネル連続検出信号
２−１３ パディングバイト数情報
２−１５ ｅｎａｂｌｅ信号
２−１６ ＦＦ初期値信号
２−１７ ＦＦ初期値信号
２−１８〜２−２６ スクランブラ部
２−２７〜２−３５ ＦＦ値出力
２−３６ データ選択部
２−３７ 主信号データ
２−３８ 次データ処理用のＦＦ値
２−３９ 遅延部
３−１ 入力パケット
３−２ 入力チャンネル信号
３−３ 先頭ワード指示信号
３−４ 最終ワード指示信号
３−５ 第１デコード部
３−６ チャンネル連続検出部
３−７ パディング数検出部
３−８ 有効領域検出部
３−９ ＦＦ初期値レジスタ
３−１０ チャンネル選択部
３−１１ 初期値選択部
３−１２ 同チャンネル連続検出信号
３−１３ パディングバイト数情報
３−１５ ｅｎａｂｌｅ信号
３−１６ ＦＦ初期値信号
３−１７ ＦＦ初期値信号
３−１８〜３−２６ デスクランブラ部
３−２７〜３−３５ ＦＦ値出力
３−３６ データ選択部
３−３７ 主信号データ
３−３８ 次データ処理用のＦＦ値
３−３９ 遅延部
３−４０ 第２デコード部
３−４１ ｐａｄバイト保持レジスタ
３−４２ 初期値選択部
３−４３ パディングバイト数情報
４−１ 入力パケット
４−２ 出力チャンネル信号
４−３ 先頭ワード指示信号
４−４ 最終ワード指示信号
４−５ 第１デコード部
４−６ チャンネル連続検出部
４−７ パディング数検出部
４−８ 有効領域検出部
４−９ ＦＦ初期値レジスタ
４−１０ チャンネル選択部
４−１１ 初期値選択部
４−１２ 同チャンネル連続検出信号
４−１３ パディングバイト数情報
４−１５ ｅｎａｂｌｅ信号
４−１６ ＦＦ初期値信号
４−１７ ＦＦ初期値信号
４−１８〜４−２６ スクランブラ部
４−２７〜４−３５ ＦＦ値出力
４−３６ データ選択部
４−３７ 主信号データ
４−３８ 次データ処理用のＦＦ値
４−３９ 遅延部
４−４０ 第２デコード部
４−４１ ｐａｄバイト保持レジスタ
４−４２ 初期値選択部
４−４３ パディングバイト数情報

Claims (21)

  1. 通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路において、
    前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
    各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択部を備えることを特徴とするデスクランブラ回路。
  2. 入力データを８バイトパラレル展開して処理することを特徴とする請求項１に記載のデスクランブラ回路。
  3. 前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、
    前記データ選択部は、
    先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項２に記載のデスクランブラ回路。
  4. チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項１から請求項３のいずれか一つに記載のデスクランブラ回路。
  5. 通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路において、
    前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
    前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
    各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とするスクランブラ回路。
  6. 入力データを８バイトパラレル展開して処理することを特徴とする請求項５に記載のスクランブラ回路。
  7. 前記ワードにおけるスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、
    前記データ選択部は、
    先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項６に記載のスクランブラ回路。
  8. チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項５から請求項７のいずれか一つに記載のスクランブラ回路。
  9. 通信装置に設けられ、送受されるパケットをデスクランブル処理するデスクランブラ回路のデスクランブル方法において、
    前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
    前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、
    各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とするデスクランブル方法。
  10. 入力データを８バイトパラレル展開して処理することを特徴とする請求項９に記載のデスクランブル方法。
  11. 前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、
    前記データ選択ステップでは、
    先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項１０に記載のデスクランブル方法。
  12. チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする請求項９から請求項１１のいずれか一つに記載のデスクランブル方法。
  13. 通信装置に設けられ、送受されるパケットをスクランブル処理するスクランブラ回路のスクランブル方法において、
    前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
    前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出ステップと、
    各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択ステップを備えることを特徴とするスクランブル方法。
  14. 入力データを８バイトパラレル展開して処理することを特徴とする請求項１３に記載のスクランブル方法。
  15. 前記ワードにおけるスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、
    前記データ選択ステップでは、
    先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出ステップにより検出された当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項１４に記載のスクランブル方法。
  16. チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持ステップを備えることを特徴とする請求項１３から請求項１５のいずれか一つに記載のスクランブル方法。
  17. パケットを送受する通信装置において、
    前記パケットをデスクランブル処理するデスクランブラ回路と、前記パケットをスクランブル処理するスクランブラ回路を備え、
    前記デスクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのデスクランブル処理対象のデータをデスクランブルするデスクランブラ部を、各前記ワードのデスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
    前記スクランブラ回路は、前記パケットをパラレル展開した各ワードを受け付けて当該ワードのスクランブル処理対象のデータをスクランブルするスクランブラ部を、各前記ワードのスクランブル処理対象のデータ位置の組み合わせに対応させて複数備え、
    前記パケットに付加されているパケット長情報を基づいて、パラレル展開時における最終ワードのパディング数を算出するパディング数検出部と、
    各前記デスクランブラ部の内から、前記パケットをパラレル展開した各ワードのデスクランブル処理対象のデータ位置の組み合わせに対応する前記デスクランブラ部からの出力を選択して、当該ワードをデスクランブル処理したデータを取得し、かつ、各前記スクランブラ部の内から、前記パケットをパラレル展開した各ワードのスクランブル処理対象のデータ位置の組み合わせに対応する前記スクランブラ部からの出力を選択して、当該ワードをスクランブル処理したデータを取得するデータ選択部を備えることを特徴とする通信装置。
  18. 入力データを８バイトパラレル展開して処理することを特徴とする請求項１７に記載の通信装置。
  19. 前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記デスクランブラ部を備え、
    前記データ選択部は、前記デスクランブラ部の選択処理において、
    先頭ワードにおいては、下位４バイトをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをデスクランブル対象とする前記デスクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのデスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記デスクランブラ部の出力を選択することを特徴とする請求項１８に記載の通信装置。
  20. 前記ワードにおけるデスクランブル処理対象のデータ位置が、全８バイト中、上位より１バイトから８バイトまでの各場合と、または下位４バイトである場合に対応させて９種類の前記スクランブラ部を備え、
    前記データ選択部は、前記スクランブラ部の選択処理において、
    先頭ワードにおいては、下位４バイトをスクランブル対象とする前記スクランブラ部の出力を選択し、
    先頭ワードから最終ワードの間においては、８バイトパラレルデータ全てをスクランブル対象とする前記スクランブラ部の出力を選択し、
    最終ワードにおいては、前記パディング数検出部による当該最終ワードのパディング数に基づいて、当該最終ワードのスクランブル処理対象のバイト数に対応する、上位から当該バイト数を処理対象とする前記スクランブラ部の出力を選択することを特徴とする請求項１８又は請求項１９に記載の通信装置。
  21. チャンネル単位にパディングバイト数の管理を行うパディングバイト数保持レジスタを備えることを特徴とする請求項１７から請求項２０のいずれか一つに記載の通信装置。
JP2001149826A 2001-05-18 2001-05-18 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法 Expired - Fee Related JP3577717B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001149826A JP3577717B2 (ja) 2001-05-18 2001-05-18 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法
US10/147,456 US7286669B2 (en) 2001-05-18 2002-05-17 Circuits for scrambling and descrambling packets of various lengths, and methods of doing the same
CA 2386774 CA2386774C (en) 2001-05-18 2002-05-17 Circuits for scrambling and descrambling packets and methods of doing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001149826A JP3577717B2 (ja) 2001-05-18 2001-05-18 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法

Publications (2)

Publication Number Publication Date
JP2002344490A JP2002344490A (ja) 2002-11-29
JP3577717B2 true JP3577717B2 (ja) 2004-10-13

Family

ID=18994949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001149826A Expired - Fee Related JP3577717B2 (ja) 2001-05-18 2001-05-18 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法

Country Status (3)

Country Link
US (1) US7286669B2 (ja)
JP (1) JP3577717B2 (ja)
CA (1) CA2386774C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508846B2 (en) * 2002-11-22 2009-03-24 Nortel Networks Ltd. Physical capacity aggregation system and method
US7505589B2 (en) * 2003-09-09 2009-03-17 Temarylogic, Llc Ternary and higher multi-value digital scramblers/descramblers
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법
JP4491587B2 (ja) * 2004-11-26 2010-06-30 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー データ発生装置
JP4612864B2 (ja) * 2005-05-19 2011-01-12 キヤノン株式会社 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法
WO2008081516A1 (ja) * 2006-12-27 2008-07-10 Fujitsu Limited ストリーム暗号方法および暗号システム
JP5761551B2 (ja) * 2010-11-19 2015-08-12 ソニー株式会社 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム
US9166611B2 (en) * 2013-08-27 2015-10-20 Raytheon Company Efficient high speed ADC interface design

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668810A (en) * 1995-04-26 1997-09-16 Scientific-Atlanta, Inc. Data transmission protocol method and apparatus
US5991308A (en) * 1995-08-25 1999-11-23 Terayon Communication Systems, Inc. Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant
JP3384434B2 (ja) 1995-12-08 2003-03-10 日本電信電話株式会社 スクランブル通信方法及びシステム
JP3645057B2 (ja) 1997-02-25 2005-05-11 シャープ株式会社 多重情報受信復元装置
US6092130A (en) * 1997-02-28 2000-07-18 Matsushita Electric Industrial Co., Ltd. Method and apparatus for data padding input data and input significance information which are not synchronized
US6934249B1 (en) * 1997-04-01 2005-08-23 Cisco Technology, Inc. Method and system for minimizing the connection set up time in high speed packet switching networks
JPH11331803A (ja) 1998-05-12 1999-11-30 Toshiba Corp 暗号化方法、暗号化装置、およびデジタルコンテンツ再生装置
JP2000295202A (ja) 1999-04-02 2000-10-20 Matsushita Electric Ind Co Ltd 限定受信システム
JP4115627B2 (ja) 1999-05-20 2008-07-09 三菱電機株式会社 限定受信方式の送信装置および受信装置
US6618395B1 (en) * 1999-05-27 2003-09-09 3Com Corporation Physical coding sub-layer for transmission of data over multi-channel media
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
US7308575B2 (en) * 2000-03-30 2007-12-11 Arris Group, Inc. Data scrambling system for a shared transmission media
JP3570507B2 (ja) * 2001-03-28 2004-09-29 日本電気株式会社 Ｓｔｍマッピング回路及び方法

Also Published As

Publication number Publication date
JP2002344490A (ja) 2002-11-29
US7286669B2 (en) 2007-10-23
CA2386774C (en) 2007-07-10
US20020174368A1 (en) 2002-11-21
CA2386774A1 (en) 2002-11-18

Similar Documents

Publication Publication Date Title
RU2187898C2 (ru) Способ формирования ячеек данных и устройство и телекоммуникационная система для его осуществления, способ перемещения пакета данных и устройство и телекоммуникационная система для его осуществления
CN106134138B (zh) 一种拥塞控制的方法、设备和系统
US8306037B2 (en) Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks
CA2416082C (en) Method of and system for the transfer of sonet traffic across a packet network
US7031341B2 (en) Interfacing apparatus and method for adapting Ethernet directly to physical channel
ES2427434T3 (es) Procedimientos y aparatos para el agrupamiento de señales de red y reducción del ancho de banda
JP3577717B2 (ja) 通信装置、スクランブラ回路とデスクランブラ回路、そのスクランブル方法とデスクランブル方法
US7593411B2 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US20010012288A1 (en) Data transmission apparatus and method for transmitting data between physical layer side device and network layer device
WO2014208986A1 (en) Data structure for physical layer encapsulation, data structure generating apparatus and method thereof
US8619802B2 (en) Message ring in a switching network
JPH04504638A (ja) 高速ディジタル信号を交差接続するシステム
US11310138B2 (en) Method and apparatus for indicating fault in flexible ethernet
US20150135041A1 (en) Ethernet point to point link incorporating forward error correction
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
US20090016384A1 (en) Method and apparatus for distributing synchronization status messages over a Resilient Packet Ring (RPR)
CA2307895A1 (en) Bus interface for transfer of sonet/sdh data
US7318188B1 (en) Hardware-efficient CRC generator for high speed communication networks
US20160380647A1 (en) Apparatus and method for wired data communication
EP1303949B1 (en) Apparatus and method for buffer-free evaluation of packet data bytes with multiple min terms
EP1339183B1 (en) Method and device for transporting ethernet frames over a transport SDH/SONET network
US6510166B2 (en) Stuffing filter mechanism for data transmission signals
EP2077637B1 (en) System and method for protecting payload information in radio transmission
US20020114348A1 (en) Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US11121790B2 (en) Latency reduction in ethernet frames

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees