JP3568615B2 - Liquid crystal driving device, control method thereof, and liquid crystal display device - Google Patents

Liquid crystal driving device, control method thereof, and liquid crystal display device Download PDF

Info

Publication number
JP3568615B2
JP3568615B2 JP05901495A JP5901495A JP3568615B2 JP 3568615 B2 JP3568615 B2 JP 3568615B2 JP 05901495 A JP05901495 A JP 05901495A JP 5901495 A JP5901495 A JP 5901495A JP 3568615 B2 JP3568615 B2 JP 3568615B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
crystal display
precharge
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05901495A
Other languages
Japanese (ja)
Other versions
JPH0876083A (en
Inventor
靖武 古越
敏光 峯村
和浩 岡本
博之 磯貝
Original Assignee
富士通ディスプレイテクノロジーズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通ディスプレイテクノロジーズ株式会社 filed Critical 富士通ディスプレイテクノロジーズ株式会社
Priority to JP05901495A priority Critical patent/JP3568615B2/en
Publication of JPH0876083A publication Critical patent/JPH0876083A/en
Application granted granted Critical
Publication of JP3568615B2 publication Critical patent/JP3568615B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、液晶駆動装置，その制御方法及び液晶表示装置に関するものであり、階段波形電圧を階調電源として用い、１水平期間毎に極性反転駆動をする駆動回路，その駆動方法及びアクティブマトリクス型の液晶ディスプレイに関するものである。
【０００２】
近年、半導体集積回路（以下ＬＳＩという）装置の高集積及び高密度技術の発達に伴い、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ）を各画素に設けたアクティブマトリクス型の液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）が製造されている。ＬＣＤは家庭用ＴＶからＯＡ機器まで、幅広い分野への普及が進んでいる。これは、ＬＣＤがＣＲＴに比べて薄型軽量を容易に実現でき、ＣＲＴに劣らない表示品質を得ることができるからである。この小型軽量という点を生かした携帯型情報機器だけでなく、ＬＣＤはマルチメディア対応情報機器の表示装置として期待されている。今後は、より多くの情報をより豊かな表現力を用いて表示する能力が要求される。
【０００３】
【従来の技術】
１水平期間毎に極性反転駆動をする多階調液晶表示装置は図１５（Ａ）に示すように、液晶駆動装置１及び液晶表示パネル２を備えている。当該表示パネル２はＴＦＴ基板２Ａ，コモン電極２Ｂ，データドライバ３及びスキャンドライバ４等を有し、液晶駆動装置１はコモン電圧供給回路５や不図示の電源回路を有している。
【０００４】
コモン電圧供給回路５は１水平期間毎にコモン電圧ＶＣＯＭ±を切り換え、それをコモン電極２Ｂに供給している。当該回路５は図１５（Ｂ）に示すように、スイッチ素子ＳＷ１，ＳＷ２，出力バッファＢＦ及びインバータ ＩＮＶを有している。
この回路５は、図１６に示すように、１ラインを表示する水平期間，例えば、ライン反転信号ＬＮ＝「Ｈ」レベルの期間に、ＳＷ１をＯＮ動作させ、ＳＷ２をＯＦＦ動作させる。これにより、出力バッファＢＦから液晶表示パネル２のコモン電極２Ｂにコモン電圧ＶＣＯＭ＋が供給される。
【０００５】
この際に、ＶＣＯＭ＋が１水平期間の中のコモン電圧安定期間に至ると、スキャンドライバ４の出力信号ＶＳが「Ｈ」レベルとなり、例えば、基準電圧Ｖ０〜Ｖ７を組み合わせた４階調電圧が、データドライバ３から液晶表示パネル２のＴＦＴ基板２Ｂに印加される。
ここでコモン電圧安定期間とは、１水平期間から不安定な期間（過渡期間）を差し引いた期間であり、例えば、選択画素に対する４階調電圧が有効となる範囲を示している。過渡期間は、ライン反転信号ＬＮが立ち上がった時刻から、コモン電圧ＶＣＯＭが定常状態に至るまでの期間である。
【０００６】
また、図１５（Ｂ）において、極性反転駆動をすべくライン反転信号ＬＮが「Ｌ」レベルになると、ＳＷ１がＯＦＦ動作し、ＳＷ２がＯＮ動作をする。これにより、出力バッファＢＦから液晶表示パネル２のコモン電極２Ｂにコモン電圧ＶＣＯＭ−が供給される。このような交流化駆動を採るのは、液晶自身の劣化防止及びちらつき防止のためである。
【０００７】
さらに、スキャンドライバ４により選択されたバスラインのＴＦＴがＯＮ動作すると、データドライバ３から各画素電極に映像信号電圧が書き込まれ、次に、そのバスラインのＴＦＴが選択されるまで、その電極の分布容量に電荷が保持される。この状態で情報が保たれ、これに対応して液晶の傾きが決まり、光の透過量が制御されて階調表示が行われる。
【０００８】
【発明が解決しようとする課題】
ところで従来例のコモン電圧供給回路５によれば、スイッチ素子ＳＷ１がライン反転信号ＬＮの立ち上がりに同期してＯＮ動作され、ＳＷ２がライン反転信号ＬＮの立ち下がりに同期してＯＮ動作されているため、信号ＬＮに基づいてＳＷ１及びＳＷ２をスイッチ制御する方法では、ＶＣＯＭ＋が正側のコモン電圧安定期間に至るまでの過渡期間や、ＶＣＯＭ−が負側のコモン電圧安定期間に至るまでの過渡期間が長くなって、情報の早期書き込みの妨げとなる。
【０００９】
これは、選択画素に保持される電位が、コモン電極電圧を基準としているためであり、コモン電極容量及びコモン電極抵抗、更には、コモン電極入力端子部の抵抗等が対象となる時定数により、コモン電圧の充電に一定時間（過渡期間）以上を要し、スキャンドライバ４を早期にＯＮ動作させることができなくなるためである。なお、コモン電極容量はＴＦＴ基板２Ａとコモン電極２Ｂとの間に生ずるものである。
【００１０】
一般に、情報量の増加に伴い液晶表示装置の高精細化が要求されると、１水平期間を短縮したり画素数を増加する方法により、これに対処している。これには、電極容量が多くなる中で、コモン電極電圧を早期に安定させる必要がある。
しかし、分布容量を用いた階調制御方式では、図１７に示すように、１水平期間を短縮して液晶表示パネル２の高精細化を図ろうとすると、コモン電圧安定期間が短くなることで、例えば、４階調電圧を選択画素に充電することが困難となる。これを避けるために、基準電圧Ｖ０〜Ｖ７の１階段当たりのパルス幅を短くする方法が採られるが、階調電圧の充電不足を生じるという問題がある。
【００１１】
また、分布容量方式を用いない多階調表示の場合でも、図１８に示すように、１水平期間が短くなればなるほど前者の階調制御方式と同様な問題に直面することになる。
なお、情報量の増加に伴い液晶表示装置の高精細化、大型化の要求が進むにつれて、コモン電極の他にも、ゲート電極の抵抗及び容量が益々増加する。
【００１２】
本発明は、かかる従来例の問題点に鑑み創作されたものであり、液晶表示に必要な回路での充電不足を防止し、プリチャージ期間中に駆動電圧を目標レベルまで到達させ、安定動作期間を長くすることが可能となる液晶駆動装置，その制御方法及び液晶表示装置の提供を目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る液晶駆動装置は、その原理図を図１（A）に示すように液晶表示に必要な駆動電圧と該駆動電圧に補助電圧を加えたプリチャージ電圧とを発生する電圧発生回路100と、
前記電圧発生回路100からの前記電圧発生回路からのプリチャージ電圧を、液晶表示に必要な１水平期間を１周期とする第１の制御信号に応じたプリチャージ期間に出力し、次いで、前記電圧発生回路からの駆動電圧を、前記第１の制御信号と液晶表示に必要な１水平期間を半周期とする第２の制御信号に応じて出力する電圧出力回路とを備え、前記プリチャージ期間の長さ及びプリチャージ電圧を制御して、１水平期間を調整することを特徴とする。
【００１４】
本発明の第１の装置は図２（A）に示すように、好ましくは、正電源電圧を加工して、液晶表示に必要な正の駆動電圧を発生し、該駆動電圧よりも急激に立ち上がる正のプリチャージ電圧を液晶表示に必要な１水平期間Bを１周期とする第１の制御信号に応じたプリチャージ期間に基づいて前記駆動電圧に重畳する第１の電圧発生回路１１と、負電源電圧を加工して、前記液晶表示に必要な負の駆動電圧を発生し、該駆動電圧よりも急激に立ち下がる負のプリチャージ電圧を前記プリチャージ期間に基づいて前記駆動電圧に重畳する第２の電圧発生回路１２と、前記第１の電圧発生回路からの正のプリチャージ電圧に重畳された正の駆動電圧及び前記負のプリチャージ電圧に重畳された負の駆動電圧を、前記１水平期間Bを半周期とする第２の制御信号に基づいて交互に出力する出力制御回路１３とを備え、前記プリチャージ期間の長さ及びプリチャージ電圧を制御して、１水平期間を調整することを特徴とする。
【００１５】
本発明の第２の装置は図２（Ｂ）に示すように、好ましくは、前記電圧出力回路２００ が、前記第１の制御信号に基づいて正の駆動電圧及び正のプリチャージ電圧を選択して合成出力する第１の選択回路１４と、前記第１の制御信号に基づいて正の駆動電圧及び前記負のプリチャージ電圧を選択して合成出力する第１の選択回路１５と、前記第１の選択回路１４から合成出力された正のプリチャージ電圧及び正の駆動電圧と、前記第１の選択回路１５から合成出力された負のプリチャージ電圧及び正の駆動電圧とを前記第２の制御信号に基づいて交互に出力する出力制御回路１６とを備えていることを特徴とする。
【００１６】
本発明の第３の装置は図３（Ａ）に示すように、好ましくは、前記電圧出力回路２００ が、前記第１の制御信号及び第２の制御信号の信号論理に基づいて正の駆動電圧を出力許可する第１の出力回路１７と、前記第１の制御信号及び第２の制御信号の信号論理に基づいて負の駆動電圧を出力許可する第２の出力回路１８と、前記第１の制御信号及び第２の制御信号の信号論理に基づいて正のプリチャージ電圧を出力許可する第３の出力回路１９と、前記第１の制御信号及び第２の制御信号の信号論理に基づいて負のプリチャージ電圧を出力許可する第４の出力回路２０とを備えていることを特徴とする。
【００１７】
本発明の第１〜第３の装置において、前記電圧発生回路１００ は、正又は負の電源電圧を加工して、アクティブマトリクス型の液晶表示パネルのコモン電極に必要な正又は負のコモン電圧ＶＣＯＭ±と、該コモン電圧ＶＣＯＭ±に補助電圧を加えた正又は負のプリチャージ電圧ＶＰＣ±とを発生することを特徴とする。
本発明の第１〜第３の装置において、前記電圧発生回路１００ は、正又は負の電源電圧を加工して、アクティブマトリクス型の液晶表示パネルのゲート電極に必要な正又は正の駆動電圧と、該駆動電圧に補助電圧を加えた正又は負のプリチャージ電圧とを発生することを特徴とする。
【００１８】
本発明の第１〜第３の装置において、前記電圧発生回路100は、正又は負の電源電圧を加工して、液晶駆動回路に必要な正又は負の基準電圧と、該基準電圧に補助電圧を加えた正又は負のプリチャージ電圧とを発生することを特徴とする。
本発明の液晶駆動装置の制御方法は、予め、液晶表示に必要な駆動電圧と該駆動電圧に補助電圧を加えたプリチャージ電圧とを発生し、液晶表示に必要な負荷回路毎に調整する１水平期間Bのプリチャージ期間Aに液晶表示に必要な負荷回路毎に調整する前記プリチャージ電圧を選択し、かつ、前記１水平期間Bからプリチャージ期間Aを除いた残りの期間に前記駆動電圧を選択し、順次選択された電圧を液晶表示に必要な負荷回路に供給することを特徴とする。
【００１９】
本発明の制御方法において、好ましくは、前記液晶表示に必要な負荷回路に、アクティブマトリクス型の液晶表示パネルを有し、前記液晶表示パネルは、１ラインを表示する水平期間B毎に極性反転駆動を実行することを特徴とする。
【００２０】
本発明の制御方法において、前記駆動電圧及びプリチャージ電圧は、前記電源電圧を抵抗分割することにより発生し、前記抵抗分割に使用する抵抗値を可変して発生電圧値を調整することを特徴とする。
本発明の液晶表示装置は、図３（Ｂ）に示すように基準電圧をサンプリングした階段状波形電圧を出力し、多階調制御をする液晶駆動ユニットと、前記階段状波形電圧の中のいずれか一つの階段電圧を分布容量に保持する液晶表示パネルとを備え、前記液晶駆動ユニットが、本発明のいずれかの液晶駆動装置を有することを特徴とし、上記目的を達成する。
【００２１】
【作 用】
本発明の液晶駆動装置によれば、第１及び第２の制御信号に応じたプリチャージ期間に電圧出力回路２００ から負荷回路１０１ にプリチャージ電圧を印加しているため、当該期間中に負荷回路１０１ の駆動電圧を目標レベルまで早期に到達させることができる。
【００２２】
これにより、液晶表示に必要な負荷回路１０１ ，例えば、液晶駆動回路や液晶表示パネルのゲート電極を高速充電することができる。また、水平期間を短縮し画素数を増加した場合でも、充電不足やデータの書込み不足を無くすことができ、液晶駆動回路や液晶表示パネルの安定動作期間が長くなることから、クロストークを低減することができ、高画質かつ高精細な液晶表示装置の提供に寄与する。
【００２３】
なお、プリチャージ期間は負荷回路１０１ に応じて第１の制御信号のパルス幅を調整することにより容易に設定できる。これにより、負荷回路１０１ に合わせてプリチャージ電圧を任意に設定することができる。
また、本発明の第１の装置によれば、正のプリチャージ電圧に重畳された正の駆動電圧と、負のプリチャージ電圧に重畳された負の駆動電圧とを交互に第２の制御信号に基づいて出力制御回路１３から負荷回路１０１ に供給しているため、正のプリチャージ電圧によって、コモン非反転駆動時のプリチャージ期間中に負荷回路の駆動電圧を目標レベルまで早期に到達させることができ、負のプリチャージ電圧によって、コモン反転駆動時のプリチャージ期間中に負荷回路の駆動電圧を目標レベルまで早期に到達させることができる。
【００２４】
本発明の第２の装置によれば、正のプリチャージ電圧と正の駆動電圧を合成した電圧、及び、負のプリチャージ電圧と負の駆動電圧と合成した電圧を第２の制御信号に基づいて交互に出力制御回路１６から負荷回路１０１ に供給しているため、第１の装置と同様に、正又負のプリチャージ電圧によって、プリチャージ期間中に負荷回路の駆動電圧を目標レベルまで早期に到達させることができる。
【００２５】
本発明の第３の装置によれば、第１の制御信号及び第２の制御信号の信号論理に基づいて第１〜第４の出力回路１７〜２０から負荷回路１０１ に、正のプリチャージ電圧、正の駆動電圧、負のプリチャージ電圧及び負の駆動電圧を順次供給しているため、第１及び第２の装置と同様に、正又負のプリチャージ電圧によって、プリチャージ期間中に負荷回路の駆動電圧を目標レベルまで早期に到達させることができる。
【００２６】
本発明の液晶表示装置によれば、液晶駆動ユニット３００ に第１〜第３の装置のいずれかを有しているため、液晶表示パネル１０１ の選択画素に余裕を持って階調電圧を充電することができる。
これにより、階調電圧の充電不足を無くした高品質かつ高精細な液晶表示装置の提供に寄与する。
【００２７】
【実施例】
次に、図を参照しながら本発明の各実施例について説明をする。図４〜１４は、本発明の実施例に係る液晶駆動装置，その制御方法及び液晶表示装置を説明する図である。
（１）第１の実施例の説明
図４は、本発明の各実施例に係る多階調液晶表示装置の構成図であり、図５はその液晶表示パネルの電極説明図である。また、図６は第１の実施例に係るコモン電圧供給回路の構成図を示している。
【００２８】
８種類の基準電圧Ｖ０〜Ｖ７に基づいて３２階調表示をするアクティブマトリクス型の液晶表示装置は、図４に示すように、液晶駆動ユニット３００ 及び液晶表示パネル１０１ を備えている。
液晶駆動ユニット３００ は、８種類の基準電圧Ｖ０〜Ｖ７をサンプリングした階段状波形電圧を出力し、液晶表示パネル１０１ を３２階調制御をする。当該ユニット１００ は、電源回路４０，コモン電圧供給回路４１及びデータ生成＆制御回路４２を有している。電源回路４０は８種類の基準電圧Ｖ０〜Ｖ７，正電源＋及び負電源−を発生する。
【００２９】
コモン電圧供給回路４１は正電源＋及び負電源−を受けて、プリチャージ制御信号（以下ＰＣ信号という）及びライン反転信号（以下ＬＮ信号という）に基づいて、コモン電圧ＶＣＯＭを発生するものである。第１の実施例では、コモン電圧供給回路４１が本発明の第１の液晶駆動装置が適用される。この回路構成については図６において詳述する。
【００３０】
データ生成＆制御回路４２は水平同期信号（以下ＨＳ信号という）及び映像信号ＳＩＮに基づいてカラー表示のための映像データ（ＲＤＡＴＡ，ＧＤＡＴＡ，ＢＤＡＴＡ）ＤＯＵＴ ，データ取込み開始信号（以下ＳＰＤ信号及びＳＰＳ信号という），シフトクロック信号（以下ＣＬＫＤ信号及びＣＬＫＳ信号という）及びライン反転信号（以下ＬＮ信号及びＬＰ信号という）を発生する。
【００３１】
液晶表示パネル１０１ は、階段状波形電圧の中のいずれか一つの階段電圧を分布容量に保持する。パネル１０１ は、ＴＦＴ基板５１，コモン電極５２，データドライバ５３及びスキャンドライバ５４を有している。ＴＦＴ基板５１は、図５に示すように、スキャンバスライン（走査電極）ＳＢＬ及びデータバスライン（信号電極）ＤＢＬがマトリクス状に設けられ、その交点にスイッチング素子（ＴＦＴ）が接続されている。当該ＴＦＴには画素電極が接続されている。
【００３２】
コモン電極５２はＴＦＴ基板５１に下層に設けられ、この基板５１と電極５２との間に液晶が封入される。電極５２にはコモン電圧ＶＣＯＭが供給される。
データドライバ５３は基準電圧Ｖ０〜Ｖ７，ＣＬＫＤ信号，ＳＰＤ信号，ＬＰ信号及び映像データＤＯＵＴ を受けて、データバスラインＤＢＬに接続されたＴＦＴに情報の書込みを行う。また、この情報はドライバ５３によって、階調電圧の振幅範囲を５Ｖ以内に抑えられる。ドライバ５３の駆動電源ＶＣＣは単一な−５Ｖである。スキャンドライバ５４はＣＬＫＳ信号及びＳＰＳ信号を受けて、スキャンバスラインＳＢＬに接続されたＴＦＴを選択する。
【００３３】
次に、コモン電圧供給回路４１の内部構成について説明する。例えば、当該回路４１は、図６に示すように、正電圧発生回路２１，負電圧発生回路２２及び電圧選択回路２３を有している。
正電圧発生回路２１は第１の電圧発生回路１１の一例であり、スイッチ素子ＳＷ１，抵抗Ｒ１〜Ｒ３及び出力バッファＢＦ１から構成されている。スイッチ素子ＳＷ１は、ＰＣ信号（上線を省略する）に基づいてＯＮ／ＯＦＦ動作する。抵抗Ｒ２，Ｒ３は直列に接続され、正電源ＶＤＤ＋を抵抗分割して正のコモン電圧ＶＣＯＭ＋を発生する。抵抗Ｒ１の一端はＳＷ１に接続され、ＳＷ１＝ＯＮ動作によって、Ｒ３の一端に接続される。これにより、正電源ＶＤＤ＋を抵抗分割して正のコモン電圧ＶＣＯＭ＋よりも急激に立ち上がる正のプリチャージ電圧（以下オーバーシュート電圧という）ＶＨを出力する。出力バッファＢＦ１はコモン電圧ＶＣＯＭ＋及びオーバーシュート電圧ＶＨを増幅出力する。
【００３４】
負電圧発生回路２２は第２の電圧発生回路１２の一例であり、スイッチ素子ＳＷ２，抵抗Ｒ４〜Ｒ６及び出力バッファＢＦ２から構成されている。スイッチ素子ＳＷ２は、反転ＰＣ信号（バー）に基づいてＯＮ／ＯＦＦ動作する。抵抗Ｒ６，Ｒ５は直列に接続され、負電源ＶＤＤ−を抵抗分割して負のコモン電圧ＶＣＯＭ−を発生する。抵抗Ｒ４の一端はＳＷ２に接続され、ＳＷ２＝ＯＮ動作によって、Ｒ６の一端に接続される。これにより、負電源ＶＤＤ−を抵抗分割して負のコモン電圧ＶＣＯＭ−よりも急激に立ち下がる負のプリチャージ電圧（以下オーバーシュート電圧という）ＶＬを出力する。出力バッファＢＦ２はコモン電圧ＶＣＯＭ−及びオーバーシュート電圧ＶＬを増幅出力する。
【００３５】
なお、オーバーシュート電圧ＶＨは、Ｒ１〜Ｒ３の抵抗値を可変することにより発生電圧値を設定し、電圧ＶＬは、Ｒ４〜Ｒ６の抵抗値を可変することにより発生電圧値をそれぞれ設定する。
電圧出力回路２３は出力制御回路１３の一例であり、スイッチ素子ＳＷ３，ＳＷ４，インバータ ＩＮＶ及び出力バッファＢＦ３から構成されている。スイッチ素子ＳＷ３は、非反転ＬＮ信号に基づいてＯＮ／ＯＦＦ動作する。スイッチ素子ＳＷ４は、反転ＬＮ信号に基づいてＯＮ／ＯＦＦ動作する。インバータ ＩＮＶはＬＮ信号を反転する。出力バッファＢＦ３はコモン電圧ＶＣＯＭ＋に重畳されたオーバーシュート電圧ＶＨ又はコモン電圧ＶＣＯＭ−に重畳されたオーバーシュート電圧ＶＬのいずれかを増幅する。
【００３６】
電圧出力回路２３の機能は、ＬＮ信号に基づいてコモン電圧ＶＣＯＭ＋に重畳されたオーバーシュート電圧ＶＨ又はコモン電圧ＶＣＯＭ−に重畳されたオーバーシュート電圧ＶＬのいずれかを選択出力するものである。
次に、液晶表示装置の動作について説明する。図７は本発明の第１の実施例に係る液晶駆動ユニットの動作タイミングチャートを示している。図７において、液晶表示パネル１０１ のコモン非反転駆動時のプリチャージ期間に、ＨＳ信号の立ち上がりに同期してＰＣ信号が正電圧発生回路２１に供給されると、当該発生回路２１では、この制御信号ＰＣに基づいてスイッチ素子ＳＷ１が一瞬ＯＮ動作することにより、抵抗Ｒ１及びＲ３により正電源ＶＤＤ＋が抵抗分割され、正のオーバーシュート電圧ＶＨが発生される。
【００３７】
この電圧ＶＨは、正のコモン電圧ＶＣＯＭ＋よりも急激に立ち上がった波高値の大きな電圧である。これと同時に、正電圧発生回路２１では抵抗Ｒ２及びＲ３により正電源ＶＤＤ＋が抵抗分割され、正電源ＶＤＤ＋から正のコモン電圧ＶＣＯＭ＋が発生される。
オーバーシュート電圧ＶＨはコモン電圧ＶＣＯＭ＋と重畳され、この重畳電圧はＬＮ信号の立ち上がりに同期して電圧出力回路２３により選択され、それが液晶表示パネル１０１ のコモン電極５２に供給される。
【００３８】
また、コモン反転駆動時のプリチャージ期間に、ＨＳ信号の立ち上がりに同期してＰＣ信号が負電圧発生回路２２に供給されると、当該回路２２では、この制御信号ＰＣに基づいてスイッチ素子ＳＷ２が一瞬ＯＮ動作することにより、抵抗Ｒ４及びＲ６により負電源ＶＤＤ−が抵抗分割され、負のオーバーシュート電圧ＶＬが発生される。
【００３９】
この電圧ＶＬは、負のコモン電圧ＶＣＯＭ−よりも急激に立ち下がった波高値の大きな電圧である。これと同時に、負電圧発生回路２２では抵抗Ｒ６及びＲ５により負電源ＶＤＤ−が抵抗分割され、負電源ＶＤＤ−から負のコモン電圧ＶＣＯＭ−が発生される。
オーバーシュート電圧ＶＬはコモン電圧ＶＣＯＭ−と重畳され、この重畳電圧はＬＮ信号の立ち上がりに同期して電圧出力回路２３により選択され、それが液晶表示パネル１０１ のコモン電極５２に供給される。
【００４０】
これにより、液晶表示パネル１０１ のコモン電極に印加する電圧を１水平期間毎に反転させる極性反転駆動が行われる。例えば、基準電圧Ｖ０〜Ｖｎをサンプリングした階段状波形電圧と、コモン電圧安定期間の長いコモン電圧ＶＣＯＭ＋及びＶＣＯＭ−とが液晶駆動ユニット３００ から液晶表示パネル１０１ に出力され、スキャンドライバ５４によって選択されたスキャンバスラインＳＢＬのＴＦＴがＯＮ動作することにより、データドライバ５３からデータバスラインＤＢＬに印加された４階調電圧が液晶表示パネル１０１ の分布容量に保持される。
【００４１】
このドライバ５４の出力がＯＮの状態のときに、ドライバ５３の出力が画素電極に印加され、図７に示すように、４階調電圧の有効範囲となるコモン電圧安定期間に、ドライバ５３の出力をオープンにすることで、画素電極電位が分布容量に保持され、ドライバ５４の出力がＯＦＦの状態になるまで、情報が保持し続けられる。
【００４２】
これにより、各画素電極に情報が書き込まれ、この階調電圧は次に、その行が選択されるまで保持される。この際の電荷が分布容量に保持されることで、情報が保たれ、この情報に対応して液晶の傾きが決まり、光の透過量が制御され、カラー階調表示が行われる。
このようにして、本発明の第１の実施例に係る多階調液晶駆動装置によれば、図６に示すような電圧出力回路２３を有したコモン電圧供給回路４１が液晶駆動ユニット３００ に設けられ、１水平期間のプリチャージ期間に、ＬＮ信号に基づいてコモン電圧ＶＣＯＭ＋に重畳されたオーバーシュート電圧ＶＨ又はコモン電圧ＶＣＯＭ−に重畳されたオーバーシュート電圧ＶＬを電圧出力回路２３からコモン電極５２に交互に出力されるため、急峻に立ち上がるオーバーシュート電圧ＶＨ又は急峻に立ち下がるオーバーシュート電圧ＶＬによって、正側のプリチャージ期間中にコモン電圧ＶＣＯＭ＋を目標レベルまで早期に到達させること、及び、負側のプリチャージ期間中にコモン電圧ＶＣＯＭ−を目標レベルまで早期に到達させることができる。
【００４３】
これにより、従来例に比べて、ＶＣＯＭ＋がコモン電圧安定期間に至るまでの過渡期間や、ＶＣＯＭ−がコモン電圧安定期間に至るまでの過渡期間が極めて短くなり、正側又は負側のコモン電圧安定期間を長くすることができ、情報を早期に分布容量に書き込むことが可能となる。なお、従来例のように、基準電圧Ｖ０〜Ｖ７の１階段当たりのパルス幅を短くすることも無くなる。
【００４４】
また、コモン電極５２を早期に正側又は負側の安定状態に到達させる高速充電をすることができることから、階調電圧を液晶表示パネル１０１ の選択画素に余裕を持って充電することができる。
これにより、水平期間を短縮し、また、画素数を増加した場合でも、アクティブマトリクス型の液晶表示パネル１０１ の極性反転駆動を精度良く行うことが可能となり、階調電圧の充電不足を無くした高品質かつ高精細な液晶表示装置の提供に寄与する。分布容量方式を用いない液晶表示装置にも有効である。
【００４５】
（２）第２の実施例の説明
図８は、本発明の第２の実施例に係るコモン電圧供給回路の構成図を示している。第１の実施例と異なるのは第２の実施例では、正のプリチャージ電圧ＶＰＣ＋と、コモン電圧ＶＣＯＭ＋とを切り換えて出力したものと、負のプリチャージ電圧ＶＰＣ−と、コモン電極電圧ＶＣＯＭ−とを切り換えて出力したものとを、ＬＮ信号により交互に選択出力するものである。
【００４６】
すなわち、第２の実施例に係る多階調液晶表示装置に適用されるコモン電圧供給回路は、図８に示すように、正電圧選択回路２４，負電圧選択回路２５及び電圧出力回路２６を備えている。
正電圧選択回路２４は第１の選択回路１４の一例であり、スイッチ素子ＳＷ１，ＳＷ２，出力バッファＢＦ１及びインバータ ＩＮＶ１を有している。スイッチ素子ＳＷ１は非反転ＰＣ信号に基づいてＯＮ／ＯＦＦ動作する。スイッチ素子ＳＷ２は反転ＰＣ信号に基づいてＯＮ／ＯＦＦ動作する。出力バッファＢＦ１はスイッチ素子ＳＷ１によって出力許可された正のコモン電圧ＶＣＯＭ＋又はスイッチ素子ＳＷ２によって出力許可されたプリチャージ電圧ＶＰＣ＋を増幅する。プリチャージ電圧ＶＰＣ＋は、コモン電圧ＶＣＯＭ＋よりも急激に立ち上がる電圧である。インバータ ＩＮＶ１はＰＣ信号を反転する。
【００４７】
負電圧選択回路２５は第２の選択回路１５の一例であり、スイッチ素子ＳＷ３，ＳＷ４及び出力バッファＢＦ２を有している。スイッチ素子ＳＷ３は非反転ＰＣ信号に基づいてＯＮ／ＯＦＦ動作する。スイッチ素子ＳＷ４は反転ＰＣ信号に基づいてＯＮ／ＯＦＦ動作する。出力バッファＢＦ２はスイッチ素子ＳＷ３によって出力許可された負のコモン電圧ＶＣＯＭ−又はスイッチ素子ＳＷ４によって出力許可されたプリチャージ電圧ＶＰＣ−を増幅する。プリチャージ電圧ＶＰＣ−は、コモン電圧ＶＣＯＭ−よりも急激に立ち下がる電圧である。
【００４８】
電圧出力回路２６は出力制御回路１６の一例であり、スイッチ素子ＳＷ５，ＳＷ６，出力バッファＢＦ３及びインバータ ＩＮＶ２を有している。スイッチ素子ＳＷ５は非反転ＬＮ信号に基づいてＯＮ／ＯＦＦ動作する。スイッチ素子ＳＷ６は反転ＬＮ信号に基づいてＯＮ／ＯＦＦ動作する。出力バッファＢＦ３は選択回路２４から順次出力されたプリチャージ電圧ＶＰＣ＋及びコモン電圧ＶＣＯＭ＋、又は、選択回路２５から順次出力されたプリチャージ電圧ＶＰＣ−及びコモン電圧ＶＣＯＭ−のいずれかを増幅する。インバータ ＩＮＶ２はＬＮ信号を反転する。
【００４９】
本発明の第２の実施例では図４に示したような電源回路４０が８種類の基準電圧Ｖ０〜Ｖ７の他に、正電源＋を電圧加工した正のコモン電圧ＶＣＯＭ＋及びプリチャージ電圧ＶＰＣ＋を発生し、負電源−を電圧加工した負のコモン電圧ＶＣＯＭ−及びプリチャージ電圧ＶＰＣ−をそれぞれ発生する。
次に、コモン電圧供給回路を内蔵した液晶駆動ユニットの動作を説明する。図９は、本発明の第２の実施例に係る液晶駆動ユニットの動作波形図を示している。図９において、液晶表示パネル１０１ のコモン非反転駆動時の水平期間の中で、ＰＣ信号が「Ｌ」レベルとなる正側のプリチャージ期間に、正電圧選択回路２４ではスイッチ素子ＳＷ２が一瞬ＯＮ動作することで、正のプリチャージ電圧ＶＰＣ＋が選択される。また、ＰＣ＝「Ｈ」レベル期間中、スイッチ素子ＳＷ１がＯＮ動作を継続することで、正のコモン電圧ＶＣＯＭ＋が選択される。この電圧ＶＰＣ＋は、正のコモン電圧ＶＣＯＭ＋よりも急激に立ち上がった波高値の大きなオーバーシュート電圧である。
【００５０】
さらに、電圧ＶＰＣ＋は、コモン電圧ＶＣＯＭ＋に重畳され、この重畳電圧はＬＮ信号の立ち上がりに同期して電圧出力回路２６により選択され、それが液晶表示パネル１０１ に供給される。
また、コモン反転駆動時の水平期間の中で、ＰＣ信号が「Ｌ」レベルとなる負側のプリチャージ期間に、負電圧選択回路２５ではスイッチ素子ＳＷ４が一瞬ＯＮ動作することで、負のプリチャージ電圧ＶＰＣ−が選択される。これにより、ＰＣ＝「Ｈ」レベル期間中、スイッチ素子ＳＷ３がＯＮ動作を継続することで、負のコモン電圧ＶＣＯＭ−が選択される。この電圧ＶＰＣ−は、負のコモン電圧ＶＣＯＭ−よりも急激に立ち下がった波高値の大きなオーバーシュート電圧である。電圧ＶＰＣ＋は、コモン電圧ＶＣＯＭ＋に重畳され、この重畳電圧はＬＮ信号の立ち上がりに同期して出力制御回路１６により選択され、それが液晶表示パネル１０１ に供給される。
【００５１】
このようにして、本発明の第２の実施例に係る多階調液晶駆動装置によれば、図８に示すような電圧出力回路２６を有したコモン電圧供給回路４１が設けられ、第１の実施例と同様に、水平期間に、ＬＮ信号に基づいてコモン電圧ＶＣＯＭ＋に重畳されたプリチャージ電圧ＶＰＣ＋又はコモン電圧ＶＣＯＭ−に重畳されたプリチャージ電圧ＶＰＣ−を交互に電圧出力回路２６からコモン電極５２に切り換え出力されるため、プリチャージ電圧ＶＰＣ±によって、正側のプリチャージ期間中にコモン電圧ＶＣＯＭ＋を目標レベルまで早期に到達させること、及び、負側のプリチャージ期間中にコモン電圧ＶＣＯＭ−を目標レベルまで早期に到達させることができる。
【００５２】
これにより、液晶表示パネル１０１ のコモン電極を正側又は負側の安定状態に早期に到達させる高速充電を行うことができる。また、従来例に比べてＶＣＯＭ＋及びＶＣＯＭ−の過渡期間が短縮され、正側及び負側のコモン電圧安定期間を長くすることが可能となる。
これにより、水平期間を短縮し、また、画素数を増加した場合でも、階調電圧の充電不足を無くした高品質かつ高精細な液晶表示装置の提供に寄与する。
【００５３】
（３）第３の実施例の説明
図１０は、本発明の第３の実施例に係るコモン電圧供給回路の構成図を示している。第１，第２の実施例と異なるのは第３の実施例では、正又は負のプリチャージ電圧ＶＰＣ±又はコモン電極電圧ＶＣＯＭ±いずれか一つを、ＬＮ信号とＰＣ信号をデコードしたスイッチ制御信号Ｓ１〜Ｓ４により選択出力するものである。
【００５４】
すなわち、第３の実施例に係る多階調液晶表示装置に適用されるコモン電圧供給回路は、図１０に示すように、４つの出力制御回路２７〜３０，２つのインバータ ＩＮＶ１， ＩＮＶ２及び出力バッファ３１を備えている。出力制御回路２７は第１の出力回路１７の一例であり、二入力ＡＮＤ回路２７Ａ及びスイッチ素子ＳＷ１から構成されている。二入力ＡＮＤ回路２７ＡはＬＮ信号とＰＣ信号をデコードしてスイッチ制御信号Ｓ１を発生し、それをスイッチ素子ＳＷ１に出力する。ＳＷ１は信号Ｓ１に基づいてＯＮ／ＯＦＦ動作し、正のコモン電圧ＶＣＯＭ＋の出力又は遮断（イネーブル制御）をする。
【００５５】
出力制御回路２８は第２の出力回路１８の一例であり、二入力ＡＮＤ回路２８Ａ及びスイッチ素子ＳＷ２から構成されている。二入力ＡＮＤ回路２８ＡはＬＮ信号とＰＣ信号をデコードしてスイッチ制御信号Ｓ２を発生し、それをスイッチ素子ＳＷ２に出力する。ＳＷ２は信号Ｓ２に基づいてＯＮ／ＯＦＦ動作し、負のコモン電圧ＶＣＯＭ−の出力又は遮断をする。
【００５６】
出力制御回路２９は第３の出力回路１９の一例であり、二入力ＡＮＤ回路２９Ａ及びスイッチ素子ＳＷ３から構成されている。二入力ＡＮＤ回路２９ＡはＬＮ信号とＰＣ信号をデコードしてスイッチ制御信号Ｓ３を発生し、それをスイッチ素子ＳＷ３に出力する。ＳＷ３は信号Ｓ１に基づいてＯＮ／ＯＦＦ動作し、正のコモン電圧ＶＣＯＭ＋よりも急激に立ち上がる正のプリチャージ電圧ＶＰＣ＋を出力又は遮断する。
【００５７】
出力制御回路３０は第４の出力回路２０の一例であり、二入力ＡＮＤ回路３０Ａ及びスイッチ素子ＳＷ４から構成されている。二入力ＡＮＤ回路３０ＡはＬＮ信号とＰＣ信号をデコードしてスイッチ制御信号Ｓ４を発生し、それをスイッチ素子ＳＷ４に出力する。ＳＷ４は信号Ｓ４に基づいてＯＮ／ＯＦＦ動作し、負のコモン電圧ＶＣＯＭ−よりも急激に立ち下がる負のプリチャージ電圧ＶＰＣ−を出力又は遮断する。インバータ ＩＮＶ１はＬＮ信号を反転し、インバータ ＩＮＶ２はＰＣ信号をそれぞれ反転する。出力バッファ３１はコモン電圧ＶＣＯＭ＋に重畳されたプリチャージ電圧ＶＰＣ＋又はコモン電圧ＶＣＯＭ−に重畳されたプリチャージ電圧ＶＰＣ−を増幅する。
【００５８】
次に、本実施例の液晶駆動ユニットの動作を説明する。例えば、第２の実施例で使用した動作波形図を参考にすると、図９において、コモン非反転駆動時の水平期間の中で、ＰＣ信号が「Ｌ」レベル，ＬＮ信号が「Ｈ」レベルとなる正側のプリチャージ期間に、図１０に示すようなＡＮＤ回路２９Ａから信号Ｓ３＝「Ｈ」レベルが発生され、スイッチＳＷ３が一瞬ＯＮ動作する。他のスイッチＳＷ１，ＳＷ２，ＳＷ４はＯＦＦ動作である。
【００５９】
これにより、プリチャージ期間中に出力制御回路２９から液晶表示パネル１０１ に、正のコモン電圧ＶＣＯＭ＋よりも急激に立ち上がる正のプリチャージ電圧ＶＰＣ＋が供給される。この期間を除く水平期間では、信号ＰＣが「Ｈ」レベルとなることで、ＡＮＤ回路２７Ａから信号Ｓ１＝「Ｈ」レベルが発生され、スイッチＳＷ１が継続してＯＮ動作する。他のスイッチＳＷ２〜ＳＷ４はＯＦＦ動作であり、出力制御回路２７から液晶表示パネル１０１ に、電圧ＶＰＣ＋に継続して正のコモン電圧ＶＣＯＭ＋が供給される。
【００６０】
また、コモン反転駆動時の水平期間の中で、ＰＣ信号が「Ｌ」レベル，ＬＮ信号が「Ｌ」レベルとなる負側のプリチャージ期間に、ＡＮＤ回路３０Ａから信号Ｓ４＝「Ｈ」レベルが発生され、スイッチＳＷ４が一瞬ＯＮ動作する。他のスイッチＳＷ１〜ＳＷ３はＯＦＦ動作である。このプリチャージ期間中に出力制御回路３０から液晶表示パネル１０１ に、負のコモン電圧ＶＣＯＭ−よりも急激に立ち下がる負のプリチャージ電圧ＶＰＣ−が供給される。
【００６１】
この期間を除く水平期間では、信号ＰＣが「Ｈ」レベルとなることで、ＡＮＤ回路２８Ａから信号Ｓ２＝「Ｈ」レベルが発生され、スイッチＳＷ２が継続してＯＮ動作する。他のスイッチＳＷ１，ＳＷ３，ＳＷ４はＯＦＦ動作であり、出力制御回路２８から液晶表示パネル１０１ に、電圧ＶＰＣ−に継続して負のコモン電圧ＶＣＯＭ−が供給される。
【００６２】
このようにして、本発明の第３の実施例に係る多階調液晶駆動装置によれば、図１０に示すような４つの出力制御回路２７〜３０及び出力バッファ３１を有したコモン電圧供給回路４１が設けられ、第２の実施例と同様に、水平期間に、ＬＮ信号に基づいてコモン電圧ＶＣＯＭ＋に重畳されたプリチャージ電圧ＶＰＣ＋又はコモン電圧ＶＣＯＭ−に重畳されたプリチャージ電圧ＶＰＣ−を交互に出力バッファ３１からコモン電極５２に切り換え出力されるため、プリチャージ電圧ＶＰＣ±によって、正側のプリチャージ期間中にコモン電圧ＶＣＯＭ＋を目標レベルまで早期に到達させること、及び、負側のプリチャージ期間中にコモン電圧ＶＣＯＭ−を目標レベルまで早期に到達させることができる。
【００６３】
これにより、液晶表示パネル１０１ のコモン電極を正側又は負側の安定状態に早期に到達させる高速充電を行うことができる。また、出力バッファの数を第２の実施例に比べて低減することができ、低消費電力化，集積化及びコスト低減を図ることが可能となる。これは、ＡＮＤ回路２７Ａ〜３０Ａの占有面積が、出力バッファのチップ占有面積よりも少なくて済むためである。
【００６４】
これにより、第１〜第２の実施例と同様に水平期間を短縮し、また、画素数を増加した場合でも、階調電圧の充電不足を無くした高画質かつ高精細な液晶表示装置の提供に寄与する。
（４）第４の実施例の説明
図１１は、本発明の第４の実施例に係るゲート電圧発生回路の構成図を示している。第１の実施例と異なるのは第４の実施例では、液晶表示パネルの薄膜トランジスタ（以下ＴＦＴという）にゲート制御電圧を供給する電圧発生回路に関するものである。
【００６５】
第４の実施例に係る多階調液晶表示装置に適用されるゲート電圧発生回路は、図１１に示すように、電圧発生回路６１及び電圧選択出力回路６２を備えている。電圧発生回路６１は電圧発生回路１００ の一例であり、液晶表示に必要な正又は負のゲート制御電圧ＶＧ±と該電圧ＶＧ±に補助電圧Ｖα±を加えた正又は負のプリチャージ電圧ＶＰＣ±とを発生する回路である。本実施例では電圧Ｖαは電圧ＶＧが３〜５Ｖの場合、０．３〜０．５Ｖ程度である。
【００６６】
電圧発生回路６１は、５個の抵抗Ｒ１〜Ｒ５から構成されている。抵抗Ｒ１〜Ｒ５は直列に接続され、抵抗Ｒ１の一端が電圧ＶＤＤ＋の供給源に接続され、抵抗Ｒ５の一端が電圧ＶＤＤ−の供給源にそれぞれ接続されている。ＶＰＣ＋は抵抗Ｒ１，Ｒ２の接続点からスイッチ素子ＳＷ１に導かれ、ＶＧ＋は抵抗Ｒ２，Ｒ３の接続点からスイッチ素子ＳＷ２に導かれ、ＶＧ−は抵抗Ｒ３，Ｒ４の接続点からスイッチ素子ＳＷ４に導かれ、ＶＰＣ−は抵抗Ｒ４，Ｒ５の接続点からスイッチ素子ＳＷ３にそれぞれ導かれている。
【００６７】
電圧選択出力回路６２は電圧出力回路２００ の一例であり、電圧発生回路６１ からの正又は負のプリチャージ電圧ＶＰＣ±を液晶表示に必要な１水平期間のプリチャージ期間に選択出力し、該プリチャージ期間Ｂを除いた１水平期間の残りの期間に正又は負のゲート制御電圧ＶＧ±を選択出力する回路である。電圧選択出力回路６２は、２つのインバータ ＩＮＶ１， ＩＮＶ２と、４つの二入力ＡＮＤ回路Ａ１〜Ａ４と、４つのスイッチ素子ＳＷ１〜ＳＷ４と、出力バッファＢＦから構成されている。
【００６８】
インバータ ＩＮＶ１は非反転ＰＣ信号を反転して反転ＰＣ信号をＡＮＤ回路Ａ１，Ａ３に出力する。インバータ ＩＮＶ２は非反転ＬＮ信号を反転して反転ＬＮ信号をＡＮＤ回路Ａ１，Ａ２に出力する。ＡＮＤ回路Ａ１は反転ＰＣ信号及び反転ＬＮ信号の論理に応じてスイッチ制御信号Ｓ１をスイッチ素子ＳＷ１に出力する。ＡＮＤ回路Ａ２は非反転ＰＣ信号及び反転ＬＮ信号の論理に応じてスイッチ制御信号Ｓ２をスイッチ素子ＳＷ２に出力する。ＡＮＤ回路Ａ３は反転ＰＣ信号及び非反転ＬＮ信号の論理に応じてスイッチ制御信号Ｓ３をスイッチ素子ＳＷ３に出力する。ＡＮＤ回路Ａ４は非反転ＰＣ信号及び非反転ＬＮ信号の論理に応じてスイッチ制御信号Ｓ４をスイッチ素子ＳＷ４に出力する。
【００６９】
ＳＷ１は信号Ｓ１に応じてプリチャージ電圧ＶＰＣ＋を出力バッファＢＦに出力する。ＳＷ２は信号Ｓ２に応じてゲート制御電圧ＶＧ＋を出力バッファＢＦに出力する。ＳＷ３は信号Ｓ３に応じてプリチャージ電圧ＶＰＣ−を出力バッファＢＦに出力する。ＳＷ４は信号Ｓ４に応じてゲート制御電圧ＶＧ−を出力バッファＢＦに出力する。出力バッファＢＦは上記の４つの電圧ＶＰＣ±，ＶＧ±を水平期間中にＴＦＴ６３に印加する。
【００７０】
図１２（Ａ）は液晶表示パネルのＴＦＴに接続されるゲートラインの等価回路図であり、図１２（Ｂ）は、ゲートラインの波形図を示している。
液晶表示パネルのゲートラインは図１２（Ａ）に示すようにゲートラインの抵抗Ｒと、そのラインに存在する補助容量Ｃとによって等価回路が表される。ＴＦＴ６３のゲート充電には、これらのＲＣの時定数によって、一定時間を要することとなる。しかし、本実施例では、図１２（Ｂ）に示すようなプリチャージ電圧ＶＰＣによって、ゲートラインの駆動電圧の立ち上がりの遅れを改善している。図１２（Ｂ）において、Ａはプリチャージ期間であり、Ｂは水平同期信号（以下ＨＳ信号という）の１水平期間を示している。
【００７１】
例えば、コモン非反転駆動時の出力バッファＢＦからの出力電圧波形は、プリチャージ期間Ａに選択出力されるプリチャージ電圧ＶＰＣ＋と、期間Ａ以外の水平期間Ｂの残りの期間に選択出力されるゲート制御電圧ＶＧ＋から構成される。このプリチャージ電圧ＶＰＣ＋は、ゲートラインの駆動電圧の立ち上がりを早め、その結果、本発明に係るゲートラインの電圧波形Ｘは、水平期間を通して初めからゲート制御電圧ＶＧ＋を負荷回路に印加する従来例の波形Ｙに比べて改善される。
【００７２】
次に、液晶表示装置の動作について説明する。図１３は本発明の第４の実施例に係るゲート電圧発生回路の動作タイミングチャートを示している。図１３において、コモン非反転駆動時のプリチャージ期間Ａでは、ＨＳ信号の立ち上がりに同期して「Ｌ」レベルになるＰＣ信号及びＬＮ信号が電圧選択出力回路６２に供給され、当該回路６２では、このＰＣ信号及びＬＮ信号に応じてスイッチ素子ＳＷ１が一瞬ＯＮ動作することにより、プリチャージ電圧ＶＰＣ＋が選択され、出力バッファＢＦを介して液晶表示パネルのゲートラインに印加される。他のスイッチ素子ＳＷ２〜ＳＷ４はＯＦＦ動作している。
【００７３】
また、プリチャージ期間Ａを除く水平期間Ｂの残りの期間では、「Ｈ」レベルになるＰＣ信号及び、「Ｌ」レベルを継続するＬＮ信号が電圧選択出力回路６２に印加され、その結果、当該回路６２ではこのＰＣ信号及びＬＮ信号に応じてスイッチ素子ＳＷ２がＯＮ動作することにより、ゲート制御電圧ＶＧ＋が選択され、出力バッファＢＦを介して液晶表示パネルのゲートラインに印加される。他のスイッチ素子ＳＷ１，ＳＷ３，ＳＷ４はＯＦＦ動作している。
【００７４】
さらに、コモン反転駆動時のプリチャージ期間Ａでは、ＨＳ信号立ち上がりに同期して「Ｌ」レベルになるＰＣ信号及び「Ｈ」レベルになるＬＮ信号が電圧選択出力回路６２に供給され、当該回路６２では、このＰＣ信号及びＬＮ信号に応じてスイッチ素子ＳＷ３が一瞬ＯＮ動作することにより、プリチャージ電圧ＶＰＣ−が選択され、出力バッファＢＦを介して液晶表示パネルのゲートラインに印加される。他のスイッチ素子ＳＷ１，ＳＷ２，ＳＷ４はＯＦＦ動作している。
【００７５】
また、プリチャージ期間Ａを除く水平期間Ｂの残りの期間では、「Ｈ」レベルになるＰＣ信号及び「Ｈ」レベルを継続するＬＮ信号が電圧選択出力回路６２に印加され、その結果、当該回路６２ではこのＰＣ信号及びＬＮ信号に応じてスイッチ素子ＳＷ４がＯＮ動作することにより、ゲート制御電圧ＶＧ−が選択され、出力バッファＢＦを介して液晶表示パネルのゲートラインに印加される。他のスイッチ素子ＳＷ１〜ＳＷ３はＯＦＦ動作している。
【００７６】
これにより、図１２（Ｂ）に示すような、オーバーシュートするプリチャージ電圧波形Ｘによって、ゲートラインの過渡現象による波形Ｙを打ち消し、その結果、ゲートラインの波形が急激に立ち上がる。
このようにして、本発明の第４の実施例に係る多階調液晶駆動装置によれば、コモン非反転駆動時のプリチャージ期間Ａで電圧選択出力回路６２からゲートラインにプリチャージ電圧ＶＰＣ＋が選択供給され、プリチャージ期間以外にゲート制御電圧ＶＧ＋が選択供給され、コモン反転駆動時のプリチャージ期間Ａでプリチャージ電圧ＶＰＣ−が選択供給され、プリチャージ期間以外にゲート制御電圧ＶＧ−が選択供給されているため、プリチャージ電圧ＶＰＣによって、プリチャージ期間中にゲート制御電圧ＶＧ±を目標レベルまで早期に到達させることができる。
【００７７】
これにより、液晶表示パネルのゲート電極を高速充電することができる。また、水平期間を短縮し画素数を増加した場合でも、充電不足やデータの書込み不足を無くすことができ、液晶表示パネルの安定動作期間が長くなり、クロストークを低減することができ、高画質かつ高精細な液晶表示装置の提供に寄与する。なお、プリチャージ期間はゲートラインのＲ，Ｃに応じてＰＣ信号のパルス幅を調整することにより容易に設定でき、また、電圧発生回路の抵抗値を変化させることによっても、充電時間の短縮化が図れる。
【００７８】
（５）第５の実施例の説明
図１４は、本発明の第５の実施例に係る基準電圧発生回路の構成図を示している。第１〜第４の実施例と異なるのは第５の実施例では、図４に示したようなデータドライバ５３に基準電圧Ｖ０〜Ｖ７を供給する基準電圧発生回路に関するものである。
【００７９】
第５の実施例に係る多階調液晶表示装置に適用される基準電圧発生回路は、図１４に示すように、８つの基準電圧発生ユニットＶＲＦ１〜ＶＲＦ８を備えている。ユニットＶＲＦ１は、第４の実施例で説明したような電圧発生回路６１及び電圧選択出力回路６２を有しており、ＰＣ信号及びＬＮ信号に応じて基準電圧Ｖ０をドライバ５３に出力する。同様に、ユニットＶＲＦ２〜８は、ＰＣ信号及びＬＮ信号に応じて基準電圧Ｖ１〜Ｖ７をドライバ５３にそれぞれ出力する。電圧発生回路６１の電圧ＶＤＤ±の供給源は、第４の実施例の場合に比べて逆極性となる。これは、液晶表示パネルのコモン電極やゲート電極に供給する電圧とは位相が１８０°異なるためである。
【００８０】
このようにして、本発明の第５の実施例に係る基準電圧発生回路によれば、プリチャージ期間で各ユニットＶＲＦ１〜ＶＲＦ８ からドライバ５３にプリチャージ電圧ＶＰＣが選択供給され、プリチャージ期間以外に各ユニットＶＲＦ１〜ＶＲＦ８ からドライバ５３に基準電圧が選択供給されると、プリチャージ電圧ＶＰＣによって、プリチャージ期間中に基準電圧を目標レベルまで早期に到達させることができる。
【００８１】
これにより、液晶表示に必要な液晶駆動回路を高速充電することができる。また、水平期間を短縮し画素数を増加した場合でも、充電不足やデータの書込み不足を無くすことができ、液晶駆動回路の安定動作期間が長くなり、クロストークを低減することができ、高画質かつ高精細な液晶表示装置の提供に寄与する。
なお、本実施例では第４の実施例の電圧発生回路６１の電圧ＶＤＤ±の供給源を入れ換えることにより、簡単に同一の充電時間が得られる。また、ＰＣ信号の「Ｌ」レベルの期間を調整することによっても、コモン電圧供給回路やゲート電圧発生回路の充電時間と基準電圧発生回路の充電時間とを等しくすることが可能となる。
【００８２】
【発明の効果】
以上説明したように本発明の液晶駆動装置によれば、液晶表示に必要な負荷回路にプリチャージ電圧を印加する電圧出力回路が設けられているため、プリチャージ期間中に負荷回路の駆動電圧を目標レベルまで早期に到達させることができる。
【００８３】
これにより、液晶表示パネル及び液晶駆動回路等の負荷回路を高速充電することができる。また、充電不足やデータの書込み不足が無くなり、液晶駆動回路や液晶表示パネルの安定動作期間が長くなり、クロストークが低減できる。
本発明の液晶表示装置によれば、液晶表示パネルの選択画素に余裕を持って階調電圧を充電することができる。
【００８４】
これにより、水平期間が短く、画素数の多い高画質かつ高精細な液晶ディスプレイ装置の提供に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明に係る液晶駆動装置の原理図（その１）である。
【図２】本発明に係る液晶駆動装置の原理図（その２）である。
【図３】本発明に係る液晶駆動装置及び液晶表示装置の原理図である。
【図４】本発明の各実施例に係る多階調液晶表示装置の構成図である。
【図５】本発明の各実施例に係る液晶表示パネルの電極説明図である。
【図６】本発明の第１の実施例に係るコモン電圧供給回路の構成図である。
【図７】本発明の第１の実施例に係る液晶駆動ユニットの動作波形図である。
【図８】本発明の第２の実施例に係るコモン電圧供給回路の構成図である。
【図９】本発明の第２の実施例に係る液晶駆動ユニットの動作波形図である。
【図１０】本発明の第３の実施例に係るコモン電圧供給回路の構成図である。
【図１１】本発明の第４の実施例に係るゲート電圧発生回路の構成図である。
【図１２】本発明の第４の実施例に係るゲートラインの等価回路図及びタイムチャートである。
【図１３】本発明の第４の実施例に係る電圧発生回路の動作波形図である。
【図１４】本発明の第５の実施例に係る基準圧発生回路の構成図である。
【図１５】従来例に係る液晶表示装置及びコモン電圧供給回路の説明図である。
【図１６】従来例に係る液晶駆動装置の動作波形図である。
【図１７】従来例に係る問題点を説明する液晶駆動装置の動作波形図（その１）である。
【図１８】従来例に係る問題点を説明する液晶駆動装置の動作波形図（その２）である。
【符号の説明】
１１，１２…第１，第２の電圧発生回路、
１３，１６…出力制御回路、
１４，１５…第１，第２の選択回路、
１７〜２０…第１〜第４の出力回路、
４１…コモン電圧供給回路、
１００ …電圧発生回路、
１０１ …液晶表示パネル、
２００ …電圧出力回路、
３００ …液晶駆動ユニット、
ＶＤＤ＋…正電源、
ＶＤＤ−…負電源、
ＶＣＯＭ＋…正のコモン電圧（駆動電圧）、
ＶＣＯＭ−…負のコモン電圧（駆動電圧）、
ＶＨ，ＶＰＣ＋…正のプリチャージ電圧、
ＶＬ，ＶＰＣ−…負のプリチャージ電圧、
ＰＣ…プリチャージ制御信号（第１の制御信号）、
ＬＮ…ライン反転信号（第２の制御信号）。[0001]
[Industrial applications]
The present invention relates to a liquid crystal driving device, a control method therefor, and a liquid crystal display device, and a driving circuit that uses a staircase waveform voltage as a gradation power supply to perform polarity inversion driving every horizontal period, a driving method thereof, and an active matrix type. Related to a liquid crystal display.
[0002]
2. Description of the Related Art In recent years, with the development of high integration and high density technology of a semiconductor integrated circuit (hereinafter referred to as LSI) device, an active matrix type liquid crystal display device (LCD: Liquid Crystal Display) provided with a TFT (Thin Film Transistor) for each pixel has been developed. Being manufactured. LCDs are spreading in a wide range of fields from home TVs to OA equipment. This is because the LCD can easily realize a thinner and lighter weight than the CRT and can obtain display quality not inferior to the CRT. In addition to portable information devices that take advantage of their small size and light weight, LCDs are expected as display devices for multimedia-compatible information devices. In the future, the ability to display more information with richer expressiveness will be required.
[0003]
[Prior art]
As shown in FIG. 15A, a multi-gradation liquid crystal display device that performs polarity inversion driving every one horizontal period includes a liquid crystal driving device 1 and a liquid crystal display panel 2. The display panel 2 has a TFT substrate 2A, a common electrode 2B, a data driver 3, a scan driver 4, and the like. The liquid crystal driving device 1 has a common voltage supply circuit 5 and a power supply circuit (not shown).
[0004]
The common voltage supply circuit 5 switches the common voltage VCOM ± every horizontal period, and supplies it to the common electrode 2B. As shown in FIG. 15B, the circuit 5 has switch elements SW1, SW2, an output buffer BF, and an inverter INV.
As shown in FIG. 16, the circuit 5 turns on SW1 and turns off SW2 during a horizontal period for displaying one line, for example, a line inversion signal LN = “H” level. As a result, the common voltage VCOM + is supplied from the output buffer BF to the common electrode 2B of the liquid crystal display panel 2.
[0005]
At this time, when VCOM + reaches a common voltage stabilization period within one horizontal period, the output signal VS of the scan driver 4 becomes “H” level, and, for example, four gradation voltages obtained by combining the reference voltages V0 to V7 are: The data is applied from the data driver 3 to the TFT substrate 2B of the liquid crystal display panel 2.
Here, the common voltage stabilization period is a period obtained by subtracting an unstable period (transition period) from one horizontal period, and indicates, for example, a range in which four grayscale voltages for a selected pixel are valid. The transition period is a period from the time when the line inversion signal LN rises to the time when the common voltage VCOM reaches a steady state.
[0006]
In FIG. 15B, when the line inversion signal LN goes to the “L” level to perform the polarity inversion drive, SW1 is turned off and SW2 is turned on. As a result, the common voltage VCOM- is supplied from the output buffer BF to the common electrode 2B of the liquid crystal display panel 2. The use of such alternating drive is to prevent deterioration and flicker of the liquid crystal itself.
[0007]
Further, when the TFT of the bus line selected by the scan driver 4 is turned on, the video signal voltage is written from the data driver 3 to each pixel electrode, and then the pixel electrode of the bus line is selected until the TFT of the bus line is selected. The charge is held in the distribution capacitance. In this state, the information is maintained, the tilt of the liquid crystal is determined correspondingly, the amount of transmitted light is controlled, and gradation display is performed.
[0008]
[Problems to be solved by the invention]
By the way, according to the conventional common voltage supply circuit 5, the switch element SW1 is turned on in synchronization with the rise of the line inversion signal LN, and the switch element SW2 is turned on in synchronization with the fall of the line inversion signal LN. In the method of controlling the switches SW1 and SW2 based on the signal LN, the transition period until VCOM + reaches the common voltage stabilization period on the positive side and the transition period until VCOM− reaches the common voltage stabilization period on the negative side have a transition period. It becomes longer and hinders early writing of information.
[0009]
This is because the potential held in the selected pixel is based on the common electrode voltage, and the common electrode capacitance and the common electrode resistance, and furthermore, the time constant for the resistance of the common electrode input terminal portion and the like are subject to the following. This is because the charging of the common voltage requires a certain period of time (transient period) or more, and the scan driver 4 cannot be quickly turned ON. The common electrode capacitance is generated between the TFT substrate 2A and the common electrode 2B.
[0010]
In general, when higher definition of a liquid crystal display device is required with an increase in the amount of information, this is dealt with by a method of shortening one horizontal period or increasing the number of pixels. To this end, it is necessary to stabilize the common electrode voltage at an early stage while the electrode capacitance increases.
However, in the grayscale control method using the distributed capacitance, as shown in FIG. 17, when one horizontal period is shortened to increase the definition of the liquid crystal display panel 2, the common voltage stable period is shortened. For example, it becomes difficult to charge the selected pixel with four gradation voltages. In order to avoid this, a method of shortening the pulse width per step of the reference voltages V0 to V7 is adopted, but there is a problem that insufficient charging of the gradation voltage occurs.
[0011]
Even in the case of multi-gradation display without using the distributed capacitance method, as shown in FIG. 18, as the one horizontal period becomes shorter, the same problem as the former gradation control method is encountered.
In addition, as the demand for higher definition and larger size of the liquid crystal display device increases with the increase in the amount of information, the resistance and capacitance of the gate electrode as well as the common electrode further increase.
[0012]
The present invention has been made in view of the problems of the conventional example, and prevents a shortage of charge in a circuit necessary for a liquid crystal display, allows a drive voltage to reach a target level during a precharge period, and provides a stable operation period. It is an object of the present invention to provide a liquid crystal driving device, a control method thereof, and a liquid crystal display device capable of increasing the length of the liquid crystal display device.
[0013]
[Means for Solving the Problems]
As shown in FIG. 1A, a liquid crystal driving device according to the present invention has a voltage generating circuit 100 for generating a driving voltage necessary for a liquid crystal display and a precharge voltage obtained by adding an auxiliary voltage to the driving voltage. When,
From the voltage generating circuit from the voltage generating circuit 100 A precharge voltage is output during a precharge period corresponding to a first control signal having one horizontal period required for liquid crystal display as one cycle, and then a drive voltage from the voltage generation circuit is supplied to the first control signal. A voltage output circuit for outputting a signal and a second control signal having a half period of one horizontal period necessary for liquid crystal display as a half cycle, and controlling the length and precharge voltage of the precharge period to control one horizontal period. Adjust the time period It is characterized by.
[0014]
As shown in FIG. 2A, the first device of the present invention preferably processes a positive power supply voltage to generate a positive drive voltage required for a liquid crystal display, and rises more rapidly than the drive voltage. A first control signal having a positive precharge voltage of one horizontal period B required for liquid crystal display as one cycle Precharge period according to A first voltage generating circuit 11 that superimposes the driving voltage on the basis of a negative power supply voltage to generate a negative driving voltage necessary for the liquid crystal display, and a negative voltage that falls more rapidly than the driving voltage. Precharge voltage The precharge period A second voltage generating circuit 12 that superimposes the driving voltage on the basis of the positive driving voltage superimposed on the positive precharging voltage from the first voltage generating circuit and the negative precharging voltage An output control circuit 13 that alternately outputs the negative drive voltage based on a second control signal having the one horizontal period B as a half cycle, Adjusting one horizontal period by controlling the length of the precharge period and the precharge voltage It is characterized by.
[0015]
In the second device of the present invention, as shown in FIG. 2B, preferably, the voltage output circuit 200 selects a positive drive voltage and a positive precharge voltage based on the first control signal. A first selection circuit 14 for combining and outputting the first driving signal and a negative precharge voltage based on the first control signal; The positive precharge voltage and the positive drive voltage synthesized and output from the selection circuit 14 and the negative precharge voltage and the positive drive voltage synthesized and output from the first selection circuit 15 are controlled by the second control. And an output control circuit 16 for alternately outputting the signals based on the signals.
[0016]
In the third device of the present invention, as shown in FIG. 3A, preferably, the voltage output circuit 200 outputs a positive drive voltage based on the signal logic of the first control signal and the second control signal. A first output circuit 17 for permitting the output of the first control signal, a second output circuit 18 for permitting the output of the negative drive voltage based on the signal logic of the first control signal and the second control signal, A third output circuit 19 that permits output of a positive precharge voltage based on the signal logic of the control signal and the second control signal; and a negative output based on the signal logic of the first control signal and the second control signal. And a fourth output circuit 20 for permitting output of the precharge voltage.
[0017]
In the first to third devices of the present invention, the voltage generation circuit 100 processes a positive or negative power supply voltage to generate a positive or negative common voltage VCOM necessary for a common electrode of an active matrix type liquid crystal display panel. And a positive or negative precharge voltage VPC ± obtained by adding an auxiliary voltage to the common voltage VCOM ±.
In the first to third devices of the present invention, the voltage generating circuit 100 processes a positive or negative power supply voltage to generate a positive or positive drive voltage necessary for a gate electrode of an active matrix type liquid crystal display panel. And a positive or negative precharge voltage obtained by adding an auxiliary voltage to the driving voltage.
[0018]
In the first to third devices of the present invention, the voltage generation circuit 100 processes a positive or negative power supply voltage to generate a positive or negative reference voltage necessary for the liquid crystal driving circuit, and an auxiliary voltage as the reference voltage. To generate a positive or negative precharge voltage to which the positive and negative voltages are added.
According to the control method of the liquid crystal driving device of the present invention, a driving voltage necessary for a liquid crystal display and a precharge voltage obtained by adding an auxiliary voltage to the driving voltage are generated in advance, and the driving voltage required for the liquid crystal display is generated. Adjust for each load circuit During precharge period A of one horizontal period B Adjust for each load circuit required for LCD display The precharge voltage is selected, and the drive voltage is selected in the remaining period excluding the precharge period A from the one horizontal period B, and the sequentially selected voltage is supplied to a load circuit necessary for a liquid crystal display. It is characterized by the following.
[0019]
In the control method of the present invention, preferably, the load circuit necessary for the liquid crystal display includes an active matrix type liquid crystal display panel, and the liquid crystal display panel performs a polarity inversion drive every horizontal period B for displaying one line. Is performed.
[0020]
In the control method of the present invention, the drive voltage and the precharge voltage are generated by dividing the power supply voltage by resistance, and a generated voltage value is adjusted by changing a resistance value used for the resistance division. I do.
The liquid crystal display device of the present invention outputs a stepped waveform voltage obtained by sampling a reference voltage as shown in FIG. 3B, and performs a multi-grayscale control. A liquid crystal display panel for holding one step voltage in a distributed capacitance is provided, and the liquid crystal driving unit has any one of the liquid crystal driving devices of the present invention, thereby achieving the above object.
[0021]
[Operation]
According to the liquid crystal driving device of the present invention, the precharge voltage is applied from the voltage output circuit 200 to the load circuit 101 during the precharge period according to the first and second control signals. 101 can reach the target voltage early.
[0022]
As a result, the load circuit 101 required for the liquid crystal display, for example, the liquid crystal drive circuit and the gate electrode of the liquid crystal display panel can be charged at high speed. In addition, even when the horizontal period is shortened and the number of pixels is increased, insufficient charging and insufficient data writing can be eliminated, and the stable operation period of the liquid crystal driving circuit and the liquid crystal display panel becomes longer, thereby reducing crosstalk. This contributes to providing a high-definition and high-definition liquid crystal display device.
[0023]
The precharge period can be easily set by adjusting the pulse width of the first control signal according to the load circuit 101. Thus, the precharge voltage can be arbitrarily set in accordance with the load circuit 101.
Further, according to the first device of the present invention, the positive drive voltage superimposed on the positive precharge voltage and the negative drive voltage superimposed on the negative precharge voltage are alternately switched to the second control signal. Is supplied from the output control circuit 13 to the load circuit 101 on the basis of the following formula, so that the drive voltage of the load circuit reaches the target level early during the precharge period during the common non-inverting drive by the positive precharge voltage. With the negative precharge voltage, the drive voltage of the load circuit can reach the target level early during the precharge period during the common inversion drive.
[0024]
According to the second device of the present invention, the voltage obtained by combining the positive precharge voltage and the positive drive voltage and the voltage obtained by combining the negative precharge voltage and the negative drive voltage are based on the second control signal. The output voltage is supplied alternately from the output control circuit 16 to the load circuit 101, so that the drive voltage of the load circuit is quickly increased to the target level during the precharge period by the positive or negative precharge voltage as in the first device. Can be reached.
[0025]
According to the third device of the present invention, the positive precharge voltage is applied from the first to fourth output circuits 17 to 20 to the load circuit 101 based on the signal logic of the first control signal and the second control signal. , A positive drive voltage, a negative precharge voltage, and a negative drive voltage are sequentially supplied, so that the positive or negative precharge voltage causes a load during the precharge period, as in the first and second devices. The drive voltage of the circuit can reach the target level early.
[0026]
According to the liquid crystal display device of the present invention, since any one of the first to third devices is included in the liquid crystal driving unit 300, the gradation voltage is charged with a margin for the selected pixel of the liquid crystal display panel 101. be able to.
This contributes to the provision of a high-quality and high-definition liquid crystal display device in which insufficient charging of the gradation voltage is eliminated.
[0027]
【Example】
Next, embodiments of the present invention will be described with reference to the drawings. 4 to 14 are diagrams illustrating a liquid crystal driving device, a control method thereof, and a liquid crystal display device according to an embodiment of the present invention.
(1) Description of the first embodiment
FIG. 4 is a configuration diagram of a multi-tone liquid crystal display device according to each embodiment of the present invention, and FIG. 5 is an explanatory diagram of electrodes of the liquid crystal display panel. FIG. 6 shows a configuration diagram of a common voltage supply circuit according to the first embodiment.
[0028]
As shown in FIG. 4, an active matrix type liquid crystal display device that performs 32 gradation display based on eight kinds of reference voltages V0 to V7 includes a liquid crystal drive unit 300 and a liquid crystal display panel 101.
The liquid crystal drive unit 300 outputs a stepped waveform voltage obtained by sampling eight kinds of reference voltages V0 to V7, and controls the liquid crystal display panel 101 to 32 gradations. The unit 100 includes a power supply circuit 40, a common voltage supply circuit 41, and a data generation & control circuit 42. The power supply circuit 40 generates eight kinds of reference voltages V0 to V7, a positive power supply +, and a negative power supply-.
[0029]
The common voltage supply circuit 41 receives a positive power supply + and a negative power supply-and generates a common voltage VCOM based on a precharge control signal (hereinafter, referred to as a PC signal) and a line inversion signal (hereinafter, referred to as an LN signal). . In the first embodiment, the common voltage supply circuit 41 employs the first liquid crystal driving device of the present invention. This circuit configuration will be described in detail with reference to FIG.
[0030]
The data generation & control circuit 42 generates video data (RDATA, GDATA, BDATA) DOUT for color display based on the horizontal synchronizing signal (hereinafter, referred to as HS signal) and the video signal SIN, and a data capture start signal (hereinafter, SPD signal and SPS signal). ), A shift clock signal (hereinafter referred to as CLKD signal and CLKS signal), and a line inversion signal (hereinafter referred to as LN signal and LP signal).
[0031]
The liquid crystal display panel 101 holds any one of the stepped waveform voltages in the distributed capacitance. The panel 101 has a TFT substrate 51, a common electrode 52, a data driver 53, and a scan driver 54. As shown in FIG. 5, a scan bus line (scan electrode) SBL and a data bus line (signal electrode) DBL are provided in a matrix on the TFT substrate 51, and a switching element (TFT) is connected to an intersection thereof. A pixel electrode is connected to the TFT.
[0032]
The common electrode 52 is provided in a lower layer on the TFT substrate 51, and liquid crystal is sealed between the substrate 51 and the electrode 52. The common voltage VCOM is supplied to the electrode 52.
The data driver 53 receives the reference voltages V0 to V7, the CLKD signal, the SPD signal, the LP signal, and the video data DOUT, and writes information to the TFT connected to the data bus line DBL. In addition, this information is suppressed by the driver 53 so that the amplitude range of the gradation voltage is within 5V. The driving power supply VCC of the driver 53 is a single -5V. The scan driver 54 receives the CLKS signal and the SPS signal, and selects a TFT connected to the scan bus line SBL.
[0033]
Next, the internal configuration of the common voltage supply circuit 41 will be described. For example, the circuit 41 includes a positive voltage generation circuit 21, a negative voltage generation circuit 22, and a voltage selection circuit 23, as shown in FIG.
The positive voltage generation circuit 21 is an example of the first voltage generation circuit 11, and includes a switch element SW1, resistors R1 to R3, and an output buffer BF1. The switch element SW1 performs an ON / OFF operation based on a PC signal (an overline is omitted). The resistors R2 and R3 are connected in series, and generate a positive common voltage VCOM + by dividing the positive power supply VDD + by resistance. One end of the resistor R1 is connected to SW1, and is connected to one end of R3 by SW1 = ON operation. As a result, a positive precharge voltage (hereinafter referred to as an overshoot voltage) VH that rises more rapidly than the positive common voltage VCOM + by dividing the positive power supply VDD + by resistance is output. The output buffer BF1 amplifies and outputs the common voltage VCOM + and the overshoot voltage VH.
[0034]
The negative voltage generation circuit 22 is an example of the second voltage generation circuit 12, and includes a switch element SW2, resistors R4 to R6, and an output buffer BF2. The switch element SW2 performs an ON / OFF operation based on the inverted PC signal (bar). The resistors R6 and R5 are connected in series, and generate a negative common voltage VCOM- by dividing the negative power supply VDD- by resistance. One end of the resistor R4 is connected to SW2, and is connected to one end of R6 by SW2 = ON operation. As a result, the negative power supply VDD- is resistance-divided, and a negative precharge voltage (hereinafter, referred to as an overshoot voltage) VL that falls more rapidly than the negative common voltage VCOM- is output. The output buffer BF2 amplifies and outputs the common voltage VCOM- and the overshoot voltage VL.
[0035]
The overshoot voltage VH sets the generated voltage value by changing the resistance values of R1 to R3, and the voltage VL sets the generated voltage value by changing the resistance values of R4 to R6.
The voltage output circuit 23 is an example of the output control circuit 13 and includes switch elements SW3, SW4, an inverter INV, and an output buffer BF3. The switch element SW3 performs an ON / OFF operation based on the non-inverted LN signal. The switch element SW4 performs an ON / OFF operation based on the inverted LN signal. The inverter INV inverts the LN signal. The output buffer BF3 amplifies either the overshoot voltage VH superimposed on the common voltage VCOM + or the overshoot voltage VL superimposed on the common voltage VCOM−.
[0036]
The function of the voltage output circuit 23 is to selectively output either the overshoot voltage VH superimposed on the common voltage VCOM + or the overshoot voltage VL superimposed on the common voltage VCOM− based on the LN signal.
Next, the operation of the liquid crystal display device will be described. FIG. 7 shows an operation timing chart of the liquid crystal drive unit according to the first embodiment of the present invention. In FIG. 7, when the PC signal is supplied to the positive voltage generation circuit 21 in synchronization with the rising of the HS signal during the precharge period during the common non-inverting drive of the liquid crystal display panel 101, the generation circuit 21 When the switch element SW1 is momentarily turned ON based on the signal PC, the positive power supply VDD + is resistance-divided by the resistors R1 and R3, and a positive overshoot voltage VH is generated.
[0037]
This voltage VH is a voltage having a large peak value that rises more rapidly than the positive common voltage VCOM +. At the same time, in the positive voltage generating circuit 21, the positive power supply VDD + is resistance-divided by the resistors R2 and R3, and a positive common voltage VCOM + is generated from the positive power supply VDD +.
The overshoot voltage VH is superimposed on the common voltage VCOM +, and this superimposed voltage is selected by the voltage output circuit 23 in synchronization with the rise of the LN signal, and is supplied to the common electrode 52 of the liquid crystal display panel 101.
[0038]
When the PC signal is supplied to the negative voltage generation circuit 22 in synchronization with the rising of the HS signal during the precharge period during the common inversion drive, the circuit element 22 switches the switch element SW2 based on the control signal PC. By turning ON momentarily, the negative power supply VDD- is divided by the resistors R4 and R6, and a negative overshoot voltage VL is generated.
[0039]
This voltage VL is a voltage having a large peak value that has fallen more rapidly than the negative common voltage VCOM-. At the same time, in the negative voltage generating circuit 22, the negative power supply VDD- is resistance-divided by the resistors R6 and R5, and a negative common voltage VCOM- is generated from the negative power supply VDD-.
The overshoot voltage VL is superimposed on the common voltage VCOM-, and the superimposed voltage is selected by the voltage output circuit 23 in synchronization with the rise of the LN signal, and is supplied to the common electrode 52 of the liquid crystal display panel 101.
[0040]
As a result, polarity inversion driving for inverting the voltage applied to the common electrode of the liquid crystal display panel 101 every horizontal period is performed. For example, a step-like waveform voltage obtained by sampling the reference voltages V0 to Vn, and common voltages VCOM + and VCOM− having a long common voltage stabilization period are output from the liquid crystal driving unit 300 to the liquid crystal display panel 101 and selected by the scan driver 54. When the TFT of the scan line SBL is turned on, the four gradation voltages applied to the data bus line DBL from the data driver 53 are held in the distribution capacitance of the liquid crystal display panel 101.
[0041]
When the output of the driver 54 is in the ON state, the output of the driver 53 is applied to the pixel electrode, and as shown in FIG. , The pixel electrode potential is held in the distribution capacitor, and the information is kept held until the output of the driver 54 is turned off.
[0042]
As a result, information is written to each pixel electrode, and this gradation voltage is held until the next row is selected. By maintaining the charge at this time in the distribution capacitor, information is maintained, the inclination of the liquid crystal is determined in accordance with this information, the amount of transmitted light is controlled, and color gradation display is performed.
Thus, according to the multi-tone liquid crystal driving device according to the first embodiment of the present invention, the common voltage supply circuit 41 having the voltage output circuit 23 as shown in FIG. During the precharge period of one horizontal period, the overshoot voltage VH superimposed on the common voltage VCOM + or the overshoot voltage VL superimposed on the common voltage VCOM− based on the LN signal is applied from the voltage output circuit 23 to the common electrode 52. Since the output voltage is alternately output, the common voltage VCOM + reaches the target level early during the positive-side precharge period by the steeply rising overshoot voltage VH or the steeply falling overshoot voltage VL. During the precharge period, the common voltage VCOM- can reach the target level early. You.
[0043]
As a result, the transition period until VCOM + reaches the common voltage stabilization period and the transition period until VCOM− reaches the common voltage stabilization period are extremely short, and the positive or negative common voltage The period can be lengthened, and information can be written to the distribution capacitor at an early stage. It is not necessary to shorten the pulse width per step of the reference voltages V0 to V7 as in the conventional example.
[0044]
In addition, since high-speed charging that allows the common electrode 52 to quickly reach the positive or negative stable state can be performed, the gray scale voltage can be charged to the selected pixel of the liquid crystal display panel 101 with a margin.
As a result, even when the horizontal period is shortened and the number of pixels is increased, the polarity inversion drive of the active matrix type liquid crystal display panel 101 can be performed with high accuracy, and a high voltage that eliminates insufficient charging of the gradation voltage can be eliminated. It contributes to providing high quality and high definition liquid crystal display devices. It is also effective for a liquid crystal display device that does not use the distributed capacitance method.
[0045]
(2) Description of the second embodiment
FIG. 8 shows a configuration diagram of a common voltage supply circuit according to the second embodiment of the present invention. The second embodiment differs from the first embodiment in that the positive precharge voltage VPC + and the common voltage VCOM + are switched and output, the negative precharge voltage VPC− and the common electrode voltage VCOM−. And an output which is selectively output alternately by an LN signal.
[0046]
That is, the common voltage supply circuit applied to the multi-tone liquid crystal display device according to the second embodiment includes a positive voltage selection circuit 24, a negative voltage selection circuit 25, and a voltage output circuit 26, as shown in FIG. ing.
The positive voltage selection circuit 24 is an example of the first selection circuit 14, and includes switch elements SW1, SW2, an output buffer BF1, and an inverter INV1. The switch element SW1 performs an ON / OFF operation based on the non-inverted PC signal. The switch element SW2 performs an ON / OFF operation based on the inverted PC signal. The output buffer BF1 amplifies the positive common voltage VCOM + whose output is permitted by the switch element SW1 or the precharge voltage VPC + whose output is permitted by the switch element SW2. The precharge voltage VPC + is a voltage that rises more rapidly than the common voltage VCOM +. The inverter INV1 inverts the PC signal.
[0047]
The negative voltage selection circuit 25 is an example of the second selection circuit 15, and has switch elements SW3 and SW4 and an output buffer BF2. The switch element SW3 performs an ON / OFF operation based on the non-inverted PC signal. The switch element SW4 performs ON / OFF operation based on the inverted PC signal. The output buffer BF2 amplifies the negative common voltage VCOM- whose output is permitted by the switch element SW3 or the precharge voltage VPC- whose output is permitted by the switch element SW4. The precharge voltage VPC- is a voltage that falls more rapidly than the common voltage VCOM-.
[0048]
The voltage output circuit 26 is an example of the output control circuit 16, and includes switch elements SW5, SW6, an output buffer BF3, and an inverter INV2. The switch element SW5 performs an ON / OFF operation based on the non-inverted LN signal. The switch element SW6 performs an ON / OFF operation based on the inverted LN signal. The output buffer BF3 amplifies either the precharge voltage VPC + and the common voltage VCOM + sequentially output from the selection circuit 24, or the precharge voltage VPC− and the common voltage VCOM− sequentially output from the selection circuit 25. The inverter INV2 inverts the LN signal.
[0049]
In the second embodiment of the present invention, the power supply circuit 40 as shown in FIG. 4 generates a positive common voltage VCOM + and a precharge voltage VPC + obtained by processing a positive power supply + in addition to eight types of reference voltages V0 to V7. Then, a negative common voltage VCOM- and a precharge voltage VPC- obtained by processing the voltage of the negative power supply-are generated.
Next, the operation of the liquid crystal drive unit incorporating the common voltage supply circuit will be described. FIG. 9 shows an operation waveform diagram of the liquid crystal drive unit according to the second embodiment of the present invention. In FIG. 9, in the positive precharge period in which the PC signal is at the “L” level in the horizontal period during the common non-inverting drive of the liquid crystal display panel 101, the switch element SW 2 is momentarily turned on in the positive voltage selection circuit 24. By operating, the positive precharge voltage VPC + is selected. Further, during the period of PC = “H” level, the positive common voltage VCOM + is selected by continuing the ON operation of the switch element SW1. This voltage VPC + is an overshoot voltage having a large peak value that rises more rapidly than the positive common voltage VCOM +.
[0050]
Further, the voltage VPC + is superimposed on the common voltage VCOM +, and the superimposed voltage is selected by the voltage output circuit 26 in synchronization with the rise of the LN signal, and is supplied to the liquid crystal display panel 101.
Further, in the negative precharge period in which the PC signal is at the “L” level in the horizontal period during the common inversion driving, the switch element SW4 is momentarily turned on in the negative voltage selection circuit 25, so that the negative precharge is performed. Charge voltage VPC- is selected. Thus, during the period of PC = “H” level, the switch element SW3 continues the ON operation, so that the negative common voltage VCOM− is selected. This voltage VPC- is an overshoot voltage having a large peak value that has fallen more rapidly than the negative common voltage VCOM-. The voltage VPC + is superimposed on the common voltage VCOM +, and this superimposed voltage is selected by the output control circuit 16 in synchronization with the rise of the LN signal, and is supplied to the liquid crystal display panel 101.
[0051]
Thus, according to the multi-tone liquid crystal driving device according to the second embodiment of the present invention, the common voltage supply circuit 41 having the voltage output circuit 26 as shown in FIG. Similarly to the embodiment, during the horizontal period, the precharge voltage VPC + superimposed on the common voltage VCOM + or the precharge voltage VPC- superimposed on the common voltage VCOM− is alternately output from the voltage output circuit 26 to the common electrode based on the LN signal. 52, the common voltage VCOM + is made to reach the target level early during the positive-side precharge period, and the common voltage VCOM− is made negative during the negative-side precharge period. Can reach the target level early.
[0052]
Thus, high-speed charging can be performed to quickly bring the common electrode of the liquid crystal display panel 101 to a stable state on the positive or negative side. Further, the transition periods of VCOM + and VCOM− are shortened as compared with the conventional example, and the positive and negative common voltage stabilization periods can be extended.
This contributes to shortening the horizontal period and providing a high-quality and high-definition liquid crystal display device in which insufficient charging of the gray scale voltage is eliminated even when the number of pixels is increased.
[0053]
(3) Description of the third embodiment
FIG. 10 shows a configuration diagram of a common voltage supply circuit according to the third embodiment of the present invention. The difference from the first and second embodiments is that in the third embodiment, either one of the positive or negative precharge voltage VPC ± or the common electrode voltage VCOM ± is controlled by a switch which decodes the LN signal and the PC signal. The signals are selectively output by the signals S1 to S4.
[0054]
That is, as shown in FIG. 10, the common voltage supply circuit applied to the multi-tone liquid crystal display device according to the third embodiment includes four output control circuits 27 to 30, two inverters INV1 and INV2, and an output buffer. 31 are provided. The output control circuit 27 is an example of the first output circuit 17, and includes a two-input AND circuit 27A and a switch element SW1. The two-input AND circuit 27A decodes the LN signal and the PC signal to generate a switch control signal S1, and outputs it to the switch element SW1. SW1 performs an ON / OFF operation based on the signal S1, and outputs or cuts off (enables control) the positive common voltage VCOM +.
[0055]
The output control circuit 28 is an example of the second output circuit 18, and includes a two-input AND circuit 28A and a switch element SW2. The two-input AND circuit 28A decodes the LN signal and the PC signal to generate a switch control signal S2, and outputs it to the switch element SW2. SW2 performs ON / OFF operation based on the signal S2, and outputs or cuts off the negative common voltage VCOM-.
[0056]
The output control circuit 29 is an example of the third output circuit 19, and includes a two-input AND circuit 29A and a switch element SW3. The two-input AND circuit 29A decodes the LN signal and the PC signal to generate a switch control signal S3, and outputs it to the switch element SW3. SW3 performs an ON / OFF operation based on the signal S1, and outputs or cuts off a positive precharge voltage VPC + that rises more rapidly than the positive common voltage VCOM +.
[0057]
The output control circuit 30 is an example of the fourth output circuit 20, and includes a two-input AND circuit 30A and a switch element SW4. The two-input AND circuit 30A decodes the LN signal and the PC signal to generate a switch control signal S4, and outputs it to the switch element SW4. SW4 performs an ON / OFF operation based on the signal S4, and outputs or cuts off a negative precharge voltage VPC- that falls more rapidly than the negative common voltage VCOM-. The inverter INV1 inverts the LN signal, and the inverter INV2 inverts the PC signal. The output buffer 31 amplifies the precharge voltage VPC + superimposed on the common voltage VCOM + or the precharge voltage VPC- superimposed on the common voltage VCOM−.
[0058]
Next, the operation of the liquid crystal drive unit of this embodiment will be described. For example, referring to the operation waveform diagram used in the second embodiment, in FIG. 9, in the horizontal period during the common non-inverting drive, the PC signal is at the “L” level and the LN signal is at the “H” level. During the positive-side precharge period, the signal S3 = "H" level is generated from the AND circuit 29A as shown in FIG. 10, and the switch SW3 is momentarily turned ON. The other switches SW1, SW2, and SW4 are in the OFF operation.
[0059]
As a result, during the precharge period, the output control circuit 29 supplies the liquid crystal display panel 101 with the positive precharge voltage VPC + that rises more rapidly than the positive common voltage VCOM +. In the horizontal period excluding this period, the signal PC is at the “H” level, so that the signal S1 = “H” level is generated from the AND circuit 27A, and the switch SW1 is continuously turned ON. The other switches SW2 to SW4 are in the OFF operation, and the output control circuit 27 supplies the liquid crystal display panel 101 with the positive common voltage VCOM + continuously to the voltage VPC +.
[0060]
During the negative precharge period in which the PC signal is at the “L” level and the LN signal is at the “L” level in the horizontal period during the common inversion drive, the signal S4 = “H” level from the AND circuit 30A is changed. Then, the switch SW4 is momentarily turned ON. The other switches SW1 to SW3 are in the OFF operation. During this precharge period, the output control circuit 30 supplies the liquid crystal display panel 101 with a negative precharge voltage VPC- that falls sharply below the negative common voltage VCOM-.
[0061]
In the horizontal period excluding this period, the signal PC becomes the “H” level, so that the signal S2 = “H” level is generated from the AND circuit 28A, and the switch SW2 is continuously turned ON. The other switches SW1, SW3, and SW4 are in the OFF operation, and the output control circuit 28 supplies the liquid crystal display panel 101 with the negative common voltage VCOM- continuously from the voltage VPC-.
[0062]
Thus, according to the multi-tone liquid crystal driving device according to the third embodiment of the present invention, a common voltage supply circuit having four output control circuits 27 to 30 and an output buffer 31 as shown in FIG. 41, the precharge voltage VPC + superimposed on the common voltage VCOM + or the precharge voltage VPC- superimposed on the common voltage VCOM- based on the LN signal is alternately provided during the horizontal period, similarly to the second embodiment. Is switched from the output buffer 31 to the common electrode 52, so that the common voltage VCOM + reaches the target level early during the positive precharge period by the precharge voltage VPC ±, and the negative precharge During the period, the common voltage VCOM- can reach the target level early.
[0063]
Thus, high-speed charging can be performed to quickly bring the common electrode of the liquid crystal display panel 101 to a stable state on the positive or negative side. Further, the number of output buffers can be reduced as compared with the second embodiment, so that low power consumption, integration and cost reduction can be achieved. This is because the occupied area of the AND circuits 27A to 30A can be smaller than the chip occupied area of the output buffer.
[0064]
This provides a high-quality and high-definition liquid crystal display device in which the horizontal period is shortened as in the first and second embodiments, and even when the number of pixels is increased, insufficient charging of the gradation voltage is eliminated. To contribute.
(4) Description of the fourth embodiment
FIG. 11 shows a configuration diagram of a gate voltage generation circuit according to the fourth embodiment of the present invention. The fourth embodiment differs from the first embodiment in a voltage generation circuit for supplying a gate control voltage to a thin film transistor (hereinafter, referred to as a TFT) of a liquid crystal display panel.
[0065]
The gate voltage generation circuit applied to the multi-tone liquid crystal display device according to the fourth embodiment includes a voltage generation circuit 61 and a voltage selection output circuit 62 as shown in FIG. The voltage generation circuit 61 is an example of the voltage generation circuit 100, and includes a positive or negative gate control voltage VG ± required for a liquid crystal display and a positive or negative precharge voltage VPC ± obtained by adding an auxiliary voltage Vα ± to the voltage VG ±. Is a circuit that generates In this embodiment, the voltage Vα is about 0.3 to 0.5 V when the voltage VG is 3 to 5 V.
[0066]
The voltage generation circuit 61 includes five resistors R1 to R5. The resistors R1 to R5 are connected in series, one end of the resistor R1 is connected to a supply source of the voltage VDD +, and one end of the resistor R5 is connected to a supply source of the voltage VDD−. VPC + is led from the connection point of the resistors R1 and R2 to the switch element SW1, VG + is led from the connection point of the resistors R2 and R3 to the switch element SW2, and VG- is led from the connection point of the resistors R3 and R4 to the switch element SW4. That is, VPC- is led to the switch element SW3 from the connection point between the resistors R4 and R5.
[0067]
The voltage selection output circuit 62 is an example of the voltage output circuit 200. The voltage selection output circuit 62 selectively outputs the positive or negative precharge voltage VPC ± from the voltage generation circuit 61 during a precharge period of one horizontal period necessary for liquid crystal display. This is a circuit for selectively outputting the positive or negative gate control voltage VG ± during the remaining period of one horizontal period excluding the charging period B. The voltage selection output circuit 62 includes two inverters INV1 and INV2, four two-input AND circuits A1 to A4, four switch elements SW1 to SW4, and an output buffer BF.
[0068]
The inverter INV1 inverts the non-inverted PC signal and outputs the inverted PC signal to the AND circuits A1 and A3. The inverter INV2 inverts the non-inverted LN signal and outputs the inverted LN signal to the AND circuits A1 and A2. The AND circuit A1 outputs a switch control signal S1 to the switch element SW1 according to the logic of the inverted PC signal and the inverted LN signal. The AND circuit A2 outputs a switch control signal S2 to the switch element SW2 according to the logic of the non-inverted PC signal and the inverted LN signal. The AND circuit A3 outputs the switch control signal S3 to the switch element SW3 according to the logic of the inverted PC signal and the non-inverted LN signal. The AND circuit A4 outputs a switch control signal S4 to the switch element SW4 according to the logic of the non-inverted PC signal and the non-inverted LN signal.
[0069]
SW1 outputs precharge voltage VPC + to output buffer BF in response to signal S1. SW2 outputs the gate control voltage VG + to the output buffer BF according to the signal S2. SW3 outputs the precharge voltage VPC- to the output buffer BF according to the signal S3. SW4 outputs the gate control voltage VG- to the output buffer BF according to the signal S4. The output buffer BF applies the above four voltages VPC ± and VG ± to the TFT 63 during the horizontal period.
[0070]
FIG. 12A is an equivalent circuit diagram of a gate line connected to a TFT of the liquid crystal display panel, and FIG. 12B is a waveform diagram of the gate line.
As shown in FIG. 12A, an equivalent circuit of a gate line of a liquid crystal display panel is represented by a resistance R of the gate line and an auxiliary capacitance C existing on the line. It takes a certain time to charge the gate of the TFT 63 depending on the time constant of RC. However, in this embodiment, the delay of the rise of the drive voltage of the gate line is improved by the precharge voltage VPC as shown in FIG. In FIG. 12B, A indicates a precharge period, and B indicates one horizontal period of a horizontal synchronization signal (hereinafter, referred to as an HS signal).
[0071]
For example, the output voltage waveform from the output buffer BF during the common non-inverting drive includes a precharge voltage VPC + selectively output during the precharge period A and a gate selectively output during the remaining period of the horizontal period B other than the period A. It is composed of a control voltage VG +. This precharge voltage VPC + hastens the rise of the drive voltage of the gate line, and as a result, the voltage waveform X of the gate line according to the present invention has a gate control voltage VG + applied to the load circuit from the beginning throughout the horizontal period. This is improved compared to the waveform Y.
[0072]
Next, the operation of the liquid crystal display device will be described. FIG. 13 shows an operation timing chart of the gate voltage generation circuit according to the fourth embodiment of the present invention. In FIG. 13, in a precharge period A at the time of common non-inversion driving, a PC signal and an LN signal which become “L” level in synchronization with the rising of the HS signal are supplied to the voltage selection output circuit 62. When the switch element SW1 is momentarily turned on in response to the PC signal and the LN signal, the precharge voltage VPC + is selected and applied to the gate line of the liquid crystal display panel via the output buffer BF. The other switch elements SW2 to SW4 are OFF.
[0073]
In the remaining period of the horizontal period B excluding the precharge period A, the PC signal that goes to the “H” level and the LN signal that keeps the “L” level are applied to the voltage selection output circuit 62, and as a result, In the circuit 62, the gate control voltage VG + is selected by turning on the switch element SW2 in response to the PC signal and the LN signal, and is applied to the gate line of the liquid crystal display panel via the output buffer BF. The other switch elements SW1, SW3, SW4 are operating OFF.
[0074]
Further, in the precharge period A at the time of the common inversion drive, the PC signal which becomes “L” level and the LN signal which becomes “H” level in synchronization with the rise of the HS signal are supplied to the voltage selection output circuit 62, In this case, the switch element SW3 is momentarily turned on in response to the PC signal and the LN signal, whereby the precharge voltage VPC- is selected and applied to the gate line of the liquid crystal display panel via the output buffer BF. The other switch elements SW1, SW2, and SW4 are OFF.
[0075]
In the remaining period of the horizontal period B excluding the precharge period A, the PC signal that goes to the “H” level and the LN signal that continues to be at the “H” level are applied to the voltage selection output circuit 62. At 62, the switch element SW4 is turned on in response to the PC signal and the LN signal, whereby the gate control voltage VG- is selected and applied to the gate line of the liquid crystal display panel via the output buffer BF. The other switch elements SW1 to SW3 operate OFF.
[0076]
Thus, the overshoot of the precharge voltage waveform X as shown in FIG. 12B cancels the waveform Y due to the transient phenomenon of the gate line, and as a result, the waveform of the gate line sharply rises.
As described above, according to the multi-gradation liquid crystal driving device according to the fourth embodiment of the present invention, the precharge voltage VPC + is applied to the gate line from the voltage selection output circuit 62 in the precharge period A during the common non-inversion driving. The gate control voltage VG + is selectively supplied during a period other than the precharge period, the precharge voltage VPC− is selectively supplied during a precharge period A during common inversion driving, and the gate control voltage VG− is selected during a period other than the precharge period. Since it is supplied, the precharge voltage VPC allows the gate control voltage VG ± to reach the target level early during the precharge period.
[0077]
Thereby, the gate electrode of the liquid crystal display panel can be charged at a high speed. In addition, even when the horizontal period is shortened and the number of pixels is increased, insufficient charging and insufficient data writing can be eliminated, the stable operation period of the liquid crystal display panel can be extended, crosstalk can be reduced, and high image quality can be achieved. In addition, it contributes to providing a high-definition liquid crystal display device. The precharge period can be easily set by adjusting the pulse width of the PC signal according to R and C of the gate line, and the charge time can be shortened by changing the resistance value of the voltage generation circuit. Can be achieved.
[0078]
(5) Description of the fifth embodiment
FIG. 14 shows a configuration diagram of a reference voltage generation circuit according to the fifth embodiment of the present invention. The fifth embodiment differs from the first to fourth embodiments in that the fifth embodiment relates to a reference voltage generating circuit for supplying reference voltages V0 to V7 to the data driver 53 as shown in FIG.
[0079]
The reference voltage generation circuit applied to the multi-gradation liquid crystal display device according to the fifth embodiment includes eight reference voltage generation units VRF1 to VRF8 as shown in FIG. The unit VRF1 has the voltage generation circuit 61 and the voltage selection output circuit 62 as described in the fourth embodiment, and outputs the reference voltage V0 to the driver 53 according to the PC signal and the LN signal. Similarly, the units VRF2 to VRF8 output the reference voltages V1 to V7 to the driver 53 according to the PC signal and the LN signal, respectively. The supply source of the voltage VDD ± of the voltage generation circuit 61 has a polarity opposite to that of the fourth embodiment. This is because the phase differs from the voltage supplied to the common electrode and the gate electrode of the liquid crystal display panel by 180 °.
[0080]
As described above, according to the reference voltage generation circuit according to the fifth embodiment of the present invention, the precharge voltage VPC is selectively supplied to the driver 53 from each of the units VRF1 to VRF8 during the precharge period. When the reference voltage is selectively supplied from each of the units VRF1 to VRF8 to the driver 53, the precharge voltage VPC allows the reference voltage to reach the target level early during the precharge period.
[0081]
As a result, the liquid crystal driving circuit required for liquid crystal display can be charged at a high speed. In addition, even if the horizontal period is shortened and the number of pixels is increased, insufficient charging and insufficient data writing can be eliminated, the stable operation period of the liquid crystal drive circuit can be extended, crosstalk can be reduced, and high image quality can be achieved. In addition, it contributes to providing a high-definition liquid crystal display device.
In this embodiment, the same charging time can be easily obtained by exchanging the supply sources of the voltages VDD ± of the voltage generation circuit 61 of the fourth embodiment. Also, by adjusting the “L” level period of the PC signal, it is possible to make the charging time of the common voltage supply circuit and the gate voltage generating circuit equal to the charging time of the reference voltage generating circuit.
[0082]
【The invention's effect】
As described above, according to the liquid crystal driving device of the present invention, since the voltage output circuit for applying the precharge voltage is provided to the load circuit required for the liquid crystal display, the driving voltage of the load circuit is reduced during the precharge period. The target level can be reached early.
[0083]
Thus, the load circuits such as the liquid crystal display panel and the liquid crystal drive circuit can be charged at a high speed. In addition, insufficient charging and insufficient data writing are eliminated, the stable operation period of the liquid crystal driving circuit and the liquid crystal display panel is extended, and crosstalk can be reduced.
According to the liquid crystal display device of the present invention, the gray scale voltage can be charged with a margin for the selected pixel of the liquid crystal display panel.
[0084]
This greatly contributes to providing a high-definition and high-definition liquid crystal display device having a short horizontal period and a large number of pixels.
[Brief description of the drawings]
FIG. 1 is a principle diagram (part 1) of a liquid crystal driving device according to the present invention.
FIG. 2 is a principle diagram (part 2) of the liquid crystal driving device according to the present invention.
FIG. 3 is a principle diagram of a liquid crystal driving device and a liquid crystal display device according to the present invention.
FIG. 4 is a configuration diagram of a multi-tone liquid crystal display device according to each embodiment of the present invention.
FIG. 5 is an explanatory diagram of an electrode of the liquid crystal display panel according to each embodiment of the present invention.
FIG. 6 is a configuration diagram of a common voltage supply circuit according to a first example of the present invention.
FIG. 7 is an operation waveform diagram of the liquid crystal drive unit according to the first embodiment of the present invention.
FIG. 8 is a configuration diagram of a common voltage supply circuit according to a second embodiment of the present invention.
FIG. 9 is an operation waveform diagram of the liquid crystal drive unit according to the second embodiment of the present invention.
FIG. 10 is a configuration diagram of a common voltage supply circuit according to a third embodiment of the present invention.
FIG. 11 is a configuration diagram of a gate voltage generation circuit according to a fourth embodiment of the present invention.
FIG. 12 is an equivalent circuit diagram and a time chart of a gate line according to a fourth embodiment of the present invention.
FIG. 13 is an operation waveform diagram of the voltage generation circuit according to the fourth example of the present invention.
FIG. 14 is a configuration diagram of a reference pressure generation circuit according to a fifth embodiment of the present invention.
FIG. 15 is an explanatory diagram of a liquid crystal display device and a common voltage supply circuit according to a conventional example.
FIG. 16 is an operation waveform diagram of a liquid crystal driving device according to a conventional example.
FIG. 17 is an operation waveform diagram (part 1) of a liquid crystal driving device for explaining a problem according to the conventional example.
FIG. 18 is an operation waveform diagram (part 2) of the liquid crystal drive device for explaining a problem according to the conventional example.
[Explanation of symbols]
11, 12 ... first and second voltage generating circuits,
13, 16 ... output control circuit,
14, 15 ... first and second selection circuits,
17-20 ... first to fourth output circuits,
41 ... common voltage supply circuit,
100 ... voltage generation circuit,
101 ... liquid crystal display panel,
200 ... voltage output circuit,
300: LCD drive unit,
VDD +: Positive power supply,
VDD-: negative power supply,
VCOM +: positive common voltage (drive voltage),
VCOM-: negative common voltage (drive voltage),
VH, VPC + ... positive precharge voltage,
VL, VPC -... negative precharge voltage,
PC: precharge control signal (first control signal),
LN: Line inversion signal (second control signal).

Claims (11)

液晶表示に必要な駆動電圧と該駆動電圧に補助電圧を加えたプリチャージ電圧とを発生する電圧発生回路と、
前記電圧発生回路からのプリチャージ電圧を、液晶表示に必要な１水平期間を１周期とする第１の制御信号に応じたプリチャージ期間に出力し、次いで、前記電圧発生回路からの駆動電圧を、前記第１の制御信号と液晶表示に必要な１水平期間を半周期とする第２の制御信号に応じて出力する電圧出力回路とを備え、
前記プリチャージ期間の長さ及びプリチャージ電圧を制御して、１水平期間を調整することを特徴とする液晶駆動装置。A voltage generating circuit for generating a driving voltage necessary for a liquid crystal display and a precharge voltage obtained by adding an auxiliary voltage to the driving voltage;
A precharge voltage from the voltage generation circuit is output during a precharge period according to a first control signal having one horizontal period required for liquid crystal display as one cycle, and then a drive voltage from the voltage generation circuit is output. A voltage output circuit for outputting in response to the first control signal and a second control signal having a horizontal period required for liquid crystal display as a half cycle,
A liquid crystal driving device , wherein one horizontal period is adjusted by controlling a length of the precharge period and a precharge voltage . 前記電圧出力回路は、前記第１の制御信号に基づいて正の駆動電圧及び正のプリチャージ電圧を選択して合成出力する第1の選択回路と、
前記第１の制御信号に基づいて負の駆動電圧及び前記負のプリチャージ電圧を選択して合成出力する第２の選択回路と、
前記第１の選択回路からの合成出力された正のプリチャージ電圧及び正の駆動電圧と、前記第２の選択回路から合成出力された負のプリチャージ電圧及び負の駆動電圧とを前記第２の制御信号に基づいて交互に出力する出力制御回路とを備えていることを特徴とする請求項１記載の液晶駆動装置。A first selection circuit that selects a positive driving voltage and a positive precharge voltage based on the first control signal and combines and outputs the selected voltage;
A second selection circuit that selects a negative drive voltage and the negative precharge voltage based on the first control signal and outputs the combined output;
The positive precharge voltage and the positive drive voltage output from the first selection circuit and the negative precharge voltage and the negative drive voltage output from the second selection circuit are output from the second selection circuit. 2. The liquid crystal driving device according to claim 1, further comprising: an output control circuit that outputs the signals alternately based on the control signal. 前記電圧出力回路は、前記第１の制御信号及び第２の制御信号の信号論理に基づいて正の駆動電圧を出力許可する第１の出力回路と、
前記第１の制御信号及び第２の制御信号の信号論理に基づいて負の駆動電圧を出力許可する第２の出力回路と、
前記第１の制御信号及び第２の制御信号の信号論理に基づいて正のプリチャージ電圧を出力許可する第３の出力回路と、
前記第１の制御信号及び第２の制御信号の信号論理に基づいて負のプリチャージ電圧を出力許可する第４の出力回路とを備えていることを特徴とする請求項１記載の液晶駆動装置。A first output circuit that permits output of a positive drive voltage based on the signal logic of the first control signal and the second control signal;
A second output circuit that permits output of a negative drive voltage based on the signal logic of the first control signal and the second control signal;
A third output circuit that permits output of a positive precharge voltage based on the signal logic of the first control signal and the second control signal;
2. The liquid crystal driving device according to claim 1, further comprising: a fourth output circuit that permits output of a negative precharge voltage based on the signal logic of the first control signal and the second control signal. . 正電源電圧を加工して、液晶表示に必要な正の駆動電圧を発生し、該駆動電圧よりも急激に立ち上がる正のプリチャージ電圧を液晶表示に必要な１水平期間を１周期とする第１の制御信号に応じたプリチャージ期間に基づいて前記駆動電圧に重畳する第１の電圧発生回路と、
負電源電圧を加工して、前記液晶表示に必要な負の駆動電圧を発生し、該駆動電圧よりも急激に立ち下がる負のプリチャージ電圧を前記プリチャージ期間に基づいて前記駆動電圧に重畳する第２の電圧発生回路と、
前記第１の電圧発生回路からの正のプリチャージ電圧に重畳された正の駆動電圧及び負のプリチャージ電圧に重畳された負の駆動電圧を、前記１水平期間を半周期とする第２の制御信号に基づいて交互に出力する出力制御回路とを備え、
前記プリチャージ期間の長さ及びプリチャージ電圧を制御して、１水平期間を調整することを特徴とする液晶駆動装置。The positive power supply voltage is processed to generate a positive drive voltage required for liquid crystal display, and a positive precharge voltage that rises more rapidly than the drive voltage is defined as a first cycle in which one horizontal period required for liquid crystal display is one cycle. A first voltage generation circuit that superimposes on the drive voltage based on a precharge period according to the control signal of
Processing a negative power supply voltage to generate a negative drive voltage required for the liquid crystal display, and superimposing a negative precharge voltage falling more rapidly than the drive voltage on the drive voltage based on the precharge period. A second voltage generation circuit;
A positive drive voltage superimposed on a positive precharge voltage from the first voltage generating circuit and a negative drive voltage superimposed on a negative precharge voltage are set to a second period in which the one horizontal period is a half cycle. An output control circuit for alternately outputting based on a control signal,
A liquid crystal driving device , wherein one horizontal period is adjusted by controlling a length of the precharge period and a precharge voltage . 前記電圧発生回路は、正又は負の電源電圧を加工して、アクティブマトリクス型の液晶表示パネルのコモン電極に必要な正又は負のコモン電圧と、該コモン電圧に補助電圧を加えた正又は負のプリチャージ電圧とを発生することを特徴とする請求項１、２、３又は４記載のいずれかの液晶表示装置。The voltage generation circuit processes a positive or negative power supply voltage to generate a positive or negative common voltage required for a common electrode of an active matrix type liquid crystal display panel and a positive or negative voltage obtained by adding an auxiliary voltage to the common voltage. 5. The liquid crystal display device according to claim 1, wherein the liquid crystal display device generates a precharge voltage of: 前記電圧発生回路は、正又は負の電源電圧を加工して、アクティブマトリクス型の液晶表示パネルのゲート電極に必要な正又は負の駆動電圧と、該駆動電圧に補助電圧を加えた正又は負のプリチャージ電圧とを発生することを特徴とする請求項１、２、３又は４記載のいずれかの液晶表示装置。The voltage generation circuit processes a positive or negative power supply voltage to generate a positive or negative drive voltage required for a gate electrode of an active matrix type liquid crystal display panel, and a positive or negative drive voltage obtained by adding an auxiliary voltage to the drive voltage. 5. The liquid crystal display device according to claim 1, wherein the liquid crystal display device generates a precharge voltage of: 前記電圧発生回路は、正又は負の電源電圧を加工して、液晶駆動回路に必要な正又は負の基準電圧と、該基準電圧に補助電圧を加えた正又は負のプリチャージ電圧とを発生することを特徴とする請求項１、２、３又は４記載のいずれかの液晶表示装置。The voltage generation circuit processes a positive or negative power supply voltage to generate a positive or negative reference voltage required for the liquid crystal driving circuit and a positive or negative precharge voltage obtained by adding an auxiliary voltage to the reference voltage. The liquid crystal display device according to any one of claims 1, 2, 3, and 4, wherein: 予め、液晶表示に必要な駆動電圧と該駆動電圧に補助電圧を加えたプリチャージ電圧とを発生し、液晶表示に必要な負荷回路毎に調整する１水平期間のプリチャージ期間に液晶表示に必要な負荷回路毎に調整する前記プリチャージ電圧を選択し、かつ、前記１水平期間からプリチャージ期間を除いた残りの期間に前記駆動電圧を選択し、順次選択された電圧を液晶表示に必要な負荷回路に供給することを特徴とする液晶駆動装置の制御方法。A driving voltage required for liquid crystal display and a precharge voltage obtained by adding an auxiliary voltage to the driving voltage are generated in advance, and the voltage is adjusted for each load circuit required for liquid crystal display. The precharge voltage to be adjusted for each load circuit is selected, and the drive voltage is selected during the remaining period excluding the precharge period from the one horizontal period, and the sequentially selected voltages are used for liquid crystal display. A method for controlling a liquid crystal driving device, wherein the method is supplied to a load circuit. 前記液晶表示に必要な負荷回路に、アクティブマトリクス型の液晶表示パネルを有し、前記液晶表示パネルは、１ラインを表示する水平期間毎に極性反転駆動を実行することを特徴とする請求項８記載の液晶駆動装置の制御方法。9. A load circuit required for the liquid crystal display, comprising an active matrix type liquid crystal display panel, wherein the liquid crystal display panel performs a polarity inversion drive every horizontal period for displaying one line. The control method of the liquid crystal drive device described in the above. 前記駆動電圧及びプリチャージ電圧は、前記電源電圧を抵抗分割することにより発生し、前記抵抗分割に使用する抵抗値を可変して発生電圧値を調整することを特徴とする請求項８記載の液晶駆動装置の制御方法。9. The liquid crystal according to claim 8, wherein the drive voltage and the precharge voltage are generated by dividing the power supply voltage by resistance, and the generated voltage value is adjusted by changing a resistance value used for the resistance division. A control method of a driving device. 基準電圧をサンプリングした階段状波形電圧を出力し、多階調制御をする液晶駆動ユニットと、前記階段状波形電圧の中のいずれか一つの階段電圧を分布容量に保持する液晶表示パネルとを備え、前記液晶駆動ユニットが、請求項１〜７記載のいずれかの液晶駆動装置を有することを特徴とする液晶表示装置。A liquid crystal drive unit that outputs a stepped waveform voltage obtained by sampling a reference voltage and performs multi-grayscale control; and a liquid crystal display panel that holds any one of the stepped waveform voltages in the distributed capacitance. A liquid crystal display device, wherein the liquid crystal drive unit includes the liquid crystal drive device according to any one of claims 1 to 7.
JP05901495A 1994-07-08 1995-03-17 Liquid crystal driving device, control method thereof, and liquid crystal display device Expired - Fee Related JP3568615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05901495A JP3568615B2 (en) 1994-07-08 1995-03-17 Liquid crystal driving device, control method thereof, and liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15728694 1994-07-08
JP6-157286 1994-07-08
JP05901495A JP3568615B2 (en) 1994-07-08 1995-03-17 Liquid crystal driving device, control method thereof, and liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0876083A JPH0876083A (en) 1996-03-22
JP3568615B2 true JP3568615B2 (en) 2004-09-22

Family

ID=26400039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05901495A Expired - Fee Related JP3568615B2 (en) 1994-07-08 1995-03-17 Liquid crystal driving device, control method thereof, and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3568615B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954162B1 (en) 1998-05-20 1999-09-27 日本電気アイシーマイコンシステム株式会社 LCD drive circuit
KR100634827B1 (en) 1999-09-07 2006-10-17 엘지.필립스 엘시디 주식회사 Apparatus for Compensating Gamma Voltage of Liquid Crystal Display and Method Thereof
KR100759967B1 (en) * 2000-12-16 2007-09-18 삼성전자주식회사 Flat panel display
KR100365500B1 (en) * 2000-12-20 2002-12-18 엘지.필립스 엘시디 주식회사 Method of Driving Liquid Crystal Panel in Dot Inversion and Apparatus thereof
KR100363540B1 (en) * 2000-12-21 2002-12-05 삼성전자 주식회사 Fast driving liquid crystal display and gray voltage generating circuit for the same
JP2002258242A (en) * 2001-03-05 2002-09-11 Matsushita Electric Ind Co Ltd Liquid crystal display and image display application device
KR100421053B1 (en) * 2002-02-22 2004-03-04 삼성전자주식회사 Precharge Method and Precharge voltage generation circuit of signal line
JP2005208551A (en) * 2003-12-25 2005-08-04 Sharp Corp Display device and driving device
JP4736335B2 (en) * 2004-03-19 2011-07-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2005274658A (en) * 2004-03-23 2005-10-06 Hitachi Displays Ltd Liquid crystal display apparatus
KR100698983B1 (en) 2004-03-30 2007-03-26 샤프 가부시키가이샤 Display device and driving device
JP4356616B2 (en) * 2005-01-20 2009-11-04 セイコーエプソン株式会社 Power supply circuit, display driver, electro-optical device, electronic apparatus, and control method for power supply circuit
US8259052B2 (en) * 2005-03-07 2012-09-04 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display with a modulated data voltage for an accelerated response speed of the liquid crystal
WO2006123532A1 (en) * 2005-05-20 2006-11-23 Sharp Kabushiki Kaisha Display apparatus driving circuit and driving method
TWI284242B (en) 2005-12-30 2007-07-21 Au Optronics Corp Pixel unit and display device utilizing the same
KR101232161B1 (en) * 2006-06-23 2013-02-15 엘지디스플레이 주식회사 Apparatus and method for driving liquid crystal display device
KR101281926B1 (en) * 2006-06-29 2013-07-03 엘지디스플레이 주식회사 Liquid crystal display device
JP5186913B2 (en) * 2007-01-22 2013-04-24 セイコーエプソン株式会社 Source driver, electro-optical device and electronic apparatus
JP5250072B2 (en) * 2011-03-23 2013-07-31 シャープ株式会社 Drive device and display device

Also Published As

Publication number Publication date
JPH0876083A (en) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3568615B2 (en) Liquid crystal driving device, control method thereof, and liquid crystal display device
US7403185B2 (en) Liquid crystal display device and method of driving the same
JP4786996B2 (en) Display device
JP4813901B2 (en) Liquid crystal display device and driving method thereof
JP3367808B2 (en) Display panel driving method and apparatus
US5929847A (en) Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices
JP4044961B2 (en) Image display device and electronic apparatus using the same
JP5576014B2 (en) Liquid crystal display device and driving method thereof
US6118421A (en) Method and circuit for driving liquid crystal panel
US20100073389A1 (en) Display device
JPH1130974A (en) Semiconductor for driving control for liquid crystal display device and liquid crystal display device
JP2010505147A (en) Reducing power consumption associated with high bias currents in systems that drive or control display devices
US6433768B1 (en) Liquid crystal display device having a gray-scale voltage producing circuit
JP2003114659A (en) Liquid crystal driving device
KR101278001B1 (en) Driving liquid crystal display and apparatus for driving the same
JP3661324B2 (en) Image display device, image display method, display drive device, and electronic apparatus using the same
US9111811B2 (en) Analog memory cell circuit for the LTPS TFT-LCD
US20070146286A1 (en) Apparatus and method for driving LCD
JP3784434B2 (en) Liquid crystal display
JP2506582B2 (en) Active liquid crystal display
CN101162335A (en) Gate driver, electro-optical device, electronic instrument, and drive method
KR100480176B1 (en) Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same
JP2005157013A (en) Display device
KR101201332B1 (en) Driving liquid crystal display and apparatus for driving the same
JP2849034B2 (en) Display drive

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees