JP3566538B2 - インダクタ - Google Patents
インダクタ Download PDFInfo
- Publication number
- JP3566538B2 JP3566538B2 JP08519998A JP8519998A JP3566538B2 JP 3566538 B2 JP3566538 B2 JP 3566538B2 JP 08519998 A JP08519998 A JP 08519998A JP 8519998 A JP8519998 A JP 8519998A JP 3566538 B2 JP3566538 B2 JP 3566538B2
- Authority
- JP
- Japan
- Prior art keywords
- square
- group
- inductor
- closed
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、多層回路基板やマルチチップモジュール・ハイブリット回路等の印刷回路に好適な、２次元的な形状で大きなインダクタンスを得ることができるインダクタに関するものである。
【０００２】
【従来の技術】
インダクタは、通常、図１２に概略の原理図で示すように、１枚の面を張るように構成された電流Ｉの流れている閉じた環状の導体線１と、そのように張られた面と交差する磁束密度Ｂの和である交差磁束Φとで形成される。
【０００３】
また、インダクタは、図１３に図１２と同様の概略の原理図で示すように、理想的には直径がＤである環状の導体線１の周囲に理想的には無限の大きさの空間、実用的にはその張られた面と同程度の寸法である約Ｄの厚みと約２Ｄの直径の大きさの周りの空間を必要とすることから、通常は３次元的な形状の構成となる。
【０００４】
【発明が解決しようとする問題点】
前述のようにインダクタは、環状の導体線１およびその導体線１の張られる面の面積に対して交差磁束Φを確保するためにこの面積と同じ程度の大きさの周りの空間を必要とすることから、通常は３次元的な形状を必要とする。これに対し、インダクタの小型化を図るべくより次元の低い形の構造、例えば２次元的な形状のインダクタを実現するために、従来より多層回路基板等において電子回路の一部を構成するインダクタを厚膜印刷技術や薄膜技術により２次元的な形状で形成することが行なわれている。
【０００５】
しかし、この場合、単純な環状の導体線を形成するだけでは、環状の導体線の上下の空間が制限されることにより交差磁束が減少したり損失が増大したりしてインダクタンス値が小さくなってしまうという欠点があるため、小型化を図りつつ十分なインダクタンス値を確保することは困難であった。
【０００６】
これは、環状の導体線の張られる面に対して無理に小さな厚みとした２次元的な形状とすると、張られる面を交差する交差磁束が減少してインダクタンス値が減少し、また損失によりＱ値も悪化するためである。
【０００７】
これに対し、従来より、上記の欠点をある程度容認した上でその欠点を補いつつ２次元的な形状で所望のインダクタンスを得るためのインダクタとして、例えば図１４に斜視図で概略構成を示すミアンダ型インダクタや、図１５に同じく斜視図で概略構成を示すマイクロストリップ線路の一端を短縮したもの等が知られている。
【０００８】
図１４に示すミアンダ型インダクタは、基板２上に導体線３をジグザク的なパターンにして配設し、少しでも導体線３の長さを確保しようとしたものである。しかし、このような構成とすることは何ら本質的な改善では無く、経験的に僅かにインダクタンス値が増えることが知られているのみであり、十分なインダクタンス値が得られないという問題点があった。
【０００９】
また、図１５に示すように基板４上に形成されたマイクロストリップ線路５の一端をビア導体６等により短絡してインダクタとする場合は、スパイラルインダクタやミアンダ型インダクタと比較して、ビア導体６の寸法を確保するための基板４の厚みやマイクロストリップ線路５の長さ方向の寸法が必要であり、しかも実用的な特性インピーダンスとの関係でインダクタンス値が小さい等、使用するスペースの効率がさらに良くないという問題点があった。
【００１０】
これら図１４および図１５に示すインダクタは、主に自己インダクタンスのみを利用するものである。
【００１１】
一方、自己インダクタンスのみではなく相互インダクタンスを用いてインダクタンス値を増加させる手法によるインダクタンスもある。そのようなインダクタンスの例として、図１６に斜視図で概略構成を示すスパイラルインダクタや、図１７に同じく斜視図で概略構成を示すインダクタ、あるいは図１８に概略の原理図で示すインダクタ等がある。
【００１２】
図１６に示すスパイラルインダクタは、基板７上に導体線８をスパイラル状に配設し、相互インダクタンスを利用して少しでもイングクタンス値をあげようとするものである。しかし、インダクタとしての厚みを制限したことによる交差磁束の減少に関しては何ら改善は無く、導体線８を複数巻きにすることによる改善効果も僅かであるという問題点があった。
【００１３】
次に、図１７に示すインダクタは、基板９上で２つのループ（環状部分）が隣接するように導体線１０を並列に配設してエアブリッジ（立体配線）で接続し、それらループ間の相互インダクタンスを有効に利用しようとするものである。この場合は、２つのループを並列に配設することから基板９上で小型化を図ることが困難であるとともに、個々のループが必要とする空間厚みに関しても何ら改善は無いという問題点があった。
【００１４】
また、図１８に示すインダクタは、スパイラル状の導体線１１を３次元的に積み上げて上下のループ間の相互インダクタンスを有効に利用しようとするものであるが、この場合は、３次元的に積み上げて配線する構造が必要となるため、２次元的な形状として小型化を図ることができないという問題点があった。
【００１５】
本発明は上記事情に鑑みて本発明者が鋭意研究に努めた結果完成されたものであり、その目的は、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した２次元的な形状でありながら、従来の２次元的な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することにある。
【００１６】
【問題点を解決するための手段】
本発明は上記の問題点を解決するため、３次元形状のインダクタと同程度のインダクタンス値を、より次元を低く、すなわちほぼ２次元の形状に近くした厚みの薄い形状のインダクタにより実現する手段を提案するものである。
【００１７】
本発明者は、複数の誘電体基板上にそれぞれ所定の配列でもって導体線により正方形状の環状のインダクタすなわち方形輪を多数配設して、それらを閉曲線を形成するように接続して閉曲線状方形輪群を形成し、それらの誘電体基板を各閉曲線状方形輪群のそれぞれの方形輪同士の相互インダクタンスが正となるように上下に重ねて、閉曲線状方形輪群の一部に接続した端子導体を介して一続きの導体線とすることにより、厚みの薄いほぼ２次元的な形状で所望の大きなインダクタンス値を有するインダクタを実現することができることを見出した。
【００１８】
すなわち、本発明のインダクタは、複数の誘電体基板の各々に下記条件▲１▼または▲２▼を満たす正方形群の各正方形に沿って導体線を配設して方形輪群を形成するとともに、各方形輪の隣接する角部の少なくとも一方を切断し、該切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成し、かつ該閉曲線状方形輪群の一部を切断して外部導出用の端子導体を接続し、これら複数の誘電体基板を前記閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて前記端子導体同士を接続して成ることを特徴とするものである。
▲１▼ １辺の長さがａの正方形を、第１列にｎ１ 個（ｎ１ は自然数）を間隔ａで配置し、第１列に隣接させて第２列にｎ２ 個（ｎ２ はｎ１ −１≦ｎ２ ≦ｎ１ ＋１の自然数）を第１列と互い違いに間隔ａで配置し、以下、順次同様に第ｍ−１列に隣接させて第ｍ列（ｍは２以上の自然数）にｎｍ 個（ｎｍ はｎｍ−１ −１≦ｎｍ ≦ｎｍ−１ ＋１の自然数）を第ｍ−１列と互い違いに間隔ａで配置して、市松模様状に配置した正方形群である。
【００１９】
▲２▼ 市松模様状の正方形群の少なくとも一部を縮小または拡大して、平面状または曲面上に変形させて配置した正方形群である。
【００２０】
【発明の実施の形態】
以下、本発明のインダクタについて図面を参照しながら説明する。
本発明のインダクタは、図１に概略の原理図で示す、誘電体基板（図示せず）上に形成された導体線１２により構成される一辺の長さがａの正方形状の方形輪（方形のループインダクタ）１３を基本インダクタとするものである。
【００２１】
この方形輪１３のインダクタンスへ寄与する磁界は、同図中に磁束密度Ｂで示すように磁界分布が一様でなく、正方形の中央部は強く角の部分は弱い分布となる。この磁界分布を利用して、平面上の複数のループの接続では避けられない相互インダクタンスが負となる導体線の配置を、磁界分布の弱い箇所すなわち方形輪１３の角の部分に割り当て、最小の多層構造あるいは立体配線でもって、相互インダクタンスが正となる導体線の配置を、磁界分布の強い箇所すなわち方形輪１３の中央部に割り当てるようにする。本発明のインダクタにおいては、このようにして最小の立体配線でほぼ平面構造のインダクタのインダクタンス値の確保を図っている。
【００２２】
次に、図２に斜視図で示すように、誘電体基板１４上に形成した導体線１５により、一辺の長さがａの正方形状の方形輪１６をｎ個（この例ではｎ＝３）を互いに結合が無視できるまで離して直列に接続して配置し、これらのインダクタンスをＬとすると、全体のインダクタンス値は個々のインダクタンスのｎ倍すなわち３倍となる。
【００２３】
しかし、ｎ個の方形輪１６が同じ誘電体基板１４の一平面上にあり、かつそれぞれの方形輪１６を流れる電流の向きが同図中に矢印で示すように同じ場合は、各方形輪１６の結合は必ず相互インダクタンスが負となり、ある方形輪１６で誘起した磁束密度Ｂは他の方形輪１６で誘起した磁束密度Ｂによる交差磁束を打ち消す向きとなる。そのため、このような配置では、ｎ個の方形輪１６を直列に接続しても全体のインダクタンス値はｎＬよりも小さなものとなる。また、ｎ個の方形輪１６を直列に接続する場合は、立体配線や配線の交差なしでは相互インダクタンスが正となる電流の向きには接続することができない。
【００２４】
一方、同じように一辺の長さがａの正方形状の方形輪ｎ個が一辺の長さがｂ（ｂ＞ａ）の正方形状の誘電体基板上にあるものとすると、方形輪を形成する導体線の線径ｄがａよりも充分小さいうちは、方形輪の一辺を１／ｋにして方形輪の数をｋ２ 倍としても、基板の面積ｂ２ と個々の方形輪の張る面積の総和ｎ×（（ａ／ｋ）２ ×ｋ２ ）＝ｎａ２ との比は一定である。この状態で個々の方形輪を直列に接続しても、インダクタンス値はほぼ一定であるが、個々の方形輪について基板の周りの高さ方向に必要な空間を狭くすることができ、結果としてインダクタの厚みを薄くすることができるものとなる。
【００２５】
以上より、本発明のインダクタがその作用効果を奏するための要件としては、次の３点が挙げられる。
（１）一平面上に形成した微小な方形輪を直列接続することで、全体してのインダクタンス値を確保したままインダクタの厚みを薄くする。
【００２６】
（２）一平面上に形成された複数の方形輪と他の平面上に形成された複数の方形輪とを重ねてそれらの相互インダクタンスを利用し、その際、同一平面上の方形輪の形状と配置を、複数の方形輪同士の負の相互インダクタンスの影響を少なくするように設定する。
【００２７】
（３）一平面上に形成された複数の方形輪と他の平面上に形成された複数の方形輪とを重ねて、最小の立体配線数および配置でもって、重ねた複数の方形輪間では正の相互インダクタンスを形成するように設定する。
【００２８】
以上の要件のうち（１）については前述の通りである。要件（２）についてさらに説明する。図３に概略の原理図で示すように、誘電体基板（図示せず）のある平面上に一辺の長さがａの正方形状の導体線１７で形成された方形輪１８によりインダクタンスを構成しているとする。この方形輪１８の外側では、インダクタンスに寄与する磁界の強度は、同図中に破線で示すようにそれぞれの辺の中央近辺で最大となり、一点鎖線で示すようにそれぞれの角の部分で最小となる。この状態でこの方形輪１８の近くに電流の向きが同じ方形輪１８を持ってくると、それらの間の相互インダクタンスは負となる。
【００２９】
一方、同じ平面上でこの方形輪１８を複数個立体配線を用いずに接続すると、図４に２個を接続した場合の概略の原理図で示すように、それぞれの方形輪１９を流れる電流の向きは同図中に矢印で示すように必ず同じとなり、全体としてのインダクタンスはそれぞれの自己インダクタンスの和よりも小さいものとなる。この例では約√２倍となり、２倍とはならない。
【００３０】
これに対し、図５に概略の原理図で示すように、誘電体基板（図示せず）の平面上に形成した導体線２０により形成された一辺の長さがａの方形輪２１同士（この例では２個の方形輪２１）を、互いに結合の少ない角の部分に対角線の延長上に配置し、隣接する角部同士を切断して接続して方形輪群２２を形成することにより、上記のような相互インダクタンスによるインダクタンス値の減少を抑えることができる。
【００３１】
本発明のインダクタは、誘電体基板上にこのような配置関係でもって複数の方形輪を配置してそれらを全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成するものであり、まず、閉曲線状方形輪群を形成する方形輪を配置する基準として正方形群を設定する。この正方形群は、１辺の長さがａの正方形を、第１列にｎ１ 個（ｎ１ は自然数）を間隔ａで配置し、第１列に隣接させて第２列にｎ２ 個（ｎ２ はｎ１ −１≦ｎ２ ≦ｎ１ ＋１の自然数）を第１列と互い違いに間隔ａで配置し、以下、順次同様に第ｍ−１列に隣接させて第ｍ列（ｍは２以上の自然数）にｎｍ 個（ｎｍ はｎｍ−１ −１≦ｎｍ ≦ｎｍ−１ ＋１の自然数）を第ｍ−１列と互い違いに間隔ａで配置して、市松模様状に配置したものである。そして、複数の誘電体基板の各々にその正方形群の各正方形に沿って導体線を配設して方形輪群を形成するとともに、各方形輪の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成し、かつこの閉曲線状方形輪群の一部を切断して外部導出用の端子導体を接続し、これら複数の誘電体基板を互いの閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて端子導体同士を接続して形成するものである。
【００３２】
次に、このような閉曲線状方形輪群の例を図６〜図９により説明する。
まず、図６および図７は本発明のインダクタに係る閉曲線状方形輪群の例を示す平面図であり、それぞれ（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）はそれによる閉曲線状方形輪群の他の例を示している。
【００３３】
図６において、２３は誘電体基板であり、２４（斜線を施して示す）は一辺の長さがａの正方形、２５は正方形群、２６は導体線、２７は正方形２４に対応して形成された方形輪、２８ａおよび２８ｂは閉曲線状方形輪群、２９は端子導体である。
【００３４】
この例では、図６（ａ）に示すように、第１列から第８列（ｍ＝８）のそれぞれに４個ずつ（ｎ１ ＝ｎ２ ＝ｎ３ ＝ｎ４ ＝ｎ５ ＝ｎ６ ＝ｎ７ ＝ｎ８ ＝４）計３２個の正方形２４を互い違いに間隔ａで市松模様状に配置して正方形群２５を形成している。そして、図６（ｂ）および（ｃ）に示すように、誘電体基板２３にその正方形群２５の各正方形２４に沿って導体線２６を配設して方形輪２７群を形成するとともに、各方形輪２７の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群２８ａ・２８ｂを形成し、この閉曲線状方形輪群２８ａ・２８ｂの一部を切断して外部導出用の端子導体２９を接続している。
【００３５】
このように、閉曲線状方形輪群２８ａ・２８ｂは、それぞれの方形輪２７の隣接する正方形２４の互いの接点部分において互いに接しないように角部を丸めて導体線２６を配設して互いに分離されるか、あるいは互いの接点部分において角部を切断して、隣接する方形輪２７の対応する辺に、接続部が交差しないように接続して形成される。このような閉曲線状方形輪群２８ａ・２８ｂの配線構造には複数の可能性があり、図６（ｂ）と（ｃ）とは、それぞれ各方形輪２７の接続の仕方を異ならせて、同じ正方形群２５に基づいて異なる配線構造の閉曲線状方形輪群２８ａ・２８ｂを形成した例を示している。
【００３６】
また、図７においても同様に、３０は誘電体基板であり、３１（斜線を施して示す）は一辺の長さがａの正方形、３２は正方形群、３３は導体線、３４は正方形３１に対応して形成された方形輪、３５ａおよび３５ｂは閉曲線状方形輪群、３６は端子導体である。
【００３７】
この例では、図７（ａ）に示すように、図６（ａ）の正方形群２５とは相補の関係となるように、第１列から第８列（ｍ＝８）のそれぞれに４個ずつ（ｎ１ ＝ｎ２ ＝ｎ３ ＝ｎ４ ＝ｎ５ ＝ｎ６ ＝ｎ７ ＝ｎ８ ＝４）計３２個の正方形３１を互い違いに間隔ａで市松模様状に配置して正方形群３２を形成している。そして、図７（ｂ）および（ｃ）に示すように、誘電体基板３０にその正方形群３２の各正方形３１に沿って導体線３３を配設して方形輪３４群を形成するとともに、各方形輪３４の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群３５ａ・３５ｂを形成し、この閉曲線状方形輪群３５ａ・３５ｂの一部を切断して外部導出用の端子導体３６を接続している。図６（ａ）および（ｂ）と同様に、図７（ｂ）と（ｃ）とは、それぞれ各方形輪３４の接続の仕方を異ならせて、同じ正方形群３２に基づいて異なる配線構造の閉曲線状方形輪群３５ａ・３５ｂを形成した例を示している。
【００３８】
また、図８は本発明のインダクタに係る閉曲線状方形輪群の他の例を示す平面図であり、（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）は（ｂ）と相補の関係の閉曲線状方形輪群の例を示している。
【００３９】
図８においても図６および図７と同様に、３７および３８は誘電体基板であり、３９（斜線を施して示す）は一辺の長さがａの正方形、４０は正方形群、４１および４２は導体線、４３および４４は方形輪、４５および４６は閉曲線状方形輪群、４７および４８は端子導体である。
【００４０】
この例では、図８（ａ）に示すように、第１列から第５列（ｍ＝５）のうち第１列・第３列・第５列に４個ずつ（ｎ１ ＝ｎ３ ＝ｎ５ ＝４）、第２列・第４列に３個ずつ（ｎ２ ＝ｎ４ ＝３）の計１８個の正方形３９を互い違いに間隔ａで市松模様状に配置して正方形群４０を形成している。そして、図８（ｂ）に示すように、誘電体基板３７にその正方形群４０の各正方形３９に沿って導体線４１を配設して方形輪４３群を形成するとともに、各方形輪４３の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群４５を形成し、この閉曲線状方形輪群４５の一部を切断して外部導出用の端子導体４７を接続している。また、図８（ｃ）には、（ｂ）の閉曲線状方形輪群４５とは相補の関係となるように誘電体基板３８上に閉曲線状方形輪群４６を形成して端子導体４８を接続した例を示している。
【００４１】
さらに、図９は本発明のインダクタに係る閉曲線状方形輪群のさらに他の例を示す平面図であり、（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）は（ｂ）と相補の関係の閉曲線状方形輪群の例を示している。
【００４２】
図９においても図６〜図８と同様に、４９および５０は誘電体基板であり、５１（斜線を施して示す）は一辺の長さがａの正方形、５２は正方形群、５３および５４は導体線、５５および５６は方形輪、５７および５８は閉曲線状方形輪群、５９および６０は端子導体である。
【００４３】
この例では、図９（ａ）に示すように、第１列から第４列（ｍ＝４）に、第１列に４個（ｎ１ ＝４）、第２列に３個（ｎ２ ＝３）、第３列に２個（ｎ３ ＝２）、第４列に１個（ｎ４ ＝１）の正方形５１を互い違いに間隔ａで市松模様状に配置して、逆ピラミッド型の正方形群５２を形成している。そして、図９（ｂ）に示すように、誘電体基板４９にその正方形群５２の各正方形５１に沿って導体線５３を配設して方形輪５５群を形成するとともに、各方形輪５５の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群５７を形成し、この閉曲線状方形輪群５７の一部を切断して外部導出用の端子導体５９を接続している。また、図９（ｃ）には、（ｂ）の閉曲線状方形輪群５７とは相補の関係となるように誘電体基板５０に閉曲線状方形輪群５８を形成して端子導体６０を接続した例を示しており、この例の場合は第１列に３個、第２列に２個、第３列に１個の方形輪５６を配置して閉曲線状方形輪群５８を形成している。
【００４４】
そして、本発明のインダクタは、このようにして閉曲線状方形輪群が形成された複数の誘電体基板を互いの閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて端子導体同士を接続しているものである。
【００４５】
このように上下に重ねて端子導体同士を接続した例を図１０に分解斜視図で、また、そのようにして形成した本発明のインダクタの例を図１１に斜視図で示す。図１０および図１１の例は図６（ｂ）に示した誘電体基板２３と図７（ｂ）に示した誘電体基板３０とを上下に重ねて接続した例を示しており、図１０ではその端子導体２９・３６付近の部分を示している。
【００４６】
図１０に示すように、端子導体２９が接続された閉曲線状方形輪群２８ａが形成された誘電体基板２３と、端子導体３６が接続された閉曲線状方形輪群３５ａが形成された誘電体基板３０とを２点鎖線で示すように上下に重ねて、端子導体２９の一方と端子導体３６の一方とを閉曲線状方形輪群２８ａ・３５ａの各方形輪２７・３４同士の相互インダクタンスが正となるように、すなわちこの場合は各方形輪２７・３４同士が相補の関係となるように上下で互い違いに配置されるように重ねるとともに、上下で重なり合う各方形輪２７・３４の導体線２６・３３のうち図３に示した各辺の中央近辺で最大となるインダクタンスに寄与する磁界の強度が互いに強め合うようにそれらの辺を流れる電流Ｉの向きが同図中に矢印で示すように同じとなるように、接続する。
【００４７】
なお、端子導体２９・３６としては、外部の電気回路・電子回路と電気的に接続するためのものとして、リード線やボンディングワイヤ等の導体線を用いても、電極端子を取着もしくは圧接しても、あるいは誘電体基板２３・３０の内部に配設したビア導体やスルーホール導体等の貫通導体を用いてもよく、仕様に応じて適当な電気的接続用の導体を用いればよい。
【００４８】
また、このような端子導体２９・３６と閉曲線状方形輪群２８ａ・３５ａを形成する導体線２６・３３との接続、ならびに端子導体２９・３６間の接続は、エアブリッジと言われる立体配線構造を用いて、例えば誘電体基板２３・３０の表面を迂回させた接続用導体等により接続してもよく、絶縁層を介在させた積層構造により立体的に、例えば誘電体基板２３中に形成したビア導体等の貫通導体によって接続してもよく、このインダクタが誘電体基板の内部に形成される場合には通常の多層配線基板において行なわれるようにスルーホール導体やビア導体等の貫通導体と他の誘電体層上に形成された導体層とにより立体的に接続してもよい。
【００４９】
これにより、図１１に示すように、誘電体基板２３に形成された閉曲線状方形輪群２８ａと誘電体基板３０に形成された閉曲線状方形輪群３５ａとが、方形輪２７・３４の一辺の長さａに比べて非常に小さい距離である誘電体基板２３の厚みｄの間隔をもって、各方形輪２７・３４間の相互インダクタンスが正となるように上下に配置されて接続されて、本発明のインダクタンスが形成される。
【００５０】
なお、この図１０および図１１に示した例では、上下の閉曲線状方形輪群が互いに相補の関係にあるものを重ねたが、これら上下の閉曲線状方形輪群は、前述のように上下で重なり合う各方形輪の導体線の各辺の中央近辺で最大となるインダクタンスに寄与する磁界の強度が互いに強め合うようにそれらの辺を流れる電流Ｉの向きが同じとなるように、同じ形状の閉曲線状方形輪群であってもよい。この場合は、上下に同形状のループインダクタを重ねて複数巻きのインダクタを構成してそれらループインダクタ間の相互インダクタンスを利用するものとなって、同様に大きなインダクタンス値を得ることができる。
【００５１】
本発明のインダクタンスにおいて誘電体基板上に形成される導体線は、所望の厚みおよび線幅で誘電体基板の所定の同一面上に厚膜印刷技術や薄膜形成技術等の適当な技術を用いて容易に形成して配設することができる。
【００５２】
そして、このような導体線でもって上記の所定の条件を満たす正方形群の各正方形に沿って方形輪を形成し閉曲線状方形輪群を形成することにより、各方形輪として厚みを抑えた自己インダクタンスを形成するとともに相互インダクタンスにも寄与するループインダクタの部分を誘電体基板上に効率良く配置させることができ、それによって所望の高いインダクタンス値を容易に実現することができる。
【００５３】
以上の例では正方形の平板状の誘電体基板を用いた例を示しているが、誘電体基板には多層回路基板の表面や内部の誘電体層等の種々の誘電体を用いることができ、その面の形状も平坦面のみならず凹凸等の種々の曲面であってもよい。
【００５４】
また、本発明のインダクタによれば、上記の条件▲１▼を基本として条件▲２▼を適用することにより、誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００５５】
さらに、本発明のインダクタによれば、誘電体基板の表面または内部の同一面上でインダクタンス形成用の複数の閉曲線状方形輪群を形成し、上下に重ねた閉曲線状方形輪群の各々にその一部を切断して接続した端子導体同士を接続して１本の導体線によるインダクタとなるように構成されていることから、これら各導体線および端子導体を厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかもほぼ２次元的な形状で、より次元の高い形状のインダクタと同等以上の高いインダクタンス値を実現することができる。
【００５６】
また、本発明のインダクタのインダクタンス値は導体線の幅あるいは太さならびに誘電体基板の厚みによる上下の閉曲線状方形輪群同士の間隔ｄの大きさを変えることによっても変化させることができ、インダクタの厚みやＱ値とのトレードオフでインダクタンス値を調整して所望のインダクタンス値のインダクタを得ることができる。
【００５７】
本発明は以上の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、方形輪が一部欠落しても本発明の主旨とする接続がなされていればよい。
【００５８】
【発明の効果】
以上のような本発明のインダクタによれば、複数の誘電体基板の各々に上記条件▲１▼または▲２▼を満たす正方形群に基づいて所定の閉曲線状方形輪群を形成し、これらを上下の閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて接続したことから、厚みを抑えた自己インダクタンスによるインダクタおよび相互インダクタンスを有効に利用できる形状のインダクタを形成することができ、それにより相互インダクタンスによる高いインダクタンス値を有する薄いインダクタを実現できるものとなる。
【００５９】
また、本発明のインダクタによれば、上記の条件▲１▼を基本として条件▲２▼を適用することにより、誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００６０】
さらに、本発明のインダクタによれば、誘電体基板に所定の形状に配設した導体線により形成された閉曲線状方形輪群およびそれに接続された端子導体により構成されていることから、これら各導体線および端子導体は厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかも厚み方向には誘電体基板の厚み程度を必要とするのみのほぼ２次元的な形状で、従来の２次元的な形状のインダクタはもとより、より次元の高い形状のインダクタと同等以上の大きなインダクタンス値を実現することができる。
【００６１】
以上により、本発明によれば、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した２次元的な形状でありながら、従来の２次元な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することができた。
【図面の簡単な説明】
【図１】本発明のインダクタを説明するための概略の原理図である。
【図２】本発明のインダクタを説明するための斜視図である。
【図３】本発明のインダクタを説明するための概略の原理図である。
【図４】本発明のインダクタを説明するための概略の原理図である。
【図５】本発明のインダクタを説明するための概略の原理図である。
【図６】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）はそれによる閉曲線状方形輪群の他の例を示す平面図である。
【図７】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）はそれによる閉曲線状方形輪群の他の例を示す平面図である。
【図８】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）は（ｂ）と相補の関係にある閉曲線状方形輪群の例を示す平面図である。
【図９】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）は（ｂ）と相補の関係にある閉曲線状方形輪群の例を示す平面図である。
【図１０】本発明のインダクタにおいて誘電体基板を上下に重ねて端子導体同士を接続した例を示す分解斜視図である。
【図１１】本発明のインダクタの例を示す斜視図である。
【図１２】インダクタを説明するための概略の原理図である。
【図１３】インダクタを説明するための概略の原理図である。
【図１４】ミアンダ型インダクタの概略構成を示す斜視図である。
【図１５】マイクロストリップ線路の一端を短縮したインダクタの概略構成を示す斜視図である。
【図１６】スパイラルインダクタの概略構成を示す斜視図である。
【図１７】相互インダクタンスを利用する従来のインダクタンスの例の概略構成を示す斜視図である。
【図１８】相互インダクタンスを利用する従来のインダクタンスの例を示す概略の原理図である。
【符号の説明】
２４、３１、３９、５１・・・・・・・・・・・・・・・・・正方形
２５、３２、４０、５２・・・・・・・・・・・・・・・・・正方形群
２３、３０、３７、３８、４９、５０・・・・・・・・・・・・・誘電体基板
１２、１７、２０、２６、３３、４１、４２、５３、５４・・・・・・・導体線
１３、１８、１９、２１、２７、３４、４３、４４、５５、５６・・・・・方形輪
２２、２８ａ、２８ｂ、３５ａ、３５ｂ、４５、４６、５７、５８・・・閉曲線状方形輪群
２９、３６、４７、４８、５９、６０・・・・・・・・・・・・・端子導体
【発明の属する技術分野】
本発明は、多層回路基板やマルチチップモジュール・ハイブリット回路等の印刷回路に好適な、２次元的な形状で大きなインダクタンスを得ることができるインダクタに関するものである。
【０００２】
【従来の技術】
インダクタは、通常、図１２に概略の原理図で示すように、１枚の面を張るように構成された電流Ｉの流れている閉じた環状の導体線１と、そのように張られた面と交差する磁束密度Ｂの和である交差磁束Φとで形成される。
【０００３】
また、インダクタは、図１３に図１２と同様の概略の原理図で示すように、理想的には直径がＤである環状の導体線１の周囲に理想的には無限の大きさの空間、実用的にはその張られた面と同程度の寸法である約Ｄの厚みと約２Ｄの直径の大きさの周りの空間を必要とすることから、通常は３次元的な形状の構成となる。
【０００４】
【発明が解決しようとする問題点】
前述のようにインダクタは、環状の導体線１およびその導体線１の張られる面の面積に対して交差磁束Φを確保するためにこの面積と同じ程度の大きさの周りの空間を必要とすることから、通常は３次元的な形状を必要とする。これに対し、インダクタの小型化を図るべくより次元の低い形の構造、例えば２次元的な形状のインダクタを実現するために、従来より多層回路基板等において電子回路の一部を構成するインダクタを厚膜印刷技術や薄膜技術により２次元的な形状で形成することが行なわれている。
【０００５】
しかし、この場合、単純な環状の導体線を形成するだけでは、環状の導体線の上下の空間が制限されることにより交差磁束が減少したり損失が増大したりしてインダクタンス値が小さくなってしまうという欠点があるため、小型化を図りつつ十分なインダクタンス値を確保することは困難であった。
【０００６】
これは、環状の導体線の張られる面に対して無理に小さな厚みとした２次元的な形状とすると、張られる面を交差する交差磁束が減少してインダクタンス値が減少し、また損失によりＱ値も悪化するためである。
【０００７】
これに対し、従来より、上記の欠点をある程度容認した上でその欠点を補いつつ２次元的な形状で所望のインダクタンスを得るためのインダクタとして、例えば図１４に斜視図で概略構成を示すミアンダ型インダクタや、図１５に同じく斜視図で概略構成を示すマイクロストリップ線路の一端を短縮したもの等が知られている。
【０００８】
図１４に示すミアンダ型インダクタは、基板２上に導体線３をジグザク的なパターンにして配設し、少しでも導体線３の長さを確保しようとしたものである。しかし、このような構成とすることは何ら本質的な改善では無く、経験的に僅かにインダクタンス値が増えることが知られているのみであり、十分なインダクタンス値が得られないという問題点があった。
【０００９】
また、図１５に示すように基板４上に形成されたマイクロストリップ線路５の一端をビア導体６等により短絡してインダクタとする場合は、スパイラルインダクタやミアンダ型インダクタと比較して、ビア導体６の寸法を確保するための基板４の厚みやマイクロストリップ線路５の長さ方向の寸法が必要であり、しかも実用的な特性インピーダンスとの関係でインダクタンス値が小さい等、使用するスペースの効率がさらに良くないという問題点があった。
【００１０】
これら図１４および図１５に示すインダクタは、主に自己インダクタンスのみを利用するものである。
【００１１】
一方、自己インダクタンスのみではなく相互インダクタンスを用いてインダクタンス値を増加させる手法によるインダクタンスもある。そのようなインダクタンスの例として、図１６に斜視図で概略構成を示すスパイラルインダクタや、図１７に同じく斜視図で概略構成を示すインダクタ、あるいは図１８に概略の原理図で示すインダクタ等がある。
【００１２】
図１６に示すスパイラルインダクタは、基板７上に導体線８をスパイラル状に配設し、相互インダクタンスを利用して少しでもイングクタンス値をあげようとするものである。しかし、インダクタとしての厚みを制限したことによる交差磁束の減少に関しては何ら改善は無く、導体線８を複数巻きにすることによる改善効果も僅かであるという問題点があった。
【００１３】
次に、図１７に示すインダクタは、基板９上で２つのループ（環状部分）が隣接するように導体線１０を並列に配設してエアブリッジ（立体配線）で接続し、それらループ間の相互インダクタンスを有効に利用しようとするものである。この場合は、２つのループを並列に配設することから基板９上で小型化を図ることが困難であるとともに、個々のループが必要とする空間厚みに関しても何ら改善は無いという問題点があった。
【００１４】
また、図１８に示すインダクタは、スパイラル状の導体線１１を３次元的に積み上げて上下のループ間の相互インダクタンスを有効に利用しようとするものであるが、この場合は、３次元的に積み上げて配線する構造が必要となるため、２次元的な形状として小型化を図ることができないという問題点があった。
【００１５】
本発明は上記事情に鑑みて本発明者が鋭意研究に努めた結果完成されたものであり、その目的は、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した２次元的な形状でありながら、従来の２次元的な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することにある。
【００１６】
【問題点を解決するための手段】
本発明は上記の問題点を解決するため、３次元形状のインダクタと同程度のインダクタンス値を、より次元を低く、すなわちほぼ２次元の形状に近くした厚みの薄い形状のインダクタにより実現する手段を提案するものである。
【００１７】
本発明者は、複数の誘電体基板上にそれぞれ所定の配列でもって導体線により正方形状の環状のインダクタすなわち方形輪を多数配設して、それらを閉曲線を形成するように接続して閉曲線状方形輪群を形成し、それらの誘電体基板を各閉曲線状方形輪群のそれぞれの方形輪同士の相互インダクタンスが正となるように上下に重ねて、閉曲線状方形輪群の一部に接続した端子導体を介して一続きの導体線とすることにより、厚みの薄いほぼ２次元的な形状で所望の大きなインダクタンス値を有するインダクタを実現することができることを見出した。
【００１８】
すなわち、本発明のインダクタは、複数の誘電体基板の各々に下記条件▲１▼または▲２▼を満たす正方形群の各正方形に沿って導体線を配設して方形輪群を形成するとともに、各方形輪の隣接する角部の少なくとも一方を切断し、該切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成し、かつ該閉曲線状方形輪群の一部を切断して外部導出用の端子導体を接続し、これら複数の誘電体基板を前記閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて前記端子導体同士を接続して成ることを特徴とするものである。
▲１▼ １辺の長さがａの正方形を、第１列にｎ１ 個（ｎ１ は自然数）を間隔ａで配置し、第１列に隣接させて第２列にｎ２ 個（ｎ２ はｎ１ −１≦ｎ２ ≦ｎ１ ＋１の自然数）を第１列と互い違いに間隔ａで配置し、以下、順次同様に第ｍ−１列に隣接させて第ｍ列（ｍは２以上の自然数）にｎｍ 個（ｎｍ はｎｍ−１ −１≦ｎｍ ≦ｎｍ−１ ＋１の自然数）を第ｍ−１列と互い違いに間隔ａで配置して、市松模様状に配置した正方形群である。
【００１９】
▲２▼ 市松模様状の正方形群の少なくとも一部を縮小または拡大して、平面状または曲面上に変形させて配置した正方形群である。
【００２０】
【発明の実施の形態】
以下、本発明のインダクタについて図面を参照しながら説明する。
本発明のインダクタは、図１に概略の原理図で示す、誘電体基板（図示せず）上に形成された導体線１２により構成される一辺の長さがａの正方形状の方形輪（方形のループインダクタ）１３を基本インダクタとするものである。
【００２１】
この方形輪１３のインダクタンスへ寄与する磁界は、同図中に磁束密度Ｂで示すように磁界分布が一様でなく、正方形の中央部は強く角の部分は弱い分布となる。この磁界分布を利用して、平面上の複数のループの接続では避けられない相互インダクタンスが負となる導体線の配置を、磁界分布の弱い箇所すなわち方形輪１３の角の部分に割り当て、最小の多層構造あるいは立体配線でもって、相互インダクタンスが正となる導体線の配置を、磁界分布の強い箇所すなわち方形輪１３の中央部に割り当てるようにする。本発明のインダクタにおいては、このようにして最小の立体配線でほぼ平面構造のインダクタのインダクタンス値の確保を図っている。
【００２２】
次に、図２に斜視図で示すように、誘電体基板１４上に形成した導体線１５により、一辺の長さがａの正方形状の方形輪１６をｎ個（この例ではｎ＝３）を互いに結合が無視できるまで離して直列に接続して配置し、これらのインダクタンスをＬとすると、全体のインダクタンス値は個々のインダクタンスのｎ倍すなわち３倍となる。
【００２３】
しかし、ｎ個の方形輪１６が同じ誘電体基板１４の一平面上にあり、かつそれぞれの方形輪１６を流れる電流の向きが同図中に矢印で示すように同じ場合は、各方形輪１６の結合は必ず相互インダクタンスが負となり、ある方形輪１６で誘起した磁束密度Ｂは他の方形輪１６で誘起した磁束密度Ｂによる交差磁束を打ち消す向きとなる。そのため、このような配置では、ｎ個の方形輪１６を直列に接続しても全体のインダクタンス値はｎＬよりも小さなものとなる。また、ｎ個の方形輪１６を直列に接続する場合は、立体配線や配線の交差なしでは相互インダクタンスが正となる電流の向きには接続することができない。
【００２４】
一方、同じように一辺の長さがａの正方形状の方形輪ｎ個が一辺の長さがｂ（ｂ＞ａ）の正方形状の誘電体基板上にあるものとすると、方形輪を形成する導体線の線径ｄがａよりも充分小さいうちは、方形輪の一辺を１／ｋにして方形輪の数をｋ２ 倍としても、基板の面積ｂ２ と個々の方形輪の張る面積の総和ｎ×（（ａ／ｋ）２ ×ｋ２ ）＝ｎａ２ との比は一定である。この状態で個々の方形輪を直列に接続しても、インダクタンス値はほぼ一定であるが、個々の方形輪について基板の周りの高さ方向に必要な空間を狭くすることができ、結果としてインダクタの厚みを薄くすることができるものとなる。
【００２５】
以上より、本発明のインダクタがその作用効果を奏するための要件としては、次の３点が挙げられる。
（１）一平面上に形成した微小な方形輪を直列接続することで、全体してのインダクタンス値を確保したままインダクタの厚みを薄くする。
【００２６】
（２）一平面上に形成された複数の方形輪と他の平面上に形成された複数の方形輪とを重ねてそれらの相互インダクタンスを利用し、その際、同一平面上の方形輪の形状と配置を、複数の方形輪同士の負の相互インダクタンスの影響を少なくするように設定する。
【００２７】
（３）一平面上に形成された複数の方形輪と他の平面上に形成された複数の方形輪とを重ねて、最小の立体配線数および配置でもって、重ねた複数の方形輪間では正の相互インダクタンスを形成するように設定する。
【００２８】
以上の要件のうち（１）については前述の通りである。要件（２）についてさらに説明する。図３に概略の原理図で示すように、誘電体基板（図示せず）のある平面上に一辺の長さがａの正方形状の導体線１７で形成された方形輪１８によりインダクタンスを構成しているとする。この方形輪１８の外側では、インダクタンスに寄与する磁界の強度は、同図中に破線で示すようにそれぞれの辺の中央近辺で最大となり、一点鎖線で示すようにそれぞれの角の部分で最小となる。この状態でこの方形輪１８の近くに電流の向きが同じ方形輪１８を持ってくると、それらの間の相互インダクタンスは負となる。
【００２９】
一方、同じ平面上でこの方形輪１８を複数個立体配線を用いずに接続すると、図４に２個を接続した場合の概略の原理図で示すように、それぞれの方形輪１９を流れる電流の向きは同図中に矢印で示すように必ず同じとなり、全体としてのインダクタンスはそれぞれの自己インダクタンスの和よりも小さいものとなる。この例では約√２倍となり、２倍とはならない。
【００３０】
これに対し、図５に概略の原理図で示すように、誘電体基板（図示せず）の平面上に形成した導体線２０により形成された一辺の長さがａの方形輪２１同士（この例では２個の方形輪２１）を、互いに結合の少ない角の部分に対角線の延長上に配置し、隣接する角部同士を切断して接続して方形輪群２２を形成することにより、上記のような相互インダクタンスによるインダクタンス値の減少を抑えることができる。
【００３１】
本発明のインダクタは、誘電体基板上にこのような配置関係でもって複数の方形輪を配置してそれらを全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成するものであり、まず、閉曲線状方形輪群を形成する方形輪を配置する基準として正方形群を設定する。この正方形群は、１辺の長さがａの正方形を、第１列にｎ１ 個（ｎ１ は自然数）を間隔ａで配置し、第１列に隣接させて第２列にｎ２ 個（ｎ２ はｎ１ −１≦ｎ２ ≦ｎ１ ＋１の自然数）を第１列と互い違いに間隔ａで配置し、以下、順次同様に第ｍ−１列に隣接させて第ｍ列（ｍは２以上の自然数）にｎｍ 個（ｎｍ はｎｍ−１ −１≦ｎｍ ≦ｎｍ−１ ＋１の自然数）を第ｍ−１列と互い違いに間隔ａで配置して、市松模様状に配置したものである。そして、複数の誘電体基板の各々にその正方形群の各正方形に沿って導体線を配設して方形輪群を形成するとともに、各方形輪の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成し、かつこの閉曲線状方形輪群の一部を切断して外部導出用の端子導体を接続し、これら複数の誘電体基板を互いの閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて端子導体同士を接続して形成するものである。
【００３２】
次に、このような閉曲線状方形輪群の例を図６〜図９により説明する。
まず、図６および図７は本発明のインダクタに係る閉曲線状方形輪群の例を示す平面図であり、それぞれ（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）はそれによる閉曲線状方形輪群の他の例を示している。
【００３３】
図６において、２３は誘電体基板であり、２４（斜線を施して示す）は一辺の長さがａの正方形、２５は正方形群、２６は導体線、２７は正方形２４に対応して形成された方形輪、２８ａおよび２８ｂは閉曲線状方形輪群、２９は端子導体である。
【００３４】
この例では、図６（ａ）に示すように、第１列から第８列（ｍ＝８）のそれぞれに４個ずつ（ｎ１ ＝ｎ２ ＝ｎ３ ＝ｎ４ ＝ｎ５ ＝ｎ６ ＝ｎ７ ＝ｎ８ ＝４）計３２個の正方形２４を互い違いに間隔ａで市松模様状に配置して正方形群２５を形成している。そして、図６（ｂ）および（ｃ）に示すように、誘電体基板２３にその正方形群２５の各正方形２４に沿って導体線２６を配設して方形輪２７群を形成するとともに、各方形輪２７の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群２８ａ・２８ｂを形成し、この閉曲線状方形輪群２８ａ・２８ｂの一部を切断して外部導出用の端子導体２９を接続している。
【００３５】
このように、閉曲線状方形輪群２８ａ・２８ｂは、それぞれの方形輪２７の隣接する正方形２４の互いの接点部分において互いに接しないように角部を丸めて導体線２６を配設して互いに分離されるか、あるいは互いの接点部分において角部を切断して、隣接する方形輪２７の対応する辺に、接続部が交差しないように接続して形成される。このような閉曲線状方形輪群２８ａ・２８ｂの配線構造には複数の可能性があり、図６（ｂ）と（ｃ）とは、それぞれ各方形輪２７の接続の仕方を異ならせて、同じ正方形群２５に基づいて異なる配線構造の閉曲線状方形輪群２８ａ・２８ｂを形成した例を示している。
【００３６】
また、図７においても同様に、３０は誘電体基板であり、３１（斜線を施して示す）は一辺の長さがａの正方形、３２は正方形群、３３は導体線、３４は正方形３１に対応して形成された方形輪、３５ａおよび３５ｂは閉曲線状方形輪群、３６は端子導体である。
【００３７】
この例では、図７（ａ）に示すように、図６（ａ）の正方形群２５とは相補の関係となるように、第１列から第８列（ｍ＝８）のそれぞれに４個ずつ（ｎ１ ＝ｎ２ ＝ｎ３ ＝ｎ４ ＝ｎ５ ＝ｎ６ ＝ｎ７ ＝ｎ８ ＝４）計３２個の正方形３１を互い違いに間隔ａで市松模様状に配置して正方形群３２を形成している。そして、図７（ｂ）および（ｃ）に示すように、誘電体基板３０にその正方形群３２の各正方形３１に沿って導体線３３を配設して方形輪３４群を形成するとともに、各方形輪３４の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群３５ａ・３５ｂを形成し、この閉曲線状方形輪群３５ａ・３５ｂの一部を切断して外部導出用の端子導体３６を接続している。図６（ａ）および（ｂ）と同様に、図７（ｂ）と（ｃ）とは、それぞれ各方形輪３４の接続の仕方を異ならせて、同じ正方形群３２に基づいて異なる配線構造の閉曲線状方形輪群３５ａ・３５ｂを形成した例を示している。
【００３８】
また、図８は本発明のインダクタに係る閉曲線状方形輪群の他の例を示す平面図であり、（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）は（ｂ）と相補の関係の閉曲線状方形輪群の例を示している。
【００３９】
図８においても図６および図７と同様に、３７および３８は誘電体基板であり、３９（斜線を施して示す）は一辺の長さがａの正方形、４０は正方形群、４１および４２は導体線、４３および４４は方形輪、４５および４６は閉曲線状方形輪群、４７および４８は端子導体である。
【００４０】
この例では、図８（ａ）に示すように、第１列から第５列（ｍ＝５）のうち第１列・第３列・第５列に４個ずつ（ｎ１ ＝ｎ３ ＝ｎ５ ＝４）、第２列・第４列に３個ずつ（ｎ２ ＝ｎ４ ＝３）の計１８個の正方形３９を互い違いに間隔ａで市松模様状に配置して正方形群４０を形成している。そして、図８（ｂ）に示すように、誘電体基板３７にその正方形群４０の各正方形３９に沿って導体線４１を配設して方形輪４３群を形成するとともに、各方形輪４３の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群４５を形成し、この閉曲線状方形輪群４５の一部を切断して外部導出用の端子導体４７を接続している。また、図８（ｃ）には、（ｂ）の閉曲線状方形輪群４５とは相補の関係となるように誘電体基板３８上に閉曲線状方形輪群４６を形成して端子導体４８を接続した例を示している。
【００４１】
さらに、図９は本発明のインダクタに係る閉曲線状方形輪群のさらに他の例を示す平面図であり、（ａ）はその基本となる正方形群の例を、（ｂ）はそれによる閉曲線状方形輪群の例を、（ｃ）は（ｂ）と相補の関係の閉曲線状方形輪群の例を示している。
【００４２】
図９においても図６〜図８と同様に、４９および５０は誘電体基板であり、５１（斜線を施して示す）は一辺の長さがａの正方形、５２は正方形群、５３および５４は導体線、５５および５６は方形輪、５７および５８は閉曲線状方形輪群、５９および６０は端子導体である。
【００４３】
この例では、図９（ａ）に示すように、第１列から第４列（ｍ＝４）に、第１列に４個（ｎ１ ＝４）、第２列に３個（ｎ２ ＝３）、第３列に２個（ｎ３ ＝２）、第４列に１個（ｎ４ ＝１）の正方形５１を互い違いに間隔ａで市松模様状に配置して、逆ピラミッド型の正方形群５２を形成している。そして、図９（ｂ）に示すように、誘電体基板４９にその正方形群５２の各正方形５１に沿って導体線５３を配設して方形輪５５群を形成するとともに、各方形輪５５の隣接する角部の少なくとも一方を切断し、この切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群５７を形成し、この閉曲線状方形輪群５７の一部を切断して外部導出用の端子導体５９を接続している。また、図９（ｃ）には、（ｂ）の閉曲線状方形輪群５７とは相補の関係となるように誘電体基板５０に閉曲線状方形輪群５８を形成して端子導体６０を接続した例を示しており、この例の場合は第１列に３個、第２列に２個、第３列に１個の方形輪５６を配置して閉曲線状方形輪群５８を形成している。
【００４４】
そして、本発明のインダクタは、このようにして閉曲線状方形輪群が形成された複数の誘電体基板を互いの閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて端子導体同士を接続しているものである。
【００４５】
このように上下に重ねて端子導体同士を接続した例を図１０に分解斜視図で、また、そのようにして形成した本発明のインダクタの例を図１１に斜視図で示す。図１０および図１１の例は図６（ｂ）に示した誘電体基板２３と図７（ｂ）に示した誘電体基板３０とを上下に重ねて接続した例を示しており、図１０ではその端子導体２９・３６付近の部分を示している。
【００４６】
図１０に示すように、端子導体２９が接続された閉曲線状方形輪群２８ａが形成された誘電体基板２３と、端子導体３６が接続された閉曲線状方形輪群３５ａが形成された誘電体基板３０とを２点鎖線で示すように上下に重ねて、端子導体２９の一方と端子導体３６の一方とを閉曲線状方形輪群２８ａ・３５ａの各方形輪２７・３４同士の相互インダクタンスが正となるように、すなわちこの場合は各方形輪２７・３４同士が相補の関係となるように上下で互い違いに配置されるように重ねるとともに、上下で重なり合う各方形輪２７・３４の導体線２６・３３のうち図３に示した各辺の中央近辺で最大となるインダクタンスに寄与する磁界の強度が互いに強め合うようにそれらの辺を流れる電流Ｉの向きが同図中に矢印で示すように同じとなるように、接続する。
【００４７】
なお、端子導体２９・３６としては、外部の電気回路・電子回路と電気的に接続するためのものとして、リード線やボンディングワイヤ等の導体線を用いても、電極端子を取着もしくは圧接しても、あるいは誘電体基板２３・３０の内部に配設したビア導体やスルーホール導体等の貫通導体を用いてもよく、仕様に応じて適当な電気的接続用の導体を用いればよい。
【００４８】
また、このような端子導体２９・３６と閉曲線状方形輪群２８ａ・３５ａを形成する導体線２６・３３との接続、ならびに端子導体２９・３６間の接続は、エアブリッジと言われる立体配線構造を用いて、例えば誘電体基板２３・３０の表面を迂回させた接続用導体等により接続してもよく、絶縁層を介在させた積層構造により立体的に、例えば誘電体基板２３中に形成したビア導体等の貫通導体によって接続してもよく、このインダクタが誘電体基板の内部に形成される場合には通常の多層配線基板において行なわれるようにスルーホール導体やビア導体等の貫通導体と他の誘電体層上に形成された導体層とにより立体的に接続してもよい。
【００４９】
これにより、図１１に示すように、誘電体基板２３に形成された閉曲線状方形輪群２８ａと誘電体基板３０に形成された閉曲線状方形輪群３５ａとが、方形輪２７・３４の一辺の長さａに比べて非常に小さい距離である誘電体基板２３の厚みｄの間隔をもって、各方形輪２７・３４間の相互インダクタンスが正となるように上下に配置されて接続されて、本発明のインダクタンスが形成される。
【００５０】
なお、この図１０および図１１に示した例では、上下の閉曲線状方形輪群が互いに相補の関係にあるものを重ねたが、これら上下の閉曲線状方形輪群は、前述のように上下で重なり合う各方形輪の導体線の各辺の中央近辺で最大となるインダクタンスに寄与する磁界の強度が互いに強め合うようにそれらの辺を流れる電流Ｉの向きが同じとなるように、同じ形状の閉曲線状方形輪群であってもよい。この場合は、上下に同形状のループインダクタを重ねて複数巻きのインダクタを構成してそれらループインダクタ間の相互インダクタンスを利用するものとなって、同様に大きなインダクタンス値を得ることができる。
【００５１】
本発明のインダクタンスにおいて誘電体基板上に形成される導体線は、所望の厚みおよび線幅で誘電体基板の所定の同一面上に厚膜印刷技術や薄膜形成技術等の適当な技術を用いて容易に形成して配設することができる。
【００５２】
そして、このような導体線でもって上記の所定の条件を満たす正方形群の各正方形に沿って方形輪を形成し閉曲線状方形輪群を形成することにより、各方形輪として厚みを抑えた自己インダクタンスを形成するとともに相互インダクタンスにも寄与するループインダクタの部分を誘電体基板上に効率良く配置させることができ、それによって所望の高いインダクタンス値を容易に実現することができる。
【００５３】
以上の例では正方形の平板状の誘電体基板を用いた例を示しているが、誘電体基板には多層回路基板の表面や内部の誘電体層等の種々の誘電体を用いることができ、その面の形状も平坦面のみならず凹凸等の種々の曲面であってもよい。
【００５４】
また、本発明のインダクタによれば、上記の条件▲１▼を基本として条件▲２▼を適用することにより、誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００５５】
さらに、本発明のインダクタによれば、誘電体基板の表面または内部の同一面上でインダクタンス形成用の複数の閉曲線状方形輪群を形成し、上下に重ねた閉曲線状方形輪群の各々にその一部を切断して接続した端子導体同士を接続して１本の導体線によるインダクタとなるように構成されていることから、これら各導体線および端子導体を厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかもほぼ２次元的な形状で、より次元の高い形状のインダクタと同等以上の高いインダクタンス値を実現することができる。
【００５６】
また、本発明のインダクタのインダクタンス値は導体線の幅あるいは太さならびに誘電体基板の厚みによる上下の閉曲線状方形輪群同士の間隔ｄの大きさを変えることによっても変化させることができ、インダクタの厚みやＱ値とのトレードオフでインダクタンス値を調整して所望のインダクタンス値のインダクタを得ることができる。
【００５７】
本発明は以上の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、方形輪が一部欠落しても本発明の主旨とする接続がなされていればよい。
【００５８】
【発明の効果】
以上のような本発明のインダクタによれば、複数の誘電体基板の各々に上記条件▲１▼または▲２▼を満たす正方形群に基づいて所定の閉曲線状方形輪群を形成し、これらを上下の閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて接続したことから、厚みを抑えた自己インダクタンスによるインダクタおよび相互インダクタンスを有効に利用できる形状のインダクタを形成することができ、それにより相互インダクタンスによる高いインダクタンス値を有する薄いインダクタを実現できるものとなる。
【００５９】
また、本発明のインダクタによれば、上記の条件▲１▼を基本として条件▲２▼を適用することにより、誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００６０】
さらに、本発明のインダクタによれば、誘電体基板に所定の形状に配設した導体線により形成された閉曲線状方形輪群およびそれに接続された端子導体により構成されていることから、これら各導体線および端子導体は厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかも厚み方向には誘電体基板の厚み程度を必要とするのみのほぼ２次元的な形状で、従来の２次元的な形状のインダクタはもとより、より次元の高い形状のインダクタと同等以上の大きなインダクタンス値を実現することができる。
【００６１】
以上により、本発明によれば、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した２次元的な形状でありながら、従来の２次元な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することができた。
【図面の簡単な説明】
【図１】本発明のインダクタを説明するための概略の原理図である。
【図２】本発明のインダクタを説明するための斜視図である。
【図３】本発明のインダクタを説明するための概略の原理図である。
【図４】本発明のインダクタを説明するための概略の原理図である。
【図５】本発明のインダクタを説明するための概略の原理図である。
【図６】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）はそれによる閉曲線状方形輪群の他の例を示す平面図である。
【図７】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）はそれによる閉曲線状方形輪群の他の例を示す平面図である。
【図８】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）は（ｂ）と相補の関係にある閉曲線状方形輪群の例を示す平面図である。
【図９】（ａ）は本発明のインダクタに係る正方形群の例を示す平面図、（ｂ）はそれによる閉曲線状方形輪群の例を示す平面図、（ｃ）は（ｂ）と相補の関係にある閉曲線状方形輪群の例を示す平面図である。
【図１０】本発明のインダクタにおいて誘電体基板を上下に重ねて端子導体同士を接続した例を示す分解斜視図である。
【図１１】本発明のインダクタの例を示す斜視図である。
【図１２】インダクタを説明するための概略の原理図である。
【図１３】インダクタを説明するための概略の原理図である。
【図１４】ミアンダ型インダクタの概略構成を示す斜視図である。
【図１５】マイクロストリップ線路の一端を短縮したインダクタの概略構成を示す斜視図である。
【図１６】スパイラルインダクタの概略構成を示す斜視図である。
【図１７】相互インダクタンスを利用する従来のインダクタンスの例の概略構成を示す斜視図である。
【図１８】相互インダクタンスを利用する従来のインダクタンスの例を示す概略の原理図である。
【符号の説明】
２４、３１、３９、５１・・・・・・・・・・・・・・・・・正方形
２５、３２、４０、５２・・・・・・・・・・・・・・・・・正方形群
２３、３０、３７、３８、４９、５０・・・・・・・・・・・・・誘電体基板
１２、１７、２０、２６、３３、４１、４２、５３、５４・・・・・・・導体線
１３、１８、１９、２１、２７、３４、４３、４４、５５、５６・・・・・方形輪
２２、２８ａ、２８ｂ、３５ａ、３５ｂ、４５、４６、５７、５８・・・閉曲線状方形輪群
２９、３６、４７、４８、５９、６０・・・・・・・・・・・・・端子導体
Claims (1)
- 複数の誘電体基板の各々に下記条件▲１▼または▲２▼を満たす正方形群の各正方形に沿って導体線を配設して方形輪群を形成するとともに、各方形輪の隣接する角部の少なくとも一方を切断し、該切断した隣接する角部同士を全体が閉曲線を形成するように接続して閉曲線状方形輪群を形成し、かつ該閉曲線状方形輪群の一部を切断して外部導出用の端子導体を接続し、これら複数の誘電体基板を前記閉曲線状方形輪群の各方形輪同士の相互インダクタンスが正となるように上下に重ねて前記端子導体同士を接続して成ることを特徴とするインダクタ。
▲１▼ １辺の長さがａの正方形を、第１列にｎ１ 個（ｎ１ は自然数）を間隔ａで配置し、第１列に隣接させて第２列にｎ２ 個（ｎ２ はｎ１ −１≦ｎ２ ≦ｎ１ ＋１の自然数）を第１列と互い違いに間隔ａで配置し、以下、順次同様に第ｍ−１列に隣接させて第ｍ列（ｍは２以上の自然数）にｎｍ 個（ｎｍ はｎｍ−１ −１≦ｎｍ ≦ｎｍ−１ ＋１の自然数）を第ｍ−１列と互い違いに間隔ａで配置して、市
松模様状に配置した正方形群である。
▲２▼ 市松模様状の正方形群の少なくとも一部を縮小または拡大して、平面状また
は曲面上に変形させて配置した正方形群である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08519998A JP3566538B2 (ja) | 1998-03-31 | 1998-03-31 | インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08519998A JP3566538B2 (ja) | 1998-03-31 | 1998-03-31 | インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11283832A JPH11283832A (ja) | 1999-10-15 |
| JP3566538B2 true JP3566538B2 (ja) | 2004-09-15 |
Family
ID=13851971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08519998A Expired - Fee Related JP3566538B2 (ja) | 1998-03-31 | 1998-03-31 | インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566538B2 (ja) |
-
1998
- 1998-03-31 JP JP08519998A patent/JP3566538B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11283832A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7277002B2 (en) | Electronic transformer/inductor devices and methods for making same | |
| US6903938B2 (en) | Printed circuit board | |
| US6188565B1 (en) | Multilayer capacitor | |
| US6590486B2 (en) | Multilayer inductor | |
| US8973252B2 (en) | Folded planar Litz wire and method of making same | |
| GB2398169A (en) | An electrical component structure | |
| US20020105052A1 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JPH0413212A (ja) | 薄膜磁気ヘッド | |
| JP3057203B2 (ja) | プリントコイル形トランス | |
| JP3566538B2 (ja) | インダクタ | |
| JPH0622173B2 (ja) | ソフトフェライトを使用する集積キャパシタを備えた変成器／インダクタ | |
| JPH08264320A (ja) | チップインダクタ・アレイ | |
| JP3089832B2 (ja) | 複合インダクタ部品 | |
| JP3591809B2 (ja) | インダクタ | |
| JPS62176111A (ja) | 高周波トランス | |
| JP3329487B2 (ja) | 複合インダクタ部品 | |
| JP3591806B2 (ja) | インダクタ | |
| JP2004311830A (ja) | 積層型コモンモードチョークコイル及びその製造方法 | |
| WO2023145106A1 (ja) | コイル部品及びこれを備える回路基板 | |
| JP4560848B2 (ja) | インダクタアレイ | |
| JPH047810A (ja) | 積層インダクタ | |
| JPH02143406A (ja) | 積層型インダクター | |
| JP3084503B2 (ja) | 薄膜インダクタ | |
| JPH05326272A (ja) | 複合インダクタ部品 | |
| JPH04294508A (ja) | シートコイル積層或いは積装品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |