JP3566239B2 - Chip spacer and manufacturing method thereof - Google Patents
Chip spacer and manufacturing method thereof Download PDFInfo
- Publication number
- JP3566239B2 JP3566239B2 JP2001252060A JP2001252060A JP3566239B2 JP 3566239 B2 JP3566239 B2 JP 3566239B2 JP 2001252060 A JP2001252060 A JP 2001252060A JP 2001252060 A JP2001252060 A JP 2001252060A JP 3566239 B2 JP3566239 B2 JP 3566239B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- base material
- chip
- projection
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、チップスペーサ及びその製造方法に関するものである。
【0002】
【従来の技術】
本出願人は、嘗て、TAB(テープオートメーテットボンディング)用キャリアテープをリールに巻回保持する場合に好適に使用できるTAB用スペーサテープを提案している(特公平8−1916号公報参照)。
TAB用キャリアテープは、フレキシブルな材料によって形成されたテープ状のキャリアテープ本体(以下、「フレキシブル基材」と言う)に対し、その長手方向に沿ってLSI等の半導体チップを所定間隔で配置し、個々の半導体チップまわりに設けたテストパッドに対してインナーリード及びアウターリードをボンディングさせたものである。
【0003】
なお、このようなTAB用キャリアテープと原理的によく似たもの(形状は別異)に、COF(チップONフレキシブルプリントサーキット)等があり、本件出願はこのCOF等に対しても適用できるので、本明細書では、以下これらを総じて「チップ搬送体」と言うこととする。
この種のチップ搬送体は、上記したようなリールへの巻回時などに重合状態にされるが、この重合をチップ搬送体単独で直接的に行ってしまうと半導体チップ同士が当接しあうことになり、半導体チップ自体の損傷や、テストパッド、インナーリード、アウターリード等のボンディング部が損傷するおそれがある。
【0004】
そこで、このような不都合を避けるために、上記したTAB用スペーサテープをチップ搬送体の相互重合間へ挟み込んで、半導体チップ同士の当接を防止するというものであった。
ところで、このTAB用スペーサテープは、樹脂製のテープ本体に対してスペーサ用の突起をインジェクション成形によって一体に設けたものである。すなわち、このインジェクション成形は、テープ本体の幅方向両側に、テープ本体の長手方向に沿って一定間隔で予め孔を列設しておき、これらの各孔を目掛けてスペーサ用突起の材料となる樹脂を個々に噴射することで、孔を介してテープ本体の表裏両面へスペーサ用突起を付着形成させるというものであった。
【0005】
【発明が解決しようとする課題】
上記したようにインジェクション成形を行うには、テープ本体へ予め孔を形成しておかなければならない。これは、テープ本体に対するスペーサ用突起の固着力を確保するためである。しかし、これに伴い、孔あけの工程が面倒となることは言うまでもなく、また1回1回のインジェクションをこれらの孔の位置付けに正確に一致させながら進めなければならないということや、更には1回1回のインジェクションによって噴出される樹脂量を正確に制御しなければならないというようなことがあった。
【0006】
従って、これらのことがネックとなり、TAB用スペーサテープの製造効率を高めることが困難になっていた。
のみならず、上記のような製造手順が技術的背景としてあるために、例えばテープ本体に対してスペーサ用突起を列設するピッチを異ならせたり、或いはテープ本体の片面にだけスペーサ用突起を設けたりするといったことに対しては、柔軟な対応が採りにくいということがあった。
本発明は、上記事情に鑑みてなされたものであって、TAB用スペーサテープをはじめとする各種のチップスペーサ(COF等にも適用できるもの)として、製造の容易化をはかってその製造効率を高めることができ、また製造コストを低廉化できるものとし、更に種々の設計変更にも柔軟に対応できるようにしたチップスペーサ及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成するために、本発明は次の手段を講じた。
即ち、本発明に係るチップスペーサは、TABやCOF等に対して適用できるものであって、上記したチップ搬送体(半導体チップをフレキシブル基材に所定配置で保持させたもの)を相互に重合させるときに、その重合間に介在させて使用するものである。
そして、このチップスペーサは、フレキシブルなベース材と、このベース材の少なくとも一方面に突設されたスペーサ用突起とを有している。
【0008】
ベース材は、従来のTAB用スペーサテープで言えばテープ本体に相当するものである。
このベース材に対し、スペーサ用突起は、チップ搬送体の半導体チップに干渉しない位置付けとされ、且つこの半導体チップを越えた突出量を有したものとされている。
そして本発明では、ベース材とスペーサ用突起とがそれぞれ各別に製作されたうえで、互いに固着されたものとなっている。
【0009】
このように、スペーサ用突起をベース材とは別に製作して、互いに固着する構造としておけば、ベース材に対してわざわざ孔を列設する必要はなくなる。そのため、ベース材に対するスペーサ用突起の位置付けは、孔位置による拘束を何ら受けるものではなく、任意となる。
このような構成のチップスペーサであれば、例えば、スペーサ用突起をベース材の片面にのみ設けるようにすることや、ベース材の両面間で位置付けを不一致とさるようにすることも簡単にできることになる。
【0010】
そして、上記説明から自明なように、本発明に係るチップスペーサの製造方法では、ベース材とスペーサ用突起とを予め各別に製作し、これら両者を互いに固着するという手順を採るものである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を、図面に基づき説明する。
図3乃至図5は、本発明に係るチップスペーサ1の第1実施形態を示している。また図1及び図2は、このチップスペーサ1の製造方法における一工程を示している。
このチップスペーサ1は、ベース材2と、このベース材2に設けられたスペーサ用突起3とを有している。
【0012】
図5に示すように、この第1実施形態のチップスペーサ1は、チップ搬送体5がTAB用キャリアテープの場合であり、且つこのチップ搬送体5をリール6に巻回保持する場合に使用するものとされている。
従って、図3から明らかなように、ベース材2はチップ搬送体5のフレキシブル基材7と同じくテープ状に形成されている。また、スペーサ用突起3はベース材2の幅方向両側に設けられており、且つ当該ベース材2の長手方向に沿って一定間隔で列設されている。
【0013】
更に、スペーサ用突起3はベース材2の表裏両面で突出しており、この表裏両面間でスペーサ用突起3の配置は、チップ搬送体5の長手方向及び幅方向の双方で一致したものとなっている。
ベース材2とスペーサ用突起3とは、それぞれ別々の独立した製作工程を経て製作される。
ここにおいて、ベース材2の幅寸法はチップ搬送体5の幅寸法と略同じに形成されている(図5参照)。そして、このベース材2(スペーサ用突起3を設ける前の段階にあるもの)には、スペーサ用突起3を設ける予定位置へ孔を設けておく必要はないものとされている。
【0014】
このベース材2は、ポリエチレンテレフタレート、ポリエステルイミド、ポリイミド等のフレキシブル性を有する合成樹脂により形成されている。勿論、その他の樹脂材を用いて形成することもできる。
これに対し、各スペーサ用突起3におけるその高さ寸法は、少なくともチップ搬送体5の表裏面上で半導体チップ8が膨出している肉厚寸法を超えた突出量となるように形成されている。
なお、ベース材2の長手方向に沿ったスペーサ用突起3の突端平面大きさM(図4参照)は、ベース材2の長手方向におけるスペーサ用突起3の相互間隔(隙間)Lよりも大きくなるように形成しておけばよい(特公平8−1916号公報参照)。
【0015】
このようなスペーサ用突起3の形状や形成材料、更にはその製作方法は何ら限定されるものではない。
例えば、スペーサ用突起3の形状としては、側面視形状を台形状、三角形状、半円状、角形状等とすればよく、また平面視形状も円形状や角形状等とすればよい。また、このスペーサ用突起3は、中実構造としても、中空構造としてもよい。
またスペーサ用突起3の製作方法としては、インジェクション(絞り出し的なものや滴下的なものを含む)をはじめとして、棒状成形品からの切り出しなど、種々の造粒方法によって小球化させればよいものである。
【0016】
スペーサ用突起3の形成材料としては、ポリプロピレン、ポリアセタール、ポリエチレン等の耐熱性及び耐薬品性を有する合成樹脂を使用することができる。勿論、その他の樹脂材を用いて形成することもできる。
このようにして各別に製作されるベース材2とスペーサ用突起3とを互いに固着する方法としては、接着剤や有機溶剤を用いた接着、超音波接着、加熱融着(溶着)などを行えばよい。
ベース材2の幅方向に対するスペーサ用突起3の相互間ピッチW(図5参照)は、チップ搬送体5に設けられた半導体チップ8と、この半導体チップ8のまわりにインナーリード及びアウターリードのボンディング部9を介して設けられたテストパッド10群とを跨ぐ寸法に保持されている。
【0017】
ベース材2とスペーサ用突起3とを互いに固着してできたチップスペーサ1は、チップ搬送体5(TAB用キャリアテープ)をリール6に巻回保持する場合に、チップ搬送体5の重合間に挟み込み、半導体チップ8同士が当接するのを防止させるようにして使用する。
図6は、本発明に係るチップスペーサ1の第2実施形態を示している。
この第2実施形態のチップスペーサ1が上記した第1実施形態と異なるところは、ベース材2に対してその片面にのみスペーサ用突起3が設けられている点にある。
【0018】
上記したように、本発明の製造方法ではベース材2に対してスペーサ用突起3を設けるための孔を形成させているものではないので、この第2実施形態のようなスペーサ用突起3の設けかたをすることも簡単に対応できるものである。
なお、その他の構成及び作用効果は、第1実施形態と略同様であるので、ここでの詳説は省略する。
図7は、本発明に係るチップスペーサ1の第3実施形態を示している。
この第3実施形態では、第1実施形態の場合と同様に、ベース材2に対してその表裏両面にスペーサ用突起3が設けられている。ただし、ベース材2の表裏面間でのスペーサ用突起3の位置付けは半ピッチ分だけずれたものとなっている。
【0019】
なお、その他の構成及び作用効果は、第1実施形態と略同様であるので、ここでの詳説は省略する。
以上、第1実施形態乃至第3実施形態を説明してきたところから明らかなように、本発明ではベース材2とスペーサ用突起3とを各別に製作してから、これら両者を互いに固着する構造及び製造方法であるので、スペーサ用突起3の位置付けは任意に変更できるものである。
従って、上記した各実施形態以外にも、例えばベース材2の幅方向一方側だけにスペーサ用突起3を設けるようなことや、ベース材2の長手方向途中でスペーサ用突起3の配置ピッチを異ならせるようなこと、更にはスペーサ用突起3を全体としてランダム配置にすることなども可能となる。
【0020】
本発明は、上記以外にも、更に実施の形態に応じて適宜変更可能である。
例えば、ベース材2はテープ状に形成することが限定されるものではない。
【0021】
【発明の効果】
以上の説明から明らかなように、本発明に係るチップスペーサ及びその製造方法では、製造が容易で製造効率が高められ、また製造コストが低廉化される。また、種々の設計変更にも柔軟に対応できるものである。
【図面の簡単な説明】
【図1】本発明に係るチップスペーサの製造方法における一工程を示した側面図である。
【図2】図1に続く工程手順を示した側面図である。
【図3】本発明に係るチップスペーサの第1実施形態を示した斜視図である。
【図4】図3に対応する側面図である。
【図5】第1実施形態のチップスペーサにおける使用状態を示した正面断面図である。
【図6】本発明に係るチップスペーサの第2実施形態を示した側面図である。
【図7】本発明に係るチップスペーサの第3実施形態を示した側面図である。
【符号の説明】
1 チップスペーサ
2 ベース材
3 スペーサ用突起。
5 チップ搬送体
7 フレキシブル基材
8 半導体チップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chip spacer and a method for manufacturing the same.
[0002]
[Prior art]
The present applicant has previously proposed a TAB (Tape Automated Bonding) carrier tape that can be suitably used when the carrier tape is wound around a reel (see Japanese Patent Publication No. 8-1916).
The carrier tape for TAB is such that semiconductor chips such as LSIs are arranged at predetermined intervals along a longitudinal direction of a tape-shaped carrier tape body (hereinafter, referred to as “flexible base material”) formed of a flexible material. The inner leads and the outer leads are bonded to test pads provided around individual semiconductor chips.
[0003]
Note that there is a COF (chip-on flexible print circuit) or the like similar in principle (different in shape) to such a TAB carrier tape, and the present application can be applied to this COF and the like. In the present specification, these are hereinafter collectively referred to as a “chip carrier”.
This type of chip carrier is superimposed when wound onto a reel as described above, but if this polymerization is performed directly by the chip carrier alone, the semiconductor chips may come into contact with each other. Therefore, there is a possibility that the semiconductor chip itself may be damaged and the bonding portions such as the test pads, the inner leads, and the outer leads may be damaged.
[0004]
Therefore, in order to avoid such inconveniences, the TAB spacer tape described above is sandwiched between the overlapping portions of the chip carrier to prevent the semiconductor chips from abutting each other.
By the way, this TAB spacer tape has a protrusion for spacer provided integrally with a resin tape main body by injection molding. That is, in this injection molding, holes are previously arranged in rows at both sides in the width direction of the tape main body at regular intervals along the longitudinal direction of the tape main body. By injecting the resin individually, spacer projections are attached to the front and back surfaces of the tape body through the holes.
[0005]
[Problems to be solved by the invention]
In order to perform the injection molding as described above, a hole must be formed in the tape body in advance. This is to secure the fixing force of the spacer projection to the tape body. However, it goes without saying that the drilling process is complicated, and that each injection must be performed while precisely matching the positions of these holes. In some cases, it was necessary to accurately control the amount of resin injected by one injection.
[0006]
Therefore, these have become bottlenecks, and it has been difficult to increase the manufacturing efficiency of the TAB spacer tape.
Not only that, since the manufacturing procedure as described above is a technical background, for example, the pitch for arranging spacer projections on the tape body is different, or spacer projections are provided only on one surface of the tape body. It was difficult to respond flexibly to such situations.
The present invention has been made in view of the above circumstances, and has various chip spacers (which can also be applied to COF and the like) including a TAB spacer tape. It is an object of the present invention to provide a chip spacer and a method of manufacturing the same, which can increase the manufacturing cost and reduce the manufacturing cost, and can flexibly cope with various design changes.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has taken the following measures.
That is, the chip spacer according to the present invention is applicable to TAB, COF, and the like, and causes the above-described chip carriers (ones in which semiconductor chips are held in a predetermined position on a flexible base material) to be superimposed on each other. Sometimes, it is used interposed between the polymerizations.
The chip spacer has a flexible base material and a spacer projection protruding from at least one surface of the base material.
[0008]
The base material corresponds to a tape main body in a conventional TAB spacer tape.
The spacer projection is positioned so as not to interfere with the semiconductor chip of the chip carrier with respect to the base material, and has a projection amount exceeding the semiconductor chip.
In the present invention, the base material and the spacer projection are separately manufactured and then fixed to each other.
[0009]
In this way, if the spacer projections are manufactured separately from the base material and are fixed to each other, there is no need to arrange the holes in the base material. For this reason, the positioning of the spacer projection with respect to the base material is not restricted by the hole position at all, and is arbitrary.
With a chip spacer having such a configuration, for example, it is possible to easily provide a spacer projection on only one surface of the base material, or to make the positioning mismatch between both surfaces of the base material. Become.
[0010]
As is clear from the above description, the method of manufacturing a chip spacer according to the present invention employs a procedure in which a base material and a spacer projection are separately manufactured in advance, and these are fixed to each other.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
3 to 5 show a first embodiment of the
The
[0012]
As shown in FIG. 5, the
Therefore, as is clear from FIG. 3, the
[0013]
Further, the
The
Here, the width of the
[0014]
The
On the other hand, the height dimension of each
The planar size M (see FIG. 4) of the protruding end of the
[0015]
The shape and the forming material of such a
For example, the shape of the
In addition, as a method of manufacturing the
[0016]
As a material for forming the
As a method of fixing the
The pitch W between the
[0017]
The
FIG. 6 shows a second embodiment of the
The difference between the
[0018]
As described above, in the manufacturing method of the present invention, since the holes for providing the
Note that the other configuration, operation, and effect are substantially the same as those of the first embodiment, and a detailed description thereof will be omitted.
FIG. 7 shows a third embodiment of the
In the third embodiment, as in the first embodiment,
[0019]
Note that the other configuration, operation, and effect are substantially the same as those of the first embodiment, and a detailed description thereof will be omitted.
As is clear from the above description of the first to third embodiments, in the present invention, the
Therefore, in addition to the above embodiments, for example, if the
[0020]
In addition to the above, the present invention can be appropriately modified according to the embodiment.
For example, it is not limited that the
[0021]
【The invention's effect】
As is clear from the above description, in the chip spacer and the method of manufacturing the same according to the present invention, the manufacturing is easy, the manufacturing efficiency is increased, and the manufacturing cost is reduced. Further, it is possible to flexibly cope with various design changes.
[Brief description of the drawings]
FIG. 1 is a side view showing one step in a method for manufacturing a chip spacer according to the present invention.
FIG. 2 is a side view showing a process procedure following FIG. 1;
FIG. 3 is a perspective view showing a first embodiment of a chip spacer according to the present invention.
FIG. 4 is a side view corresponding to FIG.
FIG. 5 is a front sectional view showing a use state of the chip spacer of the first embodiment.
FIG. 6 is a side view showing a second embodiment of the chip spacer according to the present invention.
FIG. 7 is a side view showing a third embodiment of the chip spacer according to the present invention.
[Explanation of symbols]
1
5
Claims (4)
フレキシブルなベース材(2)と該ベース材(2)の少なくとも一方面に突設されたスペーサ用突起(3)とを有し、複数のスペーサ突起(3)が、ベース材(2)に対して互いに間隔をおいて長手方向に列状に設けられ、各スペーサ用突起(3)は、ベース材(2)側の基端平面とチップ搬送体(5)側の突端平面とを有すると共に、基端平面が大で突端平面が小になるように、基端平面側から突端平面側に向けて徐々に細くなる先細り状とされ、ベース材(2)に対してスペーサ用突起(3)が前記チップ搬送体(5)の半導体チップ(8)に干渉しない配置で且つ当該半導体チップ(8)の肉厚を越えた突出量とされているチップスペーサにおいて、
前記ベース材(2)とスペーサ用突起(3)とが各別に製作されたうえで互いに固着されていて、前記先細り状のスペーサ用突起(3)の基端平面側がベース材(2)に重合され、スペーサ用突起(3)は、前記重合された基端平面側でベース材(2)に固着されていることを特徴とするチップスペーサ。A chip spacer used when the chip carriers (5) each having a semiconductor chip (8) held in a predetermined arrangement on a flexible base material are superimposed on each other and interposed between the superposition of the chip carriers (5). hand,
It has a flexible base material (2) and a spacer projection (3) protruding from at least one surface of the base material (2), and the plurality of spacer projections (3) are arranged with respect to the base material (2). The spacer projections (3) have a base plane on the base material (2) side and a protruding end plane on the chip carrier (5) side. The base surface is tapered so that the base plane is large and the head end plane is small, and the spacer projection (3) is gradually tapered from the base plane side to the head end plane side. In a chip spacer arranged so as not to interfere with the semiconductor chip (8) of the chip carrier (5) and having a projection amount exceeding the thickness of the semiconductor chip (8) ,
The base material (2) and the spacer projection (3) are separately manufactured and then fixed to each other , and the base plane side of the tapered spacer projection (3) overlaps with the base material (2). A chip spacer , wherein the spacer projection (3) is fixed to the base material (2) on the side of the superposed base end plane .
前記ベース材(2)と先細り状のスペーサ用突起(3)とを予め各別に製作しておき、しかる後、ベース材(2)に対して、上記チップ搬送体(5)の半導体チップ(8)とは干渉しない位置へ、該半導体チップ(8)の肉厚を越える突出量とさせつつスペーサ用突起(3)をその基端平面側で重合固着することを特徴とするチップスペーサの製造方法。 It is a manufacturing method of the chip spacer of Claim 1, Comprising:
The base material (2) and the tapered spacer projection (3) are separately manufactured in advance, and thereafter, the semiconductor chip (8) of the chip carrier (5) is placed on the base material (2). ) to a position which does not interfere, producing the chips spacer characterized that you polymerized fixed thickness protrusion amount and are allowed while projecting spacers exceeding the (3) in its base plane side of the semiconductor chip (8) Method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252060A JP3566239B2 (en) | 2001-08-22 | 2001-08-22 | Chip spacer and manufacturing method thereof |
TW92101658A TWI258825B (en) | 2001-08-22 | 2003-01-27 | Spacer for semiconductor chip carrier and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252060A JP3566239B2 (en) | 2001-08-22 | 2001-08-22 | Chip spacer and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068802A JP2003068802A (en) | 2003-03-07 |
JP3566239B2 true JP3566239B2 (en) | 2004-09-15 |
Family
ID=19080601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252060A Expired - Fee Related JP3566239B2 (en) | 2001-08-22 | 2001-08-22 | Chip spacer and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3566239B2 (en) |
TW (1) | TWI258825B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034618A (en) * | 2006-07-28 | 2008-02-14 | Atect Corp | Manufacturing method of spacer tape, and spacer tape manufactured by the manufacturing method |
JP2009130268A (en) * | 2007-11-27 | 2009-06-11 | Sumitomo Metal Mining Co Ltd | Emboss spacer and method of manufacturing the same |
JP7066998B2 (en) * | 2017-08-23 | 2022-05-16 | デクセリアルズ株式会社 | Spacer-containing tape |
JP7260829B2 (en) * | 2017-08-23 | 2023-04-19 | デクセリアルズ株式会社 | spacer containing tape |
CN112018046A (en) * | 2020-07-16 | 2020-12-01 | 苏州凯萨特电子科技有限公司 | Antistatic PET biconvex spacer tape with high structural strength |
-
2001
- 2001-08-22 JP JP2001252060A patent/JP3566239B2/en not_active Expired - Fee Related
-
2003
- 2003-01-27 TW TW92101658A patent/TWI258825B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200414378A (en) | 2004-08-01 |
JP2003068802A (en) | 2003-03-07 |
TWI258825B (en) | 2006-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100499899B1 (en) | Method for manufacturing semiconductor device | |
JP3566239B2 (en) | Chip spacer and manufacturing method thereof | |
JP2010152662A (en) | Rfid tag, and method of manufacturing the same | |
JPH0370150A (en) | Manufacture of carrier tape and semiconductor device wherein this is used | |
TWI730342B (en) | Carrier tape system for semiconductor device and method for removing semiconductor devices from pocket of carrier tape | |
KR100595059B1 (en) | Spacer film for chip sending amasser | |
KR100326957B1 (en) | Semiconductor device and equipment for manufacturing the same as well as method of fabricating the same | |
JP2003197689A (en) | Emboss spacer tape and method for manufacturing the same | |
JPH07249654A (en) | Semiconductor device and its packaging method | |
JPH02159741A (en) | Embossed spacer type | |
JP2848365B2 (en) | Tape carrier package tape | |
JPH05326621A (en) | Tab film and semiconductor device employing the tab film | |
JPH081916B2 (en) | Spacer tape for TAB | |
JP2006173395A (en) | Spacer tape | |
KR100780463B1 (en) | Space sheet | |
JP3158480B2 (en) | Tape carrier mounting method and liquid crystal display device manufacturing method | |
CN115274596A (en) | Chip package, manufacturing method thereof and electronic device | |
JPH0637241A (en) | Semiconductor device and manufacture thereof | |
JPH02263444A (en) | Carrier tape | |
JPH02206140A (en) | Embossed spacer film for film carrier use | |
JP2976316B2 (en) | Spacer tape, semiconductor element storage method and manufacturing method | |
JPH02156661A (en) | Lead frame | |
JPH02187046A (en) | Junction pad of semiconductor element | |
JPH01198041A (en) | Carrier tape | |
JPH07249659A (en) | Film carrier and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3566239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |