JPH02156661A - Lead frame - Google Patents

Lead frame

Info

Publication number
JPH02156661A
JPH02156661A JP31161088A JP31161088A JPH02156661A JP H02156661 A JPH02156661 A JP H02156661A JP 31161088 A JP31161088 A JP 31161088A JP 31161088 A JP31161088 A JP 31161088A JP H02156661 A JPH02156661 A JP H02156661A
Authority
JP
Japan
Prior art keywords
lead
lead frame
leads
frame
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31161088A
Other languages
Japanese (ja)
Inventor
Atsuo Noukuma
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP31161088A priority Critical patent/JPH02156661A/en
Publication of JPH02156661A publication Critical patent/JPH02156661A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PURPOSE:To prevent leads from being short-circuited mutually and to prevent bonding wires from being short-circuited by a method wherein, when a plurality of lead frames are laminated, one part of an inner lead is fixed via an insulating layer and an outer lead is arranged in such a way that it is situated on an identical face from an end part of at least a package. CONSTITUTION:A first lead frame and a second lead frame 1a, 1b are laminated via a polyimide film 10; inner leads 4a, 4b of the frame 1a are extended alternately from different planes and are arranged three-dimensionally. Outer leads 12a, 12b which are situated in a direction opposite to them are extended alternately from an identical plane. A square pad 2 used to mount a semiconductor element and a support bar 13, used to support the pad 2, which is stretched in a diagonal direction from a corner part are formed on the first frame 1a; tie bars 11a, 11b used to maintain an interval of the individual leads are formed at the frames 1a and 1b. Thereby, the frames 1a, 1b are insulated by the film 10; the leads 12a, 12b are made at a uniform height at their tip parts.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本弁明は、リードフレームに係り、特にリードをgi層
してなる積層構造のリードフレームに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a lead frame, and particularly to a lead frame having a laminated structure including GI layers of leads.

(従来の技術) 例えば通常のICは、第7図に示すように、リードフレ
ーム1のダイパッドに、半導体素子3を固着し、この半
導体素子3のポンディングパッドとリードフレームのイ
ンナーリード4とを金線あるいはアルミ線のボンディン
グワイヤ5によって結線し、更にこれらを樹脂6で封止
することにより製造されている。
(Prior Art) For example, in a normal IC, as shown in FIG. 7, a semiconductor element 3 is fixed to a die pad of a lead frame 1, and a bonding pad of this semiconductor element 3 and an inner lead 4 of the lead frame are connected. It is manufactured by connecting with gold or aluminum bonding wires 5 and sealing them with resin 6.

ここで用いられるリードフレームは、第8図(a)およ
び(b)に1例を示す如く、半導体素子を搭載するため
のダイパッド2と、先端が該ダイパラドをとり囲むよう
に延在せしめられたインナーリード4と、該インナーリ
ードとほぼ直交する方向に延びこれらインナーリードを
一体的に支持するタイバー11と、該タイバーの外側に
前記各インナーリードに接続するように配設せしめられ
たアウターリード12とダイパッド2を支持するサポー
トパー13とから構成されている。
The lead frame used here has a die pad 2 for mounting a semiconductor element, and a tip extending so as to surround the die pad, as shown in FIGS. 8(a) and 8(b). An inner lead 4, a tie bar 11 extending in a direction substantially perpendicular to the inner leads and integrally supporting these inner leads, and an outer lead 12 disposed on the outside of the tie bar so as to be connected to each of the inner leads. and a support par 13 that supports the die pad 2.

そしてインナーリードの先端は、ダイパッド2を取り囲
むように所定の間隔をおいて、ダイパッド2の外周と平
行に配置されている。
The tips of the inner leads are arranged parallel to the outer periphery of the die pad 2 at a predetermined interval so as to surround the die pad 2.

ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
Incidentally, as semiconductor devices become more dense and highly integrated, the number of lead pins increases, but packages tend to remain the same or become smaller.

同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形によってインナーリード間の
短絡を生じることがある。
As the number of inner leads increases within the same area, the width of the inner leads and the distance between adjacent inner leads naturally become narrower. Therefore, deformation of the inner leads due to a decrease in strength may cause a short circuit between the inner leads.

更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなる上、先端の変形により、
ボンディングミスが発生し易くなる。
Furthermore, when wire bonding is used to connect the bonding pad and inner lead of a semiconductor element with a bonding wire, the bonding area becomes narrow due to the small lead width, and the deformation of the tip causes
Bonding errors are more likely to occur.

また、リード数が多いため、リード先端をダイパッドの
すぐ近くまで伸ばすことができず、ボンディングワイヤ
を長くする必要がある。これはボンディングワイヤの無
駄であるのみならず、ワイヤボンディングが順調に行な
われた後においてもワイヤ同志またはワイヤとリードと
の短絡事故を生じるおそれがある等、多くの問題があっ
た。
Furthermore, since there are a large number of leads, the tips of the leads cannot be extended very close to the die pad, and the bonding wire must be made longer. This not only wastes the bonding wire, but also poses many problems, including the risk of short-circuiting between wires or between wires and leads even after wire bonding has been successfully performed.

このような問題を解決するため、本出願人は、ダイパッ
ド2の周囲に伸長するインナーリード4を1本おきにダ
イパッド2に近接せしめ、先端に幅広部rを形成し、ボ
ンディングエリアとなるインナーリードの先端を千鳥状
にしたものを提案している。これは、インナーリードの
先端部を除けば、他は第8図(b)のリードフレームと
全く同様である。
In order to solve this problem, the present applicant has made every other inner lead 4 extending around the die pad 2 close to the die pad 2, and formed a wide part r at the tip of the inner lead to serve as a bonding area. We are proposing one with staggered tips. This lead frame is completely the same as the lead frame shown in FIG. 8(b) except for the tip of the inner lead.

これにより、ボンディングは容易となったが、リード幅
が小さいことに起因してリードの強度が低下しており、
リードの変形およびその変形によるリード同志の短絡の
問題が依然として半導体装置の信頼性を低下させる要因
となっている。
This has made bonding easier, but the lead strength has decreased due to the small lead width.
Problems such as deformation of leads and short circuits between leads due to the deformation are still factors that reduce the reliability of semiconductor devices.

また、2枚のリードフレームを絶縁性物質を介して接合
することにより、同−面積内においてリード本数を増加
させる方法も提案されている(特開昭63−66959
号公報)。
A method has also been proposed in which the number of leads is increased within the same area by joining two lead frames via an insulating material (Japanese Patent Laid-Open No. 63-66959).
Publication No.).

この方法では、取扱の困難性や、専用の封止金型が必要
であることなど、多大な設備投資をしなければならない
という問題があった。例えば、アターリードの折り曲げ
位置が、パッケージの端部から千鳥状に変位するため、
樹脂封止後のアウターリード成型工程においても特殊な
リード折り曲げ工具を準備する必要がある。また、プリ
ント基板への実装工程においても、リード位置が千鳥状
に変位しているため、困難であるという問題があった。
This method has problems in that it is difficult to handle, requires a special sealing mold, and requires a large investment in equipment. For example, since the bending position of the outer lead is displaced from the end of the package in a staggered manner,
It is also necessary to prepare a special lead bending tool in the outer lead molding process after resin sealing. Further, there was a problem in that the mounting process on a printed circuit board was difficult because the lead positions were displaced in a staggered manner.

(発明が解決しようとする課題) このように、2枚のリードフレームを絶縁性物質を介し
て接合することにより、同−面積内においてリード本数
を増加させる方法においても、アウターリードがバ°ツ
ケージの端部から千鳥状に変位するため、組み立てが極
めて困難であり、設備投資等の面からも、実用上は使用
不能であった。
(Problem to be Solved by the Invention) As described above, even in the method of increasing the number of leads within the same area by joining two lead frames via an insulating material, the outer leads are not connected to the package. Because they are displaced from the ends in a staggered manner, assembly is extremely difficult, and in terms of equipment investment, etc., they are practically unusable.

本発明は、前記実情に鑑みてなされたもので、高密度化
に際しても、実装が容易で、信頼性の高い半導体装置用
リードフレームを提供することを目的とする。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a lead frame for a semiconductor device that is easy to mount and has high reliability even when increasing density.

(発明のの構成) 〈課題を解決するための手段) そこで本発明では、複数枚のリードフレームの積層体か
らなるリードフレームにおいて、インナーリードの一部
は絶縁性層を介して固定されると共に、アウターリード
が、少なくともパッケージの端部から同一面上にくるよ
うに配置している。
(Structure of the Invention) <Means for Solving the Problems> Therefore, in the present invention, in a lead frame made of a laminate of a plurality of lead frames, a part of the inner lead is fixed via an insulating layer, and , the outer leads are arranged on the same plane from at least the end of the package.

望ましくは、総リード数の約半分のリードを有する第1
のリードフレームと、同様に総リード数の約半分のリー
ドを有する第2のリードフレームとを絶縁性接着剤を介
して積層し、第1のリードフレームのアウターリードの
間に第2のリードフレームのアウターリードが配置され
るように構成する。
Preferably, the first one has about half the total number of reads.
This lead frame and a second lead frame which similarly has about half the total number of leads are laminated via an insulating adhesive, and the second lead frame is placed between the outer leads of the first lead frame. The outer lead is arranged so that the

(作用) 上記構成によれば、インナーリードの先端部は、立体的
に構成されているため、パッケージを大型化することな
く、インナーリードの幅あるいは間隔を十分に大きくと
ることができ、かつアウターリードが、パッケージの端
部から同一面上にくるように配置されているため、樹脂
封止工程、プリント基板への実装工程などにおいても従
来の設備装置で従来と同様におこなうことができる。
(Function) According to the above configuration, since the tip of the inner lead is three-dimensionally configured, the width or interval of the inner lead can be made sufficiently large without increasing the size of the package, and the outer lead Since the leads are arranged so as to be on the same plane from the end of the package, the resin sealing process, the mounting process on the printed circuit board, etc. can be performed in the same way as before using conventional equipment.

(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
(Example) Hereinafter, examples of the present invention will be described in detail with reference to the drawings.

本発明実施例のリードフレーム1は、第1図に示す如く
、第1のリードフレーム1aと第2のリードフレーム1
bとがポリイミドフィルム10を介して積層せしめられ
てなる積層構造体から構成され、第1のリードフレーム
のインナーリード4aと第2のリードフレームのインナ
ーリード4bは交互に異なる面上から伸長し立体的に配
置される一方、第1のリードフレームの7ウターリード
12aと第2のリードフレームのアウターリード12b
とは交互に同一平面上から伸長するように構成されてい
る。
As shown in FIG. 1, the lead frame 1 according to the embodiment of the present invention includes a first lead frame 1a and a second lead frame 1.
The inner leads 4a of the first lead frame and the inner leads 4b of the second lead frame alternately extend from different surfaces to form a three-dimensional structure. 7 outer leads 12a of the first lead frame and outer leads 12b of the second lead frame.
and are configured to extend alternately from the same plane.

この第1のリードフレームは、半導体素子を搭載するた
めの四角形のダイパッド2と、該ダイパッド2の角部か
ら外側対角線方向に伸長し該ダイパッド2を支持するサ
ポートパー13、先端がこのダイパッドを囲むように伸
長するインナーリド4aと、該インナーリード4aとほ
ぼ直交する方向に伸長し、第2のリードフレームのタイ
バーと係合してこれらインナーリードを一体的に支持す
べく、リード間隔の1/2の長さで伸長する第1のタイ
バー11aと、前記各インナーリードから該第1のタイ
バー118の外側に伸長するアウターリード12aとか
ら構成されている。
This first lead frame includes a rectangular die pad 2 for mounting a semiconductor element, a support par 13 that extends diagonally outward from a corner of the die pad 2 and supports the die pad 2, and a tip that surrounds the die pad. The inner lead 4a extends in a direction substantially perpendicular to the inner lead 4a, and engages with the tie bar of the second lead frame to integrally support these inner leads. The tie bar 118 is composed of a first tie bar 11a that extends to a length of 2, and an outer lead 12a that extends from each inner lead to the outside of the first tie bar 118.

また、第2のリードフレームは、ダイバンド2がないこ
とと、インナーリードがタイバーの近傍で段差りを有し
ている他は、前記第1のリードフレームと同様に、先端
が、該第1のリードフレームのダイパッド2を囲むよう
に伸長するインナーリード4bと、該インナーリード4
bとほぼ直交する方向に伸長し、該第1のリードフレー
ムのタイバーと係合してこれらインナーリードを一体的
に支持すべく、リード間隔の1/2の長さで伸長する第
2のタイバー11bと、前記各インナーリードから該第
2のタイバー11bの外側に伸長するアウターリード1
2bとから構成されている。
Further, the second lead frame is similar to the first lead frame, except that there is no die band 2 and the inner leads have a step near the tie bar. An inner lead 4b extending to surround the die pad 2 of the lead frame, and the inner lead 4
a second tie bar extending in a direction substantially perpendicular to b and extending half the length of the lead spacing so as to engage with the tie bar of the first lead frame and integrally support these inner leads; 11b, and an outer lead 1 extending from each inner lead to the outside of the second tie bar 11b.
2b.

さらに、これら第1および第2のリードフレームのタイ
バーの係合部には、タイバーの一方が7字状の満部、他
方が凸部を有し、これらが嵌合せしめられて固定される
ようになっている。
Furthermore, in the engaging portions of the tie bars of these first and second lead frames, one of the tie bars has a full part in the shape of a 7, and the other has a convex part, so that these are fitted and fixed. It has become.

次に、このリードフレームの製造方法について説明する
Next, a method for manufacturing this lead frame will be explained.

まず、第2図(a)に示すように、ダイパッド2(図示
せず)を有し、所定のリードピッチpの2倍の間隔2p
で、所定のリード数の2分の1のリード数を有する第1
のリードフレームの形状加工を行う。
First, as shown in FIG. 2(a), a die pad 2 (not shown) is provided with an interval 2p that is twice the predetermined lead pitch p.
, the first one having a number of reads that is half the predetermined number of reads.
Processing the shape of the lead frame.

この後、第2図(b)に示すように、ボンディングエリ
ア8aにメツキを行う。
Thereafter, as shown in FIG. 2(b), the bonding area 8a is plated.

この後、第2図(C)に示すように、ボンディングエリ
アBaを除くパッケージエリアにポリイミドテープFを
貼着し、インナーリード4aを一体的に固定する。
Thereafter, as shown in FIG. 2(C), a polyimide tape F is attached to the package area excluding the bonding area Ba to integrally fix the inner lead 4a.

さらに、第2図(d)に示ずように、各リード間のタイ
バーを切断し、リード間隔の2分の1となるようにし、
第1のリードフレームを形成する。
Furthermore, as shown in FIG. 2(d), the tie bar between each lead is cut to make it half the lead spacing.
A first lead frame is formed.

なお、この第1のリードフレームのザイドレール(図示
せず)にはノツチを形成し、破断し易くすると共に、第
2のリードフレームとの位置合わせのためのパイロット
ホールを形成しておく。
Note that a notch is formed in the side rail (not shown) of the first lead frame to make it easier to break, and a pilot hole is formed for alignment with the second lead frame.

一方、第2のリードフレームについても、細部について
は異なるが、はぼ第1のリードフレームと同様に形成す
る。
On the other hand, the second lead frame is also formed in substantially the same manner as the first lead frame, although the details are different.

すなわちまず、第3図(a)に示すように、ダイパッド
がなく、第1のリードフレームと同様に所定のリードピ
ッチpの2倍の間隔2pで、所定のリード数の2分・の
1)のリード数を有する第2のリードフレームの形状加
工を行う。
That is, first, as shown in FIG. 3(a), there is no die pad, and like the first lead frame, the interval 2p is twice the predetermined lead pitch p, and the predetermined number of leads is 1/2/1). The shape of the second lead frame having the number of leads is processed.

この後、第3図(b)に示すように、第1のリードフレ
ームの場合と同様にボンディングエリアBaにメツキを
行い、さらに、金型を用いて、タイバーの近傍で段差を
形成する。この段差は、リードフレームの板厚にポリイ
ミドフィルムの厚さを加えた程度の大きさとなるように
する。
Thereafter, as shown in FIG. 3(b), the bonding area Ba is plated as in the case of the first lead frame, and a step is formed near the tie bar using a mold. This step is made to have a size equal to the thickness of the lead frame plus the thickness of the polyimide film.

この後、第3図(C)に示すように、同様にボンディン
グエリアBaを除くパッケージエリアにポリイミドテー
プFを貼着し、インナーリード4aを一体的に固定し、
さらに第3図fd)に示すように、各リード間のタイバ
ーを切断し、リード間隔の2分の1となるようにし、第
2のリードフレームを形成する。
After that, as shown in FIG. 3(C), polyimide tape F is similarly attached to the package area except the bonding area Ba, and the inner leads 4a are integrally fixed.
Furthermore, as shown in FIG. 3 fd), the tie bars between the leads are cut to make the lead spacing 1/2, thereby forming a second lead frame.

このようにして形成された第1のリードフレーム1aの
表面にポリイミドフィルム10を貼着し、この上に、パ
イロットホールによって位置合わせをしながら、第2の
リードフレーム1bを積層し、タイバーの係合部Kを嵌
合させた後、低温で加熱し両者をポリイミドフィルムに
よって固着し、さらにこの上にリード固定用のテープ1
0aを貼着固定し、第1図に示したようなリードフレー
ムが完成される。
A polyimide film 10 is pasted on the surface of the first lead frame 1a thus formed, and the second lead frame 1b is laminated thereon while aligning with the pilot holes, and the tie bars are engaged. After fitting the joints K, the two are heated at low temperature and fixed with a polyimide film, and then a lead fixing tape 1 is placed on top of this.
0a is adhered and fixed, and a lead frame as shown in FIG. 1 is completed.

そして、実装に際しては、従来と同様に、第4図(a)
に示すように、所望の半導体チップ3をダイパッド2上
に固着し、第4図fb)に示すように、ワイヤボンディ
ングを行った後、第4図fc)に示すように、樹脂封止
を行い、樹脂パッケージ内に封止する。
Then, when implementing it, as in the past, as shown in Fig.
As shown in FIG. 4, a desired semiconductor chip 3 is fixed onto the die pad 2, wire bonding is performed as shown in FIG. 4 fb), and resin sealing is performed as shown in FIG. 4 fc). , sealed in a resin package.

そして最後に、アウターリードを所望の形状に曲げ加工
し、タイバーを切除し、第4図(d)に示すように、実
装が完了する。
Finally, the outer leads are bent into a desired shape and the tie bars are cut out, completing the mounting as shown in FIG. 4(d).

このようにして形成された半導体装置をプリント基板上
に実装するに際しては、アウターリードが同一面−トか
ら伸長しているため、従来の平面型リードフレームとま
ったく同様に実装することができる。
When the semiconductor device thus formed is mounted on a printed circuit board, since the outer leads extend from the same plane, it can be mounted in exactly the same way as a conventional planar lead frame.

また、付随的効宋として、このリードフレームによれば
、インナーリード4の先端部を、両端がサポートバー1
3に貼着された絶縁性のポリイミドテープFで固定して
いるため、ポリイミドテープにより補強されると共にサ
ポートバーによって絶縁性のフィルムの収縮が防止され
、サポートバーおよびインナーリードは互いの位置関係
が保持されるようになっている。このため、サポートバ
ナーリード先端との位置関係は常に正しく維持され、ボ
ンディング時に位置ずれを生じることもなく、極めてボ
ンディング精度の高いものとなる。
As an additional advantage, according to this lead frame, the tip of the inner lead 4 is connected to the support bar 1 at both ends.
Since it is fixed with the insulating polyimide tape F attached to 3, it is reinforced by the polyimide tape, and the support bar prevents the insulating film from shrinking, and the support bar and inner lead are not aligned with each other. It is meant to be retained. Therefore, the positional relationship with the tip of the support banner lead is always maintained correctly, and no positional deviation occurs during bonding, resulting in extremely high bonding accuracy.

また、リード同志の帰路やボンディングワイヤ間の短絡
が防止されることはいうまでもない。
Needless to say, short circuits between the leads and the bonding wires are also prevented.

また、第1および第2のリードフレームのインナーリー
ドは立体構造となっているため、先端でのリード幅を細
くすることなく、高密度に配置することができ、さらに
絶縁性テープによる補強がなされるため、ダイパッドと
各インナーリード先端との位置関係を常に正しく維持す
ることができる。これによりダイパッドに対してインナ
ーリードの先端を更に近接せしめ得、ボンディングワイ
ヤの使用量が低減され、製造コスI・の節減をはかるこ
とができる。
In addition, since the inner leads of the first and second lead frames have a three-dimensional structure, they can be arranged in high density without narrowing the lead width at the tip, and are further reinforced with insulating tape. Therefore, the positional relationship between the die pad and the tip of each inner lead can always be maintained correctly. As a result, the tips of the inner leads can be brought closer to the die pad, the amount of bonding wire used can be reduced, and manufacturing costs can be reduced.

なお、前記実施例ではインナーリードは互いにもう一方
のリードフレームのインナーリードの間から交互に伸長
するように°形成したが、第5図にボすように、上下で
市なるように形成してもよい。
In the above embodiment, the inner leads were formed so as to extend alternately from between the inner leads of the other lead frame, but as shown in FIG. Good too.

また、前記実施例ではインナーリードの先端とダイパッ
ドどの間隔は、一定となるようにしたが、第6図に示す
ように、各インナーリード先端とダイパッドとの距離は
交互に長短を有し、千鳥状をなすように形成してもよい
Further, in the above embodiment, the distance between the tip of the inner lead and the die pad was set constant, but as shown in FIG. It may be formed to have a shape.

このように千鳥状に形成することにより、ボンγイング
ワイヤを短くすることができ、短絡が防止されるのに加
え、長いボンディングワイヤの下には絶縁性フィルムが
あるため、ワイヤがたるんでも短絡のおそれは極めて少
ない。
By forming the bonding wires in a staggered manner in this way, the bonding wires can be shortened and short circuits can be prevented.In addition, since there is an insulating film under the long bonding wires, short circuits can be prevented even if the wires are slack. The risk of this is extremely small.

このように、各インナーリードの先端は、絶縁性フィル
ムで固定されると共に、末端はタイバーで固定されてお
り、かつ長いワイヤの下には絶縁性テープがあるため、
樹脂封止工程における短絡事故も大幅に低減され、極め
て信頼性の高い半導体装置を高歩留りで形成することが
できる。
In this way, the tip of each inner lead is fixed with an insulating film, the end is fixed with a tie bar, and there is an insulating tape under the long wire, so
Short-circuit accidents in the resin encapsulation process are also significantly reduced, and extremely reliable semiconductor devices can be formed at a high yield.

また、前記実施例では、2枚のリードフレームの内の一
方にのみダイパッドを配設するようにしたが、それぞれ
にダイパッドを配設し、ダイパッドを重ねて使用するよ
うにしても良い。この場合、ダイパッドの熱容量が大き
くなり、表面積も増大するため、成熱性が良好となる。
Further, in the embodiment described above, the die pad is provided only on one of the two lead frames, but a die pad may be provided on each of the lead frames, and the die pads may be used in an overlapping manner. In this case, the heat capacity of the die pad increases and the surface area also increases, resulting in good heat growth properties.

加えて、前記実施例では、2枚のリードフレームをW4
層したものについて説明したが、2枚以上でも、有効で
あることはいうまでもない。
In addition, in the above embodiment, the two lead frames are W4.
Although the explanation has been given on a layered structure, it goes without saying that two or more layers are also effective.

〔発明の効果〕〔Effect of the invention〕

以上説明してきたように、本光明によれば、インナーリ
ードの先端部は、立体的に構成される一方、アウターリ
ードはパッケージの端部で同一面上から伸長するように
構成されているため、パッケージを大型化することなく
、インナーリードの幅あるいは間隔を十分に大きくとる
ことができ、樹脂封止工程、プリント基板への実装にお
いても従来の設(#iVR置で従来と同様におこなうこ
とができ、信頼性の高い半導体装置を得ることができる
As explained above, according to the present invention, the tips of the inner leads are three-dimensionally configured, while the outer leads are configured to extend from the same plane at the end of the package. The width or spacing of the inner leads can be made sufficiently large without increasing the size of the package, and the resin sealing process and mounting on the printed circuit board can be performed in the same way as with conventional equipment (#iVR equipment). Therefore, a highly reliable semiconductor device can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明実施例の半導体装置用リードフレーム
を示す図、第2図(a)乃至第2図(d)は、同半導体
装置用リードフレームの第1のリードフレームの製造工
程図、第3図(a)乃至第3図(d)は、同半導体装置
用リードフレームの第2のリードフレームの製造工程図
、第4図(a)乃至第4図(d)は、同半導体装置用リ
ードフレームを用いた半導体装置の実装工程図、第5図
および第6図は同リードフレームの変形例を示す図、第
7図は従来の半導体装置を示す図、第8図(a)および
第8図fb)は同半導体装置のリードフレームを示す図
である。 1・・・リードフレーム、1a・・・第1のリードフレ
ーム、1b・・・第2のリードフレーム、2・・・ダイ
パッド、3・・・半導体素子、4.4a、4b・・・イ
ンナーリード、5・・・ボンディングワイヤ、6・・・
樹脂、f・・・幅広部、F・・・ポリイミドテープ、1
0・・・ポリイミドフィルム、11・・・タイバー 1
2.12a。 12b・・・アウターリード、13・・・サポートバー
第1図 第2 図(C) 第2図(d) 第4図(G) 第4図(b) 第4 図(C) 第4図(d) 第3 図(0) 第3図(b) 第3 図(C) 第3 図(d) 第5Lζ; 第6図 第7図
FIG. 1 is a diagram showing a lead frame for a semiconductor device according to an embodiment of the present invention, and FIGS. 2(a) to 2(d) are manufacturing process diagrams of a first lead frame of the lead frame for a semiconductor device. , FIGS. 3(a) to 3(d) are manufacturing process diagrams of the second lead frame of the lead frame for the same semiconductor device, and FIGS. 4(a) to 4(d) are manufacturing process diagrams of the second lead frame of the lead frame for the semiconductor device. 5 and 6 are diagrams showing a modification of the lead frame; FIG. 7 is a diagram showing a conventional semiconductor device; FIG. 8(a) and FIG. 8 fb) is a diagram showing a lead frame of the same semiconductor device. DESCRIPTION OF SYMBOLS 1... Lead frame, 1a... 1st lead frame, 1b... 2nd lead frame, 2... Die pad, 3... Semiconductor element, 4.4a, 4b... Inner lead , 5... bonding wire, 6...
Resin, f... wide part, F... polyimide tape, 1
0... Polyimide film, 11... Tie bar 1
2.12a. 12b... Outer lead, 13... Support bar Fig. 1 Fig. 2 (C) Fig. 2 (d) Fig. 4 (G) Fig. 4 (b) Fig. 4 (C) Fig. 4 ( d) Figure 3 (0) Figure 3 (b) Figure 3 (C) Figure 3 (d) Figure 5Lζ; Figure 6 Figure 7

Claims (2)

【特許請求の範囲】[Claims] (1)複数枚のリードフレームの積層体からなるリード
フレームにおいて、 インナーリードの一部は絶縁性層を介して固定されると
共に、 アウターリードが、少なくともパッケージの端部から同
一面上にくるように配置されていることを特徴とするリ
ードフレーム。
(1) In a lead frame consisting of a stack of multiple lead frames, part of the inner leads are fixed via an insulating layer, and the outer leads are at least flush with the end of the package. A lead frame characterized by being arranged in.
(2)総リード数の約半分のリードを有すると共にダイ
パッドを有する第1のリードフレームと、総リード数の
約半分のリードを有すると共にインナーリードに段差を
有する第2のリードフレームとからなり、 前記第1のリードフレーム上に第2のリードフレームが
絶縁性接着層を介して積層され、第1のリードフレーム
のアウターリードの間に第2のリードフレームのアウタ
ーリードが配置されるように構成されていることを特徴
とするリードフレーム。
(2) Consisting of a first lead frame having approximately half the total number of leads and a die pad, and a second lead frame having approximately half the total number of leads and having a step on the inner lead, A second lead frame is laminated on the first lead frame via an insulating adhesive layer, and the outer leads of the second lead frame are arranged between the outer leads of the first lead frame. A lead frame characterized by:
JP31161088A 1988-12-09 1988-12-09 Lead frame Pending JPH02156661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31161088A JPH02156661A (en) 1988-12-09 1988-12-09 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31161088A JPH02156661A (en) 1988-12-09 1988-12-09 Lead frame

Publications (1)

Publication Number Publication Date
JPH02156661A true JPH02156661A (en) 1990-06-15

Family

ID=18019324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31161088A Pending JPH02156661A (en) 1988-12-09 1988-12-09 Lead frame

Country Status (1)

Country Link
JP (1) JPH02156661A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (en) * 1990-09-12 1992-05-06
JPH04180668A (en) * 1990-11-15 1992-06-26 Nec Kyushu Ltd Lead frame for semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173749A (en) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp Semiconductor device
JPS62216350A (en) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション Package and manufacture of electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (en) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション Package and manufacture of electronic component
JPS62173749A (en) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (en) * 1990-09-12 1992-05-06
JPH04180668A (en) * 1990-11-15 1992-06-26 Nec Kyushu Ltd Lead frame for semiconductor device

Similar Documents

Publication Publication Date Title
US6362022B1 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
US5994768A (en) Multi-layer lead frame
JP4969113B2 (en) Circuit device manufacturing method
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
JPH0669275A (en) Semiconductor device
US20020056904A1 (en) Semiconductor device and method of fabricating the same
JPH02156661A (en) Lead frame
TWI692042B (en) Semiconductor package structure and manufacturing method thereof
JPH04133459A (en) Lead frame
JPH06252334A (en) Semiconductor device
JP2944586B2 (en) BGA type semiconductor device and manufacturing method thereof
JPH08181273A (en) Lead frame and semiconductor device
JP2836208B2 (en) Film carrier tape
KR100216990B1 (en) Lead on chip structure having polyimide tape with holes
JPH031551A (en) Resin-sealed semiconductor device
JPH0543294B2 (en)
JPH077817B2 (en) Manufacturing method of composite lead frame
JPH0583178B2 (en)
JPH06232200A (en) Semiconductor device
JPH04349653A (en) Lead frame for semiconductor device and semiconductor device using same
JPH0828397B2 (en) Resin-sealed semiconductor device
JPH02246129A (en) Structure and method for mounting semiconductor device
JPH0964107A (en) Tcp tape and semiconductor integrated circuit device using tcp tape
JPH04133457A (en) Conductive plate and manufacture thereof
JPH07106495A (en) Semiconductor device