JP3565416B2 - Power factor improvement circuit - Google Patents
Power factor improvement circuit Download PDFInfo
- Publication number
- JP3565416B2 JP3565416B2 JP23946499A JP23946499A JP3565416B2 JP 3565416 B2 JP3565416 B2 JP 3565416B2 JP 23946499 A JP23946499 A JP 23946499A JP 23946499 A JP23946499 A JP 23946499A JP 3565416 B2 JP3565416 B2 JP 3565416B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power factor
- input
- signal
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Description
【0001】
【産業上の利用分野】
本発明はスイッチング電源に用いられる力率改善回路に関し、入力ラインのノイズ対策を図った力率改善回路の改善に関する。
【0002】
【従来の技術】
図9にアクティブフィルタ方式の従来回路例を示す。図9において、EMIフィルタ1には例えば100〜240Vの交流電圧が入力する。ダイオードブリッジ2(D1)はその交流電圧を整流する。
【0003】
整流された電気信号はブーストインダクタ3(L1)、スイッチング素子4(SW1)のスイッチング時間に応じて昇圧され、フライホイールダイオード5(D2)及び平滑コンデンサ6(C1)により平滑されて、設定電圧(例えば400V)に昇圧されて後段に接続された負荷DC/DCコンバータ7に入力する。
【0004】
このDC/DCコンバータ7の前段にはコモンとの間に昇圧電圧検出抵抗R2,R3が接続されており、R2,R3の接続点が制御回路部8を構成するフィードバックアンプの入力端子に接続されている。そして、R2,R3の接続点にはDC/DCコンバータ7の負荷変動に応じて例えば0.1〜0.15V程度の差電圧が生じるように設計されている。
【0005】
フィードバックアンプ8aは図10に示すようなエラーアンプ8a’で構成されており、非反転入力端子には例えば2.5V程度の参照電圧Vrefが接続されている。エラーアンプ8a’の反転端子に接続された電圧は前述のように例えば0.1〜0.15Vの範囲で変化するがエラーアンプ8a’はその変化に応じて例えば0〜5Vの範囲の電圧を出力する。
【0006】
図9に戻り、コントローラ8bは、入力電流が正弦波状になるような力率改善制御を可能にするため、入力電圧信号若しくはこれに相当する信号とエラーアンプ8a’から出力される電圧信号とを演算処理し、入力電圧波形と同相で昇圧レベルを設定できる波形に変換する。
【0007】
コントローラ8bは内部にコンパレータ(図示省略)を有しており、ブーストインダクタ3に流れる電流波形若しくはスイッチング素子4(SW1)に流れる電流波形と、前述の演算処理後の信号を比較して、入力電圧に応じてスイッチング素子4(SW1)のオンオフのタイミングを決定する。
【0008】
ブーストインダクタ3若しくはスイッチング素子4(SW1)の電流波形が演算処理後の信号レベルに達するとコントローラ8bから出力されるスイッチング素子4(SW1)のドライブ信号が反転し、スイッチング素子4(SW1)をオフさせる。
【0009】
スイッチング素子4(SW1)のオンタイミングは次の2つの方法で行う。ブーストインダクタ3の電流が不連続の場合には、スイッチング素子4(SW1)がオフするとブーストインダクタ3に流れる電流が減少して零になるので、その点を検出してスイッチング素子4(SW1)をオンさせる。ブーストインダクタ3の電流が連続の場合には、コントローラ8bにスイッチング素子4(SW1)がオンオフする一周期を設定した発振器(図示省略)を設置し、発振器がタイムアップしたときにスイッチング素子4(SW1)をオンさせる。
【0010】
【発明が解決しようとする課題】
このような力率改善回路の入力電圧は100〜240V程度と広範囲にわたるが、例えば昇圧設定電圧を400V(R2,R3とフィードバック回路で設定)程度としている場合、100Vに近い低入力の場合はブーストインダクタ3(L1)にエネルギーを蓄積するためにスイッチング素子4(SW1)のオン時間を長くしなければならない。その結果、ブーストインダクタ3(L1)に流れる電流が大きくなり損失が増え、効率低下を招き、部品を大きくしなければならず、ノイズも大きくなるという問題があった。
【0011】
ところで,上述の回路ではDC/DCコンバータ7に入力する電圧を例えば400Vに昇圧しているがDC/DCコンバータによっては必ずしもこの入力電圧を一定にする必要はなく、入力電圧が多少変動しても出力には影響を及ぼさないものがある。
本発明は入力電圧が多少変動しても出力には影響を及ぼさないDC/DCコンバータを用いた力率改善回路を前提として、ブーストインダクタ3(L1)に流れる電流を小さくして他の部分を含めて不具合が生じることのない力率改善回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するための本発明の構成は,請求項1においては,電源からの交流電圧を入力して直流信号に変換する整流手段と、この直流信号を所定の設定電圧に昇圧する昇圧手段と、昇圧された信号に基づいて、直流入力/直流出力を行う負荷としてのDC/DCコンバータと、このDC/DCコンバータの負荷変動を検出する負荷変動検出手段と、この負荷変動検出手段の出力に基づいて前記交流電圧と直流電流の位相を一致させる制御手段を有する力率改善回路において、前記直流信号の電圧変動を検出する入力電圧検出部と前記設定電圧を変更する設定電圧値変更部を設け、前記交流電圧が所定の電圧より高い場合は昇圧設定値を高くし、前記交流電圧が所定の電圧より低い場合は昇圧設定値を低く設定することにより前記昇圧手段の負荷を低減したことを特徴とする。
【0013】
請求項2においては,請求項1記載の力率改善回路において、設定電圧の変更は段階的に行うようにしたことを特徴とする。
【0014】
請求項3においては,請求項1記載の力率改善回路において、設定電圧の変更はアナログ的に行うようにしたことを特徴とする。
請求項4においては,請求項1記載の力率改善回路において、設定電圧の変更は交流電源の電圧に応じて段階的に行う部分とアナログ的に行う部分を混在させたことを特徴とする。
【0015】
【実施例】
図1は本発明の力率改善回路の構成を示すもので、図9に示す従来例とは入力電圧補正回路10を設けた点が異なっている。この入力電圧補正回路10の一端はダイオードブリッジ2(D1)とブーストインダクタ3(L1)の接続点(A)に接続され、他端は昇圧電圧検出抵抗R2,R3とコモン電位の間に接続される。
【0016】
図2は入力電圧補正回路10の詳細を示すもので、A点からの入力電圧は抵抗R5,R6を介してコモン電位に接続され、コモン電位に接続された抵抗R6の両端にはコンデンサC2の両端が接続されている。スイッチSW2として機能するトランジスタ11のゲートはR5とR6の接続点に接続され、コレクタとエミッタ間には抵抗R4が接続されて、コレクタが抵抗R3にエミッタがコモン電位に接続されている。
【0017】
この入力電圧補正回路10は入力電圧が高くなるに従いR2,R3の接続点の電圧を低くして昇圧設定値が大きくできるように、入力電圧の検出部(2点鎖線で囲ったE部)と昇圧設定変更部(2点鎖線で囲ったF部)で構成されている。入力電圧の検出部Eは入力電圧を直接検出するか、ブーストインダクタ3(L1)の零電流もしくは零電圧を検出するための、あるいは補助電源用などに用いられるためのL1に巻かれた補助巻線(図示省略)を用いて入力電圧を間接的に検出する。
【0018】
昇圧設定値変更部は入力電圧に応じて、設定値を可変もしくは段階的に切り替える。この回路はトランジスタ11(SW2)を用いたオペアンプやコンパレータにより構成される。
例えば、100Vac以上で昇圧設定値が220Vに、200Vac以上で昇圧設定値が400Vになるようにトランジスタ11を用いてR3若しくは R3+R4となるように切り替える。
【0019】
A点からの入力電圧は抵抗:R5、R6で分圧されるが、入力電圧に応じた切り替えポイントが設定される。分圧された電圧は脈流波形で、一周期毎に昇圧設定値が切り替わるため、昇圧電圧が安定して得られない。コンデンサC2は安定な昇圧電圧を得るために直流電圧を平滑する。
【0020】
この電圧をトランジスタ11(SW2)のベース−エミッタ間に加え、SW2をON/OFFさせる。入力電圧の低い100V系ではSW1がOFF状態となり、昇圧設定抵抗はR3+R4となる。入力電圧が200Vac以上ではトランジスタがONとなり、R4がショートされるため、昇圧設定抵抗はR3に切り替わる。
【0021】
切り替えられた抵抗とR2で昇圧電圧を検出し、Feedback部8aのエラーアンプを介して昇圧電圧がほぼ一定になるように負帰還制御をする。更に安定動作を必要とする場合には、図3(a)の2点鎖線で囲ったG部に示すように図2の検出部にヒステリシス回路を設けるなどの措置を施す。
【0022】
図3(b)はヒステリシス回路Gを設けた場合の入力電圧に対する昇圧値の変化を示すもので、イは高入力電圧から低入力電圧に移行した場合、ロは低入力電圧から高入力電圧に移行した場合を示している。
【0023】
図4は他の実施例を示す入力電圧補正回路である。ここではA点からの入力電圧を抵抗R 7を介してエラーアンプの非反転入力端子に接続するとともに、この非反転入力端子に並列に接続された抵抗R8とコンデンサC2の一端を接続し、他端をコモン電位に接続している。
【0024】
即ち、入力電圧に応じてFeedback部8aのエラーアンプの基準電圧端子を入力電圧に応じてリニアに可変して昇圧設定値を変えるようにしている。そして、図2に示す実施例と同様入力電圧を抵抗:R7、R8で分圧し、コンデンサ:C2で平滑した電圧をFeedback部8aのエラーアンプの基準電圧端子に印加する。
【0025】
このように構成することにより、入力電圧の増加とともに基準電圧も増加するので、入力電圧が低い場合には昇圧電圧を低く、入力電圧が高い場合には昇圧電圧を高く設定することができる。
【0026】
図5(a)は設定電圧を一定として従来例の平滑コンデンサ(C1)の両端にかかる電圧Vc1とA点の電圧(入力電圧)の関係を示し、図5(b)は設定電圧を可変とした本発明のVc1とA点の電圧(入力電圧)の関係を示している。図6(a)は設定電圧をアナログ的に行うようにした例、図6(b)は交流電源の電圧に応じて段階的に行う部分とアナログ的に行う部分を混在させた例を示す図である。
【0027】
図7,8は図2の入力電圧補正回路10を用いた実験結果を示すもので、入力電圧100Vac(図7)、240Vac(図8)とも入力電流波形は正弦波状になって力率改善がなされており、本発明を実施した場合でも支障がないことを示している。
【0028】
さらに、本発明の構成によれば損失改善効果もある。即ち、入力電圧が低い場合はブーストインダクタ3に印加する電圧は従来方法にくらべて低くなり、インダクタのコア損失が低減する。また、従来方法に比べてインダクタに流れる電流実効値も低減し、銅損も小さくできる。
【0029】
このように損失を低減できたことにより、インダクタンスを約1/2にし、インダクタのサイズは小さくできる。インダクタを小型化したにもかかわらず、従来回路と同等以上の効率95.5%minが入力電圧100Vac時に得られた。
【0030】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【0031】
【発明の効果】
以下にDC/DCコンバータ7に負荷電力60Wとした場合において確認した効果を示す。
▲1▼ 入力電圧に応じて、昇圧設定値を可変しても力率改善に支障がない。
▲2▼ 低入力電圧時の昇圧電圧を下げることにより、ブーストインダクタに貯えるエネルギーが小さくなり、ブーストインダクタのコア損および銅損を低減できる。
▲3▼ 損失が低減することによりブーストインダクタのインダクタンスおよびサイズを小さくできる。ブーストインダクタは底面積−40%、体積−57%に小型化できた。実施例における効率は従来例と同等以上であり、電力計等を用いて算出した結果では入力電圧100Vac時に95.5%minであった。
【0032】
▲4▼ ブーストインダクタに貯えられるエネルギーが小さくてすむので、電流ピーク値が小さくなる。その結果、入力に帰還する伝導ノイズのノーマルモード分が小さくなり、EMIフィルタも小型化できる。これら部品の小型化によって、コストも削減できる。
【図面の簡単な説明】
【図1】本発明の力率改善回路の実施形態の一例を示す要部構成図である。
【図2】本発明の力率改善回路に用いる入力補正回路の一例を示す回路図である。
【図3】図2の回路にヒステリシス回路を設けた実施例を示す図である。
【図4】本発明の力率改善回路に用いる入力補正回路の他の実施例を示す回路図である。
【図5】設定電圧を一定とした従来例と設定電圧を可変とした本発明のVc1とA点の電圧(入力電圧)の関係を示す図である。
【図6】設定電圧をアナログ的に行うようにした例および交流電源の電圧に応じて段階的に行う部分とアナログ的に行う部分を混在させた例を示す図である。
【図7】本発明を適用した力率改善回路の電圧に対する電流波形の一例を示す図である。
【図8】本発明を適用した力率改善回路の電圧に対する電流波形の他の一例を示す図である。
【図9】従来の力率改善回路の一例を示す図である。
【図10】フィードバック回路を構成するエラーアンプの一例を示す図である。
【符号の説明】
1 EMIフィルター
2 ダイオードブリッジ
3 ブーストインダクタ
4 スイッチング素子
5 フライホイールダイオード
6 平滑コンデンサ
7 DC/DCコンバータ
8 制御回路部
8a フィードバック回路
8b コントローラ
10 入力電圧補正回路[0001]
[Industrial applications]
The present invention relates to a power factor improving circuit used for a switching power supply, and more particularly to an improvement of a power factor improving circuit for reducing noise of an input line.
[0002]
[Prior art]
FIG. 9 shows an example of a conventional circuit of the active filter system. In FIG. 9, for example, an AC voltage of 100 to 240 V is input to the EMI filter 1. Diode bridge 2 (D1) rectifies the AC voltage.
[0003]
The rectified electric signal is boosted in accordance with the switching time of the boost inductor 3 (L1) and the switching element 4 (SW1), smoothed by the flywheel diode 5 (D2) and the smoothing capacitor 6 (C1), and set to the set voltage ( For example, the voltage is boosted to 400 V) and input to the load DC /
[0004]
A boost voltage detecting resistor R2, R3 is connected between the DC /
[0005]
The feedback amplifier 8a is composed of an error amplifier 8a 'as shown in FIG. 10, and a reference voltage Vref of, for example, about 2.5 V is connected to the non-inverting input terminal. As described above, the voltage connected to the inverting terminal of the error amplifier 8a 'changes in the range of, for example, 0.1 to 0.15V, but the error amplifier 8a' changes the voltage in the range of, for example, 0 to 5V according to the change. Output.
[0006]
Returning to FIG. 9, the controller 8 b compares the input voltage signal or a signal corresponding thereto with the voltage signal output from the error amplifier 8 a ′ to enable the power factor improvement control so that the input current becomes a sine wave. It performs arithmetic processing and converts it to a waveform that can set the boost level in phase with the input voltage waveform.
[0007]
The controller 8b has a comparator (not shown) inside. The controller 8b compares the waveform of the current flowing through the boost inductor 3 or the waveform of the current flowing through the switching element 4 (SW1) with the signal after the above-described arithmetic processing to determine the input voltage. , The on / off timing of the switching element 4 (SW1) is determined.
[0008]
When the current waveform of the boost inductor 3 or the switching element 4 (SW1) reaches the signal level after the arithmetic processing, the drive signal of the switching element 4 (SW1) output from the controller 8b is inverted, and the switching element 4 (SW1) is turned off. Let it.
[0009]
The ON timing of the switching element 4 (SW1) is performed by the following two methods. When the current of the boost inductor 3 is discontinuous, the current flowing through the boost inductor 3 decreases to zero when the switching element 4 (SW1) is turned off, so that point is detected and the switching element 4 (SW1) is turned off. Turn on. When the current of the boost inductor 3 is continuous, an oscillator (not shown) in which one cycle in which the switching element 4 (SW1) is turned on / off is set in the controller 8b, and when the time of the oscillator is up, the switching element 4 (SW1) is set. ) Is turned on.
[0010]
[Problems to be solved by the invention]
The input voltage of such a power factor correction circuit is as wide as about 100 to 240 V. For example, when the boost setting voltage is about 400 V (set by R2 and R3 and the feedback circuit), when the input voltage is low near 100 V, boosting is performed. In order to store energy in the inductor 3 (L1), the ON time of the switching element 4 (SW1) must be lengthened. As a result, the current flowing through the boost inductor 3 (L1) is increased, the loss is increased, the efficiency is reduced, the components must be increased, and the noise increases.
[0011]
By the way, in the above-mentioned circuit, the voltage input to the DC /
The present invention presupposes a power factor improving circuit using a DC / DC converter which does not affect the output even if the input voltage fluctuates somewhat, and reduces the current flowing through the boost inductor 3 (L1) to reduce the other parts. It is an object of the present invention to provide a power factor correction circuit that does not cause any trouble including the power factor correction.
[0012]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a rectifier for inputting an AC voltage from a power supply and converting the DC voltage into a DC signal, and a booster for boosting the DC signal to a predetermined set voltage. A DC / DC converter as a load for performing DC input / DC output based on the boosted signal, load fluctuation detecting means for detecting a load fluctuation of the DC / DC converter, and an output of the load fluctuation detecting means A power factor improving circuit having control means for matching the phases of the AC voltage and the DC current based on the input voltage detecting unit for detecting a voltage change of the DC signal and a set voltage value changing unit for changing the set voltage. When the AC voltage is higher than a predetermined voltage, the boost setting value is increased, and when the AC voltage is lower than the predetermined voltage, the boost setting value is set lower, thereby reducing the load of the booster. Characterized in that it has been reduced.
[0013]
In claim 2, Te claim 1, wherein the power factor correction circuit smell, change settings voltage is characterized in that to carry out stepwise.
[0014]
According to a third aspect of the present invention, in the power factor improving circuit according to the first aspect, the set voltage is changed in an analog manner.
According to a fourth aspect of the present invention, in the power factor correction circuit according to the first aspect, the setting voltage is changed in a stepwise manner and an analog manner in accordance with the voltage of the AC power supply.
[0015]
【Example】
FIG. 1 shows a configuration of a power factor correction circuit according to the present invention, which differs from the conventional example shown in FIG. 9 in that an input
[0016]
FIG. 2 shows the details of the input
[0017]
The input
[0018]
The boost set value changing unit changes the set value variably or stepwise according to the input voltage. This circuit includes an operational amplifier and a comparator using the transistor 11 (SW2).
For example, the transistor 11 is switched to R3 or R3 + R4 by using the transistor 11 so that the boost setting value becomes 220 V at 100 Vac or more and the boost setting value becomes 400 V at 200 Vac or more.
[0019]
The input voltage from point A is divided by resistors R5 and R6, but a switching point is set according to the input voltage. The divided voltage has a pulsating waveform, and the boost setting value is switched every cycle, so that the boost voltage cannot be obtained stably. The capacitor C2 smoothes the DC voltage to obtain a stable boosted voltage.
[0020]
This voltage is applied between the base and the emitter of the transistor 11 (SW2) to turn ON / OFF the SW2. In a 100 V system with a low input voltage, SW1 is turned off, and the boost setting resistance is R3 + R4. When the input voltage is 200 Vac or more, the transistor is turned on and R4 is short-circuited, so that the boost setting resistor switches to R3.
[0021]
The boosted voltage is detected by the switched resistance and R2, and the negative feedback control is performed via the error amplifier of the feedback unit 8a so that the boosted voltage becomes substantially constant. If a more stable operation is required, a measure such as providing a hysteresis circuit in the detection unit in FIG. 2 is taken as shown in a G section surrounded by a two-dot chain line in FIG.
[0022]
FIG. 3B shows the change of the boosted value with respect to the input voltage in the case where the hysteresis circuit G is provided. In FIG. 3A, when the input voltage shifts from the high input voltage to the low input voltage, b. This shows a case where migration has occurred.
[0023]
FIG. 4 is an input voltage correction circuit showing another embodiment. Here as well as connected to a non-inverting input terminal of the error amplifier through a
[0024]
That is, the reference voltage terminal of the error amplifier of the feedback unit 8a is linearly varied according to the input voltage in accordance with the input voltage to change the boost setting value. Then, similarly to the embodiment shown in FIG. 2, the input voltage is divided by the resistors R7 and R8, and the voltage smoothed by the capacitor C2 is applied to the reference voltage terminal of the error amplifier of the feedback unit 8a.
[0025]
With this configuration, the reference voltage increases with an increase in the input voltage. Therefore, when the input voltage is low, the boosted voltage can be set low, and when the input voltage is high, the boosted voltage can be set high.
[0026]
FIG. 5A shows the relationship between the voltage Vc1 applied to both ends of the conventional smoothing capacitor (C1) and the voltage at the point A (input voltage) with the set voltage being constant, and FIG. 5B shows that the set voltage is variable. The relationship between Vc1 of the present invention and the voltage at point A (input voltage) is shown. FIG. 6A is a diagram showing an example in which the set voltage is performed in an analog manner, and FIG. 6B is a diagram showing an example in which a portion performed in a stepwise manner and a portion performed in an analog manner are mixed according to the voltage of the AC power supply. It is.
[0027]
FIGS. 7 and 8 show the results of experiments using the input
[0028]
Further, according to the configuration of the present invention, there is also a loss improvement effect. That is, when the input voltage is low, the voltage applied to the boost inductor 3 is lower than in the conventional method, and the core loss of the inductor is reduced. In addition, the effective value of the current flowing through the inductor can be reduced and the copper loss can be reduced as compared with the conventional method.
[0029]
Since the loss can be reduced in this way, the inductance can be reduced to about 1/2 and the size of the inductor can be reduced. Despite the downsizing of the inductor, an efficiency of 95.5% min or more equivalent to that of the conventional circuit was obtained at an input voltage of 100 Vac.
[0030]
The foregoing description of the present invention has been presented by way of illustration and example only of particular preferred embodiments. Thus, it will be apparent to one skilled in the art that the present invention may be modified or modified in many ways without departing from its essentials. The scope of the present invention defined by the description of the claims is intended to cover alterations and modifications within the scope.
[0031]
【The invention's effect】
The effects confirmed when the DC /
{Circle around (1)} Even if the boost setting value is varied according to the input voltage, there is no problem in improving the power factor.
{Circle around (2)} By reducing the boosted voltage at the time of low input voltage, the energy stored in the boost inductor is reduced, and the core loss and the copper loss of the boost inductor can be reduced.
(3) The inductance and size of the boost inductor can be reduced by reducing the loss. The boost inductor was reduced in size to a bottom area of -40% and a volume of -57%. The efficiency in the example was equal to or higher than that of the conventional example, and as a result of calculation using a power meter or the like, it was 95.5% min at an input voltage of 100 Vac.
[0032]
(4) Since the energy stored in the boost inductor is small, the current peak value is small. As a result, the normal mode component of the conduction noise returning to the input is reduced, and the EMI filter can be downsized. Cost reduction can be achieved by downsizing these components.
[Brief description of the drawings]
FIG. 1 is a main part configuration diagram showing an example of an embodiment of a power factor correction circuit according to the present invention.
FIG. 2 is a circuit diagram showing an example of an input correction circuit used in the power factor correction circuit of the present invention.
FIG. 3 is a diagram showing an embodiment in which a hysteresis circuit is provided in the circuit of FIG. 2;
FIG. 4 is a circuit diagram showing another embodiment of the input correction circuit used in the power factor correction circuit of the present invention.
FIG. 5 is a diagram showing a relationship between Vc1 of the conventional example in which the set voltage is constant and a voltage of the point A (input voltage) of the present invention in which the set voltage is variable.
FIG. 6 is a diagram illustrating an example in which a set voltage is performed in an analog manner, and an example in which a part that performs a stepwise operation and a part that performs an analog operation in accordance with the voltage of an AC power supply are mixed.
FIG. 7 is a diagram showing an example of a current waveform with respect to a voltage of the power factor correction circuit to which the present invention is applied.
FIG. 8 is a diagram showing another example of the current waveform with respect to the voltage of the power factor correction circuit to which the present invention is applied.
FIG. 9 is a diagram showing an example of a conventional power factor correction circuit.
FIG. 10 is a diagram illustrating an example of an error amplifier included in a feedback circuit.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 EMI filter 2 diode bridge 3 boost inductor 4 switching element 5 flywheel diode 6
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23946499A JP3565416B2 (en) | 1999-08-26 | 1999-08-26 | Power factor improvement circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23946499A JP3565416B2 (en) | 1999-08-26 | 1999-08-26 | Power factor improvement circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001069748A JP2001069748A (en) | 2001-03-16 |
JP3565416B2 true JP3565416B2 (en) | 2004-09-15 |
Family
ID=17045160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23946499A Expired - Fee Related JP3565416B2 (en) | 1999-08-26 | 1999-08-26 | Power factor improvement circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3565416B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4830218B2 (en) * | 2001-06-19 | 2011-12-07 | 日本テキサス・インスツルメンツ株式会社 | Drive signal supply circuit |
JP4872554B2 (en) * | 2006-09-14 | 2012-02-08 | パナソニック株式会社 | Power supply |
KR100869807B1 (en) | 2007-04-06 | 2008-11-21 | 삼성에스디아이 주식회사 | Power Factor Corrector |
JP5182485B2 (en) * | 2008-01-25 | 2013-04-17 | セイコーエプソン株式会社 | Power supply circuit and control method thereof, power supply circuit for projector, and projector |
US7888917B2 (en) * | 2008-04-23 | 2011-02-15 | Honeywell International Inc. | Systems and methods for producing a substantially constant output voltage in a power source boost system |
JP5377218B2 (en) * | 2009-10-20 | 2013-12-25 | 三菱電機株式会社 | Power supply circuit and lighting device |
JP5719164B2 (en) * | 2010-12-20 | 2015-05-13 | Dxアンテナ株式会社 | Power factor correction circuit |
JP5746560B2 (en) * | 2011-05-25 | 2015-07-08 | 新電元工業株式会社 | Switching power supply |
JP2013063003A (en) * | 2011-09-15 | 2013-04-04 | Fujitsu Telecom Networks Ltd | Boost circuit, dc-dc converter having the same, power supply device, and operation method of boost circuit |
JP6161339B2 (en) * | 2013-03-13 | 2017-07-12 | ラピスセミコンダクタ株式会社 | Boost switching regulator and semiconductor device |
JP6254868B2 (en) * | 2014-02-17 | 2017-12-27 | 新電元工業株式会社 | Power supply |
DE102018217255A1 (en) * | 2018-10-10 | 2020-04-16 | Robert Bosch Gmbh | Method for regulating the voltage of an energy supply system |
KR20240032399A (en) * | 2022-09-02 | 2024-03-12 | 엘지전자 주식회사 | Power Factor Corrector circuit |
-
1999
- 1999-08-26 JP JP23946499A patent/JP3565416B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001069748A (en) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969390B2 (en) | Switching power supply | |
JP3994953B2 (en) | Power factor correction circuit | |
US5801935A (en) | Digital power factor correction circuit | |
US7352599B2 (en) | Switching power source apparatus | |
JP3565416B2 (en) | Power factor improvement circuit | |
JPH09205766A (en) | Power factor compensating circuit | |
KR101058936B1 (en) | Power factor correction circuit and its output voltage control method | |
JPH11178327A (en) | Switching type direct current power device | |
JP2004282958A (en) | Power factor improving circuit | |
JP6911677B2 (en) | AC-DC converter | |
JP2007236034A (en) | Power supply system | |
WO2018207880A1 (en) | Ripple injection circuit, switching control circuit, oscillation circuit, and electronic device equipped with these circuits | |
JPH08223923A (en) | Current-mode switching stabilized power-supply apparatus | |
JPH11332220A (en) | Dc power supply circuit | |
JPH10127047A (en) | Switching power unit and phase controller | |
JPH1132480A (en) | Switching type dc power supply device | |
JP2001309652A (en) | Power supply device | |
JPH11178342A (en) | Power supply unit, electronic apparatus, and step-down type rectification/smoothing circuit | |
JP2000197351A (en) | Power supply having improved power factor | |
JP2005341712A (en) | Power supply unit | |
JPH0674088U (en) | Power supply | |
JP6288454B2 (en) | Power supply | |
JPH10127046A (en) | Control circuit for step-up converter | |
JP2001086737A (en) | Power supply | |
JP4289000B2 (en) | Power factor correction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |