JP2007236034A

JP2007236034A - Power supply system

Info

Publication number: JP2007236034A
Application number: JP2006051361A
Authority: JP
Inventors: Koichi Azuma; 恒一東
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2006-02-27
Filing date: 2006-02-27
Publication date: 2007-09-13
Anticipated expiration: 2026-02-27
Also published as: JP4857812B2

Abstract

PROBLEM TO BE SOLVED: To provide a power supply system, in which the output ripple voltage and the harmonic components of a power factor improving circuit are reduced. SOLUTION: The power supply system 100 consists of a first power supply unit 1 and a second power supply unit 2 and supplies DC power to a driving system load 120 and a control system load 130, by receiving AC power from a commercial power supply 200. The first power supply unit 1 has a rectifier 40, and a PFC circuit 10, connected to the post-stage of the rectifier 40 and incorporating a clamp circuit 16 for holding down the peak value of input voltage to a set clamp voltage and a current detection section 14 supplies DC power to the driving system load 120, by receiving AC power from the commercial power supply 200. The second power supply unit 2 supplies DC power to the control system load 130, by receiving AC power from the commercial power supply 200 via the current detection section 14. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、入力される交流電力を直流に変換して負荷に供給する電源システムに関する。 The present invention relates to a power supply system that converts input AC power into DC and supplies it to a load.

商用電源等の交流電源からの交流電力を直流に変換する電源システムにおける交流−直流（ＡＣ−ＤＣ）変換部には、一般にコンデンサインプット方式が利用されている。しかし、この方式における力率は０．５〜０．６程度と低い。このため、力率の改善を図るとともに、入力電流の高調波成分を減少させるべく、昇圧チョッパ型力率改善回路（ＰＦＣ（Power Factor Correction）回路）を用い、入力電流を入力電圧と相似の正弦波化する方法が採用されている。この方法によれば、力率を０．９以上にすることができる。 Generally, a capacitor input system is used for an AC-DC (AC-DC) conversion unit in a power supply system that converts AC power from an AC power source such as a commercial power source into DC. However, the power factor in this method is as low as about 0.5 to 0.6. Therefore, in order to improve the power factor and reduce harmonic components of the input current, a boost chopper type power factor correction circuit (PFC (Power Factor Correction) circuit) is used, and the input current is a sine similar to the input voltage. The wave method is adopted. According to this method, the power factor can be 0.9 or more.

図２０は、ＰＦＣ回路を用いた従来の電源システムの回路図である。図２０に示す電源システム５００は、商用電源７００からの交流電力を直流に変換して負荷６２０に供給するものであり、ＰＦＣ回路５１０、整流器５４０及びＤＣ−ＤＣコンバータ５５０により構成される。これらのうち、ＰＦＣ回路５１０は、ＰＦＣ回路制御ＩＣ５１２、抵抗Ｒ１〜Ｒ５、チョークコイルＬ１、トランジスタＱ１、ダイオードＤ１及び平滑コンデンサＣ１により構成される。 FIG. 20 is a circuit diagram of a conventional power supply system using a PFC circuit. A power supply system 500 shown in FIG. 20 converts AC power from a commercial power supply 700 into DC and supplies it to a load 620, and includes a PFC circuit 510, a rectifier 540, and a DC-DC converter 550. Among these, the PFC circuit 510 includes a PFC circuit control IC 512, resistors R1 to R5, a choke coil L1, a transistor Q1, a diode D1, and a smoothing capacitor C1.

図２１（ａ）は電源システム５００における波形（入力電圧Vin、入力電流Iin、入力電力Pinと出力電圧Vo、出力電流Io、出力電力Po）を示し、図２１（ｂ）は入力電力Pi及び出力電力Poに応じた平滑コンデンサＣ１の充放電と、当該平滑コンデンサＣ１のリップル電圧Vr1及び電流Icを示す図である。図２１（ａ）に示すように、ＰＦＣ回路５１０によって入力電圧Vinと入力電流Iinとが同期して正弦波状に変化するため、一定電圧に制御された出力電力Poに対して、入力電力Pinの変化が大きく、結果として出力リップル電圧が大きくなる。また、図２１（ｂ）に示すように、コンデンサＣ１は、入力電力Pinが出力電力Poを超える場合に充電を行い、入力電力Pinが出力電力Poを下回る場合に放電を行う。 FIG. 21A shows waveforms (input voltage Vin, input current Iin, input power Pin and output voltage Vo, output current Io, output power Po) in the power supply system 500, and FIG. 21B shows input power Pi and output. It is a figure which shows charging / discharging of the smoothing capacitor C1 according to electric power Po, the ripple voltage Vr1 of the said smoothing capacitor C1, and the electric current Ic. As shown in FIG. 21 (a), the input voltage Vin and the input current Iin are synchronously changed in a sine wave shape by the PFC circuit 510, so that the output power Po of the input power Pin is controlled with respect to the constant voltage. The change is large, resulting in a large output ripple voltage. Further, as shown in FIG. 21B, the capacitor C1 charges when the input power Pin exceeds the output power Po, and discharges when the input power Pin is lower than the output power Po.

例えば、特許文献１に示す技術のように、スイッチングのオン・オフの時比率を一定に制御する電源の前段にＰＦＣ回路が適用されると、出力リップル電圧が大きく、特に、画像形成装置のモーターやＣＣＤの駆動、ゼログラフィーの帯電及び現像等を行う高圧電源を負荷とする場合には、リップル成分による出力電圧の変化が画像に影響するという問題があった。 For example, when a PFC circuit is applied in front of a power source that controls the switching on / off time ratio to be constant as in the technique shown in Patent Document 1, the output ripple voltage is large, and particularly the motor of the image forming apparatus. In the case where a high voltage power source for driving the CCD, charging the xerography, developing and the like is used as a load, a change in the output voltage due to the ripple component has an effect on the image.

このようなリップル成分を減らす方法として、ＰＦＣ回路内の平滑コンデンサの容量を大きくすることが挙げられる。また、リップル成分を減らす他の方法として、特許文献２に示す技術がある。図２２は、特許文献２に示す従来の電源システムの回路図である。図２２に示す電源システム５０１は、図２０に示す電源システムと比較すると、新たに、ＰＦＣ回路５１０内にＰＦＣ回路制御ＩＣ５１２、スイッチ５１３と、当該スイッチ５１３の切り替え動作によってＰＦＣ回路制御ＩＣ５１２に接続されるインバータ５１４及び切り替え信号発生器５１５とを有する。この電源システム５０１では、正弦波化する電流指令信号の凸部の一部を反転制御する方法が用いられている。
特開平７−３３７０３４号公報特開平４−３３１４６７号公報 As a method for reducing such a ripple component, increasing the capacity of the smoothing capacitor in the PFC circuit can be mentioned. As another method for reducing the ripple component, there is a technique disclosed in Patent Document 2. FIG. 22 is a circuit diagram of a conventional power supply system disclosed in Patent Document 2. In FIG. Compared with the power supply system shown in FIG. 20, the power supply system 501 shown in FIG. 22 is newly connected to the PFC circuit control IC 512, the switch 513 in the PFC circuit 510, and the PFC circuit control IC 512 by the switching operation of the switch 513. An inverter 514 and a switching signal generator 515. In this power supply system 501, a method is used in which a part of the convex portion of the current command signal to be sine wave-controlled is inverted.
JP-A-7-337034 JP-A-4-331467

しかし、ＰＦＣ回路内の平滑コンデンサの容量を大きくする方法では、電源システムの大型化を招くとともに、容量が大きいために起動時間が長くなってしまう等の別の問題が生じてしまう。 However, the method of increasing the capacity of the smoothing capacitor in the PFC circuit causes an increase in the size of the power supply system and causes other problems such as an increase in startup time due to the large capacity.

また、特許文献２に示す方法では、ＰＦＣ回路の制御部が複雑になる等の問題がある。また、図２２に示すように商用電源７００からの交流電力を直流に変換して負荷６３０に供給する他の電源装置である第２の電源装置５６０と組み合わせて使用する場合、入力電流Iin1が凹形状で、第２の電源装置５６０の入力電流Iin2が凸形状になり、特にコンデンサインプット方式の電源と組み合わせた場合は、全体の入力電流Iinにおいて高調波成分が増加する傾向にあった。また、ＰＦＣ回路の後段に、ＤＣ−ＤＣコンバータを搭載した場合には、高調波成分は増加しないものの、ＰＦＣ回路の負荷電流が増加し、その結果、出力リップル電圧が増大するという問題があった。 Further, the method disclosed in Patent Document 2 has a problem that the control unit of the PFC circuit becomes complicated. Further, as shown in FIG. 22, when the AC power from the commercial power supply 700 is converted into direct current and used in combination with the second power supply device 560 which is another power supply device that supplies the load 630, the input current Iin1 is concave. In shape, the input current Iin2 of the second power supply device 560 has a convex shape, and particularly when combined with a capacitor input type power supply, the harmonic component tends to increase in the overall input current Iin. In addition, when a DC-DC converter is mounted in the subsequent stage of the PFC circuit, the harmonic component does not increase, but the load current of the PFC circuit increases, resulting in an increase in output ripple voltage. .

本発明の目的は、上述した問題を解決するものであり、力率改善回路の出力リップル電圧及び高調波成分を低減した電源システムを提供するものである。 An object of the present invention is to solve the above-described problem, and to provide a power supply system in which output ripple voltage and harmonic components of a power factor correction circuit are reduced.

本発明は、第１の電源装置と第２の電源装置とによって構成され、交流電源からの交流電力を入力して負荷に直流電力を供給する電源システムであって、前記第１の電源装置が、整流器と、該整流器の後段に接続され、入力電圧のピーク値を設定されたクランプ電圧に抑えるクランプ回路と電流検出部とを内蔵した第１の力率改善回路とを有し、前記交流電源からの交流電力を入力して負荷に直流電力を供給し、前記第２の電源装置が、前記電流検出部を介して前記交流電源からの交流電力を入力し、負荷に直流電力を供給することを特徴とする。 The present invention is a power supply system that includes a first power supply device and a second power supply device, inputs AC power from an AC power supply, and supplies DC power to a load. The first power supply device includes: A rectifier and a first power factor correction circuit that is connected to a subsequent stage of the rectifier and includes a clamp circuit that suppresses a peak value of the input voltage to a set clamp voltage and a current detection unit, and the AC power source The AC power from the AC power is input to supply DC power to the load, and the second power supply device inputs AC power from the AC power supply via the current detection unit and supplies DC power to the load. It is characterized by.

この構成によれば、第１の力率改善回路の出力リップル電圧を抑えることができ、更には、力率の悪化や高調波電流の増加を抑えることが可能となる。 According to this configuration, the output ripple voltage of the first power factor correction circuit can be suppressed, and further, it is possible to suppress the deterioration of the power factor and the increase of the harmonic current.

また、本発明の電源システムは、前記第２の電源装置が、チョークコイルと、該チョークコイルの後段に接続された平滑回路とを有するようにしてもよい。 In the power supply system of the present invention, the second power supply device may include a choke coil and a smoothing circuit connected to a subsequent stage of the choke coil.

この構成によれば、第２の電源装置の入力電流の導通角が広がり、更に出力リップル電圧を低減することが可能となる。 According to this configuration, the conduction angle of the input current of the second power supply device is widened, and the output ripple voltage can be further reduced.

また、本発明の電源システムは、前記第２の電源装置が、部分平滑回路を内蔵した平滑回路を有するようにしてもよい。 In the power supply system of the present invention, the second power supply device may have a smoothing circuit having a partial smoothing circuit built therein.

また、本発明の電源システムは、前記第２の電源装置が、位相制御回路を有するようにしてもよい。 In the power supply system of the present invention, the second power supply device may include a phase control circuit.

この構成によれば、第２の電源装置の入力電流の導通角が９０度以上の場合に、出力リップル電圧を低減することが可能となる。 According to this configuration, the output ripple voltage can be reduced when the conduction angle of the input current of the second power supply device is 90 degrees or more.

また、本発明の電源システムは、前記第２の電源装置が、降圧チョッパ回路を有するようにしてもよい。 In the power supply system of the present invention, the second power supply device may include a step-down chopper circuit.

この構成によれば、交流電源からの電圧が出力電圧よりも高い期間にのみ、第２の電源装置に電流が流れるようにすることができ、第２の電源装置の入力電流の導通角を広くして、更にリップル電圧を低減することが可能とある。 According to this configuration, only when the voltage from the AC power supply is higher than the output voltage, current can flow through the second power supply device, and the conduction angle of the input current of the second power supply device can be widened. Thus, it is possible to further reduce the ripple voltage.

また、本発明の電源システムは、前記降圧チョッパ回路が、前記第１の力率改善回路の出力リップル電圧に応じて、出力電圧を調整するようにしてもよい。 In the power supply system of the present invention, the step-down chopper circuit may adjust the output voltage according to the output ripple voltage of the first power factor correction circuit.

また、本発明の電源システムは、前記第２の電源装置が、第２の力率改善回路を有し、該第２の力率改善回路が、前記第１の力率改善回路の出力リップル電圧と、前記負荷の動作に応じて、前記交流電源からの交流電力の半周期における動作期間を調整するようにしてもよい。 Further, in the power supply system of the present invention, the second power supply device has a second power factor correction circuit, and the second power factor correction circuit is an output ripple voltage of the first power factor correction circuit. And according to operation | movement of the said load, you may make it adjust the operation period in the half cycle of the alternating current power from the said alternating current power supply.

また、本発明の電源システムは、前記クランプ回路が、前記負荷の動作に応じて、前記クランプ電圧を調整するようにしてもよい。 In the power supply system of the present invention, the clamp circuit may adjust the clamp voltage according to the operation of the load.

この構成によれば、負荷の動作に応じて、クランプ電圧を調整して出力リップル電圧を抑えることで、第１の電源装置の出力電圧の変化によって負荷の動作に影響を及ぼすことが抑制される。 According to this configuration, the clamp voltage is adjusted according to the operation of the load to suppress the output ripple voltage, thereby suppressing the influence on the operation of the load due to the change in the output voltage of the first power supply device. .

本発明によれば、第１の力率平滑回路の出力リップル電圧を抑えることができ、更には、力率の悪化や高調波電流の増加を抑えることが可能となる。 According to the present invention, the output ripple voltage of the first power factor smoothing circuit can be suppressed, and further, the deterioration of the power factor and the increase of the harmonic current can be suppressed.

以下、本発明の実施の形態について、図面を参照して具体的に説明する。図１は、本発明の実施の形態に係る電源システムを用いた画像形成装置の構成を示す図である。図１における画像形成装置内の電源システム１００は、ドライブモータ、スキャナモータ、ファン等の駆動系負荷１２０に電力を供給する第１電源装置１と、コントローラ、画像処理装置、ＦＡＸ等のＣＰＵを含む制御系負荷１３０に電力を供給する第２電源装置２とにより構成される。駆動系負荷１２０における負荷電力は、画像形成装置が画像出力しているときに大きく、待機状態では小さくなる。一方、制御系負荷１３０における負荷電力は、待機状態と画像出力中とで大きな差はないが、省エネルギーのモードに移行すると小さくなる。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. FIG. 1 is a diagram showing a configuration of an image forming apparatus using a power supply system according to an embodiment of the present invention. A power supply system 100 in the image forming apparatus in FIG. 1 includes a first power supply apparatus 1 that supplies power to a drive system load 120 such as a drive motor, a scanner motor, and a fan, and a CPU such as a controller, an image processing apparatus, and a FAX. The second power supply device 2 supplies power to the control system load 130. The load power in the drive system load 120 is large when the image forming apparatus is outputting an image, and is small in the standby state. On the other hand, the load power in the control system load 130 is not significantly different between the standby state and during image output, but decreases when the mode is shifted to the energy saving mode.

図２は、電源システム１００の基本的な回路図である。図１に示す電源システム１００において、第１電源装置１は、商用電源２００から供給される交流電力を直流に変換して駆動系負荷１２０に供給するものであり、ＰＦＣ回路１０と、整流器４０及びＤＣ−ＤＣコンバータ５０によって構成される。これらのうち、ＰＦＣ回路１０は、電圧検出回路１２、電流検出回路１４、クランプ回路１６、ＰＦＣ制御回路１８、出力電圧検出回路２０、チョークコイルＬ１、トランジスタＱ１、ダイオードＤ１及び平滑コンデンサＣ１により構成される。一方、第２電源装置２は、商用電源２００から供給される電力を制御系負荷１３０に供給するものであり、ダイオード３及びＤＣ−ＤＣコンバータ６２により構成され、商用電源２００からＤＣ−ＤＣコンバータ６２への入力電流経路がＰＦＣ回路１０内の電流検出回路１４及びダイオードＤ３を経由するように接続されている。 FIG. 2 is a basic circuit diagram of the power supply system 100. In the power supply system 100 shown in FIG. 1, the first power supply device 1 converts AC power supplied from the commercial power supply 200 into DC and supplies it to the drive system load 120. The PFC circuit 10, the rectifier 40, A DC-DC converter 50 is used. Among these, the PFC circuit 10 includes a voltage detection circuit 12, a current detection circuit 14, a clamp circuit 16, a PFC control circuit 18, an output voltage detection circuit 20, a choke coil L1, a transistor Q1, a diode D1, and a smoothing capacitor C1. The On the other hand, the second power supply device 2 supplies power supplied from the commercial power source 200 to the control system load 130, and is configured by the diode 3 and the DC-DC converter 62. The input current path to is connected to the current detection circuit 14 in the PFC circuit 10 and the diode D3.

ＰＦＣ回路１０内のクランプ回路１６は、入力電圧波形のピーク値を設定されたクランプ電圧に抑える。これにより、ＰＦＣ回路１０の出力リップル電圧を抑えることができ、更には、力率の悪化や高調波電流の増加を抑えることが可能となる。また、平滑コンデンサＣ１の容量を大きくする必要がないため、装置の大型化やＰＦＣ回路１０の起動時間が増加することもない。 The clamp circuit 16 in the PFC circuit 10 suppresses the peak value of the input voltage waveform to the set clamp voltage. Thereby, the output ripple voltage of the PFC circuit 10 can be suppressed, and further, the deterioration of the power factor and the increase of the harmonic current can be suppressed. Further, since it is not necessary to increase the capacity of the smoothing capacitor C1, the size of the apparatus and the startup time of the PFC circuit 10 do not increase.

以下、電源システム１００の実施例を説明する。 Hereinafter, an embodiment of the power supply system 100 will be described.

（第１実施例）
図３は、第１実施例における電源システムの回路図である。整流器４０は、商用電源２００からの交流電力に対して、全波整流方式による整流を行い、ＰＦＣ回路１０へ供給する。 (First embodiment)
FIG. 3 is a circuit diagram of the power supply system in the first embodiment. The rectifier 40 rectifies the AC power from the commercial power supply 200 by a full-wave rectification method and supplies the rectifier 40 to the PFC circuit 10.

ＰＦＣ回路１０は、抵抗Ｒ２及びＲ３からなる電圧検出回路と、ツェナーダイオードＤ２からなるクランプ回路２１と、抵抗Ｒ１からなる電流検出回路と、抵抗Ｒ４及びＲ５からなる出力電圧検出回路と、ＰＦＣ制御回路を構成するＰＦＣ回路制御ＩＣ２２と、チョークコイルＬ１、トランジスタＱ１、ダイオードＤ１及び平滑コンデンサＣ１からなる昇圧コンバータとによって構成される。 The PFC circuit 10 includes a voltage detection circuit including resistors R2 and R3, a clamp circuit 21 including a Zener diode D2, a current detection circuit including a resistor R1, an output voltage detection circuit including resistors R4 and R5, and a PFC control circuit. And a step-up converter comprising a choke coil L1, a transistor Q1, a diode D1, and a smoothing capacitor C1.

このＰＦＣ回路１０は、出力電圧を入力電圧より高い電圧に昇圧するとともに、入力電流を入力電圧と相似の正弦波にすることによって力率を改善する。クランプ回路２１は、入力電圧検出回路の後段に接続されており、当該入力電圧検出回路を構成する抵抗Ｒ２及びＲ３によって分圧された入力電圧波形のピーク値付近をクランプし、補正した基準電圧をＰＦＣ回路制御ＩＣ２２に入力させている。ＰＦＣ回路制御ＩＣ２２は、この基準電圧に基づいて、ＰＦＣ回路１０の入力電流を制御する。 The PFC circuit 10 boosts the output voltage to a voltage higher than the input voltage, and improves the power factor by making the input current a sine wave similar to the input voltage. The clamp circuit 21 is connected to the subsequent stage of the input voltage detection circuit, clamps the vicinity of the peak value of the input voltage waveform divided by the resistors R2 and R3 constituting the input voltage detection circuit, and provides a corrected reference voltage. The data is input to the PFC circuit control IC 22. The PFC circuit control IC 22 controls the input current of the PFC circuit 10 based on this reference voltage.

ＰＦＣ回路１０によって昇圧された電圧は、後段のＤＣ−ＤＣコンバータ５０に入力される。ＤＣ−ＤＣコンバータ５０は、入力電圧を駆動系負荷１２０の動作に必要な電圧まで絶縁、降圧し、当該駆動系負荷１２０に供給する。ＤＣ−ＤＣコンバータ５０は、一般的なフライバックコンバータ、フィードフォワードコンバータ、プッシュプルコンバータ、ハープブリッジコンバータ等を適宜選択して使用することが可能である。 The voltage boosted by the PFC circuit 10 is input to the subsequent DC-DC converter 50. The DC-DC converter 50 insulates and steps down the input voltage to a voltage necessary for the operation of the drive system load 120 and supplies the input voltage to the drive system load 120. As the DC-DC converter 50, a general flyback converter, feedforward converter, push-pull converter, harp bridge converter, or the like can be appropriately selected and used.

第２電源装置２内のＤＣ−ＤＣコンバータ６２は、前段のダイオードＤ３及び平滑コンデンサＣ２からなる平滑回路によって平滑された電圧を入力し、制御系負荷１３０の動作に必要な電圧まで絶縁、降圧し、当該制御系負荷１３０に供給する。ＤＣ−ＤＣコンバータ５０と同様、ＤＣ−ＤＣコンバータ６２も回路形式は問わない。 The DC-DC converter 62 in the second power supply device 2 receives the voltage smoothed by the smoothing circuit including the diode D3 and the smoothing capacitor C2 in the previous stage, and insulates and steps down the voltage to a voltage necessary for the operation of the control system load 130. To the control system load 130. Similar to the DC-DC converter 50, the DC-DC converter 62 may have any circuit form.

第２電源装置２の入力側は、整流器４０の＋出力側と、ＰＦＣ回路１０内の電流検出回路を構成する抵抗Ｒ１の出力側とに接続されている。これにより、図４（ａ）に示すように、抵抗Ｒ１における電流は、ＰＦＣ回路１０の入力電流Iin1と第２電源装置２の入力電流Iin2とを合成したものとなり、ＰＦＣ回路制御ＩＣ２２は、この合成電流の波形が、基準電圧の波形と相似になるように制御する。その結果、入力電流Iin1の波形は、整流器４０の出力である全体の入力電流Iinから第２電源装置２の入力電流Iin2を減算した波形となる。 The input side of the second power supply device 2 is connected to the + output side of the rectifier 40 and the output side of the resistor R1 constituting the current detection circuit in the PFC circuit 10. As a result, as shown in FIG. 4A, the current in the resistor R1 is a combination of the input current Iin1 of the PFC circuit 10 and the input current Iin2 of the second power supply device 2, and the PFC circuit control IC 22 The composite current waveform is controlled to be similar to the reference voltage waveform. As a result, the waveform of the input current Iin1 is a waveform obtained by subtracting the input current Iin2 of the second power supply device 2 from the entire input current Iin that is the output of the rectifier 40.

ここで、ＰＦＣ回路１０の出力リップル電圧は、入力電圧のピークと入力電流のピークとが一致し、そのピーク値が大きいことに起因して発生する。図４（ｂ）は、ＰＦＣ回路１０の入力電圧Vin、入力電流Iin1、入力電力Pi及び出力電力Poと、平滑コンデンサＣ１の電流Ic及びリップル電圧Vrを示す。ＰＦＣ回路１０の入力電流Iin1は、クランプ回路２１及び第２電源装置２の電流により、ピーク部分が凹んだ波形となっている。このため、入力電力Pinのピーク値は小さくなり、その結果、ＰＦＣ回路１０の出力リップル電圧も小さくすることが可能となる。 Here, the output ripple voltage of the PFC circuit 10 is generated because the peak of the input voltage coincides with the peak of the input current and the peak value is large. FIG. 4B shows the input voltage Vin, input current Iin1, input power Pi and output power Po of the PFC circuit 10, and the current Ic and ripple voltage Vr of the smoothing capacitor C1. The input current Iin1 of the PFC circuit 10 has a waveform in which the peak portion is recessed due to the currents of the clamp circuit 21 and the second power supply device 2. For this reason, the peak value of the input power Pin is reduced, and as a result, the output ripple voltage of the PFC circuit 10 can be reduced.

（第２実施例）
図５は、第２実施例における第２電源装置２の回路図である。なお、本実施例においては、電源システム１００における第２電源装置２以外の部分は、第１実施例と同様である。本実施例では、ダイオードＤ３及び平滑コンデンサＣ２からなる平滑回路にチョークコイルＬ２が挿入されている。これにより、力率が改善され、第２の電源装置２の入力電流Iin2の導通角が広がり、図６の実線に示すような各部の波形となり、第１実施例の場合（図６の点線）よりも更に出力リップル電圧を低減することが可能である。 (Second embodiment)
FIG. 5 is a circuit diagram of the second power supply device 2 in the second embodiment. In the present embodiment, parts other than the second power supply device 2 in the power supply system 100 are the same as those in the first embodiment. In this embodiment, a choke coil L2 is inserted in a smoothing circuit composed of a diode D3 and a smoothing capacitor C2. As a result, the power factor is improved, the conduction angle of the input current Iin2 of the second power supply device 2 is widened, and the waveform of each part as shown by the solid line in FIG. 6 is obtained. In the case of the first embodiment (dotted line in FIG. 6) It is possible to further reduce the output ripple voltage.

（第３実施例）
図７は、第３実施例における第２電源装置２の回路図である。なお、本実施例においても、電源システム１００における第２電源装置２以外の部分は、第１実施例と同様である。本実施例では、ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６とコンデンサＣ２、Ｃ３からなる平滑回路が用いられている。これらのうち、ダイオードＤ４、Ｄ５、Ｄ６とコンデンサＣ２、Ｃ３とによって部分平滑回路が構成される。これにより、第２電源装置２の入力電流Iin2の導通角は第２実施例よりも広くなり、図８に示すような各部の波形となり、更に出力リップル電圧を低減することが可能である。 (Third embodiment)
FIG. 7 is a circuit diagram of the second power supply device 2 in the third embodiment. Also in this embodiment, parts other than the second power supply device 2 in the power supply system 100 are the same as those in the first embodiment. In this embodiment, a smoothing circuit including diodes D3, D4, D5, and D6 and capacitors C2 and C3 is used. Of these, the diodes D4, D5, D6 and the capacitors C2, C3 constitute a partial smoothing circuit. As a result, the conduction angle of the input current Iin2 of the second power supply device 2 becomes wider than that of the second embodiment, and the waveform of each part as shown in FIG. 8 is obtained, and the output ripple voltage can be further reduced.

（第４実施例）
図９は、第４実施例における第２電源装置２の回路図である。なお、本実施例においても、電源システム１００における第２電源装置２以外の部分は、第１実施例と同様である。本実施例においては、第２電源装置は、ダイオードＤ３と位相制御回路６４とにより構成される。この場合、制御系負荷１３０としては、画像形成装置の定着装置の熱源である、ハロゲンヒーターやセラミックヒータ等が挙げられ、第２電源装置２の入力電流Iin2の導通角が９０度以上の場合に、図１０に示すような各部の波形となり、出力リップル電圧を低減することが可能である。 (Fourth embodiment)
FIG. 9 is a circuit diagram of the second power supply device 2 in the fourth embodiment. Also in this embodiment, parts other than the second power supply device 2 in the power supply system 100 are the same as those in the first embodiment. In the present embodiment, the second power supply device includes a diode D3 and a phase control circuit 64. In this case, examples of the control system load 130 include a halogen heater and a ceramic heater that are heat sources of the fixing device of the image forming apparatus, and when the conduction angle of the input current Iin2 of the second power supply device 2 is 90 degrees or more. As shown in FIG. 10, the waveform of each part is obtained, and the output ripple voltage can be reduced.

（第５実施例）
図１１は、第５実施例における第２電源装置２の回路図である。なお、本実施例においても、電源システム１００における第２電源装置２以外の部分は、第１実施例と同様である。本実施例においては、第２電源装置２は、ダイオードＤ３、Ｄ４、コンデンサＣ２、Ｃ３、トランジスタＱ２、チョークコイルＬ２と、トランジスタＱ２によるスイッチングを制御する制御回路６５により構成される降圧チョッパ回路である。この降圧チョッパ回路は、入力電力を断続させ、入力電圧より低い電圧を出力する。このため、商用電源２００からの交流電圧が出力電圧よりも高い期間にのみ電流が流れることになる。これにより、入力電流Iin2の導通角は広くなり、図１２に示すような各部の波形となり、更にリップル電圧を低減することが可能である。 (5th Example)
FIG. 11 is a circuit diagram of the second power supply device 2 in the fifth embodiment. Also in this embodiment, parts other than the second power supply device 2 in the power supply system 100 are the same as those in the first embodiment. In the present embodiment, the second power supply device 2 is a step-down chopper circuit that includes diodes D3 and D4, capacitors C2 and C3, a transistor Q2, a choke coil L2, and a control circuit 65 that controls switching by the transistor Q2. . This step-down chopper circuit interrupts input power and outputs a voltage lower than the input voltage. For this reason, a current flows only during a period in which the AC voltage from the commercial power supply 200 is higher than the output voltage. As a result, the conduction angle of the input current Iin2 is widened, and the waveform of each part as shown in FIG. 12 is obtained, and the ripple voltage can be further reduced.

（第６実施例）
図１３は、第６実施例における電源システム１００の回路図である。本実施例では、第１実施例と比較すると、クランプ回路２１がツェナーダイオードＤ２、Ｄ３とスイッチＳＷとにより構成される点が異なる。 (Sixth embodiment)
FIG. 13 is a circuit diagram of the power supply system 100 in the sixth embodiment. This embodiment is different from the first embodiment in that the clamp circuit 21 is constituted by Zener diodes D2 and D3 and a switch SW.

ツェナーダイオードＤ２の降伏電圧は、ツェナーダイオードＤ３の降伏電圧よりも大きくなるように設定されている。また、スイッチＳＷは、切り替え信号発生器２３からの切り替え信号に基づいて、ツェナーダイオードＤ３の接続、非接続を切り替える。具体的には、画像形成装置を制御するＣＰＵは、当該画像形成装置が動作モードのときに切り替え信号発生器２３に切り替え信号を発生させる制御を行う。切り替え信号発生器２３は、この制御により切り替え信号を発生し、スイッチＳＷは、ツェナーダイオードＤ３を接続させる。 The breakdown voltage of the Zener diode D2 is set to be larger than the breakdown voltage of the Zener diode D3. The switch SW switches connection / disconnection of the Zener diode D 3 based on the switching signal from the switching signal generator 23. Specifically, the CPU that controls the image forming apparatus performs control to cause the switching signal generator 23 to generate a switching signal when the image forming apparatus is in the operation mode. The switching signal generator 23 generates a switching signal by this control, and the switch SW connects the Zener diode D3.

これにより、画像形成装置が動作モードの場合に、出力リップル電圧を小さくし、出力電圧の変化によって当該画像形成装置が形成する画像に影響を及ぼすことが抑制される。図１４は、クランプ回路２１において、ツェナーダイオードＤ２によるクランプが行われる場合（図１４（ａ））と、ツェナーダイオードＤ３によるクランプが行われる場合（図１４（ｂ））とにおける、ＰＦＣ回路１０の入力電流Iin1、第２電源装置２の入力電流Iin2、整流器４０の出力である全体の入力電流Iinを示す図である。これらの図に示すように、ツェナーダイオードＤ３が接続され、当該ツェナーダイオードＤ３によるクランプが行われる場合には、ツェナーダイオードＤ２によるクランプが行われる場合よりも、全体の入力電流Iinの波形がつぶれた形になるため、相対的に力率は低下し、高調波成分が増加する。但し、画像形成装置が動作モードの場合には、大電流を必要とする負荷が動作しており、基本波電流が大きくなるため、画像形成装置全体の電流に対して高調波成分の増加は相対的に小さいものとなり、装置全体としては無視することができる。 Accordingly, when the image forming apparatus is in the operation mode, the output ripple voltage is reduced, and the change in the output voltage is prevented from affecting the image formed by the image forming apparatus. FIG. 14 shows the PFC circuit 10 when the clamp circuit 21 is clamped by the Zener diode D2 (FIG. 14A) and when the clamp circuit 21 is clamped by the Zener diode D3 (FIG. 14B). FIG. 4 is a diagram showing an input current Iin1, an input current Iin2 of the second power supply device 2, and an overall input current Iin which is an output of the rectifier 40. As shown in these figures, when the Zener diode D3 is connected and clamping by the Zener diode D3 is performed, the waveform of the entire input current Iin is crushed more than when the Zener diode D2 is clamped. Because of its shape, the power factor is relatively lowered and the harmonic components are increased. However, when the image forming apparatus is in the operation mode, a load that requires a large current is operating, and the fundamental current increases. Therefore, the increase in the harmonic component is relative to the current of the entire image forming apparatus. Therefore, the entire apparatus can be ignored.

（第７実施例）
図１５は、第７実施例における電源システム１００の回路図である。本実施例では、第１実施例と比較すると、第１電源装置１内のＰＦＣ回路１０の出力リップル電圧を検出するリップル検出回路３４を有するとともに、第２電源装置２におけるＤＣ−ＤＣコンバータ６２の前段に降圧チョッパ回路が構成されている点が異なる。降圧チョッパ回路は、ダイオードＤ３、Ｄ４、コンデンサＣ２、Ｃ３、トランジスタＱ２、チョークコイルＬ２、抵抗Ｒ６、Ｒ７、電圧指示回路３５、アンプＡＰ、トランジスタＱ２によるスイッチングを制御する制御回路６５により構成される。 (Seventh embodiment)
FIG. 15 is a circuit diagram of the power supply system 100 in the seventh embodiment. Compared with the first embodiment, this embodiment has a ripple detection circuit 34 that detects the output ripple voltage of the PFC circuit 10 in the first power supply device 1, and the DC-DC converter 62 in the second power supply device 2. The difference is that a step-down chopper circuit is configured in the previous stage. The step-down chopper circuit includes diodes D3 and D4, capacitors C2 and C3, a transistor Q2, a choke coil L2, resistors R6 and R7, a voltage indicating circuit 35, an amplifier AP, and a control circuit 65 that controls switching by the transistor Q2.

降圧チョッパ回路の出力電圧は、リップル検出回路３４によって検出されるＰＦＣ回路１０の出力リップル電圧に応じて、電圧指示回路３５、アンプＡＰ及び制御回路３６によって制御される。具体的には、降圧チョッパ回路の出力電圧は、ＰＦＣ回路１０の出力リップル電圧が高い場合には低くなり、ＰＦＣ回路１０の出力リップル電圧が高い場合には低くなるように調整される。 The output voltage of the step-down chopper circuit is controlled by the voltage instruction circuit 35, the amplifier AP, and the control circuit 36 in accordance with the output ripple voltage of the PFC circuit 10 detected by the ripple detection circuit 34. Specifically, the output voltage of the step-down chopper circuit is adjusted to be low when the output ripple voltage of the PFC circuit 10 is high and to be low when the output ripple voltage of the PFC circuit 10 is high.

図１６は、ＰＦＣ回路１０の入力電圧Vin、第２電源装置２の入力電流Iin2、ＰＦＣ回路１０の入力電流Iin1、入力電力Pi及び出力電力Po、平滑コンデンサＣ１の電流Ic及びリップル電圧Vrを示す。実線は降圧チョッパ回路の出力電圧Vout2が高い場合であり、点線は低い場合である。第２電源装置２の入力電流Iin2の導通角は、ＰＦＣ回路１０の出力リップル電圧が高い場合には広く、ＰＦＣ回路１０の出力リップル電圧が低い場合には狭く調整され、その結果、ＰＦＣ回路１０の出力リップル電圧はほぼ一定の値になる。この場合、降圧チョッパ回路の出力電圧Vout2は変化するが、後段のＤＣ−ＤＣコンバータ６２により調整され、制御系負荷１３０には一定の電圧が供給される。 FIG. 16 shows the input voltage Vin of the PFC circuit 10, the input current Iin2 of the second power supply device 2, the input current Iin1 of the PFC circuit 10, the input power Pi and the output power Po, the current Ic of the smoothing capacitor C1, and the ripple voltage Vr. . The solid line is when the output voltage Vout2 of the step-down chopper circuit is high, and the dotted line is when it is low. The conduction angle of the input current Iin2 of the second power supply device 2 is adjusted to be wide when the output ripple voltage of the PFC circuit 10 is high and narrow when the output ripple voltage of the PFC circuit 10 is low. As a result, the PFC circuit 10 The output ripple voltage is almost constant. In this case, the output voltage Vout2 of the step-down chopper circuit changes, but is adjusted by the subsequent DC-DC converter 62, and a constant voltage is supplied to the control system load 130.

（第８実施例）
図１７は、第８実施例における電源システム１００の回路図である。本実施例では、第７実施例と比較すると、第２電源装置２におけるＤＣ−ＤＣコンバータ６２の前段にＰＦＣ回路が構成されている点が異なる。 (Eighth embodiment)
FIG. 17 is a circuit diagram of the power supply system 100 in the eighth embodiment. This embodiment is different from the seventh embodiment in that a PFC circuit is configured in a stage preceding the DC-DC converter 62 in the second power supply device 2.

第２電源装置２内のＰＦＣ回路は、電圧検出回路６３、電流検出回路６４、ＰＦＣ制御回路６６、出力電圧検出回路６８、当該ＰＦＣ回路の動作及び停止の操作を外部から可能とするオン・オフ端子Ｔ１、トランジスタＱ３、ダイオードＤ４及び平滑コンデンサＣ５により構成される。オン・オフ端子Ｔ１は、オン・オフ信号発生器７０からの信号に基づいて、オン、オフを調整する。具体的には、オン・オフ信号発生器７０は、画像形成装置を制御するＣＰＵからの動作モードの切り替えを通知する信号（動作モード切替信号）、ＰＦＣ回路１０の入力電圧Vinからタイミングをとるゼロクロス信号、及び、リップル検出回路２４によって検出されるＰＦＣ回路１０の出力リップル電圧と基準値との比較結果に基づいて、商用電源２００からの交流電圧の半周期における第２電源装置２内のＰＦＣ回路の動作期間を調整すべく、オン・オフ端子Ｔ１の切替を制御する。 The PFC circuit in the second power supply device 2 is turned on / off to enable operation of the voltage detection circuit 63, current detection circuit 64, PFC control circuit 66, output voltage detection circuit 68, and operation and stop of the PFC circuit from the outside. A terminal T1, a transistor Q3, a diode D4, and a smoothing capacitor C5 are included. The on / off terminal T 1 adjusts on / off based on a signal from the on / off signal generator 70. Specifically, the on / off signal generator 70 is a signal for notifying the switching of the operation mode from the CPU that controls the image forming apparatus (operation mode switching signal), and the zero cross that is timed from the input voltage Vin of the PFC circuit 10. Based on the signal and the comparison result between the output ripple voltage of the PFC circuit 10 detected by the ripple detection circuit 24 and the reference value, the PFC circuit in the second power supply device 2 in the half cycle of the AC voltage from the commercial power supply 200 In order to adjust the operation period, the switching of the on / off terminal T1 is controlled.

図１８は、第８実施例におけるＰＦＣ回路１０の入力電圧Vin、第２電源装置２の入力電流Iin2、ＰＦＣ回路１０の入力電流Iin1、入力電力Pi及び出力電力Po、平滑コンデンサＣ１の電流Ic及びリップル電圧Vrを示す。実線は第２電源装置２内のＰＦＣ回路の動作期間が長い場合であり、点線は短い場合である。第２電源装置２内のＰＦＣ回路の出力電圧は変化するが、後段のＤＣ−ＤＣコンバータ６２により調整され、制御系負荷１３０には一定の電圧が供給される。 18 shows the input voltage Vin of the PFC circuit 10, the input current Iin2 of the second power supply device 2, the input current Iin1 of the PFC circuit 10, the input power Pi and the output power Po, the current Ic of the smoothing capacitor C1 in the eighth embodiment. Ripple voltage Vr is shown. A solid line indicates a case where the operation period of the PFC circuit in the second power supply device 2 is long, and a dotted line indicates a case where the operation period is short. Although the output voltage of the PFC circuit in the second power supply device 2 changes, it is adjusted by the DC-DC converter 62 at the subsequent stage, and a constant voltage is supplied to the control system load 130.

（第９実施例）
図１９は、第９実施例における電源システム１００の回路図である。本実施例では、複数の第２電源装置２〜２ｎが構成されている。第２電源装置２〜２ｎは、同一の構成でも良く、上述した各実施例に挙げた第２電源装置２を複数組み合わせてもよい。ＰＦＣ回路１０には、第２電源装置２〜２ｎの入力電流Iin2〜Iinnの合成電流を、整流器４０の出力である全体の入力電流Iinから差し引いた電流Iin1が流れ、当該ＰＦＣ回路１０の出力リップル電圧が低減される。 (Ninth embodiment)
FIG. 19 is a circuit diagram of the power supply system 100 in the ninth embodiment. In the present embodiment, a plurality of second power supply devices 2 to 2n are configured. The second power supply devices 2 to 2n may have the same configuration, and a plurality of second power supply devices 2 listed in the above-described embodiments may be combined. In the PFC circuit 10, a current Iin1 obtained by subtracting the combined current of the input currents Iin2 to Iinn of the second power supply devices 2 to 2n from the entire input current Iin that is the output of the rectifier 40 flows, and the output ripple of the PFC circuit 10 The voltage is reduced.

このように、本実施形態の電源システム１００は、第１電源装置１内のＰＦＣ回路１０の出力リップル電圧を低減させることができ、第２電源装置２が追加される場合にも、システム全体の大型化や回路を追加することなく、力率の悪化や高調波電流の増加を抑えることが可能となる。また、平滑コンデンサＣ１の容量を大きくする必要がないため、ＰＦＣ回路１０の起動時間が増加することもない。 As described above, the power supply system 100 of the present embodiment can reduce the output ripple voltage of the PFC circuit 10 in the first power supply device 1, and even when the second power supply device 2 is added, It is possible to suppress the deterioration of the power factor and the increase of the harmonic current without increasing the size or adding a circuit. Further, since it is not necessary to increase the capacity of the smoothing capacitor C1, the startup time of the PFC circuit 10 does not increase.

以上、説明したように、本発明に係る電源システムは、力率改善回路の出力リップル電圧及び高調波成分を低減することができ、電源システムとして有用である。 As described above, the power supply system according to the present invention can reduce the output ripple voltage and harmonic components of the power factor correction circuit, and is useful as a power supply system.

電源システムを用いた画像形成装置の構成を示す図である。1 is a diagram illustrating a configuration of an image forming apparatus using a power supply system. 電源システムの基本的な回路図である。It is a basic circuit diagram of a power supply system. 第１実施例における電源システムの回路図である。It is a circuit diagram of the power supply system in 1st Example. 第１実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 1st Example. 第２実施例における第２電源装置の回路図である。It is a circuit diagram of the 2nd power supply device in 2nd Example. 第２実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 2nd Example. 第３実施例における第２電源装置の回路図である。It is a circuit diagram of the 2nd power supply device in 3rd Example. 第３実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 3rd Example. 第４実施例における第２電源装置の回路図である。It is a circuit diagram of the 2nd power supply device in 4th Example. 第４実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 4th Example. 第５実施例における第２電源装置の回路図である。It is a circuit diagram of the 2nd power supply device in 5th Example. 第５実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 5th Example. 第６実施例における電源システムの回路図である。It is a circuit diagram of the power supply system in 6th Example. 第６実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 6th Example. 第７実施例における電源システムの回路図である。It is a circuit diagram of the power supply system in 7th Example. 第７実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 7th Example. 第８実施例における電源システムの回路図である。It is a circuit diagram of the power supply system in 8th Example. 第８実施例における電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the power supply system in 8th Example. 第９実施例における電源システムの回路図である。It is a circuit diagram of the power supply system in 9th Example. 従来の第１の電源システムの回路図である。It is a circuit diagram of the conventional 1st power supply system. 従来の第１の電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the conventional 1st power supply system. 従来の第２の電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the conventional 2nd power supply system. 従来の第２の電源システムの各部の波形を示す図である。It is a figure which shows the waveform of each part of the conventional 2nd power supply system.

Explanation of symbols

１第１電源装置
２第２電源装置
１０ＰＦＣ回路
１２電圧検出回路
１４電流検出回路
１６クランプ回路
１８ＰＦＣ制御回路
２０出力電圧検出回路
４０整流器
５０ＤＣ−ＤＣコンバータ
１００電源システム
１２０駆動系負荷
１３０制御系負荷
２００商用電源
Ｌ１チョークコイル
Ｑ１トランジスタ
Ｄ１、Ｄ３ダイオード
Ｃ１平滑コンデンサ DESCRIPTION OF SYMBOLS 1 1st power supply device 2 2nd power supply device 10 PFC circuit 12 Voltage detection circuit 14 Current detection circuit 16 Clamp circuit 18 PFC control circuit 20 Output voltage detection circuit 40 Rectifier 50 DC-DC converter 100 Power supply system 120 Drive system load 130 Control system Load 200 Commercial power supply L1 Choke coil Q1 Transistor D1, D3 Diode C1 Smoothing capacitor

Claims

A power supply system configured by a first power supply device and a second power supply device, supplying alternating current power from an alternating current power supply and supplying direct current power to a load,
The first power supply device includes a rectifier, a first power factor correction circuit that is connected to a subsequent stage of the rectifier and includes a clamp circuit that suppresses a peak value of an input voltage to a set clamp voltage and a current detection unit. And supplying AC power to the load by inputting AC power from the AC power source,
The second power supply device receives AC power from the AC power supply via the current detection unit and supplies DC power to a load.

The power supply system according to claim 1, wherein the second power supply device includes a choke coil and a smoothing circuit connected to a subsequent stage of the choke coil.

The power supply system according to claim 1, wherein the second power supply device includes a smoothing circuit including a partial smoothing circuit.

The power supply system according to claim 1, wherein the second power supply device includes a phase control circuit.

The power supply system according to claim 1, wherein the second power supply device includes a step-down chopper circuit.

The power supply system according to claim 5, wherein the step-down chopper circuit adjusts an output voltage according to an output ripple voltage of the first power factor correction circuit.

The second power supply device has a second power factor correction circuit, and the second power factor correction circuit is responsive to the output ripple voltage of the first power factor correction circuit and the operation of the load. The power supply system according to claim 1, wherein an operation period in a half cycle of AC power from the AC power source is adjusted.

The power supply system according to claim 1, wherein the clamp circuit adjusts the clamp voltage according to an operation of the load.