JP3565328B2 - 表示装置およびその不良ドット補償方法 - Google Patents

表示装置およびその不良ドット補償方法 Download PDF

Info

Publication number
JP3565328B2
JP3565328B2 JP2000176697A JP2000176697A JP3565328B2 JP 3565328 B2 JP3565328 B2 JP 3565328B2 JP 2000176697 A JP2000176697 A JP 2000176697A JP 2000176697 A JP2000176697 A JP 2000176697A JP 3565328 B2 JP3565328 B2 JP 3565328B2
Authority
JP
Japan
Prior art keywords
color
dot
value
dots
neighboring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000176697A
Other languages
English (en)
Other versions
JP2001356730A (ja
Inventor
諭 上野
育弘 吉田
洋一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000176697A priority Critical patent/JP3565328B2/ja
Priority to TW89115417A priority patent/TW575855B/zh
Priority to US09/630,997 priority patent/US6583774B1/en
Priority to KR1020000045327A priority patent/KR100361627B1/ko
Publication of JP2001356730A publication Critical patent/JP2001356730A/ja
Application granted granted Critical
Publication of JP3565328B2 publication Critical patent/JP3565328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10Dealing with defective pixels

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電気的に制御できないドット(以下不良ドットという)を見えにくくする機能を備えた液晶表示装置(以下LCDという)や、プラズマディスプレイ装置(以下PDPという)等、画素構造を有する表示装置に関する。
【0002】
【従来の技術】
LCDやPDP等の微細な画素を構成する3色のドットを空間的に配置して構成する表示装置では、その製法上、数百万個に1個の割合で不良ドットが存在する。このようなドットは光の強度を自由に制御できないため、当該ドットが関連する画素では色を自由に発色することができない。従って、数百万画素に一つといった極めて少ない割合でこのような不良が存在したとしても、画質上大きな問題になる。このため、表示装置は出荷選別を厳重にせざるを得ず、このことが全体のコストを押し上げ、また、普及促進を妨げる等の問題につながっている。
【0003】
図16は不良の生じた表示装置を模擬的に示した説明図である。図16において、201は赤、202は青、203は緑それぞれのドット、204はブラックマトリックス部であり、色配列がいわゆる縦ストライプ配列の場合を示す。図16において、ハッチングのかかった部分は、光っている部分を表しており、図16はこのように、一面が青になっている場合の表示装置の表面を大きく拡大した場合に相当する。つまり、青のドット202のみが一面に光っている場合を仮定して以下の説明を行う。
【0004】
図16において、205の青のドットは不良で、このドットは黒点になっている場合を想定する。この場合、一面青に光らせるべきであるにもかかわらず、このドットは光らせることができない。従って、この部分に色の不連続を生じ、視覚上の画質劣化を生ずる。
【0005】
このような不良ドットに対しては、製造技術自体を向上するのが根本対策である。例えば、製造装置の精密度、クリーン度などを向上する方法である。
【0006】
あるいは、製造後の検査で発見した不良ドットに対して、回路パターン等の修正を施す方法もある。製造後の対策が可能な不良ドットにあっては、不良ドットの状況に応じてレーザ装置等で回路の焼断又は焼結等を行って、不良ドットを見えにくくする方法等の対策がとられている。
【0007】
従来は、上記のように主として2つのアプローチ、つまり製造技術そのものの改善と、製造後の対策をおこなうことで不良率を低減して全体のコストダウンを図るようにしていた。
【0008】
【発明が解決しようとする課題】
しかし、従来の対策方法では対策に大きなコストがかかるという問題があった。例えばクリーン度の高い設備を導入するには、極めて大きな導入コストがかかり、そのクリーン度維持にも大きなコストがかかる。
【0009】
また、レーザ装置等で回路の焼断又は焼結を行って、不良ドットを見えにくくする方法等の対策についても、次に述べる問題がある。
【0010】
まず、対策の結果を自由に選べないと言う問題である。つまり、レーザ装置で行う対策は回路を焼断するか又は焼結するかという2つの自由度しかないため、前記不良ドットを永久に解放するか又は導通するかしか選択できない。従って、完全に光る状態(輝点不良)又は、完全に光らない状態(黒点不良)のいずれかの状態にしか対策できない。このような対策で良品化できる不良というのは、もともとごく限られた不良であり、この技術だけでは、全体の不良率を大きく低減するには及ばない。
【0011】
次に、対策のスループットが極めて低いという問題がある。これは、不良の内容を解析し、どこの回路をどのように焼断又は焼結すればよいか判断し、それを実行に移すまで、長い時間がかかるということである。このため、前記対策を行ったとしても、効率的に不良低減ができるとはいえない。
【0012】
前記2点の問題点から、前記レーザ装置による対策を行ったとしても、全体の不良率を際だって低減するには遠く及ばないと言う問題がある。
【0013】
結局、製造技術の向上、あるいはレーザ装置等による対策、いずれにしても、相応のコストがかかり、このことによって全体のコストを押し上げられる等の問題があった。
【0014】
本発明は、上記問題点に鑑みなされたものであり、その目的は、電気的に制御できない不良ドットが存在することによる表示不良を望ましい方法で抑制でき、しかも、不良補正に対するコストダウンを実現する表示装置であって、回路構成の簡略化をも実現する表示装置を提供することにある。
【0015】
【課題を解決するための手段】
本発明の表示装置は、上記課題を解決するために、複数の画素を備え、各画素では少なくとも3色のドットによって表示動作が行われる表示装置において、電気的に制御できない不良ドットが存在することによる表示不良を補償するため、該不良ドット近傍の複数のドットに印加する信号を、該複数のドットが発色することによって得られる色彩と、前記不良ドットおよび前記複数のドットの入力信号に基づく本来の色彩との差がより小さくなるように制御する制御手段を備え、前記制御手段は、前記複数のドットのうち、一のドットに印加する信号値を、前記不良ドットの本来の入力信号と、該入力信号に応じて前記一のドットに印加すべき信号値との相関関係から得られた関数に基づく演算により決定した後、他のドットに印加する信号値を演算により決定することを特徴としている。
【0016】
上記の発明によれば、不良ドット近傍の複数のドットが発色することによって得られる色彩と、前記不良ドットおよび前記複数のドットの入力信号に基づく本来の色彩との差がより小さくなるように(好ましくは、その差が最小になるように)、前記複数のドットに印加する信号が制御される。これによって、不良ドットの本来の色彩と略等しい状態を当該ドット近傍に作り出すことが可能になり、不良ドットによる表示不良を抑制できる。また、本発明によれば、従来のレーザ装置による対策の場合に生じていた上記各問題点が生ずることもない。
【0017】
さらに、制御手段は、前記複数のドットのうち、一のドットに印加する信号値を、前記不良ドットの本来の入力信号と、該入力信号に応じて前記一のドットに印加すべき信号値との相関関係から得られた関数に基づく演算により決定する。したがって、比較的簡単な演算によって一のドットに印加する信号値を決定でき、これにより、回路構成を簡略化できる。
【0018】
本発明は、例えば液晶表示装置に好適に採用できるが、これに限らず、プラズマディスプレイ装置やエレクトロルミネセンス表示装置など他の表示装置にも同様に適用できる。また、本発明は、一枚の表示パネルによってカラー表示を行う表示装置に限らず、各色に対応した複数のパネルを備え、これらパネルからの光を合成してカラー表示を行う投射型表示装置(例えば、液晶プロジェクタ)などに対しても、同様に適用できる。
【0019】
前記関数として、前記不良ドットの本来の入力信号と、該入力信号に応じて前記一のドットに印加すべき信号値との相関関係から得られた近似直線が用いられることは好ましく、これによって、演算を簡単なものにできる。
【0020】
なお、前記関数としては、近似直線以外に、LUT(ルックアップテーブル)等を用いて、実験結果から得られた上記相関関係により近い形に近似させた関数を用いることが考えられる。
【0021】
前記色彩の差は、CIE(1976)L*a*b*色差値で表される色彩の差であることは、好ましい。
【0022】
また、本発明の表示装置において、前記制御手段は、前記複数のドットの輝度の和が、前記不良ドットおよび前記複数のドットの入力信号に基づく本来の輝度の和に略等しくなるように、前記複数のドットに印加する信号を制御することは、好ましい。これによって、不良ドットの本来の明るさと略等しい状態を当該ドット近傍に作り出すことができ、不良ドットによる表示不良を抑制できる。
【0023】
また、本発明の表示装置において、前記近似直線の傾きが、前記一のドットの入力信号の値に基づき決定されることは好ましく、これによって、一のドットの入力信号の値に応じた近似直線の傾きを決定できる。
【0024】
また、本発明の表示装置において、前記近似直線の傾きとして、0および1/2(但しnは0以上の整数)の値からなる近似値を用いることは好ましく、これによって、回路構成を一層簡略化できる。
【0025】
また、本発明の表示装置において、前記制御手段は、前記一のドットの入力信号の値に基づき前記近似直線の傾きを決定し、該傾きに前記不良ドットの入力信号の値を乗じた値を算出する第1回路と、前記第1回路により算出された値に、前記一のドットの入力信号の値を加えて、前記一のドットに印加すべき信号値を算出し出力する第2回路とを備えることは好ましく、かかる簡単な回路構成によって、一のドットに印加すべき信号値を決定できる。
【0026】
また、本発明の表示装置において、前記第1回路は、ビットシフト回路により実現されることは好ましく、これによって、回路構成を一層簡略化できる。
【0027】
また、本発明の表示装置において、前記制御手段は、さらに、前記他のドットに印加する信号値を算出するため、前記不良ドットおよび前記複数のドットの各入力信号に対して、それぞれ予め定める値に基づき、累乗の計算および乗算を行う第3回路を備えることは好ましく、かかる第3回路を備えた回路構成によって、前記他のドットに印加すべき信号値を決定できる。
【0028】
また、本発明の表示装置において、前記第3回路は、ルックアップテーブルにより実現されることは好ましく、これによって、回路構成を一層簡略化できる。
【0029】
【発明の実施の形態】
本発明の実施の一形態について、図1〜図15に基づいて説明すれば、以下の通りである。
【0030】
図1は、本実施形態の表示パネルにおける不良ドットの周辺の状況を説明する図である。
【0031】
図1において、101は赤、102は青、103は緑それぞれのドット、104はブラックマトリックス部であり、色配列がいわゆる縦ストライプ配列の場合を示す。図1において、ハッチングのかかった部分は光っている部分を表しており、図1はこのように、一面が赤になっている場合の表示装置の表面を大きく拡大してみた場合に相当する。つまり、赤のドット101のみが一面に光っている場合を仮定して以下の説明を行う。
【0032】
尚、ここで、ドットとは、RGB等の各色を表示する色の最小単位で、画素とは、そのRGB等のドットを各一つずつ含む画像の最小表示単位であり、一つの画素で色および明るさを表示できる。
【0033】
図1において、赤のドット105は不良ドットで、このドットは黒点になっている場合を想定する。この場合、一面赤に光らせるべきであるにもかかわらず、このドットは光らせることができない。従って、この部分に色の不連続を生じ、視覚上の画質劣化を生ずる。
【0034】
本実施形態では、不良である赤のドット105に隣接するドットである、青のドット106および緑のドット107に印加する信号を制御することによって、不良ドット105による表示不良を低減させる。つまり、やむを得ず生じた赤の不良ドット105が黒点になった場合、該不良ドットに隣接するドットである青ドット106および緑ドット107に印加する信号を制御して、該不良ドット105の本来の明るさおよび色彩と略等しい状態を当該ドット付近に作り出して、視覚的な妨害を低減させる。図1では、このように制御された信号が印加されて、青ドット106および緑ドット107が光っている状態をハッチングによって示している。
【0035】
ところで、図2に、視覚の空間周波数特性を示す。本例は、坂田、磯野“視覚における色度の空間周波数特性”テレビジョン学会誌,Vo1.31,No1,pp.29−35(1976)に示す例であり、横軸が空間周波数、つまり画像の細かさ、一方縦軸は相対的なレスポンスを示している。また、グラフの3本の曲線のパラメータは、測定した色の条件を示している。
【0036】
同図によると、視覚の明暗のレスポンスは、赤−緑、黄−青のレスポンスに比較して、帯域が約3倍から5倍広いことが分かる。
【0037】
視覚の空間周波数レスポンスの測定例は、上記坂田ら以外にも多数存在するが、いずれも概ね、明暗のレスポンスが色のレスポンスに比較して数倍程度帯域が広いとされている。つまり、視覚の特性は、一般に、細かな色の変化は、細かな明るさの変化に対して認識されにくいようになっているといえる。
【0038】
そこで、本実施形態では、青ドット106および緑ドット107の輝度の和が、不良ドット105およびその近傍ドット106・107の入力信号に基づく本来の輝度の和に略等しくなるように、さらに、青ドット106および緑ドット107が発色することによって得られる色彩と、不良ドット105およびその近傍ドット106・107の入力信号に基づく本来の色彩との差がより小さくなるように(好ましくは、その差が最小になるように)、青ドット106および緑ドット107に印加する信号を制御する。具体的には、各ドット105〜107の色信号の入力に基づき、後述の演算回路302により、以下のような演算を行うことによって、近傍ドット106・107への印加信号を決定する。
【0039】
不良ドット105、緑ドット107、青ドット106の入力信号に基づく本来の輝度である入力輝度を(R1,G1,B1)とし、不良ドット105、緑ドット107、青ドット106に対する上記制御後(欠陥修正後)の輝度を(R2,G2,B2)とすると、本実施形態では、緑ドット107、青ドット106にそれぞれ印加する信号に対応する輝度の値G2,B2を次のようにして求める。
【0040】
すなわち、任意の入力輝度(R1,G1,B1)に対して、制御後の輝度が略等しくなるように、さらに、これらドット105〜107からなる本来の色彩と制御後の色彩との差がより小さくなるように(好ましくは、その差が最小になるように)、(R1,G1,B1)に対応した(G2,B2)を求める。これは、次のように2段階のアルゴリズムに分けて求めることとする。
【0041】
1)まず、入力輝度(R1,G1,B1)に対し、最適なG2、つまり、輝度差ΔL*=0で、色差ΔE*が最小(min)となるG2を求める。
【0042】
2)次に、求めたG2に対し、ΔL*=0を満たすB2を求める。
【0043】
なお、本実施形態では、前記色差ΔE*につき、CIE(1976)L*a*b*色差を用いることとする。このCIE(1976)L*a*b*色差の基礎となるCIE(1976)L*a*b*色彩値については、特開平9−329495号公報等にも説明されており、既によく知られた値である。
【0044】
ここで、まず、1)で算出するG2について、最適なG2の傾向を調べるために、以下の実験を行った。すなわち、G1とB1を固定し、R1を変化させたときのG2の変化を調べた。すると、図3〜図7に示されるように、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフは、B1の値にかかわらず、G1が等しいときには同じような傾向が見られることがわかった。つまり、最適なG2は、G1、R1にのみ依存し、ほぼB1にはよらないということがいえる。
【0045】
なお、図3は、G1=0の場合、図4は、G1=64の場合、図5は、G1=128の場合、図6は、G1=192の場合、図7は、G1=255の場合である。また、RGB各色については、8bit (256階調)により階調表示されるものとする。
【0046】
そこで、上記実験結果より、入力値G1の各値に応じた上記R1−G2グラフから近似直線を導き、この近似直線によってG2を求めることにする。すなわち、入力値G1、R1から直線近似によってG2を求めるものであり、具体的には下記の式(1)によってG2を求める。
【0047】
G2=a(G1)×R1+G1 …(1)
ここで、a(G1)は、近似直線の傾きを示す。そして、この傾きa(G1)は、本実施形態では、図8に示されるような、G1の値とこれに対応する傾きa(G1)の値との関係を示すG1−a(G1)グラフから定まるものである。なお、この近似直線の傾きa(G1)は、例えば、下記の表1に示されるように、図3〜図7に示される各近似直線の傾きとなるものであり、図8のG1−a(G1)グラフは、かかる実験結果から導き出されるものである。
【0048】
【表1】
Figure 0003565328
【0049】
以上のように、G2,B2のうち、G2を、上記R1−G2グラフから得られた関数(ここでは、近似直線を示す上記式(1))に基づく演算により決定している。したがって、比較的簡単な演算によってG2の値を決定でき、これにより、回路構成を簡略化できる。
【0050】
なお、後述のように、傾きa(G1)として、0および1/2(但しnは0以上の整数)の値からなる近似値を用いてG2の値を求めることとしてもよい。この場合、ビットシフト回路により回路を実現でき、回路構成をさらに簡略化できる。
【0051】
次に、上記2)においてB2を求める方法としては、CIE(1976)L*a*b*色彩値の定義式から導き出される下記の式(2)によって、B2を求める。すなわち、ΔL*=0⇔L*=L*⇔Y=Y、R=0より、
【0052】
【数1】
Figure 0003565328
【0053】
ここでγとは、表示装置への入力信号と該表示装置の出力である表示特性の関係を指数関数で表した場合の指数部の値で、対象となる表示装置又は表示信号によって異なる値となる。また、γ、γ、γは、それぞれRGB各色のγを示す。また、Yは、CIE(1976)L*a*b*色彩値の定義式における三刺激値の一つであり、Y、Y、Yは、それぞれRGB各色のYを示す。
【0054】
以上のようにして求めたG2、B2を、それぞれ、赤の不良ドット105に隣接する緑のドット107および青のドット106に印加することによって、該不良ドット105の本来の明るさおよび色彩と略等しい状態を当該ドット付近に作り出して、不良ドット105による表示不良を抑制することができる。
【0055】
なお、上記の例では、不良ドットが赤(R)の場合であったが、青(B)や緑(G)のドットが不良ドットの場合も、上記と同様にして、入力信号に基づき、不良ドットに隣接する二つのドットに印加する信号を演算により順次求めることとすればよい。
【0056】
例えば、図14には、隣接画素S・Tが示されるが、このうちの青ドット113が不良ドットの場合に、該ドット113に隣接する二つのドット112・114に印加する信号を制御する例について説明する。
【0057】
緑ドット112、不良ドット113、赤ドット114の入力信号に基づく本来の輝度である入力輝度を(G1,B1,R1)とし、緑ドット112、不良ドット113、赤ドット114に対する上記制御後(欠陥修正後)の輝度を(G2,B2,R2)とすると、この例では、緑ドット112、赤ドット114にそれぞれ印加する信号に対応する輝度の値G2,R2を次のように2段階のアルゴリズムに分けて求めることとする。
【0058】
1)まず、入力輝度(G1,B1,R1)に対し、最適なG2、つまり、輝度差ΔL*=0で、色差ΔE*が最小(min)となるG2を求める。
【0059】
2)次に、求めたG2に対し、ΔL*=0を満たすR2を求める。
【0060】
具体的には、以下のように求める。
【0061】
青(B)欠陥の場合、最適なG2は、G1、B1にのみ依存し、ほぼR1にはよらないので、上述の赤(R)欠陥の場合と同様に、下記の式(3)によってG2を求める。
【0062】
G2=b(G1)×B1+G1 …(3)
ここで、b(G1)は、上記a(G1)と同様に、近似直線の傾きを示し、実験結果などから導き出すことができる。
【0063】
次に、上記2)においてR2を求める方法としては、CIE(1976)L*a*b*色彩値の定義式から導き出される下記の式(4)によって、R2を求める。すなわち、ΔL*=0⇔L*=L*⇔Y=Y、B=0より、
【0064】
【数2】
Figure 0003565328
【0065】
以上のようにして求めたG2、R2を、それぞれ、緑ドット112、赤ドット114に印加することとすればよい。
【0066】
本実施形態では、CIE(1976)L*a*b*色彩値に基づいて演算を行ったが、本発明はこれに限定されるものではなく、例えば、CIE(1976)L*u*v*色彩値やCIELab97s色彩値などに基づき演算を行ってもよく、人間が感ずる色彩を示す色彩値であれば、基本的にどのようなものでもよい。
【0067】
また、本実施形態では、色彩の差だけでなく、輝度の差についても、隣接する2ドットの輝度の和が、不良ドットおよび隣接する2ドットの入力信号に基づく本来の輝度の和に略等しくなるように(つまり、輝度差ΔL*=0となるように)、隣接する2ドットに印加する信号を制御するものであったが、色彩の差についてのみ考慮し、この差がより小さくなるように近傍ドット印加信号を制御するものであってもよい。
【0068】
なお、上記R1−G2グラフから得られた関数として、本実施形態では、近似直線を示す上記式(1)を用いたが、このような近似直線に限らず、例えば、LUT(ルックアップテーブル)を用いて、本来のグラフ(R1とこれに対する最適なG2との関係)により近い形に近似させた関数を用いてもよい。
【0069】
例えば、G2を求める式として、上記式(1)では、
G2=a(G1)×R1+G1
と、R1に関して一次式で近似(すなわち、直線近似)しているが、これを、
G2=a(G1)×R1+a(G1)×R1+G1
G2=a(G1)×R1+a(G1)×R1+a(G1)×R1+G1
といった、より高次の多項式で近似(すなわち、曲線近似)すれば、図3〜図7からわかるように、誤差をより小さく(より本来の値に近い形に)することができる。ここで、上記各係数a、a、aなどはG1の関数であり、実験などにより求めることができる。
【0070】
次に、本実施形態における回路構成について説明する。
【0071】
図9は、本実施形態の回路構成を示すブロック図である。同図において、301はアドレス検出回路、302は演算回路(制御手段)、303はスイッチ回路、304は表示パネル、305は遅延回路である。
【0072】
表示パネル304には、図示するアドレス(x,y)の位置に不良ドットがあるものとする。
【0073】
アドレス検出回路301は、同期信号をもとに、現時点の表示位置を割り出し、不良ドットの位置(x,y)を表示するタイミングでフラグ信号(切換信号)をスイッチ回路303に加える。このような回路は、具体的には、簡単なカウンタで回路を実現できる。
【0074】
尚、アドレス検出回路301にこのような動作を行わせしめるため、別途不良ドット位置を検出し、丁度該不良ドットのアドレスになった時にフラグ信号を出力するように、カウンタにプリセットしておく。不良ドットのアドレス検出については、ここでは詳細にはふれないが、簡単には全点灯試験して不良ドットを特定し、そのアドレスをセットするようにすればよい。
【0075】
スイッチ回路303には、遅延回路305を通った入力信号と、演算回路302の出力とが入力されていて、フラグ信号のタイミングで演算回路302の出力が、またそれ以外では遅延回路305を通過した入力信号がそのまま、それぞれ出力される。
【0076】
演算回路302は、本実施形態においては、不良ドット105近傍の2ドット106・107に印加する信号値G2、B2を求めるべく、上記式(1)(2)の演算を行う。具体的なハードウエアとしては、例えば、CPUやDSP等を用いることができる。この演算回路302の構成については、後に詳述する。
【0077】
また、遅延回路305は、演算回路302での演算時間遅れを調整するために、入力信号と同期信号に対して、適当な時間遅延を作用させる。もっとも、演算回路302の時間遅れが無視しうるほど小さければ、図10に示されるような遅延回路が省略された構成であってもよい。
【0078】
次に、図11を参照して、演算回路302の構成について説明する。図11は、演算回路302の赤(R)欠陥部分のより詳しい回路図である。同図に示すように、演算回路302は、上記式(1)の演算を行う回路401・405・409と、上記式(2)の演算を行う回路402〜404・406〜408・410〜415とを備えている。なお、図11の構成では、回路401および回路405が第1回路に相当する。また、回路409が第2回路に相当し、回路402〜404・406〜408が第3回路に相当する。また、上記回路402〜404、411、415は、LUT(ルックアップテーブル)により、累乗の計算を行う回路となっている。
【0079】
回路401には、G1が入力され、これに対応した傾きa(G1)が算出され、出力される。回路405は、乗算器であり、R1とa(G1)とが入力され、a(G1)×R1の値が出力される。回路409は、加算器であり、G1とa(G1)×R1の値とが入力され、a(G1)×R1+G1の値が出力される。この値が、G2として演算回路302から出力される。
【0080】
一方、回路402には、R1が入力され、(R1/255)のγ乗の値が出力される。この値とYとが乗算器406に入力され、Y×(R1/255)のγ乗の値が出力される。
【0081】
同様に、回路403には、G1が入力され、(G1/255)のγ乗の値が出力される。この値とYとが乗算器407に入力され、Y×(G1/255)のγ乗の値が出力される。また、回路404には、B1が入力され、(B1/255)のγ乗の値が出力される。この値とYとが乗算器408に入力され、Y×(B1/255)のγ乗の値が出力される。
【0082】
乗算器406〜408からの各出力は、回路410に送られる。回路410は、加算器であり、乗算器406〜408からの各出力値を加算し、この加算値を減算器413に出力する。
【0083】
一方、回路411には、加算器409からの出力であるG2が入力され、(G2/255)のγ乗の値が出力される。この値とYとが乗算器412に入力され、Y×(G2/255)のγ乗の値が出力される。この値は、減算器413に送られる。
【0084】
減算器413では、加算器410からの加算値に対して乗算器412からの値を差し引いた値が算出され、除算器414に出力される。除算器414では、Yと減算器413からの値とが入力され、減算器413からの値をYで除した値が出力される。この値は、回路415に送られる。
【0085】
回路415では、除算器414からの値の1/γ乗の値に255を乗じた値が算出され、出力される。この回路415からの出力値が、B2として演算回路302から出力される。
【0086】
また、演算回路302の回路構成は、図11に示した構成に限らず、これよりも構成を簡略化できる。図12では、より構成が簡略化された演算回路302の構成例が示される。この例では、演算回路302は、上記式(1)の演算を行う回路501・505と、上記式(2)の演算を行う回路502〜504・506〜509とを備えている。なお、図12の構成では、回路501が第1回路に相当する。また、回路505が第2回路に相当し、回路502〜504が第3回路に相当する。なお、上記回路502〜504、507、509は、LUT等により、累乗の計算および乗算等の計算をまとめて行う回路となっている。
【0087】
ビットシフト回路である回路501には、R1とG1とが入力され、G1に対応した傾きa(G1)とR1とを乗じた値a(G1)×R1が算出され、出力される。回路505は、加算器であり、G1とa(G1)×R1の値とが入力され、a(G1)×R1+G1の値が出力される。この値が、G2として演算回路302から出力される。
【0088】
一方、回路502には、R1が入力され、Y×(R1/255)のγ乗の値が算出され、出力される。同様に、回路503には、G1が入力され、Y×(G1/255)のγ乗の値が出力される。また、回路504には、B1が入力され、Y×(B1/255)のγ乗の値が出力される。
【0089】
回路502〜504からの各出力は、回路506に送られる。回路506は、加算器であり、回路502〜504からの各出力値を加算し、この加算値を減算器508に出力する。
【0090】
一方、回路507には、加算器505からの出力であるG2が入力され、Y×(G2/255)のγ乗の値が出力される。この値は、減算器508に送られる。
【0091】
減算器508では、加算器506からの加算値に対して回路507からの値を差し引いた値が算出され、回路509に出力される。回路509では、減算器508からの値をYで除した値の1/γ乗の値に255を乗じた値が算出され、出力される。この回路509からの出力値が、B2として演算回路302から出力される。
【0092】
上記図12に示す構成例では、第1回路としてビットシフト回路501が用いられている。この場合、傾きa(G1)として、0および1/2(但しnは0以上の整数)の値からなる近似値が用いられる。例えば、n=2とすると、図8に示すように、a(G1)の値は、0、1/2、1/4のうちのいずれかの値に限定され、回路501は、a(G1)=1/2の場合は1ビット、a(G1)=1/4の場合は2ビットのビットシフト回路で実現することができる。このように、図12の構成では、傾きa(G1)として、0および1/2の値からなる近似値が用いられており、回路501は、単純なビットシフト回路で実現することができる。
【0093】
また、図12に示す構成例では、回路502〜504、507、509が、累乗等の計算を行う回路と乗算器等をまとめて1つのLUTに構成されており、図11の構成と比較して、さらに簡単な回路構成を実現している。
【0094】
なお、上記の構成では、傾きa(G1)として、0および1/2の値からなる近似値が用いられるが、このほかに、傾きa(G1)として、0の値および2(但しnは1以上の整数)個の値からなる近似値が用いられる構成としてもよい。例えば、n=2とすると、図15に示すように、G1の値が4つの領域に分割され、各領域におけるa(G1)の平均値(点線にて示す)が、その領域のG1に対応するa(G1)と定められる。ただし、このように構成した場合、回路は、ビットシフト回路ではなく、ルックアップテーブル(LUT)を用いた構成となる。
【0095】
本発明は、例えば液晶表示装置に好適に採用できるが、これに限らず、画素構造を有し、データ信号がデジタルで処理されるような表示装置であれば、プラズマディスプレイ装置(PDP)やエレクトロルミネセンス表示装置(EL)など他の表示装置にも同様に適用できる。また、本発明は、一枚の表示パネルによってカラー表示を行う表示装置に限らず、各色に対応した複数のパネルを備え、これらパネルからの光を合成してカラー表示を行う投射型表示装置(例えば、液晶プロジェクタ)などに対しても、同様に適用できる。
【0096】
また、本実施形態は、表示パネルがRGB縦ストライプ配列のものであったが、本発明はこれに限られるものではなく、デルタ配列、モザイク配列など他の配列の表示パネルに対しても、同様に適用できる。
【0097】
本実施形態では、以上のように、青ドット106および緑ドット107が発色することによって得られる色彩と、不良ドット105およびその近傍ドット106・107の入力信号に基づく本来の色彩との差がより小さくなるように(好ましくは、その差が最小になるように)、青ドット106および緑ドット107に印加する信号を制御した。
【0098】
このほかに、不良ドット近傍の複数のドットが発色することによって得られる色彩が、不良ドットを含む画素の本来の色彩と該画素近傍の一又は二以上の画素の本来の色彩との平均の色彩により近い値となるように(好ましくは、その差が最小になるように)、該複数のドットに印加する信号を制御してもよい。
【0099】
例えば、図13に示すように、不良ドット601に隣接する二つのドット602・603が発色することによって得られる色彩が、不良ドット601を含む画素Tの本来の色彩と該画素Tに隣接する二つの画素S・Uの本来の色彩との平均の色彩により近い値となるように、二つのドット602・603に印加する信号を制御してもよい。
【0100】
この場合、演算回路302では、まず、隣接画素S・T・Uの各RGB信号の入力に基づき、これら3画素S・T・Uの平均のL*、a*、b*であるL*(平均)、a*(平均)、b*(平均)がそれぞれ算出される。
【0101】
その後、演算回路302では、次の演算が行われる。すなわち、青のドットが不良である場合には、青の出力を0として、得られたL*(平均)、a*(平均)、b*(平均)に最も近い色彩値が得られる緑、赤を出力値とする。
【0102】
以下では、青(B)のドットが不良である場合を例に、演算回路302における上記演算について、より詳細に説明する。
【0103】
画素S・T・Uの各画素の本来の信号値を、それぞれ、(RS1、GS1、BS1)、(RT1、GT1、BT1)、(RU1、GU1、BU1)とし、実際にS・T・U各画素に印加する信号値を、それぞれ、(RS2、GS2、BS2)、(RT2、GT2、BT2)、(RU2、GU2、BU2)とする。
【0104】
また、S・T・U各画素の本来の色彩値を、それぞれ、(L*S1、a*S1、b*S1)、(L*T1、a*T1、b*T1)、(L*U1、a*U1、b*U1)とし、S・T・U各画素の実際の色彩値を、それぞれ、(L*S2、a*S2、b*S2)、(L*T2、a*T2、b*T2)、(L*U2、a*U2、b*U2)とする。
【0105】
そうすると、まず、演算回路302では、8bit (256階調)の条件の下で、下記のCIE(1976)L*a*b*色彩値の定義式(5)、(6)に基づいて、S・T・U各画素の本来の色彩値である(L*S1、a*S1、b*S1)、(L*T1、a*T1、b*T1)、(L*U1、a*U1、b*U1)を計算する。
【0106】
【数3】
Figure 0003565328
【0107】
【数4】
Figure 0003565328
【0108】
次に、演算回路302では、S・T・U3画素平均の本来の色彩値(L*avg1、a*avg1、b*avg1)を次式に基づいて計算する。
【0109】
L*avg1=(L*S1+L*T1+L*U1)/3
a*avg1=(a*S1+a*T1+a*U1)/3
b*avg1=(b*S1+b*T1+b*U1)/3
そして、演算回路302では、ドット602・603への出力信号、すなわち、GT2、RU2を、以下のようにして求める。
【0110】
S・T・U3画素平均の実際の色彩値(L*avg2、a*avg2、b*avg2)を、それぞれ、
L*avg2=(L*S2+L*T2+L*U2)/3
a*avg2=(a*S2+a*T2+a*U2)/3
b*avg2=(b*S2+b*T2+b*U2)/3
とする。
【0111】
ここで、平均の輝度を補正前後(制御前後)で等しくするため、
L*avg1=L*avg2 … (7)
また、ここでは、青(B)ドット欠陥であり、かつ、制御調整するのはドット602・603への出力信号だけなので、出力信号値のうち変数は、GT2、RU2の二つだけである。よって、上記式(7)より、RU2はGT2の関数として表すことができる。
【0112】
そして、出力の平均の色彩値が本来の平均の色彩値に最も近くなるような、つまり、|a*avg2−a*avg1|、|b*avg2−b*avg1|が最も小さくなるような、GT2の値を求める。
【0113】
T2の値が求められたら、上記式(7)より、RU2を求めることができる。
【0114】
このようにして得られた緑、赤の出力値GT2、RU2を、不良ドット601に隣接する二つのドット602・603に印加することによって、不良ドット601がある場合でも、該不良ドット601を含む画素Tまたはその画素T近傍で本来の色彩にマッチした色彩を表示することが可能になり、不良ドット601が非常に目立ちにくくなる。
【0115】
本実施形態は、不良ドットに隣接する二つのドットに印加する信号を制御するものであったが、本発明はこれに限定されるものではない。隣接しない不良ドット近傍の二ドットに対する印加信号を制御することとしてもよい。
【0116】
また、二ドットでなく、不良ドット近傍の三ドット以上のドットに対する印加信号を制御することとしてもよい。
【0117】
例えば、不良ドット近傍の4ドットを制御する場合について、図14を参照して説明する。この例では、画素TのRドット114が欠陥ドットの場合に、画素SのG・Bドット112・113、および画素TのG・Bドット115・116の4ドットを制御して、輝度差ΔL*を最小にし補正するものとする。
【0118】
ここで、画素SのRGBドット,および画素TのRGBドットへの本来の入力をそれぞれ(RS1、GS1、BS1)(RT1、GT1、BT1)とし、各ドットへの出力をそれぞれ(RS2、GS2、BS2)(RT2、GT2、BT2)とすると、上記式(5)と同様に、
【0119】
【数5】
Figure 0003565328
【0120】
と定義でき、YSi、YTi、ZSi、ZTiについても同様に定義できる。
【0121】
また、上記式(6)より、
【0122】
【数6】
Figure 0003565328
【0123】
と定義でき、L*Ti、a*Si、a*Ti、b*Si、b*Tiについても同様に定義できる。
【0124】
そして、S・T2画素平均の本来の色彩値(L*avg1、a*avg1、b*avg1)は、
L*avg1=(L*S1+L*T1)/2
a*avg1=(a*S1+a*T1)/2
b*avg1=(b*S1+b*T1)/2
であり、S・T2画素平均の実際の色彩値(L*avg2、a*avg2、b*avg2)は、それぞれ、
L*avg2=(L*S2+L*T2)/2
a*avg2=(a*S2+a*T2)/2
b*avg2=(b*S2+b*T2)/2
である。そこで、演算回路302における上記演算と同様に、L*avg2−L*avg1=0を満たし、かつ、|a*avg2−a*avg1|、|b*avg2−b*avg1|が最も小さくなるような、GS2、BS2、GT2、BT2の値を求め、それぞれドット112・113・115・116への出力とすればよい。
【0125】
このように、制御するドットの数は、三ドット以上でもよい。
【0126】
【発明の効果】
以上のように、本発明を構成するための追加回路はわずかである。本発明では、このようなわずかな回路追加で、従来不良ドットが基準数を越えていたために廃棄されていたパネルを利用可能な状況にできるので、大面積、高密度等、単価が高いパネルであればあるほど、全体としてみたコストダウン効果が大きいという効果を奏する。
【0127】
もちろん、レーザ装置を用いた機械的な加工等も不要になる。同対策では、不良の内容を解析し、どこの回路をどのように焼断又は焼結すればよいか判断し、それを実行に移すという手順をとっていたために、対策のスループットが極めて低いという問題があった。
【0128】
これに対し本発明の方法では、例えばカウンタに不良ドットのアドレスを設定しさえすればよいので、補正のスループットも大幅に向上できる。
【0129】
また、対策の結果も、例えば演算回路のLUTの内容さえ変更すれ、自由に選べるようになる。つまり、レーザ装置で行う対策は回路を焼断するか、又は焼結するかという2つの自由度しかないため、当該ドットを永久に解放するか又は導通するかしか選択できない。従って、完全に光る状態(輝点不良)又は、完全に光らない状態(黒点不良)のいずれかの状態にしか対策できなかったが、本発明では例えばLUTの選び方次第でどのような補正でも行うことが可能になる。
【0130】
また、不良ドットを含む画素の本来の色彩値に最も近い色彩値を表示するようにしたり、近傍画素の色彩値を考慮して、それらの平均の色彩値に最も近い色彩値を表示するなどとすることにより、補正後に残留する妨害の程度を大幅に低減することが可能になる。
【0131】
このことはまた、本発明による補正が幅広い不良に対応でき、従来廃棄されていた不良品を幅広く救済することができ、全体の不良率を大きく低減できる効果があることを意味する。
【0132】
前記のように、本発明によれば、製造技術の向上、あるいはレーザ装置等による対策、いずれにしても、相応のコストがかかり、このことによって全体のコストが押し上げられ、その結果普及促進を妨げる等の問題があった従来の対策に比較し、大幅なコストダウンが可能になるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係る表示パネルにおいて、不良ドットの隣接2ドットに対する印加信号の制御について説明する図である。
【図2】視覚の空間周波数特性を示すグラフである。
【図3】G1=0の場合の、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフである。
【図4】G1=64の場合の、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフである。
【図5】G1=128の場合の、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフである。
【図6】G1=192の場合の、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフである。
【図7】G1=255の場合の、R1の値とこれに対応する最適なG2の値との関係を示すR1−G2グラフである。
【図8】G1の値とこれに対応する傾きa(G1)の値との関係を示すG1−a(G1)グラフである。
【図9】本実施形態に係る回路構成を示すブロック図である。
【図10】本実施形態に係る他の回路構成を示すブロック図である。
【図11】本実施形態における演算回路の構成を示すブロック図である。
【図12】本実施形態における演算回路の他の構成を示すブロック図である。
【図13】本発明による不良ドットの近傍ドットに対する印加信号の制御について、他の例を説明する図である。
【図14】本発明による不良ドットの近傍ドットに対する印加信号の制御について、他の例を説明する図である。
【図15】傾きa(G1)として近似値が用いられる他の構成例を説明するためのG1−a(G1)グラフである。
【図16】従来の不良の状況を説明する図である。
【符号の説明】
101 赤のドット
102 青のドット
103 緑のドット
104 ブラックマトリクス部
105 赤の不良ドット
106 不良ドットに隣接する青のドット
107 不良ドットに隣接する緑のドット
301 アドレス検出回路
302 演算回路(制御手段)
303 スイッチ回路
304 表示パネル
305 遅延回路

Claims (13)

  1. 複数の画素を備え、各画素では少なくとも3色のドットによって表示動作が行われる表示装置において、
    電気的に制御できない不良ドットが存在することによる表示不良を補償するため、第一色の該不良ドット近傍の、第一色と異なる色の複数の近傍ドットに印加する各補償信号値を演算により決定して制御する制御手段を備え、
    前記制御手段は、上記各補償信号値を該複数の近傍ドットが発色することによって得られる色彩と、前記不良ドットおよび前記複数の近傍ドットの入力信号に基づく本来の色彩との差が最小となるように制御するとき、
    前記制御手段は、第二色の近傍ドットの補償信号値を、該不良ドットへの入力信号値および該第二色の近傍ドットへの入力信号値から近似曲線に基づく演算により決定した後、
    第三色の他の近傍ドットに印加する補償信号値を、制御後の第二色および第三色の各近傍ドットにおける輝度の和を、第一色の不良ドット、第二色および第三色の各近傍ドットにおける本来の輝度の和と等しくなる演算により決定し、
    上記第三色の他の近傍ドットの入力信号値は、本来の表示に比し、輝度差をゼロ、色差を最小とする第二色の近傍ドットの補償信号値がほぼ依存しない色の入力信号値であり、
    前記近似曲線は、該第三色の入力信号値を用いない関数であることを特徴とする表示装置。
  2. 前記近似曲線は近似直線であることを特徴とする請求項1記載の表示装置。
  3. 前記色彩の差は、CIE(1976)L*a*b*色差値で表される色彩の差であることを特徴とする請求項1または2記載の表示装置。
  4. 前記制御手段は、前記複数の近傍ドットの輝度の和が、前記不良ドットおよび前記複数の近傍ドットの入力信号に基づく本来の輝度の和に略等しくなるように、前記複数の近傍ドットに印加する補償信号を制御することを特徴とする請求項1〜3のいずれか1項に記載の表示装置。
  5. 前記近似直線の傾きは、前記第二色の近傍ドットの入力信号値に基づき決定されることを特徴とする請求項2に記載の表示装置。
  6. 前記近似直線の傾きとして、0および1/2n(但しnは0以上の整数)のいずれかの値からなる近似値を用いることを特徴とする請求項5記載の表示装置。
  7. 前記制御手段は、
    前記第二色の近傍ドットの入力信号値に基づき前記近似直線の傾きを決定し、該傾きに前記不良ドットの入力信号の値を乗じた値を算出する第1回路と、
    前記第1回路により算出された値に、前記第二色の近傍ドットの入力信号値を加えて、前記第二色の近傍のドットに印加すべき補償信号値を算出し出力する第2回路とを備えることを特徴とする請求項2、5または6に記載の表示装置。
  8. 前記第1回路は、ビットシフト回路により実現されることを特徴とする請求項7記載の表示装置。
  9. 前記制御手段は、さらに、前記第三色の他の近傍ドットに印加する信号値を算出するため、前記不良ドットおよび前記複数の近傍ドットの各入力信号に対して、それぞれ予め定める値に基づき、累乗の計算および乗算を行う第3回路を備えることを特徴とする請求項7または8記載の表示装置。
  10. 前記第3回路は、ルックアップテーブルにより実現されることを特徴とする請求項9記載の表示装置。
  11. 前記第一色が、赤のとき、第二色は、緑であることを特徴とする請求項1〜10のいずれか1項に記載の表示装置。
  12. 前記第一色が、青のとき、第二色は、緑であることを特徴とする請求項1〜10のいずれか1項に記載の表示装置。
  13. 複数の画素を備え、各画素では少なくとも3色のドットによって表示動作を行う表示装置の不良ドット補償方法において、
    電気的に制御できない不良ドットが存在することによる表示不良を補償するため、第一色の該不良ドットと近傍の色が相違する複数の近傍ドットに印加する各補償信号値を、該複数の近傍ドットが発色することによって得られる色彩値と、前記不良ドットおよび前記複数の近傍ドットの各入力信号値に基づく本来の色彩値との色差が最小となるように制御するとき、
    第二色の近傍ドットの補償信号値を、該不良ドットへの入力信号値および該第二色の近傍ドットへの入力信号値から近似曲線に基づく演算により決定した後、
    第三色の他の近傍ドットに印加する補償信号値を、制御後の第二色および第三色の各近傍ドットにおける輝度の和が、第一色の不良ドット、第二色および第三色の各近傍ドットにおける本来の輝度の和と等しくなる演算により決定し、
    上記第三色の他の近傍ドットの入力信号値は、本来の表示に比し、輝度差をゼロ、色差を最小とする第二色の近傍ドットの補償信号値がほぼ依存しない色の入力信号値であり、
    前記近似曲線は、該第三色の入力信号値を用いない関数であることを特徴とする表示装置の不良ドット補償方法。
JP2000176697A 1999-08-05 2000-06-13 表示装置およびその不良ドット補償方法 Expired - Lifetime JP3565328B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000176697A JP3565328B2 (ja) 2000-06-13 2000-06-13 表示装置およびその不良ドット補償方法
TW89115417A TW575855B (en) 1999-08-05 2000-08-01 Display device
US09/630,997 US6583774B1 (en) 1999-08-05 2000-08-02 Display device
KR1020000045327A KR100361627B1 (ko) 1999-08-05 2000-08-04 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000176697A JP3565328B2 (ja) 2000-06-13 2000-06-13 表示装置およびその不良ドット補償方法

Publications (2)

Publication Number Publication Date
JP2001356730A JP2001356730A (ja) 2001-12-26
JP3565328B2 true JP3565328B2 (ja) 2004-09-15

Family

ID=18678391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000176697A Expired - Lifetime JP3565328B2 (ja) 1999-08-05 2000-06-13 表示装置およびその不良ドット補償方法

Country Status (1)

Country Link
JP (1) JP3565328B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110012B2 (en) * 2000-06-12 2006-09-19 Sharp Laboratories Of America, Inc. System for improving display resolution
EP1515300A1 (en) * 2003-09-09 2005-03-16 Dialog Semiconductor GmbH Display color adjustment
EP1536399A1 (en) * 2003-11-26 2005-06-01 Barco N.V. Method and device for visual masking of defects in matrix displays by using characteristics of the human vision system
JP4679242B2 (ja) * 2005-05-25 2011-04-27 三洋電機株式会社 表示装置
US8044944B2 (en) * 2005-07-22 2011-10-25 Nvidia Corporation Defective pixel management for flat panel displays
JP2009047965A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 画像処理装置、画像処理方法、表示装置およびプログラム
JP4683343B2 (ja) * 2007-12-27 2011-05-18 株式会社 日立ディスプレイズ 色信号生成装置

Also Published As

Publication number Publication date
JP2001356730A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
KR101929001B1 (ko) 표시 패널의 얼룩 보상 방법, 이를 포함하는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101287039B1 (ko) 향상된 색역 맵핑 및 서브 화소 렌더링 시스템 및 방법
US8830256B2 (en) Color correction to compensate for displays' luminance and chrominance transfer characteristics
US7170477B2 (en) Image reproducing method, image display apparatus and picture signal compensation device
WO2010146885A1 (ja) 画像表示装置およびその制御方法
JP2006003880A (ja) クロストークを低減するためのシステム
EP1476863B1 (en) Compensation for adjacent pixel interdependence
US9196204B2 (en) Image processing apparatus and image processing method
JP2004228948A (ja) 画像処理システム、プロジェクタ、プログラム、情報記憶媒体および画像処理方法
KR20080043808A (ko) 컬러 디스플레이를 자동으로 보정하는 방법 및 시스템
KR20140000153A (ko) 표시 장치, 화상 처리 유닛, 및 표시 방법
KR102544123B1 (ko) 얼룩 검사 장치, 이의 구동 방법 및 얼룩 보정값을 포함하는 표시 장치
TW201407579A (zh) 色信號處理電路、色信號處理方法、顯示裝置及電子機器
KR20170049241A (ko) 표시장치 및 그의 구동방법
KR101788681B1 (ko) 표시 장치의 휘도 및 색차 전이 특성들의 보상하기 위한 색상 교정
JP3565328B2 (ja) 表示装置およびその不良ドット補償方法
KR100620460B1 (ko) 화상표시장치 및 화상신호의 보정방법
US6583774B1 (en) Display device
WO2006085274A2 (en) Method of displaying an image and correspond image-display system
JP3565327B2 (ja) 表示装置
JP4047859B2 (ja) 平板表示装置の色補正装置及びその方法
JP3657497B2 (ja) 画像表示方法
JP3515042B2 (ja) 画像表示装置および画像信号補正装置
JP3661925B2 (ja) 表示装置の映像信号処理回路及び方法
WO2010150299A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3565328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

EXPY Cancellation because of completion of term