JP3562973B2 - タイマ制御方法 - Google Patents
タイマ制御方法 Download PDFInfo
- Publication number
- JP3562973B2 JP3562973B2 JP27138598A JP27138598A JP3562973B2 JP 3562973 B2 JP3562973 B2 JP 3562973B2 JP 27138598 A JP27138598 A JP 27138598A JP 27138598 A JP27138598 A JP 27138598A JP 3562973 B2 JP3562973 B2 JP 3562973B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- time
- control method
- software
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Description
【０００１】
【発明の属する技術分野】
本発明は，コンピュータシステムのタイマ制御方法に係り，特に，コンピュータシステム上で動作するオペレーティングシステム（以下「ＯＳ」と称する。）等のソフトウェアが管理するタイマのタイマ制御方法に関する。
【０００２】
【従来の技術】
一般にコンピュータシステムは，システム内で動作するソフトウェアの基準となるタイマ（以下，「基準タイマ」と称する。）を備えている。コンピュータシステム上で動作するソフトウェアは，基準タイマを基にして，リアルタイム処理が必要な処理等を行う。ところで，ＯＳのように迅速な処理が要求されるソフトウェアでは，基準タイマに常時アクセスして基準タイマを読み込むという処理上の負荷を排除するために，ＯＳ内に独自のタイマ（以下「ＯＳタイマ」と称する。）を備えている。
【０００３】
ところで，複数のソフトウェアの並列処理が必要な場合や，正確なリアルタイム処理が要求される応用プログラムの場合等においては，基準タイマと，ＯＳタイマとの正確な時間調整が要求される場合がある。ＯＳタイマは，基準タイマとは異なり，コンピュータシステムに電源が供給され，ＯＳが実行されてはじめて動作するため，基準タイマとＯＳタイマとの調整は極めて重要な問題である。
【０００４】
従来，基準タイマに基づくＯＳタイマの初期設定は，ブート（ｂｏｏｔ）の初期段階でＯＳが基準タイマを読み込み，ブートの完了段階でその読み込んだ時間をＯＳタイマの初期値として設定するというタイマ制御方法が採られていた。
【０００５】
ところで，上記従来のタイマ制御方法では，ＯＳが基準タイマから時間を読み込んだ後，他の処理によりＯＳがインタラプトされた場合，ＯＳが基準タイマから時間を読み込んでから，その時間がＯＳタイマに時間が設定されるまでに，許容範囲を越える時間差が生じることがある。かかる時間差が生じると，システムが管理する基準タイマと，ＯＳが管理するＯＳタイマとが一致しなくなり，上述のように基準タイマとＯＳタイマとの正確な時間調整が要求される応用プログラム等では不具合が生じるおそれがあった。
【０００６】
【発明が解決しようとする課題】
本発明は，従来のタイマ制御方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，システム内の基準となるタイマと，ソフトウェアが個別に管理するタイマとを一致させるためのタイマ制御方法を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するため，請求項１によれば，コンピュータシステムの基準となる第１のタイマと，コンピュータシステム内のソフトウェアが管理する第２のタイマとの時間を調整するためのタイマ制御方法において：ソフトウェアが第１のタイマの時間を読み込み，該読み込んだ時間を第２のタイマに設定する第１工程と；ソフトウェアが第１のタイマから時間を読み込み，該読み込まれた時間と第２のタイマの時間とを比較して，一致するまで第１工程を繰り返す第２工程と；を含むことを特徴とするタイマ制御方法が提供される。
【０００８】
なお，ソフトウェアは，請求項２に記載のように，オペレーティングシステムであってもよく，かかる場合，上述のタイマ制御は，請求項３に記載のように，オペレーティングシステムのブート時に行われるようにしてもよい。
【０００９】
かかる制御方法によれば，コンピュータシステムの基準となるタイマの時間と，ソフトウェアの基準となるタイマの時間とを一致させることによって，正確なリアルタイムの管理が要求される応用プログラムを動作させる場合であっても，ソフトウェアが管理する時間が信頼できるように制御することが可能である。
【００１０】
さらに好ましくは，第２工程は，請求項４に記載のように，所定時間が経過した場合には終了するようにしてもよく，請求項５に記載のように，第１工程を繰り返す回数が所定の回数を越える場合には終了するようにしてもよい。かかる制御方法によれば，上記タイマ制御が無限に繰り返されるのを防止することが可能である。
【００１１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかるタイマ制御方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１２】
図１は一般的なコンピュータシステムの外観図である。コンピュータシステムは，図１に示したように，本体１０と，本体１０に接続された出力装置のモニタ１２と，本体１０に接続された入力装置のキーボード１４とにより構成されている。本体１０の内部にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や，メモリや，ディスクドライバ等が設けられている。
【００１３】
図２は，一般的なコンピュータシステムのハードウェアとソフトウェアの関係を階層的に示した図である。一般的にＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に組み込まれたＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）２２は，ＯＳ２４とハードウェア２０の間の階層にあって，ハードウェアが違っていても，同じプログラムが使えるようにする。ＯＳ２４をはじめとする一連のシステムソフトウェアは，ＢＩＯＳ２２を通じて，または直接ハードウェアを制御して応用ソフトウェア２６が動作し安い環境を構築する。
【００１４】
コンピュータシステムは所定の基準となる基準タイマ２１を備えており，ＯＳ２４は基準タイマ２１から提供される時間情報を利用してシステムで用いられるすべての資源や，ソフトウェア等を時間的に管理している。
【００１５】
基準タイマ２１は，コンピュータシステムを構成するハードウェア２０のうち，例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補形金属酸化膜半導体）が管理している。基準タイマ２１がＣＭＯＳに管理されることにより，コンピュータシステムに電源供給が中断されても，ＣＭＯＳはそれ自体バッテリを有しているので，基準タイマ２１は適正に維持される。
【００１６】
コンピュータシステム上で動作するＯＳ２４は，基準タイマ２１に常時アクセスして基準タイマ２１を読み込むという処理上の負荷を排除するために，ＯＳ２４内にＯＳタイマ２５を備えている。ＯＳタイマ２５は基準タイマ２１とは異なり，コンピュータシステムに電源が供給され，ＯＳ２４が実行されている場合にのみ適正に動作する。
【００１７】
従って，ＯＳタイマ２５はＯＳ２４の立ち上げと同時に，基準タイマ２１に適合するよう初期設定を行う必要がある。まず，ＯＳ２４のうち初期化が完了した部分が，基準タイマ２１でリアルタイムクロックインタラプトを利用して，基準タイマ２１を読み込み，その読み込んだ時間をＯＳタイマ２５の初期値として設定する。初期設定後は，ＯＳ２４は基準タイマ２１にアクセスする必要がなく，ＯＳタイマ２５を利用して現在時間を管理する。
【００１８】
図３は，本発明によるＯＳ２４がＯＳタイマ２５に初期値を設定する過程を示すフローチャートである。以下に，図３を参照しながら本実施の形態にかかるタイマ制御方法について説明する。
【００１９】
まず，使用者がコンピュータシステムの電源を入れると（ステップＳ３０），コンピュータシステムのＢＩＯＳ２２が点検され（ステップＳ３１），ＯＳ２４がディスクドライブからブートされる（ステップＳ３２）。
【００２０】
ＯＳ２４のブートが適正に完了した後，ＯＳタイマ２５に適正な時間を設定するための時間設定ソフトウェアが起動する。時間設定ソフトウェアは，基準タイマ２１の時間を読み込んで（ステップＳ３３），読み込んだ時間をＯＳタイマ２５の初期値に設定する（ステップＳ３４）。
【００２１】
次いで，時間設定ソフトウェアは，基準タイマ２１の時間を再び読み込んで（ステップＳ３５），上述のステップＳ３４で初期値が設定されたＯＳタイマ２５の時間と比較する（ステップＳ３６）。この時，ステップＳ３５で読み込んだ基準タイマ２１の時間とステップＳ３４で初期値が設定されたＯＳタイマ２５の時間とが一致しなければ，適正な時間が設定されなかったと判断され，ステップＳ３３以降が繰り返される。
【００２２】
また，ステップＳ３５で読み込んだ基準タイマ２１の時間とステップＳ３４で初期値が設定されたＯＳタイマ２５の時間とが一致している場合には，ＯＳタイマ２５には適正な時間に設定されたと判断され，時間設定ソフトウェアは終了する。なお，ここで言う時間が一致するとは，基準タイマ２１の時間とＯＳタイマ２５の時間との時間差が所定の許容範囲を越えていないことを意味する。以上のように設定されたＯＳタイマ２４により他のソフトウェアが遂行される（ステップＳ３７）。
【００２３】
ステップＳ３３からステップＳ３６が必要以上に繰り返される場合を防止するために，ステップＳ３６を始めて所定の時間が経過した場合や所定の繰り返し回数を越えた場合には時間設定ソフトウェアは終了する。
【００２４】
以上説明したように，本実施の形態によれば，コンピュータシステムの基準となる基準タイマ２１の時間と，ＯＳ２４の基準となるＯＳタイマ２５の時間とを一致させることによって，正確なリアルタイムの管理が要求される応用ソフトウェア２６を動作させる場合であっても，ＯＳ２４が管理する時間が信頼できるように制御することが可能である。
【００２５】
また，所定の時間が経過した場合や所定の繰り返し回数を越えた場合にはタイマ制御を終了するようにしたので，タイマの時間合わせが無限に繰り返されるのを防止することが可能である。
【００２６】
以上，添付図面を参照しながら本発明にかかるタイマ制御方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００２７】
例えば，上記実施の形態では，基準タイマをＣＭＯＳに格納する場合の動作につき説明したが，本発明はこれに限定されない。基準となるタイマと整合性を必要とするタイマの制御について，一般的に本発明は適用可能である。
【００２８】
また，上記実施の形態では，ＯＳタイマを制御する場合の一例につき説明したが，本発明はこれに限定されない。基準タイマとの整合性を必要とするタイマの制御について，一般的に本発明は適用可能である。
【００２９】
また，上記実施の形態では，時間設定ソフトウェアが基準タイマを読み込む場合の一例につき説明したが，本発明はこれに限定されない。例えば，ＯＳ自体が基準タイマを読み込む場合であっても，同様に本発明は適用可能である。
【００３０】
【発明の効果】
本発明にかかるタイマ制御方法によれば，以下のような優れた効果を奏する。
【００３１】
請求項１，２または３のいずれかに記載のタイマ制御方法によれば，コンピュータシステムの基準となる基準タイマの時間と，オペレーティングシステム等のソフトウェアが管理するタイマの時間とを一致させることによって，正確なリアルタイムの管理が要求される応用プログラムを動作させる場合であっても，オペレーティングシステム等のソフトウェアが管理する時間が信頼できるように制御することが可能である。
【００３２】
請求項４または５に記載のタイマ制御方法によれば，上記タイマの時間合わせが無限に繰り返されるのを防止することが可能である。
【図面の簡単な説明】
【図１】一般的なコンピュータシステムの説明図である。
【図２】一般的なコンピュータシステムのハードウェアとソフトウェアとの関係を階層的に示した説明図である。
【図３】本発明の実施の形態にかかるタイマ制御方法のフローチャートである。
【符号の説明】
１０ 本体
１２ モニタ
１４ キーボード
２０ ハードウェア
２１ 基準タイマ
２２ ＢＩＯＳ
２４ ＯＳ
２５ ＯＳタイマ
２６ 応用ソフトウェア
【発明の属する技術分野】
本発明は，コンピュータシステムのタイマ制御方法に係り，特に，コンピュータシステム上で動作するオペレーティングシステム（以下「ＯＳ」と称する。）等のソフトウェアが管理するタイマのタイマ制御方法に関する。
【０００２】
【従来の技術】
一般にコンピュータシステムは，システム内で動作するソフトウェアの基準となるタイマ（以下，「基準タイマ」と称する。）を備えている。コンピュータシステム上で動作するソフトウェアは，基準タイマを基にして，リアルタイム処理が必要な処理等を行う。ところで，ＯＳのように迅速な処理が要求されるソフトウェアでは，基準タイマに常時アクセスして基準タイマを読み込むという処理上の負荷を排除するために，ＯＳ内に独自のタイマ（以下「ＯＳタイマ」と称する。）を備えている。
【０００３】
ところで，複数のソフトウェアの並列処理が必要な場合や，正確なリアルタイム処理が要求される応用プログラムの場合等においては，基準タイマと，ＯＳタイマとの正確な時間調整が要求される場合がある。ＯＳタイマは，基準タイマとは異なり，コンピュータシステムに電源が供給され，ＯＳが実行されてはじめて動作するため，基準タイマとＯＳタイマとの調整は極めて重要な問題である。
【０００４】
従来，基準タイマに基づくＯＳタイマの初期設定は，ブート（ｂｏｏｔ）の初期段階でＯＳが基準タイマを読み込み，ブートの完了段階でその読み込んだ時間をＯＳタイマの初期値として設定するというタイマ制御方法が採られていた。
【０００５】
ところで，上記従来のタイマ制御方法では，ＯＳが基準タイマから時間を読み込んだ後，他の処理によりＯＳがインタラプトされた場合，ＯＳが基準タイマから時間を読み込んでから，その時間がＯＳタイマに時間が設定されるまでに，許容範囲を越える時間差が生じることがある。かかる時間差が生じると，システムが管理する基準タイマと，ＯＳが管理するＯＳタイマとが一致しなくなり，上述のように基準タイマとＯＳタイマとの正確な時間調整が要求される応用プログラム等では不具合が生じるおそれがあった。
【０００６】
【発明が解決しようとする課題】
本発明は，従来のタイマ制御方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，システム内の基準となるタイマと，ソフトウェアが個別に管理するタイマとを一致させるためのタイマ制御方法を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するため，請求項１によれば，コンピュータシステムの基準となる第１のタイマと，コンピュータシステム内のソフトウェアが管理する第２のタイマとの時間を調整するためのタイマ制御方法において：ソフトウェアが第１のタイマの時間を読み込み，該読み込んだ時間を第２のタイマに設定する第１工程と；ソフトウェアが第１のタイマから時間を読み込み，該読み込まれた時間と第２のタイマの時間とを比較して，一致するまで第１工程を繰り返す第２工程と；を含むことを特徴とするタイマ制御方法が提供される。
【０００８】
なお，ソフトウェアは，請求項２に記載のように，オペレーティングシステムであってもよく，かかる場合，上述のタイマ制御は，請求項３に記載のように，オペレーティングシステムのブート時に行われるようにしてもよい。
【０００９】
かかる制御方法によれば，コンピュータシステムの基準となるタイマの時間と，ソフトウェアの基準となるタイマの時間とを一致させることによって，正確なリアルタイムの管理が要求される応用プログラムを動作させる場合であっても，ソフトウェアが管理する時間が信頼できるように制御することが可能である。
【００１０】
さらに好ましくは，第２工程は，請求項４に記載のように，所定時間が経過した場合には終了するようにしてもよく，請求項５に記載のように，第１工程を繰り返す回数が所定の回数を越える場合には終了するようにしてもよい。かかる制御方法によれば，上記タイマ制御が無限に繰り返されるのを防止することが可能である。
【００１１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかるタイマ制御方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１２】
図１は一般的なコンピュータシステムの外観図である。コンピュータシステムは，図１に示したように，本体１０と，本体１０に接続された出力装置のモニタ１２と，本体１０に接続された入力装置のキーボード１４とにより構成されている。本体１０の内部にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や，メモリや，ディスクドライバ等が設けられている。
【００１３】
図２は，一般的なコンピュータシステムのハードウェアとソフトウェアの関係を階層的に示した図である。一般的にＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に組み込まれたＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）２２は，ＯＳ２４とハードウェア２０の間の階層にあって，ハードウェアが違っていても，同じプログラムが使えるようにする。ＯＳ２４をはじめとする一連のシステムソフトウェアは，ＢＩＯＳ２２を通じて，または直接ハードウェアを制御して応用ソフトウェア２６が動作し安い環境を構築する。
【００１４】
コンピュータシステムは所定の基準となる基準タイマ２１を備えており，ＯＳ２４は基準タイマ２１から提供される時間情報を利用してシステムで用いられるすべての資源や，ソフトウェア等を時間的に管理している。
【００１５】
基準タイマ２１は，コンピュータシステムを構成するハードウェア２０のうち，例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補形金属酸化膜半導体）が管理している。基準タイマ２１がＣＭＯＳに管理されることにより，コンピュータシステムに電源供給が中断されても，ＣＭＯＳはそれ自体バッテリを有しているので，基準タイマ２１は適正に維持される。
【００１６】
コンピュータシステム上で動作するＯＳ２４は，基準タイマ２１に常時アクセスして基準タイマ２１を読み込むという処理上の負荷を排除するために，ＯＳ２４内にＯＳタイマ２５を備えている。ＯＳタイマ２５は基準タイマ２１とは異なり，コンピュータシステムに電源が供給され，ＯＳ２４が実行されている場合にのみ適正に動作する。
【００１７】
従って，ＯＳタイマ２５はＯＳ２４の立ち上げと同時に，基準タイマ２１に適合するよう初期設定を行う必要がある。まず，ＯＳ２４のうち初期化が完了した部分が，基準タイマ２１でリアルタイムクロックインタラプトを利用して，基準タイマ２１を読み込み，その読み込んだ時間をＯＳタイマ２５の初期値として設定する。初期設定後は，ＯＳ２４は基準タイマ２１にアクセスする必要がなく，ＯＳタイマ２５を利用して現在時間を管理する。
【００１８】
図３は，本発明によるＯＳ２４がＯＳタイマ２５に初期値を設定する過程を示すフローチャートである。以下に，図３を参照しながら本実施の形態にかかるタイマ制御方法について説明する。
【００１９】
まず，使用者がコンピュータシステムの電源を入れると（ステップＳ３０），コンピュータシステムのＢＩＯＳ２２が点検され（ステップＳ３１），ＯＳ２４がディスクドライブからブートされる（ステップＳ３２）。
【００２０】
ＯＳ２４のブートが適正に完了した後，ＯＳタイマ２５に適正な時間を設定するための時間設定ソフトウェアが起動する。時間設定ソフトウェアは，基準タイマ２１の時間を読み込んで（ステップＳ３３），読み込んだ時間をＯＳタイマ２５の初期値に設定する（ステップＳ３４）。
【００２１】
次いで，時間設定ソフトウェアは，基準タイマ２１の時間を再び読み込んで（ステップＳ３５），上述のステップＳ３４で初期値が設定されたＯＳタイマ２５の時間と比較する（ステップＳ３６）。この時，ステップＳ３５で読み込んだ基準タイマ２１の時間とステップＳ３４で初期値が設定されたＯＳタイマ２５の時間とが一致しなければ，適正な時間が設定されなかったと判断され，ステップＳ３３以降が繰り返される。
【００２２】
また，ステップＳ３５で読み込んだ基準タイマ２１の時間とステップＳ３４で初期値が設定されたＯＳタイマ２５の時間とが一致している場合には，ＯＳタイマ２５には適正な時間に設定されたと判断され，時間設定ソフトウェアは終了する。なお，ここで言う時間が一致するとは，基準タイマ２１の時間とＯＳタイマ２５の時間との時間差が所定の許容範囲を越えていないことを意味する。以上のように設定されたＯＳタイマ２４により他のソフトウェアが遂行される（ステップＳ３７）。
【００２３】
ステップＳ３３からステップＳ３６が必要以上に繰り返される場合を防止するために，ステップＳ３６を始めて所定の時間が経過した場合や所定の繰り返し回数を越えた場合には時間設定ソフトウェアは終了する。
【００２４】
以上説明したように，本実施の形態によれば，コンピュータシステムの基準となる基準タイマ２１の時間と，ＯＳ２４の基準となるＯＳタイマ２５の時間とを一致させることによって，正確なリアルタイムの管理が要求される応用ソフトウェア２６を動作させる場合であっても，ＯＳ２４が管理する時間が信頼できるように制御することが可能である。
【００２５】
また，所定の時間が経過した場合や所定の繰り返し回数を越えた場合にはタイマ制御を終了するようにしたので，タイマの時間合わせが無限に繰り返されるのを防止することが可能である。
【００２６】
以上，添付図面を参照しながら本発明にかかるタイマ制御方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００２７】
例えば，上記実施の形態では，基準タイマをＣＭＯＳに格納する場合の動作につき説明したが，本発明はこれに限定されない。基準となるタイマと整合性を必要とするタイマの制御について，一般的に本発明は適用可能である。
【００２８】
また，上記実施の形態では，ＯＳタイマを制御する場合の一例につき説明したが，本発明はこれに限定されない。基準タイマとの整合性を必要とするタイマの制御について，一般的に本発明は適用可能である。
【００２９】
また，上記実施の形態では，時間設定ソフトウェアが基準タイマを読み込む場合の一例につき説明したが，本発明はこれに限定されない。例えば，ＯＳ自体が基準タイマを読み込む場合であっても，同様に本発明は適用可能である。
【００３０】
【発明の効果】
本発明にかかるタイマ制御方法によれば，以下のような優れた効果を奏する。
【００３１】
請求項１，２または３のいずれかに記載のタイマ制御方法によれば，コンピュータシステムの基準となる基準タイマの時間と，オペレーティングシステム等のソフトウェアが管理するタイマの時間とを一致させることによって，正確なリアルタイムの管理が要求される応用プログラムを動作させる場合であっても，オペレーティングシステム等のソフトウェアが管理する時間が信頼できるように制御することが可能である。
【００３２】
請求項４または５に記載のタイマ制御方法によれば，上記タイマの時間合わせが無限に繰り返されるのを防止することが可能である。
【図面の簡単な説明】
【図１】一般的なコンピュータシステムの説明図である。
【図２】一般的なコンピュータシステムのハードウェアとソフトウェアとの関係を階層的に示した説明図である。
【図３】本発明の実施の形態にかかるタイマ制御方法のフローチャートである。
【符号の説明】
１０ 本体
１２ モニタ
１４ キーボード
２０ ハードウェア
２１ 基準タイマ
２２ ＢＩＯＳ
２４ ＯＳ
２５ ＯＳタイマ
２６ 応用ソフトウェア
Claims (5)
- コンピュータシステムの基準となる第１のタイマと，前記コンピュータシステム上で動作するソフトウェアの基準となる第２のタイマとの時間を調整するためのタイマ制御方法において：
前記第１のタイマの時間を前記第２のタイマに設定する第１工程と；
前記第１のタイマの時間を再び読み込み，該読み込まれた時間と前記第２のタイマの時間とを比較して，一致するまで前記第１工程を繰り返す第２工程と；
を含むことを特徴とするタイマ制御方法。 - 前記ソフトウェアは，オペレーティングシステムであることを特徴とする，請求項１に記載のタイマ制御方法。
- 前記第１のタイマと前記第２のタイマとの時間調整は，前記オペレーティングシステムをブートする際に行われることを特徴とする，請求項２に記載のタイマ制御方法。
- 前記第２工程は，
所定時間が経過した場合には終了することを特徴とする，請求項１，２または３のいずれかに記載のタイマ制御方法。 - 前記第２工程は，
前記第１工程を繰り返す回数が所定の回数を越えた場合には終了することを特徴とする，請求項１，２，３または４のいずれかに記載のタイマ制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970049092A KR100350970B1 (ko) | 1997-09-26 | 1997-09-26 | 운영체제타이머에초기값설정방법 |
| KR1997P49092 | 1997-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161488A JPH11161488A (ja) | 1999-06-18 |
| JP3562973B2 true JP3562973B2 (ja) | 2004-09-08 |
Family
ID=19521760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27138598A Expired - Fee Related JP3562973B2 (ja) | 1997-09-26 | 1998-09-25 | タイマ制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6426920B2 (ja) |
| JP (1) | JP3562973B2 (ja) |
| KR (1) | KR100350970B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030223523A1 (en) * | 2002-05-31 | 2003-12-04 | Kouichi Takaki | Signal-controlling apparatus and image-forming apparatus |
| US20040088176A1 (en) * | 2002-11-04 | 2004-05-06 | Balaji Rajamani | System and method of automated licensing of an appliance or an application |
| US20100228621A1 (en) * | 2009-03-03 | 2010-09-09 | Howard Richard Hochhalter | Method of Using a Flat Panel Television to Deliver Digital Content to a Targeted Demographic |
| US8984168B2 (en) | 2011-03-31 | 2015-03-17 | Microsoft Technology Licensing, Llc | Relative timestamp when real time clock is unavailable |
| CN111176875B (zh) * | 2019-12-23 | 2023-08-29 | 北京航天时代激光导航技术有限责任公司 | 一种bios时间复位的恢复方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3681914A (en) | 1970-04-30 | 1972-08-08 | Quasar Microsystems Inc | Digital master clock |
| IT957184B (it) | 1972-04-12 | 1973-10-10 | Mischiatti S | Apparecchiatura elettronica per il comando e la sincronizzazione locale o universale di orologi |
| US4322831A (en) | 1978-06-06 | 1982-03-30 | Simplex Time Recorder Co. | Programmed digital secondary clock |
| KR910005130A (ko) * | 1989-08-31 | 1991-03-30 | 이헌조 | Pc의 실시간 클럭 성능 테스트 방법 |
| KR920002481B1 (ko) | 1989-09-06 | 1992-03-26 | 재단법인 한국전자통신연구소 | 교환시스템의 시각 유지보수 방법 |
| KR910006849A (ko) | 1989-09-29 | 1991-04-30 | 미다 가쓰시게 | 반도체 집적회로 장치 |
| US5282180A (en) * | 1990-09-27 | 1994-01-25 | National Time & Signal Corporation | Impulse clock system |
| US5579510A (en) | 1993-07-21 | 1996-11-26 | Synopsys, Inc. | Method and structure for use in static timing verification of synchronous circuits |
| US5425004A (en) * | 1994-03-07 | 1995-06-13 | Industrial Electronic Service | Two-wire electronic module for remote digital clocks |
| WO1997009658A1 (en) | 1995-09-05 | 1997-03-13 | Youngberg C Eric | System, method, and device for automatic setting of clocks |
-
1997
- 1997-09-26 KR KR1019970049092A patent/KR100350970B1/ko not_active IP Right Cessation
-
1998
- 1998-09-25 JP JP27138598A patent/JP3562973B2/ja not_active Expired - Fee Related
- 1998-09-28 US US09/161,287 patent/US6426920B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6426920B2 (en) | 2002-07-30 |
| US20020001258A1 (en) | 2002-01-03 |
| JPH11161488A (ja) | 1999-06-18 |
| KR19990026800A (ko) | 1999-04-15 |
| KR100350970B1 (ko) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42727E1 (en) | Method for quickly booting a computer system | |
| US5974546A (en) | Apparatus and method to determine cause of failed boot sequence to improve likelihood of successful subsequent boot attempt | |
| US5805882A (en) | Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port | |
| US5794054A (en) | Flash ROM sharing between a processor and a controller | |
| AU635550B2 (en) | An apparatus and method for decreasing the memory requirements for bios in a personal computer system | |
| CA3052208C (en) | Quick energy efficient reboot from ultra-low power mode for a system on a chip | |
| TWI303383B (en) | Method and apparatus for remote modification of system configuration | |
| US5954808A (en) | Method for configuring a computer-based system with a configuration card | |
| KR920004288B1 (ko) | 파워-다운명령을 선택적으로 실행불능케 하는 데이터프로세서와 그 방법 | |
| US9367107B2 (en) | Method and system for controlling reset state change in a system-on-a-chip device | |
| US20020095609A1 (en) | Multiprocessor apparatus | |
| US8935558B2 (en) | Overclocking module, a computer system and a method for overclocking | |
| US7162629B2 (en) | Method to suspend-and-resume across various operational environment contexts | |
| US20070288737A1 (en) | Service processor host flash update over LPC | |
| JPH0677249B2 (ja) | マイクロコンピュータ | |
| KR100342021B1 (ko) | 원격 조정되는 컴퓨터 시스템 및 그것의 작동 방법 | |
| JPH048809B2 (ja) | ||
| JP2007079881A (ja) | 電源供給システム、携帯機器及びそれらに用いる電源投入順序制御方法 | |
| JP3562973B2 (ja) | タイマ制御方法 | |
| US20050108585A1 (en) | Silent loading of executable code | |
| JP3732764B2 (ja) | Ｏｓ立上げ方法およびｏｓ立上げシステム | |
| CN113703850A (zh) | 一种bios程序的启动方法、系统及相关组件 | |
| KR100763198B1 (ko) | 임베디드 시스템의 부팅 장치 및 방법 | |
| WO2021021297A1 (en) | Integrated circuit power domains segregated among power supply phases | |
| TWI839101B (zh) | 韌體的更新方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |