JP3562453B2 - Current detection circuit - Google Patents
Current detection circuit Download PDFInfo
- Publication number
- JP3562453B2 JP3562453B2 JP2000270345A JP2000270345A JP3562453B2 JP 3562453 B2 JP3562453 B2 JP 3562453B2 JP 2000270345 A JP2000270345 A JP 2000270345A JP 2000270345 A JP2000270345 A JP 2000270345A JP 3562453 B2 JP3562453 B2 JP 3562453B2
- Authority
- JP
- Japan
- Prior art keywords
- current detection
- transistor
- current
- sense
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電流検出回路に関し、特にモータや各種アクチュエータ等からなる負荷に流れる電流量をセンストランジスタに流れるセンス電流に基づき検出する電流検出回路に関する。
【0002】
【従来の技術】
従来、この種の電流検出回路としては、例えば図3に示すような回路が知られている。以下、その構成及び動作の概略を説明する。
【0003】
同図3に示されるように、この電流検出回路20は、大きくは制御回路10から出力される駆動信号Sgに基づいて負荷50を駆動する負荷駆動部21、及びこの負荷50に流れる電流をセンストランジスタTrsに流れるセンス電流に基づき検出する電流検出部22を備えて構成されている。ここで、負荷駆動部21は、上記駆動信号Sgに基づいて負荷50を駆動する負荷駆動トランジスタTRd等により構成され、一方、電流検出部22は、上記センストランジスタTrsをはじめ、そのセンス電流Isを検出するための検出抵抗Rsや、同トランジスタTrsのソース電圧を負荷駆動トランジスタTRdのソース電圧に等しい電圧に調整するための電圧調整部22a等により構成されている。
【0004】
なお、上記負荷駆動トランジスタTRd及びセンストランジスタTrsとしては、MOS型電界効果トランジスタが用いられている。また、これら両トランジスタTRd,Trsを構成する各トランジスタには電気的特性の等しいものが適用されるとともに、負荷駆動トランジスタTRdには、センストランジスタTrsのn倍個のトランジスタが用いられる。
【0005】
また、上記電圧調整部22aは、上記センストランジスタTrsのソース端子と検出抵抗Rsとの間にコレクタ−エミッタ端子が接続されたトランジスタQ1と、同トランジスタQ1のベース電圧を制御する演算増幅器(オペアンプ)Aとにより構成されている。このオペアンプAの非反転入力端には、上記センストランジスタTrsのソース電圧(センス出力)Vosが入力されるとともに、同オペアンプAの反転入力端には、上記負荷駆動トランジスタTRdのソース電圧(駆動出力)Vodが入力される。そして、これら各出力Vos,Vodに応じてトランジスタQ1を動作させることにより、それら出力Vos,Vodの電位が等しくなるようにこれを調整する。
【0006】
次に、このように構成される電流検出回路20の動作を説明する。
この電流検出回路20において、上記電圧調整部22aは、次の(イ),(ロ)に示す態様にて、上記センス出力Vosと駆動出力Vodとが同電位となるように帰還動作する。
【0007】
(イ) Vod > Vos となった場合
このときには、オペアンプAの各入力端に入力される電圧の関係が、
反転入力端電圧(Vod)>非反転入力端電圧(Vos)
となり、オペアンプAの出力端からは、
出力端電圧 = 非反転入力端電圧(Vos)−反転入力端電圧(Vod) …(1)
といった電圧、すなわち負の電圧が出力される。このため、トランジスタQ1のベースには電流が供給されず同トランジスタQ1はオフとなり、同トランジスタQ1のコレクタ電圧、すなわちセンストランジスタTrsのソース電圧Vosは一気に上昇するようになる。
【0008】
(ロ) Vod < Vos となった場合
このときには、上記(イ)とは逆に、オペアンプAの各入力端に入力される電圧の関係が、
反転入力端電圧(Vod)<非反転入力端電圧(Vos)
となる。このため、オペアンプAの出力端からは、上記(1)式に応じた値である正の電圧が出力される。すなわち、トランジスタQ1のベースに電流が供給されるようになって、同トランジスタQ1がオンされる。そしてこのときは、検出抵抗Rsに電流(センス電流)Isが流れるとともに、同トランジスタQ1のコレクタ電圧、すなわちセンストランジスタTrsのソース電圧Vosが下降するようになる。
【0009】
こうして(イ)及び(ロ)の動作が繰り返されることにより、センス出力Vosは、駆動出力Vodと略同電位になるように調整される。すなわち、センストランジスタTrsによる電圧降下ΔVs(ドレイン・ソース間電圧VDS)と負荷駆動トランジスタTRdによる電圧降下ΔVd(ドレイン・ソース間電圧VDS)とは等しくされる。
【0010】
そしてこの状態で、理論的には負荷50に流れる電流(負荷電流)ILは上記センス電流Isのn倍となる。すなわち、上記検出抵抗Rsによる検出電圧Vdから、センス電流Isは下式
Is=検出電圧Vd/検出抵抗Rs … (2)
にて求められ、負荷電流ILはこのセンス電流Isをn倍した値として求められる。なお、その正確な対応関係は予め実験等により求められる。
【0011】
【発明が解決しようとする課題】
ところで、一般に、トランジスタの電気的特性は自身の温度変化に伴って変化する。また、その構成として複数のトランジスタを備えるオペアンプについても同様に、その電気特性が自身の温度変化によって変化する。
【0012】
こうした熱の影響を考慮した上で、トランジスタやオペアンプといった各素子が配置されるが、その製造時に生じる各素子の、配置のずれや、電気的特性のバラツキ等により、電流の検出値に若干の誤差が生じるおそれがある。この誤差は若干であるとはいえ、微少電流を検出するような場合には、検出値に対する同誤差が過大なものとなって、検出値の信頼性が低下することとなる。
【0013】
また、こうした電流検出回路が集積回路化される等、限られた狭い範囲内に配置される場合には、同範囲内において負荷駆動トランジスタが占める割合が大きくなる。このため、上記オペアンプ等の他の素子は、自ずと負荷駆動トランジスタの近傍、すなわち同トランジスタが発する熱の影響を受け易い部位に設けられるようになる。しかも、他の素子が発する熱に対して、負荷駆動トランジスタが発する熱量は非常に大きいために、他の素子の温度は、同トランジスタが発する熱によって大きな影響を受けるようになる。なお、こうした場合にも、他の素子が負荷駆動トランジスタから受ける熱の影響を考慮した上で、各素子が配置される。
【0014】
ところが、一般に、熱源の近傍においては、同熱源と他の素子との距離が変わると、同素子が熱源から受ける熱量も大きく変化するようになる。
このため、熱源である負荷駆動トランジスタの近傍に他の素子が配置される上記集積回路において、素子レイアウト上、各素子の配置にずれが生じる場合には、同素子が熱源から受ける熱量が大きく変化して、その電気的特性が所望の特性と大きく異なる特性を呈するようになる。こうした場合には、上記誤差が大きくなって、検出値の信頼性の低下も顕著なものとなる。
【0015】
なお、従来、電流の検出を行う回路としては他に、例えば特開平7−244084号公報に記載された回路等も知られてはいるが、これが集積回路化等されるような場合には、こうした実情も概ね共通したものとなっている。
【0016】
本発明は、上記実情に鑑みてなされたものであり、その目的は、各素子の配置に起因して生じる検出値の誤差を抑制して、より精度の高い負荷電流の検出を行うことのできる電流検出回路を提供することにある。
【0017】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
先ず、請求項1に記載の発明は、同一の駆動条件にて駆動されるセンストランジスタ及び負荷駆動トランジスタの各々からその出力電圧を入力してそれら電圧が同電位となるように帰還制御する電圧調整部と、前記センストランジスタに流れるセンス電流を検出する電流検出部とを備え、負荷に接続された前記負荷駆動トランジスタに流れる電流を前記電流検出部にて検出されるセンス電流に基づいて検出する電流検出回路において、前記電流検出部及び電圧調整部をそれぞれ2系統備え、それら各電流検出部及び電圧調整部を前記負荷駆動トランジスタを挟む位置に配設したことをその要旨とする。
【0018】
上記構成によれば、2系統の電流検出部からセンス電流がそれぞれ検出される。このため、素子レイアウト上、一方の電流検出部や電圧調整部を構成する素子の配置がずれて、そのずれに伴う電気的特性の変化によってセンス電流に誤差が生じる場合であっても、これらセンス電流に基づいて負荷駆動トランジスタに流れる電流を検出することで、その誤差を抑制することができる。しかも、負荷駆動トランジスタを挟む位置に、それぞれ1系統ずつの電流検出部及び電圧調整部を設けるようにしたために、素子レイアウト上、負荷駆動トランジスタの配置がずれる場合には、同トランジスタからこれら電流検出部及び電圧調整部が受ける熱の影響が、一方の系統では増大するとともに、他方の系統では減少するようになる。すなわち、ずれのない場合におけるセンス電流に対して、それぞれの系統にて検出されるセンス電流は、一方が増大した値、他方が減少した値になる。このため、これらセンス電流に基づいて負荷駆動トランジスタに流れる電流を検出するようにすれば、上記センス電流の増大分と減少分とが相殺される分だけ、その誤差を抑制することができる。従って、各素子の配置に起因して生じる検出値の誤差を抑制して、より精度の高い負荷電流の検出を行うことができるようになる。換言すれば、素子レイアウトの自由度が高められることともなる。
【0019】
また、請求項2記載の発明は、前記請求項1記載の電流検出回路において、前記2系統の電流検出部及び電圧調整部は、前記負荷駆動トランジスタを中心に対称の位置に設けられることをその要旨とする。
【0020】
上記構成によれば、上記各系統の電流検出部及び電圧調整部においてそれら系統間の特性や動作のバラツキがより緩和されるようになる。
また、請求項3記載の発明は、請求項1又は2記載の電流検出回路において、前記各電流検出部のそれぞれにより検出される電流の平均値を算出する平均値算出回路を更に備えることをその要旨とする。
【0021】
上記構成によれば、各素子の配置に起因して各電流検出部にて検出されるセンス電流にバラツキが生じる場合であっても、より簡易な構成でその影響を回避することができるようになる。
【0022】
また、請求項4記載の発明は、請求項1又は2記載の電流検出回路において、前記センストランジスタ及び負荷駆動トランジスタと前記2系統の電流検出部及び電圧調整部とは、樹脂モールドされた一体の集積回路として形成されてなることをその要旨とする。
【0023】
また、請求項5記載の発明は、請求項3記載の電流検出回路において、前記センストランジスタ及び負荷駆動トランジスタと前記2系統の電流検出部及び電圧調整部と前記平均値算出回路とは、樹脂モールドされた一体の集積回路として形成されてなることをその要旨とする。
【0024】
請求項1又は2記載の構成はもとより、請求項3記載の構成も、当該電流検出回路としての集積回路化に適した構成となっており、こうして実際に集積回路化されることで、上記各効果も最大限に活かされるようになる。
【0025】
【発明の実施の形態】
以下、本発明にかかる電流検出回路の一実施の形態について、図1及び図2を参照しつつ説明する。なお、図1において、先の図3に例示した電流検出回路と同一の要素についてはそれぞれ同一の若しくは対応する符号を付して示しており、それら要素についての重複する説明は割愛する。
【0026】
さて、図1に示すように、本実施の形態にかかる電流検出回路2にあっては、電圧調整部を含む前述の電流検出部を電流検出部22と電流検出部22’との2系統備えている。また、それら各電流検出部22,22’にて検出されるセンストランジスタTrs,Trs’のセンス電流Is,Is’についてその平均値を算出する平均値算出回路3を備えている。なお、この平均値算出回路3は、例えば上記各センス電流Is,Is’をそれぞれ1/2倍に増幅した後に加算する回路等、周知の回路により構成されている。
【0027】
また、この平均値算出回路3は、コンパレータ31を介して前記制御回路10に接続されている。このコンパレータ31は、上記算出された平均値と所定の基準電圧Vrefとの比較に基づいて、オン信号若しくはオフ信号を選択的に上記制御回路10に出力する。
【0028】
一方、前記負荷駆動トランジスタTRdにて駆動される負荷50としてはモータを想定しており、その負荷電流ILは、負荷駆動トランジスタTRdに印加される信号Sgが前記制御回路10によってPWM(パルス幅変調)制御されることで増減制御される。また同時に、この制御回路10は、上記コンパレータ31の出力信号に応じて、上記信号Sgのパルス幅を変調することで負荷電流ILの調整を行う。
【0029】
一方、図2に示されるように、本実施の形態にあっては、負荷駆動トランジスタTRdやセンストランジスタTrs,Trs’からなるトランジスタアレイ4をはじめ、上記電流検出回路2及び平均値算出回路3が、樹脂モールドされた一体の集積回路60として形成されている。なお、上記各センストランジスタTrs,Trs’及び負荷駆動トランジスタTRdには、MOS型電界効果トランジスタが用いられている。
【0030】
そして、本実施の形態では、集積回路60の中央に上記トランジスタアレイ4を配置しており、このトランジスタアレイ4を構成するトランジスタの例えば両端の各一個ずつをセンストランジスタTrs,Trs’として、その他のトランジスタを負荷駆動トランジスタTRdとしてそれぞれ用いる。
【0031】
また、この集積回路60内において、上記各電流検出部22,22’は、そのほとんどが負荷駆動トランジスタTRdからなる上記トランジスタアレイ4を挟む位置に、しかも対称に配設されている。このため、その駆動時、負荷駆動トランジスタTRdから発せられる熱によってそれら電流検出部22,22’の温度が変化してその特性が変化したとしても、それら特性上のバラツキが低減されるようになる。しかも本実施の形態にあっては、上記平均値算出回路3を備えていることから、たとえそれら各電流検出部22,22’間の特性にバラツキが生じたとしても、その影響はこの平均値算出回路3によって自ずと相殺されるようになる。
【0032】
以上説明したように、本実施の形態によれば、以下に記載する効果を得ることができる。
(1)2系統の電流検出部22及び22’を設けるようにしたために、これら各電流検出部22,22’にて検出されるセンス電流Is,Is’に基づいて負荷電流ILを検出することで、たとえ素子レイアウト上、一方の電流検出部を構成する素子の配置がずれる場合であれ、このずれに起因する誤差を抑制することができる。しかも、各電流検出部22,22’を、そのほとんどが負荷駆動トランジスタTRdからなるトランジスタアレイ4を挟む位置に、しかも対称に配設するようにしたために、負荷駆動トランジスタTRdの発する熱によってそれら電流検出部22,22’の温度が変化したとしても、それら特性上のバラツキを低減することができる。従って、各素子の配置に起因して生じる検出値の誤差を抑制して、より精度の高い負荷電流の検出を行うことができるようになる。
【0033】
(2)各電流検出部22,22’にて検出された各センス電流Is,Is’の平均値を算出する平均値算出回路3を設けるようにしたために、たとえ各電流検出部22,22’間の特性にバラツキが生じたとしても、その影響を、この平均値算出回路3といった周知の簡易な構成によって相殺することができるようになる。
【0034】
(3)負荷駆動トランジスタTRdやセンストランジスタTrs,Trs’からなるトランジスタアレイ4をはじめ、上記電流検出回路2及び平均値算出回路3を、樹脂モールドされた一体の集積回路60として形成するようにした。これら電流検出回路2及び平均値算出回路3は集積回路化に適した構成となっているため、上記(1),(2)に記載した各効果を最大限に活かすことができるようになる。
【0035】
なお、上記実施の形態は、以下のように変更して実施することもできる。
・上記実施の形態では、センストランジスタTrs及び負荷駆動トランジスタTRdとして、MOS型電界効果トランジスタを採用するようにしたが、MOS型以外の電界効果トランジスタや、あるいはバイポーラ型トランジスタを採用するようにしてもよい。
【0036】
・上記実施の形態では、両センス電流Is,Is’の平均値を算出する平均値算出回路3を設けるようにしたが、この平均値算出回路3は必ずしも必要ではなく、例えば平均値の算出、あるいはバラツキの相殺演算を制御回路10がプログラム上で実現するようにしてもよい。
【0037】
・上記実施の形態では、トランジスタアレイ4をはじめ、電流検出回路2及び平均値算出回路3を樹脂モールドした一体の集積回路60として形成するようにしたが、これらトランジスタアレイ4、電流検出回路2及び平均値算出回路3を例えば基板上に形成するようにしてもよい。
【0038】
・上記実施の形態では、各電流検出部22,22’を、そのほとんどが負荷駆動トランジスタTRdからなるトランジスタアレイ4を挟む位置に、しかも対称に配設するようにしたが、トランジスタアレイ4を挟む位置であれば、これら各電流検出部22,22’を非対称な位置に配設するようにしてもよい。こうした構成によれば、素子レイアウト上、負荷駆動トランジスタTRdの配置がずれる場合には、同トランジスタTRdから各電流検出部22,22’が受ける熱の影響が、一方の系統では増大するとともに、他方の系統では減少するようになる。すなわち、それぞれから出力されるセンス電流Is,Is’において、一方は増大した値、他方は減少した値が出力されるようになる。このため、これらセンス電流Is,Is’に基づいて負荷電流ILを検出することで、上記センス電流の増大分と減少分とを相殺することができ、その誤差を抑制することができるようになる。
【図面の簡単な説明】
【図1】本発明にかかる電流検出回路の一実施の形態についてその回路構成を示す回路図。
【図2】同実施の形態の電流検出回路の集積回路としてのレイアウトを示す平面図。
【図3】従来の電流検出回路についてその回路構成を示す回路図。
【符号の説明】
2,20…電流検出回路、3…平均値算出回路、4…トランジスタアレイ、10…制御回路、21…負荷駆動部、22,22’…電流検出部、22a,22a’…電圧調整部、31…コンパレータ、50…負荷、60…集積回路、A,A’…オペアンプ、Q1,Q1’…トランジスタ、Rs,Rs’…検出抵抗、TRd…負荷駆動トランジスタ、Trs,Trs’…センストランジスタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a current detection circuit, and more particularly to a current detection circuit that detects a current amount flowing to a load including a motor and various actuators based on a sense current flowing to a sense transistor.
[0002]
[Prior art]
Conventionally, for example, a circuit as shown in FIG. 3 has been known as this type of current detection circuit. Hereinafter, an outline of the configuration and operation will be described.
[0003]
As shown in FIG. 3, the
[0004]
A MOS field effect transistor is used as the load drive transistor TRd and the sense transistor Trs. Further, transistors having the same electrical characteristics are applied to each of the transistors TRd and Trs, and n times as many transistors as the sense transistors Trs are used as the load driving transistors TRd.
[0005]
The
[0006]
Next, the operation of the
In the
[0007]
(A) When Vod> Vos At this time, the relationship between the voltages input to each input terminal of the operational amplifier A is
Inverting input terminal voltage (Vod)> Non-inverting input terminal voltage (Vos)
From the output terminal of the operational amplifier A,
Output terminal voltage = non-inverting input terminal voltage (Vos) −inverting input terminal voltage (Vod) (1)
, That is, a negative voltage is output. Therefore, no current is supplied to the base of the transistor Q1, and the transistor Q1 is turned off, so that the collector voltage of the transistor Q1, ie, the source voltage Vos of the sense transistor Trs, rises at a stretch.
[0008]
(B) When Vod <Vos At this time, contrary to the above (a), the relationship between the voltages input to the respective input terminals of the operational amplifier A is:
Inverting input terminal voltage (Vod) <Non-inverting input terminal voltage (Vos)
It becomes. Therefore, a positive voltage having a value according to the above equation (1) is output from the output terminal of the operational amplifier A. That is, a current is supplied to the base of the transistor Q1, and the transistor Q1 is turned on. At this time, a current (sense current) Is flows through the detection resistor Rs, and the collector voltage of the transistor Q1, that is, the source voltage Vos of the sense transistor Trs, decreases.
[0009]
By repeating the operations (a) and (b) in this manner, the sense output Vos is adjusted so as to have substantially the same potential as the drive output Vod. That is, the voltage drop ΔVs (drain-source voltage VDS) caused by the sense transistor Trs is made equal to the voltage drop ΔVd (drain-source voltage VDS) caused by the load driving transistor TRd.
[0010]
In this state, theoretically, the current (load current) IL flowing through the
, And the load current IL is obtained as a value obtained by multiplying the sense current Is by n. It should be noted that the exact correspondence is obtained in advance by experiments or the like.
[0011]
[Problems to be solved by the invention]
By the way, generally, the electrical characteristics of a transistor change with its own temperature change. Similarly, the operational characteristics of an operational amplifier including a plurality of transistors are changed by its own temperature change.
[0012]
The elements such as transistors and operational amplifiers are arranged in consideration of the influence of heat.However, due to the misalignment of the elements and the variation in the electrical characteristics, etc., which occur during the manufacture, slight differences in the current detection value may occur. An error may occur. Although this error is slight, when a minute current is detected, the error with respect to the detected value becomes excessive, and the reliability of the detected value decreases.
[0013]
Further, when such a current detection circuit is arranged in a limited narrow range such as an integrated circuit, the ratio occupied by the load driving transistor in the limited range becomes large. For this reason, the other element such as the operational amplifier is naturally provided near the load driving transistor, that is, a part which is easily affected by the heat generated by the transistor. In addition, since the amount of heat generated by the load driving transistor is very large with respect to the heat generated by the other elements, the temperature of the other elements is greatly affected by the heat generated by the transistor. In such a case as well, each element is arranged in consideration of the influence of heat applied to the other elements from the load driving transistor.
[0014]
However, in general, when the distance between the heat source and another element changes near the heat source, the amount of heat received by the element from the heat source also greatly changes.
For this reason, in the above-described integrated circuit in which another element is arranged near the load driving transistor as the heat source, when the arrangement of each element is shifted in the element layout, the amount of heat received by the element from the heat source greatly changes. As a result, the electrical characteristics exhibit characteristics that are significantly different from the desired characteristics. In such a case, the above error increases, and the reliability of the detected value is significantly reduced.
[0015]
Conventionally, as a circuit for detecting a current, for example, a circuit described in Japanese Patent Application Laid-Open No. H7-240884 is also known. These facts are generally common.
[0016]
The present invention has been made in view of the above circumstances, and an object of the present invention is to suppress an error in a detection value caused by the arrangement of each element, and to perform more accurate load current detection. An object of the present invention is to provide a current detection circuit.
[0017]
[Means for Solving the Problems]
Hereinafter, the means for achieving the above object and the effects thereof will be described.
First, according to the first aspect of the present invention, there is provided a voltage adjustment device which receives output voltages from each of a sense transistor and a load driving transistor driven under the same driving conditions and performs feedback control so that the voltages become the same potential. And a current detecting unit for detecting a sense current flowing through the sense transistor, and detecting a current flowing through the load driving transistor connected to a load based on the sense current detected by the current detecting unit. The gist of the detection circuit is that the current detection unit and the voltage adjustment unit are provided in two systems, respectively, and the current detection unit and the voltage adjustment unit are arranged at positions sandwiching the load driving transistor.
[0018]
According to the above configuration, sense currents are respectively detected from the two current detection units. For this reason, even if the arrangement of the elements constituting one of the current detection unit and the voltage adjustment unit is displaced on the element layout, and an error occurs in the sense current due to a change in the electrical characteristics due to the deviation, the sense current is not affected. By detecting the current flowing through the load driving transistor based on the current, the error can be suppressed. In addition, since the current detection unit and the voltage adjustment unit of one system each are provided at the position sandwiching the load driving transistor, when the arrangement of the load driving transistor is shifted on the element layout, the current detection unit and the voltage detection unit are detected from the same transistor. The effect of heat on the unit and the voltage adjustment unit increases in one system and decreases in the other system. That is, as compared to the sense current in the case where there is no shift, the sense current detected in each system has an increased value on one side and a decreased value on the other side. Therefore, if the current flowing through the load drive transistor is detected based on these sense currents, the error can be suppressed by the amount by which the increase and decrease in the sense current are offset. Therefore, it is possible to suppress the error of the detection value caused by the arrangement of each element and detect the load current with higher accuracy. In other words, the degree of freedom of the element layout is increased.
[0019]
According to a second aspect of the present invention, in the current detection circuit according to the first aspect, the two systems of the current detection unit and the voltage adjustment unit are provided at symmetrical positions around the load driving transistor. Make a summary.
[0020]
According to the above configuration, variations in characteristics and operations between the systems in the current detection unit and the voltage adjustment unit of each system are further reduced.
The invention according to
[0021]
According to the above configuration, even if the sense current detected by each current detection unit varies due to the arrangement of each element, the influence can be avoided with a simpler configuration. Become.
[0022]
According to a fourth aspect of the present invention, in the current detection circuit according to the first or second aspect, the sense transistor and the load driving transistor, and the two-system current detection unit and the voltage adjustment unit are integrally formed by resin molding. The gist of the present invention is that it is formed as an integrated circuit.
[0023]
According to a fifth aspect of the present invention, in the current detection circuit of the third aspect, the sense transistor and the load drive transistor, the two current detection units and the voltage adjustment unit, and the average value calculation circuit are resin-molded. The gist of the present invention is that the integrated circuit is formed as a single integrated circuit.
[0024]
In addition to the configuration according to claim 1 or 2, the configuration according to
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a current detection circuit according to the present invention will be described with reference to FIGS. Note that, in FIG. 1, the same elements as those of the current detection circuit illustrated in FIG. 3 are denoted by the same or corresponding reference numerals, and redundant description of those elements will be omitted.
[0026]
As shown in FIG. 1, in the current detection circuit 2 according to the present embodiment, the above-described current detection unit including the voltage adjustment unit is provided with two systems of a
[0027]
The average
[0028]
On the other hand, it is assumed that the
[0029]
On the other hand, as shown in FIG. 2, in the present embodiment, the current detection circuit 2 and the average
[0030]
In the present embodiment, the
[0031]
Further, in the
[0032]
As described above, according to the present embodiment, the following effects can be obtained.
(1) Since the two
[0033]
(2) Since the average
[0034]
(3) The current detection circuit 2 and the average
[0035]
The above embodiment can be modified and implemented as follows.
In the above embodiment, the MOS field effect transistor is used as the sense transistor Trs and the load driving transistor TRd. However, a field effect transistor other than the MOS type or a bipolar transistor may be used. Good.
[0036]
In the above embodiment, the average
[0037]
In the above embodiment, the
[0038]
In the above embodiment, each of the
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit configuration of an embodiment of a current detection circuit according to the present invention.
FIG. 2 is an exemplary plan view showing a layout of the current detection circuit of the embodiment as an integrated circuit;
FIG. 3 is a circuit diagram showing a circuit configuration of a conventional current detection circuit.
[Explanation of symbols]
2, 20: current detection circuit, 3: average value calculation circuit, 4: transistor array, 10: control circuit, 21: load drive unit, 22, 22 ': current detection unit, 22a, 22a': voltage adjustment unit, 31 ... Comparator, 50 ... Load, 60 ... Integrated circuit, A, A '... Op amp, Q1, Q1' ... Transistor, Rs, Rs '... Detection resistor, TRd ... Load drive transistor, Trs, Trs' ... Sense transistor.
Claims (5)
前記電流検出部及び電圧調整部をそれぞれ2系統備え、それら各電流検出部及び電圧調整部を前記負荷駆動トランジスタを挟む位置に配設した
ことを特徴とする電流検出回路。A voltage adjustment unit that inputs the output voltage from each of the sense transistor and the load drive transistor driven under the same drive condition and performs feedback control so that the voltages become the same potential; and a sense current that flows through the sense transistor. A current detection circuit that detects a current flowing through the load driving transistor connected to a load based on a sense current detected by the current detection unit.
A current detection circuit comprising two systems each of the current detection unit and the voltage adjustment unit, and the current detection unit and the voltage adjustment unit are arranged at positions sandwiching the load driving transistor.
前記請求項1記載の電流検出回路。2. The current detection circuit according to claim 1, wherein the two systems of the current detection unit and the voltage adjustment unit are provided symmetrically with respect to the load driving transistor. 3.
前記各電流検出部のそれぞれにより検出される電流の平均値を算出する平均値算出回路を更に備える
ことを特徴とする電流検出回路。The current detection circuit according to claim 1 or 2,
A current detection circuit further comprising an average value calculation circuit that calculates an average value of the current detected by each of the current detection units.
前記センストランジスタ及び負荷駆動トランジスタと前記2系統の電流検出部及び電圧調整部とは、樹脂モールドされた一体の集積回路として形成されてなる
ことを特徴とする電流検出回路。The current detection circuit according to claim 1 or 2,
The current detection circuit, wherein the sense transistor and the load driving transistor, and the two systems of the current detection unit and the voltage adjustment unit are formed as an integrated resin-molded integrated circuit.
前記センストランジスタ及び負荷駆動トランジスタと前記2系統の電流検出部及び電圧調整部と前記平均値算出回路とは、樹脂モールドされた一体の集積回路として形成されてなる
ことを特徴とする電流検出回路。The current detection circuit according to claim 3,
The current detection circuit, wherein the sense transistor and the load drive transistor, the two systems of the current detection unit and the voltage adjustment unit, and the average value calculation circuit are formed as a resin-molded integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270345A JP3562453B2 (en) | 2000-09-06 | 2000-09-06 | Current detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270345A JP3562453B2 (en) | 2000-09-06 | 2000-09-06 | Current detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002082140A JP2002082140A (en) | 2002-03-22 |
JP3562453B2 true JP3562453B2 (en) | 2004-09-08 |
Family
ID=18756803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270345A Expired - Fee Related JP3562453B2 (en) | 2000-09-06 | 2000-09-06 | Current detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562453B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4673698B2 (en) * | 2005-08-08 | 2011-04-20 | 日立電線株式会社 | Wire breakage detection method and apparatus |
JP4878181B2 (en) * | 2006-03-06 | 2012-02-15 | 株式会社リコー | Current detection circuit and current mode DC-DC converter using the current detection circuit |
JP4803161B2 (en) * | 2007-11-01 | 2011-10-26 | 株式会社デンソー | Power transistor circuit |
JP5666694B2 (en) * | 2011-04-05 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | Load current detection circuit |
-
2000
- 2000-09-06 JP JP2000270345A patent/JP3562453B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002082140A (en) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7994766B2 (en) | Differential current sensor device and method | |
JP4737217B2 (en) | Current detection circuit | |
US7325449B2 (en) | Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element | |
US7010971B2 (en) | Heating resistor type flow-measuring device having a heating resistor and a thermoresistance, whose resistance value varies in response to the ambient temperature | |
KR100277452B1 (en) | Circuit for monitoring drain current of metal oxide semiconductor field effect transistor | |
JP4022208B2 (en) | Current sensing for power MOSFETs that can operate in the linear and saturation regions | |
KR101537534B1 (en) | current sensing circuit | |
JP3526245B2 (en) | Load drive circuit | |
JP3562453B2 (en) | Current detection circuit | |
JPH0949858A (en) | Current detection and control circuit and pattern layout method | |
JP3707355B2 (en) | Current detection circuit | |
US8237505B2 (en) | Signal amplification circuit | |
JP5080721B2 (en) | Semiconductor device and voltage regulator using the semiconductor device | |
JP3680513B2 (en) | Current detection circuit | |
US6496052B1 (en) | Very low temperature coefficient for current limit in switching regulator and driver | |
JPH02249976A (en) | Output current detecting circuit for mos transistor | |
JP3562141B2 (en) | Current output circuit | |
JP4216286B2 (en) | Current measuring circuit and integrated circuit element thereof | |
WO2004008620A1 (en) | Three-phase current control device | |
JP2003152513A (en) | Temperature-balancing circuit for semiconductor device | |
JPH04295222A (en) | Stabilized power supply circuit | |
CN111697955B (en) | Semiconductor integrated circuit and power supply system | |
JPS622308A (en) | Dc constant-voltage power source | |
JP3468125B2 (en) | Load current supply circuit | |
JPH03112397A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |