JP3561695B2 - 電圧制御型発振器およびそれを用いた位相同期発振器 - Google Patents
電圧制御型発振器およびそれを用いた位相同期発振器 Download PDFInfo
- Publication number
- JP3561695B2 JP3561695B2 JP2001117202A JP2001117202A JP3561695B2 JP 3561695 B2 JP3561695 B2 JP 3561695B2 JP 2001117202 A JP2001117202 A JP 2001117202A JP 2001117202 A JP2001117202 A JP 2001117202A JP 3561695 B2 JP3561695 B2 JP 3561695B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- feedback
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 165
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 30
- 230000002238 attenuated effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 230000000087 stabilizing effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧制御により発振周波数を変化させることができる電圧制御型発振器およびそれを用いた位相同期発振器に関する。
【０００２】
【従来の技術】
従来より、マイクロ波周波数を発振するマイクロ波発振器として電圧制御型発振器を用いた位相同期発振器（ＰＬＯ）が用いられている。
【０００３】
図１７は従来の分周型位相同期発振器の構成の一例を示すブロック図である。図１７において、位相同期発振器は、基準信号源２、位相比較器３、ローパスフィルタ４、電圧制御型発振器（以下、ＶＣＯと呼ぶ）１０、電力分配器９および分周器５を備える。
【０００４】
基準信号源２は基準信号を発生する。位相比較器３は、基準信号源２により発生された基準信号と後述する分周器５から与えられる分周信号との位相比較を行い、位相差に対応する位相差信号を出力する。ローパスフィルタ４は、位相比較器３から出力される位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１０の入力端子１１１に与える。
【０００５】
ＶＣＯ１０は、入力端子１１１の制御電圧Ｖｃに対応する周波数の出力信号Ｏｕｔを出力端子１１２に出力する。ＶＣＯ１０の出力端子１１２の出力信号Ｏｕｔは、電力分配器９により出力端子１６に出力されるとともに帰還信号として分周器５に与えられる。分周器５は、電力分配器９から与えられる帰還信号を分周し、分周信号として位相比較器３に与える。このようにして、位相同期ループが構成される。
【０００６】
図１８は従来のサンプリング型位相同期発振器の構成の一例を示すブロック図である。
【０００７】
図１８において、位相同期発振器は、基準信号源２、サンプリング位相比較器（以下、ＳＰＤと呼ぶ）６、ローパスフィルタ４、ＶＣＯ１０および電力分配器９を備える。
【０００８】
基準信号源２は基準信号を発生する。ＳＰＤ６は、基準信号源２により発生される基準信号をパルス列に変換し、そのパルス列を用いて後述する電力分配器９から与えられる帰還信号をサンプリングすることにより、基準信号と帰還信号との相対的位相差を検出し、位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、ＳＰＤ６から与えられる位相差信号の低域成分を通過させ、ＶＣＯ１０の入力端子１１１に制御電圧Ｖｃとして与える。
【０００９】
ＶＣＯ１０は、入力端子１１１の制御電圧Ｖｃに対応する周波数の出力信号Ｏｕｔを出力端子１１２に出力する。ＶＣＯ１０の出力端子１１２の出力信号Ｏｕｔは、電力分配器９により出力端子１６に出力されるとともに帰還信号としてＳＰＤ６に与えられる。このようにして、位相同期ループが構成される。
【００１０】
図１７および図１８の位相同期発振器において、出力端子１６に接続される負荷が変動すると、発振周波数が変化する。そこで、例えば、特開昭６０−５３３０６号公報には、負荷変動に対して発振周波数を安定化させるために、ＶＣＯの発振回路に減衰器、緩衝（バッファ）増幅器、アイソレータ等からなる出力回路を付加することにより、ＶＣＯと負荷とを分離することが提案されている。
【００１１】
図１９は図１７および図１８の位相同期発振器におけるＶＣＯ１０の構成を示すブロック図である。
【００１２】
ＶＣＯ１０は、発振回路１００および出力回路１１０を含む。出力回路１１０は、減衰器、緩衝増幅器、アイソレータ等からなる。発振回路１００の入力端子１１１には制御電圧Ｖｃが与えられる。発振回路１００の電源端子１１４には直流電源により電源電圧Ｖｄｄが与えられる。また、発振回路１００は、減衰器等からなる出力回路１１０を介して出力端子１１２に接続されている。
【００１３】
このように、従来のＶＣＯ１０においては、発振回路１００と出力端子１１２との間に出力回路１１０が挿入されているので、負荷変動に対して発振周波数を安定化させることができる。
【００１４】
【発明が解決しようとする課題】
上記の従来の位相同期発振器においては、ＶＣＯ１０の発振回路１００と出力端子１１２との間に出力回路１１０が挿入されているので、発振回路１００の出力電力が出力回路１１０を通過することにより減衰する。それにより、分周器５またはＳＰＤ６に戻される帰還信号の電力が減衰する。そのため、所定の電力の帰還信号を得るために、出力回路１１０による減衰量を考慮して発振回路１００の出力電力を増加させることが必要となる。その結果、消費電力が増大する。
【００１５】
本発明の目的は、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる電圧制御型発振器およびそれを用いた位相同期発振器を提供することである。
【００１６】
【課題を解決するための手段および発明の効果】
（１）第１の発明
第１の発明に係る電圧制御型発振器は、制御電圧を受ける入力端子と、出力端子と、帰還端子と、入力端子の制御電圧に応じた周波数の信号を発生する発振回路と、発振回路により発生された信号を出力端子に出力する出力回路と、発振回路により発生された信号の一部を帰還信号として帰還端子に分配する分配回路と、前記発振回路に電源電圧を印加するための電源端子と、を備え、前記分配回路は、前記発振回路から前記電源端子に漏洩する信号を前記帰還端子に導く分岐回路を含むものである。
【００１７】
本発明に係る電圧制御型発振器においては、発振回路により入力端子の制御電圧に応じた周波数の信号が発生され、出力回路により出力端子に出力される。この場合、出力回路が発振回路と出力端子との間に挿入されているので、出力端子に接続される負荷の変動による発振回路の発振周波数の変化が防止される。
【００１８】
また、発振回路により発生された信号の一部が帰還信号として帰還端子に分配されるので、帰還信号が出力回路により減衰されない。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力を低減することができる。
【００１９】
したがって、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる。
【００２１】
また、発振回路から電源端子に漏洩する信号が帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００２２】
（２）第２の発明
第２の発明に係る電圧制御型発振器は、第２の発明に係る電圧制御型発振器の構成において、分岐回路は、電源端子と帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むものである。
【００２３】
この場合、直流成分の通過がコンデンサにより阻止されるとともに、発振回路から電源端子に漏洩する信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００２４】
（３）第３の発明
第３の発明に係る電圧制御型発振器は、第１の発明に係る電圧制御型発振器の構成において、分配回路は、発振回路から入力端子に漏洩する信号を帰還端子に導く分岐回路を含むものである。
【００２５】
この場合、発振回路から入力端子に漏洩する信号が帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００２６】
（４）第４の発明
第４の発明に係る電圧制御型発振器は、第３の発明に係る電圧制御型発振器の構成において、分岐回路は、入力端子と帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むものである。
【００２７】
この場合、直流成分の通過がコンデンサにより阻止されるとともに、発振回路から入力端子に漏洩する信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００２８】
（５）第５の発明
第５の発明に係る電圧制御型発振器は、第１の発明に係る電圧制御型発振器の構成において、分配回路は、発振回路により発生される信号を出力回路と帰還端子とに分配する電力分配器を含むものである。
【００２９】
この場合、発振回路により発生される信号の一部が出力回路の前段で電力分配器により帰還端子に分配されて帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００３０】
（６）第６の発明
第６の発明に係る電圧制御型発振器は、第５の発明に係る電圧制御型発振器の構成において、電力分配器から帰還回路に与えられる信号を増幅する増幅器をさらに備えたものである。
【００３１】
この場合、電力分配器により分配される信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００３２】
（７）第７の発明
第７の発明に係る電圧制御型発振器は、第１〜第６のいずれかの発明に係る電圧制御型発振器の構成において、出力回路は、減衰器、緩衝増幅器またはアイソレータを含むものである。
【００３３】
この場合、出力端子に接続された負荷の変動による発振回路の発振周波数の変化が減衰器、緩衝増幅器またはアイソレータにより防止される。
【００３４】
（８）第８の発明
第８の発明に係る位相同期発振器は、基準信号を発生する基準信号源と、制御電圧に応じた周波数の信号を出力信号および帰還信号として出力する第１〜第７のいずれかに記載の電圧制御型発振器と、前記電圧制御型発振器からの帰還信号またはその帰還信号に基づく信号と前記基準信号源により発生された基準信号との位相比較を行い、位相差を示す位相差信号を出力する位相比較回路と、前記位相比較回路から出力される位相差信号を前記制御電圧として前記電圧制御型発振器に印加する制御電圧印加回路とを備えたものである。
【００３５】
本発明に係る位相同期発振器においては、基準信号源により基準信号が発生される。また、電圧制御型発振器により制御電圧に応じた周波数の信号が出力信号および帰還信号として出力される。そして、電圧制御型発振器からの帰還信号またはその帰還信号に基づく信号と基準信号源により発生された基準信号との位相比較が位相比較回路により行われ、位相差を示す位相差信号が出力され、位相差信号が制御電圧印加回路により制御電圧として電圧制御型発振器に印加される。それにより、位相同期ループが構成される。
【００３６】
電圧制御型発振器において、発振回路により入力端子の制御電圧に応じた周波数の信号が発生され、出力回路により出力端子に出力される。この場合、出力回路が発振回路と出力端子との間に挿入されているので、出力端子に接続される負荷の変動による発振回路の発振周波数の変化が防止される。
【００３７】
また、発振回路により発生された信号の一部が帰還信号として帰還端子に分配されるので、帰還信号が出力回路により減衰されない。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力を低減することができる。
【００３８】
したがって、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる。
【００３９】
（９）第９の発明
第９の発明に係る位相同期発振器は、第８の発明に係る位相同期発振器の構成において、電圧制御型発振器の帰還端子から出力される帰還信号を分周して分周信号を出力する分周器をさらに備え、位相比較回路は、分周器により出力される分周信号と基準信号源により発生される基準信号との位相比較を行う位相比較器を含むものである。
【００４０】
この場合、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる分周型位相同期発振器が構成される。
【００４１】
（１０）第１０の発明
第１０の発明に係る位相同期発振器は、第８の発明に係る位相同期発振器の構成において、位相比較回路は、基準信号源により発生された基準信号をパルス列に変換し、パルス列で電圧制御型発振器の帰還端子から出力される帰還信号をサンプリングするサンプリング位相比較器を含むものである。
【００４２】
この場合、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができるサンプリング型位相同期発振器が構成される。
【００４３】
【発明の実施の形態】
図１は本発明の第１の実施の形態における位相同期発振器（ＰＬＯ）の構成を示すブロック図である。図１の位相同期発振器は分周型位相同期発振器である。
【００４４】
図１において、位相同期発振器は、基準信号源２、位相比較器３、ローパスフィルタ４、電圧制御型発振器（以下、ＶＣＯと呼ぶ）１および分周器５を備える。ＶＣＯ１は、制御電圧Ｖｃを受ける入力端子１１、出力信号Ｏｕｔを出力する出力端子１２、および帰還信号Ｌｏｏｐを出力する帰還端子１３を有する。ＶＣＯ１の詳細な構成については、後述する。
【００４５】
基準信号源２は、所定の周波数を有する基準信号を発生し、位相比較器３に与える。位相比較器３は、基準信号源２から与えられる基準信号の位相と後述する分周器５から与えられる分周信号の位相とを比較し、位相差に対応する位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、位相比較器３から与えられる位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１の入力端子１１に与える。
【００４６】
ＶＣＯ１は、入力端子１１に与えられる制御電圧Ｖｃに対応する周波数の信号を出力信号Ｏｕｔとして出力端子１２に出力するとともに帰還信号Ｌｏｏｐとして帰還端子１３に出力する。分周器５は、帰還端子１３の帰還信号Ｌｏｏｐを分周し、分周信号を位相比較器３に与える。このようにして、位相同期ループ（ＰＬＬ）が構成される。
【００４７】
図２は本発明の第２の実施の形態における位相同期発振器の構成を示すブロック図である。図２の位相同期発振器はサンプリング型位相同期発振器である。
【００４８】
図２において、位相同期発振器は、基準信号源２、サンプリング位相比較器（以下、ＳＰＤと呼ぶ）６、ローパスフィルタ４およびＶＣＯ１を備える。ＶＣＯ１の詳細な構成については、後述する。
【００４９】
基準信号源２は、所定の周波数を有する基準信号を発生し、ＳＰＤ６に与える。ＳＰＤ６は、基準信号源２から与えられる基準信号をパルス列に変化し、そのパルス列を用いて後述するＶＣＯ１の帰還端子１３に出力される帰還信号Ｌｏｏｐをサンプリングすることにより、基準信号と帰還信号Ｌｏｏｐとの相対的位相差を検出し、その相対的位相差を示す位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、ＳＰＤ６から与えられる位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１の入力端子１１に与える。
【００５０】
ＶＣＯ１は、入力端子１１の制御電圧Ｖｃに対応する周波数の信号を出力信号Ｏｕｔとして出力端子１２に出力するとともに帰還信号Ｌｏｏｐとして帰還端子１３に出力する。帰還端子１３の帰還信号ＬｏｏｐはＳＰＤ６に与えられる。このようにして、位相同期ループ（ＰＬＬ）が構成される。
【００５１】
図３は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第１の例を示すブロック図である。
【００５２】
図３において、ＶＣＯ１は、発振回路１００、出力回路１１０、直流分離用コンデンサ１２０および増幅器１３０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。この発振回路１００と出力端子１２との間には出力回路１１０が接続されている。出力端子１２には、負荷が接続される。出力回路１１０は、減衰器、緩衝増幅器、アイソレータ等からなる。本実施の形態では、出力回路１１０は減衰器からなる。出力回路１１０により負荷の変動に対して発振周波数が安定化される。
【００５３】
発振回路１００には、電源端子１４から電源電圧Ｖｄｄが与えられる。電源端子１４は、直流分離用コンデンサ１２０および増幅器１３０を介して帰還端子１３に接続されている。
【００５４】
図３のＶＣＯ１においては、発振回路１００から電源端子１４に漏洩する信号が直流分離用コンデンサ１２０を通して増幅器１３０に与えられる。増幅器１３０は、電源端子１４に漏洩する信号を増幅し、帰還信号Ｌｏｏｐとして帰還端子１３に与える。
【００５５】
本例では、発振回路１００から電源端子１４に漏洩する信号を帰還信号Ｌｏｏｐとして用いているので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００５６】
図４は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第２の例を示すブロック図である。
【００５７】
図４のＶＣＯ１は、発振回路１００、出力回路１１０、直流分離用コンデンサ１４０および増幅器１５０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。この発振回路１００と出力端子１２との間に出力回路１１０が接続されている。出力回路１１０には負荷が接続される。出力回路１１０により負荷の変動に対して発振周波数が安定化される。
【００５８】
発振回路１００には、電源端子１４から電源電圧Ｖｄｄが与えられる。入力端子１１は、直流分離用コンデンサ１４０および増幅器１５０を介して帰還端子１３に接続されている。
【００５９】
図４のＶＣＯ１においては、発振回路１００から入力端子１１に漏洩する信号が直流分離用コンデンサ１４０を介して増幅器１５０に与えられる。増幅器１５０は、入力端子１１に漏洩する信号を増幅し、帰還信号Ｌｏｏｐとして帰還端子１３に与える。
【００６０】
本例では、発振回路１００から入力端子１１に漏洩する信号を帰還信号Ｌｏｏｐとして用いているので、帰還信号Ｌｏｏｐが出力回路１００により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００６１】
図５は図３および図４のＶＣＯ１における主として発振回路１００の構成を示すブロック図である。
【００６２】
図５に示すように、発振回路１００は、共振部１０１、発振部１０２、終端回路１０３および帯域阻止フィルタ（以下、ＢＲＦと呼ぶ）１０８，１０９を含む。共振部１０１は、共振回路１０４および同調回路１０５を含み、共振動作を行う。共振部１０１には終端回路１０３が接続されている。発振部１０２は、増幅回路１０６および帰還回路１０７を含み、発振動作を行う。
【００６３】
共振部１０１はＢＲＦ１０８を介して入力端子１１に接続されている。また、発振部１０２は、ＢＲＦ１０９を介して電源端子１４に接続されている。ＢＲＦ１０８，１０９は、所定の周波数（発振周波数）の通過を阻止するように帯域制限されている。
【００６４】
共振回路１０４は、共振素子を含み、その共振素子の共振特性を利用して発振波の周波数を狭帯域に制限し、位相雑音を低減して発振波の純度を高める。同調回路１０５は、可変容量素子および共振回路１０４との結合部からなる。同調回路１０５は、共振回路１０４と結合して共振回路１０４の共振周波数を変化させることにより発振周波数を同調する。
【００６５】
増幅回路１０６は、トランジスタを含む。帰還回路１０７は、増幅回路１０６とともに帰還ループを構成し、増幅回路１０６の出力信号を同位相で入力側に戻し、発振を成長させる。
【００６６】
終端回路１０３は、発振周波数以外の周波数の電力を熱として消費し、発振動作の安定化を図る。
【００６７】
図６は図５の発振回路１００におけるＢＲＦ１０８，１０９の伝送阻止量の周波数特性を示す図である。図６の例では、発振周波数ｆＯＳＣ における伝送阻止量が２０ｄＢとなっている。この場合、発振周波数ｆＯＳＣ の電力のうち一部のみがＢＲＦ１０８，１０９を通して入力端子１１および電源端子１４に漏洩する。
【００６８】
ここで、図５において、共振部１０１から入力端子１１への漏洩電力をＰＶｃとし、出力回路１１０から出力端子１２への出力電力をＰｏｕｔ とし、発振部１０２から電源端子１４への漏洩電力をＰＶｄｄ とする。この場合、電力ＰＶｃ，Ｐｏｕｔ ，ＰＶｄｄ は次式の関係を有する。
【００６９】
Ｐｏｕｔ ＞＞ＰＶｄｄ ，ＰＶｃ
図６に示したように、ＶＢＲ１０８，１０９の伝送阻止量２０ｄＢとすると、漏洩電力ＰＶｄｄ は次式のようになる。
【００７０】
ＰＶｄｄ ＝（Ｐｏｕｔ −２０）［ｄＢｍ］
共振部１０１と発振部１０２との結合係数を−１０ｄＢとすると、漏洩電力ＰＶｃおよび出力電力Ｐｏｕｔ は次式の関係を有する。
【００７１】
ＰＶｃ＝（Ｐｏｕｔ −２０−１０）＝（Ｐｏｕｔ −３０）［ｄＢｍ］
このように、漏洩電力ＰＶｃおよび漏洩電力ＰＶｄｄ が出力電力Ｐｏｕｔ より小さいほど入力端子１１および電源端子１４における接続状態による発振周波数の変動への影響が少なくなる。
【００７２】
図７は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第３の例を示すブロック図である。
【００７３】
図７に示すように、ＶＣＯ１は、発振回路１００、出力回路１１０および電力分配器１６０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。発振回路１００の出力信号は電力分配器１６０に与えられる。電力分配器１６０は、発振回路１００の出力信号を出力回路１１０および帰還端子１３に分配する。出力回路１１０は、電力分配器１６０から与えられる出力信号を出力端子１２に出力信号Ｏｕｔとして与える。
【００７４】
本例では、発振回路１００の出力信号が出力回路１１０の前段で電力分配器１６０により分配されて帰還信号Ｌｏｏｐとして帰還端子１３に出力されるので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００７５】
図８は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第４の例を示すブロック図である。
【００７６】
図８のＶＣＯ１が図７のＶＣＯ１と異なるのは、電力分配器１６０と帰還端子１３との間に増幅器１７０が設けられている点である。
【００７７】
本例においても、発振回路１００の出力信号が出力回路１１０の前段で電力分配器１６０により分配されて帰還信号Ｌｏｏｐとして帰還端子１３に出力されるので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。また、電力分配器１６０により分配される信号が増幅器１７０により増幅される。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力をさらに低減することができる。
【００７８】
【実施例】
実施例および比較例のＶＣＯにおける発振回路の出力電力を比較した。
【００７９】
図９（ａ）は実施例のＶＣＯの構成を示すブロック図、図９（ｂ）は比較例のＶＣＯの構成を示すブロック図である。
【００８０】
図９（ａ）に示すように、実施例のＶＣＯにおいては、発振回路１００ａと減衰器１１０ａとの間に電力分配器１２０ａが設けられている。発振回路１００ａから出力される発振電力をＰＯＳＣ ▲１▼とし、電力分配器１２０ａから減衰器１１０ａに分配された出力電力をＰｉｎｔ ▲１▼とし、減衰器１１０ａの出力電力をＰｏｕｔ ▲１▼とし、電力分配器１２０ａにより分配された帰還電力をＰｌｏｏｐ▲１▼とする。電力分配器１２０ａの分配比をγとする。
【００８１】
図９（ｂ）に示すように、比較例のＶＣＯにおいては、発振回路１００ｂの後段に減衰器１１０ｂが接続され、減衰器１１０ｂの後段に電力分配器１２０ｂが接続されている。
【００８２】
発振回路１００ｂから減衰器１１０ｂに出力される発振電力をＰＯＳＣ ▲２▼とし、減衰器１１０ｂから電力分配器１２０ｂに出力される出力電力をＰｉｎｔ ▲２▼とし、電力分配器１２０ｂにより分配された出力電力をＰｏｕｔ ▲２▼とし、電力分配器１２０ｂにより分配された帰還電力をＰｌｏｏｐ▲２▼とする。電力分配器１２０ｂの分配比をβとする。
【００８３】
ここで、出力電力Ｐｏｕｔ ▲１▼，Ｐｏｕｔ ▲２▼を一定としかつ帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼を一定とした場合に必要となる発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼を算出して比較する。
【００８４】
図１０は実施例および比較例のＶＣＯにおける発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼の算出過程を示す図である。図１０において、減衰器１１０ａ，１１０ｂの減衰量を単位［ｄＢ］で表し、電力分配器１２０ａ，１２０ｂの分配量を単位［Ｗ］で表し、１ｍＷ＝０ｄＢｍの関係（Ｘ［ｍＷ］→１０・ｌｏｇＸ［ｄＢｍ］）を用いる。ここで、減衰器１１０ａ，１１０ｂの減衰量をα［ｄＢ］とする。
【００８５】
まず、Ｐｏｕｔ ▲１▼＝Ｐｏｕｔ ▲２▼＝Ａ［ｍＷ］＝１０・ｌｏｇＡ［ｄＢｍ］とする。
実施例のＶＣＯでは、減衰器の１１０ａの減衰量がα［ｄＢ］であるので、電力分配器１２０ａの出力電力Ｐｉｎｔ▲１▼はα＋１０・ｌｏｇＡ［ｄＢｍ］＝１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。また、電力分配器１２０ａの分配比がγであるので、帰還電力Ｐｌｏｏｐ▲１▼はγ・１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。
【００８６】
したがって、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は（１＋γ）・１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。
【００８７】
比較例のＶＣＯでは、電力分配器１２０ｂの分配比がβであるので、帰還電力Ｐｌｏｏｐ▲２▼はβＡ［ｍＷ］となる。したがって、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼はＡ（１＋β）［ｍＷ］＝１０・ｌｏｇＡ（１＋β）［ｄＢｍ］となる。減衰器１１０ｂの減衰量はα［ｄＢ］であるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼はα＋１０・ｌｏｇＡ（１＋β）［ｄＢｍ］＝１０［ α ／１０＋ｌｏｇＡ（１＋ β ）］［ｍＷ］となる。
【００８８】
また、Ｐｌｏｏｐ▲１▼＝Ｐｌｏｏｐ▲２▼とすると、次式が成立する。
γ・１０（ α ／１０＋ｌｏｇＡ ）＝βＡ
したがって、分配比γは次式のようになる。
【００８９】
γ＝βＡ・１０−（ α ／１０＋ｌｏｇＡ）
また、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は次式のようになる。
【００９０】
ＰＯＳＣ ▲１▼＝１０（ α ／１０＋ｌｏｇＡ ）＋βＡ
上式から発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は次式のようになる。
【００９１】
ＰＯＳＣ ▲２▼＝１０［ α ／１０＋ｌｏｇＡ（１＋ β ）］
図１１（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。また、図１２は図１１の実施例および比較例のＶＣＯにおける発振回路１００ａ，１００ｂの発振電力の算出過程を示す図である。
【００９２】
図１１および図１２は減衰器１１０ａ，１１０ｂの減衰量が小さく、帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼が小さい場合を示している。
【００９３】
本例では、実施例の電力分配器１２０ａの分配比を０．０２５とし、比較例の電力分配器１２０ｂの分配比を０．１とし、減衰器１１０ａ，１１０ｂの減衰量を−６ｄＢとする。
【００９４】
実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、減衰器１１０ａの減衰量が−６ｄＢであるので、電力分配器１２０ａの出力電力Ｐｉｎｔ ▲１▼は３９．８１ｍＷ（＋１６ｄＢｍ）となる。また、電力分配器１２０ａの分配比が０．０２５であるので、帰還電力Ｐｌｏｏｐ▲１▼は１ｍＷ（＋０ｄＢｍ）となり、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は４０．８１ｍＷ（＋１６．１ｄＢｍ）となる。
【００９５】
一方、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、電力分配器１２０ｂの分配比が０．１であるので、帰還電力Ｐｌｏｏｐ▲２▼は１ｍＷ（＋０ｄＢｍ）となり、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼は１１ｍＷ（＋１０．４ｄＢｍ）となる。また、減衰器１１０ｂの減衰量が−６ｄＢであるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は４３．６５ｍＷ（＋１６．４ｄＢｍ）となる。
【００９６】
このように、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて約３ｍＷ低減される。それにより、電源電圧が３Ｖ、発振効率が５０％の場合に、動作電流を約２ｍＡ削減することが可能となる。
【００９７】
図１３（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。また、図１４は図１３の実施例および比較例のＶＣＯにおける発振回路１００ａ，１００ｂの発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼の算出過程を示す図である。
【００９８】
図１３および図１４は減衰器１１０ａ，１１０ｂの減衰量が大きく、帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼が大きい場合を示している。
【００９９】
本例では、実施例の電力分配器１２０ａの分配比を０．１２６とし、比較例の電力分配器１２０ｂの分配比を１．０とし、減衰器１１０ａ，１１０ｂの減衰量を−９ｄＢとする。
【０１００】
実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、減衰器１１０ａの減衰量が−９ｄＢであるので、電力分配器１２０ａの出力電力Ｐｉｎｔ ▲１▼は７９．４３ｍＷ（＋１９ｄＢｍ）となる。また、電力分配器１２０ａの分配比が０．１２６であるので、帰還電力Ｐｌｏｏｐ▲１▼は１０ｍＷ（＋１０ｄＢｍ）となり、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は８９．４３ｍＷ（＋１９．５ｄＢｍ）となる。
【０１０１】
一方、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、電力分配器１２０ｂの分配比が１．０であるので、帰還電力Ｐｌｏｏｐ▲２▼は１０ｍＷ（＋１０ｄＢｍ）となり、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼は２０ｍＷ（＋１３．０ｄＢｍ）となる。また、減衰器１１０ｂの減衰量が−９ｄＢであるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は１５８．８７ｍＷ（＋２２．０ｄＢｍ）となる。
【０１０２】
このように、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて約６９．４４ｍＷ低減される。それにより、電源電圧が３Ｖ、発振効率が５０％の場合に、動作電流を約４６ｍＡ削減することが可能となる。
【０１０３】
図１５（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける発振電力量と減衰器の減衰量との関係を一般化した例を示す図である。また、図１６（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける必要発振電力量および発振電力削減量と減衰器の減衰量との関係を示す図であり、（ａ）は電力分配器１２０ｂの分配比β＝Ｐｌｏｏｐ▲２▼／Ｐｏｕｔ ▲２▼＝０．１の場合を示し、図１６（ｂ）は電力分配器１２０ｂの分配比β＝Ｐｌｏｏｐ▲２▼／Ｐｏｕｔ ▲２▼＝１．０の場合を示す。
【０１０４】
図１５（ａ）に示すように、実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１［ユニットＷ］とし、電力分配器１２０ａの分配比をγとし、帰還電力をβ［ユニットＷ］とし、発振回路１００ａの発振電力をＰＯＳＣ ▲１▼［ユニットＷ］とする。また、図１５（ｂ）に示すように、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１［ユニットＷ］とし、電力分配器１２０ｂの分配比をβとし、帰還電力をβ［ユニットＷ］とし、発振回路１００ｂの発振電力をＰＯＳＣ ▲２▼［ユニットＷ］とする。さらに、減衰器１１０ａ，１１０ｂの減衰量をα［ｄＢ］とする。
【０１０５】
実施例の発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は次のようになる。
ＰＯＳＣ ▲１▼＝１０（ α ／１０）＋β［ユニットＷ］
また、比較例の発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は次のようになる。
【０１０６】
ＰＯＳＣ ▲２▼＝１０［ α ／１０＋ｌｏｇ（１＋ β ） ］［ユニットＷ］
図１６（ａ）に示すように、電力分配器１２０ａの分配比βが０．１のときには、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼が比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼よりもやや低減されている。一方、図１６（ｂ）に示すように、電力分配器１２０ｂの分配比βが１．０のときには、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼が比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて大幅に低減されている。また、比較例のＶＣＯの発振回路１００ｂに対する実施例のＶＣＯの発振回路１００ａにおける電力削減量は、減衰器１００ａの減衰量α［ｄＢ］が大きくなるほど大きくなっている。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における位相同期発振器の構成を示すブロック図である。
【図２】本発明の第２の実施の形態における位相同期発振器の構成を示すブロック図である。
【図３】図１および図２の位相同期発振器におけるＶＣＯの構成の第１の例を示すブロック図である。
【図４】図１および図２の位相同期発振器におけるＶＣＯの構成の第２の例を示すブロック図である。
【図５】図３および図４のＶＣＯにおける主として発振回路の構成を示すブロック図である。
【図６】図５の発振回路におけるＢＲＦの伝送阻止量の周波数特性を示す図である。
【図７】図１および図２の位相同期発振器におけるＶＣＯの構成の第３の例を示すブロック図である。
【図８】図１および図２の位相同期発振器におけるＶＣＯの構成の第４の例を示すブロック図である。
【図９】実施例および比較例のＶＣＯの構成を示すブロック図である。
【図１０】実施例および比較例のＶＣＯにおける発振電力の算出過程を示す図である。
【図１１】実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。
【図１２】図１１の実施例および比較例のＶＣＯにおける発振回路の発振電力の算出過程を示す図である。
【図１３】実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。
【図１４】図１３の実施例および比較例のＶＣＯにおける発振回路の発振電力の算出過程を示す図である。
【図１５】実施例および比較例のＶＣＯにおける発振電力量と減衰器の減衰量との関係を一般化した例を示す図である。
【図１６】実施例および比較例のＶＣＯにおける必要発振電力量および発振電力削減量と減衰器の減衰量との関係を示す図である。
【図１７】従来の分周型位相同期発振器の構成の一例を示すブロック図である。
【図１８】従来のサンプリング型位相同期発振器の構成の一例を示すブロック図である。
【図１９】図１７および図１８の位相同期発振器におけるＶＣＯ１０の構成を示すブロック図である。
【符号の説明】
１ ＶＣＯ
２ 基準信号源
３ 位相比較器
４ ローパスフィルタ
５ 分周器
６ ＳＰＤ
１１ 入力端子
１２ 出力端子
１３ 帰還端子
１４ 電源端子
１００，１００ａ，１００ｂ 発振回路
１１０ 出力回路
１１０ａ，１１０ｂ 減衰器
１２０，１４０ 直流分離用コンデンサ
１３０，１５０，１７０ 増幅器
１６０ 電力分配器
【発明の属する技術分野】
本発明は、電圧制御により発振周波数を変化させることができる電圧制御型発振器およびそれを用いた位相同期発振器に関する。
【０００２】
【従来の技術】
従来より、マイクロ波周波数を発振するマイクロ波発振器として電圧制御型発振器を用いた位相同期発振器（ＰＬＯ）が用いられている。
【０００３】
図１７は従来の分周型位相同期発振器の構成の一例を示すブロック図である。図１７において、位相同期発振器は、基準信号源２、位相比較器３、ローパスフィルタ４、電圧制御型発振器（以下、ＶＣＯと呼ぶ）１０、電力分配器９および分周器５を備える。
【０００４】
基準信号源２は基準信号を発生する。位相比較器３は、基準信号源２により発生された基準信号と後述する分周器５から与えられる分周信号との位相比較を行い、位相差に対応する位相差信号を出力する。ローパスフィルタ４は、位相比較器３から出力される位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１０の入力端子１１１に与える。
【０００５】
ＶＣＯ１０は、入力端子１１１の制御電圧Ｖｃに対応する周波数の出力信号Ｏｕｔを出力端子１１２に出力する。ＶＣＯ１０の出力端子１１２の出力信号Ｏｕｔは、電力分配器９により出力端子１６に出力されるとともに帰還信号として分周器５に与えられる。分周器５は、電力分配器９から与えられる帰還信号を分周し、分周信号として位相比較器３に与える。このようにして、位相同期ループが構成される。
【０００６】
図１８は従来のサンプリング型位相同期発振器の構成の一例を示すブロック図である。
【０００７】
図１８において、位相同期発振器は、基準信号源２、サンプリング位相比較器（以下、ＳＰＤと呼ぶ）６、ローパスフィルタ４、ＶＣＯ１０および電力分配器９を備える。
【０００８】
基準信号源２は基準信号を発生する。ＳＰＤ６は、基準信号源２により発生される基準信号をパルス列に変換し、そのパルス列を用いて後述する電力分配器９から与えられる帰還信号をサンプリングすることにより、基準信号と帰還信号との相対的位相差を検出し、位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、ＳＰＤ６から与えられる位相差信号の低域成分を通過させ、ＶＣＯ１０の入力端子１１１に制御電圧Ｖｃとして与える。
【０００９】
ＶＣＯ１０は、入力端子１１１の制御電圧Ｖｃに対応する周波数の出力信号Ｏｕｔを出力端子１１２に出力する。ＶＣＯ１０の出力端子１１２の出力信号Ｏｕｔは、電力分配器９により出力端子１６に出力されるとともに帰還信号としてＳＰＤ６に与えられる。このようにして、位相同期ループが構成される。
【００１０】
図１７および図１８の位相同期発振器において、出力端子１６に接続される負荷が変動すると、発振周波数が変化する。そこで、例えば、特開昭６０−５３３０６号公報には、負荷変動に対して発振周波数を安定化させるために、ＶＣＯの発振回路に減衰器、緩衝（バッファ）増幅器、アイソレータ等からなる出力回路を付加することにより、ＶＣＯと負荷とを分離することが提案されている。
【００１１】
図１９は図１７および図１８の位相同期発振器におけるＶＣＯ１０の構成を示すブロック図である。
【００１２】
ＶＣＯ１０は、発振回路１００および出力回路１１０を含む。出力回路１１０は、減衰器、緩衝増幅器、アイソレータ等からなる。発振回路１００の入力端子１１１には制御電圧Ｖｃが与えられる。発振回路１００の電源端子１１４には直流電源により電源電圧Ｖｄｄが与えられる。また、発振回路１００は、減衰器等からなる出力回路１１０を介して出力端子１１２に接続されている。
【００１３】
このように、従来のＶＣＯ１０においては、発振回路１００と出力端子１１２との間に出力回路１１０が挿入されているので、負荷変動に対して発振周波数を安定化させることができる。
【００１４】
【発明が解決しようとする課題】
上記の従来の位相同期発振器においては、ＶＣＯ１０の発振回路１００と出力端子１１２との間に出力回路１１０が挿入されているので、発振回路１００の出力電力が出力回路１１０を通過することにより減衰する。それにより、分周器５またはＳＰＤ６に戻される帰還信号の電力が減衰する。そのため、所定の電力の帰還信号を得るために、出力回路１１０による減衰量を考慮して発振回路１００の出力電力を増加させることが必要となる。その結果、消費電力が増大する。
【００１５】
本発明の目的は、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる電圧制御型発振器およびそれを用いた位相同期発振器を提供することである。
【００１６】
【課題を解決するための手段および発明の効果】
（１）第１の発明
第１の発明に係る電圧制御型発振器は、制御電圧を受ける入力端子と、出力端子と、帰還端子と、入力端子の制御電圧に応じた周波数の信号を発生する発振回路と、発振回路により発生された信号を出力端子に出力する出力回路と、発振回路により発生された信号の一部を帰還信号として帰還端子に分配する分配回路と、前記発振回路に電源電圧を印加するための電源端子と、を備え、前記分配回路は、前記発振回路から前記電源端子に漏洩する信号を前記帰還端子に導く分岐回路を含むものである。
【００１７】
本発明に係る電圧制御型発振器においては、発振回路により入力端子の制御電圧に応じた周波数の信号が発生され、出力回路により出力端子に出力される。この場合、出力回路が発振回路と出力端子との間に挿入されているので、出力端子に接続される負荷の変動による発振回路の発振周波数の変化が防止される。
【００１８】
また、発振回路により発生された信号の一部が帰還信号として帰還端子に分配されるので、帰還信号が出力回路により減衰されない。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力を低減することができる。
【００１９】
したがって、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる。
【００２１】
また、発振回路から電源端子に漏洩する信号が帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００２２】
（２）第２の発明
第２の発明に係る電圧制御型発振器は、第２の発明に係る電圧制御型発振器の構成において、分岐回路は、電源端子と帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むものである。
【００２３】
この場合、直流成分の通過がコンデンサにより阻止されるとともに、発振回路から電源端子に漏洩する信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００２４】
（３）第３の発明
第３の発明に係る電圧制御型発振器は、第１の発明に係る電圧制御型発振器の構成において、分配回路は、発振回路から入力端子に漏洩する信号を帰還端子に導く分岐回路を含むものである。
【００２５】
この場合、発振回路から入力端子に漏洩する信号が帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００２６】
（４）第４の発明
第４の発明に係る電圧制御型発振器は、第３の発明に係る電圧制御型発振器の構成において、分岐回路は、入力端子と帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むものである。
【００２７】
この場合、直流成分の通過がコンデンサにより阻止されるとともに、発振回路から入力端子に漏洩する信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００２８】
（５）第５の発明
第５の発明に係る電圧制御型発振器は、第１の発明に係る電圧制御型発振器の構成において、分配回路は、発振回路により発生される信号を出力回路と帰還端子とに分配する電力分配器を含むものである。
【００２９】
この場合、発振回路により発生される信号の一部が出力回路の前段で電力分配器により帰還端子に分配されて帰還信号として用いられる。それにより、帰還信号が出力回路により減衰されない。
【００３０】
（６）第６の発明
第６の発明に係る電圧制御型発振器は、第５の発明に係る電圧制御型発振器の構成において、電力分配器から帰還回路に与えられる信号を増幅する増幅器をさらに備えたものである。
【００３１】
この場合、電力分配器により分配される信号が増幅器により増幅されて帰還信号として帰還端子に与えられる。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力をさらに低減することができる。
【００３２】
（７）第７の発明
第７の発明に係る電圧制御型発振器は、第１〜第６のいずれかの発明に係る電圧制御型発振器の構成において、出力回路は、減衰器、緩衝増幅器またはアイソレータを含むものである。
【００３３】
この場合、出力端子に接続された負荷の変動による発振回路の発振周波数の変化が減衰器、緩衝増幅器またはアイソレータにより防止される。
【００３４】
（８）第８の発明
第８の発明に係る位相同期発振器は、基準信号を発生する基準信号源と、制御電圧に応じた周波数の信号を出力信号および帰還信号として出力する第１〜第７のいずれかに記載の電圧制御型発振器と、前記電圧制御型発振器からの帰還信号またはその帰還信号に基づく信号と前記基準信号源により発生された基準信号との位相比較を行い、位相差を示す位相差信号を出力する位相比較回路と、前記位相比較回路から出力される位相差信号を前記制御電圧として前記電圧制御型発振器に印加する制御電圧印加回路とを備えたものである。
【００３５】
本発明に係る位相同期発振器においては、基準信号源により基準信号が発生される。また、電圧制御型発振器により制御電圧に応じた周波数の信号が出力信号および帰還信号として出力される。そして、電圧制御型発振器からの帰還信号またはその帰還信号に基づく信号と基準信号源により発生された基準信号との位相比較が位相比較回路により行われ、位相差を示す位相差信号が出力され、位相差信号が制御電圧印加回路により制御電圧として電圧制御型発振器に印加される。それにより、位相同期ループが構成される。
【００３６】
電圧制御型発振器において、発振回路により入力端子の制御電圧に応じた周波数の信号が発生され、出力回路により出力端子に出力される。この場合、出力回路が発振回路と出力端子との間に挿入されているので、出力端子に接続される負荷の変動による発振回路の発振周波数の変化が防止される。
【００３７】
また、発振回路により発生された信号の一部が帰還信号として帰還端子に分配されるので、帰還信号が出力回路により減衰されない。それにより、所定の電力の帰還信号を得るために必要な発振回路の出力電力を低減することができる。
【００３８】
したがって、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる。
【００３９】
（９）第９の発明
第９の発明に係る位相同期発振器は、第８の発明に係る位相同期発振器の構成において、電圧制御型発振器の帰還端子から出力される帰還信号を分周して分周信号を出力する分周器をさらに備え、位相比較回路は、分周器により出力される分周信号と基準信号源により発生される基準信号との位相比較を行う位相比較器を含むものである。
【００４０】
この場合、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができる分周型位相同期発振器が構成される。
【００４１】
（１０）第１０の発明
第１０の発明に係る位相同期発振器は、第８の発明に係る位相同期発振器の構成において、位相比較回路は、基準信号源により発生された基準信号をパルス列に変換し、パルス列で電圧制御型発振器の帰還端子から出力される帰還信号をサンプリングするサンプリング位相比較器を含むものである。
【００４２】
この場合、負荷変動に対して発振周波数を安定化させつつ発振回路の出力電力を低減することができるサンプリング型位相同期発振器が構成される。
【００４３】
【発明の実施の形態】
図１は本発明の第１の実施の形態における位相同期発振器（ＰＬＯ）の構成を示すブロック図である。図１の位相同期発振器は分周型位相同期発振器である。
【００４４】
図１において、位相同期発振器は、基準信号源２、位相比較器３、ローパスフィルタ４、電圧制御型発振器（以下、ＶＣＯと呼ぶ）１および分周器５を備える。ＶＣＯ１は、制御電圧Ｖｃを受ける入力端子１１、出力信号Ｏｕｔを出力する出力端子１２、および帰還信号Ｌｏｏｐを出力する帰還端子１３を有する。ＶＣＯ１の詳細な構成については、後述する。
【００４５】
基準信号源２は、所定の周波数を有する基準信号を発生し、位相比較器３に与える。位相比較器３は、基準信号源２から与えられる基準信号の位相と後述する分周器５から与えられる分周信号の位相とを比較し、位相差に対応する位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、位相比較器３から与えられる位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１の入力端子１１に与える。
【００４６】
ＶＣＯ１は、入力端子１１に与えられる制御電圧Ｖｃに対応する周波数の信号を出力信号Ｏｕｔとして出力端子１２に出力するとともに帰還信号Ｌｏｏｐとして帰還端子１３に出力する。分周器５は、帰還端子１３の帰還信号Ｌｏｏｐを分周し、分周信号を位相比較器３に与える。このようにして、位相同期ループ（ＰＬＬ）が構成される。
【００４７】
図２は本発明の第２の実施の形態における位相同期発振器の構成を示すブロック図である。図２の位相同期発振器はサンプリング型位相同期発振器である。
【００４８】
図２において、位相同期発振器は、基準信号源２、サンプリング位相比較器（以下、ＳＰＤと呼ぶ）６、ローパスフィルタ４およびＶＣＯ１を備える。ＶＣＯ１の詳細な構成については、後述する。
【００４９】
基準信号源２は、所定の周波数を有する基準信号を発生し、ＳＰＤ６に与える。ＳＰＤ６は、基準信号源２から与えられる基準信号をパルス列に変化し、そのパルス列を用いて後述するＶＣＯ１の帰還端子１３に出力される帰還信号Ｌｏｏｐをサンプリングすることにより、基準信号と帰還信号Ｌｏｏｐとの相対的位相差を検出し、その相対的位相差を示す位相差信号をローパスフィルタ４に与える。ローパスフィルタ４は、ＳＰＤ６から与えられる位相差信号の低域成分を通過させ、制御電圧ＶｃとしてＶＣＯ１の入力端子１１に与える。
【００５０】
ＶＣＯ１は、入力端子１１の制御電圧Ｖｃに対応する周波数の信号を出力信号Ｏｕｔとして出力端子１２に出力するとともに帰還信号Ｌｏｏｐとして帰還端子１３に出力する。帰還端子１３の帰還信号ＬｏｏｐはＳＰＤ６に与えられる。このようにして、位相同期ループ（ＰＬＬ）が構成される。
【００５１】
図３は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第１の例を示すブロック図である。
【００５２】
図３において、ＶＣＯ１は、発振回路１００、出力回路１１０、直流分離用コンデンサ１２０および増幅器１３０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。この発振回路１００と出力端子１２との間には出力回路１１０が接続されている。出力端子１２には、負荷が接続される。出力回路１１０は、減衰器、緩衝増幅器、アイソレータ等からなる。本実施の形態では、出力回路１１０は減衰器からなる。出力回路１１０により負荷の変動に対して発振周波数が安定化される。
【００５３】
発振回路１００には、電源端子１４から電源電圧Ｖｄｄが与えられる。電源端子１４は、直流分離用コンデンサ１２０および増幅器１３０を介して帰還端子１３に接続されている。
【００５４】
図３のＶＣＯ１においては、発振回路１００から電源端子１４に漏洩する信号が直流分離用コンデンサ１２０を通して増幅器１３０に与えられる。増幅器１３０は、電源端子１４に漏洩する信号を増幅し、帰還信号Ｌｏｏｐとして帰還端子１３に与える。
【００５５】
本例では、発振回路１００から電源端子１４に漏洩する信号を帰還信号Ｌｏｏｐとして用いているので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００５６】
図４は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第２の例を示すブロック図である。
【００５７】
図４のＶＣＯ１は、発振回路１００、出力回路１１０、直流分離用コンデンサ１４０および増幅器１５０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。この発振回路１００と出力端子１２との間に出力回路１１０が接続されている。出力回路１１０には負荷が接続される。出力回路１１０により負荷の変動に対して発振周波数が安定化される。
【００５８】
発振回路１００には、電源端子１４から電源電圧Ｖｄｄが与えられる。入力端子１１は、直流分離用コンデンサ１４０および増幅器１５０を介して帰還端子１３に接続されている。
【００５９】
図４のＶＣＯ１においては、発振回路１００から入力端子１１に漏洩する信号が直流分離用コンデンサ１４０を介して増幅器１５０に与えられる。増幅器１５０は、入力端子１１に漏洩する信号を増幅し、帰還信号Ｌｏｏｐとして帰還端子１３に与える。
【００６０】
本例では、発振回路１００から入力端子１１に漏洩する信号を帰還信号Ｌｏｏｐとして用いているので、帰還信号Ｌｏｏｐが出力回路１００により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００６１】
図５は図３および図４のＶＣＯ１における主として発振回路１００の構成を示すブロック図である。
【００６２】
図５に示すように、発振回路１００は、共振部１０１、発振部１０２、終端回路１０３および帯域阻止フィルタ（以下、ＢＲＦと呼ぶ）１０８，１０９を含む。共振部１０１は、共振回路１０４および同調回路１０５を含み、共振動作を行う。共振部１０１には終端回路１０３が接続されている。発振部１０２は、増幅回路１０６および帰還回路１０７を含み、発振動作を行う。
【００６３】
共振部１０１はＢＲＦ１０８を介して入力端子１１に接続されている。また、発振部１０２は、ＢＲＦ１０９を介して電源端子１４に接続されている。ＢＲＦ１０８，１０９は、所定の周波数（発振周波数）の通過を阻止するように帯域制限されている。
【００６４】
共振回路１０４は、共振素子を含み、その共振素子の共振特性を利用して発振波の周波数を狭帯域に制限し、位相雑音を低減して発振波の純度を高める。同調回路１０５は、可変容量素子および共振回路１０４との結合部からなる。同調回路１０５は、共振回路１０４と結合して共振回路１０４の共振周波数を変化させることにより発振周波数を同調する。
【００６５】
増幅回路１０６は、トランジスタを含む。帰還回路１０７は、増幅回路１０６とともに帰還ループを構成し、増幅回路１０６の出力信号を同位相で入力側に戻し、発振を成長させる。
【００６６】
終端回路１０３は、発振周波数以外の周波数の電力を熱として消費し、発振動作の安定化を図る。
【００６７】
図６は図５の発振回路１００におけるＢＲＦ１０８，１０９の伝送阻止量の周波数特性を示す図である。図６の例では、発振周波数ｆＯＳＣ における伝送阻止量が２０ｄＢとなっている。この場合、発振周波数ｆＯＳＣ の電力のうち一部のみがＢＲＦ１０８，１０９を通して入力端子１１および電源端子１４に漏洩する。
【００６８】
ここで、図５において、共振部１０１から入力端子１１への漏洩電力をＰＶｃとし、出力回路１１０から出力端子１２への出力電力をＰｏｕｔ とし、発振部１０２から電源端子１４への漏洩電力をＰＶｄｄ とする。この場合、電力ＰＶｃ，Ｐｏｕｔ ，ＰＶｄｄ は次式の関係を有する。
【００６９】
Ｐｏｕｔ ＞＞ＰＶｄｄ ，ＰＶｃ
図６に示したように、ＶＢＲ１０８，１０９の伝送阻止量２０ｄＢとすると、漏洩電力ＰＶｄｄ は次式のようになる。
【００７０】
ＰＶｄｄ ＝（Ｐｏｕｔ −２０）［ｄＢｍ］
共振部１０１と発振部１０２との結合係数を−１０ｄＢとすると、漏洩電力ＰＶｃおよび出力電力Ｐｏｕｔ は次式の関係を有する。
【００７１】
ＰＶｃ＝（Ｐｏｕｔ −２０−１０）＝（Ｐｏｕｔ −３０）［ｄＢｍ］
このように、漏洩電力ＰＶｃおよび漏洩電力ＰＶｄｄ が出力電力Ｐｏｕｔ より小さいほど入力端子１１および電源端子１４における接続状態による発振周波数の変動への影響が少なくなる。
【００７２】
図７は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第３の例を示すブロック図である。
【００７３】
図７に示すように、ＶＣＯ１は、発振回路１００、出力回路１１０および電力分配器１６０を含む。発振回路１００には、入力端子１１から制御電圧Ｖｃが与えられる。発振回路１００の出力信号は電力分配器１６０に与えられる。電力分配器１６０は、発振回路１００の出力信号を出力回路１１０および帰還端子１３に分配する。出力回路１１０は、電力分配器１６０から与えられる出力信号を出力端子１２に出力信号Ｏｕｔとして与える。
【００７４】
本例では、発振回路１００の出力信号が出力回路１１０の前段で電力分配器１６０により分配されて帰還信号Ｌｏｏｐとして帰還端子１３に出力されるので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力を低減することができる。
【００７５】
図８は図１および図２の位相同期発振器におけるＶＣＯ１の構成の第４の例を示すブロック図である。
【００７６】
図８のＶＣＯ１が図７のＶＣＯ１と異なるのは、電力分配器１６０と帰還端子１３との間に増幅器１７０が設けられている点である。
【００７７】
本例においても、発振回路１００の出力信号が出力回路１１０の前段で電力分配器１６０により分配されて帰還信号Ｌｏｏｐとして帰還端子１３に出力されるので、帰還信号Ｌｏｏｐが出力回路１１０により減衰されない。また、電力分配器１６０により分配される信号が増幅器１７０により増幅される。したがって、所定の電力の帰還信号Ｌｏｏｐを得るために必要な発振回路１００の出力電力をさらに低減することができる。
【００７８】
【実施例】
実施例および比較例のＶＣＯにおける発振回路の出力電力を比較した。
【００７９】
図９（ａ）は実施例のＶＣＯの構成を示すブロック図、図９（ｂ）は比較例のＶＣＯの構成を示すブロック図である。
【００８０】
図９（ａ）に示すように、実施例のＶＣＯにおいては、発振回路１００ａと減衰器１１０ａとの間に電力分配器１２０ａが設けられている。発振回路１００ａから出力される発振電力をＰＯＳＣ ▲１▼とし、電力分配器１２０ａから減衰器１１０ａに分配された出力電力をＰｉｎｔ ▲１▼とし、減衰器１１０ａの出力電力をＰｏｕｔ ▲１▼とし、電力分配器１２０ａにより分配された帰還電力をＰｌｏｏｐ▲１▼とする。電力分配器１２０ａの分配比をγとする。
【００８１】
図９（ｂ）に示すように、比較例のＶＣＯにおいては、発振回路１００ｂの後段に減衰器１１０ｂが接続され、減衰器１１０ｂの後段に電力分配器１２０ｂが接続されている。
【００８２】
発振回路１００ｂから減衰器１１０ｂに出力される発振電力をＰＯＳＣ ▲２▼とし、減衰器１１０ｂから電力分配器１２０ｂに出力される出力電力をＰｉｎｔ ▲２▼とし、電力分配器１２０ｂにより分配された出力電力をＰｏｕｔ ▲２▼とし、電力分配器１２０ｂにより分配された帰還電力をＰｌｏｏｐ▲２▼とする。電力分配器１２０ｂの分配比をβとする。
【００８３】
ここで、出力電力Ｐｏｕｔ ▲１▼，Ｐｏｕｔ ▲２▼を一定としかつ帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼を一定とした場合に必要となる発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼を算出して比較する。
【００８４】
図１０は実施例および比較例のＶＣＯにおける発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼の算出過程を示す図である。図１０において、減衰器１１０ａ，１１０ｂの減衰量を単位［ｄＢ］で表し、電力分配器１２０ａ，１２０ｂの分配量を単位［Ｗ］で表し、１ｍＷ＝０ｄＢｍの関係（Ｘ［ｍＷ］→１０・ｌｏｇＸ［ｄＢｍ］）を用いる。ここで、減衰器１１０ａ，１１０ｂの減衰量をα［ｄＢ］とする。
【００８５】
まず、Ｐｏｕｔ ▲１▼＝Ｐｏｕｔ ▲２▼＝Ａ［ｍＷ］＝１０・ｌｏｇＡ［ｄＢｍ］とする。
実施例のＶＣＯでは、減衰器の１１０ａの減衰量がα［ｄＢ］であるので、電力分配器１２０ａの出力電力Ｐｉｎｔ▲１▼はα＋１０・ｌｏｇＡ［ｄＢｍ］＝１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。また、電力分配器１２０ａの分配比がγであるので、帰還電力Ｐｌｏｏｐ▲１▼はγ・１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。
【００８６】
したがって、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は（１＋γ）・１０（ α ／１０＋ｌｏｇＡ） ［ｍＷ］となる。
【００８７】
比較例のＶＣＯでは、電力分配器１２０ｂの分配比がβであるので、帰還電力Ｐｌｏｏｐ▲２▼はβＡ［ｍＷ］となる。したがって、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼はＡ（１＋β）［ｍＷ］＝１０・ｌｏｇＡ（１＋β）［ｄＢｍ］となる。減衰器１１０ｂの減衰量はα［ｄＢ］であるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼はα＋１０・ｌｏｇＡ（１＋β）［ｄＢｍ］＝１０［ α ／１０＋ｌｏｇＡ（１＋ β ）］［ｍＷ］となる。
【００８８】
また、Ｐｌｏｏｐ▲１▼＝Ｐｌｏｏｐ▲２▼とすると、次式が成立する。
γ・１０（ α ／１０＋ｌｏｇＡ ）＝βＡ
したがって、分配比γは次式のようになる。
【００８９】
γ＝βＡ・１０−（ α ／１０＋ｌｏｇＡ）
また、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は次式のようになる。
【００９０】
ＰＯＳＣ ▲１▼＝１０（ α ／１０＋ｌｏｇＡ ）＋βＡ
上式から発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は次式のようになる。
【００９１】
ＰＯＳＣ ▲２▼＝１０［ α ／１０＋ｌｏｇＡ（１＋ β ）］
図１１（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。また、図１２は図１１の実施例および比較例のＶＣＯにおける発振回路１００ａ，１００ｂの発振電力の算出過程を示す図である。
【００９２】
図１１および図１２は減衰器１１０ａ，１１０ｂの減衰量が小さく、帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼が小さい場合を示している。
【００９３】
本例では、実施例の電力分配器１２０ａの分配比を０．０２５とし、比較例の電力分配器１２０ｂの分配比を０．１とし、減衰器１１０ａ，１１０ｂの減衰量を−６ｄＢとする。
【００９４】
実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、減衰器１１０ａの減衰量が−６ｄＢであるので、電力分配器１２０ａの出力電力Ｐｉｎｔ ▲１▼は３９．８１ｍＷ（＋１６ｄＢｍ）となる。また、電力分配器１２０ａの分配比が０．０２５であるので、帰還電力Ｐｌｏｏｐ▲１▼は１ｍＷ（＋０ｄＢｍ）となり、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は４０．８１ｍＷ（＋１６．１ｄＢｍ）となる。
【００９５】
一方、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、電力分配器１２０ｂの分配比が０．１であるので、帰還電力Ｐｌｏｏｐ▲２▼は１ｍＷ（＋０ｄＢｍ）となり、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼は１１ｍＷ（＋１０．４ｄＢｍ）となる。また、減衰器１１０ｂの減衰量が−６ｄＢであるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は４３．６５ｍＷ（＋１６．４ｄＢｍ）となる。
【００９６】
このように、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて約３ｍＷ低減される。それにより、電源電圧が３Ｖ、発振効率が５０％の場合に、動作電流を約２ｍＡ削減することが可能となる。
【００９７】
図１３（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。また、図１４は図１３の実施例および比較例のＶＣＯにおける発振回路１００ａ，１００ｂの発振電力ＰＯＳＣ ▲１▼，ＰＯＳＣ ▲２▼の算出過程を示す図である。
【００９８】
図１３および図１４は減衰器１１０ａ，１１０ｂの減衰量が大きく、帰還電力Ｐｌｏｏｐ▲１▼，Ｐｌｏｏｐ▲２▼が大きい場合を示している。
【００９９】
本例では、実施例の電力分配器１２０ａの分配比を０．１２６とし、比較例の電力分配器１２０ｂの分配比を１．０とし、減衰器１１０ａ，１１０ｂの減衰量を−９ｄＢとする。
【０１００】
実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、減衰器１１０ａの減衰量が−９ｄＢであるので、電力分配器１２０ａの出力電力Ｐｉｎｔ ▲１▼は７９．４３ｍＷ（＋１９ｄＢｍ）となる。また、電力分配器１２０ａの分配比が０．１２６であるので、帰還電力Ｐｌｏｏｐ▲１▼は１０ｍＷ（＋１０ｄＢｍ）となり、発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は８９．４３ｍＷ（＋１９．５ｄＢｍ）となる。
【０１０１】
一方、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１０ｍＷ（＋１０ｄＢｍ）とする。この場合、電力分配器１２０ｂの分配比が１．０であるので、帰還電力Ｐｌｏｏｐ▲２▼は１０ｍＷ（＋１０ｄＢｍ）となり、減衰器１１０ｂの出力電力Ｐｉｎｔ ▲２▼は２０ｍＷ（＋１３．０ｄＢｍ）となる。また、減衰器１１０ｂの減衰量が−９ｄＢであるので、発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は１５８．８７ｍＷ（＋２２．０ｄＢｍ）となる。
【０１０２】
このように、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて約６９．４４ｍＷ低減される。それにより、電源電圧が３Ｖ、発振効率が５０％の場合に、動作電流を約４６ｍＡ削減することが可能となる。
【０１０３】
図１５（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける発振電力量と減衰器の減衰量との関係を一般化した例を示す図である。また、図１６（ａ），（ｂ）はそれぞれ実施例および比較例のＶＣＯにおける必要発振電力量および発振電力削減量と減衰器の減衰量との関係を示す図であり、（ａ）は電力分配器１２０ｂの分配比β＝Ｐｌｏｏｐ▲２▼／Ｐｏｕｔ ▲２▼＝０．１の場合を示し、図１６（ｂ）は電力分配器１２０ｂの分配比β＝Ｐｌｏｏｐ▲２▼／Ｐｏｕｔ ▲２▼＝１．０の場合を示す。
【０１０４】
図１５（ａ）に示すように、実施例のＶＣＯにおいて、減衰器１１０ａの出力電力Ｐｏｕｔ ▲１▼を１［ユニットＷ］とし、電力分配器１２０ａの分配比をγとし、帰還電力をβ［ユニットＷ］とし、発振回路１００ａの発振電力をＰＯＳＣ ▲１▼［ユニットＷ］とする。また、図１５（ｂ）に示すように、比較例のＶＣＯにおいて、電力分配器１２０ｂの出力電力Ｐｏｕｔ ▲２▼を１［ユニットＷ］とし、電力分配器１２０ｂの分配比をβとし、帰還電力をβ［ユニットＷ］とし、発振回路１００ｂの発振電力をＰＯＳＣ ▲２▼［ユニットＷ］とする。さらに、減衰器１１０ａ，１１０ｂの減衰量をα［ｄＢ］とする。
【０１０５】
実施例の発振回路１００ａの発振電力ＰＯＳＣ ▲１▼は次のようになる。
ＰＯＳＣ ▲１▼＝１０（ α ／１０）＋β［ユニットＷ］
また、比較例の発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼は次のようになる。
【０１０６】
ＰＯＳＣ ▲２▼＝１０［ α ／１０＋ｌｏｇ（１＋ β ） ］［ユニットＷ］
図１６（ａ）に示すように、電力分配器１２０ａの分配比βが０．１のときには、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼が比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼よりもやや低減されている。一方、図１６（ｂ）に示すように、電力分配器１２０ｂの分配比βが１．０のときには、実施例のＶＣＯにおける発振回路１００ａの発振電力ＰＯＳＣ ▲１▼が比較例のＶＣＯにおける発振回路１００ｂの発振電力ＰＯＳＣ ▲２▼に比べて大幅に低減されている。また、比較例のＶＣＯの発振回路１００ｂに対する実施例のＶＣＯの発振回路１００ａにおける電力削減量は、減衰器１００ａの減衰量α［ｄＢ］が大きくなるほど大きくなっている。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における位相同期発振器の構成を示すブロック図である。
【図２】本発明の第２の実施の形態における位相同期発振器の構成を示すブロック図である。
【図３】図１および図２の位相同期発振器におけるＶＣＯの構成の第１の例を示すブロック図である。
【図４】図１および図２の位相同期発振器におけるＶＣＯの構成の第２の例を示すブロック図である。
【図５】図３および図４のＶＣＯにおける主として発振回路の構成を示すブロック図である。
【図６】図５の発振回路におけるＢＲＦの伝送阻止量の周波数特性を示す図である。
【図７】図１および図２の位相同期発振器におけるＶＣＯの構成の第３の例を示すブロック図である。
【図８】図１および図２の位相同期発振器におけるＶＣＯの構成の第４の例を示すブロック図である。
【図９】実施例および比較例のＶＣＯの構成を示すブロック図である。
【図１０】実施例および比較例のＶＣＯにおける発振電力の算出過程を示す図である。
【図１１】実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。
【図１２】図１１の実施例および比較例のＶＣＯにおける発振回路の発振電力の算出過程を示す図である。
【図１３】実施例および比較例のＶＣＯにおける各部の電力の具体的な数値例を示す図である。
【図１４】図１３の実施例および比較例のＶＣＯにおける発振回路の発振電力の算出過程を示す図である。
【図１５】実施例および比較例のＶＣＯにおける発振電力量と減衰器の減衰量との関係を一般化した例を示す図である。
【図１６】実施例および比較例のＶＣＯにおける必要発振電力量および発振電力削減量と減衰器の減衰量との関係を示す図である。
【図１７】従来の分周型位相同期発振器の構成の一例を示すブロック図である。
【図１８】従来のサンプリング型位相同期発振器の構成の一例を示すブロック図である。
【図１９】図１７および図１８の位相同期発振器におけるＶＣＯ１０の構成を示すブロック図である。
【符号の説明】
１ ＶＣＯ
２ 基準信号源
３ 位相比較器
４ ローパスフィルタ
５ 分周器
６ ＳＰＤ
１１ 入力端子
１２ 出力端子
１３ 帰還端子
１４ 電源端子
１００，１００ａ，１００ｂ 発振回路
１１０ 出力回路
１１０ａ，１１０ｂ 減衰器
１２０，１４０ 直流分離用コンデンサ
１３０，１５０，１７０ 増幅器
１６０ 電力分配器
Claims (10)
- 制御電圧を受ける入力端子と、
出力端子と、
帰還端子と、
前記入力端子の制御電圧に応じた周波数の信号を発生する発振回路と、
前記発振回路により発生された信号を前記出力端子に出力する出力回路と、
前記発振回路により発生された信号の一部を帰還信号として前記帰還端子に分配する分配回路と、
前記発振回路に電源電圧を印加するための電源端子と、を備え、
前記分配回路は、前記発振回路から前記電源端子に漏洩する信号を前記帰還端子に導く分岐回路を含むことを特徴とする電圧制御型発振器。 - 前記分岐回路は、前記電源端子と前記帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むことを特徴とする請求項１記載の電圧制御型発振器。
- 制御電圧を受ける入力端子と、
出力端子と、
帰還端子と、
前記入力端子の制御電圧に応じた周波数の信号を発生する発振回路と、
前記発振回路により発生された信号を前記出力端子に出力する出力回路と、
前記発振回路により発生された信号の一部を帰還信号として前記帰還端子に分配する分配回路とを備え、
前記分配回路は、前記発振回路から前記入力端子に漏洩する信号を前記帰還端子に導く分岐回路を含むことを特徴とする電圧制御型発振器。 - 前記分岐回路は、前記入力端子と前記帰還端子との間に直列に接続されたコンデンサおよび増幅器を含むことを特徴とする請求項３記載の電圧制御型発振器。
- 前記分配回路は、前記発振回路により発生される信号を前記出力回路と前記帰還端子とに分配する電力分配器を含むことを特徴とする請求項１記載の電圧制御型発振器。
- 前記電力分配器から前記帰還回路に与えられる信号を増幅する増幅器をさらに備えたことを特徴とする請求項５記載の電圧制御型発振器。
- 前記出力回路は、減衰器、緩衝増幅器またはアイソレータを含むことを特徴とする請求項１〜６のいずれかに記載の電圧制御型発振器。
- 基準信号を発生する基準信号源と、
制御電圧に応じた周波数の信号を出力信号および帰還信号として出力する請求項１〜７のいずれかに記載の電圧制御型発振器と、
前記電圧制御型発振器からの帰還信号またはその帰還信号に基づく信号と前記基準信号源により発生された基準信号との位相比較を行い、位相差を示す位相差信号を出力する位相比較回路と、
前記位相比較回路から出力される位相差信号を前記制御電圧として前記電圧制御型発振器に印加する制御電圧印加回路とを備えたことを特徴とする位相同期発振器。 - 前記電圧制御型発振器の前記帰還端子から出力される帰還信号を分周して分周信号を出力する分周器をさらに備え、
前記位相比較回路は、前記分周器により出力される分周信号と前記基準信号源により発生される基準信号との位相比較を行う位相比較器を含むことを特徴とする請求項８記載の位相同期発振器。 - 前記位相比較回路は、前記基準信号源により発生された基準信号をパルス列に変換し、前記パルス列で前記電圧制御型発振器の前記帰還端子から出力される帰還信号をサンプリングするサンプリング位相比較器を含むことを特徴とする請求項８記載の位相同期発振器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117202A JP3561695B2 (ja) | 2001-04-16 | 2001-04-16 | 電圧制御型発振器およびそれを用いた位相同期発振器 |
| TW091106469A TW552771B (en) | 2001-04-16 | 2002-04-01 | Voltage control type oscillator and phase synchronized oscillator using the same |
| US10/121,861 US6778032B2 (en) | 2001-04-16 | 2002-04-15 | Voltage controlled oscillator and phase-locked oscillator using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117202A JP3561695B2 (ja) | 2001-04-16 | 2001-04-16 | 電圧制御型発振器およびそれを用いた位相同期発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314410A JP2002314410A (ja) | 2002-10-25 |
| JP3561695B2 true JP3561695B2 (ja) | 2004-09-02 |
Family
ID=18967811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117202A Expired - Fee Related JP3561695B2 (ja) | 2001-04-16 | 2001-04-16 | 電圧制御型発振器およびそれを用いた位相同期発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6778032B2 (ja) |
| JP (1) | JP3561695B2 (ja) |
| TW (1) | TW552771B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2402273B (en) * | 2003-05-30 | 2006-03-01 | Qualcomm | An apparatus for providing an oscillating signal to a load |
| JP5840283B1 (ja) * | 2014-12-18 | 2016-01-06 | 古河電気工業株式会社 | 受信装置 |
| CN105281754B (zh) * | 2015-11-16 | 2019-05-17 | 西安紫光国芯半导体有限公司 | 一种dll输出电路及保证dram省电模式退出正常的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053306A (ja) | 1983-09-02 | 1985-03-27 | Nec Corp | マイクロ波集積回路発振器 |
| US5463353A (en) * | 1994-09-06 | 1995-10-31 | Motorola, Inc. | Resistorless VCO including current source and sink controlling a current controlled oscillator |
| US5864572A (en) * | 1996-08-26 | 1999-01-26 | Sun Microsystems, Inc. | Oscillator runaway detect and reset circuit for PLL clock generator |
| US5986514A (en) * | 1998-01-26 | 1999-11-16 | Motorola, Inc. | Self-biased voltage controlled oscillator (VCO) method and apparatus |
| US6137374A (en) * | 1998-10-15 | 2000-10-24 | Chrysler Corporation | Low power clock oscillator |
-
2001
- 2001-04-16 JP JP2001117202A patent/JP3561695B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-01 TW TW091106469A patent/TW552771B/zh not_active IP Right Cessation
- 2002-04-15 US US10/121,861 patent/US6778032B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW552771B (en) | 2003-09-11 |
| US6778032B2 (en) | 2004-08-17 |
| US20020149436A1 (en) | 2002-10-17 |
| JP2002314410A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236024B2 (en) | Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US6441692B1 (en) | PLL frequency synthesizer | |
| US6107891A (en) | Integrated circuit and method for low noise frequency synthesis | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US7453323B2 (en) | Circuit, control system, IC, transmitting and receiving apparatus, control method and program | |
| CN115280676A (zh) | 用于降低锁相环路中的噪声的方法和电路 | |
| KR100778374B1 (ko) | 확산비율 조절가능 대역 확산 클록 발생기 | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP3561695B2 (ja) | 電圧制御型発振器およびそれを用いた位相同期発振器 | |
| CA1289633C (en) | Pll frequency synthesizer | |
| US6842056B1 (en) | Cascaded phase-locked loops | |
| US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
| US20040012448A1 (en) | PLL circuit and method for eliminating self-jitter in a signal which is received by a control circuit | |
| US6188739B1 (en) | Modified third order phase-locked loop | |
| JP2003023353A (ja) | Ｐｌｌ回路 | |
| US20060165206A1 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JPWO2004047301A1 (ja) | 周波数合成器 | |
| KR20020066925A (ko) | 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법 | |
| JP3638124B2 (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JP3560906B2 (ja) | Ｐｌｌ回路 | |
| US20040113704A1 (en) | [phase lock loop circuit and operation method thereof] | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JPH11220390A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| LAPS | Cancellation because of no payment of annual fees |