JP3561293B2

JP3561293B2 - 画像処理装置

Info

Publication number: JP3561293B2
Application number: JP16133694A
Authority: JP
Inventors: 幸一岩下
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1994-07-13
Filing date: 1994-07-13
Publication date: 2004-09-02
Anticipated expiration: 2019-09-02
Also published as: JPH0832938A

Description

【０００１】
【産業上の利用分野】
本発明は画像処理装置に関する。さらに詳しくは、画像データをデジタル化してメモリに記憶したり、メモリに記憶されたデジタルの画像データをアナログ化しモニタに出力するばあいなどの画像処理装置に関する。
【０００２】
【従来の技術】
入力された画像信号をモニタＴＶに表示するばあいに画像信号をデジタルの画像信号に変換してメモリに画像データとして記憶させ、たとえば階調濃度の変換やノイズ除去などの画像処理をし、その記憶されたメモリ内の画像データをさらにアナログの画像信号に変換してモニタに出力する方法がとられている。図４に画像信号をメモリに格納するばあいの画像信号とメモリマップ（メモリ内の記憶場所の割り当ての様子をあらわす模式図）を示す。メモリへのデータの書込み方は、モニタに画像を表示するための走査方法に依存し、その方法に２通りある。第１の方法はインターレス（飛越し走査）方式で、第２の方法はノンインターレス（順次走査）方式である。インターレスとは、走査線を１本おきに走査しその飛ばしたところを再度走査する、たとえば奇数ラインのみを走査し、ついで偶数ラインを走査する方法である（図４（ａ）参照）。一方、ノンインターレスとは、画面の左上を始点とし水平走査線を１本おきに上から順次走査する方法で、メモリへのデータの書込みも上から順である（図４（ｂ）参照）。このメモリへの記憶の仕方は、画像の鮮明さの要求または画像処理のスピードの要求などに応じてノンインターレス方式またはインターレス方式が適宜選択されて用いられる。ここで、図４（ａ）のメモリの左側に記載されているＨ′０００００、・・・、Ｈ′００１ＦＦなどは、アドレスを１６進数表示したもので、一本のライン（水平方向）の画素情報が順次メモリに書き込まれることを示している。たとえば、Ｈ′０００００、・・・、Ｈ′００１ＦＦはライン▲１▼（画面上の１番上または１番下）にある画素列の左からまたは右から順番に５１２個の画素分のアドレスで、これらのアドレスがライン▲１▼（奇数フィールド）のアドレスを示している。また図４（ｂ）では奇数フィールドのみで水平方向の画素数が２５６個であるからたとえば、ライン▲１▼のアドレスはＨ′０００００、・・・、Ｈ′０００ＦＦである。
【０００３】
従来、このインターレス方式とノンインターレス方式とを選択できる画像処理装置として、２種類の構成が考えられている。第１の例として図５（ａ）に示されるように、ノンインターレス用アドレスカウンタ回路１０とインターレス用アドレスカウンタ回路１１の両方に画像入力信号が入力されるようにし、両回路１０、１１はノンインターレスまたはインターレスのアドレス切替部１２で接続され、ノンインターレス用アドレスカウンタ回路１０とインターレス用アドレスカウンタ回路１１の回路選択を用途に応じて行い、選択した回路によりメモリ１３に記憶させる。
【０００４】
また、第２の例として、図５（ｂ）に示されるように、前記の回路１０、１１を別々の基板で作製しておき、用途に応じた回路選択は、回路自体を入れ替えることで行う。
【０００５】
【発明が解決しようとする課題】
前述の第１の例の図５（ａ）に示される方法では一枚の基板に、あらかじめノンインターレス用アドレスカウンタ回路１０とインターレス用アドレスカウンタ回路１１の両方を搭載するため、回路を入れ替える必要はないが、基板サイズが大きくなるという問題がある。
【０００６】
また、第２の例の図５（ｂ）に示される方法では、第１の例に比べて基板サイズは小さくなるが、ノンインターレス用アドレス回路とインターレス用アドレス回路の基板を個別に作製する必要があるため、コストが高くなるという問題がある。
【０００７】
本発明は、かかる問題を解決するためになされたもので、ノンインターレス用アドレスカウンタ回路とインターレス用アドレスカウンタ回路を分けずに一つの回路で構成し、かつ、インターレスとノンインターレスの両方の走査方式を行うことができる画像処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の画像処理装置は、ノンインターレス走査およびインターレス走査用の２種類のクロック周波数を選択する選択部と、
アドレスカウンタ回路をクリアするための同期信号およびインターレス走査時に奇数フィールド信号と偶数フィールド信号を識別するフィールド識別信号を発生させる同期信号分離回路と、
前記選択部により選択されたクロック周波数および前記同期信号が入力され、アドレスを出力するアドレスカウンタ回路と、
該アドレスカウンタ回路の出力端子と画像データを一時的に記憶するメモリのアドレスバスとの接続を切り替えるアドレス切替部
とからなっている。
【０００９】
前記アドレス切替部がノンインターレス用接続基板またはインターレス用接続基板が所望の接続のため挿入される構造であることが、容易に切替が行えるため好ましい。
【００１０】
また、前記アドレス切替部はノンインターレス用配線およびインターレス用配線の両方が形成され、一方の配線が切断されることにより所望の接続をうる構造であってもよい。
【００１１】
【作用】
本発明の画像処理装置によれば、インターレス用カウンタ回路とノンインターレス用カウンタ回路を共通にし、アドレス切替部でアドレスカウンタ回路の出力とメモリのアドレスバスとの接続を切り替えているため、カウンタ回路が１つで済み、小型の回路でインターレス走査とノンインターレス走査の両方式を行うことができる。
【００１２】
【実施例】
つぎに、添付図面を参照しつつ本発明の画像処理装置を説明する。
【００１３】
図１は本発明の画像処理装置の一実施例の回路説明のためのブロック図である。
【００１４】
本発明のノンインターレス走査とインターレス走査の切替のための画像処理装置は、図１に示されるように、たとえばクロックパルスを発生させる発振回路４および分周回路３により生成されるｎＨｚと１／２ｎＨｚの２種類のクロック周波数を選択する選択部２と、アドレスカウンタ回路をクリアするための同期信号Ｖ−ＳＹＮＣおよびインターレス走査時に奇数フィールド信号と偶数フィールド信号を識別するフィールド識別信号ＯＤＤ／ＥＶＥＮを発生させる同期信号分離回路５と、前記選択部２により選択されたクロック周波数および前記同期信号が入力され、アドレスを出力するアドレスカウンタ回路６と、アドレスカウンタ回路６の出力および前記フィールド識別信号ＯＤＤ／ＥＶＥＮと画像データを記憶するメモリ９のアドレスバスＡ_０、Ａ_１、・・・、Ａ_１６との接続を切り替えるアドレス切替部１とからなっている。
【００１５】
選択部２はたとえばピンとピンとを接続できるジャンパーや、内部を自由に変更できるプログラマブルロジックデバイス（ＰＬＤ）などのＩＣなどが用いられる。また、インターレス走査とノンインターレス走査に応じてｎＨｚまたは１／２ｎＨｚのクロック周波数を選択する。周波数のｎは、たとえば画像表示装置が白黒であるかカラーであるか、また縦方向の解像度、カラーサブキャリア周波数の整数倍などにより定まり、たとえば白黒の画面で縦方向の解像度が４８０本では、インターレスではｎＨｚ＝１２ＭＨｚ、ノンインターレスでは１／２ｎＨｚ＝６ＭＨｚとなる。
【００１６】
同期信号分離回路５は、たとえば水平同期信号発生回路と垂直同期信号発生回路とからなり、アドレスカウンタ回路６をクリアするための同期信号（以下、Ｖ−ＳＹＮＣ信号という）、およびインターレス走査をするときに、走査線の奇数と偶数を識別するためのフィールド識別信号（以下、ＯＤＤ／ＥＶＥＮ信号という）とを発生する。
【００１７】
アドレスカウンタ回路６は、たとえば図１に示されるように、４個の同期式カウンタ６ａ、６ｂ、６ｃ、６ｄが直列に接続されてカウントアップを行う。なお同期式カウンタ６ａ、・・・・のＴおよびＰはそれぞれイネーブル信号の入力端子で、Ｃはリップルキャリー端子で、ＣＬＲはクリア端子で同期信号Ｖ−ＳＹＮＣが入力され、もう一方の入力には前述の選択部２からクロック周波数が入力される。その結果、クロックに応じて出力され、Ｑ_０、Ｑ_１、・・・にアドレス信号が出力される。
【００１８】
アドレス切替部１は一端側にアドレスカウンタ回路６の各同期式カウンタ６ａ、６ｂ、６ｃ、６ｄの出力端子Ｑ_０、Ｑ_１、・・・と接続するための入力端子群７と、他端側にメモリ９のアドレスバスとの接続用出力端子群８をもち、出力端子群８はメモリ９のアドレスバスＡ０、Ａ１、・・・、Ａ１６によりメモリ９の記憶場所と接続されている。アドレス切替部１はジャンパーピンからなっており、ジャンパーピン間の接続を変えることにより入力端子群７と出力端子群８との接続を切り替えたり、内部を自由に変更できるプログラマブルロジックデバイス（ＰＬＤ）などのＩＣを用いて切り替えることができる。このアドレス切替部１は、たとえばジャンパーをノンインターレス用に接続した基板とインターレス用に接続した基板、またはノンインターレス用に接続設定されたＩＣとインターレス用に接続設定されたＩＣをそれぞれ準備しておき、所望の接続の基板を挿入して切り替えられる構造にしたり、両接続パターンを形成しておき、一方のパターンを切断することにより所望の接続にできる構造にしたり、直接ジャンパーの接続やＩＣの接続をハンダづけなどにより取り替えることにより所望の走査を選択できる。
【００１９】
つぎにインターレス走査のばあいとノンインターレス走査のばあいのアドレス切替部１の接続例について、図２と図３を参照しながら説明する。
【００２０】
図２は本発明の画像処理装置によりインターレス走査を選択したばあいの周波数の選択部２およびアドレス切替部１の接続例を示すブロック図である。インターレス走査方式では垂直、水平方向の画素数を５１２×５１２としているため、周波数はｎＨｚを使用するように周波数の選択部２を接続する。画像ビデオ信号が入力されると同期信号分離回路５からＶ−ＳＹＮＣ信号とＯＤＤ／ＥＶＥＮ信号を発生し、カウンタ回路６はＶ−ＳＹＮＣ信号でリセットされるとカウントアップする。カウンタ回路６の出力端子Ｑ０、・・・、ＱＧにそれぞれ接続されるアドレス切替部１の入力端子群７とメモリ９のアドレスバスＡ_０、Ａ_１、・・・、Ａ_１６との接続用出力端子群８はアドレス切替部１で図２のように接続されることにより、インターレスの働きをする。画像データはライン１、ライン２、・・・と走査線の上から順に並んでいるが、この回路はインターレス走査を行うので、最初に奇数のライン（走査線）、すなわちライン１、ライン３、・・・のみを走査し、つぎに偶数ラインであるライン２、ライン４、・・・を走査する。よって、メモリのアクセスの順はｎを自然数とすると、ライン１、ライン３、・・・、ライン（２ｎ−１）、ライン２、ライン４、・・・、ライン２ｎである。ＯＤＤ／ＥＶＥＮ信号は図中のアドレスバスのＡ８に入力され、ＯＤＤ／ＥＶＥＮ信号は奇数ラインでは０、偶数ラインでは１、すなわち奇数ラインではＡ８＝０、偶数ラインではＡ８＝１となり、メモリマップ上では走査と同じ順に１ラインおきにデータが格納される。
【００２１】
図３はノンインターレス走査を選択したばあいの接続例を示すブロック図である。ノンインターレス走査では奇数ラインまたは偶数ラインのどちらか一方のみを使用するので、データ量の低減を図るため、たとえば垂直方向および水平方向の画素数を１／２、すなわち２５６×２５６にすることができる。水平画素数を１／２にするにはクロックの周波数を１／２にすればよく、図３の分周回路３の周波数ｎ／２の方の出力を周波数の選択部２で選択する。画素数が少ないため、アドレスも少なくてよいので、使用するアドレスバスはＡ１、・・・、Ａ１４でよい。メモリマップ上のデータの格納の順番は、たとえば奇数ラインを使用したばあいにはライン１、ライン３、ライン５、・・・の順である。
【００２２】
以上のように、本発明によれば、アドレス切替部と周波数選択のための周波数の選択部を用いることで、アドレスカウンタ回路を一つしか必要とせず、かつ容易な方法でインターレス走査とノンインターレス走査の両方を行うことができる。
【００２３】
【発明の効果】
以上説明したとおり、本発明の画像処理装置は、アドレスカウンタ回路を一つしか必要とせず、安価で小型かつ簡単な構造で容易にインターレス走査とノンインターレス走査の両方式を行うことができる。
【図面の簡単な説明】
【図１】本発明の画像処理装置の一実施例の回路構成を示す一部のブロック図である。
【図２】本発明の画像処理装置の一実施例を用いたインターレス走査を行うときの接続例を示すブロック図である。
【図３】本発明の画像処理装置の一実施例を用いたノンインターレス走査を行うときの接続例を示すブロック図である。
【図４】インターレス走査とノンインターレス走査のばあいでの画像信号とメモリマップへの書き込みの違いを示す図である。
【図５】従来の画像処理装置の一例を示す一部のブロック図である。
【符号の説明】
１アドレス切替部
２周波数の選択部
５同期信号分離回路
６アドレスカウンタ回路

Claims

ノンインターレス走査およびインターレス走査用の２種類のクロック周波数を選択する選択部と、
アドレスカウンタ回路をクリアするための同期信号およびインターレス走査時に奇数フィールド信号と偶数フィールド信号を識別するフィールド識別信号を発生させる同期信号分離回路と、
前記選択部により選択されたクロック周波数および前記同期信号が入力され、アドレスを出力するアドレスカウンタ回路と、
該アドレスカウンタ回路の出力端子と画像データを一時的に記憶するメモリのアドレスバスとの接続を切り替えるアドレス切替部
とからなる画像処理装置。
前記アドレス切替部がノンインターレス用接続基板またはインターレス用接続基板が所望の接続のため挿入される構造である請求項１記載の画像処理装置。
前記アドレス切替部がノンインターレス用配線とインターレス用配線の両方が形成され、一方の配線が切断されることにより所望の接続がなされる構造である請求項１記載の画像処理装置。