JP3557475B2 - Liquid crystal display device with driver circuit - Google Patents

Liquid crystal display device with driver circuit Download PDF

Info

Publication number
JP3557475B2
JP3557475B2 JP25272394A JP25272394A JP3557475B2 JP 3557475 B2 JP3557475 B2 JP 3557475B2 JP 25272394 A JP25272394 A JP 25272394A JP 25272394 A JP25272394 A JP 25272394A JP 3557475 B2 JP3557475 B2 JP 3557475B2
Authority
JP
Japan
Prior art keywords
start pulse
driver
driver circuit
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25272394A
Other languages
Japanese (ja)
Other versions
JPH0895527A (en
Inventor
佐藤  賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP25272394A priority Critical patent/JP3557475B2/en
Publication of JPH0895527A publication Critical patent/JPH0895527A/en
Application granted granted Critical
Publication of JP3557475B2 publication Critical patent/JP3557475B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【産業上の利用分野】
この発明は、複数のドライバ回路を備え、故障したドライバ回路を容易に検出することができる液晶表示装置に関する。
【0002】
【従来の技術】
ドライバ回路を備えたTFT(薄膜トランジスタ)液晶表示装置が知られている。この種のTFT液晶表示装置の構成例を図5に示す。図5において、符号111はTFT、画素電極、ゲートライン、ドレインライン等がマトリクス状に形成されたTFTパネルを示す。TFTパネル111と対向基板をシール材を介して接合し、その間に液晶を封入することにより、液晶表示素子が形成される。
【0003】
TFTパネル111のゲートラインには、COG(チップオングラス)法やTAB(テープオートメイテッドボンデング)法等を用いて、ゲートドライバ(ゲートドライバ回路)112A,112Bが接続されており、ドレインラインには、ドレインドライバ(ドレインドライバ回路)113A〜113Cが接続されている。ドレインドライバ113B,113Cのスタートパルス入力端INは前段のドレインドライバ113A、113Bのスタートパルス出力端OUTにプリント配線基板114上のカスケードライン115A,115Bを介して接続されている。
【0004】
第1段のドレインドライバ113Aのスタートパルス入力端INには、プリント配線基板114上の入力端子116からスタートパルス供給ライン117を介して外部からスタートパルスが供給される。
また、ドレインドライバ113A〜113Cには、画像信号(階調信号)が入力端子116及び画像信号供給ライン118を介して供給される。
【0005】
第1段のドレインドライバ113Aにスタートパルスが供給されると、ドレインドライバ113Aが画像信号をサンプリングし、サンプリングを終了すると第2段のドレインドライバ113Bにスタートパルスを供給する。このスタートパルスに応答して、第2段のドレインドライバ113Bが画像信号のサンプリングを開始する。
このようにしてドレインドライバ113A〜113Cが画像信号を順次サンプリングし、サンプリングが終了すると、ドレインラインに一斉に表示階調に対応する電圧信号を印加する。
【0006】
ゲートドライバ112A,112Bは、ゲートラインに順次ゲートパルスを印加することにより、各列のTFTをオンし、各画素に電圧信号を書き込む。
以上の動作を繰り返すことにより、任意の画像を表示する。
【0007】
【発明が解決しようとする課題】
このような液晶表示装置において、いずれかのドライバが故障した場合、どのドライバが故障したのかを判別する必要がある。
この判別の手法として、各ドライバのスタートパルスの入力と出力を確認する方法が知られている。
【0008】
例えば、ドレインドライバ113B,113Cに対応する領域が表示されず、カスケードライン115A上にスタートパルスを検出できない場合に、ドレインドライバ113Aとドレインドライバ113Bのいずれがが故障しているのかを判別する必要がある。
この場合、カスケードライン115Aを切断し、スタートパルス供給ライン117とドレインドライバ113Bのスタートパルス入力端INをジャンパ線等により接続してスタートパルスを強制的にドレインドライバ113Bに供給し、ドレインドライバ113Bが信号を出力するか否かを確認し、故障個所を判別する。
【0009】
しかし、この判別方法では、配線の切断、ジャンパ線の接続等の煩雑な処理が必要であり、故障したドレインドライバの判別に時間がかかり、効率が悪い。プリント配線基板の表面が絶縁保護膜等で覆われている場合には、絶縁保護膜を除去する作業も必要となり、作業効率はさらに低減する。
【0010】
この発明は上記実状に鑑みてなされたもので、故障・破損したドライバ回路を効率よく判別できる液晶表示素子装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる液晶表示装置は、複数の電極を備え、該電極に供給される信号に従って画像を表示する液晶表示素子と、前記液晶表示素子の電極に接続され、スタートパルス入力端に供給されるスタートパルスに応答して画像信号を取り込み、取り込みが終了すると、スタートパルス出力端にスタートパルスを出力するn段にカスケード接続された複数のドライバ回路と、外部より供給されたスタートパルスを第1段のドライバ回路のスタートパルス入力端に供給するスタートパルス入力手段と、前記n段のドライバ回路のそれぞれに画像データを供給する画像データ供給手段と、第2乃至第nのドライバ回路に対応して配置され、対応するドライバ回路の前段のドライバ回路のスタートパルス出力端に接続された第1のパッドと、対応するドライバ回路のスタートパルス入力端に接続され、通常時に前記第 1 のパッドに接続されている第2のパッドと、前記スタートパルス入力手段に接続され、検査時に第2のパッドと接続して前記スタートパルス入力手段から供給されたスタートパルスを対応するドライバ回路のスタートパルス入力端に供給するための第3のパッドとからなる(n−1)個のショートパッド、を備えることを特徴とする。
【0012】
【作用】
上記構成によれば、通常状態では、第1と第2のパッドを接続しておき、検査時に、第1と第2のパッドを絶縁し、第2と第3のパッドを接続することにより、スタートパルス入力手段からのスタートパルスを簡単に各ドライバ回路に直接供給できるので、故障したドライバ回路を簡単に判別できる。
【0013】
【実施例】
この発明の実施例にかかる液晶表示装置を図面を参照して説明する。
図1はこの実施例にかかる液晶表示装置のTFTパネルとそれに接続されたプリント配線基板の構造を示す平面図、図2はTFTパネルの構成を示す平面図、図3はショートパッドの構成を示す平面図、図4はドレインドライバの構成の一例を示す図である。
【0014】
図2に示すように、液晶表示素子のTFTパネル11には、TFT12とTFT12のソース電極に接続された画素電極13がマトリクス状に配置され、各行のTFT12のゲート電極にゲートライン14が接続され、各列のTFT12のドレイン電極にドレインライン15が接続されている。
【0015】
図1に示すように、TFTパネル11には、COG法、TAB法等を用いてドレインドライバ21A〜21Cが固定され、ドレインライン15の端子部に接続されている。同様に、ゲートドライバ22A,22Bがゲートライン14の端子部に接続されている。
【0016】
ドレインドライバ21A〜21Cには、画像信号(階調信号)、クロック信号、インヒビット信号等がプリント配線基板31上に形成された入力端子32から配線群33を介して供給される。
また、第1段のドレインドライバ21Aのスタートパルス入力端INには、入力端子32からスタートパルス供給ライン34を介してスタートパルスが供給される。
【0017】
さらに、プリント配線基板31上には、第1と第2のショートパッド41、42が配置される。
ショートパッド41は、前段のドレインドライバ21Aのスタートパルス出力端OUTに接続された第1のパッド411と、後段のドレインドライバ21Bのスタートパルス入力端INに接続された第2のパッド412と、スタートパルス供給ライン34に接続された第3のパッド413とを備える。また、ショートパッド42は、前段のドレインドライバ21Bのスタートパルス出力端OUTに接続された第1のパッド421と、後段のドレインドライバ21Cのスタートパルス入力端INに接続された第2のパッド422と、スタートパルス供給ライン34に接続された第3のパッド423とを備える。
通常時は、ショートパッド41、42の第1のパッド411、421と第2のパッド412、422は、図3に示すように、半田、アルミ箔等の導体414により相互に接続され、第3のパッド413、423は他のパッドから絶縁されている。
【0018】
プリント配線基板31は、ドライバ21A〜21C及び22A,22Bとの接続パッド及びショートパッド41、42を除き全体が保護絶縁膜によりカバーされている。
【0019】
次に、ドレインドライバの構成を図4を参照して説明する。
図4に示すように、ドレインドライバ21A〜21Cは、それぞれ、シフトレジスタ211と、レベルシフタ212と、サンプルホールド回路213と、出力回路(ドライブ回路)214と、より構成される。
【0020】
シフトレジスタ211は、供給されたスタートパルスをクロックパルスに従って順次シフトして後段のドライバに出力する。
レベルシフタ212は、シフトレジスタ211の出力信号の信号レベルをシフトしてサンプルホールド回路213に供給する。
サンプルホールド回路213は、複数のサンプルホールド素子を備え、レベルシフタ212から供給される各信号がアクティブレベルのタイミングで、供給される画像信号を順次サンプリングして保持する。
出力回路214は、インヒビット信号がアクティブレベルの時、その出力をオープン状態とし、インヒビット信号が非アクティブレベルの時、サンプルホールド回路213の出力信号を増幅してドレインライン15に印加する。
【0021】
次に、上記構成の液晶表示装置の動作について説明する。
まず、スタートパルスと画像信号を入力端子32に供給する。スタートパルスは第1段のドレインドライバ21Aのシフトレジスタ211に供給され、シフトレジスタ211はスタートパルスを順次シフトし、これに応じてサンプルホールド回路213が映像信号をサンプリングする。
【0022】
第1段のドレインドライバ21Aのサンプリング動作が終了すると、シフトレジスタ211はスタートパルスを出力し、このスタートパルスは第1のショートパッド41の第1と第2のパッド411、412を介して、第2段のドレインドライバ21Bのシフトレジスタ211に供給される。以後、同様にして、第2、第3段のドレインドライバ21B,21Cのサンプリング処理が実行される。
【0023】
全てのドレインドライバ21A〜21Cで映像信号のサンプリング動作が終了すると、インヒビット信号が非アクティブレベルとなり、各ドレインドライバ21A〜21Cのサンプルホールド回路213にホールドされていた信号が出力回路214により増幅されて対応するドレインライン15に供給される。
このタイミングで、ゲートドライバ22A又は22Bは、選択されたゲートライン14にゲートパルスを印加し、TFT12をオンして、各画素に表示階調に対応する電圧信号を書き込む。
【0024】
このような動作を繰り返すことにより、各行の画素に任意の階調信号を書き込み、画像を表示する。
【0025】
ここで、何らかの原因により、第2段、第3のドレインドライバ21B,21Cが動作しなくなったと仮定する。この場合、第1段のドレインドライバ21Aから第2段のドレインドライバ21Bにスタートパルスが正常に供給されているか否かをショートパッド41上の信号からチェックする。
スタートパルスが検出されない場合、第1のドレインドライバ21Aが故障している場合と、第2段以降のドレインドライバ21B、21Cが故障している場合が考えられる。
【0026】
この場合、第1のショートパッド41の第1のパッド411と第2のパッド412を接続する導体414を溶融し又は削り取り、両パッドを絶縁する。
次に、入力端子32より、スタートパルスを入力し、第1段のドレインドライバ21Aが正常に動作し、正常にスタートパルスを出力するか否かを判別する。次に、第1のショートパッド41の第2と第3のパッド412、413を半田或いは接続用の接触部材(先端部に導電ゴム等を配置した接続用部材)等で接続し、入力端子32より、スタートパルスを入力し、第2段のドレインドライバ21Bの動作をチェックする。
同様の動作を第3のドレインドライバにも必要に応じて実行する。
【0027】
このようなテストを行うことにより、配線の切断やジャンパ線の配設という煩雑な手順を用いずに故障したドレインドライバを容易に判別することができる。特に、ショートパッド41、42が露出されているので、上述の検査手順は非常に容易である。
【0028】
この発明は上記実施例に限定されず、複数のドライバ回路を配置して、前段のドライバから後段のドライバに制御信号を順次供給して動作タイミングを制御する方式の種々の液晶表示装置に適用可能である。
例えば、図1に示すように、第2段のゲートドライバ22Bが第1段のゲートドライバ22Aからの信号に応答して動作を開始するような場合に、第1段と第2段のゲートドライバ22A,22Bの間にショートパッドを配置するようにしてもよい。
【0029】
上記実施例では、ショートパッド41、42を配置することにより、制御信号(スタートパルス)の流れを制御したが、例えば、各ドライバ回路間にスイッチを配置して、スイッチの切り替えにより信号の流れを制御するなど、他の信号切り替え用の構成を使用してもよい。
【0030】
上記実施例では、液晶表示素子を形成する一対のパネルのうちのTFTパネル側にドレインドライバ及びゲートドライバを配置する例を説明したが、ドライバの配置位置は任意である。例えば、一方のパネルと他方のパネルの両方にドライバを配置し、一方のパネルのドライバを奇数番目のラインに接続し、他方のパネルのドライバを偶数番目のラインに千鳥に接続するようにしてもよい。
【0031】
また、この発明はTFT液晶表示装置に限らず、MIMをアクティブ素子として用いたアクティブマトリクスタイプの液晶表示装置にも適用可能であり、さらに、複数のセグメントドライバとコモンドライバを備えた単純マトリクスタイプの液晶表示装置にも適用可能である。
【0032】
その他、この発明は上記実施例に限定されず、複数の回路を配置し、前段の回路からの制御信号により後段の回路が動作を開始するようにカスケードに接続されたタイプの種々の回路に適用可能である。
【0033】
【発明の効果】
以上説明したように、この発明によれば、ドライバ回路間に制御信号の伝達を制御するためのショートパッドを配置したので、故障したドライバ回路を簡単に判別することができる。
【図面の簡単な説明】
【図1】この発明の一実施例にかかるTFTパネル及びプリント配線基板の構成を示す平面図である。
【図2】図1に示すTFTパネルの平面構成を示す図である。
【図3】ショートパッドの構成を示す図である。
【図4】ドレインドライバの構成を示すブロック図である。
【図5】従来のTFTパネル及びプリント配線基板の構成を示す平面図である。
【符号の説明】
11・・・TFTパネル、12・・・TFT、13・・・画素電極、14・・・ゲートライン、15・・・ドレインライン、21A〜21C・・・ドレインドライバ、22A,22B・・・ゲートドライバ、31・・・プリント配線基板、32・・・入力端子、33・・・配線群、34・・・スタートパルス供給ライン、41、42・・・ショートパッド、411、421・・・第1のパッド、412、422・・・第2のパッド、413、423・・・第3のパッド、111・・・TFTパネル、112A,112B・・・ゲートドライバ、113A〜113C・・・ドレインドライバ、114・・・プリント配線基板、115A,115B・・・カスケードライン、116・・・入力端子、117・・・スタートパルス供給ライン、118・・・画像信号供給ライン
[0001]
[Industrial applications]
The present invention relates to a liquid crystal display device having a plurality of driver circuits and capable of easily detecting a failed driver circuit.
[0002]
[Prior art]
A TFT (thin film transistor) liquid crystal display device provided with a driver circuit is known. FIG. 5 shows a configuration example of this type of TFT liquid crystal display device. In FIG. 5, reference numeral 111 denotes a TFT panel in which TFTs, pixel electrodes, gate lines, drain lines, and the like are formed in a matrix. A liquid crystal display element is formed by bonding the TFT panel 111 and the counter substrate with a sealant therebetween and sealing liquid crystal therebetween.
[0003]
Gate drivers (gate driver circuits) 112A and 112B are connected to the gate lines of the TFT panel 111 using a COG (chip-on-glass) method, a TAB (tape automated bonding) method, or the like. Are connected to drain drivers (drain driver circuits) 113A to 113C. The start pulse input terminals IN of the drain drivers 113B and 113C are connected to the start pulse output terminals OUT of the drain drivers 113A and 113B of the preceding stage via cascade lines 115A and 115B on the printed wiring board 114.
[0004]
A start pulse is supplied to the start pulse input terminal IN of the first-stage drain driver 113A from the input terminal 116 on the printed wiring board 114 from the outside via a start pulse supply line 117.
Further, an image signal (gradation signal) is supplied to the drain drivers 113A to 113C via the input terminal 116 and the image signal supply line 118.
[0005]
When the start pulse is supplied to the first-stage drain driver 113A, the drain driver 113A samples the image signal, and supplies the start pulse to the second-stage drain driver 113B when the sampling is completed. In response to the start pulse, the second-stage drain driver 113B starts sampling the image signal.
In this way, the drain drivers 113A to 113C sequentially sample the image signals, and when the sampling is completed, apply a voltage signal corresponding to the display gray scale to the drain lines all at once.
[0006]
The gate drivers 112A and 112B turn on the TFTs in each column by sequentially applying a gate pulse to the gate line, and write a voltage signal to each pixel.
An arbitrary image is displayed by repeating the above operation.
[0007]
[Problems to be solved by the invention]
In such a liquid crystal display device, when one of the drivers fails, it is necessary to determine which driver has failed.
As a method of this determination, a method of confirming the input and output of the start pulse of each driver is known.
[0008]
For example, when the regions corresponding to the drain drivers 113B and 113C are not displayed and a start pulse cannot be detected on the cascade line 115A, it is necessary to determine which of the drain driver 113A and the drain driver 113B has failed. is there.
In this case, the cascade line 115A is disconnected, the start pulse supply line 117 is connected to the start pulse input terminal IN of the drain driver 113B by a jumper wire or the like, and the start pulse is forcibly supplied to the drain driver 113B. Check whether a signal is output or not, and determine the location of the failure.
[0009]
However, in this determination method, complicated processing such as disconnection of a wiring and connection of a jumper wire is required, and it takes time to determine a failed drain driver, which is inefficient. When the surface of the printed wiring board is covered with an insulating protective film or the like, an operation of removing the insulating protective film is also required, and the working efficiency is further reduced.
[0010]
The present invention has been made in view of the above situation, and has as its object to provide a liquid crystal display device capable of efficiently determining a failed or damaged driver circuit.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal display device according to the present invention includes a plurality of electrodes, a liquid crystal display element for displaying an image in accordance with a signal supplied to the electrodes, and a starter connected to the electrodes of the liquid crystal display element. An image signal is captured in response to a start pulse supplied to a pulse input terminal, and when capture is completed, a plurality of driver circuits cascaded in n stages that output a start pulse to a start pulse output terminal, and an externally supplied driver circuit. Start pulse input means for supplying the start pulse to the start pulse input terminal of the first stage driver circuit, image data supply means for supplying image data to each of the n-stage driver circuits, and second to n-th It is arranged corresponding to the driver circuit and is connected to the start pulse output terminal of the driver circuit in the preceding stage of the corresponding driver circuit. A first pad connected to a start pulse input terminal of the corresponding driver circuits, and a second pad connected to the first pad during normal, is connected to the start pulse input means, second during inspection (N-1) short pads, which are connected to the first pad and the third pad for supplying the start pulse supplied from the start pulse input means to the start pulse input terminal of the corresponding driver circuit. It is characterized by having.
[0012]
[Action]
According to the above configuration, in the normal state, the first and second pads are connected, and the first and second pads are insulated and the second and third pads are connected at the time of inspection. Since the start pulse from the start pulse input means can be easily supplied directly to each driver circuit, a failed driver circuit can be easily identified.
[0013]
【Example】
A liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing the structure of a TFT panel and a printed wiring board connected to the TFT panel of the liquid crystal display device according to this embodiment, FIG. 2 is a plan view showing the structure of the TFT panel, and FIG. FIG. 4 is a plan view, and FIG. 4 is a diagram illustrating an example of the configuration of the drain driver.
[0014]
As shown in FIG. 2, a TFT panel 11 of a liquid crystal display element includes a matrix of TFTs 12 and pixel electrodes 13 connected to source electrodes of the TFTs 12, and a gate line 14 connected to a gate electrode of the TFT 12 in each row. The drain line 15 is connected to the drain electrode of the TFT 12 in each column.
[0015]
As shown in FIG. 1, drain drivers 21 </ b> A to 21 </ b> C are fixed to the TFT panel 11 using a COG method, a TAB method, or the like, and are connected to a terminal portion of the drain line 15. Similarly, the gate drivers 22A and 22B are connected to the terminal of the gate line 14.
[0016]
To the drain drivers 21A to 21C, an image signal (gradation signal), a clock signal, an inhibit signal, and the like are supplied from an input terminal 32 formed on a printed wiring board 31 via a wiring group 33.
Further, a start pulse is supplied from the input terminal 32 to the start pulse input terminal IN of the first stage drain driver 21A via the start pulse supply line 34.
[0017]
Further, on the printed wiring board 31, first and second short pads 41 and 42 are arranged.
The short pad 41 includes a first pad 411 connected to the start pulse output terminal OUT of the drain driver 21A of the preceding stage, a second pad 412 connected to the start pulse input terminal IN of the drain driver 21B of the subsequent stage, A third pad 413 connected to the pulse supply line 34. The short pad 42 includes a first pad 421 connected to the start pulse output terminal OUT of the drain driver 21B in the preceding stage, and a second pad 422 connected to the start pulse input terminal IN of the drain driver 21C in the subsequent stage. , A third pad 423 connected to the start pulse supply line 34.
Normally, the first pads 411 and 421 of the short pads 41 and 42 and the second pads 412 and 422 are connected to each other by a conductor 414 such as solder or aluminum foil as shown in FIG. Pads 413 and 423 are insulated from other pads.
[0018]
The printed wiring board 31 is entirely covered with a protective insulating film except for connection pads to the drivers 21A to 21C and 22A and 22B and short pads 41 and 42.
[0019]
Next, the configuration of the drain driver will be described with reference to FIG.
As shown in FIG. 4, each of the drain drivers 21A to 21C includes a shift register 211, a level shifter 212, a sample and hold circuit 213, and an output circuit (drive circuit) 214.
[0020]
The shift register 211 sequentially shifts the supplied start pulse in accordance with the clock pulse and outputs the shifted start pulse to the driver at the subsequent stage.
The level shifter 212 shifts the signal level of the output signal of the shift register 211 and supplies the signal to the sample and hold circuit 213.
The sample and hold circuit 213 includes a plurality of sample and hold elements, and sequentially samples and holds the supplied image signals at the timing when each signal supplied from the level shifter 212 is at an active level.
The output circuit 214 keeps its output open when the inhibit signal is at the active level, and amplifies the output signal of the sample and hold circuit 213 and applies it to the drain line 15 when the inhibit signal is at the inactive level.
[0021]
Next, the operation of the liquid crystal display device having the above configuration will be described.
First, a start pulse and an image signal are supplied to the input terminal 32. The start pulse is supplied to the shift register 211 of the first-stage drain driver 21A. The shift register 211 sequentially shifts the start pulse, and the sample-and-hold circuit 213 samples the video signal according to the shift.
[0022]
When the sampling operation of the drain driver 21A of the first stage is completed, the shift register 211 outputs a start pulse, and the start pulse is transmitted through the first and second pads 411 and 412 of the first short pad 41. It is supplied to the shift register 211 of the two-stage drain driver 21B. Thereafter, similarly, sampling processing of the second and third stage drain drivers 21B and 21C is performed.
[0023]
When the sampling operation of the video signal is completed in all the drain drivers 21A to 21C, the inhibit signal becomes an inactive level, and the signal held in the sample and hold circuit 213 of each of the drain drivers 21A to 21C is amplified by the output circuit 214. It is supplied to the corresponding drain line 15.
At this timing, the gate driver 22A or 22B applies a gate pulse to the selected gate line 14, turns on the TFT 12, and writes a voltage signal corresponding to the display gradation to each pixel.
[0024]
By repeating such an operation, an arbitrary gradation signal is written to the pixels in each row, and an image is displayed.
[0025]
Here, it is assumed that the second-stage and third-stage drain drivers 21B and 21C have stopped operating for some reason. In this case, it is checked from the signal on the short pad 41 whether or not the start pulse is normally supplied from the first-stage drain driver 21A to the second-stage drain driver 21B.
When the start pulse is not detected, the case where the first drain driver 21A has failed, and the case where the second and subsequent drain drivers 21B and 21C have failed are considered.
[0026]
In this case, the conductor 414 connecting the first pad 411 and the second pad 412 of the first short pad 41 is melted or scraped off to insulate both pads.
Next, a start pulse is input from the input terminal 32, and it is determined whether or not the first stage drain driver 21A operates normally and outputs the start pulse normally. Next, the second and third pads 412 and 413 of the first short pad 41 are connected to each other with solder or a contact member for connection (a connection member having a conductive rubber or the like disposed at a tip end) or the like, and the input terminal 32 is connected. Then, a start pulse is input to check the operation of the second-stage drain driver 21B.
A similar operation is performed for the third drain driver as needed.
[0027]
By performing such a test, a failed drain driver can be easily determined without using a complicated procedure such as disconnecting a wiring or arranging a jumper line. In particular, since the short pads 41 and 42 are exposed, the above-described inspection procedure is very easy.
[0028]
The present invention is not limited to the above embodiment, and can be applied to various liquid crystal display devices of a type in which a plurality of driver circuits are arranged and a control signal is sequentially supplied from a preceding driver to a subsequent driver to control operation timing. It is.
For example, as shown in FIG. 1, when the second stage gate driver 22B starts operating in response to a signal from the first stage gate driver 22A, the first stage and the second stage gate driver A short pad may be arranged between 22A and 22B.
[0029]
In the above embodiment, the flow of the control signal (start pulse) was controlled by arranging the short pads 41 and 42. However, for example, a switch is disposed between each driver circuit, and the signal flow is controlled by switching the switch. Other configurations for signal switching, such as control, may be used.
[0030]
In the above-described embodiment, an example has been described in which the drain driver and the gate driver are arranged on the TFT panel side of the pair of panels forming the liquid crystal display element, but the arrangement position of the driver is arbitrary. For example, drivers may be arranged on both one panel and the other panel, the drivers on one panel may be connected to odd-numbered lines, and the drivers on the other panel may be staggered to even-numbered lines. Good.
[0031]
Further, the present invention is not limited to a TFT liquid crystal display device, and can be applied to an active matrix type liquid crystal display device using an MIM as an active element. Further, the present invention can be applied to a simple matrix type liquid crystal display device having a plurality of segment drivers and a common driver. The present invention is also applicable to a liquid crystal display device.
[0032]
In addition, the present invention is not limited to the above-described embodiment, and is applied to various circuits of a type in which a plurality of circuits are arranged and cascade-connected such that a subsequent-stage circuit starts operating by a control signal from the preceding-stage circuit. It is possible.
[0033]
【The invention's effect】
As described above, according to the present invention, since a short pad for controlling transmission of a control signal is arranged between driver circuits, a failed driver circuit can be easily identified.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a TFT panel and a printed wiring board according to one embodiment of the present invention.
FIG. 2 is a diagram showing a plan configuration of the TFT panel shown in FIG.
FIG. 3 is a diagram showing a configuration of a short pad.
FIG. 4 is a block diagram illustrating a configuration of a drain driver.
FIG. 5 is a plan view showing a configuration of a conventional TFT panel and a printed wiring board.
[Explanation of symbols]
11 TFT panel, 12 TFT, 13 pixel electrode, 14 gate line, 15 drain line, 21A to 21C drain driver, 22A, 22B gate Driver, 31: printed wiring board, 32: input terminal, 33: wiring group, 34: start pulse supply line, 41, 42 ... short pad, 411, 421 ... first Pads, 412, 422: second pads, 413, 423: third pads, 111: TFT panels, 112A, 112B: gate drivers, 113A to 113C: drain drivers, 114: printed wiring board, 115A, 115B: cascade line, 116: input terminal, 117: start pulse supply line, 11 ... image signal supply line

Claims (2)

複数の電極を備え、該電極に供給される信号に従って画像を表示する液晶表示素子と、
前記液晶表示素子の電極に接続され、スタートパルス入力端に供給されるスタートパルスに応答して画像信号を取り込み、取り込みが終了すると、スタートパルス出力端にスタートパルスを出力するn段にカスケード接続された複数のドライバ回路と、
外部より供給されたスタートパルスを第1段のドライバ回路のスタートパルス入力端に供給するスタートパルス入力手段と、
前記n段のドライバ回路のそれぞれに画像データを供給する画像データ供給手段と、
第2乃至第nのドライバ回路に対応して配置され、対応するドライバ回路の前段のドライバ回路のスタートパルス出力端に接続された第1のパッドと、対応するドライバ回路のスタートパルス入力端に接続され、通常時に前記第 1 のパッドに接続されている第2のパッドと、前記スタートパルス入力手段に接続され、検査時に第2のパッドと接続して前記スタートパルス入力手段から供給されたスタートパルスを対応するドライバ回路のスタートパルス入力端に供給するための第3のパッドとからなる(n−1)個のショートパッド、
を備えることを特徴とするドライバ回路を備えた液晶表示装置。
A liquid crystal display device comprising a plurality of electrodes, and displaying an image according to a signal supplied to the electrodes,
It is connected to the electrode of the liquid crystal display element, captures an image signal in response to a start pulse supplied to a start pulse input terminal, and, when the capture is completed, is cascaded to an n-stage that outputs a start pulse to a start pulse output terminal. A plurality of driver circuits,
Start pulse input means for supplying a start pulse supplied from the outside to a start pulse input terminal of the first stage driver circuit;
Image data supply means for supplying image data to each of the n-stage driver circuits;
A first pad arranged corresponding to the second to nth driver circuits and connected to a start pulse output terminal of a driver circuit at a stage preceding the corresponding driver circuit, and connected to a start pulse input terminal of the corresponding driver circuit; And a start pulse supplied from the start pulse input means connected to the second pad at the time of inspection and connected to the second pad connected to the first pad at normal times and connected to the start pad input means. (N-1) short pads, which are supplied to the start pulse input terminal of the corresponding driver circuit .
A liquid crystal display device comprising a driver circuit, comprising:
前記(n−1)個のショートパッドのそれぞれは、スタートパルス入力手段と画像データ供給手段とが形成されたプリント配線基板に形成され、前記第1乃至第3のパッドは露出して形成されていることを特徴とする請求項1に記載のドライバ回路を備えた液晶表示装置。Each of the (n-1) short pads is formed on a printed wiring board on which a start pulse input unit and an image data supply unit are formed, and the first to third pads are formed to be exposed. A liquid crystal display device comprising the driver circuit according to claim 1.
JP25272394A 1994-09-22 1994-09-22 Liquid crystal display device with driver circuit Expired - Fee Related JP3557475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25272394A JP3557475B2 (en) 1994-09-22 1994-09-22 Liquid crystal display device with driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25272394A JP3557475B2 (en) 1994-09-22 1994-09-22 Liquid crystal display device with driver circuit

Publications (2)

Publication Number Publication Date
JPH0895527A JPH0895527A (en) 1996-04-12
JP3557475B2 true JP3557475B2 (en) 2004-08-25

Family

ID=17241374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25272394A Expired - Fee Related JP3557475B2 (en) 1994-09-22 1994-09-22 Liquid crystal display device with driver circuit

Country Status (1)

Country Link
JP (1) JP3557475B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895311B1 (en) * 2002-11-19 2009-05-07 삼성전자주식회사 Liquid crystal display and testing method thereof
JP4599037B2 (en) * 2003-03-25 2010-12-15 シャープ株式会社 Matrix display

Also Published As

Publication number Publication date
JPH0895527A (en) 1996-04-12

Similar Documents

Publication Publication Date Title
US7408376B2 (en) Array substrate
KR101326246B1 (en) Display apparatus
JP2792634B2 (en) Active matrix substrate inspection method
JP3086936B2 (en) Light valve device
KR101217079B1 (en) Display apparatus
JP2007193299A (en) Liquid crystal display device and method of repairing the same
KR101791192B1 (en) Display Apparatus and Method for Testing The Same
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
US9972268B2 (en) Display device
US8264250B2 (en) Array substrate having increased inspection efficiency and display apparatus having the same
JP3557475B2 (en) Liquid crystal display device with driver circuit
KR20060082128A (en) Substrate for display panel
JPH04251892A (en) Liquid crystal display device
KR20080055248A (en) Display panel
KR20070105001A (en) Gate driver circuit and array substrate having the same
JP5350475B2 (en) Electronic equipment
KR20080044073A (en) Thin film transistor substrate
KR100894046B1 (en) Circuit for inspecting liquid crystal display panel
JPH07287555A (en) Liquid crystal display device
KR20070079615A (en) Liquid crystal display and repair method of the same
KR20080022356A (en) Liquid crystal display device and manufacturing method of liquid crystal display device
KR101073041B1 (en) array substrate
KR100897503B1 (en) Liquid crystal display
KR20010004901A (en) method for testing display quality of LCD
JP2001202065A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees