JP3556081B2 - Rmセル処理装置 - Google Patents
Rmセル処理装置 Download PDFInfo
- Publication number
- JP3556081B2 JP3556081B2 JP34459797A JP34459797A JP3556081B2 JP 3556081 B2 JP3556081 B2 JP 3556081B2 JP 34459797 A JP34459797 A JP 34459797A JP 34459797 A JP34459797 A JP 34459797A JP 3556081 B2 JP3556081 B2 JP 3556081B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- unit
- line interface
- congestion
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はATM交換装置の通話路部の構成に関し、特にVS/VD (Virtual Source/Virtual Distination) によってABR (Available Bit Rate) を収容するATM交換機におけるRM (Resource Management)セル処理装置に関するものである。
【0002】
【従来の技術】
今日、音声から動画像までのマルチメディア通信を実現するプラットホームとして、ATM通信網による高速ネットワークが有望とされている。このATM通信網においてより効率的にデータ通信を行う方式としてABRが注目されている。
【0003】
ABRは端末間にRMセルを周期的に巡回させ、網内の輻輳状況を通知して端末の通信レートを制御する方式である。よって、ABRを収容するためには、ATM交換機にRMセル処理機能が必要となる。なお、ABR、RMセル及びVS/VD等については「The ATM Forum T.M.V4.0」に記載されている。
【0004】
図1は、ABRの基本的な収容形態を示したものである。
図1の(a)は、複数のノード(ATM交換機2〜3)によるネットワークを介して発信端末1と着信端末5との間に1つのRMセルのループを作る方式例を示しており、また図1の(b)は、図1の(a)に示すRMセルのループを一旦途中の中継ノード3で終端し、そのループを分割するVS/VD方式の一例を示している。
【0005】
後者のVS/VDの場合には、ノード3は発信端末1に対して着信端末として、そして着信端末5に対しては発信端末として動作する。このようなループ分割によって制御遅延を短くすることが出来るため、RMセルによる輻輳制御がより有効に働き伝送路の使用効率が上がることになる。ただし、前述したようにVS/VDを実現するためにはノードが送信端末/受信端末の動作を仮想的に行う必要があり、特に送信端末として動作するには各VC(Virtual Channel) コネクション毎に信号の送出レートを制御するVCシェーピング機能が必要になる。
【0006】
図2は、VS/VD方式を用いた従来ノードの一構成例を示したものである。
図2において、ノードは、入側回線インタフェース部100、スイッチ200、及び出側回線インタフェース部300を有するATM交換機からなる。本例は、入側と出側の各回線インタフェース部100、300にそれぞれ上り/下り用のVCシェーパ101/102及び301/302を設け、両側の回線インタフェース部100、300でVS/VD動作を実現する方式を示している。各VCシェーパ101/102及び301/302は、対応するループ上で受信したRMセルのループ情報に基づいてそのループに送出する信号レートを制御する。
【0007】
図2の場合、自ノード内にもスイッチ200を介した閉ループが構成できることから、自ノード内だけのABR制御を行うことも可能である。なお、ここで上り(Forward) 方向とは送信端末から受信端末へ信号が流れる方向をいい、下り(Backward)方向はその逆方向をいう(以降、各例において同じ)。
【0008】
図3は、VS/VD方式を用いた従来ノードの別の構成例を示したものである。
図3では、入側回線インタフェース部100及びスイッチ200に図2と同じものを用い、VS/VDによるループ分割を前記入側回線インタフェース部100の片側だけで行っている。出側回線インタフェース部300を出力バッファ303だけの簡易構成としている。
【0009】
【発明が解決しようとする課題】
しかしながら、図2の構成によれば入側と出側の各回線インタフェース部にそれぞれ上りと下りの2つのVCシェーパが使用され、合計4つのVCシェーパが必要となる。高速動作が要求されるVCシェーパは比較的大規模なハードウエアで構成され、従ってその数を増やすことは装置サイズやコストを増大させるという問題があった。
【0010】
一方、図3の構成は片側の回線インタフェース部にだけに2個のVCシェーパが使用される。この場合には入側と出側に使用する回線インタフェース部(ハード)の種類が2種類に増えてしまうため、その結果として装置コストを低減できず、またその管理や保守・運用等にも支障をきたすという問題があった。さらに、図3の簡易構成では図2で示した自ノード内に閉じたループが構成できず、自ノード内だけのABR制御ができないという問題もあった。
【0011】
そこで本発明の目的は、上記種々の問題点に鑑み、入側と出側の各回線インタフェース部の信号入力側だけにVCシェーパを配置し、前記VCシェーパの前後でループ分割することによってノードに使用するVCシェーパの数を減らし、且つ両側の回線インタフェース部の構成を同一とし、さらには自ノード内に閉じたループ構成をも可能(自ノード内に閉じたABR制御が可能)としたATM交換機におけるRMセル処理装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明によれば、発信端末側が接続される入側回線インタフェース部と、
着信端末側が接続される出側回線インタフェース部と、前記入側回線インタフェース部と出側回線インタフェース部とを接続するスイッチとを具備したABRのVS/VD制御を行うRMセル処理装置であって、前記入側回線インタフェース部は、発信端末側からのF−RMセル(Forward−RM Cell)を終端し、前記出側回線インタフェース部からのB−RMセル(Backward−RM Cell)の輻輳情報に基づいて着信端末側へ送出するF−RMセルを挿入する第1のVCシェーパ部と、前記出側回線インタフェース部からのB−RMセルをバッファリングする第1の出側バッファ部と、前記第1の出側バッファ部でバッファリングされたB−RMセルを、発信端末側へ返送する際に発信端末側のB−RMセルのパラメータに書き換えるB−RMセル書き換え部とを有し、前記出側回線インタフェース部は、前記第1のVCシェーパ部からのF−RMセルをバッファリングして着信端末側へ送出する第2の出側バッファ部と、着信端末側からのB−RMセルを終端し、前記第1のVCシェーパ部からのF−RMセルを着信端末側の輻輳情報を付与したB−RMセルとして前記入側回線インタフェース部へ折り返えす第2のVCシェーパ部とを有するRMセル処理装置が提供される。
【0013】
また本発明によれば、前記入側回線インタフェース部において、前記第1のVCシェーパ部は、発信端末側からのF−RMセルを終端するのに代えて、前記発信端末側からのF−RMセルをスルーで通過させ、さらにその通過によるF−RMセルの有無を監視するF−RMセル監視部を有し、前記B−RMセル書き換え部は、前記F−RMセル監視部からのF−RMセルの有無情報を前記B−RMセルのパラメータ書き換え情報として用いるRMセル処理装置が提供される。
【0014】
さらに本発明によれば、前記出側回線インタフェース部において、前記第2のVCシェーパ部は、着信端末側からのB−RMセルを終端し且つ折り返されるF−RMセルを挿入するのに代えて、前記着信端末側からのB−RMセルをスルーで通過させるRMセル処理装置が提供される。
【0015】
本発明によれば、前記出側回線インタフェース部は、受信端末からのB−RMセル到着を指示するB−RMセル到着フラグを備え、前記B−RMセル到着フラグをF−RMセルの折り返し時に判定することによって、前のF−RMセル折り返しから次のF−RMセル折り返しまでの間に生じたB−RMセル到着/未到着を確認し、その情報を折り返されるF−RMセルのTAGに付加することによって前記入側回線インタフェース部にB−RMセルの到着/未到着を通知する。
【0016】
また、前記入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着時間間隔を測定するB−RMセル到着時間カウンタを有し、その測定された未到着時間間隔をACR計算情報として用いる。
対応する入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着情報に基づき、到着情報を伴うB−RMセルを通過させ、未到着情報を伴うB−RMセルを廃棄するB−RMセルフィルタリング部を有し、前記B−RMセルの廃棄によって前段装置にB−RMセルの未到着を通知する。
【0017】
さらに、前記入側回線インタフェース部は、出側回線インタフェース部における折り返しの有無を指示する情報を前記出側回線インタフェース部へ送出するF−RMセルのTAG情報として付加し、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが同一装置内で混在することを許容する。また、前記入側又は出側回線インタフェース部内において、VCシェーピング処理を行う場合には折り返し処理を行い、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが混在することを許容する。
【0018】
そして、前記出側回線インタフェース部において、前記F−RMセルの折り返し時に受信端末側への送出を禁止し、且つ請求項19記載のB−RMセル到着フラグを到着有りに固定設定することにより、ノード内あるいは網内に限定したABR制御を行う。
【0019】
【発明の実施の形態】
図4は、本発明によるATM交換機におけるRMセル処理装置の基本構成を示したものである。
図4において、入側回線インタフェース部100における送信端末からの信号の入側(Forward 側)及び出側回線インタフェース部300における受信端末からの信号の入側(Backward側)にはVCシェーパ101、301がそれぞれ設けられている。各端末に対する信号の出側には出側バッファ103、303がそれぞれ設けられている。また、入側回線インタフェース部100には出側バッファ103から送出されるB−RMセル(Backward−RM cell) のパラメータを書き換えるためのB−RMセル書き換え部104が設けられている。
【0020】
図4に示すように、送信端末と入側回線インタフェース部100との間はVCシェーパ101の前段(入側)でループ分割され、同様に受信端末と出側回線インタフェース部300との間はVCシェーパ301の前段(入側)でループ分割されている。さらに、VCシェーパ101とVCシェーパ301の出力側(出側)はスイッチ200を介してループ接続されている。
【0021】
このように、本願発明の基本構成によれば、VCシェーパの数を2つに減じたノード構成であるにも係わらず、図2で示したループ構成と等価なループ構成(自ノード内に閉じたループ構成を含む)を有し、且つ入側及び出側の回線インタフェース部100、300相互の構成上の対称性をも保有していることが分かる。以下、本願発明について詳細に説明する。
【0022】
図4において、先ず送信端末から受信端末への信号の流れ(Forward 側)を説明する。入側回線インタフェース部100では、入力するF−RMセル(Forward−RM cell)を抽出し、必要なパラメータのみを保持する。そしてVCシェーパ101に対してそのソースビヘイビアに従ってF−RMを挿入しスイッチ200を介して出側回線インタフェース部300へ送出する。出側回線インタフェース部300では前記到着するF−RMセルの必要なパラメータを保持し、そのF−RMセルは出力バッファ303を介して受信端末へ送出される。
【0023】
次に、受信端末から送信端末への信号の流れ(Backward側)について説明する。出側回線インタフェース部300では、入力するB−RMセルを抽出し、必要なパラメータを保持する。そして、VCシェーパ301に対してそのソースビヘイビアに従ってB−RMセルを挿入しスイッチ200を介して入側回線インタフェース部100へ送出する。その際、前記B−RMセルに挿入するパラメータは、出側回線インタフェース部300において前記保持したB−RMセルの受信パラメータ、出側バッファ303の輻輳状態、そして前述した到着F−RMセルの保持パラメータから求める。
【0024】
入側回線インタフェース部100では、前記到着したB−RMセルのパラメータから以降で詳細に説明する実際のセル送出レートとなるACR(Active Cell Rate)を算出し、それをVCシェーパ101の読み出しレート、すなわち送出レートとする。前記到着したB−RMセルは、出側バッファ103を介してB−RMセル書き換え部104に与えられる。そこでは前記保持したF−RMパラメータとVCシェーパ101の輻輳状態によってそのB−RMセルパラメータの値が書き換えられ、送信端末へと返送される。送信端末は、前記返送されたB−RMセルのパラメータ値に基づいて信号の送出レートを制御する。
【0025】
上述したように、本願発明の基本的な考え方は、先ず入側回線インタフェース部100におけるF−RM挿入と出側回線インタフェース部300におけるF−RM折り返し(B−RM挿入)とは、ともにインレート(in−rate )で行うため各VCシェーパ部101、301で実行する。そして、前記F−RM折り返し後のB−RMセルに書かれるパラメータを使って入側回線インタフェース部100において、受信端末への信号送出レートを制御するVCシェーパ101の読み出しレートを決定する。
【0026】
そのために、出側回線インタフェース部300において前記F−RMセルの折り返し時のパラメータとして受信端末側から到着するB−RMセルの値(後段のネットワークの輻輳状態を反映)と出側バッファ303の輻輳状態を反映させた値を用い、その値を入側回線インタフェース部100側へ返送する。また、送信端末へ返送されるB−RMパラメータは、入側回線インタフェース部100のB−RMセル書き換え部104で前記保持したF−RMのパラメータ(前段のネットワークの輻輳状態を反映)とVCシェーパ101の輻輳状態を反映させた値に書き換えられ、B−RMセルが送信端末へ返送される。
【0027】
従って、ここでは前記出側回線インタフェース部300におけるF−RM折り返しは送信端末へ返送されるB−RMセルの挿入タイミングを与えるだけのものであり、実際に送信端末へ返送されるB−RMセルの折り返しパラメータは入側回線インタフェース部100だけで設定されることになる。
【0028】
図5は、本発明による具体的なRMセル処理装置のブロック構成例を示したものである。
図10〜図13は、図4におけるRMセルの処理フロー例を示したものである。
図10の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図10の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図11の(e)及び図12の(f)はVCシェーパ部101、301の出力側処理フローを、そして図13の(g)は出側バッファ部103の出力側処理フローをそれぞれ示している。
また、図6は、ATM交換機におけるRMセル処理装置の具体的な配置構成例を示し、図7は出側バッファの輻輳判定構成の一例を示し、そして図9はRMセルフォーマットを示している。
【0029】
ここでは、先ず図9のRMセルフォーマットの本願発明と関連する主な個所の説明をしておく。なお、図9の上側に点線枠で示したTAG部はATM装置内のセルルーティングや装置内の付加的な制御情報を与えるため、その装置内に限定して使用される。
【0030】
図9において、RMセルは、ATMヘッダを“VPコネクション:VCI=6,PTI=110及びVCコネクション:PTI=110”とすることで識別される。第7オクテットのCI(Congestion Indication) ビットはCI=1で輻輳状態、CI=0で非輻輳状態を示す。NI(No Increase) ビットは、NI=1で有効なセルレートACR(Active Cell Rate)の増加を禁止する。
【0031】
第8及び9オクテットのER(Explicit cell Rate)は、要求するコネクション毎の最大レート(ACR値)を示す。第10及び11オクテットのCCR(Current Cell Rate) は、現在のACR値を示す。そして、第12及び13オクテットのMCR(Minimum Cell Rate) は、コネクション毎の最小セルレート(ACR値)を示す。
【0032】
次に、図5のブロック構成と図10〜図13の処理フローを使って本発明によるRMセル処理装置の処理動作について詳細に説明する。
図5において、送信端末からのF−RMセルは入側回線インタフェース部100のF−RMセル抽出部105で抽出され、前段ネットワークの輻輳状態に関連する情報(CI、NI、ER,CCR)がコネクション毎に第1のF−RMパラメータテーブル106に保持される(図10の(a)のS110、111)。前記保持データは後述するB−RMセルの書き換えに用いられる。
【0033】
受信端末からのB−RMセルも同様に出側回線インタフェース部300のB−RMセル抽出部309で抽出され、後段ネットワークの輻輳状態に関連する情報(CI、NI、ER)がコネクション毎にB−RMパラメータテーブル308に保持され、さらに後述するB−RMセルの到着を通知するB−RMセル到着検出フラグが立てられる(図10の(b)のS120〜122)。前記保持データは、B−RMセルをVCシェーパ部301に挿入する際に使用される。
【0034】
一方、入側回線インタフェース部100のB−RMセルモニタ部109では、出側回線インタフェース部300からのB−RMセルをモニタし、後段ネットワークの輻輳情報(CI、NI、ER、BN)をACR計算部108に通知する(図10の(d)のS140)。ACR計算部108では、前記B−RMセル到着時に、通知されたB−RMセルの輻輳情報(CI、NI、ER、BN)のうちCI、NI、ERを使って各VCコネクション毎に以下のようにACRを算出する(図10の(d)のS141)。
【0035】
・CI=1の時:ACR=max(ACR−ACR*RDF,MCR,LCR)
・CI=0,NI=1の時:ACR=min(ACR,ER)
・CI=0,NI=0の時:ACR=min(ACR+PCR*RIF,PCR,ER)
【0036】
ここで、RDF(Rate Decrease Factor)はセル送出レートの減少を制御し、反対にRIF(Rate Increase Factor)はセル送出レートの増加を制御する。そしてLCR(Least Cell Rate) はVCシェーパのハードウェア構成により決定されるセル送出可能な最低レートを示し、PCR(Peak Cell Rate)は最大(ピーク)セル送出レートを示す。
【0037】
上記式より、前段ネットワークが輻輳時(CI=1)には、ACRの上限値が決定され、反対に非輻輳時(CI=0)にはACRの下限値が決定される。この算出されたACR値に基づいて、VCシェーパ部101から受信端末へ送られるセルの送出レートが更新される(図10の(d)のS142)。
【0038】
一方、出側回線インタフェース部300のF−RMモニタ部304では、入側回線インタフェース部100からのF−RMセルをモニタし、回線番号、CI、NI,ERの各値を第2のF−RMパラメータテーブル306に保持し、さらにER計算部305にCCR値を通知する。そして、F−RMセルの折り返しを指示する折り返しフラグをオンに設定する(図10の(c)のS130、131)。
【0039】
ER計算部305では、F−RMモニタ部304、出側バッファ部303の輻輳状態(CI)や負荷等を考慮したERの計算を行う(図10の(c)のS132)。ER計算方式については様々な方式が適用可能である。図7には、出側バッファ部303の輻輳判定構成の一例を示している。本例では、図7の(a)に示すように輻輳状態をバッファの使用状況により非輻輳状態A,軽輻輳状態B、そして重輻輳状態Cの三段階に分けて判定し、そのバッファ量と比較する3つの判定閾値を設けている。
【0040】
図7の(b)では、非輻輳状態から重輻輳状態に至る場合の判定閾値と、その逆方向に重輻輳状態から非輻輳状態に回復する場合の判定閾値との間にはヒステリシスが与えられており、輻輳状態が遷移する時の振動を防止している。また、重輻輳判定閾値をバッファ量より大きくすれば重輻輳状態を持たない制御も可能である。ここで、重輻輳解除閾値を軽輻輳判定閾値とは別に設けてもよい。このとき、軽輻輳判定閾値と輻輳解除閾値を0とすれば、非輻輳状態を持たない制御も可能である。
【0041】
出側バッファ部303の前記各輻輳状態に応じて以下の様にパラメータを定める。
ここで、F−RM保持値とは第2のF−RMパラメータテーブル306の値を、そしてB−RM保持値とはB−RMパラメータテーブル308の値を示す。また、“or”は論理和をとることをいう。その結果、出側バッファ部303の輻輳が大きい時に、入側回線インタフェース部100のACRの計算を通じてVCシェーパ部101の読み出しレートを押さえることができる。
【0042】
なお、図6に示すように、実際の回線インタフェース部100、300には、VCシェーパ部(VCS)101,301に接続される多重分離部を介した複数の出側バッファ部が存在する。従って、前記ERの計算結果は、出側回線インタフェース部300における個々の出側バッファに応じて与えられる(図5のERQ)。
【0043】
次に、入側回線インタフェース部100のF−RM挿入部107では、F−RMセル挿入時に前F−RMセルを挿入してから所定時間(ADTF)以上経過していて、且つACR>ICR(Initial Cell Rate) の時に、ACR=ICRとする(図11の(e)のS150)。そして、VCシェーパ部101の読み出し時に以下のどちらかの条件を満たしたときにユーザーセルを止めてそこにF−RMセルを挿入する。
【0044】
すなわち、1)前F−RMセルを挿入してから2個以上のユーザセルを送出していて、且つ所定時間(Trm)が経過しているとき、又は2)前F−RMセルを挿入してから、RM生成間隔内の最大セル数(NRM)−1個のセルを送出していたとき、のいずれかにF−RMセルを挿入する。挿入するF−RMセルのパラメータは、DIR=0,BN=0,CI=0,NI=0,ER=PCR,CCR=ACRである(図11の(e)のS151)。そして、そのACR値に従って、VCシェーパ部101のセル出力レートを更新する(図11の(e)のS152)。
【0045】
一方、出側回線インタフェース部300のB−RM挿入部307では、VCシェーパの読み出し時に、F−RMセル挿入条件を満たさず、B−RM送出要求があること、且つ次の条件、1)前F−RMセルを挿入してから1つもB−RMセルを送出してなかったとき、又は2)VCシェーパにセルがなかったとき、のいずれかを満たしたときにユーザーセルを止めてB−RMセルを挿入する。
【0046】
挿入するB−RMセルのパラメータは次の通りである。
・DIR=1,BN=0,NI=F−RM保持NI値 or B−RM保持NI値
・F−RMモニタ部304により保持した回線番号に対応する出側バッファ部303の輻輳状態、ERQ値を参照し、
ここで、F−RM保持値とは第2のF−RMパラメータテーブル306の値を、そしてB−RM保持値とはB−RMパラメータテーブル308の値を示す。また、“or”は論理和をとることをいう(以下同じ)。なお、図12の(f)のS160〜165にその一例を示す。
【0047】
最後に、入側回線インタフェース部100のB−RMセル書き替え部104では、対応するVCシェーパ部101の入側バッファ(図示せず)の輻輳状態に応じて、先に図7の例で説明した3つの輻輳判定構成を採用することによって以下の様にB−RMセルのパラメータを書き換える。
図13の(g)のS170〜174には上述した3つの輻輳状態を判定する場合の例を示している。
【0048】
このように、VCシェーパ部101がすいていれば、後段ネットワーク側が輻輳状態にある場合でも送信端末側には大きなセルレートを許可することができ、前記バッファをより効率的に利用することが可能となる。また、VCシェーパ部101の輻輳が大きくなった時には前段ネットワーク側の送出レートを押さえることができる。また、例えばVCシェーパ部101の入側バッファ量が小さい等の理由で、VCシェーパ部101の読み出しレートより大きいレートを許可すのが危険となる場合には、上記非輻輳状態をなくし軽/重輻輳の2状態とすることで対応できる。
【0049】
前記2状態で輻輳を判定する場合には、対応するVCシェーパ部101の入側バッファ(図示せず)の輻輳状態やACR値を参照し、例えば以下のように設定する。
なお、前記非輻輳及び輻輳は、図13の(g)の軽輻輳(S137)と重輻輳(S174)にそれぞれ対応している。
【0050】
図8は、本発明によるRMセル処理装置においてB−RMセル未到着を通知する一構成例を示したものである。
図8では、RMセル処理装置が2段接続され、後段のRMセル処理装置の出側インタフェース部にB−RMセルが到着しない場合(×)には、受信端末に対するセル送信レートを下げる必要がある。
【0051】
しかしながら、上述した図4の本発明の構成では受信端末にセルを送信するVCシェーパ部101は入側回線インタフェース部100側にあり、且つ出側回線インタフェース部300で折り返されたF−RMセルのパラメータによって前記VCシェーパの動作が制御される。従って、この構成のままだと入側回線インタフェース部100では受信端末から返送されるB−RMセルの未到着検出が出来ない。そこで、本例では折り返すF−RMセル(B−RMセル)にB−RM未検出ビットを付与することで入側回線インタフェース部100にB−RM到着の有無を通知する(図10の(b)のS122)。前記B−RM未検出ビットは図9に示すTAG内の空きビットを利用する。
【0052】
その動作は以下の通である。出側回線インタフェース部300ではB−RMセル到着フラグを用意し、受信端末からのB−RM到着時に前記フラグを立てる。そして、F−RMセル折り返し時に、B−RM挿入部307で前記フラグが立っていたら折り返されるセルのTAGのB−RM未検出ビットを例えば“0”に、フラグが立っていなければB−RM未検出ビットを“1”とし、入側回線インタフェース部100にB−RMセル未到着を通知する。最後に前記折り返し後に、B−RMセル到着フラグをリセットする(図12の(f)のS164)。
【0053】
入側回線インタフェース部100では、所定のB−RMセル未到着の時間間隔を計数するB−RM未到着時間カウンタ110を設け、前記B−RM未検出ビット=0(B−RMセル到着検出)且つBN=0のときだけ前記B−RM未到着時間カウンタ110をクリアする。前記B−RM未検出ビットはB−RMセルモニタ部109がACR計算部108に通知する。B−RM未到着時間カウンタがB−RMセルの未到着により計数した情報はACR計算のパラメータとして利用される。
【0054】
例えば、ACR計算部108でB−RMセル未到着カウンタ110の値がCRM時間以上であったときにはACR=max(ACR*CDF,MCR,LCR)とする。その結果として受信端末に対するセル送信レートが下げられる。ACR計算部108は、セル時間毎にB−RMセル未到着時間カウンタ110をカウントアップし、下りB−RMセル到着時に、通知されたB−RMセル中の未検出ビット=0でBN=0の時、B−RMセル未到着時間カウンタをリセットする。なお、本例では前記B−RM未検出ビットをB−RMセルに付与しているが、それはTAG情報として与えられることから、B−RM未検出ビットをユーザーセルに付与することもできる。
【0055】
図14は、図4の本発明によるRM処理装置の基本構成をより簡易化した構成例を示したものである。
そして、図15〜図18は、図14のRMセルの処理フロー例を示したものである。
【0056】
図14では、入側回線インタフェース部100においてF−RMセルを抽出・挿入せず、単にスルーで通過させることで簡易化したRM処理装置を実現している。送信端末側がソースビヘイビアに従っていれば入側回線インタフェース部100で受信するセル中にF−RMセルは正常に挿入されているはずであり問題は起こらない。しかしながら、F−RMが正常に挿入されていない場合には、それ以降の制御が正常に動作しなくなる。
【0057】
例えば、F−RMセルが全く到着しない場合には、出側回線インタフェース部300においてB−RMセル(F−RMセル折り返し)が挿入されず、RM処理装置側のバッファや後段のネットワーク等の輻輳を防止すべく送信端末側へ返送B−RMセルを通してセルレートを下げるよう要求できなくなる。
【0058】
この問題を回避するために、本例では入側回線インタフェース部100に図4のF−RMセル抽出部105及びF−RMセル挿入部107に換えてF−RMセル監視部111を設ける。正常動作時はユーザセルNrmセル中に1セルF−RMが挿入される。従って、F−RMセル監視部111でユーザーセルNrm×N(N:保護係数)セル中のF−RMセルの有無を監視(モニタ)することにより、F−RMが正常に来ているかどうかを判断する。
【0059】
本例の処理フロー図15〜17は、先に説明した図4の処理フロー図10〜図13とそれぞれ1対1に対応しており、図15の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図15の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図16の(e)及び図17の(f)はVCシェーパ部101、301の出力側処理フローを、そして図18の(g)は出側バッファ部103の出力側処理フローの各例をそれぞれ示している。
【0060】
以下では、先に説明した図10〜図13の処理フローと相違する個所についてだけ説明する。先ず、図15の(a)に示すVCシェーパ部101の入力側処理フローでは、F−RMセル監視部111がF−RMセルの到着間隔を監視(モニタ)し、検出したF−RMセルのパラメータ(CI、NI、ER、CCR)を保持する(S210、211)。前記F−RMセルはそのまま次段のVCシェーパ部101に与えられる。
【0061】
前記監視結果は、B−RMセル書き替え部104に新たに追加された輻輳情報として与えられ、VCシェーパ部101の入側バッファ(図示せず)の輻輳状態と共にB−RMセル書き替え時の輻輳状態の判定に利用される。なお、図15の(a)以外は全て図4の基本構成と同じ処理が行われる。
【0062】
図19は、図4の本発明によるRM処理装置の基本構成をより簡易化した別の構成例を示したものである。
そして、図20〜図23は、図19のRMセルの処理フロー例を示したものである。
【0063】
図19では、図14の出側回線インタフェース部300で更にB−RMセルの抽出・挿入を行うことなくB−RMセルをスルーで通過させる構成をとっている。本構成では受信端末側もソースビヘイビアに従っていれば受信端末側からのB−RMセルが正常に挿入(受信)されることを前提としている。従って、受信端末側との制御ループが完成されている間は問題は起こらない。しかしながら、前記制御ループができるまではB−RMセルを挿入できなくなるため、本構成の場合には初期の輻輳を回避すべくICR(Initial Cell Rate) を低くしておくことが望ましい。
【0064】
本例の処理フロー図20〜22も先に説明した図4の処理フロー図10〜図13とそれぞれ1対1に対応している。すなわち図20の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図20の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図21の(e)及び図22の(f)はVCシェーパ部101、301の出力側処理フローを、そして図23の(g)は出側バッファ部103の出力側処理フローの各例をそれぞれ示している。
【0065】
ここでも、図10〜図13の処理フローと相違する個所についてだけ説明する。図20の(a)の処理フロー(S310,311)は、F−RMセル監視部111の処理で説明した図15の(a)の処理フローと同じである。さらに、本例では図5のB−RMセル挿入部307の処理が不要となり、それと対応する図20の(b)ではB−RMセルパラメータ(CI、NI,ER)の保持だけが行われる(S320)。
【0066】
また、本例ではF−RMセルの折り返しが行われないため、図20の(c)には図10の(c)における折り返しフラグの制御処理(S131)はなく、同様に図22の(f)に図12の(f)における折り返しフラグの制御処理(S164)もない。
【0067】
図24は、本願発明によるRMセル処理装置を中継系にも用い、その中継系にVCシェーパを配置しないネットワーク構成例を示したものである。
図24では中継系でVCシェーピングを行わないことを想定している。その理由は、中継系では収容コネクションが多く、今後の高速伝送化によりVCシェーパを配置した場合にハードインパクトが大きくなるという弊害が予想されるからである。図24の(a)及び(b)には想定される2つの構成例を示している。
【0068】
前者は、中継ノードにおいてVS/VDを行わないが、加入者を収容するノードではなお通常のVS/VD機能が働く構成例を示している。それに対して後者は、加入者を収容するノードの中継回線側でもVCシェーピングは行わなず、加入者系−中継系−加入者系のネットワーク全体で1つのVS/VD点を有した制御を行う構成例を示している。VCシェーピングの使用の有無は、各ノードでVCシェーパを使用するか否かの識別テーブルを用意するか、また図24の(a)の場合には中継ノードの設定等で判断することができる。
【0069】
図25は、中継系を含むノードにおける折り返しの判別構成例を示している。
図24の(a)のようにノードが中継系/加入者系を兼ねる場合、又は先の図6で示したある回線インタフェースに複数種別の回線(中継系/加入者系)が混在する場合には中継系の回線インタフェースでF−RMセルが加入者系/中継系のいずれから来たかによって折り返す場合と折り返さない場合が生じる。図25はその判別構成を示している。
【0070】
図25の(a)の例では、加入者系と中継系が混在するノードにおいてF−RMセルが与えられる入側回線インタフェース部100でF−RMセルを折り返す/折り返さないの識別ビットをセルのTAG(図9参照)に付与し、その出側回線インタフェース部300で前記識別ビットを参照し、必要なら折り返しを実行する。図25の(a)の左側に示すようにF−RMセルが加入者系(送信端末)からくる場合には前記折り返しビットは例えば“0”(折り返さない)であり、図25の(a)の右側に示すようにF−RMセルが中継系からくる場合には前記折り返しビットは“1”(折り返す)である。
【0071】
図25の(b)の例では、各ノードに備えられた回線インタフェース部の上りコネクションがVCシェーピングを行うか否かの識別テーブルを利用する。図25の(b)に示すように折り返しを行う箇所では必ずVCシェーピングを行っている。従って、折り返しを判定する際に、そのコネクションに対応する上りコネクションがVCシェーピングを行う回線インタフェース部の場合(図25の(b)右側のVCS使用)には折り返しを行い、それを行わない場合(図25の(b)左側のVCS未使用)には折り返しを行わない。
【0072】
図26は、中継系を含む場合のB−RMセル未到着監視構成例を示したものである。
先に図8を用いて本発明によるRMセル処理装置のB−RMセル未到着監視構成例を示した。図24の(a)のような中継系を含むネットワーク構成には、受信端末側のノードが加入者系/中継系を含み、且つその中継系が上り側でVCシェーピング動作を実行するため図8に示したB−RMセル未到着監視構成がそのまま適用できる。
【0073】
しかしながら、図24の(b)に示すようにネットワークの送受信端のノードだけがVCシェーピングを行う構成の場合、図8の例のようにTAG情報を使ってB−RMセル未到着を受信端のノードから送信端のノードに通知することができなくなる。なぜならTAGは各ノード内でのみ有効な情報だからである。従って、図24の(b)の場合にはB−RMセル未到着時にレートをさげる制御ができないことになる。
【0074】
そのため、本例では先ず図8と同様にB−RM到着時に出側回線インタフェース部300でB−RMセル到着フラグを立てる。そして同一ノードの入側回線インタフェースでは前記到着フラグが立っていない時に折り返されたB−RMセルをB−RMセルフィルタリング部112によって廃棄し、それにより順次前段のノードにB−RM未到着を通知していく。送信端末と対向するノードまで前記通知がなされると、その上り側のVCシェーパは送信レートを下げる制御を行う。
【0075】
図26の(a)は、正常にB−RMセルが到着している場合を示しており、出側回線インタフェース部300で受信端末からのB−RMセルを受信した時には前記B−RMセル到着フラグを立てる。そして、F−RMセル折り返し時に、前記フラグが立っているのでB−RM未検出ビットを“0”とし、入側回線インタフェース部100にB−RMセルが正常に到着していることを通知する。
【0076】
同一ノードの入側回線インタフェース部100では、B−RMセルフィルタリング部112でB−RM未検出ビットが“0”のB−RMセルをそのまま通過させる。送信端末と対向するノードの入側回線インタフェースでは図8で説明したB−RMセル到着悪時間カウンタ部110によって同様の制御を行う。
【0077】
図26の(b)は、B−RMセルが未到着の場合(×)を示している。出側回線インタフェース部300で受信端末からのB−RM未到着を検出した場合にB−RM到着フラグを立てない。そして、F−RMセル折り返し時に、前記フラグが立っていないのでB−RM未検出ビットを“1”として、入側回線インタフェース部100にB−RMセルの未到着を通知する。
【0078】
同一ノードの入側回線インタフェース部100では、B−RMセルフィルタリング部112でB−RM未検出ビットが“1”のB−RMセルを廃棄する。従って、この場合は送信端末と対向するノードの入側回線インタフェースのB−RMセル到着時間カウンタ部110はカウントアップし、図8で説明したのと同様の制御によって受信端末側に対するセル送信レートを下げる。
【0079】
図27は、本発明によるRMセル処理装置を用いて装置内/網内で閉じたABR制御を行う構成例を示したものである。
本例は、ABRを用いて装置内/網内に閉じた輻輳制御を行い、それによって装置内/網内の通信品質を保証することを目的としている。これを実現するには、出側回線インタフェース部300においてF−RMセル折り返し時に、F−RMセルをモニタするのではなく抽出する構成とする。また、B−RMセルは必ず未到着となるが、そのままだとACR計算においてレートが下がってしまうため、本コネクションに対してはB−RM到着フラグを立てたまま固定する。
【0080】
図27の(a)は、図24の(a)に示した中継系/加入者系が混在するノード内だけにABR制御を閉じる例を示しており、また図27の(b)は、同じ図24の(a)でさらにその中継系全体を1つのループとして閉じる例を示している。
【0081】
図28は、本発明のRMセル処理装置を具体的に実現するための一構成例を示したものである。
図29は、図28の各テーブル例を示したものである。
本例は、基本的には図5に示す入側回線インタフェース部100と出側回線インタフェース部300とを1つにまとめた回線インタフェース部として構成したものであり、LSI化することを前提とした構成となっている。本回線インタフェース部は当然に入側又は出側の両方の回線インタフェース部に使用可能である。
【0082】
ここでは、図5で説明した各機能ブロック以外の主要なものについて簡単に説明しておくに留める。
図28において、EFCIコピー部401は、ユーザーセルのPTIをモニタし、EFCI(Explicit Forward Congestion Indication)状態をセルヘッダのCIビットにコピーする。対象は、PTI=OXXのセルのみであり、PTI=01Xの時:CI=1、そしてPTI=00Xの時:CI=0である。
【0083】
なお、EFCIはRMセルに対応していない装置にも対応可能とすべく設けられたものであり、そこで識別したユーザーセルのEFCI状態はコネクション毎に保持されてB−RMセル書換部104で使用される。EFCIクリア部403は、VCシェーパから読み出されたユーザーセルのPTI値をモニタし、EFCI表示がされていた場合にクリアする。
【0084】
回線番号付与部402は、VCシェーピング無しのコネクションのB−RMセルに対して回線番号を付与する。上りB−RMセル書換部404は、B−RMセル挿入部307で挿入されるB−RMセル以外でバッファから読み出されたB−RMのパラメータを以下のように書き換える。
・ヘッダに付与された回線番号に対応するバッファの輻輳状態、ERQ値を参照し、
−非輻輳:ER=min(ERQ、自セルER値)、CI=自セルCI値
−軽輻輳:ER=min(ERQ、自セルER値)、CI=1
−重輻輳:ER=0,CI=1
そして、B−RMモニタ部407は、B−RMセルの抽出は行わずにパラメータの監視だけを行う場合に使用する。
【0085】
【発明の効果】
以上述べたように、本発明によれば入側と出側の各回線インタフェース部の信号入力側だけにVCシェーパを配置し、前記VCシェーパの前後でループ分割することによって各ノードで使用するVCシェーパの数を減らし、且つ両側の回線インタフェース部構成を同一とすることで装置コストや保守・運用等のコスト低減を達成し、さらには自ノード内に閉じたループ構成も可能としたATM交換機におけるRMセル処理装置を提供することが可能となる。
【図面の簡単な説明】
【図1】ABRの基本的な収容形態を示した図である。
【図2】VS/VD方式を用いた従来ノードの一構成例を示した図である。
【図3】VS/VD方式を用いた従来ノードの別の構成例を示した図である。
【図4】本発明によるATM交換機におけるRMセル処理装置の基本構成を示した図である。
【図5】本発明による具体的なRMセル処理装置のブロック構成例を示した図である。
【図6】ATM交換機におけるRMセル処理装置の具体的な配置構成例を示した図である。
【図7】出側バッファの輻輳判定構成の一例を示した図である。
【図8】B−RMセルの未到着の通知構成例を示した図である。
【図9】RMセルのセルフォーマットを示した図である。
【図10】図4におけるRMセルの処理フロー例(1−1)を示した図である。
【図11】図4におけるRMセルの処理フロー例(1−2)を示した図である。
【図12】図4におけるRMセルの処理フロー例(1−3)を示した図である。
【図13】図4におけるRMセルの処理フロー例(1−4)を示した図である。
【図14】図4の本発明によるRM処理装置の基本構成をより簡易化した構成例を示した図である。
【図15】図14におけるRMセルの処理フロー例(2−1)を示した図である。
【図16】図14におけるRMセルの処理フロー例(2−2)を示した図である。
【図17】図14におけるRMセルの処理フロー例(2−3)を示した図である。
【図18】図14におけるRMセルの処理フロー例(2−4)を示した図である。
【図19】図4の本発明によるRM処理装置の基本構成をより簡易化した別の構成例を示した図である。
【図20】図19におけるRMセルの処理フロー例(3−1)を示した図である。
【図21】図19におけるRMセルの処理フロー例(3−2)を示した図である。
【図22】図19におけるRMセルの処理フロー例(3−3)を示した図である。
【図23】図19におけるRMセルの処理フロー例(3−4)を示した図である。
【図24】中継系にVCシェーパを配置しないネットワーク構成例を示した図である。
【図25】中継系を含むノードにおける折り返しの判別構成例を示した図である。
【図26】中継系を含む場合のB−RMセル未到着監視構成例を示した図である。
【図27】装置内/網内で閉じたABR制御を行う構成例を示した図である。
【図28】本発明のRMセル処理装置を具体的に実現するための一構成例を示した図である。
【図29】図28の各テーブル例を示した図である。
【符号の説明】
1…送信端末
5…受信端末
100…入側回線インタフェース部
101、102、301、302…VCシェーパ部
103、303…出側バッファ部
104…B−RMセル書き換え部
105…F−RMセル抽出部
107…F−RMセル挿入部
108…ACR計算部
109…B−RMセルモニタ部
110…B−RMセル到着時間カウンタ部
111…F−RMセル監視部
112…B−RMセルフィルタリング部
304…F−RMセルモニタ部
305…ER計算部
307…F−RMセル挿入部
309…F−RMセル抽出部
【発明の属する技術分野】
本発明はATM交換装置の通話路部の構成に関し、特にVS/VD (Virtual Source/Virtual Distination) によってABR (Available Bit Rate) を収容するATM交換機におけるRM (Resource Management)セル処理装置に関するものである。
【0002】
【従来の技術】
今日、音声から動画像までのマルチメディア通信を実現するプラットホームとして、ATM通信網による高速ネットワークが有望とされている。このATM通信網においてより効率的にデータ通信を行う方式としてABRが注目されている。
【0003】
ABRは端末間にRMセルを周期的に巡回させ、網内の輻輳状況を通知して端末の通信レートを制御する方式である。よって、ABRを収容するためには、ATM交換機にRMセル処理機能が必要となる。なお、ABR、RMセル及びVS/VD等については「The ATM Forum T.M.V4.0」に記載されている。
【0004】
図1は、ABRの基本的な収容形態を示したものである。
図1の(a)は、複数のノード(ATM交換機2〜3)によるネットワークを介して発信端末1と着信端末5との間に1つのRMセルのループを作る方式例を示しており、また図1の(b)は、図1の(a)に示すRMセルのループを一旦途中の中継ノード3で終端し、そのループを分割するVS/VD方式の一例を示している。
【0005】
後者のVS/VDの場合には、ノード3は発信端末1に対して着信端末として、そして着信端末5に対しては発信端末として動作する。このようなループ分割によって制御遅延を短くすることが出来るため、RMセルによる輻輳制御がより有効に働き伝送路の使用効率が上がることになる。ただし、前述したようにVS/VDを実現するためにはノードが送信端末/受信端末の動作を仮想的に行う必要があり、特に送信端末として動作するには各VC(Virtual Channel) コネクション毎に信号の送出レートを制御するVCシェーピング機能が必要になる。
【0006】
図2は、VS/VD方式を用いた従来ノードの一構成例を示したものである。
図2において、ノードは、入側回線インタフェース部100、スイッチ200、及び出側回線インタフェース部300を有するATM交換機からなる。本例は、入側と出側の各回線インタフェース部100、300にそれぞれ上り/下り用のVCシェーパ101/102及び301/302を設け、両側の回線インタフェース部100、300でVS/VD動作を実現する方式を示している。各VCシェーパ101/102及び301/302は、対応するループ上で受信したRMセルのループ情報に基づいてそのループに送出する信号レートを制御する。
【0007】
図2の場合、自ノード内にもスイッチ200を介した閉ループが構成できることから、自ノード内だけのABR制御を行うことも可能である。なお、ここで上り(Forward) 方向とは送信端末から受信端末へ信号が流れる方向をいい、下り(Backward)方向はその逆方向をいう(以降、各例において同じ)。
【0008】
図3は、VS/VD方式を用いた従来ノードの別の構成例を示したものである。
図3では、入側回線インタフェース部100及びスイッチ200に図2と同じものを用い、VS/VDによるループ分割を前記入側回線インタフェース部100の片側だけで行っている。出側回線インタフェース部300を出力バッファ303だけの簡易構成としている。
【0009】
【発明が解決しようとする課題】
しかしながら、図2の構成によれば入側と出側の各回線インタフェース部にそれぞれ上りと下りの2つのVCシェーパが使用され、合計4つのVCシェーパが必要となる。高速動作が要求されるVCシェーパは比較的大規模なハードウエアで構成され、従ってその数を増やすことは装置サイズやコストを増大させるという問題があった。
【0010】
一方、図3の構成は片側の回線インタフェース部にだけに2個のVCシェーパが使用される。この場合には入側と出側に使用する回線インタフェース部(ハード)の種類が2種類に増えてしまうため、その結果として装置コストを低減できず、またその管理や保守・運用等にも支障をきたすという問題があった。さらに、図3の簡易構成では図2で示した自ノード内に閉じたループが構成できず、自ノード内だけのABR制御ができないという問題もあった。
【0011】
そこで本発明の目的は、上記種々の問題点に鑑み、入側と出側の各回線インタフェース部の信号入力側だけにVCシェーパを配置し、前記VCシェーパの前後でループ分割することによってノードに使用するVCシェーパの数を減らし、且つ両側の回線インタフェース部の構成を同一とし、さらには自ノード内に閉じたループ構成をも可能(自ノード内に閉じたABR制御が可能)としたATM交換機におけるRMセル処理装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明によれば、発信端末側が接続される入側回線インタフェース部と、
着信端末側が接続される出側回線インタフェース部と、前記入側回線インタフェース部と出側回線インタフェース部とを接続するスイッチとを具備したABRのVS/VD制御を行うRMセル処理装置であって、前記入側回線インタフェース部は、発信端末側からのF−RMセル(Forward−RM Cell)を終端し、前記出側回線インタフェース部からのB−RMセル(Backward−RM Cell)の輻輳情報に基づいて着信端末側へ送出するF−RMセルを挿入する第1のVCシェーパ部と、前記出側回線インタフェース部からのB−RMセルをバッファリングする第1の出側バッファ部と、前記第1の出側バッファ部でバッファリングされたB−RMセルを、発信端末側へ返送する際に発信端末側のB−RMセルのパラメータに書き換えるB−RMセル書き換え部とを有し、前記出側回線インタフェース部は、前記第1のVCシェーパ部からのF−RMセルをバッファリングして着信端末側へ送出する第2の出側バッファ部と、着信端末側からのB−RMセルを終端し、前記第1のVCシェーパ部からのF−RMセルを着信端末側の輻輳情報を付与したB−RMセルとして前記入側回線インタフェース部へ折り返えす第2のVCシェーパ部とを有するRMセル処理装置が提供される。
【0013】
また本発明によれば、前記入側回線インタフェース部において、前記第1のVCシェーパ部は、発信端末側からのF−RMセルを終端するのに代えて、前記発信端末側からのF−RMセルをスルーで通過させ、さらにその通過によるF−RMセルの有無を監視するF−RMセル監視部を有し、前記B−RMセル書き換え部は、前記F−RMセル監視部からのF−RMセルの有無情報を前記B−RMセルのパラメータ書き換え情報として用いるRMセル処理装置が提供される。
【0014】
さらに本発明によれば、前記出側回線インタフェース部において、前記第2のVCシェーパ部は、着信端末側からのB−RMセルを終端し且つ折り返されるF−RMセルを挿入するのに代えて、前記着信端末側からのB−RMセルをスルーで通過させるRMセル処理装置が提供される。
【0015】
本発明によれば、前記出側回線インタフェース部は、受信端末からのB−RMセル到着を指示するB−RMセル到着フラグを備え、前記B−RMセル到着フラグをF−RMセルの折り返し時に判定することによって、前のF−RMセル折り返しから次のF−RMセル折り返しまでの間に生じたB−RMセル到着/未到着を確認し、その情報を折り返されるF−RMセルのTAGに付加することによって前記入側回線インタフェース部にB−RMセルの到着/未到着を通知する。
【0016】
また、前記入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着時間間隔を測定するB−RMセル到着時間カウンタを有し、その測定された未到着時間間隔をACR計算情報として用いる。
対応する入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着情報に基づき、到着情報を伴うB−RMセルを通過させ、未到着情報を伴うB−RMセルを廃棄するB−RMセルフィルタリング部を有し、前記B−RMセルの廃棄によって前段装置にB−RMセルの未到着を通知する。
【0017】
さらに、前記入側回線インタフェース部は、出側回線インタフェース部における折り返しの有無を指示する情報を前記出側回線インタフェース部へ送出するF−RMセルのTAG情報として付加し、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが同一装置内で混在することを許容する。また、前記入側又は出側回線インタフェース部内において、VCシェーピング処理を行う場合には折り返し処理を行い、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが混在することを許容する。
【0018】
そして、前記出側回線インタフェース部において、前記F−RMセルの折り返し時に受信端末側への送出を禁止し、且つ請求項19記載のB−RMセル到着フラグを到着有りに固定設定することにより、ノード内あるいは網内に限定したABR制御を行う。
【0019】
【発明の実施の形態】
図4は、本発明によるATM交換機におけるRMセル処理装置の基本構成を示したものである。
図4において、入側回線インタフェース部100における送信端末からの信号の入側(Forward 側)及び出側回線インタフェース部300における受信端末からの信号の入側(Backward側)にはVCシェーパ101、301がそれぞれ設けられている。各端末に対する信号の出側には出側バッファ103、303がそれぞれ設けられている。また、入側回線インタフェース部100には出側バッファ103から送出されるB−RMセル(Backward−RM cell) のパラメータを書き換えるためのB−RMセル書き換え部104が設けられている。
【0020】
図4に示すように、送信端末と入側回線インタフェース部100との間はVCシェーパ101の前段(入側)でループ分割され、同様に受信端末と出側回線インタフェース部300との間はVCシェーパ301の前段(入側)でループ分割されている。さらに、VCシェーパ101とVCシェーパ301の出力側(出側)はスイッチ200を介してループ接続されている。
【0021】
このように、本願発明の基本構成によれば、VCシェーパの数を2つに減じたノード構成であるにも係わらず、図2で示したループ構成と等価なループ構成(自ノード内に閉じたループ構成を含む)を有し、且つ入側及び出側の回線インタフェース部100、300相互の構成上の対称性をも保有していることが分かる。以下、本願発明について詳細に説明する。
【0022】
図4において、先ず送信端末から受信端末への信号の流れ(Forward 側)を説明する。入側回線インタフェース部100では、入力するF−RMセル(Forward−RM cell)を抽出し、必要なパラメータのみを保持する。そしてVCシェーパ101に対してそのソースビヘイビアに従ってF−RMを挿入しスイッチ200を介して出側回線インタフェース部300へ送出する。出側回線インタフェース部300では前記到着するF−RMセルの必要なパラメータを保持し、そのF−RMセルは出力バッファ303を介して受信端末へ送出される。
【0023】
次に、受信端末から送信端末への信号の流れ(Backward側)について説明する。出側回線インタフェース部300では、入力するB−RMセルを抽出し、必要なパラメータを保持する。そして、VCシェーパ301に対してそのソースビヘイビアに従ってB−RMセルを挿入しスイッチ200を介して入側回線インタフェース部100へ送出する。その際、前記B−RMセルに挿入するパラメータは、出側回線インタフェース部300において前記保持したB−RMセルの受信パラメータ、出側バッファ303の輻輳状態、そして前述した到着F−RMセルの保持パラメータから求める。
【0024】
入側回線インタフェース部100では、前記到着したB−RMセルのパラメータから以降で詳細に説明する実際のセル送出レートとなるACR(Active Cell Rate)を算出し、それをVCシェーパ101の読み出しレート、すなわち送出レートとする。前記到着したB−RMセルは、出側バッファ103を介してB−RMセル書き換え部104に与えられる。そこでは前記保持したF−RMパラメータとVCシェーパ101の輻輳状態によってそのB−RMセルパラメータの値が書き換えられ、送信端末へと返送される。送信端末は、前記返送されたB−RMセルのパラメータ値に基づいて信号の送出レートを制御する。
【0025】
上述したように、本願発明の基本的な考え方は、先ず入側回線インタフェース部100におけるF−RM挿入と出側回線インタフェース部300におけるF−RM折り返し(B−RM挿入)とは、ともにインレート(in−rate )で行うため各VCシェーパ部101、301で実行する。そして、前記F−RM折り返し後のB−RMセルに書かれるパラメータを使って入側回線インタフェース部100において、受信端末への信号送出レートを制御するVCシェーパ101の読み出しレートを決定する。
【0026】
そのために、出側回線インタフェース部300において前記F−RMセルの折り返し時のパラメータとして受信端末側から到着するB−RMセルの値(後段のネットワークの輻輳状態を反映)と出側バッファ303の輻輳状態を反映させた値を用い、その値を入側回線インタフェース部100側へ返送する。また、送信端末へ返送されるB−RMパラメータは、入側回線インタフェース部100のB−RMセル書き換え部104で前記保持したF−RMのパラメータ(前段のネットワークの輻輳状態を反映)とVCシェーパ101の輻輳状態を反映させた値に書き換えられ、B−RMセルが送信端末へ返送される。
【0027】
従って、ここでは前記出側回線インタフェース部300におけるF−RM折り返しは送信端末へ返送されるB−RMセルの挿入タイミングを与えるだけのものであり、実際に送信端末へ返送されるB−RMセルの折り返しパラメータは入側回線インタフェース部100だけで設定されることになる。
【0028】
図5は、本発明による具体的なRMセル処理装置のブロック構成例を示したものである。
図10〜図13は、図4におけるRMセルの処理フロー例を示したものである。
図10の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図10の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図11の(e)及び図12の(f)はVCシェーパ部101、301の出力側処理フローを、そして図13の(g)は出側バッファ部103の出力側処理フローをそれぞれ示している。
また、図6は、ATM交換機におけるRMセル処理装置の具体的な配置構成例を示し、図7は出側バッファの輻輳判定構成の一例を示し、そして図9はRMセルフォーマットを示している。
【0029】
ここでは、先ず図9のRMセルフォーマットの本願発明と関連する主な個所の説明をしておく。なお、図9の上側に点線枠で示したTAG部はATM装置内のセルルーティングや装置内の付加的な制御情報を与えるため、その装置内に限定して使用される。
【0030】
図9において、RMセルは、ATMヘッダを“VPコネクション:VCI=6,PTI=110及びVCコネクション:PTI=110”とすることで識別される。第7オクテットのCI(Congestion Indication) ビットはCI=1で輻輳状態、CI=0で非輻輳状態を示す。NI(No Increase) ビットは、NI=1で有効なセルレートACR(Active Cell Rate)の増加を禁止する。
【0031】
第8及び9オクテットのER(Explicit cell Rate)は、要求するコネクション毎の最大レート(ACR値)を示す。第10及び11オクテットのCCR(Current Cell Rate) は、現在のACR値を示す。そして、第12及び13オクテットのMCR(Minimum Cell Rate) は、コネクション毎の最小セルレート(ACR値)を示す。
【0032】
次に、図5のブロック構成と図10〜図13の処理フローを使って本発明によるRMセル処理装置の処理動作について詳細に説明する。
図5において、送信端末からのF−RMセルは入側回線インタフェース部100のF−RMセル抽出部105で抽出され、前段ネットワークの輻輳状態に関連する情報(CI、NI、ER,CCR)がコネクション毎に第1のF−RMパラメータテーブル106に保持される(図10の(a)のS110、111)。前記保持データは後述するB−RMセルの書き換えに用いられる。
【0033】
受信端末からのB−RMセルも同様に出側回線インタフェース部300のB−RMセル抽出部309で抽出され、後段ネットワークの輻輳状態に関連する情報(CI、NI、ER)がコネクション毎にB−RMパラメータテーブル308に保持され、さらに後述するB−RMセルの到着を通知するB−RMセル到着検出フラグが立てられる(図10の(b)のS120〜122)。前記保持データは、B−RMセルをVCシェーパ部301に挿入する際に使用される。
【0034】
一方、入側回線インタフェース部100のB−RMセルモニタ部109では、出側回線インタフェース部300からのB−RMセルをモニタし、後段ネットワークの輻輳情報(CI、NI、ER、BN)をACR計算部108に通知する(図10の(d)のS140)。ACR計算部108では、前記B−RMセル到着時に、通知されたB−RMセルの輻輳情報(CI、NI、ER、BN)のうちCI、NI、ERを使って各VCコネクション毎に以下のようにACRを算出する(図10の(d)のS141)。
【0035】
・CI=1の時:ACR=max(ACR−ACR*RDF,MCR,LCR)
・CI=0,NI=1の時:ACR=min(ACR,ER)
・CI=0,NI=0の時:ACR=min(ACR+PCR*RIF,PCR,ER)
【0036】
ここで、RDF(Rate Decrease Factor)はセル送出レートの減少を制御し、反対にRIF(Rate Increase Factor)はセル送出レートの増加を制御する。そしてLCR(Least Cell Rate) はVCシェーパのハードウェア構成により決定されるセル送出可能な最低レートを示し、PCR(Peak Cell Rate)は最大(ピーク)セル送出レートを示す。
【0037】
上記式より、前段ネットワークが輻輳時(CI=1)には、ACRの上限値が決定され、反対に非輻輳時(CI=0)にはACRの下限値が決定される。この算出されたACR値に基づいて、VCシェーパ部101から受信端末へ送られるセルの送出レートが更新される(図10の(d)のS142)。
【0038】
一方、出側回線インタフェース部300のF−RMモニタ部304では、入側回線インタフェース部100からのF−RMセルをモニタし、回線番号、CI、NI,ERの各値を第2のF−RMパラメータテーブル306に保持し、さらにER計算部305にCCR値を通知する。そして、F−RMセルの折り返しを指示する折り返しフラグをオンに設定する(図10の(c)のS130、131)。
【0039】
ER計算部305では、F−RMモニタ部304、出側バッファ部303の輻輳状態(CI)や負荷等を考慮したERの計算を行う(図10の(c)のS132)。ER計算方式については様々な方式が適用可能である。図7には、出側バッファ部303の輻輳判定構成の一例を示している。本例では、図7の(a)に示すように輻輳状態をバッファの使用状況により非輻輳状態A,軽輻輳状態B、そして重輻輳状態Cの三段階に分けて判定し、そのバッファ量と比較する3つの判定閾値を設けている。
【0040】
図7の(b)では、非輻輳状態から重輻輳状態に至る場合の判定閾値と、その逆方向に重輻輳状態から非輻輳状態に回復する場合の判定閾値との間にはヒステリシスが与えられており、輻輳状態が遷移する時の振動を防止している。また、重輻輳判定閾値をバッファ量より大きくすれば重輻輳状態を持たない制御も可能である。ここで、重輻輳解除閾値を軽輻輳判定閾値とは別に設けてもよい。このとき、軽輻輳判定閾値と輻輳解除閾値を0とすれば、非輻輳状態を持たない制御も可能である。
【0041】
出側バッファ部303の前記各輻輳状態に応じて以下の様にパラメータを定める。
ここで、F−RM保持値とは第2のF−RMパラメータテーブル306の値を、そしてB−RM保持値とはB−RMパラメータテーブル308の値を示す。また、“or”は論理和をとることをいう。その結果、出側バッファ部303の輻輳が大きい時に、入側回線インタフェース部100のACRの計算を通じてVCシェーパ部101の読み出しレートを押さえることができる。
【0042】
なお、図6に示すように、実際の回線インタフェース部100、300には、VCシェーパ部(VCS)101,301に接続される多重分離部を介した複数の出側バッファ部が存在する。従って、前記ERの計算結果は、出側回線インタフェース部300における個々の出側バッファに応じて与えられる(図5のERQ)。
【0043】
次に、入側回線インタフェース部100のF−RM挿入部107では、F−RMセル挿入時に前F−RMセルを挿入してから所定時間(ADTF)以上経過していて、且つACR>ICR(Initial Cell Rate) の時に、ACR=ICRとする(図11の(e)のS150)。そして、VCシェーパ部101の読み出し時に以下のどちらかの条件を満たしたときにユーザーセルを止めてそこにF−RMセルを挿入する。
【0044】
すなわち、1)前F−RMセルを挿入してから2個以上のユーザセルを送出していて、且つ所定時間(Trm)が経過しているとき、又は2)前F−RMセルを挿入してから、RM生成間隔内の最大セル数(NRM)−1個のセルを送出していたとき、のいずれかにF−RMセルを挿入する。挿入するF−RMセルのパラメータは、DIR=0,BN=0,CI=0,NI=0,ER=PCR,CCR=ACRである(図11の(e)のS151)。そして、そのACR値に従って、VCシェーパ部101のセル出力レートを更新する(図11の(e)のS152)。
【0045】
一方、出側回線インタフェース部300のB−RM挿入部307では、VCシェーパの読み出し時に、F−RMセル挿入条件を満たさず、B−RM送出要求があること、且つ次の条件、1)前F−RMセルを挿入してから1つもB−RMセルを送出してなかったとき、又は2)VCシェーパにセルがなかったとき、のいずれかを満たしたときにユーザーセルを止めてB−RMセルを挿入する。
【0046】
挿入するB−RMセルのパラメータは次の通りである。
・DIR=1,BN=0,NI=F−RM保持NI値 or B−RM保持NI値
・F−RMモニタ部304により保持した回線番号に対応する出側バッファ部303の輻輳状態、ERQ値を参照し、
ここで、F−RM保持値とは第2のF−RMパラメータテーブル306の値を、そしてB−RM保持値とはB−RMパラメータテーブル308の値を示す。また、“or”は論理和をとることをいう(以下同じ)。なお、図12の(f)のS160〜165にその一例を示す。
【0047】
最後に、入側回線インタフェース部100のB−RMセル書き替え部104では、対応するVCシェーパ部101の入側バッファ(図示せず)の輻輳状態に応じて、先に図7の例で説明した3つの輻輳判定構成を採用することによって以下の様にB−RMセルのパラメータを書き換える。
図13の(g)のS170〜174には上述した3つの輻輳状態を判定する場合の例を示している。
【0048】
このように、VCシェーパ部101がすいていれば、後段ネットワーク側が輻輳状態にある場合でも送信端末側には大きなセルレートを許可することができ、前記バッファをより効率的に利用することが可能となる。また、VCシェーパ部101の輻輳が大きくなった時には前段ネットワーク側の送出レートを押さえることができる。また、例えばVCシェーパ部101の入側バッファ量が小さい等の理由で、VCシェーパ部101の読み出しレートより大きいレートを許可すのが危険となる場合には、上記非輻輳状態をなくし軽/重輻輳の2状態とすることで対応できる。
【0049】
前記2状態で輻輳を判定する場合には、対応するVCシェーパ部101の入側バッファ(図示せず)の輻輳状態やACR値を参照し、例えば以下のように設定する。
なお、前記非輻輳及び輻輳は、図13の(g)の軽輻輳(S137)と重輻輳(S174)にそれぞれ対応している。
【0050】
図8は、本発明によるRMセル処理装置においてB−RMセル未到着を通知する一構成例を示したものである。
図8では、RMセル処理装置が2段接続され、後段のRMセル処理装置の出側インタフェース部にB−RMセルが到着しない場合(×)には、受信端末に対するセル送信レートを下げる必要がある。
【0051】
しかしながら、上述した図4の本発明の構成では受信端末にセルを送信するVCシェーパ部101は入側回線インタフェース部100側にあり、且つ出側回線インタフェース部300で折り返されたF−RMセルのパラメータによって前記VCシェーパの動作が制御される。従って、この構成のままだと入側回線インタフェース部100では受信端末から返送されるB−RMセルの未到着検出が出来ない。そこで、本例では折り返すF−RMセル(B−RMセル)にB−RM未検出ビットを付与することで入側回線インタフェース部100にB−RM到着の有無を通知する(図10の(b)のS122)。前記B−RM未検出ビットは図9に示すTAG内の空きビットを利用する。
【0052】
その動作は以下の通である。出側回線インタフェース部300ではB−RMセル到着フラグを用意し、受信端末からのB−RM到着時に前記フラグを立てる。そして、F−RMセル折り返し時に、B−RM挿入部307で前記フラグが立っていたら折り返されるセルのTAGのB−RM未検出ビットを例えば“0”に、フラグが立っていなければB−RM未検出ビットを“1”とし、入側回線インタフェース部100にB−RMセル未到着を通知する。最後に前記折り返し後に、B−RMセル到着フラグをリセットする(図12の(f)のS164)。
【0053】
入側回線インタフェース部100では、所定のB−RMセル未到着の時間間隔を計数するB−RM未到着時間カウンタ110を設け、前記B−RM未検出ビット=0(B−RMセル到着検出)且つBN=0のときだけ前記B−RM未到着時間カウンタ110をクリアする。前記B−RM未検出ビットはB−RMセルモニタ部109がACR計算部108に通知する。B−RM未到着時間カウンタがB−RMセルの未到着により計数した情報はACR計算のパラメータとして利用される。
【0054】
例えば、ACR計算部108でB−RMセル未到着カウンタ110の値がCRM時間以上であったときにはACR=max(ACR*CDF,MCR,LCR)とする。その結果として受信端末に対するセル送信レートが下げられる。ACR計算部108は、セル時間毎にB−RMセル未到着時間カウンタ110をカウントアップし、下りB−RMセル到着時に、通知されたB−RMセル中の未検出ビット=0でBN=0の時、B−RMセル未到着時間カウンタをリセットする。なお、本例では前記B−RM未検出ビットをB−RMセルに付与しているが、それはTAG情報として与えられることから、B−RM未検出ビットをユーザーセルに付与することもできる。
【0055】
図14は、図4の本発明によるRM処理装置の基本構成をより簡易化した構成例を示したものである。
そして、図15〜図18は、図14のRMセルの処理フロー例を示したものである。
【0056】
図14では、入側回線インタフェース部100においてF−RMセルを抽出・挿入せず、単にスルーで通過させることで簡易化したRM処理装置を実現している。送信端末側がソースビヘイビアに従っていれば入側回線インタフェース部100で受信するセル中にF−RMセルは正常に挿入されているはずであり問題は起こらない。しかしながら、F−RMが正常に挿入されていない場合には、それ以降の制御が正常に動作しなくなる。
【0057】
例えば、F−RMセルが全く到着しない場合には、出側回線インタフェース部300においてB−RMセル(F−RMセル折り返し)が挿入されず、RM処理装置側のバッファや後段のネットワーク等の輻輳を防止すべく送信端末側へ返送B−RMセルを通してセルレートを下げるよう要求できなくなる。
【0058】
この問題を回避するために、本例では入側回線インタフェース部100に図4のF−RMセル抽出部105及びF−RMセル挿入部107に換えてF−RMセル監視部111を設ける。正常動作時はユーザセルNrmセル中に1セルF−RMが挿入される。従って、F−RMセル監視部111でユーザーセルNrm×N(N:保護係数)セル中のF−RMセルの有無を監視(モニタ)することにより、F−RMが正常に来ているかどうかを判断する。
【0059】
本例の処理フロー図15〜17は、先に説明した図4の処理フロー図10〜図13とそれぞれ1対1に対応しており、図15の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図15の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図16の(e)及び図17の(f)はVCシェーパ部101、301の出力側処理フローを、そして図18の(g)は出側バッファ部103の出力側処理フローの各例をそれぞれ示している。
【0060】
以下では、先に説明した図10〜図13の処理フローと相違する個所についてだけ説明する。先ず、図15の(a)に示すVCシェーパ部101の入力側処理フローでは、F−RMセル監視部111がF−RMセルの到着間隔を監視(モニタ)し、検出したF−RMセルのパラメータ(CI、NI、ER、CCR)を保持する(S210、211)。前記F−RMセルはそのまま次段のVCシェーパ部101に与えられる。
【0061】
前記監視結果は、B−RMセル書き替え部104に新たに追加された輻輳情報として与えられ、VCシェーパ部101の入側バッファ(図示せず)の輻輳状態と共にB−RMセル書き替え時の輻輳状態の判定に利用される。なお、図15の(a)以外は全て図4の基本構成と同じ処理が行われる。
【0062】
図19は、図4の本発明によるRM処理装置の基本構成をより簡易化した別の構成例を示したものである。
そして、図20〜図23は、図19のRMセルの処理フロー例を示したものである。
【0063】
図19では、図14の出側回線インタフェース部300で更にB−RMセルの抽出・挿入を行うことなくB−RMセルをスルーで通過させる構成をとっている。本構成では受信端末側もソースビヘイビアに従っていれば受信端末側からのB−RMセルが正常に挿入(受信)されることを前提としている。従って、受信端末側との制御ループが完成されている間は問題は起こらない。しかしながら、前記制御ループができるまではB−RMセルを挿入できなくなるため、本構成の場合には初期の輻輳を回避すべくICR(Initial Cell Rate) を低くしておくことが望ましい。
【0064】
本例の処理フロー図20〜22も先に説明した図4の処理フロー図10〜図13とそれぞれ1対1に対応している。すなわち図20の(a)及び(b)はVCシェーパ部101、301の入力側処理フローを、図20の(c)及び(d)は出側バッファ部103、303の入力側処理フローを、図21の(e)及び図22の(f)はVCシェーパ部101、301の出力側処理フローを、そして図23の(g)は出側バッファ部103の出力側処理フローの各例をそれぞれ示している。
【0065】
ここでも、図10〜図13の処理フローと相違する個所についてだけ説明する。図20の(a)の処理フロー(S310,311)は、F−RMセル監視部111の処理で説明した図15の(a)の処理フローと同じである。さらに、本例では図5のB−RMセル挿入部307の処理が不要となり、それと対応する図20の(b)ではB−RMセルパラメータ(CI、NI,ER)の保持だけが行われる(S320)。
【0066】
また、本例ではF−RMセルの折り返しが行われないため、図20の(c)には図10の(c)における折り返しフラグの制御処理(S131)はなく、同様に図22の(f)に図12の(f)における折り返しフラグの制御処理(S164)もない。
【0067】
図24は、本願発明によるRMセル処理装置を中継系にも用い、その中継系にVCシェーパを配置しないネットワーク構成例を示したものである。
図24では中継系でVCシェーピングを行わないことを想定している。その理由は、中継系では収容コネクションが多く、今後の高速伝送化によりVCシェーパを配置した場合にハードインパクトが大きくなるという弊害が予想されるからである。図24の(a)及び(b)には想定される2つの構成例を示している。
【0068】
前者は、中継ノードにおいてVS/VDを行わないが、加入者を収容するノードではなお通常のVS/VD機能が働く構成例を示している。それに対して後者は、加入者を収容するノードの中継回線側でもVCシェーピングは行わなず、加入者系−中継系−加入者系のネットワーク全体で1つのVS/VD点を有した制御を行う構成例を示している。VCシェーピングの使用の有無は、各ノードでVCシェーパを使用するか否かの識別テーブルを用意するか、また図24の(a)の場合には中継ノードの設定等で判断することができる。
【0069】
図25は、中継系を含むノードにおける折り返しの判別構成例を示している。
図24の(a)のようにノードが中継系/加入者系を兼ねる場合、又は先の図6で示したある回線インタフェースに複数種別の回線(中継系/加入者系)が混在する場合には中継系の回線インタフェースでF−RMセルが加入者系/中継系のいずれから来たかによって折り返す場合と折り返さない場合が生じる。図25はその判別構成を示している。
【0070】
図25の(a)の例では、加入者系と中継系が混在するノードにおいてF−RMセルが与えられる入側回線インタフェース部100でF−RMセルを折り返す/折り返さないの識別ビットをセルのTAG(図9参照)に付与し、その出側回線インタフェース部300で前記識別ビットを参照し、必要なら折り返しを実行する。図25の(a)の左側に示すようにF−RMセルが加入者系(送信端末)からくる場合には前記折り返しビットは例えば“0”(折り返さない)であり、図25の(a)の右側に示すようにF−RMセルが中継系からくる場合には前記折り返しビットは“1”(折り返す)である。
【0071】
図25の(b)の例では、各ノードに備えられた回線インタフェース部の上りコネクションがVCシェーピングを行うか否かの識別テーブルを利用する。図25の(b)に示すように折り返しを行う箇所では必ずVCシェーピングを行っている。従って、折り返しを判定する際に、そのコネクションに対応する上りコネクションがVCシェーピングを行う回線インタフェース部の場合(図25の(b)右側のVCS使用)には折り返しを行い、それを行わない場合(図25の(b)左側のVCS未使用)には折り返しを行わない。
【0072】
図26は、中継系を含む場合のB−RMセル未到着監視構成例を示したものである。
先に図8を用いて本発明によるRMセル処理装置のB−RMセル未到着監視構成例を示した。図24の(a)のような中継系を含むネットワーク構成には、受信端末側のノードが加入者系/中継系を含み、且つその中継系が上り側でVCシェーピング動作を実行するため図8に示したB−RMセル未到着監視構成がそのまま適用できる。
【0073】
しかしながら、図24の(b)に示すようにネットワークの送受信端のノードだけがVCシェーピングを行う構成の場合、図8の例のようにTAG情報を使ってB−RMセル未到着を受信端のノードから送信端のノードに通知することができなくなる。なぜならTAGは各ノード内でのみ有効な情報だからである。従って、図24の(b)の場合にはB−RMセル未到着時にレートをさげる制御ができないことになる。
【0074】
そのため、本例では先ず図8と同様にB−RM到着時に出側回線インタフェース部300でB−RMセル到着フラグを立てる。そして同一ノードの入側回線インタフェースでは前記到着フラグが立っていない時に折り返されたB−RMセルをB−RMセルフィルタリング部112によって廃棄し、それにより順次前段のノードにB−RM未到着を通知していく。送信端末と対向するノードまで前記通知がなされると、その上り側のVCシェーパは送信レートを下げる制御を行う。
【0075】
図26の(a)は、正常にB−RMセルが到着している場合を示しており、出側回線インタフェース部300で受信端末からのB−RMセルを受信した時には前記B−RMセル到着フラグを立てる。そして、F−RMセル折り返し時に、前記フラグが立っているのでB−RM未検出ビットを“0”とし、入側回線インタフェース部100にB−RMセルが正常に到着していることを通知する。
【0076】
同一ノードの入側回線インタフェース部100では、B−RMセルフィルタリング部112でB−RM未検出ビットが“0”のB−RMセルをそのまま通過させる。送信端末と対向するノードの入側回線インタフェースでは図8で説明したB−RMセル到着悪時間カウンタ部110によって同様の制御を行う。
【0077】
図26の(b)は、B−RMセルが未到着の場合(×)を示している。出側回線インタフェース部300で受信端末からのB−RM未到着を検出した場合にB−RM到着フラグを立てない。そして、F−RMセル折り返し時に、前記フラグが立っていないのでB−RM未検出ビットを“1”として、入側回線インタフェース部100にB−RMセルの未到着を通知する。
【0078】
同一ノードの入側回線インタフェース部100では、B−RMセルフィルタリング部112でB−RM未検出ビットが“1”のB−RMセルを廃棄する。従って、この場合は送信端末と対向するノードの入側回線インタフェースのB−RMセル到着時間カウンタ部110はカウントアップし、図8で説明したのと同様の制御によって受信端末側に対するセル送信レートを下げる。
【0079】
図27は、本発明によるRMセル処理装置を用いて装置内/網内で閉じたABR制御を行う構成例を示したものである。
本例は、ABRを用いて装置内/網内に閉じた輻輳制御を行い、それによって装置内/網内の通信品質を保証することを目的としている。これを実現するには、出側回線インタフェース部300においてF−RMセル折り返し時に、F−RMセルをモニタするのではなく抽出する構成とする。また、B−RMセルは必ず未到着となるが、そのままだとACR計算においてレートが下がってしまうため、本コネクションに対してはB−RM到着フラグを立てたまま固定する。
【0080】
図27の(a)は、図24の(a)に示した中継系/加入者系が混在するノード内だけにABR制御を閉じる例を示しており、また図27の(b)は、同じ図24の(a)でさらにその中継系全体を1つのループとして閉じる例を示している。
【0081】
図28は、本発明のRMセル処理装置を具体的に実現するための一構成例を示したものである。
図29は、図28の各テーブル例を示したものである。
本例は、基本的には図5に示す入側回線インタフェース部100と出側回線インタフェース部300とを1つにまとめた回線インタフェース部として構成したものであり、LSI化することを前提とした構成となっている。本回線インタフェース部は当然に入側又は出側の両方の回線インタフェース部に使用可能である。
【0082】
ここでは、図5で説明した各機能ブロック以外の主要なものについて簡単に説明しておくに留める。
図28において、EFCIコピー部401は、ユーザーセルのPTIをモニタし、EFCI(Explicit Forward Congestion Indication)状態をセルヘッダのCIビットにコピーする。対象は、PTI=OXXのセルのみであり、PTI=01Xの時:CI=1、そしてPTI=00Xの時:CI=0である。
【0083】
なお、EFCIはRMセルに対応していない装置にも対応可能とすべく設けられたものであり、そこで識別したユーザーセルのEFCI状態はコネクション毎に保持されてB−RMセル書換部104で使用される。EFCIクリア部403は、VCシェーパから読み出されたユーザーセルのPTI値をモニタし、EFCI表示がされていた場合にクリアする。
【0084】
回線番号付与部402は、VCシェーピング無しのコネクションのB−RMセルに対して回線番号を付与する。上りB−RMセル書換部404は、B−RMセル挿入部307で挿入されるB−RMセル以外でバッファから読み出されたB−RMのパラメータを以下のように書き換える。
・ヘッダに付与された回線番号に対応するバッファの輻輳状態、ERQ値を参照し、
−非輻輳:ER=min(ERQ、自セルER値)、CI=自セルCI値
−軽輻輳:ER=min(ERQ、自セルER値)、CI=1
−重輻輳:ER=0,CI=1
そして、B−RMモニタ部407は、B−RMセルの抽出は行わずにパラメータの監視だけを行う場合に使用する。
【0085】
【発明の効果】
以上述べたように、本発明によれば入側と出側の各回線インタフェース部の信号入力側だけにVCシェーパを配置し、前記VCシェーパの前後でループ分割することによって各ノードで使用するVCシェーパの数を減らし、且つ両側の回線インタフェース部構成を同一とすることで装置コストや保守・運用等のコスト低減を達成し、さらには自ノード内に閉じたループ構成も可能としたATM交換機におけるRMセル処理装置を提供することが可能となる。
【図面の簡単な説明】
【図1】ABRの基本的な収容形態を示した図である。
【図2】VS/VD方式を用いた従来ノードの一構成例を示した図である。
【図3】VS/VD方式を用いた従来ノードの別の構成例を示した図である。
【図4】本発明によるATM交換機におけるRMセル処理装置の基本構成を示した図である。
【図5】本発明による具体的なRMセル処理装置のブロック構成例を示した図である。
【図6】ATM交換機におけるRMセル処理装置の具体的な配置構成例を示した図である。
【図7】出側バッファの輻輳判定構成の一例を示した図である。
【図8】B−RMセルの未到着の通知構成例を示した図である。
【図9】RMセルのセルフォーマットを示した図である。
【図10】図4におけるRMセルの処理フロー例(1−1)を示した図である。
【図11】図4におけるRMセルの処理フロー例(1−2)を示した図である。
【図12】図4におけるRMセルの処理フロー例(1−3)を示した図である。
【図13】図4におけるRMセルの処理フロー例(1−4)を示した図である。
【図14】図4の本発明によるRM処理装置の基本構成をより簡易化した構成例を示した図である。
【図15】図14におけるRMセルの処理フロー例(2−1)を示した図である。
【図16】図14におけるRMセルの処理フロー例(2−2)を示した図である。
【図17】図14におけるRMセルの処理フロー例(2−3)を示した図である。
【図18】図14におけるRMセルの処理フロー例(2−4)を示した図である。
【図19】図4の本発明によるRM処理装置の基本構成をより簡易化した別の構成例を示した図である。
【図20】図19におけるRMセルの処理フロー例(3−1)を示した図である。
【図21】図19におけるRMセルの処理フロー例(3−2)を示した図である。
【図22】図19におけるRMセルの処理フロー例(3−3)を示した図である。
【図23】図19におけるRMセルの処理フロー例(3−4)を示した図である。
【図24】中継系にVCシェーパを配置しないネットワーク構成例を示した図である。
【図25】中継系を含むノードにおける折り返しの判別構成例を示した図である。
【図26】中継系を含む場合のB−RMセル未到着監視構成例を示した図である。
【図27】装置内/網内で閉じたABR制御を行う構成例を示した図である。
【図28】本発明のRMセル処理装置を具体的に実現するための一構成例を示した図である。
【図29】図28の各テーブル例を示した図である。
【符号の説明】
1…送信端末
5…受信端末
100…入側回線インタフェース部
101、102、301、302…VCシェーパ部
103、303…出側バッファ部
104…B−RMセル書き換え部
105…F−RMセル抽出部
107…F−RMセル挿入部
108…ACR計算部
109…B−RMセルモニタ部
110…B−RMセル到着時間カウンタ部
111…F−RMセル監視部
112…B−RMセルフィルタリング部
304…F−RMセルモニタ部
305…ER計算部
307…F−RMセル挿入部
309…F−RMセル抽出部
Claims (24)
- 発信端末側が接続される入側回線インタフェース部と、
着信端末側が接続される出側回線インタフェース部と、
前記入側回線インタフェース部と出側回線インタフェース部とを接続するスイッチとを具備したABRのVS/VD制御を行うRMセル処理装置であって、
前記入側回線インタフェース部は、
発信端末側からのF−RMセルを終端し、前記出側回線インタフェース部からのB−RMセルの輻輳情報に基づいて着信端末側へ送出するF−RMセルを挿入する第1のVCシェーパ部と、
前記出側回線インタフェース部からのB−RMセルをバッファリングする第1の出側バッファ部と、
前記第1の出側バッファ部でバッファリングされたB−RMセルを、発信端末側へ返送する際に発信端末側のB−RMセルのパラメータに書き換えるB−RMセル書き換え部とを有し、
前記出側回線インタフェース部は、
前記第1のVCシェーパ部からのF−RMセルをバッファリングして着信端末側へ送出する第2の出側バッファ部と、
着信端末側からのB−RMセルを終端し、前記第1のVCシェーパ部からのF−RMセルを着信端末側の輻輳情報を付与したB−RMセルとして前記入側回線インタフェース部へ折り返えす第2のVCシェーパ部とを有することを特徴としたRMセル処理装置。 - 前記入側回線インタフェース部は、前記発信端末側からのF−RMセルを終端する処理を行うF−RMセル抽出部と、前記F−RMセルの輻輳情報を保持する第1のF−RMセルテーブルとを有する請求項1記載の装置。
- 前記B−RMセル書き換え部は、前記パラメータ書き換えの際に、前記第1のF−RMセルテーブルの輻輳情報に基づくパラメータの書き換えを行う請求項2記載の装置。
- 前記入側回線インタフェース部は、前記出側回線インタフェース部からのB−RMセルの輻輳情報に基づいてACR値を計算するACR計算部を有し、前記ACR値に基づいて前記第1のVCシェーパ部のセル送信レートを更新する請求項1記載の装置。
- 前記B−RMセル書き換え部は、前記パラメータ書き換えの際に、前記ACR計算部における計算結果に基づくパラメータの書き換えを行う請求項4記載の装置。
- 前記B−RMセル書き換え部は、前記パラメータ書き換えの際に、前記第1のVCシェーパ部の輻輳判定に基づくパラメータの書き換えを行う請求項1記載の装置。
- 前記第1のVCシェーパ部の輻輳判定には複数の閾値が用いられ、輻輳していく過程と輻輳から回復する過程とでは異なる閾値が与えられる請求項6記載の装置。
- 前記第1のVCシェーパ部の非輻輳/軽輻輳/重輻輳の3つの輻輳判定結果に基づき、非輻輳時は送信端末からのF−RMに示されたER値を、軽輻輳時はACRとF−RMセルのER値の小さい方を、そして重輻輳時はMCR/規程最低レートをER値及びCI=1とする請求項7記載の装置。
- 前記出側回線インタフェース部は、前記着信端末からのB−RMセルを終端する処理を行うB−RMセル抽出部と、前記B−RMセルの輻輳情報を保持するB−RMセルテーブルとを有する請求項1記載の装置。
- 前記出側回線インタフェース部は、前記入側回線インタフェース部からのF−RMセルをモニタするF−RMセルモニタ部と、前記F−RMセルモニタ部によってモニタされたF−RMセルの輻輳に関連する情報を保持する第2のF−RMセルテーブルとを有する請求項1記載の装置。
- 前記出側回線インタフェース部は、前記F−RMセルモニタ部によってモニタされたF−RMセルの輻輳に関連する情報、前記第2の出側バッファ部の輻輳情報に基づいてER値を計算するER計算部を有する請求項10記載の装置。
- 前記ER値は、個々の出側バッファ毎に与えられる請求項11記載の装置。
- 前記第2のVCシェーパ部が折り返すB−RMセルに付与する着信端末側の輻輳情報は、請求項9に記載のB−RMセルテーブルの保持値、請求項10に記載の第2のF−RMセルテーブル保持値、請求項11又は12に記載のER値のいずれかを含む請求項1記載の装置。
- 前記B−RMセルに付与する着信端末側の輻輳情報は、さらに前記第2の出側バッファ部の輻輳判定情報が含まれる請求項13記載の装置。
- 前記第2の出側バッファ部の輻輳判定には複数の閾値が用いられ、輻輳していく過程と輻輳から回復する過程とでは異なる閾値が与えられる請求項14記載の装置。
- 前記第2の出側バッファ部の軽輻輳/重輻輳の判定結果に基づき、軽輻輳時はCI=1とし、重輻輳時はCI=1,ER=0/MCR/最低レートとする請求項15記載の装置。
- 前記入側回線インタフェース部において、
前記第1のVCシェーパ部は、発信端末側からのF−RMセルを終端するのに代えて、前記発信端末側からのF−RMセルをスルーで通過させ、さらにその通過によるF−RMセルの有無を監視するF−RMセル監視部を有し、
前記B−RMセル書き換え部は、前記F−RMセル監視部からのF−RMセルの有無情報を前記B−RMセルのパラメータ書き換え情報として用いる請求項1記載の装置。 - 前記出側回線インタフェース部において、
前記第2のVCシェーパ部は、着信端末側からのB−RMセルを終端し且つ折り返されるF−RMセルを挿入するのに代えて、前記着信端末側からのB−RMセルをスルーで通過させる請求項17記載の装置。 - 前記出側回線インタフェース部は、受信端末からのB−RMセル到着を指示するB−RMセル到着フラグを備え、前記B−RMセル到着フラグをF−RMセルの折り返し時に判定することによって、前のF−RMセル折り返しから次のF−RMセル折り返しまでの間に生じたB−RMセル到着/未到着を確認し、その情報を折り返されるF−RMセルのTAGに付加することによって前記入側回線インタフェース部にB−RMセルの到着/未到着を通知する請求項1記載の装置。
- 前記入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着時間間隔を測定するB−RMセル到着時間カウンタを有し、その測定された未到着時間間隔をACR計算情報として用いる請求項19記載の装置。
- 前記入側回線インタフェース部は、前記TAGに付加されたB−RMセルの到着/未到着情報に基づき、到着情報を伴うB−RMセルを通過させ、未到着情報を伴うB−RMセルを廃棄するB−RMセルフィルタリング部を有し、前記B−RMセルの廃棄によって前段装置にB−RMセルの未到着を通知する請求項19記載の装置。
- 前記入側回線インタフェース部は、出側回線インタフェース部における折り返しの有無を指示する情報を前記出側回線インタフェース部へ送出するF−RMセルのTAG情報として付加し、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが同一装置内で混在することを許容する請求項1記載の装置。
- 前記入側又は出側回線インタフェース部内において、VCシェーピング処理を行う場合には折り返し処理を行い、それによってVS/VDを行うABRコネクションとそれを行わないABRコネクションとが混在することを許容する請求項1記載の装置。
- 前記出側回線インタフェース部において、前記F−RMセルの折り返し時に受信端末側への送出を禁止し、且つ請求項19記載のB−RMセル到着フラグを到着有りに固定設定することにより、ノード内あるいは網内に限定したABR制御を行う請求項1記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34459797A JP3556081B2 (ja) | 1997-12-15 | 1997-12-15 | Rmセル処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34459797A JP3556081B2 (ja) | 1997-12-15 | 1997-12-15 | Rmセル処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177566A JPH11177566A (ja) | 1999-07-02 |
JP3556081B2 true JP3556081B2 (ja) | 2004-08-18 |
Family
ID=18370509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34459797A Expired - Fee Related JP3556081B2 (ja) | 1997-12-15 | 1997-12-15 | Rmセル処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3556081B2 (ja) |
-
1997
- 1997-12-15 JP JP34459797A patent/JP3556081B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11177566A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6671257B1 (en) | Feedback control method and device in ATM switching system | |
JP3187230B2 (ja) | ふくそう制御方法及びふくそう制御装置 | |
JP3652759B2 (ja) | パケット流量監視制御方式 | |
JP3607017B2 (ja) | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 | |
US5936958A (en) | ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls | |
US5699345A (en) | Congestion control method in asynchronous transfer mode local area network | |
JPH08331129A (ja) | 非同期転送網における輻輳制御方式 | |
JP3672683B2 (ja) | トラフィック制御方法,ネットワークシステム及びフレームリレー交換機 | |
EP0978967A2 (en) | Traffic control apparatus and method | |
US20040071145A1 (en) | Apparatus and method for UBR traffic control | |
JP3556081B2 (ja) | Rmセル処理装置 | |
US6751195B1 (en) | Communication control device for providing an ABR service function, and ATM switching system including the same | |
JP3159962B2 (ja) | Atm交換装置 | |
JP3973044B2 (ja) | Atm交換機におけるフィードバック制御方法および装置 | |
US20020080722A1 (en) | Communication controlling apparatus | |
JP3352037B2 (ja) | Pdu廃棄atm交換装置 | |
JP2852473B2 (ja) | セルトラヒック監視装置 | |
JPH10285179A (ja) | Atm交換機および輻輳制御方式 | |
EP1381192A1 (en) | Improved phantom flow control method and apparatus | |
JP3006349B2 (ja) | フレームリレー交換機 | |
JP3833664B2 (ja) | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 | |
KR100299138B1 (ko) | 에이티엠 장치에서 비실시간 트래픽 제어장치 및 방법 | |
JP3491135B2 (ja) | Atmネットワークにおける警報セルの挿入方法 | |
WO1998043395A9 (en) | Improved phantom flow control method and apparatus | |
JPH1127273A (ja) | Atm交換ノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |