JP3550271B2 - Filter circuit - Google Patents
Filter circuit Download PDFInfo
- Publication number
- JP3550271B2 JP3550271B2 JP11559997A JP11559997A JP3550271B2 JP 3550271 B2 JP3550271 B2 JP 3550271B2 JP 11559997 A JP11559997 A JP 11559997A JP 11559997 A JP11559997 A JP 11559997A JP 3550271 B2 JP3550271 B2 JP 3550271B2
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- value
- transistor
- capacitance
- transistor pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は半導体集積回路に関するものであり、特に、その製造時のばらつきに関係なく一定のフィルタ特性を得ることを目的としたフィルタ回路に関するものである。
【0002】
【従来の技術】
半導体集積回路は、同じ種類の素子であればその値の比が常にほぼ一定であるという性質があり、これを利用して、回路の特性のばらつきを抑えることができる。
しかし、素子の値の絶対値は製造時にばらつくことがあり、また、異なる種類の素子の間でばらつきに相関関係がないために、例えば抵抗と容量の値によって特性が決まるフィルタ回路では、製造時のばらつきによって特性もばらついてしまうことになる。
このような問題を解決するために、素子値がばらついても回路の特性を一定に保つ自動調整回路が従来より考えられている。
【0003】
図4は、従来のフィルタ自動調整回路を示す図である。
図4において、11は所望のフィルタ回路、1は入力端子、2は出力端子、12は基準フィルタ回路、13は基準信号源、14,15は抵抗、16,17は同じ特性を持つ振幅検出回路、18は誤差検出回路である。
【0004】
次に、動作について説明する。
基準信号源13は、通常、振幅,周波数が一定の基準信号を発生する。基準信号は基準フィルタ回路12に入力され、そのフィルタ特性に応じて減衰され、振幅検出回路16に入力される。
一方、基準信号は抵抗14,15によって一定の減衰を受けた後、振幅検出回路17に入力される。
【0005】
次に、振幅検出回路16,17の出力信号は、誤差検出回路18に入力される。誤差検出回路18では、2つの振幅検出回路の出力の差に応じた信号を出力し、基準フィルタ回路12の減衰量を抑制する。
その制御の仕方は、基準フィルタ回路12の出力振幅が、抵抗14,15を通過した後の振幅よりも大きいときは、基準フィルタ12の減衰量が大きくなる方向に、また逆に、基準フィルタ回路12の出力振幅が、抵抗14,15を通過した後の振幅よりも小さくなるときは、基準フィルタ回路12の減衰量が小さくなる方向に働くようになっている。
【0006】
その結果、基準フィルタ回路12による減衰量は、抵抗14,15による減衰量と等しくなる。抵抗14,15による減衰量は常に一定であるので、基準フィルタ回路12による減衰量も一定に保たれる。すなわち、基準フィルタ回路12の特性を一定に保つことができる。
【0007】
一方、所望フィルタ回路11も、基準フィルタ回路12と同じ制御が行われている。所望フィルタ回路11の内部の回路構成は基準フィルタ回路12と同じであり、フィルタ特性を決める回路定数のみ、所望の特性になるように選ばれている。
したがって、所望フィルタ回路11も、基準フィルタ回路12と同様に特性が一定に保たれている。
【0008】
図5は、図4における所望フィルタ回路11、基準フィルタ回路12の具体的回路構成を示す一例である。
この回路は一次のローパスフィルタであり、容量29の値をC、電流源30の値をIとすると、カットオフ周波数は次の式で表される。
fc=I/4πCVT …………(式1)
但し、VT =kT/qであり、kはボルツマン定数、Tは絶対温度、qは電子の電荷を表す。
この式から、このフィルタ回路の特性は、容量Cと電流源Iの値で決まることがわかる。
また、図5の点線で示している容量36は、トランジスタ32のコレクタ・基板間に付く寄生容量、トランジスタ34のコレクタ・ベース間に付く寄生容量、及びトランジスタ35のベース・コレクタ間に付く寄生容量を合計したものである。この寄生容量36は、交流的には、容量29と並列に接続されているのと等価である。
【0009】
従って、寄生容量36の値が、容量29の値に対して無視できない大きさがあるとき、フィルタ特性も寄生容量の値を考慮する必要がある。その場合、寄生容量36の値をCxとすると、図5のフィルタ回路のカットオフ周波数は、
fc=I/4π(C+CX)VT …………(式2)
となる。
【0010】
図6は、図4のフィルタ自動調整回路の所望フィルタ11と基準フィルタ12を、図5に示すフィルタの具体的回路に置き換えたものである。
ここでは、基準フィルタ回路12内の容量19の値をC、所望フィルタ回路11内の容量3の値をAC(すなわちCのA倍、A>1)、それぞれの電流源20,4の値をどちらもIとする。
このとき、基準フィルタ回路12のカットオフ周波数fc12は、
fc12=I/4πCVT ……………(式3)
であり、また、所望フィルタ回路11のカットオフ周波数fc11は、
fc11=I/4πACVT …………(式4)
である。
従って、所望フィルタ回路11のカットオフ周波数は、Cの値に関係な
く、常に基準フィルタ回路12の1/Aとなる。
【0011】
よって、自動調整によって基準フィルタ回路12の特性が一定に保たれているかぎり、所望フィルタ回路11の特性も一定に保たれている。
ただし、式3,式4はトランジスタの寄生容量を考慮していない。
トランジスタの寄生容量が無視できない場合には、基準フィルタ回路12のカットオフ周波数fc12は、
fc12=I/4π(C+CX)VT ……………(式5)
であり、また、所望フィルタ回路11のカットオフ周波数fc11は、
fc11=I/4π(AC+CX)VT …………(式6)
となる。
基準フィルタ回路11と所望フィルタ回路12は、容量19,3の値以外は同じ回路構成であるので、トランジスタによる寄生容量はどちらもCXで表している。
【0012】
式5,式6から、所望フィルタ回路11のカットオフ周波数と基準フィルタ回路12のカットオフ周波数の比は、
(C+CX )/(AC+CX )…………………(式7)
となる。仮に、製造時のばらつきによって、容量3,19の値が変動した場合、トランジスタの寄生容量はその変動とは無関係なため、式7の値も変動してしまう。
【0013】
【発明が解決しようとする課題】
以上のように、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないとき、自動調整回路の働きによって基準フィルタ回路の特性が一定に保たれたとしても、製造時のばらつきによって所望フィルタ回路の特性がずれてしまうという問題があった。
【0014】
刊行物としての先行技術としては、特開昭60−123125号公報があるが、この先行技術によっては、このような問題を解決できるものではなかった。
【0015】
この発明は、上記のような問題点を解決するためになされたもので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることを目的としている。
【0016】
【課題を解決するための手段】
第1の発明のフィルタ回路においては、一方の入力に基準信号を入力し、所定の寄生容量を各々含む第1のトランジスタ対と、その第1のトランジスタ対に流れる電流を制御する第1の電流源と、その第1のトランジスタ対の出力ノードに一方が接続され、他方が接地された第1の容量を有する基準フィルタ回路と、
前記基準フィルタ回路の誤差を検出し、前記第1の電流源に流れる電流を制御する信号を出力する誤差検出回路と、
一方の入力に入力信号を受け、所定の寄生容量を各々含む第2のトランジスタ対と、その第2のトランジスタ対に流れる電流を制御する第2の電流源と、その第2のトランジスタ対の出力ノードに一方が接続され、他方が接地され、前記第1の容量の値より大きな値を持つ第2の容量を有する所望フィルタ回路とを備え、
前記誤差検出回路の出力に基づき、前記第2の電流源に流れる電流の値が前記第1の電流源に流れる電流の値と同じになるように制御されるとともに、
前記第1の容量の値と前記第2の容量の値との比に基づき、前記所望フィルタ回路の特性が設定されることを特徴とするフィルタ回路であって、
前記第2のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値が、前記第1のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値より大きくなるように、前記第2のトランジスタ対のトランジスタ形状を前記第1のトランジスタ対のトランジスタ形状と異なるようにしたものである。
【0017】
第2の発明のフィルタ回路においては、第1の発明において、前記第2のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値と前記第1のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値との比が前記第2の容量の値と前記第1の容量の値の比と等しくなるように、前記第2のトランジスタ対のトランジスタ形状を前記第1のトランジスタ対のトランジスタ形状と異なるようにしたものである。
【0018】
第3の発明のフィルタ回路においては、一方の入力に基準信号を入力し、所定の寄生容量を各々含む第1のトランジスタ対と、その第1のトランジスタ対に流れる電流を制御する第1の電流源と、その第1のトランジスタ対の出力ノードに一方が接続され、他方が接地された第1の容量を有する基準フィルタ回路と、
前記基準フィルタ回路の誤差を検出し、前記第1の電流源に流れる電流を制御する信号を出力する誤差検出回路と、
一方の入力に入力信号を受け、所定の寄生容量を各々含む第2のトランジスタ対と、その第2のトランジスタ対に流れる電流を制御する第2の電流源と、その第2のトランジスタ対の出力ノードに一方が接続され、他方が接地され、前記第1の容量の値より大きな値を持つ第2の容量を有する所望フィルタ回路とを備え、
前記誤差検出回路の出力に基づき、前記第2の電流源に流れる電流の値が前記第1の電流源に流れる電流の値と同じになるように制御されるとともに、
前記第1の容量の値と前記第2の容量の値との比に基づき、前記所望フィルタ回路の特性が設定されることを特徴とするフィルタ回路であって、
前記第2のトランジスタ対のトランジスタ形状は、前記第1のトランジスタ対のトランジスタ形状と同じ形状であり、更に前記第2のトランジスタ対の出力ノードに一端が接続されるとともに、他端のうち一端が開放された所定の寄生容量を含む第3のトランジスタを設けたものである。
【0019】
第4の発明のフィルタ回路においては、第3の発明において、前記第3のトランジスタを複数設けたものである。
【0020】
第5の発明フィルタ回路においては、第3の発明において、前記第3のトランジスタは、前記第2のトランジスタ対の各トランジスタに含まれる寄生容量の値と前記第3のトランジスタの寄生容量値との合計値と、前記第1のトランジスタ対のトランジスタに含まれる寄生容量の値との比が、前記第2の容量の値と前記第1の容量の値との比となるような寄生容量を含むようにしたものである。
【0021】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1を示す図である。回路構成は、図6の従来例と同一である。
図1において、11は所望のフィルタ回路、1は入力端子、2は出力端子、3は容量、4は電流源、5〜9はトランジスタ、10は寄生容量である。
12は基準フィルタ回路、13は基準信号源、14,15は抵抗、16,17は同じ特性を持つ振幅検出回路、18は誤差検出回路である。
19は容量、20は電流源、21〜25はトランジスタ、26は寄生容量である。
【0022】
ただし、図1において、所望フィルタ回路11内のトランジスタ5,6は、それぞれ基準フィルタ回路12内のトランジスタ21,22に対して、コレクタ・基板間に付く寄生容量がA倍になるように、トランジスタの形状のレイアウト設計を行う。
なお、トランジスタ5,6の形状は同一であることは言うまでもない。
【0023】
同様に、所望フィルタ回路11内のトランジスタ7,8は、基準フィルタ回路12内のトランジスタ23,24に対して、コレクタ・ベース間に付く寄生容量がA倍になるように、また、所望フィルタ回路11内のトランジスタ9は、基準フィルタ回路12内のトランジスタ25に対して、ベース・コレクタ間に付く寄生容量がA倍になるように、それぞれトランジスタの形状のレイアウト設計を行う。
【0024】
以上のように、トランジスタ5,6,7,8,9の所定の寄生容量がそれぞれトランジスタ21,22,23,24,25のA倍になるようにする(図1のトランジスタ5,6,7,8,9の横に、“A”と記述して、この様子を表している)。
こうすることにより、所望フィルタ回路11内の容量3と並列に接続される寄生容量10の値は、基準フィルタ回路12内の容量19と並列に接続される寄生容量26の値のA倍になる。
すなわち、基準フィルタ回路12内の寄生容量の値をCXとすると、所望フィルタ回路11内の寄生容量10の値は、ACXとなる。
【0025】
このとき、寄生容量を考慮して、基準フィルタ回路12のカットオフ周波数fc12,所望フィルタ回路11のカットオフ周波数fc11はそれぞれ、式8,式9となる。
fc12=I/4π(C+CX)VT ……………(式8)
fc11=I/4π(AC+ACX)VT …………(式9)
【0026】
式8,式9から、所望フィルタ回路11のカットオフ周波数は、Cの値に関係なく、常に基準フィルタ回路12の1/Aとなる。
よって、自動調整によって基準フィルタ回路12の特性が一定に保たれているかぎり、所望フィルタ回路11の特性も一定に保たれている。
すなわち、寄生容量の影響がキャンセルされ、その影響が補償されている。
【0027】
実施の形態2.
図2は、この発明の実施の形態2を示す図である。
所望フィルタ回路11以外の回路構成は、図1に示す実施の形態1と同一である。
図1では、フィルタ回路の構成上、トランジスタ5と6、及びトランジスタ7と8はそれぞれ同一形状にする必要があった。そのため、トランジスタ5と7は容量3に対し適正容量の影響がないにもかかわらず、形状をそれぞれトランジスタ6とトランジスタ8に合わせて大きくする必要があった。
【0028】
一方、図2では、トランジスタ5,6,7,8の形状は、それぞれトランジスタ21,22,23,24と同一であるが、トランジスタ9のベース・コレクタ間の寄生容量値がトランジスタ25のA倍となる形状とし、コレクタ・基板間の寄生容量がトランジスタ6の(A−1)倍の形状を持つトランジスタ37を、また、コレクタ・ベース間の寄生容量がトランジスタ8の(A−1)倍の形状を持つトランジスタ38を、それぞれ図に示すように追加することによって、寄生容量10の値を実施の形態1と同じにすることができ、同様の効果が得られる。
【0029】
追加されたトランジスタ37,38は、どちらもエミッタが接続されていないため動作はしていないが、上述のようにその寄生容量は容量3と並列に接続される役割を果たす。
これにより、寄生容量の影響がキャンセルされ、その影響が補償される。その結果、実施の形態1と比べて半導体基板上で所望フィルタ回路11が占める面積を削減することができる。
【0030】
実施の形態3.
実施の形態1,2では、容量3に接続されているすべてのトランジスタの寄生容量について考慮しているが、実際には個々の寄生容量の大きさは同一ではなく、寄生容量の種類(ベース・コレクタ間,コレクタ・基板間等)や、npnとpnpの違いによって、それぞれ大きさが異なる。
従って、例えば一般に使用される接合分離方式の半導体集積回路においては、npnトランジスタのコレクタ・基板間寄生容量が、他の寄生容量に比べて大きいため、所望フィルタ回路11の容量3にコレクタが接続されているnpnトランジスタの寄生容量のみ考慮すれば、目的はほぼ達せられる。
【0031】
図3は、この例を図示したものであり、従来例の図6の回路図に対して、トランジスタ37のみを追加したものである。トランジスタ37は、コレクタ・基板間の寄生容量がトランジスタ6の(A−1)倍の形状を持つものである。
これにより、寄生容量の影響がキャンセルされ、その影響が補償される。
その結果、容量3に並列に接続される寄生容量10は、正確には寄生容量26のA倍にはならないが(図3ではA’Cx としている)、トランジスタ8,9の寄生容量が十分小さければ、A’=Aであり、実施の形態1,2とほぼ同様の効果が得られると共に、半導体基板上で所望フィルタ回路11が占める面積をより削減することができる。
【0032】
実施の形態4.
実施の形態1〜3においては、図5に示すような構成のフィルタ回路を使用したフィルタ自動調整回路の例について述べたが、その他の形式のフィルタ回路を使用した場合でも、フィルタの特性を決める本来の容量に対して、並列に接続される寄生容量を、本来の容量の大きさに比例して付加することができれば、同様の効果が得られるのはいうまでもない。
【0033】
【発明の効果】
第1の発明によれば、寄生容量を増やすようにトランジスタ形状の変更を行い、寄生容量の影響を補償するようにしたので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることができる。
【0034】
第2の発明によれば、所望フィルタ回路の容量の値と基準フィルタ回路の容量の値との比が所望フィルタ回路の容量の値と基準フィルタ回路の容量の値との比と等しくなるようにトランジスタ形状の変更を行い、寄生容量の影響を補償するようにしたので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることができる。
【0035】
第3の発明によれば、寄生容量を増やすようにトランジスタの追加を行い、寄生容量の影響を補償するようにしたので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることができる。
【0036】
第4の発明によれば、寄生容量を増やすように複数のトランジスタの追加を行い、寄生容量の影響を補償するようにしたので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることができる。
【0037】
第5の発明によれば、所望フィルタ回路の容量の値と基準フィルタ回路の容量の値との比が所望フィルタ回路の容量の値と基準フィルタ回路の容量の値との比と等しくなるようにトランジスタの追加を行い、寄生容量の影響を補償するようにしたので、フィルタ回路を構成しているトランジスタの寄生容量の大きさが、フィルタ回路の特性を決める本来の容量の値に対して無視できないときでも、フィルタ回路の特性が製造時のばらつきの影響を受けないようなフィルタ回路を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1を示す回路図である。
【図2】この発明の実施の形態2を示す回路図である。
【図3】この発明の実施の形態3を示す回路図である。
【図4】フィルタ自動調整回路の構成の一例を示す図である。
【図5】フィルタ自動調整回路に使用されるフィルタ回路の一例を示す図である。
【図6】フィルタ自動調整回路の具体的回路例を示す図である。
【符号の説明】
1 入力端子、2 出力端子、3 容量、4 電流源、5〜9 トランジスタ、10 寄生容量、11 所望フィルタ回路、12 基準フィルタ回路、13基準信号、14,15 抵抗、16,17 同じ特性を持つ振幅検出回路、18誤差検出回路、19 容量、20 電流源、21〜25 トランジスタ、26寄生容量、30 電流源、37,38 トランジスタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit, and more particularly, to a filter circuit for obtaining a constant filter characteristic regardless of a variation during manufacturing.
[0002]
[Prior art]
A semiconductor integrated circuit has a property that the ratio of the values of elements of the same type is always substantially constant, and this can be used to suppress variations in circuit characteristics.
However, the absolute value of the element value may vary at the time of manufacturing, and since there is no correlation between the variations between different types of elements, for example, in a filter circuit whose characteristics are determined by the resistance and capacitance values, The characteristics will also vary due to the variation in.
In order to solve such a problem, an automatic adjustment circuit that keeps the characteristics of the circuit constant even when the element value varies has been conventionally considered.
[0003]
FIG. 4 is a diagram showing a conventional filter automatic adjustment circuit.
In FIG. 4, 11 is a desired filter circuit, 1 is an input terminal, 2 is an output terminal, 12 is a reference filter circuit, 13 is a reference signal source, 14 and 15 are resistors, and 16 and 17 are amplitude detection circuits having the same characteristics. , 18 are error detection circuits.
[0004]
Next, the operation will be described.
The
On the other hand, the reference signal is input to the
[0005]
Next, the output signals of the
The control method is such that when the output amplitude of the
[0006]
As a result, the amount of attenuation by the
[0007]
On the other hand, the same control as that of the
Therefore, the characteristics of the
[0008]
FIG. 5 is an example showing a specific circuit configuration of the desired
This circuit is a first-order low-pass filter. If the value of the
fc = I / 4πCV T (Equation 1)
Here, V T = kT / q, k is the Boltzmann constant, T is the absolute temperature, and q represents the charge of the electron.
From this equation, it can be seen that the characteristics of the filter circuit are determined by the values of the capacitance C and the current source I.
The
[0009]
Therefore, when the value of the
fc = I / 4π (C + C X ) V T (Equation 2)
It becomes.
[0010]
FIG. 6 is a diagram in which the
Here, the value of the
At this time, the cutoff frequency fc12 of the
fc12 = I / 4πCV T (Equation 3)
And the cut-off frequency fc11 of the desired
fc11 = I / 4πACV T (Equation 4)
It is.
Therefore, the cutoff frequency of the desired
[0011]
Therefore, as long as the characteristics of the
However,
If the parasitic capacitance of the transistor cannot be ignored, the cutoff frequency fc12 of the
fc12 = I / 4π (C + C X ) V T (Equation 5)
And the cut-off frequency fc11 of the desired
fc11 = I / 4π (AC + C X ) V T (Equation 6)
It becomes.
Since the
[0012]
From Equations 5 and 6, the ratio between the cutoff frequency of the desired
(C + C X ) / (AC + C X ) (Equation 7)
It becomes. If the values of the
[0013]
[Problems to be solved by the invention]
As described above, when the magnitude of the parasitic capacitance of the transistor constituting the filter circuit cannot be ignored with respect to the original capacitance value that determines the characteristics of the filter circuit, the characteristics of the reference filter circuit are determined by the operation of the automatic adjustment circuit. However, there is a problem that the characteristics of the desired filter circuit deviate due to variations during manufacturing even if the value is kept constant.
[0014]
As a prior art as a publication, there is JP-A-60-123125, but such a prior art could not solve such a problem.
[0015]
The present invention has been made to solve the above problems, and the magnitude of the parasitic capacitance of the transistor constituting the filter circuit is smaller than the original capacitance value that determines the characteristics of the filter circuit. It is an object of the present invention to obtain a filter circuit in which the characteristics of the filter circuit are not affected by variations during manufacturing even when the filter circuit cannot be ignored.
[0016]
[Means for Solving the Problems]
In the filter circuit of the first invention , a reference signal is input to one input, a first transistor pair including a predetermined parasitic capacitance, and a first current for controlling a current flowing through the first transistor pair. A reference filter circuit having a first capacitance, one connected to the output node of the first transistor pair and the other connected to ground,
An error detection circuit that detects an error of the reference filter circuit and outputs a signal that controls a current flowing through the first current source;
A second transistor pair receiving an input signal at one input thereof and each including a predetermined parasitic capacitance, a second current source for controlling a current flowing through the second transistor pair, and an output of the second transistor pair A desired filter circuit having one connected to the node and the other grounded, and having a second capacitance having a value larger than the value of the first capacitance,
Based on the output of the error detection circuit, the value of the current flowing through the second current source is controlled to be the same as the value of the current flowing through the first current source,
A filter circuit, wherein characteristics of the desired filter circuit are set based on a ratio between a value of the first capacitance and a value of the second capacitance.
The second transistor pair is configured such that each value of the parasitic capacitance included in each transistor of the second transistor pair is larger than each value of the parasitic capacitance included in each transistor of the first transistor pair. Is different from the transistor shape of the first transistor pair .
[0017]
In the filter circuit according to a second aspect, in the first aspect, each value of the parasitic capacitance included in each transistor of the second transistor pair and the value of the parasitic capacitance included in each transistor of the first transistor pair are different from each other. The transistor shape of the second transistor pair is set to be the same as the transistor shape of the first transistor pair so that the ratio of each value is equal to the ratio of the value of the second capacitance to the value of the first capacitance. It is different .
[0018]
In the filter circuit according to the third aspect of the present invention , a reference signal is input to one input, a first transistor pair including a predetermined parasitic capacitance, and a first current controlling a current flowing through the first transistor pair. A reference filter circuit having a first capacitance, one connected to the output node of the first transistor pair and the other connected to ground,
An error detection circuit that detects an error of the reference filter circuit and outputs a signal that controls a current flowing through the first current source;
A second transistor pair receiving an input signal at one input thereof and each including a predetermined parasitic capacitance, a second current source for controlling a current flowing through the second transistor pair, and an output of the second transistor pair A desired filter circuit having one connected to the node and the other grounded, and having a second capacitance having a value larger than the value of the first capacitance,
Based on the output of the error detection circuit, the value of the current flowing through the second current source is controlled to be the same as the value of the current flowing through the first current source,
A filter circuit, wherein characteristics of the desired filter circuit are set based on a ratio between a value of the first capacitance and a value of the second capacitance.
The transistor shape of the second transistor pair is the same as the transistor shape of the first transistor pair, and one end is connected to the output node of the second transistor pair and one end of the other end is connected to the output node of the second transistor pair. A third transistor including an open predetermined parasitic capacitance is provided .
[0019]
In a filter circuit according to a fourth aspect, in the third aspect, a plurality of the third transistors are provided .
[0020]
According to a fifth aspect of the present invention, in the filter circuit according to the third aspect, the third transistor is configured so that a value of a parasitic capacitance included in each transistor of the second transistor pair and a value of a parasitic capacitance of the third transistor are different from each other. Includes a parasitic capacitance such that the ratio of the total value to the value of the parasitic capacitance included in the transistors of the first transistor pair is the ratio of the value of the second capacitance to the value of the first capacitance. It is like that.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a diagram showing a first embodiment of the present invention. The circuit configuration is the same as the conventional example of FIG.
In FIG. 1, 11 is a desired filter circuit, 1 is an input terminal, 2 is an output terminal, 3 is a capacitor, 4 is a current source, 5 to 9 are transistors, and 10 is a parasitic capacitance.
12 is a reference filter circuit, 13 is a reference signal source, 14 and 15 are resistors, 16 and 17 are amplitude detection circuits having the same characteristics, and 18 is an error detection circuit.
19 is a capacitance, 20 is a current source, 21 to 25 are transistors, and 26 is a parasitic capacitance.
[0022]
In FIG. 1, however, the transistors 5 and 6 in the desired
Needless to say, the shapes of the transistors 5 and 6 are the same.
[0023]
Similarly, the
[0024]
As described above, the predetermined parasitic capacitance of the
By doing so, the value of the
That is, when the value of the parasitic capacitance of the
[0025]
At this time, in consideration of the parasitic capacitance, the cutoff frequency fc12 of the
fc12 = I / 4π (C + C X ) V T (Equation 8)
fc11 = I / 4π (AC + A C X) V T ............ ( Equation 9)
[0026]
From
Therefore, as long as the characteristics of the
That is, the effect of the parasitic capacitance is cancelled, and the effect is compensated.
[0027]
FIG. 2 is a diagram showing a second embodiment of the present invention.
The circuit configuration other than the desired
In FIG. 1, the transistors 5 and 6 and the
[0028]
On the other hand, in FIG. 2, the shapes of the
[0029]
Although the added
Thereby, the influence of the parasitic capacitance is canceled, and the influence is compensated. As a result, the area occupied by the desired
[0030]
In the first and second embodiments, the parasitic capacitances of all the transistors connected to the
Therefore, for example, in a commonly used junction-separated type semiconductor integrated circuit, the collector-substrate parasitic capacitance of the npn transistor is larger than other parasitic capacitances. The purpose can be almost achieved by considering only the parasitic capacitance of the npn transistor.
[0031]
FIG. 3 illustrates this example, in which only the
Thereby, the influence of the parasitic capacitance is canceled, and the influence is compensated.
As a result, the
[0032]
Embodiment 4 FIG.
In the first to third embodiments, the example of the filter automatic adjustment circuit using the filter circuit having the configuration shown in FIG. 5 has been described. However, even when another type of filter circuit is used, the characteristics of the filter are determined. It goes without saying that the same effect can be obtained if the parasitic capacitance connected in parallel with the original capacitance can be added in proportion to the magnitude of the original capacitance.
[0033]
【The invention's effect】
According to the first aspect, since the shape of the transistor is changed so as to increase the parasitic capacitance and the influence of the parasitic capacitance is compensated, the size of the parasitic capacitance of the transistor constituting the filter circuit is reduced. Even when the original capacitance value that determines the characteristics of the circuit cannot be ignored, it is possible to obtain a filter circuit in which the characteristics of the filter circuit are not affected by manufacturing variations.
[0034]
According to the second invention, the ratio between the capacitance value of the desired filter circuit and the capacitance value of the reference filter circuit is made equal to the ratio of the capacitance value of the desired filter circuit to the capacitance value of the reference filter circuit. Since the shape of the transistor is changed to compensate for the effect of the parasitic capacitance, the magnitude of the parasitic capacitance of the transistor constituting the filter circuit is ignored with respect to the original capacitance value that determines the characteristics of the filter circuit. Even when this is not possible, it is possible to obtain a filter circuit in which the characteristics of the filter circuit are not affected by manufacturing variations.
[0035]
According to the third aspect of the present invention, the effect of the parasitic capacitance is compensated by adding a transistor so as to increase the parasitic capacitance, so that the magnitude of the parasitic capacitance of the transistor constituting the filter circuit is reduced. It is possible to obtain a filter circuit in which the characteristics of the filter circuit are not affected by variations at the time of manufacture, even when the original capacitance value that determines the characteristics cannot be ignored.
[0036]
According to the fourth aspect , a plurality of transistors are added so as to increase the parasitic capacitance, and the effect of the parasitic capacitance is compensated. Therefore, the magnitude of the parasitic capacitance of the transistor constituting the filter circuit is reduced. Even when the original capacitance value that determines the characteristics of the filter circuit cannot be ignored, it is possible to obtain a filter circuit in which the characteristics of the filter circuit are not affected by manufacturing variations.
[0037]
According to the fifth aspect, the ratio of the capacitance value of the desired filter circuit to the capacitance value of the reference filter circuit is made equal to the ratio of the capacitance value of the desired filter circuit to the capacitance value of the reference filter circuit. Since the effect of the parasitic capacitance is compensated by adding a transistor, the magnitude of the parasitic capacitance of the transistor constituting the filter circuit cannot be ignored with respect to the original capacitance value that determines the characteristics of the filter circuit. Even at this time, it is possible to obtain a filter circuit in which the characteristics of the filter circuit are not affected by manufacturing variations.
[Brief description of the drawings]
FIG. 1 is a circuit
FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
FIG. 4 is a diagram illustrating an example of a configuration of an automatic filter adjustment circuit.
FIG. 5 is a diagram illustrating an example of a filter circuit used in an automatic filter adjustment circuit.
FIG. 6 is a diagram illustrating a specific circuit example of an automatic filter adjustment circuit.
[Explanation of symbols]
1 input terminal, 2 output terminal, 3 capacitance, 4 current source, 5 to 9 transistor, 10 parasitic capacitance, 11 desired filter circuit, 12 reference filter circuit, 13 reference signal, 14, 15 resistance, 16 and 17 have the same characteristics Amplitude detection circuit, 18 error detection circuit, 19 capacitance, 20 current sources, 21 to 25 transistors, 26 parasitic capacitance, 30 current sources, 37, 38 transistors.
Claims (5)
前記基準フィルタ回路の誤差を検出し、前記第1の電流源に流れる電流を制御する信号を出力する誤差検出回路と、
一方の入力に入力信号を受け、所定の寄生容量を各々含む第2のトランジスタ対と、その第2のトランジスタ対に流れる電流を制御する第2の電流源と、その第2のトランジスタ対の出力ノードに一方が接続され、他方が接地され、前記第1の容量の値より大きな値を持つ第2の容量を有する所望フィルタ回路とを備え、
前記誤差検出回路の出力に基づき、前記第2の電流源に流れる電流の値が前記第1の電流源に流れる電流の値と同じになるように制御されるとともに、
前記第1の容量の値と前記第2の容量の値との比に基づき、前記所望フィルタ回路の特性が設定されることを特徴とするフィルタ回路であって、
前記第2のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値が、前記第1のトランジスタ対の各トランジスタに含まれる寄生容量の各々の値より大きくなるように、前記第2のトランジスタ対のトランジスタ形状を前記第1のトランジスタ対のトランジスタ形状と異なるようにしたことを特徴とするフィルタ回路。 A first transistor pair including a reference signal input to one input thereof and each including a predetermined parasitic capacitance; a first current source for controlling a current flowing through the first transistor pair; A reference filter circuit having a first capacitance, one connected to the output node and the other grounded;
An error detection circuit that detects an error of the reference filter circuit and outputs a signal that controls a current flowing through the first current source;
A second transistor pair receiving an input signal at one input thereof and each including a predetermined parasitic capacitance, a second current source for controlling a current flowing through the second transistor pair, and an output of the second transistor pair A desired filter circuit having one connected to the node and the other grounded, and having a second capacitance having a value larger than the value of the first capacitance,
Based on the output of the error detection circuit, the value of the current flowing through the second current source is controlled to be the same as the value of the current flowing through the first current source,
A filter circuit, wherein characteristics of the desired filter circuit are set based on a ratio between a value of the first capacitance and a value of the second capacitance.
The second transistor pair is configured such that each value of the parasitic capacitance included in each transistor of the second transistor pair is larger than each value of the parasitic capacitance included in each transistor of the first transistor pair. Wherein the shape of the transistor is different from that of the first transistor pair .
前記基準フィルタ回路の誤差を検出し、前記第1の電流源に流れる電流を制御する信号を出力する誤差検出回路と、
一方の入力に入力信号を受け、所定の寄生容量を各々含む第2のトランジスタ対と、その第2のトランジスタ対に流れる電流を制御する第2の電流源と、その第2のトランジスタ対の出力ノードに一方が接続され、他方が接地され、前記第1の容量の値より大きな値を持つ第2の容量を有する所望フィルタ回路とを備え、
前記誤差検出回路の出力に基づき、前記第2の電流源に流れる電流の値が前記第1の電流源に流れる電流の値と同じになるように制御されるとともに、
前記第1の容量の値と前記第2の容量の値との比に基づき、前記所望フィルタ回路の特性が設定されることを特徴とするフィルタ回路であって、
前記第2のトランジスタ対のトランジスタ形状は、前記第1のトランジスタ対のトランジスタ形状と同じ形状であり、更に前記第2のトランジスタ対の出力ノードに一端が接続されるとともに、他端のうち一端が開放された所定の寄生容量を含む第3のトランジスタを設けたことを特徴とするフィルタ回路。 A first transistor pair including a reference signal input to one input thereof and each including a predetermined parasitic capacitance; a first current source for controlling a current flowing through the first transistor pair; A reference filter circuit having a first capacitance, one connected to the output node and the other grounded;
An error detection circuit that detects an error of the reference filter circuit and outputs a signal that controls a current flowing through the first current source;
A second transistor pair receiving an input signal at one input thereof and each including a predetermined parasitic capacitance, a second current source for controlling a current flowing through the second transistor pair, and an output of the second transistor pair A desired filter circuit having one connected to the node and the other grounded, and having a second capacitance having a value larger than the value of the first capacitance,
Based on the output of the error detection circuit, the value of the current flowing through the second current source is controlled to be the same as the value of the current flowing through the first current source,
A filter circuit, wherein characteristics of the desired filter circuit are set based on a ratio between a value of the first capacitance and a value of the second capacitance.
The transistor shape of the second transistor pair is the same as the transistor shape of the first transistor pair, and one end is connected to the output node of the second transistor pair and one end of the other end is connected to the output node of the second transistor pair. A filter circuit comprising a third transistor including an open predetermined parasitic capacitance .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11559997A JP3550271B2 (en) | 1997-05-06 | 1997-05-06 | Filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11559997A JP3550271B2 (en) | 1997-05-06 | 1997-05-06 | Filter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308647A JPH10308647A (en) | 1998-11-17 |
JP3550271B2 true JP3550271B2 (en) | 2004-08-04 |
Family
ID=14666622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11559997A Expired - Fee Related JP3550271B2 (en) | 1997-05-06 | 1997-05-06 | Filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3550271B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4546627B2 (en) * | 2000-08-29 | 2010-09-15 | 旭化成エレクトロニクス株式会社 | Filter center frequency adjusting apparatus and method |
WO2007094298A1 (en) * | 2006-02-17 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | Filter circuit |
TWI305986B (en) | 2006-03-14 | 2009-02-01 | Princeton Technology Corp | Fsk demodulator, fm demodulator and related method with a build-in band-pass filter |
TWI311401B (en) * | 2006-03-14 | 2009-06-21 | Princeton Technology Corporatio | Calibration loop, filter circuit and related method capable of auto adjusting center frequency of a filter |
-
1997
- 1997-05-06 JP JP11559997A patent/JP3550271B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10308647A (en) | 1998-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08340243A (en) | Bias circuit | |
US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
JP3550271B2 (en) | Filter circuit | |
US5721505A (en) | Delay circuit manufacturable by semiconductor elements | |
US4882533A (en) | Linear integrated circuit voltage drop generator having a base-10-emitter voltage independent current source therein | |
KR940005375B1 (en) | Amp circuit | |
JP2625552B2 (en) | Filter circuit | |
US20030107429A1 (en) | Current source circuit | |
JP4413225B2 (en) | Current mirror | |
JP3061205B2 (en) | Active filter circuit | |
JPH0252892B2 (en) | ||
JP3272749B2 (en) | A current source whose output current has a predetermined ratio to input current | |
US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
JPH0582083B2 (en) | ||
JPH1093389A (en) | Filter circuit | |
JP2991727B2 (en) | Active filter circuit | |
JPH10247846A (en) | Input circuit | |
JPS6012814A (en) | Active filter | |
JP3208012B2 (en) | Filter circuit | |
JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
JPH0626291B2 (en) | Gain control device | |
JPH06260925A (en) | Level shift circuit | |
JPH06161579A (en) | Constant current circuit | |
JPH03210810A (en) | Filter circuit | |
JPH0515083B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |