JP3548244B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device Download PDF

Info

Publication number
JP3548244B2
JP3548244B2 JP25338594A JP25338594A JP3548244B2 JP 3548244 B2 JP3548244 B2 JP 3548244B2 JP 25338594 A JP25338594 A JP 25338594A JP 25338594 A JP25338594 A JP 25338594A JP 3548244 B2 JP3548244 B2 JP 3548244B2
Authority
JP
Japan
Prior art keywords
amplifier
output
output line
photoelectric conversion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25338594A
Other languages
Japanese (ja)
Other versions
JPH08116491A (en
Inventor
真人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25338594A priority Critical patent/JP3548244B2/en
Priority to US08/544,596 priority patent/US5933188A/en
Priority to DE69527910T priority patent/DE69527910T2/en
Priority to EP95307459A priority patent/EP0708555B1/en
Publication of JPH08116491A publication Critical patent/JPH08116491A/en
Application granted granted Critical
Publication of JP3548244B2 publication Critical patent/JP3548244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【産業上の利用分野】
本発明は半導体上に形成される光電変換装置に関するものである。
【0002】
【従来の技術】
従来、光電変換画素がその出力線を有するような光電変換装置は、何種類かのタイプがあり、画素の構成により、MOS型、SIT型、FET型、CMD型、バイポーラ型などに区別される。
【0003】
図6は、このうちバイポーラ型で、バイポーラトランジスタで画素が形成され、そのベース領域に光により発生したキャリアを蓄積するタイプの2次元光電変換装置を表わす。
【0004】
図6において、1は光電変換画素であり、npn型バイポーラ・トランジスタ2、そのベースに接続するベースリセットのためのP型MOSトランジスタ3、ベース電位制御のための画素容量4で構成される。5はバイポーラトランジスタ2のエミッタに接続する画素の蓄積信号出力線、6は出力線5をリセットするためのMOSトランジスタ、7は光電変換画素1の出力電圧を保持転送するための転送容量、8は出力線5と蓄積容量7とをスイッチするためのMOSトランジスタ、9は転送蓄積容量7からの信号が転送される水平出力線、10は水平シフトレジスタ33の出力に応じて、蓄積容量7と水平出力線9とをスイッチするMOSトランジスタ、11は水平出力線9に表われる信号を増幅するためのプリアンプ、12はプリアンプ11の出力端子である。
【0005】
また、13は水平出力線9をリセットするためのMOSトランジスタ、14は画素を駆動するための駆動線、15は駆動パルス入力線、16は垂直シフトレジスタ34の出力に応じて選択された垂直行の駆動線14と駆動パルス入力線15とをスイッチするためのMOSトランジスタ、17は本光電変換装置の基準電位VVCの電源端子、18はMOSトランジスタ6のゲートにパルスφVCを印加するための入力端子、19はMOSトランジスタ8のゲートにパルスφTを印加するための入力端子、20はMOSトランジスタ13のゲートにパルスφHCを印加するための入力端子、21は駆動パルスφRの入力端子である。
【0006】
図6においては、簡単のため2×2の光電変換画素のエリアセンサを表わしており、垂直シフトレジスタの出力はV1、V2、水平シフトレジスタの出力はH1、H2としている。現実には、256×256以上の画素が配置される例が多い。
【0007】
図7は、図6に示した2次元光電変換装置の動作を説明するためのパルスタイミングチャートである。図7におけるパルスは全般的にHighレベル、Lowレベルで示すが、駆動パルスφRには中間レベルとして基準電位VVCが存在する。
【0008】
まず、垂直シフトレジスタ34からのV1がHighとなり、入力端子21の駆動パルスφRが基準電位VVCからHighとなると、2次元光電変換画素の第1行目が駆動される。光電変換画素1では、P型MOSトランジスタ(以下、PMOSと称する)3がOFFで、画素容量4を通してバイポーラトランジスタ2のベース電位が立ち上がり、エミッタ電流が流れ、画素のベースに蓄積された信号電圧が、パルスφVCがLowなので、浮遊状態の出力線5に表われる。水平シフトレジスタ33の出力H1、H2共にLowでパルスφTがHighであるので、この浮遊信号出力線5の出力信号は蓄積容量7に蓄積された後、水平シフトレジスタ33出力H1、H2が順次Highとなって、蓄積容量7のキャリアは出力線9、プリアンプ11を通して出力端子12より出力される。なお、出力H1がHighとなって、出力H1の列が駆動状態となり、蓄積容量7のキャリアを放電すれば、出力H1がLowとなり、パルスφHCがHighとなって信号線9をリセットし、次に出力H2の列が駆動状態となって順次信号線9からキャリア信号が読み出されていく。
【0009】
また各行の画素においては、垂直シフトレジスタV1がHighのままで、駆動パルスφRがLowレベルになることによってPMOS3がONし、第1行目におけるバイポーラトランジスタ2のベース電位は基準電位VVCとなる。次に、信号出力線5が、パルスφVCがHighとなり、MOSトランジスタ6のONによって、基準電位VVCに固定されている状態で、駆動パルスφRがHighとなると、PMOS3がOFFすると共に、第1行目のバイポーラトランジスタ2はON状態となって、エミッタ電流、ベース電流が流れるため、そのベース電位は下降して行き、数μSでベース電位はVVC+0.6V程度となり、画素容量4はリセットされる。こうなった時に、駆動パルスφRが中間レベルVVCに戻ると、画素容量4を通して、ベース電位が下がり、エミッタ電位VVCに対して逆バイアスになる。そうして出力V1がLowとなってこの行の駆動は終了する。ここから、第1行目の画素は、次に再び第1行目が選択されるまで、光キャリアをベース領域に蓄積する蓄積動作に入る。
【0010】
次に、出力V2がHighとなって第2行目が選択、駆動され、キャリア信号を出力し、画素をリセットする時の動作は第1行目の時と同様である。
【0011】
以上説明したバイポーラ型光電変換装置において、画素容量4でほぼ規定される画素容量に蓄積された信号電圧は、蓄積容量7にほぼそのまま表われる。蓄積容量7は画素容量4に対して十分大きくとれば、信号電荷量は、上記容量の比だけ増幅されることになり、信号出力の経路、出力線5、蓄積容量7、出力線9、プリアンプ11からのノイズの影響を小さくすることができる。
【0012】
【発明が解決しようとしている課題】
しかしながら、上記従来例では、図6における蓄積容量7から水平出力線9へ信号が転送される時に、水平出力線9の浮遊容量のため、信号が容量分割されて、信号電位が下がる。また、各画素の特性ばらつきのために暗時であっても、その暗時出力がばらつき、S/N比が低下するという欠点を有していた。特に受光画素にバイポーラトランジスタを使う図6に示したような従来例では、蓄積容量7は大きくとる場合が多く、画素から信号を読み出す時に蓄積容量7に充電するためのエミッタ電流を流す時、画素ベースにある信号電荷が破壊される。この破壊量が大きい程ノイズが大きくなり、S/N比の低下が顕著になる。
【0013】
さらに、一般的な従来の光電変換画素は、リセット→蓄積→読み出しという単純な光電変換機能を持つだけであり、画素出力の信号処理は光電変換画素以外の領域で行なわなければならず、そのためのフィールドメモリを必要とするなどの制約を有していた。
【0014】
本発明の目的は、従来例のようなフィールドメモリを使用せずに、光電変換画素に含まれるノイズ成分を除去した信号を得ることを目的とする。
【0015】
【課題を解決するための手段及び作用】
上記目的を達成するために、本発明の光電変換装置は、蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、
前記光電変換画素をリセットする手段と、
前記増幅手段の出力部に接続された出力線と、
前記出力線と入力部が容量結合されたアンプと、
前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊電位に選択的に切り替えるスイッチと、
前記アンプの出力部と前記出力線との接続を制御する接続制御手段とを含み、
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記出力線とを接続して前記アンプの出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする。この構成において、アンプの出力信号が上記の増幅手段の入力部へフィードバックされ、光電変換画素に含まれるノイズ成分が除去される。
【0016】
また本発明の光電変換装置は、蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、
前記光電変換画素をリセットする手段と、
前記増幅手段の出力部に接続された出力線と、
前記出力線に接続された負のゲインを持つアンプ手段と、
前記アンプ手段の出力部と前記出力線との接続を制御する接続制御手段とを含み、
前記アンプ手段の出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、
その後、前記アンプ手段の出力部と前記出力線とを接続することによって前記アンプ手段の出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプ手段の出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする。
また本発明の光電変換装置は、蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む、一ライン状又は2次元状に配された複数の光電変換画素と、
前記光電変換画素をリセットする手段と、
一ライン状に配された前記複数の光電変換画素の複数の増幅手段の出力部のそれぞれに一本ずつ接続された、又は前記2次元状に配された前記複数の光電変換画素のうち一配列方向の各ラインの複数の光電変換画素の複数の増幅手段の出力部に対してそれぞれ一本ずつ共通接続された複数本の第1の出力線と、
前記複数本の第1の出力線のそれぞれに1つずつ入力部が容量結合された複数のアンプと、
前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊電位に選択的に切り替えるスイッチと、
前記アンプの出力部と前記入力部に容量結合された前記第1の出力線との接続を制御する接続制御手段と、
前記複数のアンプからの信号を共通に出力する第2の出力線と、
前記複数のアンプからの信号を前記第2の出力線に転送するための複数の転送スイッチ手段と、
前記複数のアンプからの信号が時系列的に前記第2の出力線に転送されるように、前記複数の転送スイッチ手段を制御する水平走査回路と、を含み、
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記第1の出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記第1の出力線に読み出し、
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記第1の出力線とを接続して前記アンプの出力信号を前記第1の出力線に読み出し、前記第1の出力線を前記第1の信号に基づく電位とし、
その後、前記光電変換画素をリセットし、前記第1の出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記第1の出力線に読み出すことを特徴とする。
また本発明の光電変換装置は、蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む、一ライン状又は2次元状に配された複数の光電変換画素と、
前記光電変換画素をリセットする手段と、
一ライン状に配された前記複数の光電変換画素の複数の増幅手段の出力部のそれぞれに 一本ずつ接続された、又は2次元状に配された前記複数の光電変換画素のうち一配列方向の各ラインの複数の光電変換画素の複数の増幅手段の出力部に対してそれぞれ一本ずつ共通接続された複数本の第1の出力線と、
前記複数本の第1の出力線のそれぞれに1つずつ接続された負のゲインを持つ複数のアンプ手段と、
前記アンプ手段の出力部と前記第1の出力線との接続を制御する接続制御手段と、
前記複数のアンプ手段からの信号を共通に出力する第2の出力線と、
前記複数のアンプ手段からの信号を前記第2の出力線に転送するための複数の転送スイッチ手段と、
前記複数のアンプ手段からの信号が時系列的に前記第2の出力線に転送されるように、前記複数の転送スイッチ手段を制御する水平走査回路と、を含み、
前記アンプ手段の出力部と前記第1の出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記第1の出力線に読み出し、
その後、前記アンプ手段の出力部と前記第1の出力線とを接続することによって前記アンプ手段の出力信号を前記第1の出力線に読み出し、前記第1の出力線を前記第1の信号に基づく電位とし、
その後、前記光電変換画素をリセットし、前記第1の出力線に読み出された前記アンプ手段の出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記第1の出力線に読み出すことを特徴とする。
また本発明の光電変換装置の駆動方法は、蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、前記光電変換画素をリセットする手段と、前記増幅手段の出力部に接続された出力線と、前記出力線と入力部が容量結合されたアンプと、前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊状態の電位に選択的に切り替えるスイッチと、前記アンプの出力部と前記出力線との接続を制御する接続制御手段と、を含む光電変換装置の駆動方法において、
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記出力線とを接続して前記アンプの出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする。
【0017】
【実施例】
[第1実施例]
図1は本発明の特徴を最もよく表わす2×2画素を例とし、2次元光電変換装置の等価回路図である。同図において、図6と同一符号の素子は同一番号で示し同等機能を有するものとし、説明を省略する。
【0018】
図1において、22はアンプのダーリントン型バイポーラトランジスタ、23は定電流ソース用のMOSトランジスタであり、ダーリントン型バイポーラトランジスタ22とMOSトランジスタ23とでエミッタフォロワ35を形成している。図1では23のゲートは基準の中間電位VVCとしている。24は上記エミッタフォロワの入力ベース部と出力線5とを容量結合するための結合容量、25はダーリントン型バイポーラトランジスタ22のベースの容量、26はそのベース電位を制御するためのP型MOSトランジスタ、27はスイッチとしての上記エミッタフォロワの出力部と、出力部5とをスイッチして接続するためのMOSトランジスタ、28はMOSトランジスタ26のゲートにパルスφBRを印加するための端子、29はMOSトランジスタ27のゲートに負帰還用パルスφFBを印加するための端子、30は電位VBRの電源端子である。
【0019】
また、図2は、図1に示した第1実施例による2次元光電変換装置の動作を説明するためのパルスタイミング図である。各行の素子が光キャリアを蓄積し順次選択されていく行程は図6で示した場合と同様であり、図2では1つの行の駆動によるタイミングチャートを示す。
【0020】
まず、駆動パルスφRが中間レベルVVCからHighとなって、垂直シフトレジスタ34の出力V1がHighで、選択行の画素の出力が浮遊状態にある出力線5に読み出される。この時、端子28のパルスφBRはLowとなっているので、PMOSトランジスタ26をONして、バイポーラトランジスタ22のベースはVBRに固定されており、ダーリントン型バイポーラトランジスタ22とMOSトランジスタ23とで構成されるエミッタフォロワ35の出力も(VBR−1.2V)程度の電位値となるが、簡単のため、このエミッタフォロワ35出力は、基準電位VVCであるとする。駆動パルスφRが中間レベルに戻り、画素の読み出しが終わった時、出力線5の電圧はVVC+Vだったとし、次に、パルスφBRをHighとして、バイポーラトランジスタ22のベースを浮遊状態とし、次に端子29のパルスφFBをLowからHighとして、上記エミッタフォロワ35の出力部と、出力線5とを導通する。出力線5の電位は、VVC+VからVVC+Vに変化するが、このVは次のような値となる。
【0021】
結合容量24の値をC0、寄生容量25の値をC1とすると、エミッタフォロワ35の出力値は出力線5の電位変化を結合容量24の結合を通して受けるため、VVCから、[C0/(C0+C1)]・(V−V)だけ変化する。
変化後の値はVVC+Vであるから、
VC+[C0/(C0+C1)]・(V−V)=VVC+V
より、
=ー(C0/C1)・V
となる。
【0022】
は画素の出力電位であるから、上記の動作を行なうことにより、エミッタフォロワ35からは、ー(C0/C1)のゲイン倍された出力が表われる。このエミッタフォロワ35出力を、端子19のパルスφTがHighの間に、トランジスタ8を通して蓄積容量7に蓄積し、水平シフトレジスタ33の出力H1をHighとする間に、MOS10をONして順次プリアンプ11に転送する。
【0023】
ここで、水平出力線9の寄生容量をCHとし、蓄積容量7の容量をCTとすると、従来通りプリアンプ11への転送時にCT/(CH+CT)の容量分割を受けるが、たとえばC0/C1の値を(CH+CT)/CTとなるように設定しておけば、容量分割による信号低下をちょうど補うことができる。また、蓄積容量7の容量CTは通常、数pFの容量となるが、C0は数百fF程度に設定できるので、1つの画素について、読み出し時に流れる電荷量を従来よりも小さくすることができ、画素信号の破壊が小さくなるため画素出力時点でのS/N比を高くすることができる。
【0024】
[第2実施例]
図3は、図1の2次元光電変換装置を用いて、本発明による第2の実施例を説明するための駆動タイミングチャートである。本第2の実施例では、図3に示す通り、第1の実施例に対して画素の動作において、リセット、外光ノイズN蓄積、外光ノイズーNを画素に蓄積、LED光と外光ノイズとを画素に蓄積、画素キャリア信号を読み出し、を時系列的に順次実行する。
【0025】
当該2次元光電変換装置をイメージセンサとして測光用に使用する場合、ある特定の必要な光信号と、外光など不必要な信号とが混在する場合がある。例えば、外光が入る条件下で、LED光の光量やスペクトラムを測光する場合である。
【0026】
外光成分を除きたい時、従来は、まず外光成分だけを受光して読み出し、各画素毎の出力を別に用意したメモリに書き込む。次に外光にLED光が加わった光を受光して読み出し、先のメモリに書き込んでおいた外光成分との差分をとるという方法をとっていた。
【0027】
本発明による第2の実施例においては、メモリを用いない外光成分除去方法であり、図3を参照しつつ詳細に説明する。
【0028】
図において、最初に垂直シフトレジスタ34の出力V1で選択された第1行目の画素トランジスタ2のベースを、従来と同様に、駆動パルスφRがLowの時にVVCとし、駆動パルスφRがHighの時リセットする。第2行目以降も同様に行なわれる。
【0029】
次に、外光のみを画素トランジスタ2のベースに蓄積する。次が本発明第2実施例の特徴となる動作であり、第1行目選択時、図2によって説明した第1実施例の読み出し動作と同様に、外光分出力電位をVとして、パルスφBRを一時Lowとし、その後パルスφFBを一時Highとして、外光によるベース蓄積電位を−C0/C1倍したエミッタフォロワ35出力を出力線5に出力させる。ただし、本第2実施例ではほぼC0=C1となるように設定する。よって出力線5の電位は(VVC−V)となる。この出力はエミッタフォロワ35による低インピーダンス出力であるので、この電位に対して、駆動パルスφRをHighとして画素のリセットを行なうと、画素のベース電位は−Vで規定される電位となる。
【0030】
次に、測光するLED光を含んだ光の蓄積に入る。画素のベース電位は、外光に相当する電圧分VとLED光に相当する電圧分Vとの和だけ上昇するが、電圧分Vは蓄積前の画素電位−Vをちょうど打ち消すので、次の画素読み出しにおいて、画素から出力されるのはLED光に相当する電圧分Vとなり、外光成分Vは入ってこない。このLED光に相当する電圧分Vの読み出し、転送は第1実施例と同様に行なわれる。
【0031】
この第2実施例の動作においては、外光成分Vが除去されるだけでなく、各画素出力のばらつき成分も同時に除去されるので、外光がない場合でも、高S/N比の信号を得ることができる。
【0032】
[第3実施例]
以下、第3の実施例について説明する。図4は、本発明による第3の実施例の構成を示す等価回路図である。図4において、図1と同等な部分については同一の番号を符し、詳細な説明を省略する。
【0033】
図4において、31はMOSトランジスタ、ないしは接合型トランジスタであり、トランジスタ23による定電流源とトランジスタ31とでソースフォロワ36を形成する。図4に示す第3の実施例は、図1におけるダーリントン型エミッタフォロワ35をソースフォロワ36に置き換えたものであり、駆動動作は第1、第2実施例と同様である。本第3の実施例では、ダーリントン型エミッタフォロワ35に対して、入力インピーダンスが高く、トランジスタ素子の温度ドリフトが少ないというメリットがあり、またIC化する場合に製造工程を減少できる効果がある。反面、信号線5との結合容量24とバラツキの多い寄生容量25の容量値の比を一定にする必要性から、第1の実施例よりも第2の実施例に従った動作に適している。
【0034】
[第4実施例]
以下、第4の実施例について説明する。図5は、本発明による第4の実施例を実施できる等価回路図である。図1又は図4と同等な部分については同一の番号を符し、詳細な説明を省略する。
【0035】
図5において、32はオペレーショナル・アンプの演算増幅器である。図5に示す第4の実施例は、図1におけるダーリントン型エミッタフォロワ35を電圧(ボルテージ)フォロワ37に置き換えたものであり、駆動動作は第2、第3実施例と同じである。ボルテージフォロワ37は入力電圧と出力電圧とがほぼ同一であるので、光量に応じたキャリア蓄積電位を減圧することなく、そのまま蓄積容量7に転送できる。
【0036】
上記第1から第4までの実施例において、本発明による光電変換画素はバイポーラトランジスタによる増幅型を使っているが、必ずしもこの型に限る必要はなく、MOS型、ないしはSIT、JFET、MOSトランジスタを使った増幅型画素であっても、画素出力後に出力線5を浮遊状態にできれば本発明による各出力線電圧の増幅は、同じように実施できる。
【0037】
また、出力線電位により、画素のリセットレベルを規定できるものであれば、本発明による外光成分等の除去動作をメモリなしで実施することができる。MOSトランジスタや、JFETを使う画素では、図4に示したような本発明による第3の実施例を適用するほうが、光電変換装置の製造を簡単にすることができる。
【0038】
さらに、上記実施例では、2行×2列の光電変換画素の例について説明したが、本発明はイメージセンサ、ラインセンサに適用できるもので、特に第2の実施例の場合は、外光成分を蓄積、書き込みする時間だけ、余分に走査回路のスピード及び画素の蓄積切替を速くする必要がある。ただし、この外光例だけではなく、光電変換装置の内部雑音やバラツキの校正、測光の場合の2つ光量の比較時に増分だけを検出する場合等にも適用できる。
【0039】
【発明の効果】
以上説明したように、本発明によれば、光電変換画素に含まれるノイズ成分を除去した信号が得られるため、高機能、高S/Nな光電変換装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による光電変換装置の等価回路図である。
【図2】本発明による第1の実施例に係る動作を説明するためのタイミングチャートである。
【図3】本発明による第2の実施例に係る動作を説明するためのタイミングチャートである。
【図4】本発明による第3の実施例の光電変換装置を表わす等価回路図である。
【図5】本発明による第4の実施例の光電変換装置を表わす等価回路図である。
【図6】従来の光電変換装置の等価回路図である。
【図7】従来の光電変換装置の動作を説明するタイミングチャートである。
【符号の説明】
1 画素
2 バイポーラトランジスタ
3 PMOSトランジスタ
4 容量
5 出力線
6 MOSトランジスタ
7 容量
8 MOSトランジスタ
9 出力線
10 MOSトランジスタ
11 アンプ
12 出力端子
13 MOSトランジスタ
14 駆動線
15 駆動パルス線
16 MOSトランジスタ
17、18、19、20、21 パルス入力端子
22 ダーリントン型バイポーラトランジスタ
23 MOSトランジスタ
24 容量
25 容量
26 PMOSトランジスタ
27 MOSトランジスタ
28、29、30 パルス入力端子
31 MOSないしは接合型FET
32 演算増幅器
[0001]
[Industrial applications]
The present invention relates to a photoelectric conversion device formed on a semiconductor.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there are several types of photoelectric conversion devices in which a photoelectric conversion pixel has its output line, and is classified into a MOS type, a SIT type, a FET type, a CMD type, a bipolar type, and the like according to the pixel configuration. .
[0003]
FIG. 6 shows a bipolar type two-dimensional photoelectric conversion device in which a pixel is formed by a bipolar transistor and a carrier generated by light is accumulated in a base region thereof.
[0004]
In FIG. 6, reference numeral 1 denotes a photoelectric conversion pixel, which includes an npn-type bipolar transistor 2, a P-type MOS transistor 3 connected to its base for resetting the base, and a pixel capacitor 4 for controlling the base potential. 5 is a storage signal output line of a pixel connected to the emitter of the bipolar transistor 2, 6 is a MOS transistor for resetting the output line 5, 7 is a transfer capacitor for holding and transferring the output voltage of the photoelectric conversion pixel 1, and 8 is a transfer capacitor. A MOS transistor for switching the output line 5 and the storage capacitor 7, a horizontal output line 9 to which a signal from the transfer storage capacitor 7 is transferred, and a MOS transistor 10 for switching the storage capacitor 7 and the horizontal according to the output of the horizontal shift register 33. A MOS transistor for switching the output line 9, a preamplifier 11 for amplifying a signal appearing on the horizontal output line 9, and an output terminal 12 of the preamplifier 11.
[0005]
Reference numeral 13 denotes a MOS transistor for resetting the horizontal output line 9, reference numeral 14 denotes a drive line for driving pixels, reference numeral 15 denotes a drive pulse input line, and reference numeral 16 denotes a vertical row selected according to the output of the vertical shift register 34. MOS transistor for switching between the driving line 14 and the driving pulse input line 15 of the photoelectric conversion device.VCIs an input terminal for applying a pulse φVC to the gate of the MOS transistor 6, 19 is an input terminal for applying a pulse φT to the gate of the MOS transistor 8, and 20 is a pulse φHC to the gate of the MOS transistor 13. Is an input terminal for applying the driving pulse φR.
[0006]
FIG. 6 shows an area sensor of 2 × 2 photoelectric conversion pixels for the sake of simplicity. The outputs of the vertical shift register are V1 and V2, and the outputs of the horizontal shift register are H1 and H2. In reality, there are many examples in which pixels of 256 × 256 or more are arranged.
[0007]
FIG. 7 is a pulse timing chart for explaining the operation of the two-dimensional photoelectric conversion device shown in FIG. The pulses in FIG. 7 are generally shown at a high level and a low level.VCExists.
[0008]
First, V1 from the vertical shift register 34 becomes High, and the drive pulse φR of the input terminal 21 changes to the reference potential V.VCBecomes High, the first row of the two-dimensional photoelectric conversion pixels is driven. In the photoelectric conversion pixel 1, the P-type MOS transistor (hereinafter, referred to as PMOS) 3 is turned off, the base potential of the bipolar transistor 2 rises through the pixel capacitor 4, the emitter current flows, and the signal voltage accumulated at the base of the pixel is reduced. , The pulse φVC is Low, so that it appears on the output line 5 in a floating state. Since the outputs H1 and H2 of the horizontal shift register 33 are both Low and the pulse φT is High, the output signal of the floating signal output line 5 is stored in the storage capacitor 7 and then the outputs H1 and H2 of the horizontal shift register 33 are sequentially High. Thus, the carrier of the storage capacitor 7 is output from the output terminal 12 through the output line 9 and the preamplifier 11. When the output H1 becomes High and the column of the output H1 is driven and the carrier of the storage capacitor 7 is discharged, the output H1 becomes Low, the pulse φHC becomes High, and the signal line 9 is reset. Then, the column of the output H2 is driven and the carrier signal is sequentially read out from the signal line 9.
[0009]
In the pixels in each row, the vertical shift register V1 remains High and the driving pulse φR goes to Low level to turn on the PMOS 3, and the base potential of the bipolar transistor 2 in the first row is set to the reference potential V.VCIt becomes. Next, the signal output line 5 changes the pulse φVC to High, and when the MOS transistor 6 is turned on, the reference potential VVCWhen the driving pulse φR becomes High in a state where the voltage is fixed to, the PMOS 3 is turned off and the bipolar transistor 2 in the first row is turned on, and the emitter current and the base current flow. Going down, the base potential becomes VVCIt becomes about +0.6 V, and the pixel capacitance 4 is reset. When this occurs, the drive pulse φR changes to the intermediate level VVC, The base potential drops through the pixel capacitor 4 and the emitter potential VVCReverse bias. Then, the output V1 becomes Low, and the driving of this row ends. From here, the pixels in the first row enter an accumulation operation for accumulating the optical carriers in the base region until the first row is selected again.
[0010]
Next, the output V2 becomes High, the second row is selected and driven, the carrier signal is output, and the operation when resetting the pixels is the same as that of the first row.
[0011]
In the above-described bipolar photoelectric conversion device, the signal voltage accumulated in the pixel capacitance substantially defined by the pixel capacitance 4 appears in the storage capacitance 7 almost as it is. If the storage capacitor 7 is made sufficiently large with respect to the pixel capacitor 4, the signal charge amount will be amplified by the ratio of the above-described capacitance, and the signal output path, the output line 5, the storage capacitor 7, the output line 9, the preamplifier 11 can reduce the influence of noise.
[0012]
[Problems to be solved by the invention]
However, in the above-described conventional example, when a signal is transferred from the storage capacitor 7 to the horizontal output line 9 in FIG. 6, the signal is capacitance-divided due to the floating capacitance of the horizontal output line 9, and the signal potential decreases. Further, even in the dark, the output in the dark varies due to the variation in the characteristics of each pixel, and the S / N ratio is reduced. In particular, in a conventional example as shown in FIG. 6 in which a bipolar transistor is used for a light receiving pixel, the storage capacitor 7 is often large, and when an emitter current for charging the storage capacitor 7 flows when reading a signal from the pixel, the pixel is The signal charge on the base is destroyed. The greater the amount of destruction, the greater the noise and the lower the S / N ratio becomes.
[0013]
Furthermore, a general conventional photoelectric conversion pixel has only a simple photoelectric conversion function of reset → accumulation → readout, and signal processing of pixel output must be performed in an area other than the photoelectric conversion pixel. It had restrictions such as requiring a field memory.
[0014]
An object of the present invention is to obtain a signal from which noise components included in photoelectric conversion pixels have been removed without using a field memory as in the conventional example.
[0015]
Means and Action for Solving the Problems
To achieve the above objectives,The photoelectric conversion device according to the present invention includes a photoelectric conversion pixel including an amplification unit that inputs, amplifies, and outputs the accumulated photoelectric conversion signal,
Means for resetting the photoelectric conversion pixels,
An output line connected to an output section of the amplification means,
An amplifier in which the output line and the input unit are capacitively coupled;
A switch connected between an input portion of the amplifier and a predetermined potential, and selectively switching a potential of the input portion of the amplifier to the predetermined potential and a floating potential;
Including connection control means for controlling the connection between the output unit of the amplifier and the output line,
The first signal is supplied to the amplifying unit in a state where the potential of the input unit of the amplifier is set to the predetermined potential by the switch, and the output unit and the output line of the amplifier are disconnected by the connection control unit. And then read out to the output line,
After that, the switch controls the potential of the input section of the amplifier to a floating potential and sets the potential of the input section of the amplifier to the floating potential, and connects the output section of the amplifier to the output line by the connection control means. Read the output signal of the amplifier to the output line, and set the output line to a potential based on the first signal;
Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the output line is supplied to an input of the amplifying unit, and an input of the amplifying unit is set to a potential based on the first signal. Set to
After the reset, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the output line.In this configuration, the output signal of the amplifier is fed back to the input of the amplifying unit, and the noise component included in the photoelectric conversion pixel is removed.
[0016]
Further, the photoelectric conversion device of the present invention is a photoelectric conversion pixel including amplification means for inputting, amplifying and outputting the accumulated photoelectric conversion signal,
Means for resetting the photoelectric conversion pixels,
An output line connected to an output section of the amplification means,
Amplifier means having a negative gain connected to the output line;
Including connection control means for controlling the connection between the output unit and the output line of the amplifier means,
In a state in which the output unit of the amplifier unit and the output line are not connected, the first signal is amplified by the amplifier unit and then read to the output line,
Thereafter, an output signal of the amplifier is read out to the output line by connecting an output section of the amplifier and the output line, and the output line is set to a potential based on the first signal,
After that, the photoelectric conversion pixel is reset, and the output signal of the amplifier read out to the output line is supplied to the input of the amplifier, and the input of the amplifier is based on the first signal. Set to potential,
After the reset, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the output line.
Further, the photoelectric conversion device of the present invention includes a plurality of photoelectric conversion pixels arranged in one line or two-dimensional shape, including an amplifying means for inputting, amplifying, and outputting the accumulated photoelectric conversion signal,
Means for resetting the photoelectric conversion pixels,
One array of the plurality of photoelectric conversion pixels connected one by one to each of the output units of the plurality of amplifying units of the plurality of photoelectric conversion pixels arranged in one line, or the two-dimensionally arranged photoelectric conversion pixels A plurality of first output lines commonly connected one by one to output units of a plurality of amplifying means of a plurality of photoelectric conversion pixels of each line in each direction;
A plurality of amplifiers each having an input unit capacitively coupled to each of the plurality of first output lines,
A switch connected between an input portion of the amplifier and a predetermined potential, and selectively switching a potential of the input portion of the amplifier to the predetermined potential and a floating potential;
Connection control means for controlling connection between an output section of the amplifier and the first output line capacitively coupled to the input section;
A second output line for commonly outputting signals from the plurality of amplifiers;
A plurality of transfer switch means for transferring signals from the plurality of amplifiers to the second output line;
A horizontal scanning circuit that controls the plurality of transfer switch units so that signals from the plurality of amplifiers are transferred to the second output line in a time-series manner,
The first signal is output in a state where the potential of the input section of the amplifier is set to the predetermined potential by the switch, and the output section of the amplifier is not connected to the first output line by the connection control means. Amplifying by the amplifying means and then reading out to the first output line,
Thereafter, the switch controls the potential of the input section of the amplifier to a floating potential, and sets the potential of the input section of the amplifier to a floating potential, and the output section of the amplifier and the first output line are connected by the connection control means. To read the output signal of the amplifier to the first output line, and set the first output line to a potential based on the first signal;
Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the first output line is supplied to an input of the amplifier, and an input of the amplifier is connected to the first signal. Potential based on
After the reset, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the first output line.
Further, the photoelectric conversion device of the present invention includes a plurality of photoelectric conversion pixels arranged in one line or two-dimensional shape, including an amplifying means for inputting, amplifying, and outputting the accumulated photoelectric conversion signal,
Means for resetting the photoelectric conversion pixels,
Each of the output units of the plurality of amplifying units of the plurality of photoelectric conversion pixels arranged in one line Of the plurality of photoelectric conversion pixels connected one by one or arranged two-dimensionally, one each for the output part of the plurality of amplifying means of the plurality of photoelectric conversion pixels of each line in one arrangement direction. A plurality of commonly connected first output lines;
A plurality of amplifying means having a negative gain connected to the plurality of first output lines one by one;
Connection control means for controlling connection between an output section of the amplifier means and the first output line;
A second output line for commonly outputting signals from the plurality of amplifier means,
A plurality of transfer switch means for transferring signals from the plurality of amplifier means to the second output line;
A horizontal scanning circuit that controls the plurality of transfer switch units so that signals from the plurality of amplifier units are transferred to the second output line in a time-series manner,
In a state where the output section of the amplifier means and the first output line are not connected, the first signal is amplified by the amplification means and then read out to the first output line,
Thereafter, an output signal of the amplifier is read out to the first output line by connecting an output section of the amplifier and the first output line, and the first output line is connected to the first signal. Potential based on
Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the first output line is supplied to an input of the amplifier, and an input of the amplifier is connected to the first input. Set the potential based on the signal,
After the reset, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the first output line.
Further, the method for driving a photoelectric conversion device according to the present invention includes a photoelectric conversion pixel including an amplification unit that inputs, amplifies and outputs the accumulated photoelectric conversion signal, a unit that resets the photoelectric conversion pixel, and an output unit of the amplification unit. An output line connected to the amplifier, the output line and the input unit are capacitively coupled, and an amplifier is connected between the input unit of the amplifier and a predetermined potential, and the potential of the input unit of the amplifier is set to the predetermined potential. And a switch that selectively switches to a floating potential and a connection control unit that controls connection between the output unit of the amplifier and the output line.
The first signal is supplied to the amplifying unit in a state where the potential of the input unit of the amplifier is set to the predetermined potential by the switch, and the output unit and the output line of the amplifier are disconnected by the connection control unit. And then read out to the output line,
After that, the switch controls the potential of the input section of the amplifier to a floating potential and sets the potential of the input section of the amplifier to the floating potential, and connects the output section of the amplifier to the output line by the connection control means. Read the output signal of the amplifier to the output line, and set the output line to a potential based on the first signal;
Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the output line is supplied to an input of the amplifying unit, and an input of the amplifying unit is set to a potential based on the first signal. Set to
After the reset, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the output line.
[0017]
【Example】
[First embodiment]
FIG. 1 is an equivalent circuit diagram of a two-dimensional photoelectric conversion device, taking a 2 × 2 pixel that best represents the features of the present invention as an example. 6, the elements having the same reference numerals as those in FIG. 6 are indicated by the same reference numerals and have the same functions, and the description is omitted.
[0018]
In FIG. 1, reference numeral 22 denotes a Darlington-type bipolar transistor of an amplifier, and 23 denotes a MOS transistor for a constant current source. The Darlington-type bipolar transistor 22 and the MOS transistor 23 form an emitter follower 35. In FIG. 1, the gate 23 is a reference intermediate potential VVCAnd 24 is a coupling capacitance for capacitively coupling the input base portion of the emitter follower and the output line 5, 25 is a capacitance of the base of the Darlington bipolar transistor 22, 26 is a P-type MOS transistor for controlling the base potential thereof, 27 is a MOS transistor for switching and connecting the output part of the emitter follower as a switch and the output part 5, 28 is a terminal for applying a pulse φBR to the gate of the MOS transistor 26, and 29 is a MOS transistor 27. Terminal for applying a negative feedback pulse φFB to the gate ofBRPower supply terminal.
[0019]
FIG. 2 is a pulse timing chart for explaining the operation of the two-dimensional photoelectric conversion device according to the first embodiment shown in FIG. The process in which the elements in each row accumulate the optical carriers and are sequentially selected is the same as in the case shown in FIG. 6, and FIG. 2 shows a timing chart for driving one row.
[0020]
First, the drive pulse φR is set to the intermediate level VVCTo High, the output V1 of the vertical shift register 34 is High, and the output of the pixel in the selected row is read out to the output line 5 in a floating state. At this time, since the pulse φBR at the terminal 28 is Low, the PMOS transistor 26 is turned ON, and the base of the bipolar transistor 22 is set at VBRThe output of the emitter follower 35 composed of the Darlington type bipolar transistor 22 and the MOS transistor 23 is also fixed to (VBR−1.2 V), but for simplicity, the output of the emitter follower 35 is equal to the reference potential V.VCAnd When the driving pulse φR returns to the intermediate level and the pixel reading is completed, the voltage of the output line 5 becomes VVC+ V1Then, the pulse φBR is set to High, the base of the bipolar transistor 22 is set in a floating state, the pulse φFB of the terminal 29 is changed from Low to High, and the output section of the emitter follower 35 and the output line 5 are connected. Conduct. The potential of the output line 5 is VVC+ V1To VVC+ V2, But this V2Has the following values:
[0021]
Assuming that the value of the coupling capacitance 24 is C0 and the value of the parasitic capacitance 25 is C1, the output value of the emitter follower 35 receives the potential change of the output line 5 through the coupling of the coupling capacitance 24.VCFrom [C0 / (C0 + C1)] · (V2-V1) Only change.
The value after the change is VVC+ V2Because
VVC+ [C0 / (C0 + C1)] · (V2-V1) = VVC+ V2
Than,
V2= − (C0 / C1) · V1
It becomes.
[0022]
V1Is the output potential of the pixel, an output multiplied by a gain of-(C0 / C1) appears from the emitter follower 35 by performing the above operation. The output of the emitter follower 35 is stored in the storage capacitor 7 through the transistor 8 while the pulse φT of the terminal 19 is High, and the MOS 10 is turned on and the preamplifier 11 Transfer to
[0023]
Here, assuming that the parasitic capacitance of the horizontal output line 9 is CH and the capacitance of the storage capacitor 7 is CT, the capacitance is divided by CT / (CH + CT) at the time of transfer to the preamplifier 11, as in the conventional case. Is set to be (CH + CT) / CT, it is possible to just compensate for the signal drop due to the capacity division. In addition, the capacitance CT of the storage capacitor 7 is usually a capacitance of several pF, but C0 can be set to about several hundred fF. Therefore, for one pixel, the amount of electric charge flowing at the time of reading can be made smaller than before. Since the destruction of pixel signals is reduced, the S / N ratio at the time of pixel output can be increased.
[0024]
[Second embodiment]
FIG. 3 is a drive timing chart for explaining a second embodiment of the present invention using the two-dimensional photoelectric conversion device of FIG. In the second embodiment, as shown in FIG. 3, in the operation of the pixel as compared with the first embodiment, reset, accumulation of external light noise N, accumulation of external light noise N in the pixel, LED light and external light noise Are stored in the pixel, the pixel carrier signal is read out, and are sequentially executed in time series.
[0025]
When the two-dimensional photoelectric conversion device is used for photometry as an image sensor, a specific required optical signal and an unnecessary signal such as external light may be mixed. For example, there is a case where the light amount or the spectrum of the LED light is measured under the condition that external light enters.
[0026]
Conventionally, when it is desired to remove the external light component, only the external light component is first received and read, and the output of each pixel is written into a separately prepared memory. Next, a method has been adopted in which the light obtained by adding the LED light to the external light is received and read, and the difference between the external light component and the external light component written in the memory is obtained.
[0027]
The second embodiment according to the present invention is a method for removing external light components without using a memory, which will be described in detail with reference to FIG.
[0028]
In the figure, the base of the pixel transistor 2 in the first row selected first by the output V1 of the vertical shift register 34 is changed to V when the driving pulse φR is Low as in the conventional case.VCAnd reset when the drive pulse φR is High. The same applies to the second and subsequent lines.
[0029]
Next, only external light is accumulated in the base of the pixel transistor 2. The following is an operation that is a feature of the second embodiment of the present invention. When the first row is selected, the external light output potential is set to V, as in the read operation of the first embodiment described with reference to FIG.NThe pulse φBR is temporarily set to Low, then the pulse φFB is set to High temporarily, and the output of the emitter follower 35 obtained by multiplying the base accumulation potential by external light by −C0 / C1 is output to the output line 5. However, in the second embodiment, it is set so that C0 = C1. Therefore, the potential of the output line 5 becomes (VVC-VN). Since this output is a low impedance output by the emitter follower 35, when the pixel is reset by setting the drive pulse φR to High with respect to this potential, the base potential of the pixel becomes −VNThe potential is defined by
[0030]
Next, light storage including the LED light to be measured is started. The base potential of the pixel is a voltage component V corresponding to external light.NAnd voltage V corresponding to LED lightLRises by the sum ofNIs the pixel potential −V before accumulationNAre just canceled out, so that in the next pixel readout, the output from the pixel is the voltage V equivalent to the LED light.LAnd the external light component VNDoes not enter. Voltage V corresponding to this LED lightLIs read and transferred in the same manner as in the first embodiment.
[0031]
In the operation of the second embodiment, the external light component VNIs removed, and the variation component of each pixel output is also removed at the same time, so that a signal having a high S / N ratio can be obtained even when there is no external light.
[0032]
[Third embodiment]
Hereinafter, a third embodiment will be described. FIG. 4 is an equivalent circuit diagram showing the configuration of the third embodiment according to the present invention. In FIG. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted.
[0033]
In FIG. 4, reference numeral 31 denotes a MOS transistor or a junction type transistor, and a source follower 36 is formed by the constant current source of the transistor 23 and the transistor 31. In the third embodiment shown in FIG. 4, the Darlington emitter follower 35 in FIG. 1 is replaced by a source follower 36, and the driving operation is the same as in the first and second embodiments. The third embodiment has advantages over the Darlington-type emitter follower 35 in that the input impedance is high, the temperature drift of the transistor element is small, and the number of manufacturing steps can be reduced when an IC is used. On the other hand, since it is necessary to keep the ratio of the capacitance value of the coupling capacitance 24 to the signal line 5 and the parasitic capacitance 25 having a large variation, the operation is more suitable for the operation according to the second embodiment than the first embodiment. .
[0034]
[Fourth embodiment]
Hereinafter, a fourth embodiment will be described. FIG. 5 is an equivalent circuit diagram that can implement the fourth embodiment according to the present invention. 1 or 4 are denoted by the same reference numerals, and detailed description is omitted.
[0035]
In FIG. 5, reference numeral 32 denotes an operational amplifier of an operational amplifier. In the fourth embodiment shown in FIG. 5, the Darlington-type emitter follower 35 in FIG. 1 is replaced with a voltage (voltage) follower 37, and the driving operation is the same as the second and third embodiments. Since the input voltage and the output voltage of the voltage follower 37 are almost the same, the voltage can be transferred to the storage capacitor 7 without reducing the carrier storage potential corresponding to the amount of light.
[0036]
In the first to fourth embodiments, the photoelectric conversion pixel according to the present invention uses an amplification type using a bipolar transistor. However, the present invention is not necessarily limited to this type, and a MOS type or SIT, JFET, and MOS transistor may be used. Even if the amplification type pixel is used, the amplification of each output line voltage according to the present invention can be performed in the same manner as long as the output line 5 can be brought into a floating state after the pixel output.
[0037]
If the reset level of the pixel can be defined by the output line potential, the operation of removing external light components and the like according to the present invention can be performed without using a memory. For a pixel using a MOS transistor or a JFET, it is easier to manufacture the photoelectric conversion device by applying the third embodiment according to the present invention as shown in FIG.
[0038]
Further, in the above embodiment, the example of the photoelectric conversion pixels of 2 rows × 2 columns has been described. However, the present invention can be applied to an image sensor and a line sensor. It is necessary to increase the speed of the scanning circuit and the switching of the accumulation of pixels extra by the time for accumulating and writing. However, the present invention can be applied to not only the example of the external light but also the calibration of the internal noise and the variation of the photoelectric conversion device, and the case where only the increment is detected when comparing two light amounts in the case of photometry.
[0039]
【The invention's effect】
As described above, according to the present invention, the photoelectric conversion pixelA high-performance, high-S / N photoelectric conversion device is provided because a signal from which a noise component contained in the image is removed can be obtained.be able to.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a photoelectric conversion device according to the present invention.
FIG. 2 is a timing chart for explaining an operation according to the first embodiment of the present invention.
FIG. 3 is a timing chart for explaining an operation according to a second embodiment of the present invention.
FIG. 4 is an equivalent circuit diagram illustrating a photoelectric conversion device according to a third embodiment of the present invention.
FIG. 5 is an equivalent circuit diagram illustrating a photoelectric conversion device according to a fourth embodiment of the present invention.
FIG. 6 is an equivalent circuit diagram of a conventional photoelectric conversion device.
FIG. 7 is a timing chart illustrating an operation of a conventional photoelectric conversion device.
[Explanation of symbols]
1 pixel
2 Bipolar transistor
3 PMOS transistor
4 capacity
5 Output line
6 MOS transistors
7 capacity
8 MOS transistors
9 Output line
10 MOS transistor
11 Amplifier
12 Output terminal
13 MOS transistor
14 Drive line
15 Drive pulse line
16 MOS transistors
17, 18, 19, 20, 21 pulse input terminal
22 Darlington-type bipolar transistor
23 MOS transistor
24 capacity
25 capacity
26 PMOS transistor
27 MOS transistor
28, 29, 30 Pulse input terminal
31 MOS or junction type FET
32 operational amplifier

Claims (7)

蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、A photoelectric conversion pixel including amplification means for inputting, amplifying and outputting the accumulated photoelectric conversion signal,
前記光電変換画素をリセットする手段と、Means for resetting the photoelectric conversion pixels,
前記増幅手段の出力部に接続された出力線と、An output line connected to an output section of the amplification means,
前記出力線と入力部が容量結合されたアンプと、An amplifier in which the output line and the input unit are capacitively coupled;
前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊電位に選択的に切り替えるスイッチと、A switch connected between an input portion of the amplifier and a predetermined potential, and selectively switching a potential of the input portion of the amplifier to the predetermined potential and a floating potential;
前記アンプの出力部と前記出力線との接続を制御する接続制御手段とを含み、Including connection control means for controlling the connection between the output unit of the amplifier and the output line,
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、The first signal is supplied to the amplifying unit in a state where the potential of the input unit of the amplifier is set to the predetermined potential by the switch, and the output unit and the output line of the amplifier are disconnected by the connection control unit. And then read out to the output line,
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記出力線とを接続して前記アンプの出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、After that, the switch controls the potential of the input section of the amplifier to a floating potential and sets the potential of the input section of the amplifier to the floating potential, and connects the output section of the amplifier to the output line by the connection control means. Read the output signal of the amplifier to the output line, and set the output line to a potential based on the first signal;
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the output line is supplied to an input of the amplifying unit, and an input of the amplifying unit is set to a potential based on the first signal. Set to
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする光電変換装置。A photoelectric conversion device, wherein after resetting, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the output line.
請求項1に記載の光電変換装置において、前記アンプは、エミッタフォロワ、又はソースフォロワないしは演算増幅器であることを特徴とする光電変換装置。2. The photoelectric conversion device according to claim 1, wherein the amplifier is an emitter follower, a source follower, or an operational amplifier. 蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、A photoelectric conversion pixel including amplification means for inputting, amplifying and outputting the accumulated photoelectric conversion signal,
前記光電変換画素をリセットする手段と、Means for resetting the photoelectric conversion pixels,
前記増幅手段の出力部に接続された出力線と、An output line connected to an output section of the amplification means,
前記出力線に接続された負のゲインを持つアンプ手段と、Amplifier means having a negative gain connected to the output line;
前記アンプ手段の出力部と前記出力線との接続を制御する接続制御手段とを含み、Including connection control means for controlling the connection between the output unit and the output line of the amplifier means,
前記アンプ手段の出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、In a state in which the output unit of the amplifier unit and the output line are not connected, the first signal is amplified by the amplifier unit and then read to the output line,
その後、前記アンプ手段の出力部と前記出力線とを接続することによって前記アンプ手段の出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、Thereafter, an output signal of the amplifier is read out to the output line by connecting an output section of the amplifier and the output line, and the output line is set to a potential based on the first signal,
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプ手段の出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the output line is supplied to an input of the amplifier, and an input of the amplifier is set based on the first signal. Set to potential,
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする光電変換装置。A photoelectric conversion device, wherein after resetting, a second signal is accumulated by photoelectric conversion, and the second signal is amplified by the amplifying means and read out to the output line.
請求項に記載の光電変換装置において、前記アンプ手段は、前記出力線と容量結合されたエミッタフォロワ、又はソースフォロワないしは演算増幅器と、前記エミッタフォロワ、又はソースフォロワないしは演算増幅器の入力部を所定の電圧及び浮遊電位に選択的に切り替えるスイッチとを含むことを特徴とする光電変換装置。4. The photoelectric conversion device according to claim 3 , wherein the amplifier means is configured to provide an emitter follower or a source follower or an operational amplifier capacitively coupled to the output line and an input section of the emitter follower or the source follower or the operational amplifier. And a switch for selectively switching between the voltage and the floating potential. 蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む、一ライン状又は2次元状に配された複数の光電変換画素と、A plurality of photoelectric conversion pixels arranged in one line or two-dimensionally, including amplifying means for inputting, amplifying and outputting the accumulated photoelectric conversion signals,
前記光電変換画素をリセットする手段と、Means for resetting the photoelectric conversion pixels,
一ライン状に配された前記複数の光電変換画素の複数の増幅手段の出力部のそれぞれに一本ずつ接続された、又は前記2次元状に配された前記複数の光電変換画素のうち一配列方向の各ラインの複数の光電変換画素の複数の増幅手段の出力部に対してそれぞれ一本ずつ共通接続された複数本の第1の出力線と、One array of the plurality of photoelectric conversion pixels connected one by one to each of the output units of the plurality of amplifying units of the plurality of photoelectric conversion pixels arranged in one line, or the two-dimensionally arranged photoelectric conversion pixels A plurality of first output lines commonly connected one by one to output units of a plurality of amplifying units of a plurality of photoelectric conversion pixels of each line in the direction;
前記複数本の第1の出力線のそれぞれに1つずつ入力部が容量結合された複数のアンプと、A plurality of amplifiers each having an input unit capacitively coupled to each of the plurality of first output lines;
前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊電位に選択的に切り替えるスイッチと、A switch connected between an input portion of the amplifier and a predetermined potential, and selectively switching a potential of the input portion of the amplifier to the predetermined potential and a floating potential;
前記アンプの出力部と前記入力部に容量結合された前記第1の出力線との接続を制御する接続制御手段と、Connection control means for controlling connection between the output unit of the amplifier and the first output line capacitively coupled to the input unit;
前記複数のアンプからの信号を共通に出力する第2の出力線と、A second output line for commonly outputting signals from the plurality of amplifiers,
前記複数のアンプからの信号を前記第2の出力線に転送するための複数の転送スイッチ手段と、A plurality of transfer switch means for transferring signals from the plurality of amplifiers to the second output line;
前記複数のアンプからの信号が時系列的に前記第2の出力線に転送されるように、前記複数の転送スイッチ手段を制御する水平走査回路と、を含み、A horizontal scanning circuit that controls the plurality of transfer switch units so that signals from the plurality of amplifiers are transferred to the second output line in a time-series manner,
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記第1の出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記第1の出力線に読み出し、The first signal is output in a state where the potential of the input section of the amplifier is set to the predetermined potential by the switch, and the output section of the amplifier is not connected to the first output line by the connection control means. Amplifying by the amplifying means and then reading out to the first output line,
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記第1の出力線とを接続して前記アンプの出力信号を前記第1の出力線に読み出し、前記第1の出力線を前記第1の信号に基づく電位とし、Thereafter, the switch controls the potential of the input portion of the amplifier to a floating potential, and sets the potential of the input portion of the amplifier to a floating potential. To read out the output signal of the amplifier to the first output line, and set the first output line to a potential based on the first signal,
その後、前記光電変換画素をリセットし、前記第1の出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the first output line is supplied to an input of the amplifier, and an input of the amplifier is connected to the first signal. Potential based on
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記第1の出力線に読み出すことを特徴とする光電変換装置。A photoelectric conversion device, wherein a second signal is accumulated by photoelectric conversion after the reset, and the second signal is amplified by the amplifying means and read out to the first output line.
蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む、一ライン状又は2次元状に配された複数の光電変換画素と、A plurality of photoelectric conversion pixels arranged in one line or two-dimensionally, including amplifying means for inputting, amplifying and outputting the accumulated photoelectric conversion signals,
前記光電変換画素をリセットする手段と、Means for resetting the photoelectric conversion pixels,
一ライン状に配された前記複数の光電変換画素の複数の増幅手段の出力部のそれぞれに一本ずつ接続された、又は2次元状に配された前記複数の光電変換画素のうち一配列方向の各ラインの複数の光電変換画素の複数の増幅手段の出力部に対してそれぞれ一本ずつ共通接続された複数本の第1の出力線と、One of the plurality of photoelectric conversion pixels arranged in one line is connected to each of the output units of the plurality of amplifying units, or one of the plurality of two-dimensionally arranged photoelectric conversion pixels is arranged in one array direction. A plurality of first output lines commonly connected one by one to output units of a plurality of amplifying units of a plurality of photoelectric conversion pixels of each line,
前記複数本の第1の出力線のそれぞれに1つずつ接続された負のゲインを持つ複数のアンプ手段と、A plurality of amplifying means having a negative gain connected one by one to each of the plurality of first output lines;
前記アンプ手段の出力部と前記第1の出力線との接続を制御する接続制御手段と、Connection control means for controlling connection between the output section of the amplifier means and the first output line;
前記複数のアンプ手段からの信号を共通に出力する第2の出力線と、A second output line for commonly outputting signals from the plurality of amplifier means,
前記複数のアンプ手段からの信号を前記第2の出力線に転送するための複数の転送スイッチ手段と、A plurality of transfer switch means for transferring signals from the plurality of amplifier means to the second output line;
前記複数のアンプ手段からの信号が時系列的に前記第2の出力線に転送されるように、前記複数の転送スイッチ手段を制御する水平走査回路と、を含み、A horizontal scanning circuit that controls the plurality of transfer switch means so that signals from the plurality of amplifier means are transferred to the second output line in a time-series manner,
前記アンプ手段の出力部と前記第1の出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記第1の出力線に読み出し、In a state where the output unit of the amplifier unit and the first output line are not connected, the first signal is amplified by the amplification unit and then read to the first output line,
その後、前記アンプ手段の出力部と前記第1の出力線とを接続することによって前記アンプ手段の出力信号を前記第1の出力線に読み出し、前記第1の出力線を前記第1の信号に基づく電位とし、Thereafter, an output signal of the amplifier is read out to the first output line by connecting an output section of the amplifier and the first output line, and the first output line is connected to the first signal. Potential based on
その後、前記光電変換画素をリセットし、前記第1の出力線に読み出された前記アンプ手段の出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the first output line is supplied to an input of the amplifier, and an input of the amplifier is connected to the first input. Set the potential based on the signal,
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記第1の出力線に読み出すことを特徴とする光電変換装置。A photoelectric conversion device, wherein a second signal is accumulated by photoelectric conversion after the reset, and the second signal is amplified by the amplifying means and read out to the first output line.
蓄積した光電変換信号を入力し増幅して出力する増幅手段を含む光電変換画素と、前記光電変換画素をリセットする手段と、前記増幅手段の出力部に接続A photoelectric conversion pixel including amplification means for inputting, amplifying and outputting the accumulated photoelectric conversion signal, means for resetting the photoelectric conversion pixel, and connection to an output section of the amplification means された出力線と、前記出力線と入力部が容量結合されたアンプと、前記アンプの入力部と所定の電位との間に接続され、前記アンプの入力部の電位を前記所定の電位及び浮遊状態の電位に選択的に切り替えるスイッチと、前記アンプの出力部と前記出力線との接続を制御する接続制御手段と、を含む光電変換装置の駆動方法において、The output line, the amplifier in which the output line and the input section are capacitively coupled, and connected between the input section of the amplifier and a predetermined potential, and set the potential of the input section of the amplifier to the predetermined potential and floating. A switch that selectively switches to a potential in a state, and a connection control unit that controls connection between an output unit of the amplifier and the output line;
前記スイッチによって前記アンプの入力部の電位を前記所定の電位とし、かつ、前記接続制御手段によって前記アンプの出力部と前記出力線とを非接続とした状態で、第1の信号を前記増幅手段で増幅してから前記出力線に読み出し、The first signal is supplied to the amplifying unit in a state where the potential of the input unit of the amplifier is set to the predetermined potential by the switch, and the output unit and the output line of the amplifier are disconnected by the connection control unit. And then read out to the output line,
その後、前記スイッチによって前記アンプの入力部の電位を浮遊電位に切り替え前記アンプの入力部の電位を浮遊電位とした状態で、前記接続制御手段によって前記アンプの出力部と前記出力線とを接続して前記アンプの出力信号を前記出力線に読み出し、前記出力線を前記第1の信号に基づく電位とし、After that, the switch controls the potential of the input section of the amplifier to a floating potential and sets the potential of the input section of the amplifier to the floating potential, and connects the output section of the amplifier to the output line by the connection control means. Read the output signal of the amplifier to the output line, and set the output line to a potential based on the first signal;
その後、前記光電変換画素をリセットし、前記出力線に読み出された前記アンプの出力信号を前記増幅手段の入力部に供給して、前記増幅手段の入力部を前記第1の信号に基づく電位に設定し、Thereafter, the photoelectric conversion pixel is reset, an output signal of the amplifier read out to the output line is supplied to an input section of the amplification section, and an input section of the amplification section is set to a potential based on the first signal. Set to
前記リセットをした後に光電変換により第2の信号を蓄積し、前記第2の信号を前記増幅手段で増幅して前記出力線に読み出すことを特徴とする光電変換装置の駆動方法。A method for driving a photoelectric conversion device, comprising: accumulating a second signal by photoelectric conversion after resetting; amplifying the second signal by the amplifying unit; and reading out the amplified signal on the output line.
JP25338594A 1994-10-19 1994-10-19 Photoelectric conversion device Expired - Fee Related JP3548244B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25338594A JP3548244B2 (en) 1994-10-19 1994-10-19 Photoelectric conversion device
US08/544,596 US5933188A (en) 1994-10-19 1995-10-18 Photoelectric conversion apparatus and method with reset
DE69527910T DE69527910T2 (en) 1994-10-19 1995-10-19 Photoelectric conversion device
EP95307459A EP0708555B1 (en) 1994-10-19 1995-10-19 Photoelectric conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25338594A JP3548244B2 (en) 1994-10-19 1994-10-19 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH08116491A JPH08116491A (en) 1996-05-07
JP3548244B2 true JP3548244B2 (en) 2004-07-28

Family

ID=17250635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25338594A Expired - Fee Related JP3548244B2 (en) 1994-10-19 1994-10-19 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP3548244B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018510B2 (en) 2004-05-31 2011-09-13 Panasonic Corporation Summing signals in pixel units of solid-state imager
EP2688290A4 (en) * 2011-03-17 2015-03-18 Nat Inst Of Advanced Ind Scien Gain varying method, variable gain photoelectric conversion element, variable gain photoelectric conversion cell, variable gain photoelectric conversion array, read-out method, and circuit
RU2617881C2 (en) * 2015-10-22 2017-04-28 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский технологический университет "МИСиС" Integral scheme of a quick-working matrix receiver of optical radiation
US10347681B2 (en) * 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Also Published As

Publication number Publication date
JPH08116491A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
KR100660193B1 (en) Self compensating correlated double sampling circuit
EP0653881B1 (en) Solid-state image pickup device
EP0908957B1 (en) Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US6084229A (en) Complimentary metal oxide semiconductor imaging device
US7511275B2 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
EP0272152B1 (en) Signal reading out circuit
US7576788B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US6037979A (en) Solid-state imaging device having a reset switch for resetting potential of capacitor and vertical signal line
US5933188A (en) Photoelectric conversion apparatus and method with reset
KR20050077790A (en) Amplification type solid-state image pickup device and driving method therefor
US20010033337A1 (en) Image pickup apparatus
KR20060044736A (en) Amplifying solid-state imaging device
EP0977427A2 (en) Signal processing apparatus
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
JPH06339082A (en) Photoelectric conversion device
JP2575964B2 (en) Solid-state imaging device
US6657664B2 (en) Solid-state image pickup device
JP3548244B2 (en) Photoelectric conversion device
KR960016214B1 (en) Amplification circuit
US10574923B2 (en) Image capturing device and driving method thereof
US6731336B1 (en) Solid-state imaging apparatus with self-compensating voltage supply circuit
JP2000050164A (en) Signal processor and image pickup device using the same
JPH08242330A (en) Image sensor and fixed pattern noise removing system
JPH01190179A (en) Noise reduction circuit
JP2001053259A (en) Semiconductor device, drive thereof, soslid-state image pickup device and drive thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees